CN104078017A - 移位寄存器单元、栅极驱动电路及显示装置 - Google Patents

移位寄存器单元、栅极驱动电路及显示装置 Download PDF

Info

Publication number
CN104078017A
CN104078017A CN201410284647.1A CN201410284647A CN104078017A CN 104078017 A CN104078017 A CN 104078017A CN 201410284647 A CN201410284647 A CN 201410284647A CN 104078017 A CN104078017 A CN 104078017A
Authority
CN
China
Prior art keywords
shift register
register cell
clock
transistor
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410284647.1A
Other languages
English (en)
Other versions
CN104078017B (zh
Inventor
邵贤杰
李小和
古宏刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201410284647.1A priority Critical patent/CN104078017B/zh
Priority to US14/500,635 priority patent/US9478311B2/en
Publication of CN104078017A publication Critical patent/CN104078017A/zh
Application granted granted Critical
Publication of CN104078017B publication Critical patent/CN104078017B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G11C19/287—Organisation of a multiplicity of shift registers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Shift Register Type Memory (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)

Abstract

本发明公开了一种双向扫描栅极驱动电路及其移位寄存器单元。移位寄存器单元包括第一输入端(1)、第二输入端(2)、第一时钟端(6)和输出端(8)，第一输入端(1)和第二输入端(2)分别接入移位触发信号和复位信号中的一个，在正向移位和反向移位切换时，第一输入端(1)和第二输入端(2)接入的信号进行交换；第一时钟端(6)接入时钟信号，该时钟信号用于为输出端(8)提供驱动电平。该移位寄存器单元的电路至少可由四个晶体管和一个电容构成。本发明的电路结构简单，并且能够解决由时钟信号产生的耦合噪声电压的问题。

Description

移位寄存器单元、栅极驱动电路及显示装置
技术领域
本发明属于电路驱动技术领域，具体涉及移位寄存器单元，以及使用移位寄存器单元的栅极驱动电路(栅极驱动IC)及显示装置。
背景技术
显示装置的驱动电路主要包括栅极驱动电路(扫描驱动电路)和数据驱动电路(或源驱动电路)，其中，栅极驱动电路包括级联的移位寄存器单元，输入的时钟信号CLK通过移位寄存器单元的转换后会依次加在显示装置的每一像素行的栅线上，以逐行控制显示装置的显示。
现有的移位寄存器单元的电路如图1所示，其包括四个晶体管和两个电容，即第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4、电容C。
第一晶体管M1的栅极和源极相连，并连接至第一输入端1，该第一输入端1接收一个输入信号INPUT，输入信号INPPUT来自于上一级移位寄存器单元的输出信号OUTPUT。
第二晶体管M2的栅极连接第二输入端2，接收一个复位信号RESET，第二输入端2与下一级移位寄存器单元的输出端8连接。第二晶体管M2的漏极与一个恒低电平端5连接，用于接收低电平信号VGL。
第三晶体管M3的栅极与时钟端6连接，时钟端6用于接收时钟信号CLK，该栅极经由一个电容C与输出端8连接。
第四晶体管M4的栅极也连接到第二输入端2，漏极也连接到恒低电平端VGL。其源极则连接到输出端8连接。
第一晶体管M1的漏极与第二晶体管M2的源极之间的节点为上拉节点PU。输出端8输出的输出信号OUTPUT即本级移位寄存器单元的栅极扫描信号。
当上一级移位寄存器单元进行栅极扫描时，本级的移位寄存器单元的输入信号INPUT为高电平，第一晶体管M1打开对上拉节点PU预充电，在下一个时段，本级移位寄存器单元的时钟信号CLK为高电平，第三晶体管打开使得输出端8为高电平，即输出信号OUTPUT为高电平，同时，由于自举效应，上拉节点PU的电位被再次升高；在下一时段，下一级移位寄存器单元输出的输出信号为高电平，即第二输入端2复位信号RESET为高电平，第二晶体管M2和第四晶体管M4打开，对上拉节点P和输出端8进行放电从而复位。
这种移位寄存器单元的不足之处在于，第四晶体管M4施加高电平的时间很短，并不会在直流偏压下产生漂移，大部分时间内PU和OUTPUT是悬空状态，容易其它寄生电容等影响，产生误操作。这将导致显示器件的亮度不均，影响产品的质量。同时，这种移位寄存器单元不能实现双向扫描，且时钟信号CLK会产生耦合(Coupling)噪声电压。
发明内容
(一)要解决的技术问题
本发明要解决的技术问题是实现显示装置的栅极驱动电路的双向扫描功能，并消除时钟信号产生的耦合噪声信号的影响。
(二)技术方案
为解决上述技术问题，本发明提出一种移位寄存器单元，所述移位寄存器单元具有第一输入端、第二输入端、第三输入端、第四输入端、第一时钟端、第二时钟端和输出端，并且包括：第一晶体管，其栅极连接所述第一输入端，源极连接所述第三输入端；第二晶体管，其栅极连接所述第二输入端，源极连接所述第一晶体管的漏极，漏极连接所述第四输入端；第三晶体管，其栅极连接所述第一晶体管的漏极，源极连接所述第一时钟端，漏极连接所述输出端；第四晶体管，其栅极连接所述第二时钟端，源极连接所述输出端，漏极连接一个恒低电平端；电容，连接于所述第一晶体管的漏极和所述输出端之间。其中，所述第一时钟端接入一个时钟信号，该时钟信号用于为所述输出端提供驱动电平，所述第二时钟端接入与第一时钟端接入的时钟信号的时序相反的另一时钟信号。当所述移位寄存器单元正向移位时，所述第一输入端接入移位触发信号，所述第二输入端接入复位信号，所述第三输入端接入高电平信号，以及所述第四输入端接入低电平信号；当所述移位寄存器单元反向移位时，所述第一输入端接入所述复位信号，所述第二输入端接入所述移位触发信号，所述第三输入端接入低电平信号，以及所述第四输入端接入高电平信号。
根据本发明的一种具体实施方式，所述移位寄存器单元还包括第五晶体管，其源极和栅极相连，且源极连接至所述第二时钟端，漏极连接至所述第四晶体管的栅极。
根据本发明的一种具体实施方式，所述移位寄存器单元还包括第六晶体管，其源极连接于所述第四晶体管的栅极，其漏极连接于所述恒低电平端。
根据本发明的一种具体实施方式，所述移位寄存器单元还包括第八晶体管，其栅极连接于所述第四晶体管的栅极，其源极连接于所述第二晶体管的源极，其漏极连接所述恒低电平端。
根据本发明的一种具体实施方式，所述移位寄存器单元还包括第七晶体管，其源极和栅极相连，且其源极连接至所述第一时钟端，漏极连接至所述第四晶体管的栅极。
此外，本发明还提出一种栅极驱动电路，其由N个所述的移位寄存器单元级联而成，N为大于1的自然数，其中，除了第一级移位寄存器单元之外，每个移位寄存器单元的第一输入端连接上一级移位寄存器单元的输出端，第一级移位寄存器单元的第一输入端接入一个开启信号；除了最后一级移位寄存器单元之外，每个移位寄存器单元的第二输入端连接下一级移位寄存器单元的输出端，最后一级移位寄存器单元的第二输入端也接入所述开启信号；各级移位寄存器单元的第一时钟端和第二时钟端接入第一时钟信号或第二时钟信号，所述第一时钟信号与第二时钟信号的时序相反。并且，对于其中每个移位寄存器单元：第一时钟端和第二时钟端接入的时钟信号不同；第一时钟端与相邻级的移位寄存器单元的第一时钟端接入的时钟信号不同；第二时钟端与相邻级的移位寄存器单元的第二时钟端接入的时钟信号不同。当所述移位寄存器单元正向移位时，所述第三输入端接入高电平信号，所述第四输入端接入低电平信号；当所述移位寄存器单元反向移位时，所述第三输入端接入低电平信号，所述第四输入端接入高电平信号；当所述移位寄存器单元在正向移位和反向移位之间相互切换时，所述移位寄存单元的第一时钟端和第二时钟端接入的时钟信号进行交换。
本发明还提出包括所述的栅极驱动电路的显示装置。
(三)有益效果
本发明的移位寄存器单元通过简单的设计实现了双向扫描，使得栅极驱动电路的结构简化，有利于降低成本。
本发明的移位寄存器单元同时接入高电平信号VDD和低电平信号VSS，在实现正反扫描时，将高电平信号VDD和低电平信号VSS互换即可，增加了方案的可实现性。
本发明的一种实施方式不但实现了双向扫描的栅级驱动器的功能，同时考虑了移位寄存器单元的寿命问题，并且解决由时钟信号产生的耦合(Coupling)噪声电压的问题。
本发明的一种实施方式还增加了对栅极驱动器空置时的放噪，大大减少栅极驱动器的错误输出，可靠性得到大幅度提升。
附图说明
图1是现有技术的一种移位寄存器单元的电路图；
图2是本发明的第一实施例的移位寄存器单元的的电路结构图；
图3为本发明的第一实施例的栅极驱动电路级联图；
图4A和图4B分别显示了本发明的第一实施例在正向扫描和反向扫描时的信号时序图。
图5是本发明的第二实施例的移位寄存器单元的的电路结构图；
图6是本发明的第三实施例的移位寄存器单元的的电路结构图；
图7是本发明的第四实施例的移位寄存器单元的的电路结构图；
图8是本发明的第五实施例的移位寄存器单元的的电路结构图；
图9是本发明的第六实施例的移位寄存器单元的的电路结构图；
图10是本发明的第七实施例的移位寄存器单元的的电路结构图；
图11是本发明的第八实施例的移位寄存器单元的的电路结构图；
图12A和图12B分别显示了本发明的第六至第八实施例在正向扫描和反向扫描时的信号时序图。
具体实施方式
移位寄存器单元级联后能够实现信号的移位。其一般通过接收前一级移位寄存器单元的输出，作为本级移位寄存器单元的移位触发信号，以在下一时段输出一个高电平的信号(一个时段为半个时钟周期)。同时，其也接收下一级移位寄存器单元的输出，作为本级移位寄存器单元的复位信号，以在下一时段及之后的时段恢复输出低电平信号。
在本发明中，为了实现双向扫描，需要级联的移位寄存器单元能够以正、反两个方向进行移位。故此，设计第一输入端和第二输入端分别接入移位触发信号和复位信号中的一个，且在正向移位和反向移位之间进行切换时时，对接入的信号进行交换。
本发明的移位寄存器单元的输出仍由一个时钟信号(第一时钟端的时钟信号)提供驱动电平。即，在上一级(正向)或下一级(反向)移位寄存器单元输出高电平的时段的下一时段，该第一时钟端上接收的时钟信号为高电平(所述的“上一级”和“下一级”指的是多个移位寄存器单元在级联时，在空间上的级联顺序的“上一级”和“下一级”)。因为移位寄存器单元的移位操作周期(即一个时段)为半个时钟周期，相邻级的移位寄存器单元的第一时钟端接入的时钟信号的时序应当相反。由此，本发明采用两个时钟信号，这两个时钟信号时序相反，这样，可以通过交替接入这两个时钟信号来达到逐级驱动。这里所说的“时序”是指信号的高电平时段和低电平时段在时域上的分布；两个信号的“时序相反”指的是当一个信号为高电平时，另一个信号为低电平，当一个信号为低电平时，另一个信号为高电平；两个信号的“时序相同”则指的是当一个信号为高电平时，另一个信号同为高电平，当一个信号为低电平时，另一个信号同为低电平。
移位寄存器单元的实现经常需要高电平信号或低电平信号，为了配合本发明提出的双向扫描，本发明的同时提供高电平信号和低电平信号，并且在正向移位和反向移位之间切换时，将高电平信号和低电平信号的输入端也进行交换。
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明作进一步的详细说明。
[第一实施例]
第一实施例是本发明的移位寄存器单元的一种基本实现电路，以及由其构成栅极驱动电路的基本级联电路。图2是该第一实施例的移位寄存器单元的电路图。如图2所示，该实施例的移位寄存器单元至少包括七个输入端和一个输出端，并且至少包括四个晶体管和一个电容。
七个输入端分别为第一输入端1、第二输入端2、第三输入端3、第四输入端4、恒低电平端5、第一时钟端6和第二时钟端7。一个输出端即输出端8。四个晶体管是第一至第四晶体管M1～M4。一个电容为电容C。
第一晶体管M1的栅极连接第一输入端1，源极连接第三输入端3；第二晶体管M2的栅极连接所述第二输入端2，源极连接第一晶体管M1的漏极，漏极连接第四输入端4；第三晶体管M3的栅极连接所述第一晶体管M1的漏极，源极连接第一时钟端6，漏极连接输出端8；第四晶体管M4的栅极连接第二时钟端7，源极连接所述输出端8，漏极连接恒低电平端5；电容C连接于所述第一晶体管M1的漏极和所述输出端8之间。
第一晶体管M1的漏极与第二晶体管M2的源极的连接点在本发明中称为上拉节点PU。输出端8用于输出输出信号OUTPUT。恒低电平端5用于接入恒低电平信号VGL。
第一时钟端6接入一个时钟信号，该时钟信号用于为所述输出端8提供驱动电平，第二时钟端7接入与第一时钟端6接入的时钟信号的时序相反的另一时钟信号。
当该移位寄存器单元正向移位时，第一输入端1接入移位触发信号，第二输入端2接入复位信号RESET，第三输入端3接入高电平信号VDD，第四输入端4接入低电平信号VSS；
当该移位寄存器单元反向移位时，第一输入端1接入复位信号RESET，第二输入端2接入移位触发信号，第三输入端3接入低电平信号VSS，第四输入端4接入高电平信号VDD。如图2所示，移位触发信号在本发明中也标记为输入信号INPUT。
图3为该第一实施例的栅极驱动电路的级联图。图中用SR1～SRN表示级联的移位寄存器单元，SRn表示第n级移位寄存器，n为1至N的自然数，N为大于1的自然数。即该实施例的移位寄存器单元通过级联的方式构成栅极驱动电路，由此，通过移位寄存器单元的移位而实现对各像素行的逐行扫描。
如图3所示，在该实施例中，除了第一级移位寄存器单元SR1之外，每个移位寄存器单元SRn的第一输入端1连接上一级移位寄存器单元SRn-1的输出端8，第一级移位寄存器单元SR1的第一输入端1则接入一个开启信号STV；除了最后一级移位寄存器单元SRN之外，每个移位寄存器单元SRn的第二输入端2连接下一级移位寄存器单元SRn+1的输出端8，而最后一级移位寄存器单元SRN的第二输入端2也接入该开启信号STV。
对于其中的一个移位寄存器单元SRn，在正向移位时，第一输入端1接收来自上一级移位寄存器单元SRn-1的输出信号OUTPUT或开启信号STV作为输入信号INPUT，第二输入端2接收下一级移位寄存器单元SRn+1的输出信号OUTPUT作为复位信号RESET；在反向移位时，第二输入端2接收来自下一级移位寄存器单元SRn+1的输出信号OUTPUT或开启信号STV作为输入信号INPUT，第一输入端1接收上一级移位寄存器单元SRn-1的输出信号OUTPUT作为复位信号RESET。
各级移位寄存器单元的第一时钟端6和第二时钟端7接入第一时钟信号CLK或第二时钟信号CLKB，所述第一时钟信号CLK与第二时钟信号CLKB的时序相反，并且，对于其中每个移位寄存器单元：第一时钟端6和第二时钟端7接入的时钟信号不同；第一时钟端6与相邻级的移位寄存器单元的第一时钟端6接入的时钟信号不同；第二时钟端7与相邻级的移位寄存器单元的第二时钟端7接入的时钟信号不同。当所述移位寄存器单元在正向移位和反向移位之间相互切换时，所述移位寄存单元的第一时钟端6和第二时钟端7接入的时钟信号进行交换。
也就是说，当本级移位寄存器单元的第一时钟端6接入第一时钟信号CLK时，上一级和下一级移位寄存器单元的第一时钟端6就接入第二时钟信号CLKB；当本级移位寄存器单元的第一时钟端6接入第二时钟信号CLKB时，上一级和下一级移位寄存器单元的第一时钟端6就接入第一时钟信号CLK。
而且，当第n级移位寄存器单元SRn的第一时钟端6连接第一时钟信号CLK时，其第二时钟端7连接第二时钟信号CLKB。且第n+1级和第n-1级移位寄存器单元SRn-1、SRn+1的第一时钟端6连接第二时钟信号CLKB，第二时钟端7连接第一时钟信号CLK。
此外，在该实施例的栅极驱动电路中，当移位寄存器单元正向移位时，第三输入端3接入高电平信号VDD，第四输入端4接入低电平信号VSS；当移位寄存器单元反向移位时，第三输入端3接入低电平信号VSS，第四输入端4接入高电平信号VDD。
图4A和图4B分别显示了该第一实施例在正向移位和反向移位时的信号时序图。在图4A和图4B中，用G(n)表示第n级移位寄存器单元的输出信号OUTPUT，则G(n-1)和G(n+1)分别表示第n-1级和第n+1级移位寄存器单元的输出信号OUTPUT。
当第n级移位寄存器单元SRn的上一级和下一级移位寄存器单元SRn-1、SRn+1的输出信号G(n)均为低电平时，即该第n级移位寄存器单元SRn的第一输入端1和第二输入端2接收的输入信号INPUT和复位信号RESET均为低电平，此时第一晶体管M1和第二晶体管M2均关闭，第二时钟信号CLKB控制第四晶体管M4的开闭，第n级移位寄存器单元SRn的输出端8通过第四晶体管M4不断放电，从而稳定地保持低电平稳定。在这些时段内，第n级移位寄存器单元SRn不进行扫描，因此也可称为非扫描时段。
当栅极驱动器正向移位以对像素行进行正向扫描时，第n-1级(即上一级)移位寄存器单元SRn-1或开启信号STV在某一时刻输出一个高电平，该时段在此称为第一时段(图中标为①)，这时，第n级移位寄存器单元SRn的第一输入端1的输入信号INPUT为高电平，第二输入端1仍保持低电平，第一时钟端6和第二时钟端7接入的第一时钟信号CLK和CLKB分别为低电平和高电平。此时，第一晶体管M1开启，第二晶体管M2关闭。这使得上拉节点PU接收高电平信号VDD变为高电平，对电容C进行充电。上拉节点的高电平控制第三晶体管M3开启，但是，由于第一时钟信号CLK此时为低电平，因此，第n级移位寄存器单元SRn的输出端8仍为低电平。因此，该时段是第n-1级移位寄存器单元SRn-1进行扫描的时段，也是第n级移位寄存器单元SRn进行预充电的时段。
在第二个时段(图中标为②)，第n-1级移位寄存器单元SRn-1的输出端输出为低电平，此时，第一晶体管M1被关闭，上拉节点继续保持高电平，第一时钟端6接入的第一时钟信号CLK变为高电平，由于电容C的存在，第三晶体管M3保持开启状态，第四晶体M4则因第二时钟信号CLKB变为低电平而变为关闭。这时，由于第一时钟端6接入的第一时钟信号CLK为高电平，上拉节点PU由于自举效应(bootstrapping)放大上拉节点PU的电压。输出端8则被第一时钟信号CLK充电成为高电平。该时段是本级移位寄存器单元SRn进行扫描的时段，也可称为本级扫描时段。
在第三个时段(图中标为③)，第n+1级(即下一级)移位寄存器单元SRn+1的输出端输出高电平，即第二输入端2接收的复位信号RESET为高电平。此时，第二输入端2的高电平使得第二晶体管M2开启，上拉节点PU与第四输入端的低电平信号VSS导通而放电后变成低电平，此时，第二时钟端7输入的第二时钟信号CLKB为高电平，开启第四晶体管M4，使得输出端8与恒低电平信号VGL导通进行放电，成为低电平。该时段是对第n级移位寄存器单元SRn的上拉节点和输出端进行放电以复位的时段，因此也可称为复位时段。
在接下来的时段，第n-1级和第n+1级移位寄存器单元的输出信号G(n-1)和G(n+1)均为低电平。第n级移位寄存器单元的上拉节点和输出端均保持低电平状态，即回到了非扫描时段，直到下一次逐行扫描时重复进行上述的预充电-本级扫描-复位这三个时段。
由于时钟信号CLK、CLKB每半个周期进行高电平与低电平的切换，因此上述的各个时段的长度均是半个时钟信号周期。因此，每个移位寄存器单元SRn的输出端8输出高电平的时长，即扫描时长，均为半个时钟周期。对于级联的移位寄存器单元，为了保证接入的时钟信号的时序在各时段逐级递进，需要将第一时钟信号CLK和第二时钟信号CLKB交替接入。
为了实现反向移位以进行反向扫描，在该实施例中，由只需将第三输入端3和第四输入端4接入的信号进行交换，且将各级移位寄存单元的第一时钟端6和第二时钟端7接入的时钟信号进行交换。即将第一时钟信号CLK和第二时钟信号CLKB接入位置进行交换即可，而不需要改变第一输入端1和第二输入端的连接关系。这样，无论在正向扫描还是反向扫描，第一晶体管M1和第二晶体管M2都能在移位寄存器单元进行本行扫描之前的一个时段对上拉节点PU进行预充电，以及在移位寄存器单元进行本行扫描之后的一个时段开始对上拉节点PU进行放电。并且，无论是正向扫描还是反向扫描，所述输入信号INPUT是在本级移位寄存器单元进行本行扫描的前一个时段接收，以控制本级移位寄存器单元在当前时段输出高电平信号的信号；而复位信号RESET是在本级移位寄存器单元进行本行扫描的后一个时段接收，以控制移位寄存器单元在本行扫描之后输出低电平信号的信号。反向扫描时的时序图如图4B所示，在此不再赘述。
如上所述，除了两端的移位寄存器单元，第一输入端1和第二输入端2在级联时分别连接上一级移位寄存器单元和下一级移位寄存器单元，在正向移位和反向移位切换时，其连接关系不变，但是其接收的信号所起的作用发生了改变。在正向移位时，第一输入端1将上一级移位寄存器单元的输出信号OUTPUT或开启信号STV作为输入信号INPUT；在反向移位时，第二输入端2将下一级移位寄存器单元的输出信号OUTPUT作为输入信号INPUT；同样，在正向移位时，第一输入端1将下一级移位寄存器单元的输出信号OUTPUT或开启信号STV作为复位信号RESET；在反向移位时，第二输入端2将上一级移位寄存器单元的输出信号OUTPUT作为复位信号RESET。
第一实施例采用的电路简单，只采用了四个晶体管和一个电容就实现了双向移位的功能。同时，在本级移位寄存器单元进行扫描时使上拉节点PU因自举效应而保持较高的电压，保证了输出的稳定性。
[第二实施例]
第二实施例是在第一实施例的基础上的改进。该实施例的栅极驱动电路的级联方式与第一实施例相同，所不同的是各个移位寄存器单元的结构。图5显示了该实施例的移位寄存器单元的电路结构。如图5所示，与第一实施例相比，该实施例的移位寄存器单元还包括一个第五晶体管M5。第五晶体管M5的源极和栅极相连，且其源极连接至第二时钟端7，其漏极连接到第四晶体管M4的栅极。
第五晶体管M5的作用是：在复位时段之后，当第二时钟端7接入的时钟信号为低电平时，第四晶体管M4的栅极和第二时钟端7之间不导通而维持较高的电位，从而使得第四晶体管M4可以持续地导通，以持续对输出端8进行放电，增加了输出端8在非扫描时段输出的稳定性。同时，该第五晶体管M5的存在也能够防止第二时钟端7产生的耦合噪声的产生。
[第三实施例]
第三实施例也是在第一实施例的基础上对于移动寄存器单元的改进。同样，该实施例的栅极驱动电路的级联方式与第一实施例相同，所不同的是各个移位寄存器单元的结构。图6显示了第三实施例的移位寄存器单元的电路结构。如图6所示，该第三实施例的移位寄存器单元相比于第一实施例，还可包括一个第六晶体管M6，第六晶体管M6的源极连接于第四晶体管M4的栅极，第六晶体管M6的漏极连接于恒低电平端5。在此，第四晶体管M4的栅极的连接节点称为下拉节点PD。
这样，在预充电时和本级扫描时段，上拉节点PU点为高电压时，第六晶体管M6打开，使得下拉节点PD点维持低电位，第四晶体管M4关闭，因此不会对输出端8进行放电，保证输出的稳定性。在复位时段及其接下来的时段，通过第二晶体管M2对上拉节点PU进行放电，第六晶体管M6被关闭，不会对电路接下来的操作产生影响。
[第四实施例]
第四实施例是结合第二实施例与第三实施例的移位寄存器单元的实施例。该实施例的栅极驱动电路的级联方式与前面所述的各实施例相同，故也不再赘述。图7显示了该实施例的移位寄存器单元的电路结构。如图7所示，该实施例的移位寄存器单元既包括第五晶体管M5，也包括第六晶体管M6。第五晶体管M5与第六晶体管M6的连接方式分别与第二实施例、第二实施例的移位寄存器单元中的相同。
该第四实施例能够同时提高移位寄存器单元在各个时段的输出稳定性。
[第五实施例]
第五实施例是在第三实施例上的进一步改进。该实施例的栅极驱动电路的级联方式与前面的各实施例相同，故不再赘述。相比于第三实施例，该实施例的移位寄存器单元还包括第七晶体管M7。图8显示了该实施例的移位寄存器单元的结构。如图8所示，第七晶体管M7的栅极连接于源极，且源极和漏极分别连接于第一时钟端6和第四晶体管M4的栅极。
在扫描时段，由于上拉节点PU为高电平，第六晶体管M6被打开和第七晶体管M7同时被打开，第四晶体管M4的栅极相当于被短路而关闭，不会对输出端8的输出造成影响。
在非扫描时段，由于第一时钟端6和第二时钟端7接入的时钟信号的时序相反，因此，第七晶体管M7在第二时钟信号端7接入的时钟信号为低电平时被打开第四晶体管M4的栅极始终为高电平，即第四晶体管M4的栅极始终被打开，从而持续对输出端8的放噪，提高电路的稳定性。
[第六实施例]
第六实施例是在第五实施例的基础上结合第二实施例的改进。该实施例的栅极驱动电路的级联方式与前面的各实施例相同，故不再赘述。图9显示了该实施例的移位寄存器单元的结构。如图9所示，相比于第五实施例，该实施例的移位寄存器单元还包括第五晶体管M5。第五晶体管M5的源极和栅极相连，漏极连接下拉节点PD。
由于第一时钟端6和第二时钟端7所接入的时钟信号的时序相反，因此，第五晶体管M5和第七晶体管M7被交替着打开，从而使得第四晶体管M4的栅极持续为高电平，即第四晶体管M4的栅极始终被打开，从而持续对输出端8的放噪，提高电路的稳定性。
[第七实施例和第八实施例]
第七实施例和第八实施例分别是在第五实施例和第六实施例上的进一步改进。这两个实施例的栅极驱动电路的级联方式与前面的各实施例相同，也不再赘述。图10和图11分别显示了第七实施例和第八实施例的移位寄存器单元的结构。如图10和11所示，相比于第五实施例和第六实施例，第七实施例和第八实施例的移位寄存器单元还包括第八晶体管M8。第八晶体管M8的栅极连接于第四晶体管M4的栅极，即下拉节点PD，第八晶体管M8的源极连接于第二晶体管M2的源极，第八晶体管M8的漏极连接于恒低电平端5。
与第四晶体管M4一样，在非扫描时段，其始终被打开，这样，在非扫描时段能够保持对上拉节点PD进行放噪，提高电路的稳定性。
图12A和图12B显示了第六至第八实施例的正向扫描和反向扫描的时序图。该实施例的时序图与第一实施例的时序图类似，所不同的是，该时序图中增加了下拉节点PD的信号时序图。
对于预充电时段(第一时段)、扫描时段(第二时段)和复位时段(第三时段)，该第三实施例与第一实施例的时序相同，在此不再赘述。
而在复位时段(第三时段)之后的第四时段，图12A和图12B中标为④，对于第n级移位寄存器单元SRn，第一时钟信号CLK为高电平，第二时钟信号CLKB为低电平。此时，第七晶体管M7打开，由于前一时段通过第二晶体管M2已对上拉节点PU进行了放电，此时第六晶体管M6处于关闭状态，所以不会对下拉节点PD进行放电；此时下拉节点PD电位被拉高，从而打开第四晶体管M4和第八晶体管M8，对上拉节点PU及输出端8进行放噪，使得由第一时钟信号CLK产生的耦合噪声电压得以消除，从而保证低压输出，保证信号输出的稳定性。
在第五时段，图12A和图12B中标为⑤，对于第n级移位寄存器单元SRn，第一时钟信号CLK为低电平，第二时钟信号CLKB为高电平，第七晶体管M7关闭，但是第五晶体管M5由于第二时钟信号CLKB高电位的作用打开，第六晶体管M6仍处于关闭，此时下拉节点PD的电位仍被拉高，第八晶体管M8和第四晶体管M4打开，继续对上拉节点PU及输出端8进行放噪。
后续在扫描图像的下一帧到来前，重复第四、五时段。当下一帧时，前一级输出G(n-1)为高电平回到第一时段。
虽然上述各实施例中显示了本发明中的第五晶体管M5、第六晶体管M6、第七晶体管M7和第八晶体管M8的若干种组合，但是，本领域技术人员应当理解，由于其各自的功能相对是独立的，因此上述晶体管也可以以其他可能的组合方式实施即所属技术领域的技术人员可以对上述四个晶体管也可以以各种可能的组合方式构成移位寄存器单元电路，这种组合方式均应视为本发明的保护范围。
上面已经详细说明了本发明提供的移位寄存器单元及栅极驱动器。除此之外，本发明还提供包括上述栅极驱动器的图像显示装置，具体地，所述显示装置可以为液晶显示装置，例如液晶面板、液晶电视、手机、电子阅读器、液晶显示器等。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (7)

1.一种移位寄存器单元，其特征在于，所述移位寄存器单元具有第一输入端(1)、第二输入端(2)、第三输入端(3)、第四输入端(4)、第一时钟端(6)、第二时钟端(7)和输出端(8)，并且包括：
第一晶体管(M1)，其栅极连接所述第一输入端(1)，源极连接所述第三输入端(3)；
第二晶体管(M2)，其栅极连接所述第二输入端(2)，源极连接所述第一晶体管(M1)的漏极，漏极连接所述第四输入端(4)；
第三晶体管(M3)，其栅极连接所述第一晶体管(M1)的漏极，源极连接所述第一时钟端(6)，漏极连接所述输出端(8)；
第四晶体管(M4)，其栅极连接所述第二时钟端(7)，源极连接所述输出端(8)，漏极连接一个恒低电平端(5)；
电容(C)，连接于所述第一晶体管(M1)的漏极和所述输出端(8)之间，其中，
所述第一时钟端(6)接入一个时钟信号，该时钟信号用于为所述输出端(8)提供驱动电平，所述第二时钟端(7)接入与第一时钟端(6)接入的时钟信号的时序相反的另一时钟信号，
当所述移位寄存器单元正向移位时，所述第一输入端(1)接入移位触发信号，所述第二输入端(2)接入复位信号，所述第三输入端(3)接入高电平信号(VDD)，以及所述第四输入端(4)接入低电平信号(VSS)；
当所述移位寄存器单元反向移位时，所述第一输入端(1)接入所述复位信号，所述第二输入端(2)接入所述移位触发信号，所述第三输入端(3)接入低电平信号(VSS)，以及所述第四输入端(4)接入高电平信号(VDD)。
2.如权利要求1所述的移位寄存器单元，其特征在于，还包括：
第五晶体管(M5)，其源极和栅极相连，且源极连接至所述第二时钟端(7)，漏极连接至所述第四晶体管(M4)的栅极。
3.如权利要求1所述的移位寄存器单元，其特征在于，还包括：
第六晶体管(M6)，其源极连接于所述第四晶体管(M4)的栅极，其漏极连接于所述恒低电平端(5)。
4.如权利要求1所述的移位寄存器单元，其特征在于，还包括：
第八晶体管(M8)，其栅极连接于所述第四晶体管(M4)的栅极，其源极连接于所述第二晶体管(M2)的源极，其漏极连接所述恒低电平端(5)。
5.如权利要求1至4中任一项所述的移位寄存器单元，其特征在于，还包括：
第七晶体管(M7)，其源极和栅极相连，且其源极连接至所述第一时钟端(6)，漏极连接至所述第四晶体管(M4)的栅极。
6.一种栅极驱动电路，其特征在于，由N个权利要求1至5中任一项所述的移位寄存器单元级联而成，N为大于1的自然数，其中，
除了第一级移位寄存器单元之外，每个移位寄存器单元的第一输入端(1)连接上一级移位寄存器单元的输出端(8)，第一级移位寄存器单元的第一输入端(1)接入一个开启信号(STV)；
除了最后一级移位寄存器单元之外，每个移位寄存器单元的第二输入端(2)连接下一级移位寄存器单元的输出端(8)，最后一级移位寄存器单元的第二输入端(2)也接入所述开启信号(STV)；
各级移位寄存器单元的第一时钟端(6)和第二时钟端(7)接入第一时钟信号(CLK)或第二时钟信号(CLKB)，所述第一时钟信号(CLK)与第二时钟信号(CLKB)的时序相反，并且，对于其中每个移位寄存器单元：
第一时钟端(6)和第二时钟端(7)接入的时钟信号不同；
第一时钟端(6)与相邻级的移位寄存器单元的第一时钟端(6)接入的时钟信号不同；
第二时钟端(7)与相邻级的移位寄存器单元的第二时钟端(7)接入的时钟信号不同；
当所述移位寄存器单元正向移位时，所述第三输入端(3)接入高电平信号(VDD)，所述第四输入端(4)接入低电平信号(VSS)；
当所述移位寄存器单元反向移位时，所述第三输入端(3)接入低电平信号(VSS)，所述第四输入端(4)接入高电平信号(VDD)；
当所述移位寄存器单元在正向移位和反向移位之间相互切换时，所述移位寄存单元的第一时钟端(6)和第二时钟端(7)接入的时钟信号进行交换。
7.一种显示装置，其特征在于，包括权利要求6所述的栅极驱动电路。
CN201410284647.1A 2014-06-23 2014-06-23 移位寄存器单元、栅极驱动电路及显示装置 Active CN104078017B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201410284647.1A CN104078017B (zh) 2014-06-23 2014-06-23 移位寄存器单元、栅极驱动电路及显示装置
US14/500,635 US9478311B2 (en) 2014-06-23 2014-09-29 Shift register units, gate driver circuits and display devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410284647.1A CN104078017B (zh) 2014-06-23 2014-06-23 移位寄存器单元、栅极驱动电路及显示装置

Publications (2)

Publication Number Publication Date
CN104078017A true CN104078017A (zh) 2014-10-01
CN104078017B CN104078017B (zh) 2016-05-11

Family

ID=51599244

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410284647.1A Active CN104078017B (zh) 2014-06-23 2014-06-23 移位寄存器单元、栅极驱动电路及显示装置

Country Status (2)

Country Link
US (1) US9478311B2 (zh)
CN (1) CN104078017B (zh)

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104282282A (zh) * 2014-10-20 2015-01-14 京东方科技集团股份有限公司 移位寄存器、驱动方法、栅极驱动电路和显示装置
CN104392704A (zh) * 2014-12-15 2015-03-04 合肥京东方光电科技有限公司 移位寄存器单元及其驱动方法、移位寄存器和显示装置
CN104575429A (zh) * 2015-01-30 2015-04-29 合肥京东方光电科技有限公司 移位寄存器单元及驱动方法、栅极驱动电路和显示装置
CN104637462A (zh) * 2015-03-17 2015-05-20 合肥京东方光电科技有限公司 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
CN104715710A (zh) * 2015-04-10 2015-06-17 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、扫描驱动电路、显示装置
CN104766580A (zh) * 2015-04-23 2015-07-08 合肥京东方光电科技有限公司 移位寄存器单元及驱动方法、栅极驱动电路和显示装置
CN104916251A (zh) * 2015-07-10 2015-09-16 京东方科技集团股份有限公司 栅极驱动电路、触控显示装置和触控显示驱动方法
CN105047168A (zh) * 2015-09-01 2015-11-11 京东方科技集团股份有限公司 移位寄存器、栅极驱动电路及显示装置
CN105185343A (zh) * 2015-10-15 2015-12-23 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路和显示装置
CN105632446A (zh) * 2016-03-30 2016-06-01 京东方科技集团股份有限公司 Goa单元及其驱动方法、goa电路、显示装置
CN106023946A (zh) * 2016-08-04 2016-10-12 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动装置以及显示装置
CN106328042A (zh) * 2015-06-19 2017-01-11 上海和辉光电有限公司 移位寄存器及oled显示器驱动电路
CN106847160A (zh) * 2017-04-01 2017-06-13 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路和显示装置
WO2018032928A1 (zh) * 2016-08-17 2018-02-22 京东方科技集团股份有限公司 移位寄存器单元、驱动方法和栅极驱动电路
CN108074527A (zh) * 2016-11-17 2018-05-25 上海和辉光电有限公司 一种双向扫描驱动电路、工作方法及显示装置
WO2018188285A1 (zh) * 2017-04-12 2018-10-18 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路及其驱动方法
CN108962154A (zh) * 2017-05-17 2018-12-07 京东方科技集团股份有限公司 移位寄存器单元、阵列基板栅极驱动电路、显示器以及栅极驱动方法
CN108962147A (zh) * 2018-08-16 2018-12-07 北京华镁钛科技有限公司 一种5t2c栅极驱动单元、驱动方法、驱动电路、天线及显示装置
WO2019024481A1 (zh) * 2017-07-31 2019-02-07 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动电路及显示装置
WO2019104722A1 (zh) * 2017-12-01 2019-06-06 深圳市柔宇科技有限公司 液晶显示板及其eoa模块
WO2020043199A1 (zh) * 2018-08-30 2020-03-05 京东方科技集团股份有限公司 栅极驱动单元及其驱动方法、栅极驱动电路和显示装置
WO2021136496A1 (zh) * 2020-01-02 2021-07-08 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动电路、显示装置

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3151225A4 (en) * 2014-05-28 2018-01-24 Kolonauto Co., Ltd Shift circuit, shift resistor, and display device
CN104299590B (zh) * 2014-10-30 2016-08-24 京东方科技集团股份有限公司 一种移位寄存器、其驱动方法、栅极驱动电路及显示装置
KR102309625B1 (ko) * 2015-01-20 2021-10-06 삼성디스플레이 주식회사 게이트 구동 회로, 게이트 구동 회로의 구동방법 및 이를 이용한 표시장치
US10037738B2 (en) * 2015-07-02 2018-07-31 Apple Inc. Display gate driver circuits with dual pulldown transistors
CN105427830A (zh) * 2016-01-12 2016-03-23 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动电路和显示装置
CN105702294B (zh) * 2016-01-13 2019-09-17 京东方科技集团股份有限公司 移位寄存单元及驱动方法、栅极驱动电路和触控显示装置
CN105654991B (zh) * 2016-01-19 2019-08-02 京东方科技集团股份有限公司 移位寄存器及其驱动方法、goa电路以及显示装置
CN106023914A (zh) * 2016-05-16 2016-10-12 京东方科技集团股份有限公司 移位寄存器及其操作方法
KR102507421B1 (ko) * 2016-06-27 2023-03-10 엘지디스플레이 주식회사 표시장치
CN106531052A (zh) * 2017-01-03 2017-03-22 京东方科技集团股份有限公司 一种移位寄存器、栅极驱动电路及显示装置
CN106486047B (zh) * 2017-01-03 2019-12-10 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路和显示装置
CN108630155B (zh) * 2017-03-24 2019-12-31 合肥鑫晟光电科技有限公司 复位电路、移位寄存器单元、栅极驱动电路、显示装置以及驱动方法
CN106910452B (zh) * 2017-05-05 2019-02-15 京东方科技集团股份有限公司 移位寄存器单元、其驱动方法、栅极驱动电路及显示装置
CN107248401B (zh) * 2017-08-08 2020-04-03 京东方科技集团股份有限公司 Goa电路及其驱动方法、显示装置
CN107564458A (zh) * 2017-10-27 2018-01-09 京东方科技集团股份有限公司 移位寄存器单元、驱动方法、栅极驱动电路及显示装置
CN109166600B (zh) * 2018-10-26 2021-01-15 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
CN114694606B (zh) * 2020-12-25 2023-07-04 夏普株式会社 扫描信号线驱动电路以及显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090086116A1 (en) * 2007-09-28 2009-04-02 Samsung Electronics Co., Ltd. Liquid crystal display and driving method of the same
US20090201071A1 (en) * 2008-02-08 2009-08-13 Sony Corporation Bootstrap circuit
CN102629444A (zh) * 2011-08-22 2012-08-08 北京京东方光电科技有限公司 栅极集成驱动电路、移位寄存器及显示屏
CN102651186A (zh) * 2011-04-07 2012-08-29 北京京东方光电科技有限公司 移位寄存器及栅线驱动装置
CN102651208A (zh) * 2012-03-14 2012-08-29 京东方科技集团股份有限公司 一种栅极驱动电路及显示器

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7203264B2 (en) * 2005-06-28 2007-04-10 Wintek Corporation High-stability shift circuit using amorphous silicon thin film transistors
WO2009034750A1 (ja) * 2007-09-12 2009-03-19 Sharp Kabushiki Kaisha シフトレジスタ
CN102621186B (zh) 2012-04-11 2013-07-10 孔祥吉 一种汽油传感器及其制作方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090086116A1 (en) * 2007-09-28 2009-04-02 Samsung Electronics Co., Ltd. Liquid crystal display and driving method of the same
US20090201071A1 (en) * 2008-02-08 2009-08-13 Sony Corporation Bootstrap circuit
CN102651186A (zh) * 2011-04-07 2012-08-29 北京京东方光电科技有限公司 移位寄存器及栅线驱动装置
CN102629444A (zh) * 2011-08-22 2012-08-08 北京京东方光电科技有限公司 栅极集成驱动电路、移位寄存器及显示屏
CN102651208A (zh) * 2012-03-14 2012-08-29 京东方科技集团股份有限公司 一种栅极驱动电路及显示器

Cited By (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016061994A1 (zh) * 2014-10-20 2016-04-28 京东方科技集团股份有限公司 移位寄存器、驱动方法、栅极驱动电路和显示装置
US9905179B2 (en) 2014-10-20 2018-02-27 Boe Technology Group Co., Ltd. Shift register, driving method, gate driving circuit and display device
CN104282282A (zh) * 2014-10-20 2015-01-14 京东方科技集团股份有限公司 移位寄存器、驱动方法、栅极驱动电路和显示装置
CN104282282B (zh) * 2014-10-20 2018-01-05 京东方科技集团股份有限公司 移位寄存器、驱动方法、栅极驱动电路和显示装置
CN104392704A (zh) * 2014-12-15 2015-03-04 合肥京东方光电科技有限公司 移位寄存器单元及其驱动方法、移位寄存器和显示装置
CN104575429A (zh) * 2015-01-30 2015-04-29 合肥京东方光电科技有限公司 移位寄存器单元及驱动方法、栅极驱动电路和显示装置
CN104637462A (zh) * 2015-03-17 2015-05-20 合肥京东方光电科技有限公司 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
US10546549B2 (en) 2015-03-17 2020-01-28 Boe Technology Group Co., Ltd. Shift register unit and its driving method, gate drive circuit and display device
CN104715710A (zh) * 2015-04-10 2015-06-17 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、扫描驱动电路、显示装置
CN104715710B (zh) * 2015-04-10 2016-10-19 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、扫描驱动电路、显示装置
WO2016161770A1 (zh) * 2015-04-10 2016-10-13 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、扫描驱动电路、显示装置
CN104766580A (zh) * 2015-04-23 2015-07-08 合肥京东方光电科技有限公司 移位寄存器单元及驱动方法、栅极驱动电路和显示装置
CN106328042A (zh) * 2015-06-19 2017-01-11 上海和辉光电有限公司 移位寄存器及oled显示器驱动电路
CN104916251A (zh) * 2015-07-10 2015-09-16 京东方科技集团股份有限公司 栅极驱动电路、触控显示装置和触控显示驱动方法
WO2017008499A1 (zh) * 2015-07-10 2017-01-19 京东方科技集团股份有限公司 栅极驱动电路、触控显示装置和触控显示驱动方法
US9953721B2 (en) 2015-07-10 2018-04-24 Boe Technology Group Co., Ltd. Gate driver circuit, touch display device and touch display driving method
US9824659B2 (en) 2015-09-01 2017-11-21 Boe Technology Group Co., Ltd. Shift register, gate driving circuit and display apparatus
CN105047168A (zh) * 2015-09-01 2015-11-11 京东方科技集团股份有限公司 移位寄存器、栅极驱动电路及显示装置
CN105185343B (zh) * 2015-10-15 2017-12-29 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路和显示装置
CN105185343A (zh) * 2015-10-15 2015-12-23 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路和显示装置
US9916039B2 (en) 2015-10-15 2018-03-13 Boe Technology Group Co., Ltd. Shift register unit, its driving method, gate driver circuit and display device
CN105632446A (zh) * 2016-03-30 2016-06-01 京东方科技集团股份有限公司 Goa单元及其驱动方法、goa电路、显示装置
US10089948B2 (en) 2016-03-30 2018-10-02 Boe Technology Group Co., Ltd. Gate driver on array unit, related gate driver on array circuit, display device containing the same, and method for driving the same
CN105632446B (zh) * 2016-03-30 2019-10-18 京东方科技集团股份有限公司 Goa单元及其驱动方法、goa电路、显示装置
CN106023946A (zh) * 2016-08-04 2016-10-12 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动装置以及显示装置
WO2018032928A1 (zh) * 2016-08-17 2018-02-22 京东方科技集团股份有限公司 移位寄存器单元、驱动方法和栅极驱动电路
CN108074527A (zh) * 2016-11-17 2018-05-25 上海和辉光电有限公司 一种双向扫描驱动电路、工作方法及显示装置
CN106847160B (zh) * 2017-04-01 2019-10-15 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路和显示装置
US10504601B2 (en) 2017-04-01 2019-12-10 Boe Technology Group Co., Ltd. Shift register unit, driving method thereof, gate driving circuit and display device
CN106847160A (zh) * 2017-04-01 2017-06-13 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路和显示装置
WO2018188285A1 (zh) * 2017-04-12 2018-10-18 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路及其驱动方法
US10872578B2 (en) 2017-04-12 2020-12-22 Boe Technology Group Co., Ltd. Shift register unit, gate driving circuit and driving method thereof
US10629151B2 (en) 2017-05-17 2020-04-21 Boe Technology Group Co., Ltd. Shift register unit, gate driving circuit, display and gate driving method
CN108962154A (zh) * 2017-05-17 2018-12-07 京东方科技集团股份有限公司 移位寄存器单元、阵列基板栅极驱动电路、显示器以及栅极驱动方法
US11308853B2 (en) 2017-07-31 2022-04-19 Beijing Boe Optoelectronics Technology Co., Ltd. Shift register and driving method thereof, gate driving circuit and display apparatus
WO2019024481A1 (zh) * 2017-07-31 2019-02-07 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动电路及显示装置
WO2019104722A1 (zh) * 2017-12-01 2019-06-06 深圳市柔宇科技有限公司 液晶显示板及其eoa模块
US11119377B2 (en) 2017-12-01 2021-09-14 Shenzhen Royole Technologies Co., Ltd. LCD panel and EOA module thereof
CN108962147A (zh) * 2018-08-16 2018-12-07 北京华镁钛科技有限公司 一种5t2c栅极驱动单元、驱动方法、驱动电路、天线及显示装置
CN108962147B (zh) * 2018-08-16 2023-12-29 北京华镁钛科技有限公司 一种5t2c栅极驱动单元、驱动方法、驱动电路、天线及显示装置
WO2020043199A1 (zh) * 2018-08-30 2020-03-05 京东方科技集团股份有限公司 栅极驱动单元及其驱动方法、栅极驱动电路和显示装置
WO2021136496A1 (zh) * 2020-01-02 2021-07-08 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动电路、显示装置
US11741902B2 (en) 2020-01-02 2023-08-29 Chengdu Boe Optoelectronics Technology Co., Ltd. Shift register and driving method thereof, gate driver circuit and display apparatus

Also Published As

Publication number Publication date
US20150371716A1 (en) 2015-12-24
US9478311B2 (en) 2016-10-25
CN104078017B (zh) 2016-05-11

Similar Documents

Publication Publication Date Title
CN104078017A (zh) 移位寄存器单元、栅极驱动电路及显示装置
CN106057147B (zh) 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
CN103985341B (zh) 一种移位寄存器单元、栅极驱动电路和显示装置
CN102708926B (zh) 一种移位寄存器单元、移位寄存器、显示装置和驱动方法
CN102831867B (zh) 栅极驱动单元电路及其栅极驱动电路和一种显示器
CN202677790U (zh) 移位寄存器单元、移位寄存器和显示装置
WO2018188285A1 (zh) 移位寄存器单元、栅极驱动电路及其驱动方法
CN102945651B (zh) 一种移位寄存器、栅极驱动电路和显示装置
CN104091572B (zh) 双下拉控制模块、移位寄存单元、栅极驱动器和显示面板
CN101866697B (zh) 具有低功率消耗的移位寄存器
CN102867543B (zh) 移位寄存器、栅极驱动器及显示装置
CN107154234B (zh) 移位寄存器单元、驱动方法、栅极驱动电路和显示装置
CN102855938B (zh) 移位寄存器、栅极驱动电路及显示装置
US9384686B2 (en) Shift register, gate driving circuit and repairing method therefor, and display device
CN103413514A (zh) 移位寄存器单元、移位寄存器和显示装置
CN103198867A (zh) 移位寄存器、栅极驱动电路及显示装置
CN103021358A (zh) 一种移位寄存器单元、栅极驱动电路及显示器件
CN104318885A (zh) 一种触控显示屏及其分时驱动方法
CN103065578A (zh) 一种移位寄存器单元、栅极驱动电路和显示装置
CN103413531A (zh) 一种移位寄存器单元、栅极驱动电路及显示器件
CN103700355A (zh) 一种移位寄存器单元、栅极驱动电路及显示器件
CN102402936B (zh) 栅极驱动电路单元、栅极驱动电路和显示装置
CN110880304B (zh) 移位寄存器单元、栅极驱动电路、显示装置及驱动方法
CN104091573A (zh) 一种移位寄存单元、栅极驱动装置、显示面板和显示装置
CN103280200A (zh) 移位寄存器单元、栅极驱动电路与显示器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant