CN103931102A - 金属-绝缘体相变触发器 - Google Patents

金属-绝缘体相变触发器 Download PDF

Info

Publication number
CN103931102A
CN103931102A CN201180074448.2A CN201180074448A CN103931102A CN 103931102 A CN103931102 A CN 103931102A CN 201180074448 A CN201180074448 A CN 201180074448A CN 103931102 A CN103931102 A CN 103931102A
Authority
CN
China
Prior art keywords
mit
trigger
metal
voltage
phase transition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201180074448.2A
Other languages
English (en)
Inventor
G·M·里贝罗
M·D·皮克特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hewlett Packard Development Co LP
Original Assignee
Hewlett Packard Development Co LP
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Development Co LP filed Critical Hewlett Packard Development Co LP
Publication of CN103931102A publication Critical patent/CN103931102A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/419—Read-write [R-W] circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00315—Modifications for increasing the reliability for protection in field-effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17748—Structural details of configuration resources
    • H03K19/1776—Structural details of configuration resources for memories
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/037—Bistable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/357—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bulk negative resistance devices, e.g. Gunn-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N99/00—Subject matter not provided for in other groups of this subclass
    • H10N99/03—Devices using Mott metal-insulator transition, e.g. field-effect transistor-like devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0073—Write using bi-directional cell biasing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/10—Resistive cells; Technology aspects
    • G11C2213/15—Current-voltage curve
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/32—Material having simple binary metal oxide structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种金属－绝缘体相变(MIT)触发器使用双稳态工作状态对中所选择的一个来表示MIT触发器的逻辑状态。MIT触发器包括MIT器件，该MIT器件具有电流控制负微分电阻(CC-NDR)以提供双稳态工作状态对。可以由编程电压选择所述对中的双稳态工作状态。一旦选择了双稳态工作状态，双稳态工作状态就能够由施加到MIT器件的偏置电压保持。

Description

金属-绝缘体相变触发器
相关申请的交叉引用
N/A
与联邦资助的研究或开发有关的声明
N/A
背景技术
现代计算机及相关处理系统通常包括处理器和某些形式的存储器。处理器通常负责执行计算机的各种计算任务，而存储器存储数据，其用于计算任务并由计算任务产生。借助处理器的处理和借助存储器的数据储存的架构划分在此类系统的几乎整个历史中都证明是成功的。
例如，通常的通用计算机常常包括中央处理单元(CPU)和主存储器，它们通过一个或多个通信信道(例如数据、命令和地址总线)彼此通信。通常，CPU提供装置以执行各种算数和逻辑运算，提供操作排序，否则就控制通用计算机的状况。例如，实际上所有CPU都提供功能或操作，用于从存储器读取数据、向存储器写入数据，及执行程序，其包括利用数据执行预定任务的指令集。另外，CPU可以处理与通用计算机外部的外围设备以及子系统的输入/输出(I/O)许可通信。在一些实例中，CPU甚至可以提供图形处理，以处理产生和更新图形显示单元(例如监视器)。
相反，现代计算机的主存储器可以包括静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)、只读存储器(ROM)、可编程ROM(PROM)、闪存和各种其他存储器类型中的一个或多个，其通常提供相对狭小的容量组合。这些容量中的主要部分存储CPU执行并使用的计算机程序和数据。在现代计算机的主存储器中可以找到的或常常与之相关的其他有限容量中的是某些存储器管理功能。例如，主存储器的DRAM存储器子系统可以拥有用于存储于其中的数据的自动刷新的电路。
附图说明
参考结合附图的以下详细说明，会更易于理解根据本文所述原理的实例的多个特征，在附图中，相似的参考标记指代相似的结构元件，其中：
图1示出了根据本文所述原理的实例的金属-绝缘体相变器件的简化截面图。
图2示出了根据本文所述原理的实例的金属-绝缘体相变器件的电流-电压(I-V)特性的曲线图，其呈现出电流控制负微分电阻。
图3A示出了根据本文所述原理的实例的金属-绝缘体相变(MIT)触发器的框图。
图3B示出了根据本文所述原理的另一个实例的金属-绝缘体相变(MIT)触发器的框图。
图4示出了根据本文所述原理的实例的金属-绝缘体相变(MIT)触发器的原理图。
图5示出了根据本文所述原理的实例的可移位存储器的框图，该可移位存储器采用了金属-绝缘体相变(MIT)触发器。
图6示出了根据本文所述原理的实例的、设定并保持金属-绝缘体相变(MIT)触发器的逻辑状态的方法的流程图。
特定实例具有除上述附图中所示特征以外的其他特征和替代上述附图中所示特征的其他特征。以下参考上述附图详细说明这些及其他特征。
具体实施方式
根据本文所述原理的实例提供了基于与金属-绝缘体相变(MIT)相关的负微分电阻(NDR)的触发器。具体地，根据本文所述原理的实例，MIT器件的电流控制(CC)NDR可以提供双稳态工作点对或双稳态工作状态对。根据多个实例，MIT器件的CC-NDR提供的工作状态双稳定性可以用于存储信息。具体地，双稳态工作状态可以代表用于存储信息的逻辑状态。此外，根据以下实例，存储的信息随后可以转发或传送到其他器件。信息的存储及随后的转发是触发器和更普遍的存储器单元的主要特性。因而，根据多个实例，具有提供有利于存储和转发信息的双稳态工作状态的CC-NDR的MIT器件可以用于实现MIT触发器。MIT触发器和由MIT触发器构造的MIT存储器单元广泛地适用于多个存储器架构，例如包括但不限于移位寄存器和可移位存储器系统。
触发器或者与触发器共有许多操作特性的相关存储器单元是最现代化的计算机和相关处理系统的集成部件。具体地，例如，实际上可以在所有CPU、存储寄存器和高速缓存器(例如，L1、L2等)中发现触发器和存储器单元。另外，例如一些主存储器，最引人注目的是近来开发的所谓的“可移位存储器”，可以使用触发器或按照触发器工作的SRAM存储器单元。
根据本文所述原理的实例，与其他存储器技术相比，MIT触发器和MIT存储器单元可以提供在工作状态(即逻辑状态)之间相对快速的转换以及低功耗，在一些实例中是极低的功耗。例如，用于MIT触发器或MIT存储器单元中的单个双端MIT器件可以具有小于约50乘50纳米(nm)数量级的总体尺寸，并可以呈现出亚纳秒(ns)转换时间。另外，根据一些实例，MIT器件用以实现MIT器件的转换所耗费的能量可以小于，在一些实例中是大大小于约100毫微微焦耳。此外，根据一些实例，包括具有CC-NDR的MIT器件的示例性触发器易于与包括IV族、III-V族和II-VI族半导体中的一个或多个的传统集成电路(IC)集成。例如，可以使用在传统IC表面上的后端或表面沉积添加工艺来制造MIT器件。根据一些实例，本文所述的基于MIT器件的触发器和存储器单元可以结合多种基于互补金属氧化物半导体(CMOS)的电路、存储器系统、中央处理单元(CPU)、和多种专用集成电路(ASIC)来使用。
图1示出了根据本文所述原理的实例的金属-绝缘体相变(MIT)器件10的简化截面图。如所示的，MIT器件10是双端器件，包括层12，布置在第一或“顶”电极14与第二或“底”电极16之间。层12包括金属－绝缘体相变(MIT)材料。因而，层12可以称为“MIT材料层”12或简称为“MIT层”12。根据多个实例，第一和第二电极14、16是导体，其有利于编程信号(例如，编程电压)和偏置信号(例如偏置电压)施加到MIT材料层12的MIT材料。根据多个实例，编程信号可以用于设定MIT器件的工作状态，而偏置信号用于一旦设定了就保持工作状态。
在一些实例中，MIT材料层12是薄膜层，具有几十纳米数量级的厚度。例如，MIT材料层12的MIT材料可以具有在约10纳米(nm)到约100nm之间的厚度。在另一个实例中，MIT材料层12的薄膜MIT材料可以在约20nm到约50nm之间厚。在再另一个实例中，MIT材料层12的MIT材料的总厚度可以小于约30nm。
借助本文的定义，MIT材料是诸如过渡金属氧化物之类的材料，其能够至少在一部分材料内经历从绝缘体到导体的相变，但不限于此。在此，将从绝缘体到导体的相变称为“绝缘体到金属的相变”。例如，在一些实例中，绝缘体到金属的相变可以起因于或由于材料的焦耳加热，其引起了丝状金属相形成。丝状金属相的形成可以有利于电流通过否则就是绝缘体的物质的传导。因而，根据一些实例，金属－绝缘体相变可以是温度驱动的。根据多个实例，焦耳加热可以是场引起的或者电流引起的。例如，包括这个金属－绝缘体相变材料(例如过渡金属氧化物)的器件可以在器件的至少一部分电流－电压(I-V)特性上具有或呈现出前述的CC-NDR。
根据多个实例，MIT器件10的MIT材料基本上可以是任何金属氧化物或类似的材料，其呈现出或能够呈现出与金属－绝缘体相变相关的电流控制NDR。具体地，根据一些实例，MIT材料层12的MIT材料可以包括基本上任何过渡金属氧化物，其在至少一部分MIT材料层12中提供与金属－绝缘体相变相关的CC-NDR。例如，MIT材料可以包括铌的氧化物。在另一个实例中，氧化钛可以用作MIT材料层12的MIT材料。在其他实例中，可以经历MIT相变的钨、锰、铁和钒以及其掺杂合金的氧化物可以用作MIT材料层12的MIT材料。例如，可以使用的其他金属氧化物包括但不限于，氧化镍、铬掺杂的氧化镍、钛酸锶、铬掺杂的钛酸锶、及其两个或多个的多种组合。
在一些实例中，MIT材料层12可以包括晶体金属氧化物。在这些实例的一些中，晶体氧化物可以是单晶体。在其他实例中，MIT材料层12包括非晶金属氧化物。在再其他的实例中，MIT材料层12包括纳米晶体氧化物或微晶金属氧化物。例如，借助本文的定义，纳米晶体金属氧化物是包括或包含具有约50到100nm或者更小尺寸的多个纳米级晶体的金属氧化物，而微晶氧化物可以包括具有微米范围(例如大于约100nm)中尺寸的晶体。
根据多个实例，第一和第二电极14、16包括导电材料或导体。例如，第一电极14和第二电极16可以包括金属。例如，第一电极和第二电极14、16的金属可以包括单不限于，金(Au)、银(Ag)、铜(Cu)、铝(Al)、钯(Pd)、铂(Pt)、钨(W)、钒(V)、钽(Ta)和钛(Ti)以及其合金。根据多个实例，其他金属以及致使或可以致使其导电的其他材料(例如高掺杂的半导体、到段氧化物、导电氮化物等)可以用作第一电极14和第二电极16。此外，在一些实例中，第一电极14的导电材料可以与第二电极16的导电材料不同。在其他实例中，第一和第二电极14、16包括相同的导电材料。
另外，第一电极和第二电极14、16可以包括多于一个层。例如，可以在基于铂的电极与MIT材料层12的金属氧化物之间使用钛层。在一些实例中，用于电极14、16的材料可以充当扩散势垒。例如，氮化钛可以用作扩散势垒。在一些实例中，第一和第二电极14、16之一或二者的导电材料可以包括用作MIT材料层12的金属氧化物的金属。例如，当MIT材料层12包括氧化钛时，电极14、16之一或二者可以包括钛。类似的，当MIT材料层12包括氧化钽时，电极14、16之一或二者可以包括钽。例如，在再其他的实例中，诸如钨的耐热材料可以用于电极14、16会暴露于极高温度(例如在制造过程中)的情形。
根据一些实例，当工作在某些温度附近或以下时(例如“某些温度”为室温或高于室温)，MIT器件10在某些偏置电平可以呈现出CC-NDR，其中，某些温度取决于MIT器件的材料。具体地，在冷却到临界温度以下时，多个MIT材料呈现出CC-NDR。例如，将基于氧化钛的MIT器件冷却到低于约155开氏度(K)(约-188摄氏度)(例如，通过将MIT器件浸入液氦或液氮中)可以在一系列偏置电平上在MIT器件10中产生CC-NDR。例如，其他材料可以在室温或者甚至更高温度呈现出CC-NDR。
本文将负微分电阻(NDR)定义为器件中的负电压－电流关系。具体地，NDR的特征在于横跨器件的电压随通过器件的电流增大而减小。相反，诸如“欧姆”或常规电阻器件的非NDR器件呈现出正电压－电流关系。即，随着横跨器件的电压增大，流过器件的电流也增大。本文将电流控制NDR定义为如下的NDR：在MIT器件的工作范围中产生虽然有可能是电压的多值函数，但却是电流的单值函数的MIT器件的电流－电压(I-V)特性。
图2示出了根据本文所述原理的实例的金属-绝缘体相变器件的电流-电压(I-V)特性的曲线图，其呈现出电流控制负微分电阻。图2中示出的I-V特性曲线意图说明在多个双端MIT器件中发现的典型I-V特性曲线的普遍观察到的特点。如所示的，MIT器件I-V特性曲线具有大致S形轮廓，具有在S形中部的区域20，其表示MIT器件I-V特性曲线的电流控制负微分电阻(CC-NDR)区。CC-NDR区20将I-V特性曲线分割为总体上位于CC-NDR区20以下的第一工作区30和总体上位于CC-NDR区20以上的第二工作区40。第一工作区30以相对较高的MIT器件电阻为特征，而第二工作区40以相对较低的MIT器件电阻为特征。因此，例如，第一工作区30可以称为I-V特性曲线的“高电阻”区30，第二工作区40可以称为I-V特性曲线的“低高电阻”区40。进一步如所示的，I-V特性曲线在第一拐点22从CC-NDR区20到第二工作区40转变，并且在第二拐点24进一步从CC-NDR区20到第一工作区30转变。第一拐点22对应于第一阈值电压Vth,1，而第二拐点24对应于第二阈值电压Vth,2。
根据多个实例，呈现出图2所示的I-V特性曲线的MIT器件可以被配置为在CC-NDR区20之上或之下以稳态方式工作(即，在第一或第二工作区30、40的任意一个内)。具体地，根据多个实例，如果MIT器件由在第一阈值电压Vth,1与第二阈值电压Vth,2之间的偏置电压Vbias偏置，那么MIT器件就会在两个工作区30、40中的任意一个中呈现出双稳态工作。保留在第一区30和第二区40二者中同时将横跨器件的电压保持在范围Vth,1<V<Vth,2内的能力提供了MIT器件工作的双稳态。因而，当被配置为保持在Vth,1<V<Vth,2的电压范围内时，MIT器件的CC-NDR提供了对应于在两个工作区30、40内的双稳态工作的双稳态工作状态对。
而且，可以使用编程电压来选择所述双稳态工作状态对的中的特定一个工作状态。根据一些实例，编程电压可以是暂时施加到MIT器件的电压。具体地，根据多个实例，可以通过施加低于第一阈值电压Vth,1或者高于第二阈值电压Vth,2的编程电压来选择所述双稳态工作状态对中的特定一个工作状态。一旦去除了编程电压并重新建立的偏置电压，MIT器件就趋向于返回并工作在由施加的编程电压所选择的该特定双稳态工作状态中。
例如，如果由与偏置电阻器串联的电压源提供偏置电压Vbias，MIT器件就能够工作在双稳态工作点对，其由负载线50与MIT器件I-V特性曲线的交叉点来确定，如所示的。例如，所述对中的第一稳态工作点52可以位于第一工作区30中，并可以表示MIT器件的所述双稳态工作状态对中的第一个工作状态。类似地，所述对中的第二稳态工作点54可以位于第二工作区40中，并可以表示MIT器件的所述双稳态工作状态对中的第二工作状态。负载线50的斜度与偏置电阻器的电阻有关，如图2所示的。
在图2所示的实例中，可以通过向MIT器件施加小于第一阈值电压Vth,1的编程电压来选择第一双稳态工作状态。可替换地，对于所示实例，可以通过向MIT器件施加大于第二阈值电压Vth,2的编程电压来选择第二双稳态工作状态。具体地，在将小于第一阈值电压Vth,1的编程电压施加到MIT器件时，MIT器件的工作点移动到对应于所施加编程电压的I-V特性曲线上的点(即移动到第一阈值电压Vth,1以下)。随后，在去除编程电压并重新建立偏置电压Vbias时，MIT器件的工作点就移动到并稳定在第一工作点52。只要以偏置电压Vbias偏置MIT器件，MIT器件就会以基本上稳态方式工作在第一工作点52(即，将保持第一双稳态工作状态)。
另一方面，施加大于或高于第二阈值电压Vth,2的编程电压会导致MIT器件的工作点移动到在第二阈值电压Vth,2之上的I-V特性曲线上的相应点。随后的编程电压的去除和偏置电压Vbias的重新建立会导致MIT器件工作点稳定在图2所示的第二工作点54。MIT器件随后将工作在第二工作点54，以保持第二双稳态工作状态，只要将偏置电压Vbias提供给MIT器件。
在另一个实例中(未示出)，在第一和第二阈值电压Vth,1、Vth,2之间的偏置电压Vbias可以由电压源直接提供(无偏置电阻器)。在这个实例中，相应的负载线(未示出)可以基本上垂直。如上所述，MIT器件的双稳态工作状态由在两个工作区30、40各自一个内的在基本上垂直的负载线与MIT器件的I-V特性曲线之间交叉点对来表示。因此，根据多个实例，在这个实例中的双稳态工作状态中的选择和工作可以基本上类似于包括偏置电阻器和图2中的负载线50的以上说明。
MIT器件的双稳态工作状态也称为“有阻状态”，因为它们表示MIT器件的有区别的不同绝对电阻。此外，由于可以选择性地建立或编程由CC-NDR区20产生的MIT器件的双稳态工作状态，借助本文的定义，每一个双稳态工作状态也可以通称为MIT器件的“可选择电阻”、“可编程电阻”或“可选择/可编程电阻状态”。
此外，本文所用的冠词“一”旨在具有其在专利领域的通常含义，即“一个或多个”。例如，“金属－绝缘体相变(MIT)器件”表示一个或多个MIT器件，因而，“MIT器件”在此明确表示“(多个)MIT器件”。此外，对“顶”、“底”、“高”、“低”、“上”、“下”、“前”、“后”、“左”或“右”的任何提及在此都并非旨在是限制性的。此外，词语“约”在此应用于数值时，大致表示在用于产生该数值的设备的容差范围内，或者在一些实例中，它表示加或减10％，或者加或减5％，或者加或减1％，除非明确指明有所不同。此外，本文的实例旨在仅是说明性的，出于讨论的目的而提出，决不是限制性的。
图3A示出了根据本文所述原理的实例的金属-绝缘体相变(MIT)触发器100的框图。图3B示出了根据本文所述原理的另一个实例的金属-绝缘体相变(MIT)触发器100的框图。根据多个实例，MIT触发器100可以以与数据或D型触发器(D触发器)基本上类似的方式运行。具体地，MIT触发器100在MIT触发器100的数据或输入端口D存储信号的逻辑状态或数据值。例如，输入信号的逻辑状态可以由MIT触发器100存储为MIT触发器100的元件或多个元件(即MIT器件)的双稳态工作状态。在一些实例中，MIT触发器100的输出端口Q的逻辑状态呈现或设定为与MIT触发器100的存储逻辑状态相对应。由于借助D触发器，即使在输入信号被去除或者改变逻辑状态的情况下，也可以保持MIT触发器100的存储逻辑状态和输出端口逻辑状态中的一个或二者。在多个实例中，MIT触发器100可以被配置为基本上模拟包括但不限于时钟D触发器和主从或多级D触发器的几个触发器中任意一个的功能。
具体地，在一些实例中，MIT触发器100可以被配置为“时钟”触发器，用以存储(例如按照元件的双稳态工作状态)输入信号的逻辑状态，其在施加到MIT触发器100的时钟脉冲Pclk期间出现。例如，如果在输入端口D的输入信号在至少一部分时钟脉冲Pclk期间具有第一逻辑状态S1(例如逻辑高)，MIT触发器100的逻辑状态就可以设定为相应的第一逻辑状态M1(例如，逻辑高或逻辑低之一)，例如。在设定之后，可以在时钟脉冲Pclk终止后，将第一逻辑状态M1保持为MIT触发器100的存储逻辑状态。而且，例如，在没有时钟脉冲Pclk时，也可以由MIT触发器100保持第一逻辑状态M1，不管输入信号的逻辑状态是否改变。
具体地，根据一些实例，MIT触发器100的存储逻辑状态可以仅在时钟脉冲Pclk期间按照输入信号逻辑状态而改变。如果在随后的时钟脉冲Pclk期间，输入信号具有对应于MIT触发器100的另一个逻辑状态的逻辑状态，MIT触发器100的存储逻辑状态可以改变。例如，当在随后的时钟脉冲Pclk期间输入信号具有第二逻辑状态S2时，具有设定为第一逻辑状态M1的逻辑状态的MIT触发器100可以改变或设定为对应于输入信号的第二逻辑状态S2的第二逻辑状态M2。可以在图3A所示的时钟输入端口Clk将时钟脉冲Pclk提供给MIT触发器100。
如图3A所示，MIT触发器100包括金属－绝缘体相变(MIT)器件110，具有电流控制负微分电阻(CC-NDR)。根据多个实例，MIT器件110被配置为提供MIT器件的双稳态工作状态对。在一些实例中，双稳态工作状态在MIT器件110的电流－电压(I-V)特性上由I-V特性曲线的CC-NDR区彼此隔开。根据多个实例，能够借助编程电压来选择所述双稳态工作状态对。此外，根据多个实例，一旦选择了双稳态工作状态，就能够由施加到MIT器件110的偏置电压来保持双稳态工作状态。因而，在由编程电压选择或编程双状态工作状态并且随后由偏置电压保持的情况下，也可以将可选择的双稳态工作状态称为可编程工作状态。根据多个实例，选择的双稳态工作状态表示MIT触发器100的逻辑状态。
根据多个实例，MIT器件110呈现出S形I-V特性曲线(例如参见图2)，具有在I-V特性曲线的CC-NDR区之上的第一拐点(例如，图22中的拐点22)和在I-V特性曲线的CC-NDR区之下的第二拐点(例如，图22中的拐点24)。根据一些实例，第一拐点对应于S形I-V特性曲线的第一阈值电压Vth,1(例如图2中的Vth,1)，第二拐点对应于S形I-V特性曲线的第二阈值电压Vth,2(例如图2中的Vth,2)。在一些实例中，双稳态工作状态中的第一个在低于第二拐点并在第一和第二阈值电压Vth,1、Vth,2之间的I-V特性曲线的区域内。在一些实例中，双稳态工作状态中的第二个在高于第一拐点并在第一和第二阈值电压Vth,1、Vth,2之间的I-V特性曲线的区域内。在一些实例中，可以借助小于第一阈值电压Vth,1的编程电压来选择MIT器件110的第一双稳态工作状态(或电阻状态)。在一些实例中，大于第二阈值电压Vth,2的编程电压可以选择MIT器件110的第二双稳态工作状态。
在一些实例中，MIT器件110是双端器件。具体地，根据一些实例，MIT器件110可以具有第一端112和第二端114。在一些实例中，第一端112可以被配置为接收编程电压，其建立MIT器件110的可选择双稳态工作状态。另外，第一端112可以被配置为接收偏置电压，其保持或维持MIT器件110的可选择电阻状态。在一些实例中，第二端114可以连接到地电位(即接地)。
在一些实例中，可以连接双端MIT器件110以工作在电压模式中。在电压模式中，双稳态工作状态由在MIT器件110的一个端子(例如第一端112)或横跨端子112、114的电压对或电压状态来表示。例如，图3A将MIT器件110示出为连接在电压模式中的双端器件，第二端114接地。在其他实例中，流过MIT器件110的电流(例如进入端子112或离开端子114)的值由MIT器件110的双稳态工作状态确定，并表示MIT触发器100的存储逻辑状态。例如，MIT器件110可以串联连接在MIT传感器100的其他组件之间。在这些实例中，MIT器件110被称为连接以工作在电流模式中。具体地，在电流模式中，所述双稳态工作状态对由流过串联连接的MIT器件110的电流的电流状态对来表示。例如，图3B将MIT器件110示出为双端器件，串联连接以工作在电流模式中。
在一些实例中，MIT器件110包括第一电极、第二电极和在第一和第二电极之间的金属－绝缘体相变(MIT)材料。例如，MIT器件110可以基本上类似于图1中所示的MIT器件10。具体地，在一些实例中，金属－绝缘体相变材料可以与电极接触。在其他实例中，可以在金属－绝缘体相变材料与一个或两个电极之间插入另一个导电材料层。根据一些实例，另一个导电材料层可以包括导体和半导体中的一个或二者。
再次参考图3A和3B所示的实例，MIT触发器100可以进一步包括驱动器120。驱动器120被配置为提供编程信号，以建立双稳态工作状态，并进一步设定MIT触发器100的逻辑状态。驱动器120还被配置为提供偏置电压，以维持建立的可选择电阻，并保持MIT触发器100的逻辑状态。
在一些实例中(例如如图3A和3B所示的)，驱动器120包括独立非要求120，具有多个输入。多路复用器120被配置为在MIT触发器100的数据输入D与连接的偏置电压Vbias之间选择，以分离多个输入之一。根据多个实例，数据输入可以提供包括编程电压的电压。在一些实例中，多路复用器120可以是逻辑电路，其作用以在数据输入D与提供偏置电压Vbias的电压源之间选择。在一些实例中，多路复用器120或等效的驱动器120包括开关和偏置电阻器(图3A和3B未示出)。在一些实例中，开关被配置为当开关导通时，将在MIT触发器100的输入端口D出现的编程电压(例如作为电压信号)提供给MIT器件110。在一些实例中，偏置电阻器被配置为当开关断开时，将偏置电压提供给MIT器件110。
例如，可以将开关配置在第一开关位置(例如，导通)，以提供在MIT触发器100的输入端口D与MIT器件110之间的连接。例如，当开关处于第一位置(导通)时，来自输入端口D的电压信号可以通过传送到MIT器件110的第一端112。在一些实例中，当开关断开时，开关可以被配置为具有第二开关位置。第二开关位置可以提供在偏置电阻器与MIT器件110之间的连接。例如，当开关处于第二位置(断开)时，在偏置电阻器的输出产生的偏置电压可以传送到MIT器件110的第一端112。
在一些实例中，开关是单刀双掷(SPDT)开关，具有第一开关位置(导通)和第二开关位置(断开)。借助SPDT开关的第一开关位置形成的第一电路构成在MIT触发器100的输入端口D与MIT器件110之间的连接，而借助SPDT开关的第二开关位置形成的第二电路将偏置电阻器连接到MIT器件110。
在其他实例中，可以使用另一类开关。例如，开关可以是单刀单掷(SPST)开关，连接在MIT触发器100的输入端口D与MIT器件110的第一端112之间。偏置电阻器也可以连接到MIT器件110的第一端112。当SPST开关导通(即SPST开关闭合)时，出现在MIT触发器100的输入端口D的编程电压传送到MIT器件110的第一端112。当SPST开关断开(即SPST开关打开)时，到输入端口D的连接断开，仅偏置电阻器连接到MIT器件110。
在一些实例中，MIT触发器100进一步包括输出驱动器130。输出驱动器130被配置为将MIT器件110的所选择的双稳态工作状态传送到MIT触发器100的输出端口Q。例如，输出驱动器130可以被配置为将在MIT器件110的第一端112的电压传送到MIT触发器100的输出端口Q(例如当连接MIT器件110以工作在电压模式中时)，如图3A所示。在其他实例中，MIT器件110的状态包括另一个属性(例如电流或电阻)，输出驱动器130将该属性或其表示传送到MIT触发器100的输出端口Q。具体地，当连接MIT器件110以工作在电流模式中时，如图3B所示，输出驱动器130可以包括电流模式驱动器130。根据一些实例，电流模式驱动器130是被配置为将电流状态转换为在MIT触发器100的输出的电压的电路，其中电流状态表示MIT器件110的双稳态工作状态。
例如，电流模式驱动器130可以是电流反馈或跨阻抗放大器，包括运算放大器和反馈电阻器Rf，从运算放大器的输出连接到运算放大器的负(例如“-”)输入。例如，跨阻抗放大器的输入电阻Rin可以由MIT器件110提供。在另一个实例中，图3B的电流模式驱动器130可以包括电流反馈运算放大器。
在一些实例中，输出驱动器130(例如电压模式或电流模式)可以在传送到MIT触发器100的输出端口Q的电压或另一个属性中引入时间延迟。例如，时间延迟可以允许在编程期间建立MIT器件110的双稳态工作状态与一旦建立后保持双稳态工作状态之间进行转换。在一些实例中，输出驱动器130包括延迟电路，用以引入时间延迟。例如，延迟电路可以包括电容器，其充电和放电提供延迟。
图4示出了根据本文所述原理的实例的MIT触发器100的原理图。具体如所示的，MIT触发器100包括MIT器件110，连接在输入驱动器120的实例与输出驱动器130的实例之间。图4中所示的输入驱动器120包括开关122和偏置电阻器124。开关122是互补金属氧化物半导体(CMOS)2PDT开关，包括p型金属氧化物半导体(PMOS)晶体管122a和n型金属氧化物半导体(NMOS)晶体管122b。PMOS晶体管122a具有连接到MIT器件110的第一端112的源极，和连接到偏置电阻器124的漏极。NMOS晶体管122b具有连接到PMOS晶体管122a的源极的漏极，和连接到MIT触发器100的输入端口D的源极。NMOS晶体管122b的栅极连接到PMOS晶体管122a的栅极。例如，在图4中，MIT器件110连接在电压模式中。
如图4所示，可以借助将时钟脉冲Pclk施加到晶体管122a、122b的相连栅极来导通开关122。时钟脉冲可以由MIT触发器100的数值输入端口Clk施加。具体地，可以借助将正电压(例如时钟脉冲)施加到相连栅极来导通开关122，其使得NMOS晶体管122b导通，PMOS晶体管122a截止。例如，借助在相连栅极施加的电压可以导通NMOS晶体管122b(例如工作在饱和模式中)，其中，施加的电压提供NMOS晶体管122b的栅-源电压Vgs，其超过了NMOS晶体管122b的阈值电压Vth(例如Vgs,NMOS>Vth,NMOS)。同时，导通NMOS晶体管122b的施加电压会确保PMOS晶体管122a截止(例如工作在夹断中)，因为这个施加的电压会产生PMOS晶体管的栅-源电压Vgs，其大于零电压(Vgs,PMOS>0V)。当NMOS晶体管122b导通时，输入端口D电压信号通过NMOS晶体管122b电连接并传送到MIT器件110。
可替换地，在相连栅极没有正电压时，开关122可以断开。具体地，在没有正电压(例如时钟脉冲)时，PMOS晶体管122b导通，NMOS晶体管122b截止。例如，在没有施加的正电压时，NMOS晶体管122b的Vgs可以小于或等于零电压(Vgs,NMOS≤0V)，以夹断NMOS晶体管122b。同时，在相连栅极没有正电压可以产生在PMOS晶体管122a的Vgs，它比PMOS晶体管122a的阈值电压更负(Vgs,PMOS<Vth)，其将PMOS晶体管122a设置在饱和模式中。当PMOS晶体管122a导通时，偏置电阻器电连接到MIT器件110的第一端112，如所示的。当电连接时，由偏置电阻器提供的电压偏置Vbias通过PMOS晶体管122a施加到MIT器件110的第一端112。在其他实例中(未示出)，可以代替图4所示的CMOS SPDT开关122，使用另一个开关电路，包括但不限于使用负电压作为时钟脉冲Pclk的开关电路和使用互补时钟信号(例如CMOS传输门)的开关电路。
偏置电阻器124可以进一步连接到偏置源，以在MIT器件110提供偏置电压Vbias。例如，偏置源(未示出)可以提供电流，其产生由偏置电阻器124提供的偏置电压Vbias。根据多个实例，可以连同偏置源的特性一起选择偏置电压及从而选择偏置电阻器124的电阻，以提供在MIT器件的第一和第二阈值Vth,1、Vth,2之间的偏置电压Vbias。例如，偏置电阻器124可以具有选择为提供与图2所示负载线基本上类似的负载线的电阻。
图4进一步示出了输出驱动器130，与MIT器件110的电压模式相适应。如所示的，输出驱动器130包括多个PMOS晶体管132a和多个NMOS晶体管132b。示例性而非限制性地，多个PMOS和NMOS晶体管132a、132b连接为三级反相CMOS缓冲器电路。例如，三级反相CMOS缓冲器电路将出现在MIT器件110的第一端112的电压反相，并提供足够的电流以驱动另一个器件(例如另一个MIT触发器)。如所示地，输出驱动器130进一步包括在CMOS缓冲器电路的级之间的电容器134。例如，电容器134可以具有约4皮法(pF)的电容。电容器134结合CMOS缓冲器电路的前级阻抗一起延迟MIT器件110的电压到MIT触发器100的输出端口Q的传递。
图5示出了根据本文所述原理的实例的可移位存储器200的框图。可移位存储器200包括多个存储器单元210，彼此相邻地布置成阵列。存储器单元210被配置为存储对应于数据字的一个或多个数据位。根据多个实例，多个存储器单元210包括一个或多个金属－绝缘体相变(MIT)触发器，用以存储数据字的一个或多个数据位。在一些实例中，存储器单元210的MIT触发器与上述的MIT触发器100基本上类似。
具体地，根据多个实例，存储器单元210的MIT触发器可以包括MIT器件，被配置为在电(例如电压)偏置下呈现出与MIT器件的金属－绝缘体相变相关的电流控制负微分电阻(CC-NDR)。另外，MIT触发器的MIT器件被配置为提供可选择且双稳态的MIT器件的工作状态对。可选择工作状态的特定状态能够借助施加到MIT器件的编程电压来建立。一旦建立后，可选择工作状态进一步能够借助提供给MIT器件的偏置电压保持。建立的可选择工作状态表示MIT触发器的逻辑状态(例如，标记为逻辑“1”或逻辑“0”)，并引伸表示由存储器单元210存储为数据字的一位或多位的值。
在一些实例中，MIT器件与以上相对于MIT触发器100所述的MIT器件110基本上类似。具体地，在一些实例中，连接MIT器件一工作在电压模式中，而在其他实例中，连接MIT器件一工作在电流模式中。此外，根据一些实例，可以借助第一编程电压选择工作状态对中的第一工作状态，可以借助第二编程电压选择所述对中的第二工作状态。根据一些实例，编程电压中的一个或二者由输入驱动器提供。在一些实例中，输入驱动器与以上相对于MIT触发器100所述的驱动器120基本上类似。
此外，如图5所示，可移位存储器200进一步包括控制器220，用以选择并移位存储器。此外，移位可以表示上移位或下移位中的任意一个，且仅包括由控制器220选择的阵列内的数据字的连续子集。
根据多个实例，可移位存储器200提供存储在可移位存储器200中的数据字的连续子集的移位。此外，借助可移位存储器200的数据字的移位仅移位在连续子集中的数据字，不是其他存储的数据字。具体地，当可移位存储器200执行连续子集的移位时，该移位不移动位于连续子集以外的其他存储数据字。此外，根据一些实例，该移位在不改变或者影响连续子集中的存储的数据字的顺序的情况下移动存储的数据字的连续子集。例如，由可移位存储器200提供的移位可以用于将新数据字插入到可移位存储器200中和删除存储于其中的数据字中的一个或二者。
根据一些实例，外部资源(例如处理器230)可以经由数据总线(数据I/O)234往来于可移位存储器200传送数据。例如，可以使用地址总线(地址)232将连续子集的地址和长度传送到可移位存储器200。根据多个实例，可以使用传送地址和长度或者可替换的地址对的地址总线。
图6示出了根据本文所述原理的实例的设定并保持金属-绝缘体相变(MIT)触发器的逻辑状态的方法300的流程图。设定并保持MIT触发器中的逻辑状态的方法300包括将编程电压施加310到MIT触发器的金属-绝缘体相变(MIT)器件。施加的编程电压被配置为在表示MIT触发器的逻辑状态的MIT器件的双稳态工作状态对之间选择。根据多个实例，MIT器件具有电流控制负微分电阻(CC-NDR)，被配置为提供MIT器件的双稳态工作状态。
具体地，根据一些实例，编程电压被配置为通过选择或者等价地编程MIT器件的双稳态工作状态来设定MIT触发器的逻辑状态。在一些实例中，当施加的310编程电压低于第一阈值Vth,1时，选择所述对中的第一双稳态工作状态。可替换地，在一些实例中，当施加的310编程电压高于第二阈值Vth,2时，选择所述对中的第二双稳态工作状态。在一些实例中，第一阈值Vth,1与图2中所示的第一阈值Vth,1基本上类似。根据一些实例，第二阈值Vth,2可以与图2中所示的第二阈值Vth,2基本上类似。在一些实例中，MIT触发器和MIT器件与上述的MIT触发器100和MIT器件110基本上类似。
此外，如图6所示，设定并保持MIT触发器的逻辑状态的方法300进一步包括将偏置电压提供320给MIT器件，以保持MIT触发器逻辑状态。例如，在没有编程电压的情况下，偏置电压保持所选择的双稳态工作状态。
在一些实例中(未示出)，设定并保持MIT触发器的逻辑状态的方法300进一步包括将在第一时间段期间施加310的编程电压从MIT触发器的输入端口提供给MIT器件。第一时间段对应于施加310编程电压时的时间段。例如，连接在输入端口与MIT器件之间的开关可以提供编程电压。在另一个实例中，编程电压可以由多路复用器提供。
在一些实例中(未示出)，设定并保持MIT触发器的逻辑状态的方法300进一步包括将表示MIT器件的所选择的双稳态工作状态的信号传送到MIT触发器的输出端口。例如，传送的信号可以表示MIT触发器的逻辑状态。在一些实例中，信号可以表示MIT器件的电压(例如，当工作在电压模式中时)。在其他实例中，信号可以表示流过MIT器件的电流(例如，当工作在电流模式中时)。例如，可以使用输出驱动器传送信号。输出驱动器可以与上述的输出驱动器140基本上类似。具体地，根据一些实例，输出驱动器可以包括施加年延迟电路(例如，电容延迟)，用以延迟电压的传送。
这样，已经说明了金属-绝缘体相变触发器和设定并保持使用具有CC-NDR的金属-绝缘体相变来存储数据的金属-绝缘体相变触发器的逻辑状态的方法的实例。应理解，上述的实例仅仅是表示本文所述原理的许多特定实例中的一些的说明。显然，在不脱离由所附权利要求书定义的范围的情况下，本领域技术人员可以易于设计许多其他装置。

Claims (15)

1.一种金属－绝缘体相变(MIT)触发器，包括：
金属－绝缘体相变(MIT)器件，所述金属－绝缘体相变器件具有电流控制负微分电阻(CC-NDR)以提供双稳态工作状态对，所述双稳态工作状态在所述MIT器件的电流－电压(I-V)特性曲线上由所述I-V特性曲线的CC-NDR区彼此分离，
其中，所述对中的双稳态工作状态能够由编程电压来选择，并且其中，一旦选择了所述双稳态工作状态，所述双稳态工作状态就能够由施加到所述MIT器件的偏置电压来保持，所选择的双稳态工作状态表示所述MIT触发器的逻辑状态。
2.根据权利要求1所述的金属－绝缘体相变(MIT)触发器，进一步包括多路复用器，所述多路复用器用于在所述MIT触发器的数据输入与偏置电压源之间进行选择，所述数据输入提供包括所述编程电压的电压。
3.根据权利要求2所述的金属－绝缘体相变(MIT)触发器，其中，所述多路复用器包括开关和偏置电阻器，所述开关用于当所述开关导通时将所述MIT器件连接到所述数据输入，所述偏置电阻器用于当所述开关断开时将所述偏置电压提供给所述MIT器件。
4.根据权利要求1所述的金属－绝缘体相变(MIT)触发器，其中，连接所述MIT器件以工作在电压模式中，所述双稳态工作状态对由在所述MIT器件的端子处的电压状态对来表示。
5.根据权利要求4所述的金属－绝缘体相变(MIT)触发器，进一步包括输出驱动器，所述输出驱动器用于将在所述MIT器件的端子处的电压状态传送到所述MIT触发器的输出，所述输出驱动器具有延迟电路以在所述电压状态的传送中引入时间延迟。
6.根据权利要求1所述的金属－绝缘体相变(MIT)触发器，其中，串联连接所述MIT器件以工作在电流模式中，所述双稳态工作状态对由流过所述串联连接的MIT器件的电流的电流状态对来表示。
7.根据权利要求6所述的金属－绝缘体相变(MIT)触发器，进一步包括电流模式驱动器，所述电流模式驱动器用于将所述电流状态对中的电流状态转换为所述MIT触发器的输出端处的电压。
8.根据权利要求1所述的金属－绝缘体相变(MIT)触发器，其中，所述MIT器件包括：
第一电极；
第二电极；以及
金属－绝缘体相变材料，所述金属－绝缘体相变材料在所述第一电极与所述第二电极之间，
其中，所述第一电极与所述第二电极充当所述MIT器件的端子。
9.根据权利要求8所述的金属－绝缘体相变(MIT)触发器，其中，所述金属－绝缘体相变材料包括用以经历金属－绝缘体相变的铌、钛和钒之一的氧化物，并且其中，所述第一电极和所述第二电极之一或二者包含金、银、铂、钨、铜、钛、钽中的一个或多个。
10.一种金属－绝缘体相变(MIT)触发器，包括：
第一电极和第二电极；
金属－绝缘体相变(MIT)材料，所述金属－绝缘体相变材料连接在所述第一电极和所述第二电极之间且当在电偏置下时具有电流控制负微分电阻(CC-NDR)，在所述电极之间的所述MIT材料呈现出双稳态的所述MIT触发器的工作状态对；以及
输入驱动器，所述输入驱动器用于响应于编程电压而选择所述工作状态中的一个工作状态并用于提供偏置电压以保持所选择的工作状态，所述对中的第一工作状态由第一编程电压来选择，且所述对中的第二工作状态由第二编程电压来选择，
其中，所选择的工作状态表示所述MIT触发器的逻辑状态。
11.根据权利要求10所述的金属－绝缘体相变(MIT)触发器，其中，所述输入驱动器包括多路复用器，所述多路复用器用于在所述MIT触发器的数据输入与所述偏置电压之间进行选择，所述数据输入包括所述第一编程电压和所述第二编程电压之一。
12.根据权利要求10所述的金属－绝缘体相变(MIT)触发器，进一步包括输出驱动器，所述输出驱动器用于将所选择的工作状态传送到所述MIT触发器的输出端，当所述第一电极和所述第二电极与MIT材料被连接用于电压模式工作时，所述输出驱动器传送所述第一电极上的电压的指示，当所述第一电极和所述第二电极与所述MIT材料被连接用于电流模式工作时，所述输出驱动器传送在所述第一电极和所述第二电极之间流动并流过所述MIT材料的电流的指示。
13.一种可移位存储器，所述可移位存储器采用权利要求10所述的金属－绝缘体相变(MIT)触发器，所述可移位存储器包括：
多个存储器单元，所述多个存储器单元彼此相邻地布置成阵列，所述多个存储器单元中的一个存储器单元用于存储对应于数据字的一个或多个数据位，所述存储器单元包括一个或多个所述MIT触发器以存储所述数据字的所述一个或多个数据位；以及
控制器，所述控制器用于选择且移位所述阵列内的数据字的连续子集，所述连续子集的长度小于所述阵列的总长度，移位表示仅上移位或下移位由所述控制器选择的所述阵列内的数据字的所述连续子集。
14.一种设定并保持金属－绝缘体相变(MIT)触发器的逻辑状态的方法，所述方法包括：
将编程电压施加到金属－绝缘体相变(MIT)器件，以在所述MIT器件的双稳态工作状态对之间进行选择，所述MIT器件表示所述MIT触发器的逻辑状态，所述MIT器件具有电流控制负微分电阻(CC-NDR)，所述电流控制负微分电阻提供所述双稳态工作状态对；以及
在没有所述编程电压的情况下，将偏置电压提供给所述MIT器件以保持所选择的双稳态工作状态，
其中，低于第一阈值的所述编程电压选择所述对中的第一双稳态工作状态，并且其中，高于第二阈值的所述编程电压选择所述对中的第二双稳态工作状态。
15.根据权利要求14所述的设定并保持MIT触发器的逻辑状态的方法，进一步包括：
在第一时间段期间将所述编程电压从所述MIT触发器的输入端口提供到所述MIT器件，所述第一时间段对应于施加所述编程电压的时间段；以及
将表示所述MIT器件的所选择的双稳态工作状态的信号传送到所述MIT触发器的输出端口，
其中，所传送的信号是所述MIT触发器的所述逻辑状态。
CN201180074448.2A 2011-10-28 2011-10-28 金属-绝缘体相变触发器 Pending CN103931102A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2011/058461 WO2013062595A1 (en) 2011-10-28 2011-10-28 Metal-insulator phase transition flip-flop

Publications (1)

Publication Number Publication Date
CN103931102A true CN103931102A (zh) 2014-07-16

Family

ID=48168261

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180074448.2A Pending CN103931102A (zh) 2011-10-28 2011-10-28 金属-绝缘体相变触发器

Country Status (5)

Country Link
US (2) US9331700B2 (zh)
EP (1) EP2771974A4 (zh)
KR (1) KR101634191B1 (zh)
CN (1) CN103931102A (zh)
WO (1) WO2013062595A1 (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070165446A1 (en) * 2005-11-03 2007-07-19 Cswitch Corp., A California Corporation SEU hardened latches and memory cells using progrmmable resistance devices
CN101336447A (zh) * 2006-03-23 2008-12-31 夏普株式会社 显示装置及其驱动方法
CN101673804A (zh) * 2004-07-15 2010-03-17 韩国电子通信研究院 采用突变金属-绝缘体转变半导体材料的二端子半导体器件

Family Cites Families (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3708690A (en) 1971-02-22 1973-01-02 Mos Technology Inc Shift register
JPS5130978B1 (zh) 1971-03-05 1976-09-03
US3670313A (en) 1971-03-22 1972-06-13 Ibm Dynamically ordered magnetic bubble shift register memory
US3893088A (en) 1971-07-19 1975-07-01 Texas Instruments Inc Random access memory shift register system
US3797002A (en) 1972-11-16 1974-03-12 Ibm Dynamically double ordered shift register memory
US3812336A (en) 1972-12-18 1974-05-21 Ibm Dynamic address translation scheme using orthogonal squares
US4037205A (en) 1975-05-19 1977-07-19 Sperry Rand Corporation Digital memory with data manipulation capabilities
JPS5369545A (en) 1976-12-03 1978-06-21 Hitachi Ltd Shift-register-type memory unit
US4322635A (en) 1979-11-23 1982-03-30 Texas Instruments Incorporated High speed serial shift register for MOS integrated circuit
US4521874A (en) 1982-09-28 1985-06-04 Trw Inc. Random access memory device
US4532606A (en) 1983-07-14 1985-07-30 Burroughs Corporation Content addressable memory cell with shift capability
JPH0754638B2 (ja) 1986-02-18 1995-06-07 松下電子工業株式会社 シフトレジスタ
US4813015A (en) 1986-03-12 1989-03-14 Advanced Micro Devices, Inc. Fracturable x-y storage array using a ram cell with bidirectional shift
US4903240A (en) 1988-02-16 1990-02-20 Tektronix, Inc. Readout circuit and method for multiphase memory array
US4873665A (en) 1988-06-07 1989-10-10 Dallas Semiconductor Corporation Dual storage cell memory including data transfer circuits
US5153846A (en) 1990-07-30 1992-10-06 At&T Bell Laboratories Digital shift register using random access memory
US5313433A (en) 1992-09-11 1994-05-17 Micron Technology, Inc. Windowed flash write circuit
TW207013B (en) 1993-02-19 1993-06-01 Nat Science Committee Architecture of optimal high-speed sorter
US5677864A (en) 1993-03-23 1997-10-14 Chung; David Siu Fu Intelligent memory architecture
JP2970389B2 (ja) * 1994-03-30 1999-11-02 日本電気株式会社 フリップ・フロップ回路
US5698997A (en) 1995-09-28 1997-12-16 Mayo Foundation For Medical Education And Research Resonant tunneling diode structures for functionally complete low power logic
JP3508809B2 (ja) * 1996-04-04 2004-03-22 日本電信電話株式会社 波形発生回路
EP0827156B1 (en) 1996-08-26 2003-02-26 Texas Instruments Incorporated Shift register using negative resistance devices
JP3284491B2 (ja) 1997-07-08 2002-05-20 達治 増田 Ｓｒフリップ・フロップ
US5930323A (en) 1997-08-26 1999-07-27 Texas Instruments Incorporation Ultra fast shift register using resonant tunnel diodes
JP3157753B2 (ja) 1997-09-30 2001-04-16 日本電気アイシーマイコンシステム株式会社 半導体記憶回路
US6061417A (en) 1998-12-03 2000-05-09 Xilinx, Inc. Programmable shift register
US6362660B1 (en) 1999-07-13 2002-03-26 Texas Instruments Incorporated CMOS latch and register circuitry using quantum mechanical tunneling structures
JP3744285B2 (ja) 1999-10-29 2006-02-08 日本電気株式会社 シフトレジスタ及びその制御方法
US6625057B2 (en) 2000-11-17 2003-09-23 Kabushiki Kaisha Toshiba Magnetoresistive memory device
US7051153B1 (en) 2001-05-06 2006-05-23 Altera Corporation Memory array operating as a shift register
CN100334735C (zh) 2002-04-30 2007-08-29 独立行政法人科学技术振兴机构 固体电解质开关元件及使用其的fpga、存储元件及其制造方法
KR100481175B1 (ko) 2002-08-08 2005-04-07 삼성전자주식회사 시프트 리던던시 회로들을 가지는 반도체 메모리 장치
JP2005005663A (ja) * 2003-02-26 2005-01-06 Sony Corp 量子カオス装置および量子カオスの制御方法
JP2004287165A (ja) 2003-03-24 2004-10-14 Seiko Epson Corp 表示ドライバ、電気光学装置、電子機器及び表示駆動方法
US6834005B1 (en) 2003-06-10 2004-12-21 International Business Machines Corporation Shiftable magnetic shift register and method of using the same
JP4350459B2 (ja) 2003-08-26 2009-10-21 株式会社ルネサステクノロジ 不揮発性半導体記憶装置
US7260757B2 (en) 2003-11-25 2007-08-21 International Business Machines Corporation System and method for testing electronic devices on a microchip
JP2005268578A (ja) * 2004-03-19 2005-09-29 Toudai Tlo Ltd サーミスタ素子
KR101102157B1 (ko) 2005-09-16 2012-01-02 삼성전자주식회사 금속 나노 입자를 이용한 휘발성 음저항 소자
KR100719310B1 (ko) 2005-09-23 2007-05-17 한국과학기술원 셋/리셋 래치 회로, 시미트 트리거 회로 및 셋/리셋 래치회로를 이용한 모바일 기반의 ｄ형 플립 플롭 회로와주파수 분배기 회로
JP4950490B2 (ja) 2005-12-28 2012-06-13 株式会社東芝 不揮発性スイッチング素子およびその製造方法ならびに不揮発性スイッチング素子を有する集積回路
DE102006007023B3 (de) 2006-02-15 2007-03-22 Infineon Technologies Ag Halbleiterspeicher-Vorrichtung mit einer Wortleitungsansteuerung
KR101390011B1 (ko) 2006-05-22 2014-04-29 삼성전자주식회사 유기 메모리 소자 및 그의 제조방법
KR100864827B1 (ko) 2006-11-02 2008-10-23 한국전자통신연구원 Ｍｉｔ 소자를 이용한 논리회로
US7508701B1 (en) 2006-11-29 2009-03-24 The Board Of Trustees Of The Leland Stanford Junior University Negative differential resistance devices and approaches therefor
US7983068B2 (en) 2008-02-12 2011-07-19 Qimonda Ag Memory element with positive temperature coefficient layer
US8283730B2 (en) 2008-05-27 2012-10-09 Shu-Lu Chen Negative differential resistance device with high PVCR and fast switching speed and memory using the same
US7961502B2 (en) 2008-12-04 2011-06-14 Qualcomm Incorporated Non-volatile state retention latch
US8275728B2 (en) 2009-11-05 2012-09-25 The United States Of America As Represented By The Secretary Of The Air Force Neuromorphic computer
US8748950B2 (en) * 2009-11-19 2014-06-10 University of Pittsburgh—of the Commonwealth System of Higher Education On-demand nanoelectronics platform
WO2012054041A1 (en) * 2010-10-21 2012-04-26 Hewlett-Packard Development Company, L.P. Metal-insulator transition switching devices
US8264868B2 (en) * 2010-10-25 2012-09-11 Hewlett-Packard Development Company, L.P. Memory array with metal-insulator transition switching devices
US20120104346A1 (en) * 2010-10-29 2012-05-03 Wei Yi Semiconductor device for providing heat management
US8525146B2 (en) 2010-12-06 2013-09-03 Hewlett-Packard Development Company, L.P. Electrical circuit component
KR101746257B1 (ko) * 2011-01-07 2017-06-12 휴렛 팩커드 엔터프라이즈 디벨롭먼트 엘피 동적 광학 크로스바 어레이
US8854860B2 (en) * 2011-10-28 2014-10-07 Hewlett-Packard Development Company, L.P. Metal-insulator transition latch

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101673804A (zh) * 2004-07-15 2010-03-17 韩国电子通信研究院 采用突变金属-绝缘体转变半导体材料的二端子半导体器件
US20070165446A1 (en) * 2005-11-03 2007-07-19 Cswitch Corp., A California Corporation SEU hardened latches and memory cells using progrmmable resistance devices
CN101336447A (zh) * 2006-03-23 2008-12-31 夏普株式会社 显示装置及其驱动方法

Also Published As

Publication number Publication date
EP2771974A1 (en) 2014-09-03
US20140313818A1 (en) 2014-10-23
US20160217850A1 (en) 2016-07-28
US9331700B2 (en) 2016-05-03
WO2013062595A1 (en) 2013-05-02
KR20140093960A (ko) 2014-07-29
EP2771974A4 (en) 2015-04-08
KR101634191B1 (ko) 2016-07-08

Similar Documents

Publication Publication Date Title
CN100524875C (zh) 具有两种电阻材料层的非易失性存储器件
Akinaga et al. Resistive random access memory (ReRAM) based on metal oxides
CN101030622B (zh) 非易失存储器件和非易失存储器阵列
CN103000806B (zh) 电阻变化型非易失性存储器件及其操作方法、半导体器件
KR101694561B1 (ko) 유전체 메모리 소자를 가진 메모리 셀
CN101068038B (zh) 在下电极上具有缓冲层的可变电阻存储器件
CN101868855B (zh) 存储器单元
US9792985B2 (en) Resistive volatile/non-volatile floating electrode logic/memory cell
JP4995360B1 (ja) 不揮発性ラッチ回路および不揮発性フリップフロップ回路
US8957399B2 (en) Nonvolatile memory element and nonvolatile memory device
CN102339952A (zh) 存储元件及其驱动方法以及存储装置
JP5309615B2 (ja) 抵抗変化型メモリおよびその作製方法
Zhou et al. Bidirectional voltage biased implication operations using SiOx based unipolar memristors
CN103050623A (zh) 一种具备多阻态特性的二阶忆阻器及其调制方法
CN103931102A (zh) 金属-绝缘体相变触发器
US11978509B2 (en) Semiconductor memory devices with differential threshold voltages
WO2020261736A1 (ja) 選択素子、メモリセル、および、記憶装置
EP2153477B1 (en) Non-volatile memory device
US10580489B2 (en) Method, system and device for complementary impedance states in memory bitcells
US20240355385A1 (en) Semiconductor memory devices with different word lines
JP5401970B2 (ja) 不揮発性記憶装置
CN118591272A (zh) 存储器及存储器系统
US9112492B2 (en) Non-volatile electronic logic module
CN101800236A (zh) 一种半导体存储器结构及其制造方法
US20160133303A1 (en) Doped metal-insulator-transition latch circuitry

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20140716