CN103928055B - 闪速存储器、闪速存储器系统及其操作方法 - Google Patents

闪速存储器、闪速存储器系统及其操作方法 Download PDF

Info

Publication number
CN103928055B
CN103928055B CN201410012363.7A CN201410012363A CN103928055B CN 103928055 B CN103928055 B CN 103928055B CN 201410012363 A CN201410012363 A CN 201410012363A CN 103928055 B CN103928055 B CN 103928055B
Authority
CN
China
Prior art keywords
voltage
threshold voltage
read
memory cell
neighboring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410012363.7A
Other languages
English (en)
Other versions
CN103928055A (zh
Inventor
金经纶
尹翔镛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN103928055A publication Critical patent/CN103928055A/zh
Application granted granted Critical
Publication of CN103928055B publication Critical patent/CN103928055B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G11C16/28—Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)

Abstract

本发明提供了闪速存储器、闪速存储器系统及其操作方法。操作闪速存储器的方法包括对具有包括在第一相邻阈值电压范围和第二相邻阈值电压范围中的阈值电压的存储器单元的数量进行计数，并且基于存储器单元的第一计数数量和第二计数数量之差来设置第一最佳读取电压，第一相邻阈值电压范围由用于区分初始分开的相邻设置的阈值电压分布的第一参考读取电压和与第一参考读取电压具有第一电压差的第一搜索读取电压来限定，第二相邻阈值电压范围由第一参考读取电压和与第一参考读取电压具有第二电压差的第二搜索读取电压来限定。

Description

闪速存储器、闪速存储器系统及其操作方法
本申请要求于2013年1月14日提交到韩国知识产权局的第10-2013-0004037号韩国专利申请的权益，该申请的内容通过引用全部包含于此。
技术领域
本发明构思涉及闪速存储器、闪速存储器系统及其操作方法，更具体地讲，涉及闪速存储器、闪速存储器系统及其操作方法。
背景技术
随着闪速存储器的集成密度增大，操作速度可以提高，但是由于操作环境的改变对阈值电压分布的影响，导致读取操作误差也有可能增加。
发明内容
根据本发明构思的一方面，提供了一种操作闪速存储器的方法，所述方法包括：分别对具有包括在第一共相邻阈值电压范围和第二共相邻阈值电压范围中的阈值电压的存储器单元的数量进行计数，第一相邻阈值电压范围和第二共相邻阈值电压范围是因为两个初始分开的阈值电压分布已变得重叠而存在的，使得第一相邻阈值电压范围和第二相邻阈值电压范围中的一个包括第一阈值电压分布的范围的一部分和第二阈值电压分布的范围的一部分。
第一相邻阈值电压范围由（用于区分相邻位于的初始分开的阈值电压分布而初始选择）第一参考读取电压和与第一参考读取电压具有第一电压差的第一搜索读取电压限定。第二相邻阈值电压范围由第一参考读取电压和与第一参考读取电压具有第二电压差的第二搜索读取电压限定。所述方法还可以包括：基于通过将第一调节参数应用于具有包括在第一相邻阈值电压范围中的阈值电压的存储器单元的数量和具有包括在第二相邻阈值电压范围中的阈值电压的存储器单元的数量之差而产生的结果值，来设置第一最佳读取电压。
根据本发明构思的一方面，提供了一种操作多级单元NAND闪速存储器的方法，所述方法包括：对具有包括在第一阈值电压范围和第二阈值电压范围中的阈值电压的存储器单元的数量进行计数，第一阈值电压范围和第二阈值电压范围由第一参考读取电压和一对第一搜索读取电压限定，所述一对第一搜索读取电压分别与第一参考读取电压具有第一电压差和第二电压差；基于通过将调节参数应用于具有第一阈值电压范围内的阈值电压的存储器单元的数量和具有第二阈值电压范围内的阈值电压的存储器单元的数量之差而产生的结果值，来设置第一最佳读取电压。
根据本发明构思的一方面，提供了一种操作多级单元NAND闪速存储器系统的方法，所述方法包括：对具有包括在第一相邻阈值电压范围中的阈值电压的存储器单元的数量进行计数，第一相邻阈值电压范围由第一参考读取电压和一对第一搜索读取电压中的一个限定，所述一对第一搜索读取电压分别与第一参考读取电压具有第一电压差和第二电压差；对具有包括在第二相邻阈值电压范围中的阈值电压的存储器单元的数量进行计数，第二相邻阈值电压范围由第一参考读取电压和所述一对第一搜索读取电压中的另一个限定；基于通过将调节参数应用于具有包括在第一相邻阈值电压范围内的阈值电压的存储器单元的数量和具有分别包括在第二相邻阈值电压范围内的阈值电压的存储器单元的数量之差而产生的结果值，来设置第一最佳读取电压。
根据本发明构思的一方面，提供了一种具有存储器控制器和闪速存储器的闪速存储器系统，包括：计数器，被构造为对具有包括在第一相邻阈值电压范围和第二相邻阈值电压范围的每个中的存储器单元的数量进行计数，第一相邻阈值电压范围和第二相邻阈值电压范围由第一参考读取电压和一对第一搜索读取电压限定，所述一对第一搜索读取电压分别与第一参考读取电压具有第一电压差和第二电压差；控制逻辑，被构造为基于通过将第一调节参数应用于具有包括在第一相邻阈值电压范围内的阈值电压的存储器单元的数量和具有包括在第二阈值电压范围内的阈值电压的存储器单元的数量之差而产生的结果值，来设置第一最佳读取电压。
如本文中使用的，术语“和/或”包括一个或多个相关所列项的任意组合和全部组合。措辞诸如“至少一个”当放在一列元件之前时，修饰整列元件并不是修饰该列中的个体元件。
现在，将参照附图更充分地描述本发明，在附图中示出本发明的示例性实施例。然而，本发明可以用许多不同形式来实施并且不应该被理解为限于这里阐述的实施例；相反，提供这些实施例使得本发明将是彻底和完全的，并且将把本发明的构思充分地传达给本领域的技术人员。在附图中，为了清晰起见，可以夸大区域的厚度或宽度。附图中类似的参考标号表示类似的元件，因此将省去冗余的描述。
本说明书中使用的术语只是用于说明示例性实施例，并不限制本发明的范围。除非上下文另外明确指出，否则单数的表述物也可以包括多个表述物。
附图说明
通过下面结合附图进行的详细描述，将更加清楚地理解本发明构思的示例性实施例，其中：
图1是示出根据实施例的操作闪速存储器的方法的流程图；
图2是示出图1的第一阈值电压范围和第二阈值电压范围的阈值电压分布图；
图3是示出图1的第一参考读取电压的阈值电压分布图；
图4是示出图1的第一电压差和第二电压差的各种示例的阈值电压分布图；
图5是示出图1的一对第一搜索读取电压和第二搜索读取电压的示例的与逻辑状态表配对的阈值电压分布图；
图6是示出图1的第一最佳读取电压的阈值电压分布图；
图7A和图8A是分别示出图1的第一调节参数的阈值电压分布图；
图7B和图8B是分别示出图1的第一调节参数的阈值电压分布图；
图9是示出根据示例性实施例的操作闪速存储器的方法的阈值电压分布示图；
图10A和图10B是示出图9的各个调节参数之间的关系的阈值电压分布图；
图11A和图11B是示出根据示例性实施例的操作闪速存储器的方法的阈值电压分布图；
图12A、图12B和图12C是示出图11的操作相邻的阈值电压分布的方法的阈值电压分布图；
图13是示出根据示例性实施例的操作闪速存储器的方法的表格；
图14是根据示例性实施例的闪速存储器系统的框图；
图15和图16是分别示出计数器和控制逻辑设置在图14的闪速存储器系统中的存储器控制器和闪速存储器的示例的根据其它示例性实施例的闪速存储器系统的框图；
图17是图14的闪速存储器系统的存储器控制器的示例性实现方式的框图；
图18是实现固态驱动（SSD）所应用的图14的存储器系统的示例性实现方式的框图；
图19是包括具有图18的SSD的服务器系统的示例性网络系统的网络示图；
图20是包括图14的存储器系统的计算机装置的框图；以及
图21是图14的闪速存储器的三维示例性实现的电路图。
具体实施方式
图1是示出根据本发明构思的实施例的操作闪速存储器的方法的流程图。
参照图1，根据实施例的操作闪速存储器的方法包括对包括在第一阈值电压范围中的存储器单元的数量进行计数并且对包括在第二阈值电压范围中的存储器单元的数量进行计数的步骤（S120），第一阈值电压范围和第二阈值电压范围是与两个对应的阈值电压分布的初始范围不同的共相邻的阈值电压范围。第一（相邻）阈值电压范围由第一参考读取电压和一对第一搜索读取电压和第二搜索读取电压中的一个所限定，第一搜索读取电压和第二搜索读取电压具有相对于第一参考读取电压而不同的第一电压差和第二电压差。第二（相邻）阈值电压范围由第一参考读取电压和这对第一搜索读取电压和第二搜索读取电压中的另一个所限定。操作闪速存储器的方法还包括将通过将第一调节参数应用于包括在第一阈值电压范围中的存储器单元的数量与包括在第二阈值电压范围中的存储器单元的数量之差而产生的值设置为第一最佳读取电压而产生的值的步骤（S140），其中，所述第一最佳读取电压用于区分具有如下阈值电压的存储器单元的第一最佳读取电压，即，所述阈值电压在相邻设置的（并且现在重叠的）阈值电压分布中并且包括在第一相邻阈值电压范围和第二相邻阈值电压范围中。
如果根据示例性实施例在闪速存储器中执行编程操作，则每个存储器单元变成具有特定状态信息。状态信息表示任意（随机）位或任意（随机）数据，并且对应于每种状态的阈值电压分布初始地与其它状态分开地形成。在编程操作被执行之后，读取操作被执行以识别存储器单元的状态。然而，当闪速存储器的环境改变时，可能造成每个阈值电压分布的改变，并且可能发生读取误差，从而造成存储器单元的读取状态不同于初始编程状态。例如，读取误差可因温度改变和编程/擦除（P/E）周期计数增加而造成。这种读取误差现象还可能因闪速存储器电路的集成密度增大和在每个存储器单元中编程的不同状态数量的增加而造成。
读取误差会影响闪速存储器和包括闪速存储器的存储器系统的可靠性，因此正在开发各种方案，并应用这些方案来检测和校正读取误差。例如，可以对闪速存储器应用误差检查和校正（ECC）、读取重试、软决定等。
如下面详细描述的，图1的操作闪速存储器的方法的一方面可以通过提出快速预测或检测用于最小化发生误差的概率的最佳读取电压的电压电平的方法，来减少用于校正误差的时间和资源。
图2是示出表示由图1的方法操作的闪速存储器中的闪速存储器单元的两种状态的第一阈值电压范围和第二阈值电压范围的阈值电压分布图。
参照图1和图2，阈值电压分布S1和S2彼此相邻。如图3中所示，第一参考读取电压RRV1是为了识别相邻的阈值电压分布的初始状态ini_S1和ini_S2而选择的初始读取电压IRV。第一参考读取电压RRV1是被设置成识别在闪速存储器的环境改变之前第一阈值电压范围A和第二阈值电压范围B的初始设置状态的读取电压。为了降低读取误差发生的可能性，可能必须使用与第一参考读取电压RRV1不同的读取电压(诸如，阈值电压分布S1与阈值电压分布S2交叉（相交）的点ORV1处的电压电平)来执行读取操作。具有阈值电压分布S1与阈值电压分布S2的交叉的点ORV1（曲线相交于这点表示任一种状态的存储器单元处于该点的阈值电压的概率相等）处的电压电平的读取电压是最佳读取电压，该最佳读取电压被称为图1的操作闪速存储器的方法中的第一最佳读取电压ORV1。
在图1的操作闪速存储器的方法中，为了快速且精确地预测第一最佳读取电压ORV1，可以通过将第一调节参数α1应用于包括在基于已知的读取电压（第一参考读取电压RRV1）形成的第一阈值电压范围A和第二阈值电压范围B中的存储器单元的数量之差，来检测（例如，计算）第一参考读取电压RRV1和第一最佳读取电压ORV1之差。例如，第一参考读取电压RRV1可以是被设置成识别在图1的计数步骤（S120）之前的第一阈值电压范围A和第二阈值电压范围B的初始设置状态的读取电压。例如，如图3中所示，第一参考读取电压RRV1可以是初始读取电压，所述初始读取电压被设置成区分初始分布ini_S1下的第一阈值电压范围A和初始分布ini_S2下的第二阈值电压范围B的初始分开的范围。
第一阈值电压范围A和第二阈值电压范围B由第一参考读取电压RRV1和一对第一搜索读取电压SRV11和第二搜索读取电压SRV12所限定。如图3中所示，第一参考读取电压RRV1可以是用于识别（区分）相邻阈值电压分布的初始状态ini_S1和ini_S2的初始读取电压IRV。如上所述，当闪速存储器的环境改变时，阈值电压分布还可以从图3的初始状态ini_S1和初始状态ini_S2变成图2的阈值电压分布S1和S2；并且初始读取电压IRV可以具有在用于识别（区分）图3的初始状态ini_S1和ini_S2下的初始设置的阈值电压分布的初始状态ini_S1和ini_S2的初始阈值电压分布之间的电压电平。
再参照图1和图2，第一搜索读取电压SRV11和第二搜索读取电压SRV12分别具有相对于第一参考读取电压RRV1的第一电压差△V1和第二电压差△V2。例如，第一搜索读取电压SRV11可以被设置成比第一参考读取电压RRV1小等于第一电压差△V1的差值的电压电平，并且第二搜索读取电压SRV12可以被设置成比第一参考读取电压RRV1大等于第二电压差△V2的差值的电压电平。如图4A中所示，第一电压差△V1和第二电压差△V2可以彼此相等，但实施例不限于此。因此，如图4B中所示，第一电压差△V1可以大于第二电压差△V2，或者如图4C中所示，第一电压差△V1可以小于第二电压差△V2。
图2的这对第一搜索读取电压SRV11和第二搜索读取电压SRV12可以是在图5中示出的软决定操作所使用的一对软读取电压，即，第一软读取电压SRV1和第二软读取电压SRV2。在软决定操作中，硬读取电压HRV首先被施加到闪速存储器的随机页的随机地址，以识别该页的每个存储器单元的阈值电压是否大于硬读取电压HRV。具有小于硬读取电压HRV的阈值电压的存储器单元可以被标识为1，并且具有大于硬读取电压HRV的阈值电压的存储器单元可以被标识为0。
硬读取电压HRV可以具有与图2的第一参考读取电压RRV1的电压电平相同的电压电平。然而，为了方便解释软决定操作，在图5中示出第一阈值电压分布S1与第二阈值电压分布S2的交叉点处的电压电平（例如，任一种状态的存储器单元处于该阈值电压的可能性相等的电压）。硬读取电压HRV所识别的数据可以被称为硬数据HDTA。
接下来，软决定操作可以通过向被施加硬读取电压HRV的同一地址顺序地施加硬读取电压HRV和与硬读取电压HRV分别具有第一电压差△V1和第二电压差△V2的第一软读取电压SRV1和第二软读取电压SRV2，来感测软数据SDTA。如上所述，第一软读取电压SRV1和第二软读取电压SRV2可以分别是图2的第一搜索读取电压SRV11和第二搜索读取电压SRV12。
具有比第一软读取电压SRV1低的阈值电压的存储器单元被标识为1，并且具有比第一软读取电压SRV1高且比第二软读取电压SRV2低的阈值电压的存储器单元被标识为0。此外，具有高于第二软读取电压SRV2的阈值电压的存储器单元被标识为1。
可以通过对根据第一软读取电压SRV1的存储器单元的开-关的位值与根据第二软读取电压SRV2的存储器单元的开-关的位值的取反值进行求异或（XOR），来得到软数据SDTA。
在图5的示例中，在闪速存储器和包括闪速存储器的存储器系统中，基于硬数据HDTA和软数据SDTA，针对部分①、②、③和④产生分别为11、10、00和01的可靠性数据RDATA。然而，本实施例不限于此，并且每个部分的可靠性数据RDATA可以具有不同值。例如，在闪速存储器和包括闪速存储器的存储器系统中，从具有包括在可靠性数据RDATA被标识为11的部分①中的阈值电压的存储器单元读取的数据（位）可以被处理为（表示数据（位）值被标识为1并且该值为1的可能性高的）“强1”。因此，被称为“强1”的权重可被施加到从具有包括在可靠性数据RDATA被标识为11的部分①中的阈值电压的存储器单元读取的数据（位）。此外，从具有包括在可靠性数据RDATA被标识为10的部分②中的阈值电压的存储器单元读取的数据（位）可以被处理为（表示数据（位）值被标识为1并且该值为1的可能性较低的）“弱1”。被称为“弱1”的权重可以被施加到从具有包括在其中可靠性数据RDATA被标识为10的部分②中的阈值电压的存储器单元读取的数据。
同样，被称为（表示数据（位）值被标识为0并且该值为0的可靠性高的）“强0”的权重被施加到从具有包括在可靠性数据RDATA被标识为01的部分④中的阈值电压的存储器单元读取的数据（位）。并且，被称为（表示数据（位）值被标识为0并且该值为0的可靠性低的）“弱0”的权重可被施加到从具有包括在标识为00的部分③中的阈值电压的存储器单元读取的数据（位）。如此，作为软决定的执行结果而得到的权重可以变成误差校正的标准。
再参照图1和图2，为了获取阈值电压分布S1和S2的第一最佳读取电压ORV1，首先，将第一参考读取电压RRV1施加到闪速存储器的存储器单元阵列，并且对具有比第一参考读取电压RRV1低的阈值电压的存储器单元的数量进行计数。具有比第一参考读取电压RRV1低的阈值电压的存储器单元可以被读取为“1”；具有比第一参考读取电压RRV1高的阈值电压的存储器单元可以被读取为“0”。因此，具有比第一参考读取电压RRV1低的阈值电压的存储器单元的数量可以是通过将第一参考读取电压RRV1施加到闪速存储器的存储器单元阵列而读取的1的数量。
接下来，通过将第一搜索读取电压SRV11施加到闪速存储器的存储器单元阵列，来对具有比第一搜索读取电压SRV11低的阈值电压的存储器单元的数量进行计数。对具有比第一搜索读取电压SRV11低的阈值电压的存储器单元的数量进行计数的方法可以与对具有比第一参考读取电压RRV1低的阈值电压的存储器单元的数量进行计数的方法相同。如果从具有比第一参考读电压RRV1低的阈值电压的存储器单元的数量减去具有比第一搜索读电压SRV11低的阈值电压的存储器单元的数量，则包括在第一阈值电压范围A中的存储器单元的数量被计数。同样，如果从具有比第二搜索读电压SRV12低的阈值电压的存储器单元的数量减去具有比第一参考读电压RRV1低的阈值电压的存储器单元的数量，则包括在第二阈值电压范围B中的存储器单元的数量的计数。
根据图1的闪速存储器的操作方法，如下面的等式1中所示地，可以获取将第一调节参数α1应用于第一阈值电压范围A中包括的存储器单元的数量n(A)和第二阈值电压范围B中包括的存储器单元的数量n(B)之差的结果值△V。
[等式1]
△V=RRV1–ORV1=α1(n(B)-n(A))
结果值△V表示第一最佳读取电压ORV1和第一参考读取电压RRV1之差。因此，第一最佳读取电压ORV1可以被选定为具有与第一参考读取电压RRV1相差结果值△V的电压电平。随后下面将对第一调节参数α1进行具体描述。
图6是示出图1的第一最佳读取电压ORV1的示图。
参照图1、图2和图6，通过将由等式1获得的结果值△V应用于第一参考读取电压RRV1，来设置针对包括第一阈值电压范围A和第二阈值电压范围B的相邻设置的阈值电压分布的第一最佳读取电压ORV1。例如，当第一调节参数α1是正实数，并且当包括在图2的第二阈值电压范围B中的存储器单元的数量小于包括在第一阈值电压范围A中的存储器单元的数量时，结果值△V可以是负数。在这种情况下，如图6中所示，第一最佳读取电压ORV1可以具有比第一参考读取电压RRV1高出结果值△V的电压电平。
同样，可通过设置第一最佳读取电压ORV1，将第一阈值电压范围A和第二阈值电压范围B分别变成第三阈值电压范围A′和第四阈值电压范围B′。图6的第三阈值电压范围A′和第四阈值电压范围B′可以由第一最佳读取电压ORV1和一对第一调节读取电压SRV′11和SRV′12来限定。调节读取电压SRV′11和SRV′12可以分别与第一搜索读取电压SRV11和第二搜索读取电压SRV12具有同一结果值△V的电压差。在这个示例中，针对基于第一最佳读取电压ORV1划分的相邻位于的阈值电压分布S1和S2的第三阈值电压范围A′和第四阈值电压范围B′的范围宽度与阈值电压范围A和B的范围宽度相同。
同样，在实施例的操作闪速存储器的方法中，可以通过使用三个读取操作来检测（计算）在用于在读取（区分）相邻位于的阈值电压分布时最小化误差发生率的最佳读取电压。因此，根据实施例的操作闪速存储器的方法，可以在短时间内设置最佳读取电压，因此可以提高闪速存储器和包括闪速存储器的系统的操作速度。
下文中，将描述在实施例的操作闪速存储器的方法中获得最佳读取电压的过程中使用的第一调节参数α1的特性。
图7和图8是分别示出图1的第一调节参数α1的示图。
首先，参照图7A，相邻位于的阈值电压分布S1和S2自然形成为高斯分布。图7A示出标准方差σ是0.25并且平均值（中心，m1和m2）分别是-0.75和+0.75。另外，从每个平均值（中心，m1和m2）到相邻位于的阈值电压分布S1和S2的交叉点（阈值电压Vth=0的点）（曲线相交于这个点表示任一种状态的存储器单元处于该点的阈值电压的可能性相等）的距离是图7A的阈值电压分布S1和S2的标准方差σ的三倍。此外，图7(a)示出第一电压差△V1和第二电压差△V2都是0.3的示例。
在图7B中，数量n(A)是包括在第一阈值电压范围A中的存储器单元的数量并且数量n(B)是包括在第二阈值电压范围B中的存储器单元的数量。当存储器单元的阈值电压和处于每个阈值电压的存储器单元的数量之间的关系具有如图7A中所示的分布时，存储器单元的阈值电压与差n(B)-n(A)的关系可以如图7B的曲线G1所示。图7B的曲线G1可以被表示为三次项的任意等式。第一调节参数α1可以是指示图7B的曲线G1的任意等式的一次项表达式的系数。换句话讲，第一调节参数α1可以等于图7B的曲线G1的原点处切线的斜率。
第一调节参数α1在第一点Va和第二点Vb之间的范围内对于包括在第一阈值电压范围A中的存储器单元的数量n(A)和包括在第二阈值电压范围B中的存储器单元的数量n(B)之差n(B)-n(A)是恒定的。第一点Va和第二点Vb分别是沿阈值电压Vth是0的方向上与图7A的相邻位于的阈值电压分布S1和S2的中心m1和m2靠近标准方差σ的点。图2的第一阈值电压范围A和第二阈值电压范围B可以被设置在第一点Va和第二点Vb之间。图7B示出第一点Va和第二点Vb之间的第一调节参数α1是1/9.4的示例。
接下来，参照图8A，图8A的相邻位于的阈值电压分布S1和S2被形成为高斯分布。相邻位于的阈值电压分布S1和S2中的每个具有标准方差σ。图8A示出标准方差σ是0.35的示例。即使图7A和图8A的标准方差不同，但是由于高斯分布的特性，导致图7A的相邻位于的阈值电压分布S1和S2的中心m1和m2和图8A的相邻位于的阈值电压分布S1和S2的中心m3和m4可以保持相同（保持于+/-0.75）。
如果存储器单元的阈值电压和处于该阈值电压的存储器单元的数量之间的关系具有如图8A中的高斯分布，则存储器单元的阈值电压与包括在第一阈值电压范围A中的存储器单元的数量n(A)和包括在第二阈值电压范围B中的存储器单元的数量n(B)之差n(B)-n(A)之间的关系可以如图8B的曲线G2中所示。图8A的相邻位于的阈值电压分布S1和S2不同于图7A的相邻位于的阈值电压分布S1和S2（即，标准方差σ不同），因此图7B的曲线G1不同于图8B的曲线G2。
然而，在图7B的曲线G1和图8B的曲线G2中，第一点Va和第二点Vb之间的第一调节参数α1相似。例如，在图7B中，第一调节参数α1是1/9.4，而在图8B中，第一调节参数α1是1/9.1。因此，如示出的，第一调节参数α1没有受相邻位于的阈值电压分布S1和S2的标准方差σ的显著影响。
换句话讲，根据实施例的第一调节参数α1在包括图2的第一阈值电压范围A和第二阈值电压范围B的第一点Va和第二点Vb之间的电压范围内是恒定的，并且不明显取决于标准方差σ。因此，按照根据实施例的操作闪速存储器的方法，可以通过将第一调节参数α1应用于基于相邻位于的高斯阈值电压分布的各种情况，来设置第一最佳读取电压ORV1。
以上已经描述了两对相邻的高斯阈值电压分布，但是本发明不限于此。如下所述，按照根据示例性实施例的操作闪速存储器的方法，检测最佳读取电压的方案还可被应用于多个高斯阈值电压分布。
图9是示出根据示例性实施例的操作闪速存储器的方法的示图。
参照图9，可针对闪速存储器设置三个或更多个相邻的阈值电压分布，以表示两位或更多位的数据。在每个存储器单元中采用这种多阈值电压分布的闪速存储器被称为多阶存储单元（multi-level cell，MLC）闪速存储器。下文中，两位或更多位的数据被编程到存储器单元中的NAND闪速存储器将被称为MLC NAND闪速存储器。在MLC NAND闪速存储器中，为了区分4个或更多个阈值电压范围，参考读取电压可以被设置成三个或更多个初始电压电平。
再参照图9，图9示出四个阈值电压分布S1、S2、S3和S4。例如，四个阈值电压分布S1、S2、S3和S4可以是2位MLC闪速存储器的四个阈值电压分布或者可以是3位MLC闪速存储器的8个阈值电压分布的集合中的一部分。针对相邻位于的阈值电压分布S1和S2、S2和S3、S3和S4的参考读取电压可以分别是第一参考读取电压RRV1、第二参考读取电压RRV2和第三参考读取电压RRV3。第一参考读取电压RRV1、第二参考读取电压RRV2和第三参考读取电压RRV3可以是被初始地设置成识别四个分别的阈值电压分布S1、S2、S3和S4的初始读取电压。包括在图9中的相邻位于的阈值电压分布S1和S2、S2和S3、S3和S4中的各个区域A、B、C、D、E和F可以由第一参考读取电压RRV1、第二参考读取电压RRV2和第三参考读取电压RRV3以及对应的搜索读取电压SRV11、SRV12、SRV21、SRV22、SRV31和SRV32中的每个来限定。
此外，针对四个阈值电压分布S1和S2、S2和S3、S3和S4的最佳读取电压可以分别是第一最佳读取电压ORV1、第二最佳读取电压ORV2和第三最佳读取电压ORV3。可以通过如上所述地将与包括在两个区域中的存储器单元的数量之差对应的调节参数应用于参考读取电压，来计算第一最佳读取电压ORV1、第二最佳读取电压ORV2和第三最佳读取电压ORV3。
例如，可以通过将第一调节参数α1应用于包括在区域A和B的每个中的存储器单元的数量之差，来获得第一最佳读取电压ORV1。并且，可以通过将第二调节参数α2应用于包括在区域C和D的每个中的存储器单元的数量之差，来获得第二最佳读取电压ORV2。并且，可以通过将第三调节参数α3应用于包括在区域E和F的每个中的存储器单元的数量之差，来获得第三最佳读取电压ORV3。
例如，如图10A中所示，第一调节参数α1、第二调节参数α2和第三调节参数α3可以相同。可供选择地，如图10B中所示，第一调节参数α1、第二调节参数α2和第三调节参数α3可以不同。
调节参数是否不同可根据闪速存储器和包括闪速存储器的存储器系统的要求来确定。例如，通常，同一闪速存储器中的阈值电压分布的改变可以类似地发生，并且当闪速存储器和包括闪速存储器的存储器系统的资源不充足时，调节参数是表示对于两个区域的存储器单元的数量之差n(B)-n(A)和阈值电压的曲线的原点处切线的斜率，并且因为由于高斯分布的特性而导致切线的斜率对分布的不同并不敏感，所以如图10A中，第一调节参数α1、第二调节参数α2和第三调节参数α3可以被设置成是相同的，以最简单地设置调节参数。相反，当闪速存储器和包括闪速存储器的存储器系统的可靠性变成最重要的考虑因素时，为了设置更精确的最佳读取电压，如图10B中，可以针对各个相邻位于的分布单独地设置第一调节参数α1、第二调节参数α2和第三调节参数α3。
图11A和图11B是示出根据示例性实施例的操作闪速存储器的方法的阈值电压分布图。
参照图11A和图11B，根据示例性实施例的操作闪速存储器的方法可被应用于相邻设置的阈值电压分布S1和S2不对称的情况。相邻位于的高斯阈值电压分布S1和S2可以是如图11A中所示高斯分布的宽度不同（w1≠w2）的情况，或者可以是如图11B中所示高斯分布的斜率不同（a1≠a2）的情况。
当相邻位于的阈值电压分布S1和S2不对称时，在第一最佳电压ORV1的检测中使用的调节参数可根据参考读取电压的电压电平而被不同地设置。例如，当第一参考读取电压RRV1a的电压电平基于相邻位于的阈值电压分布S1和S2的重叠点而对应于第一阈值电压分布S1时，包括在第一阈值电压范围A中的存储器单元的数量和包括在第二阈值电压范围B中的存储器单元的数量之差n(B)-n(A)可以具有负值，并且对应的第一调节参数α1可被设置。另一方面，当第一参考读取电压RRV1b的电压电平基于相邻设置的阈值电压分布S1和S2的重叠点而对应于第二阈值电压分布S2时，图2的包括在第一阈值电压范围A中的存储器单元的数量和包括在第二阈值电压范围B中的存储器单元的数量之差n(B)-n(A)可以具有正值，并且对应的第二调节参数α2可被设置为与第一调节参数α1不同的值。
图12A、图12B和图12C是示出图11A和图11B的操作相邻的阈值电压分布的方法的阈值电压分布图。
参照图11A和图12A，相邻位于的第一阈值电压分布S1和第二阈值电压分布S2可以分别代表具有不同的分布宽度的擦除状态E和第一编程状态P1。另外，参照图11B和图12B，相邻位于的第一阈值电压分布S1和第二阈值电压分布S2可以分别代表具有各自不同的分布斜率的任意编程状态Pa和Pb(例如，擦除状态E和第一编程状态P1)。具体地讲，参照图11B和图12C，相邻位于的第一阈值电压分布S1和第二阈值电压分布S2可以分别代表在具有不同分布斜率的任意编程状态之中具有最高阈值电压的分布Plast和与分布Plast相邻的分布Plast-1。例如，在2位MLC闪速存储器中，图12C的分布Plast-1和Plast分别代表第二编程状态（P2）和第三编程状态（P3），并且在3位MLC闪速存储器中，图12C的分布Plast-1和Plast分别代表第六编程状态（P6）和第七编程状态（P7）。
图13是示出根据示例性实施例的操作闪速存储器的方法的表格。
参照图2和图13，根据示例性实施例的操作闪速存储器的方法根据存储器单元的擦除计数数量而不同地设置第一调节参数α1。例如，第一调节参数α1可以根据对于具有包括第一阈值电压范围A和第二阈值电压范围B的相邻位于的阈值电压分布所包括的阈值电压的存储器单元的编程/擦除（P/E）周期计数，而被不同地设置。例如，当P/E周期计数在第一范围Per1内时，第一调节参数α1可被设置为X，并且当P/E周期计数是第二范围Per2时，第一调节参数α1可被设置为Y。同样，当P/E周期计数是第m范围Perm时，第一调节参数α1可被设置为Z。X、Y和Z可以是不同值。随着P/E周期计数增加，阈值电压分布的宽度或斜率可以改变，并且通过单独地设置第一调节参数α1，可以提高闪速存储器和包括闪速存储器的存储器系统的可靠性。根据P/E周期计数设置的第一调节参数α1可以如图13中示出的表格一样被存储。
图14是根据示例性实施例的作为存储器系统MSYS的闪速存储器系统的框图。
参照图14，根据示例性实施例的存储器系统MSYS包括存储器控制器MCtrl和闪速存储器MEM。根据实施例的闪速存储器MEM可以是NAND闪速存储器。闪速存储器MEM从存储器控制器MCtrl接收控制信号XCON，并且执行与控制信号XCON对应的操作。闪速存储器MEM将与控制信号XCON对应的操作的执行结果发送到存储器控制器MCtrl。例如，响应于控制信号XCON，闪速存储器MEM可以执行读取操作、编程操作或擦除操作，或者可以将读取的数据、关于编程是否已经完成以及擦除是否已经完成的信息发送到存储器控制器MCtrl。
例如，响应于指示读取命令RCMD的控制信号XCON，闪速存储器MEM可以设置第一最佳读取电压ORV1并且将根据第一最佳读取电压ORV1的设置信息和读取结果（数据，RDTA(ORV1)）作为执行结果XRST发送到存储器控制器MCtrl。然而，关于第一最佳读取电压ORV1的信息可以不被发送到存储器控制器MCtrl。
例如，响应于指示包括关于上述方案中设置的第一最佳读取电压ORV1的信息的读取命令RCMD的控制信号RCMD(ORV1)，闪速存储器MEM可以将针对第一最佳读取电压ORV1的读取结果RDTA作为执行结果XRST发送到存储器控制器MCtrl。
图15和图16是分别示出计数器和控制逻辑被设置在图14的闪速存储器系统中的存储器控制器MCtrl和闪速存储器MEM的示例的框图。
参照图2和图15，根据实施例的存储器系统MSYS的存储器控制器MCtrl包括计数器CNT和控制逻辑CLG。计数器CNT分别对包括在第一阈值电压范围A和第二阈值电压范围B中的存储器单元的数量进行计数，第一阈值电压范围A和第二阈值电压范围B是由第一参考读取电压RRV1和一对第一搜索读取电压SRV11和第二搜索读取电压SRV12所限定，第一搜索读取电压SRV11和第二搜索读取电压SRV12分别相对于第一参考读取电压RRV1具有第一电压差和第二电压差。控制逻辑CLG计算通过在第一参考读取电压RRV1中将第一调节参数α1应用于包括在第一阈值电压范围A中的存储器单元的数量和包括在第二阈值电压范围中的存储器单元的数量之差而产生的结果值，并且将计算的结果设置为针对包括第一阈值电压范围A和第二阈值电压范围B的相邻位于的阈值电压分布S1和S2的第一最佳读取电压ORV1。计数器CNT和控制逻辑CLG的操作的详细描述与上述其它描述相同。
在图15的情况下，第一最佳读取电压ORV1由存储器控制器MCtrl设置，并且指示包括关于第一最佳读取电压ORV1的信息的读取命令RCMD的控制信号RCMD(ORV1)被发送到闪速存储器MEM。响应于此，图15的闪速存储器MEM将根据第一最佳读取电压ORV1的读取结果（数据，RDTA(ORV1)）作为执行结果XRST发送到存储器控制器MCtrl。
相反，参照图2和图16，根据实施例的存储器系统MSYS的闪速存储器MEM的片上控制器OCC包括计数器CNT和控制逻辑CLG。计数器CNT和控制逻辑CLG可以分别与图15的计数器CNT和控制逻辑相同。在图16的情况下，响应于指示读取命令RCMD的控制信号XCON，闪速存储器MEM设置第一最佳读取电压ORV1并且将设置信息和根据第一最佳读取电压（ORV1）的读取结果（数据，RDTA(ORV1)）作为执行结果XRST发送到存储器控制器MCtrl。然而，如上所述，关于第一最佳读取电压ORV1的信息可以不被发送到存储器控制器MCtrl。
响应于指示读取命令RCMD的控制信号XCON，图16的片上控制器OCC可以将第一参考读取电压RRV1和一对第一搜索读取电压SRV11和第二搜索读取电压SRV12施加到存储器单元阵列MA，然后基于其感测结果对包括在第一阈值电压范围A中的存储器单元的数量和包括在第二阈值电压范围B中的存储器单元的数量之差进行计数，并且基于通过应用第一调节参数α1而获得的结果值来设置第一最佳读取电压ORV1。
图17是图14的存储器控制器的示例的框图。
参照图17，在图14的存储器控制器MCtrl中，主机接口单元HIF、存储器接口单元MIF、本地存储器LMEM、缓冲器BUF和处理器PRO通过总线BUS连接。
主机接口单元HIF提供与外部主机装置HOST的接口。例如，主机接口单元HIF可以提供串行高级技术附件（SATA）或串行连接SCSI（SAS）协议的接口，但本实施例不限于此。除了SATA和SAS协议之外，主机接口单元HIF还通过各种接口协议(诸如，通用串行总线（USB）、人机通信（MMC）、外围组件互连-高速（PCI-E）、并行高级技术附件（PATA）、小计算机系统接口（SCSI）、增强型小设备接口（ESD）和智能驱动电子设备（IDE）)，提供与主机装置HOST的接口。
响应于来自主机装置HOST的请求，存储器接口单元MIF提供与存储器装置MDEV的接口，以将数据编程到存储器装置MDEV中或者从存储器装置MDEV读取数据。例如，存储器接口单元MIF向存储器装置MDEV提供从主机装置HOST发送的逻辑块地址已经被转换为存储器装置MDEV的页的物理地址的结果。
缓冲器BUF可以用于对主机装置HOST和存储器装置MDEV之间的数据传输进行平滑（或异步）。例如，缓冲器BUF可以暂时存储将根据主机装置HOST的请求而被编程到存储器装置MDEV中的数据。此外，缓冲器BUF可以暂时存储将根据主机装置HOST的请求而从存储器装置MDEV读取的数据。缓冲器BUF可以被实现为易失性存储器（诸如DRAM或SRAM）、或者非易失性存储器(诸如MRAM、PRAM、FRAM或闪速存储器)。
本地存储器LMEM被存储器控制器MCtrl控制，使得主机装置HOST的请求可以在存储器装置MDEV中被处理，并且数据、控制模块或控制程序可以被加载或存储在本地存储器LMEM中。例如，固件可以被存储在本地存储器LMEM中。固件在包括操作存储器系统MSYS的命令和数据的软件被存储在特定存储单元中时作为硬件而被产生，并且固件针对主机装置HOST的请求执行一个或多个处理（诸如，机器语言处理、数据传输、列表处理、浮点操作和信道控制），以执行主机装置HOST对存储器系统MSYS的请求。固件可以控制正常读取命令RCMD_N和软决定命令RCMD_S和对应的读取电压电平的设置。
此外，在地址映射过程中参考的映射表和操作系统可以被存储或加载在本地存储器LMEM中。本地存储器LMEM可以被实现为易失性存储器（诸如，DRAM或SRAM）、或非易失性存储器（诸如，MRAM、PRAM、FRAM、或闪速存储器），如在缓冲器BUF中一样。然而，形成固件的本地存储器LMEM可以被实现为非易失性存储器。本地存储器LMEM可以被实现为相同类型或不同类型的一个或多个存储器。
处理器PRO通过控制存储器控制器MCtrl的每个组件的操作并且分析和执行存储或加载在本地存储器LMEM中的控制模块或控制程序，来处理来自主机装置HOST的请求。
当图17的存储器系统MSYS被实现固态驱动（SSD）或者被包括在SSD中时，图14的存储器控制器MCtrl可以被包括在图18的SSD控制器SCtrl中。
图18是示出应用图14的存储器系统MSYS来实现SSD的示例的框图。
参照图18，SSD（MSYS）包括SSD控制器SCtrl和存储器装置MDEV。响应于通过SSD（MSYS）的第一端口PT1从主机装置HOST接收的信号SIG，SSD控制器SCtrl控制存储器装置MDEV。SSD控制器SCtrl通过多个信道Ch1至Chn与存储器装置MDEV连接。存储器装置MDEV包括多个闪速存储器。多个闪速存储器可以是根据本发明的实施例的闪速存储器。然而，本实施例不限于此，并且闪速存储器可以包括其它闪速存储器或其它非易失性存储器。
SSD（MSYS）可以包括辅助电源装置DSP并且可以通过第二端口PT2向SSD（MSYS）从主机装置HOST被供应电源PWR。然而，本实施例不限于此，可以由外部装置以及主机装置HOST向SSD（MSYS）供应电源。
SSD（MSYS）通过第一端口PT1输出通过处理主机装置HOST的请求而获得的结果SIG。从SSD（MSYS）输出的信号SIG可以是上述的主响应MRSP。
图19是示出包括具有图18的SSD的服务器系统NSYS的网络系统的网络示图。
参照图19，根据实施例的网络系统NSYS可以包括通过网络连接的服务器系统SVSYS和多个终端TEM1至TMEn。根据示例性实施例的服务器系统SVSYS包括：服务器SERVER，处理从连接到网络的多个终端TEM1至TMEn接收的请求；SSD，存储与从终端TEM1至TMEn接收的请求对应的数据。
图20是包括图14的存储器系统MSYS的计算机系统CSYS的框图。
参照图20，根据实施例的计算机系统CSYS包括与总线BUS电连接的处理器CPU、用户接口UI和存储器系统MSYS。根据实施例的计算机系统CSYS还可以包括电源装置PS。此外，根据实施例的计算机系统CSYS还可以包括用于在处理器CPU和存储器系统MSYS之间的数据收发的易失性存储装置（例如，RAM）。
当根据实施例的计算机系统CSYS是移动装置时，可以额外地设置用于供应计算机系统和操作电压的电池和调制解调器（诸如，基带芯片组）。此外，本领域的技术人员应该理解，应用芯片组、相机图像处理器（CIS）、移动DRAM等还可被进一步设置在根据本发明的实施例的计算机系统CSYS，因此这里省去对其的详细描述。
同样，在附图和说明书中已经公开了示例性实施例。这里所使用的术语只是用于描述本发明，而不是用于限制权利要求书中公开的本发明的范围。
例如，上述的闪速存储器可以是二维NAND闪速存储器。可供选择地，上述闪速存储器可以是如图21中所示的三维堆叠的垂直型NAND闪速存储器。
图21是图14的闪速存储器的三维示例性实现方式的电路图。
参照图21，三维闪速存储器MEM包括基底110、多个存储器单元串ST、字线WL<0>至WL<3>以及位线BL<0>至BL<3>。存储器单元串ST可以沿从基板110突出的方向（例如，垂直方向Z）延伸。每个存储器单元串ST可沿z轴方向包括存储器单元MC、源选择晶体管SST和地选择晶体管GST。源选择晶体管SST连接到沿行方向Y延伸的源选择线SSL<0>至SSL<3>，并且地选择晶体管GST连接到沿列方向X和行方向Y延伸的地选择线GSL。字线WL<0>至WL<3>沿垂直于基板110的方向Z布置。各个字线WL<0>至WL<3>位于各个存储器单元MC存在于存储器单元串ST内的层的一部分上。各个字线WL<0>至WL<3>与基底上沿x轴方向和y轴方向上布置为矩阵的存储器单元MC组合。位线BL<0>至BL<3>与沿列方向X上布置的存储器单元串连接。存储器单元串ST内的存储器单元MC、源选择晶体管SST和地选择晶体管GST共用同一沟道。所述沟道可以被形成为沿垂直于基板110的方向Z延伸。例如，所述沟道可以是形成栅极和绝缘层结构并随后形成沟道的最后沟道结构（例如，比特成本可伸缩（bit-cost scalable，BiCS）结构），并且可以是首先形成沟道（例如，在基板上）并且此后形成栅极和绝缘层结构（例如，在沟道上）的首先沟道结构的沟道（例如，兆级单元阵列晶体管（terabit cellarray transistor，TCAT）结构）。图21的位线和字线的数量只是示例。
控制器通过向字线WL<0>至WL<3>和位线BL<0>至BL<3>施加合适电压来控制存储器单元MC上的程序操作/或垂直操作的执行。控制器可以通过将设置的电压施加到与源选择晶体管SST连接的源选择线SSL<0>至SSL<3>和位线BL<0>至BL<3>来选择随机存储器单元串ST并且可以通过将设置的电压施加在字线WL<0>至WL<3>来从所选择的存储器单元串ST之中选择随机存储器单元MC，因此可以执行对所选择的存储器单元MC的读取、编程和/或验证操作。可以通过使用已经结合图21的三维闪速存储器MEM描述的最佳读取电压，在短时间内检测最佳读取电平。
虽然已经参照本发明构思的示例性实施例具体示出和描述了本发明构思，但应该理解，可以在不脱离所附权利要求书的精神和范围内对实施例进行形式和细节上的各种变化。

Claims (25)

1.一种操作闪速存储器的方法，所述方法包括：
对具有包括在第一相邻阈值电压范围中的阈值电压的存储器单元的数量进行计数，其中，所述第一相邻阈值电压范围由用于区分相邻位于的第一对阈值电压分布的第一参考读取电压和与第一参考读取电压具有第一电压差的第一搜索读取电压所限定；
对具有包括在第二相邻阈值电压范围中的阈值电压的存储器单元的数量进行计数，其中，所述第二相邻阈值电压范围由第一参考读取电压和与第一参考读取电压具有第二电压差的第二搜索读取电压所限定；
基于具有包括在第一相邻阈值电压范围中的阈值电压的存储器单元的计数数量和具有包括在第二相邻阈值电压范围中的阈值电压的存储器单元的计数数量之间的计数差，来设置第一最佳读取电压，
其中，第一参考读取电压是为了识别相邻的阈值电压分布的初始状态而选择的初始读取电压。
2.根据权利要求1所述的方法，其中，通过使用通过将第一调节参数应用于所述计数差而产生的结果值进行计算，来执行基于所述计数差设置第一最佳读取电压，其中，第一调节参数对于所述计数差是常数。
3.根据权利要求2所述的方法，其中，第一最佳读取电压具有从第一参考读取电压移动结果值的电压电平。
4.根据权利要求2所述的方法，其中，第一对阈值电压分布具有高斯分布的形式，并且第一调节参数不依赖于相邻位于的阈值电压分布的标准方差。
5.根据权利要求2所述的方法，其中，第一调节参数是等式的一次项的系数，所述等式表达具有包括在第一相邻阈值电压范围中的阈值电压的存储器单元的数量和具有包括在第二相邻阈值电压范围中的阈值电压的存储器单元的数量之差与第一参考读取电压和第一最佳读取电压之差之间的关系。
6.根据权利要求2所述的方法，其中，根据在第一对阈值电压分布内部的阈值电压的存储器单元的擦除的计数数量，不同地设置第一调节参数。
7.根据权利要求2所述的方法，还包括：
对具有包括在第三阈值电压范围中的阈值电压的存储器单元的数量进行计数，其中，所述第三阈值电压范围由用于区分相邻位于的第二对阈值电压分布的第二参考读取电压和与第二参考读取电压具有第三电压差的第三搜索读取电压所限定；
对具有包括在第四阈值电压范围中的阈值电压的存储器单元的数量进行计数，其中，所述第四阈值电压范围由第二参考读取电压和与第二参考读取电压具有第四电压差的第四搜索读取电压所限定；以及
基于将第二调节参数应用于具有包括在第三阈值电压范围中的阈值电压的存储器单元的数量和具有包括在第四阈值电压范围中的阈值电压的存储器单元的数量之差而产生的结果值，来设置第二最佳读取电压。
8.根据权利要求7所述的方法，其中，第一调节参数和第二调节参数相同。
9.根据权利要求7所述的方法，其中，第一调节参数和第二调节参数不同。
10.根据权利要求1所述的方法，其中，第一对阈值电压分布包括擦除状态和第一编程状态。
11.根据权利要求1所述的方法，其中，第一对阈值电压分布包括两种不同的编程状态。
12.根据权利要求1所述的方法，其中，第一对阈值电压分布包括：在针对闪速存储器设置的阈值电压分布之中的具有最高阈值电压的编程状态。
13.根据权利要求1所述的方法，还包括步骤：在对具有包括在第一相邻阈值电压范围中的阈值电压的存储器单元的数量进行计数，以及对具有包括在第二相邻阈值电压范围中的阈值电压的存储器单元的数量进行计数之前，基于第一对阈值电压分布的初始装置设置第一参考读取电压。
14.根据权利要求1所述的方法，其中，第一搜索读取电压和第二搜索读取电压是用于第一对阈值电压分布的一对软读取电压。
15.根据权利要求1所述的方法，其中，第一电压差和第二电压差相等。
16.根据权利要求1所述的方法，其中，第一电压差和第二电压差不同。
17.根据权利要求1所述的方法，其中，具有包括在第一相邻阈值电压范围中的阈值电压的存储器单元的数量和具有包括在第二相邻阈值电压范围中的阈值电压的存储器单元的数量通过第一最优读取电压而相等。
18.根据权利要求1所述的方法，其中，所述闪速存储器是三维堆叠的垂直型NAND闪速存储器。
19.一种操作多级单元NAND闪速存储器的方法，所述方法包括：
分别对具有包括在一个或多个第一相邻阈值电压范围和第二相邻阈值电压范围中的阈值电压的存储器单元的数量进行计数，第一阈值电压范围和第二阈值电压范围由第一参考读取电压和一对第一搜索读取电压限定，所述一对第一搜索读取电压分别与第一参考读取电压具有第一电压差和第二电压差，其中，第一参考读取电压是为了识别相邻的阈值电压分布的初始状态而选择的初始读取电压；以及
基于通过将第一调节参数应用于具有在第一相邻阈值电压范围内的阈值电压的存储器单元的数量和具有在第二相邻阈值电压范围内的阈值电压的存储器单元的数量之差而产生的结果值，来设置第一最佳读取电压。
20.根据权利要求19所述的方法，其中，第一调节参数对于第一相邻阈值电压范围中包括的存储器单元的数量和第二相邻阈值电压范围中包括的存储器单元的数量之差而言是常数，并且不依赖于包括第一相邻阈值电压范围和第二相邻阈值电压范围并且形成为高斯分布的相邻位于的阈值电压分布的标准方差。
21.一种操作多级单元NAND闪速存储器系统的方法，所述方法包括：
对具有包括在第一相邻阈值电压范围中的阈值电压的存储器单元的数量进行计数，其中，第一相邻阈值电压范围由第一参考读取电压和一对第一搜索读取电压中的一个限定，所述一对第一搜索读取电压分别与第一参考读取电压具有第一电压差和第二电压差；
对具有包括在第二相邻阈值电压范围中的阈值电压的存储器单元的数量进行计数，第二相邻阈值电压范围由第一参考读取电压和所述一对第一搜索读取电压中的另一个限定；以及
基于通过将调节参数应用于具有包括在第一相邻阈值电压范围内的阈值电压的存储器单元的数量和具有分别包括在第二相邻阈值电压范围内的阈值电压的存储器单元的数量之差而产生的结果值，设置第一最佳读取电压，
其中，第一参考读取电压是为了识别相邻的阈值电压分布的初始状态而选择的初始读取电压。
22.一种具有存储器控制器和闪速存储器的闪速存储器系统，包括：
计数器，被构造为对分别包括在第一相邻阈值电压范围和第二相邻阈值电压范围中的存储器单元的数量进行计数，第一相邻阈值电压范围和第二相邻阈值电压范围由第一参考读取电压和一对第一搜索读取电压限定，所述一对第一搜索读取电分别与第一参考读取电压具有第一电压差和第二电压差，其中，第一参考读取电压是为了识别相邻的阈值电压分布的初始状态而选择的初始读取电压；以及
控制逻辑，被构造为基于通过将第一调节参数应用于包括在第一阈值电压范围内的阈值电压的存储器单元的数量和具有包括在第二阈值电压范围内的阈值电压的存储器单元的数量之差而产生的结果值，设置第一最佳读取电压。
23.根据权利要求22所述的闪速存储器系统，其中，计数器和控制逻辑中的至少一个被包括在存储器控制器中。
24.根据权利要求22所述的闪速存储器系统，其中，计数器和控制逻辑中的至少一个被包括在闪速存储器中。
25.根据权利要求22所述的闪速存储器系统，其中，第一调节参数对于具有包括在第一相邻阈值电压范围中的阈值电压的存储器单元的数量和具有包括在第二相邻阈值电压范围中的阈值电压的存储器单元的数量之差而言是常数，并且不依赖于包括第一相邻阈值电压范围和第二相邻阈值电压范围并且被形成为高斯分布的第一阈值电压分布和第二阈值电压分布的标准方差。
CN201410012363.7A 2013-01-14 2014-01-10 闪速存储器、闪速存储器系统及其操作方法 Active CN103928055B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2013-0004037 2013-01-14
KR1020130004037A KR102050475B1 (ko) 2013-01-14 2013-01-14 플래시 메모리, 플래시 메모리 장치 및 이의 동작 방법

Publications (2)

Publication Number Publication Date
CN103928055A CN103928055A (zh) 2014-07-16
CN103928055B true CN103928055B (zh) 2019-08-20

Family

ID=51146249

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410012363.7A Active CN103928055B (zh) 2013-01-14 2014-01-10 闪速存储器、闪速存储器系统及其操作方法

Country Status (4)

Country Link
US (2) US9330775B2 (zh)
JP (1) JP6280369B2 (zh)
KR (1) KR102050475B1 (zh)
CN (1) CN103928055B (zh)

Families Citing this family (68)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130077401A (ko) * 2011-12-29 2013-07-09 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 구동 방법
KR102050475B1 (ko) * 2013-01-14 2020-01-08 삼성전자주식회사 플래시 메모리, 플래시 메모리 장치 및 이의 동작 방법
US10230396B1 (en) 2013-03-05 2019-03-12 Microsemi Solutions (Us), Inc. Method and apparatus for layer-specific LDPC decoding
US9813080B1 (en) 2013-03-05 2017-11-07 Microsemi Solutions (U.S.), Inc. Layer specific LDPC decoder
US9417797B2 (en) * 2014-06-09 2016-08-16 Seagate Technology Llc Estimating read reference voltage based on disparity and derivative metrics
KR102397016B1 (ko) 2014-11-24 2022-05-13 삼성전자주식회사 불휘발성 메모리 시스템의 동작 방법
KR102370719B1 (ko) * 2015-03-04 2022-03-08 에스케이하이닉스 주식회사 반도체 장치
US9639420B2 (en) 2015-03-13 2017-05-02 Micron Technology, Inc. High performance memory controller
KR102284658B1 (ko) 2015-03-19 2021-08-02 삼성전자 주식회사 비휘발성 메모리 장치, 이를 포함하는 메모리 시스템 및 상기 비휘발성 메모리 장치의 동작 방법
US10332613B1 (en) 2015-05-18 2019-06-25 Microsemi Solutions (Us), Inc. Nonvolatile memory system with retention monitor
US9799405B1 (en) 2015-07-29 2017-10-24 Ip Gem Group, Llc Nonvolatile memory system with read circuit for performing reads using threshold voltage shift read instruction
US10180876B2 (en) * 2015-08-04 2019-01-15 Toshiba Memory Corporation Memory controller and semiconductor memory device
KR102377469B1 (ko) 2015-11-02 2022-03-23 삼성전자주식회사 불휘발성 메모리 장치, 불휘발성 메모리 장치를 포함하는 스토리지 장치 및 불휘발성 메모리 장치의 동작 방법
KR102391514B1 (ko) 2015-11-04 2022-04-27 삼성전자주식회사 메모리 장치 및 메모리 장치의 동작 방법
KR102435027B1 (ko) 2015-11-09 2022-08-23 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 읽기 방법
KR20170058066A (ko) 2015-11-18 2017-05-26 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
KR102378541B1 (ko) * 2015-11-27 2022-03-25 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
US9886214B2 (en) 2015-12-11 2018-02-06 Ip Gem Group, Llc Nonvolatile memory system with erase suspend circuit and method for erase suspend management
US9892794B2 (en) 2016-01-04 2018-02-13 Ip Gem Group, Llc Method and apparatus with program suspend using test mode
US9899092B2 (en) 2016-01-27 2018-02-20 Ip Gem Group, Llc Nonvolatile memory system with program step manager and method for program step management
US9911466B2 (en) * 2016-02-16 2018-03-06 Micron Technology, Inc. Read threshold voltage selection
KR102609130B1 (ko) 2016-02-17 2023-12-05 삼성전자주식회사 읽기 전압 서치 유닛을 포함하는 데이터 저장 장치
KR102585221B1 (ko) * 2016-04-21 2023-10-05 삼성전자주식회사 메모리 장치, 메모리 시스템 및 메모리 장치의 동작 방법
CN107452421B (zh) * 2016-05-31 2020-06-16 建兴储存科技(广州)有限公司 固态储存装置及其状态预测方法
KR102589259B1 (ko) * 2016-06-20 2023-10-12 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
US10291263B2 (en) 2016-07-28 2019-05-14 Ip Gem Group, Llc Auto-learning log likelihood ratio
US10283215B2 (en) 2016-07-28 2019-05-07 Ip Gem Group, Llc Nonvolatile memory system with background reference positioning and local reference positioning
US10236915B2 (en) 2016-07-29 2019-03-19 Microsemi Solutions (U.S.), Inc. Variable T BCH encoding
US10120585B2 (en) * 2016-08-10 2018-11-06 SK Hynix Inc. Memory system of optimal read reference voltage and operating method thereof
KR20180027660A (ko) * 2016-09-05 2018-03-15 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
KR102663813B1 (ko) 2017-01-13 2024-05-07 삼성전자주식회사 최적의 읽기 전압으로 독출하는 불휘발성 메모리 장치
KR102302187B1 (ko) 2017-03-13 2021-09-14 삼성전자주식회사 비휘발성 메모리 장치의 동작 방법 및 비휘발성 메모리 장치
CN107863128B (zh) * 2017-11-28 2020-07-10 广东工业大学 一种多级闪存单元纠错方法、系统、装置及可读存储介质
CN108133730B (zh) * 2017-12-22 2020-09-11 联芸科技（杭州）有限公司 快闪存储器的读取控制方法、存储器读取装置和存储器系统
US10242747B1 (en) * 2017-12-28 2019-03-26 Micron Technology, Inc. Charge loss failure mitigation
KR102440379B1 (ko) * 2018-02-26 2022-09-06 에스케이하이닉스 주식회사 전자 장치, 비 일시적 컴퓨터 판독 가능 저장 매체, 및 전자 장치를 제어하는 방법
KR102470726B1 (ko) 2018-03-14 2022-11-25 삼성전자주식회사 비휘발성 메모리 장치
CN110400593B (zh) * 2018-04-24 2021-08-03 群联电子股份有限公司 存储器管理方法、存储器储存装置及存储器控制电路单元
KR20200099441A (ko) * 2019-02-14 2020-08-24 에스케이하이닉스 주식회사 메모리 시스템 및 이의 동작 방법
CN110111829B (zh) * 2019-05-13 2021-05-11 广东工业大学 一种闪存信道校正的方法、装置和介质
JP2020198141A (ja) 2019-06-03 2020-12-10 キオクシア株式会社 半導体記憶装置
KR20210024912A (ko) 2019-08-26 2021-03-08 에스케이하이닉스 주식회사 저장 장치 및 그 동작 방법
KR20210027973A (ko) * 2019-09-03 2021-03-11 에스케이하이닉스 주식회사 저장 장치 및 그 동작 방법
KR20210027980A (ko) * 2019-09-03 2021-03-11 에스케이하이닉스 주식회사 메모리 컨트롤러 및 그 동작 방법
CN111145820B (zh) * 2019-12-11 2021-12-28 合肥大唐存储科技有限公司 一种数据读取方法及装置、存储介质和设备
US11217319B2 (en) * 2020-02-28 2022-01-04 SK Hynix Inc. Read threshold optimization systems and methods by multi-dimensional search
US10998041B1 (en) * 2020-05-07 2021-05-04 Western Digital Technologies, Inc. Calibrating non-volatile memory read thresholds
US11907571B2 (en) 2020-07-13 2024-02-20 SK Hynix Inc. Read threshold optimization systems and methods using domain transformation
KR20220021753A (ko) 2020-08-14 2022-02-22 삼성전자주식회사 불휘발성 메모리의 파워 로스 프로텍션 영역에 저장된 온 셀 카운트를 복원하여 읽기 동작을 수행하는 스토리지 장치
US11288160B2 (en) * 2020-08-17 2022-03-29 Micron Technology, Inc. Threshold voltage distribution adjustment for buffer
KR20220029233A (ko) 2020-09-01 2022-03-08 삼성전자주식회사 페이지 버퍼 회로 및 이를 포함하는 메모리 장치
US11355204B2 (en) * 2020-09-03 2022-06-07 SK Hynix Inc. Efficient read-threshold calculation method for parametric PV-level modeling
US11887684B2 (en) 2020-10-30 2024-01-30 Samsung Electronics Co., Ltd. Storage device including nonvolatile memory device, operating method of storage device, and operating method of electronic device including nonvolatile memory device
CN112599176B (zh) * 2020-12-15 2022-08-05 联芸科技(杭州)股份有限公司 存储器的最佳检测电压获取方法、读取控制方法及装置
US11430530B2 (en) 2021-01-25 2022-08-30 SK Hynix Inc. Deep learning based program-verify modeling and voltage estimation for memory devices
US11514999B2 (en) 2021-04-16 2022-11-29 SK Hynix Inc. Systems and methods for parametric PV-level modeling and read threshold voltage estimation
CN113223593B (zh) * 2021-04-23 2023-04-11 联芸科技(杭州)股份有限公司 存储单元的读取电压优化方法、3d存储器的控制器及其操作方法
CN113409837A (zh) * 2021-06-28 2021-09-17 芯天下技术股份有限公司 调整读操作电压值的方法、装置、电子设备及存储介质
CN113380309A (zh) 2021-07-08 2021-09-10 英韧科技(上海)有限公司 寻找最佳读取电压的方法、闪存系统
US11749354B2 (en) 2021-07-13 2023-09-05 SK Hynix Inc. Systems and methods for non-parametric PV-level modeling and read threshold voltage estimation
US11769555B2 (en) 2021-07-27 2023-09-26 SK Hynix Inc. Read threshold voltage estimation systems and methods for parametric PV-level modeling
US11769556B2 (en) 2021-07-27 2023-09-26 SK Hynix Inc. Systems and methods for modeless read threshold voltage estimation
US11656789B2 (en) * 2021-08-25 2023-05-23 Western Digital Technologies, Inc. Asymmetric read sense
WO2023068833A1 (ko) * 2021-10-20 2023-04-27 한양대학교 산학협력단 3차원 플래시 메모리 및 그 동작 방법
US11854629B2 (en) 2021-11-22 2023-12-26 SK Hynix Inc. System and method for non-parametric optimal read threshold estimation using deep neural network
JP2023137685A (ja) * 2022-03-18 2023-09-29 キオクシア株式会社 メモリシステム
US11972114B2 (en) * 2022-07-18 2024-04-30 Micron Technology, Inc. Dynamic block categorization to improve reliability and performance in memory sub-system
CN116483617B (zh) * 2023-06-21 2023-09-05 鹏钛存储技术(南京)有限公司 快速在线查找nand闪存最优读偏移值的方法和装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101573761A (zh) * 2006-11-03 2009-11-04 桑迪士克股份有限公司 具有可变读取阈值的非易失性存储器

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6361498A (ja) 1986-08-29 1988-03-17 Mitsubishi Electric Corp 不揮発性半導体記憶装置
JP4945187B2 (ja) * 2006-07-31 2012-06-06 株式会社東芝 半導体記憶装置
US8369141B2 (en) 2007-03-12 2013-02-05 Apple Inc. Adaptive estimation of memory cell read thresholds
KR100838292B1 (ko) 2007-06-20 2008-06-17 삼성전자주식회사 메모리 셀의 읽기 레벨 제어 장치 및 그 방법
KR100891005B1 (ko) 2007-06-28 2009-03-31 삼성전자주식회사 고온 스트레스로 인한 읽기 마진의 감소를 보상하기 위한플래시 메모리 장치 및 그것의 읽기 전압 조정 방법
KR100888842B1 (ko) * 2007-06-28 2009-03-17 삼성전자주식회사 읽기 전압을 최적화할 수 있는 플래시 메모리 장치 및그것의 독출 전압 설정 방법
KR20090117172A (ko) 2008-05-08 2009-11-12 삼성전자주식회사 메모리 장치 및 메모리 데이터 읽기 방법
KR101423052B1 (ko) * 2008-06-12 2014-07-25 삼성전자주식회사 메모리 장치 및 읽기 레벨 제어 방법
KR101391362B1 (ko) 2008-07-23 2014-05-07 삼성전자주식회사 읽기 전압 레벨이 설정가능한 플래시 메모리 시스템 및읽기 전압 레벨의 설정방법
KR101516577B1 (ko) * 2008-11-10 2015-05-06 삼성전자주식회사 비휘발성 반도체 메모리 장치, 그를 포함하는 메모리 카드와 메모리 시스템 및 그의 리드 전압 추정 방법
KR101578511B1 (ko) 2009-05-20 2015-12-18 삼성전자주식회사 리드 전압 설정 방법
KR101586046B1 (ko) 2009-05-26 2016-01-18 삼성전자주식회사 저장 장치 및 그것의 읽기 방법
KR101549858B1 (ko) * 2009-07-31 2015-09-03 삼성전자주식회사 수직 채널 구조의 플래쉬 메모리 소자
US8130544B2 (en) 2009-08-17 2012-03-06 Skymedi Corporation Method of reducing bit error rate for a flash memory
US8072805B2 (en) 2009-08-18 2011-12-06 Skymedi Corporation Method and system of finding a read voltage for a flash memory
US8694854B1 (en) * 2010-08-17 2014-04-08 Apple Inc. Read threshold setting based on soft readout statistics
KR20120046868A (ko) * 2010-10-29 2012-05-11 에스케이하이닉스 주식회사 반도체 메모리 장치, 반도체 시스템 및 데이터 감지방법
US8358542B2 (en) * 2011-01-14 2013-01-22 Micron Technology, Inc. Methods, devices, and systems for adjusting sensing voltages in devices
KR101892038B1 (ko) * 2012-01-30 2018-08-27 삼성전자주식회사 비휘발성 메모리 장치의 데이터 독출 방법
US8848453B2 (en) * 2012-08-31 2014-09-30 Micron Technology, Inc. Inferring threshold voltage distributions associated with memory cells via interpolation
KR20140045168A (ko) * 2012-10-08 2014-04-16 삼성전자주식회사 불휘발성 메모리 장치, 메모리 시스템 및 불휘발성 메모리 장치의 동작방법
US9349489B2 (en) * 2013-01-11 2016-05-24 Sandisk Technologies Inc. Systems and methods to update reference voltages in response to data retention in non-volatile memory
KR102050475B1 (ko) * 2013-01-14 2020-01-08 삼성전자주식회사 플래시 메모리, 플래시 메모리 장치 및 이의 동작 방법
US9076545B2 (en) * 2013-01-17 2015-07-07 Sandisk Tecnologies Inc. Dynamic adjustment of read voltage levels based on memory cell threshold voltage distribution
US20150205664A1 (en) * 2014-01-17 2015-07-23 Fusion-Io, Inc. Determining a configuration parameter using a soft read command

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101573761A (zh) * 2006-11-03 2009-11-04 桑迪士克股份有限公司 具有可变读取阈值的非易失性存储器

Also Published As

Publication number Publication date
JP6280369B2 (ja) 2018-02-14
CN103928055A (zh) 2014-07-16
US20160225458A1 (en) 2016-08-04
KR102050475B1 (ko) 2020-01-08
KR20140091955A (ko) 2014-07-23
US20140198569A1 (en) 2014-07-17
JP2014135113A (ja) 2014-07-24
US9812213B2 (en) 2017-11-07
US9330775B2 (en) 2016-05-03

Similar Documents

Publication Publication Date Title
CN103928055B (zh) 闪速存储器、闪速存储器系统及其操作方法
US9740425B2 (en) Tag-based wear leveling for a data storage device
CN110085275B (zh) 读取非易失性存储器的方法和存储设备
US9983828B2 (en) Health indicator of a storage device
CN109671462A (zh) 具有参数校准功能的存储设备及其操作方法
US20160141029A1 (en) Health data associated with a resistance-based memory
US20130145079A1 (en) Memory system and related wear-leveling method
US8942028B1 (en) Data reprogramming for a data storage device
CN107430491B (zh) 数据存储设备和方法
CN106663461B (zh) 选择性感测放大器的使能
US9053790B1 (en) Counter for write operations at a data storage device
KR20170046123A (ko) 메모리 다이의 nand 플래시 메모리와 reram 간의 데이터의 온-칩 복사
CN110032531A (zh) 存储器控制器、存储器系统以及操作存储器控制器的方法
CN109427404A (zh) 用于电压降级感知nand阵列管理的nand装置、方法和系统
CN105280213B (zh) 半导体存储器件及其操作方法
US20150364162A1 (en) Multiport memory
CN107633864A (zh) 存储器装置及其操作方法
KR20160052277A (ko) 반도체 장치 및 이의 동작 방법
EP4124962A1 (en) Storage devices, storage controllers, and operating methods of storage controllers
CN106201761A (zh) 数据储存装置及其操作方法
US11868647B2 (en) Nonvolatile memory device, with valley search for threshold voltage, memory controller, and reading method of storage device including the same
KR101848510B1 (ko) 반도체 메모리 장치 및 그것의 동작 방법
CN116129975A (zh) 存储装置及其操作方法
CN108132895A (zh) 配置为与主机执行双向通信的存储装置及其操作方法
EP4174646A1 (en) Storage device supporting multi-tenant operation and methods of operating same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant