CN116129975A - 存储装置及其操作方法 - Google Patents

存储装置及其操作方法 Download PDF

Info

Publication number
CN116129975A
CN116129975A CN202211310177.2A CN202211310177A CN116129975A CN 116129975 A CN116129975 A CN 116129975A CN 202211310177 A CN202211310177 A CN 202211310177A CN 116129975 A CN116129975 A CN 116129975A
Authority
CN
China
Prior art keywords
memory
protection
voltage
memory device
convergence region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211310177.2A
Other languages
English (en)
Inventor
宋沅钟
金斗铉
金栒永
朴一汉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN116129975A publication Critical patent/CN116129975A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/22—Safety or protection circuits preventing unauthorised or accidental access to memory cells
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Human Computer Interaction (AREA)
  • Computer Security & Cryptography (AREA)
  • Quality & Reliability (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

公开了存储装置及其操作方法。所述存储装置包括：存储控制器，在所述存储装置中执行热处理之前接收保护命令，并且通过将保护电压编程在收敛区域中来生成保护图案，在收敛区域，在所述存储装置被执行热处理之后，所述存储装置中的存储器单元的阈值电压分布收敛。

Description

存储装置及其操作方法
本申请要求于2021年11月15日在韩国知识产权局提交的第10-2021-0156466号韩国专利申请的优先权，所述韩国专利申请的公开通过引用全部包含于此。
技术领域
本公开的实施例涉及存储装置及其操作方法。
背景技术
在非易失性存储器装置中存储数据的存储器单元的可存储位数正在增加。因此，用于制造非易失性存储器装置的工艺的集成度也在增加。
在这种情况下，可在制造之后对包括非易失性存储器装置的存储装置进行组装的处理中(例如，在对购买存储装置的客户的板进行组装期间)执行热处理。
在这种情况下，由于施加到存储装置的热量，在存储装置中的存储器单元中可能发生故障。
发明内容
本公开的实施例提供了一种防止或减少由于施加到存储装置的热处理而导致的存储器单元的劣化的效率被提高的存储装置。
本公开的实施例提供了一种防止或减少由于施加到存储装置的热处理而导致的存储器单元的劣化的效率被提高的存储装置的操作方法。
本公开的实施例提供了一种防止由于施加到存储装置的热处理而导致的存储器单元的劣化的效率被提高的存储装置中的保护单元的方法。
根据本公开的实施例，一种存储装置包括：存储控制器，在所述存储装置中执行热处理之前接收保护命令，并且通过将保护电压编程在收敛区域中来生成保护图案，在收敛区域，在所述存储装置被执行热处理之后，所述存储装置中的存储器单元的阈值电压分布收敛。
根据本公开的实施例，一种存储装置的操作方法包括：通过存储控制器接收保护命令，保护命令用于通过将保护电压编程在收敛区域中来生成保护图案，在收敛区域，当所述存储装置被执行热处理时，所述存储装置中的存储器单元的阈值电压分布收敛；通过将从存储控制器接收的保护电压施加到存储数据的非易失性存储器来将保护图案编程在收敛区域中；以及将指示保护图案被编程在非易失性存储器中的响应从非易失性存储器发送给存储控制器。
根据本公开的实施例，一种保护单元的操作方法包括：确定收敛区域，在收敛区域中，当热被施加到存储装置时，存储装置中的存储器单元的阈值电压分布收敛；在热被施加到存储装置之前，将保护电压编程在收敛区域中；以及对存储装置执行热处理。
附图说明
通过参照附图详细描述本公开的实施例，本公开的以上、其他方面和特征将变得更加清楚，在附图中：
图1是示出根据示例实施例的存储系统的框图；
图2是示出根据示例实施例的图1的存储器装置的框图；
图3是示出根据示例实施例的图2的非易失性存储器装置的框图；
图4是示出根据示例实施例的适用于非易失性存储器装置的3D V-NAND结构的示图；
图5是示出由于热处理而导致的存储器单元的劣化的曲线图；
图6是根据示例实施例的编程存储装置的保护电压的曲线图；
图7是示出根据示例实施例的存储装置的操作方法的梯形图；
图8是示出根据示例实施例的存储装置的保护单元的操作方法的流程图；
图9是示出根据示例实施例的对存储装置执行热处理的情况的流程图；以及
图10是示出根据示例实施例的包括存储系统的系统的框图。
具体实施方式
在下文中将参照附图更全面地描述本公开的实施例。贯穿附图，相同的附图标记可表示相同的元件。
将理解，术语“第一”、“第二”、“第三”等在此用于将一个元件与另一元件区分开，并且元件不受这些术语的限制。因此，示例实施例中的“第一”元件可在另一示例实施例中被描述为的“第二”元件。
应当理解，除非上下文另外清楚地指示，否则每个示例实施例内的特征或方面的描述通常应被认为可用于其他示例实施例中的其他相似的特征或方面。
如在此使用的，除非上下文另外清楚地指示，否则单数形式也意在包括复数形式。
图1是示出根据示例实施例的存储系统的框图。
参照图1，存储系统10可包括主机100和存储装置200。另外，存储装置200可包括存储控制器210和存储器装置220。另外，根据本公开的示例实施例，主机100可包括主机控制器110和主机存储器120。主机存储器120可用作用于临时存储待发送给存储装置200的数据或从存储装置200发送的数据的缓冲存储器。
存储装置200可包括用于根据来自主机100的请求而存储数据的存储介质。作为示例，存储装置200可包括固态驱动器(SSD)、嵌入式存储器和可移除外部存储器中的至少一者。当存储装置200是SSD时，存储装置200可以是符合非易失性存储器快速(NVMe)标准的装置。当存储装置200是嵌入式存储器或外部存储器时，存储装置200可以是符合通用闪存(UFS)或嵌入式多媒体卡(eMMC)标准的装置。主机100和存储装置200中的每个可根据所采用的标准协议生成和发送包(packet)。
当存储装置200的存储器装置220包括闪存时，闪存可包括2D NAND(与非)存储器阵列或3D(或垂直)NAND(VNAND)存储器阵列。
根据示例实施例，主机控制器110和主机存储器120可被实现为单独的半导体芯片。可选地，在一个示例实施例中，主机控制器110和主机存储器120可集成在同一半导体芯片上。作为示例，主机控制器110可以是包括在应用处理器中的多个模块中的任何一个，并且应用处理器可被实现为片上系统(SoC)。另外，主机存储器120可以是设置在应用处理器中的嵌入式存储器，或者可以是设置在应用处理器外部的非易失性存储器或存储器模块。
主机控制器110可管理将主机存储器120的缓冲区的数据(例如，写入数据)存储在存储器装置220中或将存储器装置220的数据(例如，读取数据)存储在缓冲区中的操作。
存储控制器210可包括主机接口(I/F)211、存储器接口212和中央处理器(CPU)213。另外，存储控制器210还可包括闪存转换层(FTL)214、包管理器215、缓冲存储器216、纠错码(ECC)引擎217和加密/解密引擎(EN/DE ENG)218。存储控制器210还可包括加载有闪存转换层(FTL)214的工作存储器，并且可通过CPU 213执行闪存转换层来控制对存储器装置220的数据写入和数据读取操作。
主机接口211可将包发送给主机100和从主机100接包。从主机100发送给到主机接口211的包可包括(例如)命令、待写入存储器装置220的数据等，并且从主机接口211发送给主机100的包可包括(例如)对命令的响应、从存储器装置220读取的数据等。存储器接口212可将待写入存储器装置220的数据发送给存储器装置220或可接收从存储器装置220读取的数据。存储器接口212可被实现为符合标准协议(诸如，切换(toggle)或开放NAND闪存接口(ONFI)。
闪存转换层214可执行若干功能(诸如例如，地址映射、磨损均衡和垃圾收集)。地址映射操作是将从主机100接收的逻辑地址转换为用于将数据实际存储在存储器装置220中的物理地址的操作。损耗均衡是用于通过允许存储器装置220中的块被均匀地使用来防止特定块的过度劣化的技术，并且可通过例如平衡物理块的擦除计数的固件技术来实现。垃圾收集是用于通过将块的有效数据复制到新块并且然后擦除现有块的方式来确保存储器装置220中的可用容量的技术。
包管理器215可根据与主机100协商的接口协议生成包，或者可从自主机100接收的包解析各种信息。另外，缓冲存储器216可临时存储待写入存储器装置220的数据或待从存储器装置220读取的数据。缓冲存储器216可设置在存储控制器210中，但是本公开的实施例不限于此。例如，根据示例实施例，缓冲存储器216可设置在存储控制器210的外部。
ECC引擎217可对从存储器装置220读取的读取数据执行错误检测和纠正功能。例如，ECC引擎217可针对待写入存储器装置220的写入数据生成奇偶校验位，并且如上所述生成的奇偶校验位可与写入数据一起被存储在存储器装置220中。在从存储器装置220读取数据时，ECC引擎217可使用从存储器装置220读取的奇偶校验位与读取数据一起纠正读取数据的错误，并输出错误被纠正后的读取数据。
加密/解密引擎218可对输入到存储控制器210的数据执行加密操作和解密操作中的至少一个。
例如，加密/解密引擎218可使用对称密钥算法来执行加密操作和/或解密操作。在这种情况下，加密/解密引擎218可使用例如高级加密标准(AES)算法或数据加密标准(DES)算法来执行加密和/或解密操作。
另外，例如，加密/解密引擎218可使用公钥加密算法来执行加密操作和/或解密操作。在这种情况下，例如，加密/解密引擎218可在执行加密操作时使用公钥来执行加密，并且可在执行解密操作时使用私钥来执行解密。例如，加密/解密引擎218可使用RivestShamir Adleman(RSA)、椭圆曲线密码学(ECC)或Diffie-Hellman(DH)加密算法。
加密/解密引擎218不限于此，并且加密/解密引擎218可通过使用例如量子密码技术(诸如，同态加密(HE)、后量子密码学(PQC)或函数加密(FE))来执行加密操作和/或解密操作。
图2是示出根据示例实施例的图1的存储器装置的框图。
参照图2，存储装置200可包括存储器装置220和存储控制器210。存储装置200可支持多个通道CH1至CHm，并且存储器装置220和存储控制器210可通过多个通道CH1至CHm彼此连接。在此，除非另外说明，否则m是正整数。例如，存储装置200可被实现为存储装置(诸如，固态驱动器(SSD))。
存储器装置220可包括多个非易失性存储器装置NVM11至NVMmn。在此，除非另外说明，否则m和n均为正整数。非易失性存储器装置NVM11至NVMmn中的每个可通过相应的通路(way)连接到多个通道CH1至CHm中的一个。例如，非易失性存储器装置NVM11至NVM1n可通过通路W11至W1n连接到第一通道CH1，非易失性存储器装置NVM21至NVM2n可通过通路W21至W2n连接到第二通道CH2，并且非易失性存储器装置NVMm1至NVMmn可通过通路Wm1至Wmn连接到第m通道CHm。
在一个示例实施例中，非易失性存储器装置NVM11至NVMmn中的每个可以以能够根据来自存储控制器210的单独命令进行操作的任意存储器单元实现。例如，非易失性存储器装置NVM11至NVMmn中的每个可被实现为芯片或裸片。然而，本公开的示例实施例不限于此。
存储控制器210可通过多个通道CH1至CHm将信号发送给存储器装置220和从存储器装置220接收信号。例如，存储控制器210可通过通道CH1至CHm将命令CMDa至CMDm、地址ADDRa至ADDRm、以及数据DATAa至DATAm发送给存储器装置220，或者从存储器装置220接收数据DATAa到DATAm。
存储控制器210可选择通过每个通路连接到相应通道的非易失性存储器装置NVM11至NVMMn中的一个，并且将信号发送给选择的非易失性存储器装置和从选择的非易失性存储器装置接收信号。例如，存储控制器210可选择连接到第一通道CH1的非易失性存储器装置NVM11至NVM1n中的非易失性存储器装置NVM11。存储控制器210可通过第一通道CH1将命令CMDa、地址ADDRa和数据DATAa发送给选择的非易失性存储器装置NVM11或者从选择的非易失性存储器装置NVM11接收数据DATAa。
存储控制器210可通过不同的通道，并行地将信号发送给存储器装置220和从存储器装置220接收信号。例如，存储控制器210可在通过第一通道CH1将命令CMDa发送给存储器装置220的同时，通过第二通道CH2将命令CMDb发送给存储器装置220。例如，存储控制器210可基本上同时通过第二通道CH2将命令CMDb发送给存储器装置220并且通过第一通道CH1将命令CMDa发送给存储器装置220。例如，存储控制器210可在通过第一通道CH1从存储器装置220接收数据DATAa的同时，通过第二通道CH2从存储器装置220接收数据DATAb。例如，存储控制器210可基本上同时通过第二通道CH2从存储器装置220接收数据DATAb并且通过第一通道CH1从存储器装置220接收数据DATAa。
存储控制器210可控制存储器装置220的总体操作。存储控制器210可通过经由通道CH1至CHm发送信号，来控制连接到通道CH1至CHm的非易失性存储器装置NVM11至NVMmn中的每个。例如，存储控制器210可通过经由第一通道CH1发送命令CMDa和地址ADDRa，来控制非易失性存储器装置NVM11至NVM1n之中的选择的非易失性存储器装置。
非易失性存储器装置NVM11至NVMmn中的每个可在存储控制器210的控制下操作。例如，非易失性存储器装置NVM11可根据通过第一通道CH1提供的命令CMDa和地址ADDRa对数据DATAa进行编程。例如，非易失性存储器装置NVM21可根据通过第二通道CH2提供的命令CMDb和地址ADDRb来读取数据DATAb，并且将读取的数据DATAb发送给存储控制器210。
尽管在图2中已经示出存储器装置220通过m个通道与存储控制器210通信，并且存储器装置220包括与每个通道对应的n个非易失性存储器装置，但是本公开的示例实施例不限于此。例如，根据示例实施例，可不同地修改通道的数量和连接到一个通道的非易失性存储器装置的数量。
图3是示出根据示例实施例的图2的非易失性存储器装置的框图。
参照图3，非易失性存储器装置(NVM)300可包括控制逻辑电路320、存储器单元阵列330、页缓冲器340、电压生成器350和行解码器360。根据示例实施例，非易失性存储器装置300还可包括图3中示出的存储器接口电路310，并且还可包括例如列逻辑、预解码器、温度传感器、命令解码器、地址解码器等。
控制逻辑电路320通常可控制非易失性存储器装置300内的各种操作。控制逻辑电路320可响应于来自存储器接口电路310的命令CMD和/或地址ADDR而输出各种控制信号。例如，控制逻辑电路320可输出电压控制信号CTRL_vol、行地址X-ADDR和列地址Y-ADDR。
在这种情况下，命令CMD和/或地址ADDR可用于参照图2描述的多个非易失性存储器装置NVM11至NVMmn中的每个。
存储器单元阵列330可包括多个存储器块BLK1至BLKz(z是正整数)，每个存储器块可包括多个存储器单元。存储器单元阵列330可通过位线BL连接到页缓冲器340，并且可通过字线WL、串选择线SSL和地选择线GSL连接到行解码器360。
在一个示例实施例中，存储器单元阵列330可包括三维(3D)存储器单元阵列，并且3D存储器单元阵列可包括多个NAND串。每个NAND串可包括各自连接到字线的垂直堆叠在基底上的存储器单元。美国专利号7,679,133、美国专利号8,553,466、美国专利号8,654,587、美国专利号8,559,235和美国专利申请公开号2011/0233648通过引用包含于此。在一个示例实施例中，存储器单元阵列330可包括二维(2D)存储器单元阵列，并且2D存储器单元阵列可包括沿着行和列方向布置的多个NAND串。
页缓冲器340可包括多个页缓冲器PB1至PBn(n是3或更大的整数)，并且多个页缓冲器PB1至PBn可通过多条位线BL分别连接到存储器单元。页缓冲器340可响应于列地址Y-ADDR而选择位线BL中的至少一条。页缓冲器340可根据操作模式作为写入驱动器或感测放大器进行操作。例如，在编程操作时，页缓冲器340可将与待编程的数据对应的位线电压施加到选择的位线。在读取操作时，页缓冲器340可感测选择的位线的电流或电压以感测存储在存储器单元中的数据。
电压生成器350可基于电压控制信号CTRL_vol生成用于执行编程、读取和擦除操作的各种类型的电压。例如，电压生成器350可生成编程电压、读取电压、编程验证电压、擦除电压等作为字线电压VWL。
行解码器360可响应于行地址X-ADDR而选择多条字线WL中的一条并且可选择多条串选择线SSL中的一条。例如，行解码器360可在编程操作时将编程电压和编程验证电压施加到选择的字线，并且可在读取操作时将读取电压施加到选择的字线。
图4是示出根据示例实施例的适用于非易失性存储器装置的3D V-NAND结构的示图。
例如，在根据示例实施例的图1的存储装置被应用为UFS装置的存储模块的情况下，当UFS装置的存储模块被实现为3D V-NAND型闪存时，构成存储模块的多个存储器块中的每个可由如图4中示出的等效电路表示。
参照图4，非易失性存储器装置的存储器块BLKi表示以三维结构(例如，沿X轴、Y轴、Z轴)形成在基底上的三维存储器块。例如，包括在存储器块BLKi中的多个存储器NAND串可形成在垂直于基底的方向上。
存储器块BLKi可包括连接在位线BL1、BL2和BL3与共源极线CSL之间的多个存储器NAND串NS11至NS33。多个存储器NAND串NS11至NS33中的每个可包括串选择晶体管SST、多个存储器单元MC1、MC2、……、MC8和地选择晶体管GST。尽管在图4中已经示出多个存储器NAND串NS11至NS33中的每个包括八个存储器单元MC1、MC2、……、MC8，但本公开的实施例不限于此。
串选择晶体管SST可连接到相应的串选择线SSL1、SSL2或SSL3。多个存储器单元MC1、MC2、……、MC8可分别连接到相应的栅极线GTL1、GTL2、……、GTL8。栅极线GTL1、GTL2、……、GTL8可与字线对应，并且栅极线GTL1、GTL2、……、GTL8中的一些可与虚设字线对应。地选择晶体管GST可连接到相应的地选择线GSL1、GSL2或GSL3。串选择晶体管SST可连接到相应的位线BL1、BL2或BL3，并且地选择晶体管GST可连接到共源极线CSL。
具有相同高度的栅极线(例如，GTL1)可共同连接，并且地选择线GSL1、GSL2和GSL3以及串选择线SSL1、SSL2和SSL3可分别彼此分离。尽管在图4中已经示出存储器块BLK连接到八条栅极线GTL1、GTL2、……、GTL8和三条位线BL1、BL2和BL3，但是本公开的实施例不限于此。
图5是示出由于热处理而导致的存储器单元的劣化的曲线图。
在下文中，存储器单元将被描述为存储2位数据的多层单元(MLC)。然而，对存储器单元的描述不限于此，并且还可应用于例如存储1位数据的单层单元(SLC)和/或存储3位数据的三层单元(TLC)。
参照图1至图5，构成存储器单元阵列330的浮栅晶体管MC1至MC8可被编程为四种逻辑状态之一。例如，构成存储器单元阵列330的浮栅晶体管MC1至MC8可形成被编程为第一逻辑状态的第一单元分布电压。另外，构成存储器单元阵列330的浮栅晶体管MC1至MC8可形成被编程为第二逻辑状态的第二单元分布电压。另外，构成存储器单元阵列330的浮栅晶体管MC1至MC8可形成被编程为第三逻辑状态的第三单元分布电压。另外，构成存储器单元阵列330的浮栅晶体管MC1至MC8可形成被编程为第四逻辑状态的第四单元分布电压。
也就是说，构成存储器单元阵列330的存储器单元MC1至MC8可被配置为存储2位数据的多层单元(MLC)。
例如，第一逻辑状态可以是擦除状态E。擦除状态E可表示多个浮栅晶体管MC1至MC8被擦除的状态，第二逻辑状态至第四逻辑状态P1、P2和P3可表示多个浮栅晶体管MC1至MC8被编程的状态。多个浮栅晶体管MC1至MC8可具有与四个逻辑状态对应的四个阈值电压分布。多个浮栅晶体管MC1至MC8的逻辑状态可由多个验证电压确定。
在这种情况下，在制造之后对存储装置200进行组装的处理中(例如，在对购买存储系统的客户的板进行组装期间)，高温热处理可被执行。在这种情况下，多个浮栅晶体管MC1至MC8的阈值电压分布可被改变。也就是说，由于高温热处理，存储器单元阵列330的存储器单元MC1至MC8可劣化。
例如，表示擦除状态E的阈值电压分布可由于高温热处理而被改变为劣化的擦除状态E'。另外，表示编程状态P1的阈值电压分布可由于高温热处理被改变为劣化的编程状态P1'。另外，表示编程状态P2的阈值电压分布可由于高温热处理被改变为劣化的编程状态P2'。另外，表示编程状态P3的阈值电压分布可由于高温热处理被改变为劣化的编程状态P3'。
也就是说，表示擦除状态E的阈值电压(Vth)分布和表示编程状态P1、P2和P3的阈值电压分布可由于热处理被改变为收敛(converge)到收敛区域C_R或向收敛区域收敛的分布E'、P1'、P2'和P3'。
在图5中，收敛区域C_R被示出为形成在大于擦除状态E并且小于第一编程状态P1的第一电压v1与第二电压v2之间。然而，收敛区域C_R不限于此。例如，根据示例实施例，由于因素(诸如例如，热处理条件和存储装置200的配置的差异)，可在另一区域中生成收敛区域C_R。
由于施加到存储装置200的热处理，在存储器单元中可发生劣化，使得多个编程状态之间的间隔可变窄，并且多个编程状态之间的信息可失真。
在这种情况下，根据示例实施例的存储装置200可通过已经从存储装置200的外部(例如，从主机100)接收到用于编程保护电压的保护命令的存储控制器210的保护操作，来防止存储器单元MC1至MC8的劣化，以为上述高温热处理做准备。
在下文中，作为示例，将描述存储装置200从主机100接收保护命令。然而，本公开的实施例不限于此。例如，根据实施例，存储装置200还可从除主机100之外的另一外部装置接收保护命令。
这将在下面参照图6至图9详细描述。
图6是根据示例实施例的编程存储装置的保护电压的曲线图。
参照图1至图6，在存储装置200中执行高温热处理之前，可将保护图案(protecting pattern)P_P预编程在收敛区域C_R中。例如，从主机100接收包括保护命令信息的命令CMD的控制逻辑电路320可将控制电压CTRL_vol发送给电压生成器350，使得在收敛区域C_R中生成保护图案P_P。例如，控制逻辑电路320可将包括保护电压Vol_P信息的控制电压CTRL_vol发送给电压生成器350。
此后，可通过行解码器360在期望位置处的存储器单元中生成保护图案P_P，使得生成可防止或减少由于存储器单元阵列330的存储器单元的高温热处理导致的劣化的保护图案P_P。
基于高温热处理被执行之前从主机100接收到的包括保护命令信息的命令CMD，可在存储器单元中预先形成保护图案P_P，因此，这可预先防止存储器单元的劣化。
在这种情况下，可通过保护电压Vol_P被一次注入的一次编程(one shotprogram)，将保护图案P_P编程并形成在收敛区域C_R中。
另外，数据可不单独存储在通过保护电压编程的保护图案P_P中。
另外，可通过管理命令集发送包括保护命令信息的命令CMD。例如，可通过管理命令集中的固件提交命令，将包括保护命令信息的命令CMD从主机100发送给存储装置200。
图7是示出根据示例实施例的存储装置的操作方法的梯形图。
参照图1至图7，在制造之后对存储装置200进行组装(例如，对客户的板进行组装)，并且在高温热处理被执行之前，包括用于在收敛区域C_R中生成保护图案P_P的保护命令信息的命令CMD(保护CMD)被发送给存储控制器210(S10)。
此后，存储控制器210将保护电压Vol_P施加到非易失性存储器装置300，以在收敛区域C_R中生成保护图案P_P(S20)。例如，根据示例实施例，存储控制器210可生成保护图案P_P。
此后，当保护图案P_P的生成被完成时，非易失性存储器装置300将保护图案P_P编程成功响应发送给存储控制器210(S30)。
此后，存储控制器210将对包括保护命令信息的命令的响应命令发送给主机100(S40)。
图8是示出根据示例实施例的存储装置的保护单元的操作方法的流程图。
参照图1至图8，当热被施加到存储装置200时，存储装置200可预先确定存储装置200中的存储器单元的阈值电压分布收敛的收敛区域C_R(S200)。例如，还可基于由购买存储装置200的购买者提供的信息来确定收敛区域C_R。
存储装置200可通过在热被施加到存储装置200之前将保护电压施加到收敛区域C_R来生成保护图案P_P(S210)。
此后，可对存储装置200执行热处理(S220)。
在这种情况下，由于在存储装置200中预先生成保护图案P_P，因此，可使由于执行热处理而导致在存储装置200中的存储器单元中发生的劣化最小化或减少。
图9是示出根据示例实施例的对存储装置执行热处理的情况的流程图。
图9示例性地描述了对存储装置执行热处理的情况。将理解，对存储装置执行热处理的情况不限于此。
参照图1至图9，假设在制造之后对存储装置200进行组装的处理中(例如，在对客户的板进行组装期间)发生故障(S100)。在制造之后对存储装置200进行组装的处理中(例如，在对客户的板的进行组装期间)发生的故障可以是例如在制造之后(例如，在对客户的板进行组装期间)存储装置被组装到的外围组件中发生故障的情况。
在这种情况下，在分离存储装置200(例如，从客户的板分离)、修复缺陷并且然后对组装存储装置200进行重新组装之后，可在存储装置200中发生高温热处理。
由于高温热处理，存储装置200的存储器单元阵列330中的存储器单元可劣化。因此，在发生高温热处理发生之前，存储装置200可接收命令CMD，该命令CMD包括用于通过将保护电压Vol_P编程在收敛区域C_R中来生成保护图案P_P的保护命令信息(S110)。
通过这样实施，可在存储器单元阵列330中的存储器单元中生成保护图案P_P。
此后，在对存储装置200进行组装的处理中进行热处理(S120)。
此后，重新下载已经发生故障的存储系统10或存储装置200的备份数据(S130)。
图10是示出根据示例实施例的包括存储系统的系统的框图。
图10中示出的系统1000可以是移动系统(诸如例如移动电话、智能电话、平板个人计算机(PC)、可穿戴装置、医疗保健装置或物联网(IOT)装置)。然而，图10中示出的系统1000不限于此。例如，根据实施例，系统1000可以是个人计算机、膝上型计算机、服务器、媒体播放器、汽车装置(诸如，导航装置)等。
参照图10，系统1000可包括主处理器1100、存储器1200a和1200b以及存储装置1300a和1300b。系统1000还可包括图像拍摄装置1410、用户输入装置1420、传感器1430、通信装置1440、显示器1450、扬声器1460、电源装置1470和连接接口1480中的一个或多个。
主处理器1100可控制系统1000的整体操作(例如，构成系统1000的其他组件的操作)。主处理器1100可被实现为例如通用处理器、专用处理器、应用处理器等。
主处理器1100可包括一个或多个中央处理器(CPU)核1110以及用于控制存储器1200a和1200b和/或存储装置1300a和1300b的控制器1120。根据示例实施例，主处理器1100还可包括作为用于高速数据运算(诸如，人工智能(AI)数据运算)的专用电路的加速器1130。这样的加速器1130可包括例如图形处理器(GPU)、神经处理器(NPU)、数据处理器(DPU)等，并且还可被实现为物理上独立于主处理器1100的其他组件的单独的芯片。
存储器1200a和1200b可用作系统1000的主存储器单元，并且可包括易失性存储器(诸如例如，静态随机存取存储器(SRAM)和/或动态随机存取存储器(DRAM))和非易失性存储器(诸如例如，闪存、相变随机存取存储器(PRAM)和/或电阻式随机存取存储器(RRAM))。存储器1200a和1200b也可与主处理器1100实现在同一封装件。
存储装置1300a和1300b可用作不管是否被供应电力都存储数据的非易失性存储器装置，并且可具有比存储器1200a和1200b的存储容量相对大的存储容量。存储装置1300a和1300b可包括存储控制器(STRG CTRL)1310a和1310b以及分别在存储控制器1310a和1310b的控制下存储数据的非易失性存储器(NVM)1320a和1320b。非易失性存储器1320a和1320b可包括具有2维(2D)结构或3维(3D)垂直NAND(V-NAND)结构的闪存，以及其他类型的非易失性存储器(诸如例如，PRAM和/或RRAM)。
存储装置1300a和1300b可包括根据示例实施例的存储装置200。
存储装置1300a和1300b可在它们与主处理器1100物理分离的状态下被包括在系统1000中，或者可与主处理器1100实现在同一封装件中。另外，存储装置1300a和1300b可具有诸如固态装置(SSD)或存储卡的形式，以通过接口(诸如，下面将描述的连接接口1480)可拆卸地结合到系统1000的其他组件。这样的存储装置1300a和1300b可以是应用了标准协议(诸如例如，通用闪存(UFS)、嵌入式多媒体卡(eMMC)或非易失性存储器快速(NVMe))的装置，但不必限于此。
图像拍摄装置1410可拍摄静止图像或运动图像，并且可以是例如相机、摄像机和/或网络摄像头等。
用户输入装置1420可接收从系统1000的用户输入的各种类型的数据，并且可以是例如触摸板、键区、键盘、鼠标、麦克风等。
传感器1430可感测可从系统1000的外部获取的各种类型的物理量，并将感测到的物理量转换为电信号。这样的传感器1430可以是例如温度传感器、压力传感器、照度传感器、位置传感器、加速度传感器、生物传感器、陀螺仪等。
通信装置1440可根据各种通信协议将信号发送给系统1000外部的其他装置和从系统1000外部的其他装置接收信号。这样的通信装置1440可被实现为包括例如天线、收发机、调制解调器等。
显示器1450和扬声器1460可分别用作向系统1000的用户输出视觉信息和听觉信息的输出装置。
电源装置1470可适当地转换从嵌入在系统1000中的电池和/或外部电源供应的电力，并且将转换后的电力供应给系统1000的各个组件。
连接接口1480可提供系统1000与连接到系统1000的外部装置之间的连接，以能够将数据发送给系统1000和从系统1000接收数据。连接接口1480可以以各种接口方式(诸如例如，高级技术附件(ATA)、串行ATA(SATA)、外部SATA(e-SATA)、小型计算机系统接口(SCSI)、串行连接SCSI(SAS)、外围组件互连(PCI)、PCI快速(PCIe)、NVM快速(NVMe)、电气与电子工程师协会(IEEE)1394、通用串行总线(USB)、安全数字(SD)卡、多媒体卡(MMC)、嵌入式多媒体卡(eMMC)、通用闪存(UFS)、嵌入式UFS(eUFS)和紧凑型闪存(CF)卡接口)实现。
如在本公开的领域中传统的那样，在功能块、单元和/或模块方面描述并且在附图中示出示例实施例。本领域技术人员将理解，这些块、单元和/或模块由电子(或光学)电路(诸如，逻辑电路、分立组件、微处理器、硬连线电路、存储器元件、布线连接等)物理地实现，该电子(或光学)电路可使用基于半导体的制造技术或其他制造技术形成。在块、单元和/或模块由微处理器或类似物实现的情况下，它们可使用软件(例如，微代码)被编程以执行在此讨论的各种功能，并且可可选地由固件和/或软件驱动。可选地，每个块、单元和/或模块可由专用硬件实现，或者被实现为执行一些功能的专用硬件和执行其他功能的处理器(例如，一个或多个编程的微处理器和相关联的电路)的组合。
虽然已经照本公开的实施例具体示出和描述了本公开，但是本领域普通技术人员将理解，在不脱离由所附权利要求限定的本公开的精神和范围的情况下，可在其中进行形式和细节上的各种改变。

Claims (20)

1.一种存储装置，包括：
存储控制器，在所述存储装置被执行热处理之前接收保护命令，并且通过将保护电压编程在收敛区域中来生成保护图案，在所述存储装置被执行热处理之后，所述存储装置中的多个存储器单元的阈值电压分布向收敛区域收敛。
2.根据权利要求1所述的存储装置，其中，保护电压通过一次编程被编程。
3.根据权利要求1所述的存储装置，还包括：
存储器装置，包括存储数据的非易失性存储器，
其中，存储控制器在接收到保护命令时将保护电压编程在非易失性存储器中。
4.根据权利要求3所述的存储装置，其中，数据不存储在所述多个存储器单元之中的被编程保护电压的存储器单元中。
5.根据权利要求1所述的存储装置，其中，保护命令通过管理命令集被发送。
6.根据权利要求5所述的存储装置，其中，保护命令通过固件提交命令被发送。
7.根据权利要求1至权利要求6中的任意一项所述的存储装置，其中，收敛区域是电压区域，并且收敛区域高于第一单元分布电压。
8.根据权利要求7所述的存储装置，其中，收敛区域低于不同于第一单元分布电压的第二单元分布电压。
9.一种存储装置的操作方法，所述操作方法包括：
通过存储控制器接收保护命令，保护命令用于通过将保护电压编程在收敛区域中来生成保护图案，当所述存储装置被执行热处理时，所述存储装置中的多个存储器单元的阈值电压分布向收敛区域收敛；
通过将从存储控制器接收的保护电压施加到存储数据的非易失性存储器，来将保护图案编程在收敛区域中；以及
将指示保护图案被编程在非易失性存储器中的响应从非易失性存储器发送给存储控制器。
10.根据权利要求9所述的操作方法，其中，保护电压通过一次编程被编程。
11.根据权利要求9所述的操作方法，其中，数据不存储在所述多个存储器单元之中的被编程保护电压的存储器单元中。
12.根据权利要求9所述的操作方法，其中，保护命令通过管理命令集被发送。
13.根据权利要求12所述的操作方法，其中，保护命令通过固件提交命令被发送。
14.根据权利要求9至权利要求13中的任意一项所述的操作方法，其中，收敛区域是电压区域，并且收敛区域高于第一单元分布电压。
15.根据权利要求14所述的操作方法，其中，收敛区域低于不同于第一单元分布电压的第二单元分布电压。
16.一种保护单元的操作方法，所述操作方法包括：
确定收敛区域，当热被施加到存储装置时，存储装置中的多个存储器单元的阈值电压分布向收敛区域收敛；
在热被施加到存储装置之前，将保护电压编程在收敛区域中；以及
对存储装置执行热处理。
17.根据权利要求16所述的操作方法，其中，保护电压通过一次编程被编程。
18.根据权利要求16所述的操作方法，其中，数据不存储在所述多个存储器单元之中的被编程保护电压的存储器单元中。
19.根据权利要求16所述的操作方法，其中，收敛区域是电压区域，并且收敛区域高于第一单元分布电压。
20.根据权利要求19所述的操作方法，其中，收敛区域低于不同于第一单元分布电压的第二单元分布电压。
CN202211310177.2A 2021-11-15 2022-10-25 存储装置及其操作方法 Pending CN116129975A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2021-0156466 2021-11-15
KR1020210156466A KR102508118B1 (ko) 2021-11-15 2021-11-15 스토리지 장치 및 그 동작 방법

Publications (1)

Publication Number Publication Date
CN116129975A true CN116129975A (zh) 2023-05-16

Family

ID=85508409

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211310177.2A Pending CN116129975A (zh) 2021-11-15 2022-10-25 存储装置及其操作方法

Country Status (3)

Country Link
US (1) US20230153030A1 (zh)
KR (1) KR102508118B1 (zh)
CN (1) CN116129975A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230153030A1 (en) * 2021-11-15 2023-05-18 Samsung Electronics Co., Ltd. Storage device and operating method thereof

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100697285B1 (ko) * 2005-05-11 2007-03-20 삼성전자주식회사 워드라인과 선택라인 사이에 보호라인을 가지는 낸드플래시 메모리 장치
KR20070035277A (ko) * 2005-09-27 2007-03-30 삼성전자주식회사 스텝형 컨버전스 프로그램 스킴을 구비한 플래시 메모리장치
KR101430169B1 (ko) * 2007-09-11 2014-08-14 삼성전자주식회사 비휘발성 메모리 소자의 프로그램 방법
KR20090086815A (ko) * 2008-02-11 2009-08-14 삼성전자주식회사 메모리 장치 및 메모리 열처리 방법
JP2011159351A (ja) * 2010-01-29 2011-08-18 Toshiba Corp 不揮発性半導体記憶装置および不揮発性メモリシステム
KR20140145835A (ko) * 2013-06-14 2014-12-24 삼성전자주식회사 리스크 보호 저장 장치 및 그것의 리스크 보호 방법
US9702385B2 (en) * 2014-05-15 2017-07-11 Iscar, Ltd. Machine tool assembly configured for swift disassembly
KR102309841B1 (ko) * 2015-08-24 2021-10-12 삼성전자주식회사 표면 실장 기술의 적용에 따른 메모리 셀의 문턱 전압 산포 변화 복구 기능을 갖는 데이터 스토리지 및 그것의 동작 방법
US11574691B2 (en) * 2016-02-24 2023-02-07 Samsung Electronics Co., Ltd. Memory device and memory system
CN105762075A (zh) * 2016-05-11 2016-07-13 上海华虹宏力半导体制造有限公司 用于改善器件电学性能的方法以及半导体制造方法
US20190371405A1 (en) * 2018-05-30 2019-12-05 Circuit Blvd., Inc. Method of filling up data on open-channel solid state drive (ssd) and an apparatus performing the same
KR102617411B1 (ko) * 2018-08-31 2023-12-26 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작방법
US10978145B2 (en) * 2019-08-14 2021-04-13 Sandisk Technologies Llc Programming to minimize cross-temperature threshold voltage widening
US11069412B2 (en) * 2019-12-13 2021-07-20 Micron Technology, Inc. Managing pre-programming of a memory device for a reflow process
US11043266B1 (en) * 2020-06-15 2021-06-22 Western Digital Technologies, Inc. Multi-level read after heating event in non-volatile storage
JP2022014710A (ja) * 2020-07-07 2022-01-20 キオクシア株式会社 メモリシステム
KR102317788B1 (ko) * 2021-05-14 2021-10-26 삼성전자주식회사 스토리지 장치 및 스토리지 컨트롤러의 동작 방법
KR102508118B1 (ko) * 2021-11-15 2023-03-08 삼성전자주식회사 스토리지 장치 및 그 동작 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230153030A1 (en) * 2021-11-15 2023-05-18 Samsung Electronics Co., Ltd. Storage device and operating method thereof

Also Published As

Publication number Publication date
KR102508118B1 (ko) 2023-03-08
US20230153030A1 (en) 2023-05-18

Similar Documents

Publication Publication Date Title
CN101833996B (zh) 非易失性存储设备及其读取方法
CN105869677B (zh) 用于内部执行读取-验证操作的存储器装置及其操作方法和存储器系统
US20140047246A1 (en) Flash memory device including key control logic and encryption key storing method
TW201608569A (zh) 半導體記憶體裝置及其操作方法
CN110942795B (zh) 存储器系统、其操作方法以及非易失性存储器装置
US11482263B2 (en) Non-volatile memory device, controller for controlling the same, storage device including the same, and reading method thereof
KR20140006460A (ko) 불휘발성 메모리 장치, 그것의 동작 방법 및 그것을 포함하는 데이터 저장 장치
KR20200132671A (ko) 메모리 셀의 잘못된 형상 완화
US11682467B2 (en) Nonvolatile memory device, controller for controlling the same, storage device including the same, and reading method of the same
KR20140001535A (ko) 스토리지 시스템 및 그것의 데이터 관리 방법
CN111177039A (zh) 数据存储设备、其操作方法及包括其的存储系统
US9570178B2 (en) Semiconductor memory device and operating method thereof
CN116129975A (zh) 存储装置及其操作方法
US10755798B2 (en) Recovering data from a faulty memory block in a memory system
KR20180051984A (ko) 반도체 메모리 장치 및 그것의 동작 방법
EP4180977A1 (en) Parameter change command for storage device interface tuning
US11868647B2 (en) Nonvolatile memory device, with valley search for threshold voltage, memory controller, and reading method of storage device including the same
US20220139486A1 (en) Storage device including nonvolatile memory device, operating method of storage device, and operating method of electronic device including nonvolatile memory device
CN114675781A (zh) 存储控制器和包括该存储控制器的存储系统
KR20210094696A (ko) 비휘발성 메모리 장치, 스토리지 장치, 및 그것의 프로그램 방법
KR20140030569A (ko) 불휘발성 메모리 장치 및 그것의 동작 방법
EP4184332A1 (en) Storage controller and storage device including the same
KR102545465B1 (ko) 스토리지 컨트롤러 및 이를 포함하는 스토리지 장치
US10984883B1 (en) Systems and methods for capacity management of a memory system
US20230141554A1 (en) Memory device, memory system, and method of operating the memory system

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication