KR20140145835A - 리스크 보호 저장 장치 및 그것의 리스크 보호 방법 - Google Patents

리스크 보호 저장 장치 및 그것의 리스크 보호 방법 Download PDF

Info

Publication number
KR20140145835A
KR20140145835A KR1020130068504A KR20130068504A KR20140145835A KR 20140145835 A KR20140145835 A KR 20140145835A KR 1020130068504 A KR1020130068504 A KR 1020130068504A KR 20130068504 A KR20130068504 A KR 20130068504A KR 20140145835 A KR20140145835 A KR 20140145835A
Authority
KR
South Korea
Prior art keywords
risk protection
trim
storage device
command
risk
Prior art date
Application number
KR1020130068504A
Other languages
English (en)
Inventor
박영진
이원석
정화진
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020130068504A priority Critical patent/KR20140145835A/ko
Priority to US14/269,493 priority patent/US20140372829A1/en
Publication of KR20140145835A publication Critical patent/KR20140145835A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check

Abstract

본 발명에 따른 저장 장치는 적어도 하나의 비휘발성 메모리 장치; 및 상기 적어도 하나의 비휘발성 메모리 장치를 제어하는 메모리 제어기를 포함한다. 상기 메모리 제어기는, 상기 저장 장치의 전반적인 동작을 제어하고, 가비지 컬렉션을 수행하거나 트림 명령에 응답하여 트림 동작을 수행하는 적어도 하나의 프로세서; 및 리스크 보호 신호/명령에 응답하여 상기 가비지 컬렉션/상기 트림 동작의 온오프를 제어하는 리스크 보호 동작을 수행하는 리스크 보호 제어기를 포함한다.

Description

리스크 보호 저장 장치 및 그것의 리스크 보호 방법{RISK PROTECTION STORAGE DEVICE AND RISK PRTECTION METHOD THEROF}
본 발명은 리스크 보호 저장 장치 및 그것의 리스크 보호 방법에 관한 것이다.
반도체 메모리 장치는 일반적으로 DRAM, SRAM 등과 같은 휘발성 메모리 장치와 EEPROM, FRAM, PRAM, MRAM, 플래시 메모리 등과 같은 비휘발성 메모리 장치로 구분할 수 있다. 휘발성 메모리 장치는 전원이 차단될 때 저장된 데이터를 잃지만, 비휘발성 메모리는 전원이 차단되더라도 저장된 데이터를 보존한다. 특히, 플래시 메모리는 높은 프로그래밍 속도, 낮은 전력 소비, 대용량 데이터 저장 등의 장점을 갖는다. 따라서 플래시 메모리를 기반으로 하는 데이터 저장 장치가 광범위하게 사용되고 있다. 플래시 메모리를 기반으로 하는 데이터 저장 장치에는 기존의 하드 디스크를 대체하고 있는 솔리드 스테이트 드라이브(SSD), SD 카드나 MMC 등과 같은 메모리 카드 등이 있다.
본 발명의 목적은 리스크 발생시 데이터 신뢰성을 향상시키는 저장 장치 및 그것의 리스크 보호 방법을 제공하는데 있다.
본 발명의 실시 예에 따른 적어도 하나의 비휘발성 메모리 장치; 및 상기 적어도 하나의 비휘발성 메모리 장치를 제어하는 메모리 제어기를 포함하는 저장 장치는: 상기 메모리 제어기는, 상기 저장 장치의 전반적인 동작을 제어하고, 가비지 컬렉션 동작을 수행하거나 트림 명령에 응답하여 트림 동작을 수행하는 적어도 하나의 프로세서; 쓰기 동작시 외부로부터 입력된 데이터를 상기 적어도 하나의 비휘발성 메모리 장치에 프로그램하기 위하여 임시로 저장하거나, 읽기 동작시 상기 적어도 하나의 비휘발성 메모리 장치로부터 읽혀진 데이터를 상기 외부로 출력하기 위하여 임시로 저장하는 버퍼 메모리; 상기 쓰기 동작시 버퍼 메모리에 저장된 데이터에 대응하는 적어도 하나의 에러 정정 코드를 발생하거나, 상기 읽기 동작시 적어도 하나의 에러 정정 코드를 이용하여 상기 읽혀진 데이터의 에러를 정정하는 에러 정정 회로; 및 내부적으로 발생된 리스크 보호 신호 혹은 외부적으로 입력된 리스크 보호 명령에 응답하여 상기 가비지 컬렉션 동작의 온오프를 제어하거나 혹은 상기 트림 동작의 온오프를 제어하는 리스크 보호 동작을 수행하는 리스크 보호 제어기를 포함한다.
실시 예에 있어서, 사용자의 선택에 의해 상기 리스크 보호 신호를 발생하는 온/오프 스위치를 더 포함한다.
실시 예에 있어서, 상기 리스크 보호 신호는 상기 저장 장치의 일부 영역 혹은 전체 영역에 대한 포맷 동작시 발생된다.
실시 예에 있어서, 상기 저장 장치를 관리하는 외부의 운영 시스템은 포맷, 빠른 포맷 혹은 디스크 초기화 동작과 관련된 포맷 명령을 상기 저장 장치로 전송하고, 상기 포맷명령은 상기 리스크 보호 명령을 포함한다.
실시 예에 있어서, 외부의 운영 시스템에 설치되며 상기 저장 장치를 펌웨어적으로 관리하는 마법사 프로그램은 상기 저장 장치에 대한 포맷 이벤트를 감지하고, 상기 포맷 이벤트 감지시 상기 리스크 보호 명령을 발생한다.
실시 예에 있어서, 상기 외부에서 상기 저장 장치의 특정 영역을 억세스할 때 상기 리스크 보호 신호를 발생하는 억세스 감지기를 더 포함한다.
실시 예에 있어서, 상기 특정 영역은 마스터 부트 레코드(master boot recode; MBR)이다.
실시 예에 있어서, 상기 트림 동작이 오프되는 트림 오프 구간은 사용자에 의해 선택적으로 설정된다.
실시 예에 있어서, 상기 리스크 보호 동작은 상기 메모리 제어기에 펌웨어로 구현되고, 상기 펌웨어는 상기 저장 장치를 관리하는 외부의 운영 시스템에서 발행된 포맷 명령, 파일 변경 명령, 혹은 파일 삭제 명령에 응답하여 상기 리스크 보호 동작을 수행할지를 판별하고, 상기 저장 장치를 관리하는 관리 마법사 프로그램에 의해 사용자가 설정한 트림 동작 모드에 따라 상기 리스크 보호 동작을 수행한다.
실시 예에 있어서, 상기 트림 동작 모드는 포맷 동작을 수행하는 트림 포맷 모드와 파일 삭제를 수행하는 트림 삭제 모드를 포함한다.
실시 예에 있어서, 상기 리스크 보호 동작은 리스크 발생 이후에 부팅 회수를 근거로 하여 시작된다.
실시 예에 있어서, 상기 저장 장치는 SSD, eMMC, SD 카드 중 어느 하나이다.
본 발명의 실시 예에 따른 호스트의 요청에 따라 데이터를 입출력하는 저장 장치의 리스크 보호 방법은: 트림 명령에 응답하여 트림 동작을 수행하는 단계; 삭제 이벤트 발생 시 혹은 마스트 부트 레코드 억세스 시 리스크 보호 명령을 발생하는 단계; 및 상기 리스크 보호 명령에 응답하여 상기 트림 동작의 온/오프를 제어하는 단계를 포함한다.
실시 예에 있어서, 상기 리스크 보호 명령에 응답하여 상기 트림 동작을 사전에 결정된 시간 동안 일시적으로 오프시키는 단계를 더 포함한다.
실시 예에 있어서, 상기 리스크 보호 명령에 응답하여 상기 트림 동작을 영구적으로 오프시키는 단계를 더 포함한다.
상술한 바와 같이 본 발명에 따른 저장 장치 및 그것의 리스크 보호 방법은 리스크 발생시 가비지 컬렉션/트림 동작의 온/오프를 제어함으로써, 데이터 복구에 대한 신뢰성을 향상시킬 수 있다.
도 1은 본 발명의 실시 예에 따른 저장 장치에 대한 제 1 실시 예를 보여주는 블록도이다.
도 2는 본 발명의 실시 예에 따른 저장 장치의 포맷 동작시 리스크 보호 동작을 설명하기 위한 도면이다.
도 3은 본 발명의 실시 예에 따른 포맷 동작시 리스크 보호 동작을 예시적으로 보여주는 도면이다.
도 4는 본 발명의 실시 예에 따른 마스터 부트 레코드 억세스 시 리스크 보호 동작을 예시적으로 보여주는 도면이다.
도 5는 본 발명의 실시 예에 따른 부팅 회수를 근거로 하여 리스크 보호 동작을 수행하는 것을 예시적으로 보여주는 도면이다.
도 6은 본 발명의 실시 예에 따라 스위치 온/오프 동작에 따른 리스크 보호 동작을 예시적으로 보여주는 도면이다.
도 7은 본 발명의 실시 예에 따른 펌웨어로 구성된 트림 보호 동작을 개념적으로 설명하기 위한 도면이다.
도 8은 본 발명의 실시 예에 따른 저장 장치의 리스크 보호 방법을 예시적으로 보여주는 흐름도이다.
도 9는 본 발명의 실시 예에 따른 저장 장치에 대한 제 2 실시 예를 보여주는 블록도이다.
도 10은 본 발명의 실시 예에 따른 eMMC를 예시적으로 보여주는 블록도이다.
도 11은 본 발명의 실시 예에 따른 UFS 시스템을 예시적으로 보여주는 블록도이다.
도 12는 본 발명의 실시 예에 따른 모바일 장치를 예시적으로 보여주는 블록도이다.
아래에서는 도면들을 이용하여 본 발명의 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있을 정도로 본 발명의 내용을 명확하고 상세하게 기재할 것이다.
일반적으로 저장 장치는 가비지 컬렉션(garbage collection) 동작, 트림(TRIM) 동작 등을 통하여 무효 데이터를 처리함으로써, 성능 향상을 꾀한다. 가비지 컬렉션(garbage collection) 동작은 메모리 블록의 유효 데이터를 다른 메모리 블록에 병합(merge) 하고, 원래의 메모리 블록을 소거한다. 가비지 컬렉션은 저장 장치의 정책에 따라 수행되거나, 외부의 명령에 의해 수행될 수 있다. 또한, 트림(TRIM) 동작은 다음 쓰기 동작의 속도 향상을 위하여 저장 장치의 무효화 데이터에 대응하는 메모리 블록을 미리 소거(삭제)해 두는 것을 의미한다. 트림 동작에 대한 자세한 것은, 삼성전자에서 출원되었으며 이 출원의 참고 문헌으로 결합된 미국 등록 특허 번호 US 7,802,054, US 8,051,258, US 8,122,193, US 8,122,198 및 미국 공개 특허 번호 US 2012-0144090, US 2012/0311237에 설명될 것이다.
상술 된 바와 같이, 일반적인 저장 장치에서 가비지 컬렉션 동작은 저장 장치의 정책 혹은 외부의 명령에 따라 즉시 수행되고, 트림 동작도 트림 명령(trim command)에 응답하여 곧바로 수행된다. 예를 들어, 사용자가 저장 장치의 일부 혹은 전체에 대한 포맷 이벤트 혹은 파일 삭제 이벤트 발생할 때, 곧바로 가비지 컬렉션/트림 동작이 수행된다. 이 때문에 사용자의 실수에 의하여 혹은 바이러스에 의한 포맷/삭제 동작이 수행된 후에는, 포맷된/삭제된 데이터 복구가 기술적으로 어려울 수 있다.
본 발명의 실시 예에 따른 저장 장치는, 가비지 컬렉션 동작(garbage collection operation) 혹은 트림 동작(TRIM operation) 등과 같은 데이터 처리 동작시 발생 될 수 있는 리스크(risk)를 보호하기 위한 리스크 보호(risk protection) 동작을 수행할 수 있다. 여기서, 리스크 보호 동작은 하드웨어/소프트웨어/펌웨어 등 다양한 방법으로 가비지 컬렉션 동작/트림 동작의 온/오프(ON/OFF)를 제어하도록 구현될 수 있다.
한편, 본 발명이 가비지 컬렉션 동작과 트림 동작에만 제한되지 않을 것이다. 본 발명은 가비지 컬렉션/트림 동작과 유사한 어떠한 데이터 처리 동작에도 적용 가능하다.
도 1은 본 발명의 실시 예에 따른 저장 장치(1000)에 대한 제 1 실시 예를 보여주는 블록도이다. 도 1을 참조하면, 저장 장치(1000)는 복수의 비휘발성 메모리 장치들(1100) 및 그것들을 제어하는 메모리 제어기(1200)를 포함한다. 실시 예에 있어서, 저장 장치(1000)는 SSD(solid state drive), EMMC(embedded multimedia card), SD(secure digital) 카드, USB Flash 등과 같은 장치일 수 있다.
비휘발성 메모리 장치들(1100) 각각은 적어도 하나의 비트를 저장하는 메모리 셀들로 구성된 복수의 메모리 블록들을 포함할 수 있다. 본 발명에 따른 비휘발성 메모리 장치들(1100) 각각은 낸드 플래시 메모리(NAND Flash Memory), 수직형 낸드 플래시 메모리(Vertical NAND, 이하, 'VNAND'라고 함), 노아 플래시 메모리(NOR Flash Memory), 저항성 램(Resistive Random Access Memory: RRAM), 상변화 메모리(Phase-Change Memory: PRAM), 자기저항 메모리(Magnetoresistive Random Access Memory: MRAM), 강유전체 메모리(Ferroelectric Random Access Memory: FRAM), 스핀주입 자화반전 메모리(Spin Transfer Torque Random Access Memory: STT-RAM) 등이 될 수 있다.
또한, 본 발명의 비휘발성 메모리 장치들(1100) 각각은 3차원 어레이 구조(three-dimensional array structure)로 구현될 수 있다. 본 발명은 전하 저장층이 전도성 부유 게이트로 구성된 플래시 메모리 장치는 물론, 전하 저장층이 절연막으로 구성된 차지 트랩형 플래시(charge trap flash; CTF)에도 모두 적용 가능하다. 또한, 비휘발성 메모리 장치들(1100)은 옵션적으로 외부 고전압(Vpp)을 제공받도록 구현될 수 있다.
메모리 제어기(1200)는 복수의 채널들(CH1 ~ CHi, i는 2 이상의 정수)을 통하여 비휘발성 메모리 장치들(1100)에 연결된다. 메모리 제어기(1200)는 적어도 하나의 프로세서(1210), 버퍼 메모리(1220), 에러 정정 회로(1230), 리스크 보호 제어기(1240), 호스트 인터페이스(1250) 및 비휘발성 메모리 인터페이스(1260)를 포함한다.
적어도 하나의 프로세서(1210)는 저장 장치(1000)의 전반적인 동작을 제어할 수 있다. 버퍼 메모리(1220)는 메모리 제어기(1200)의 구동에 필요한 데이터를 임시로 저장할 것이다. 버퍼 메모리(1220)는 쓰기 동작시 외부로부터 입력된 데이터를 비휘발성 메모리 장치들(1100)에 프로그램하기 위하여 임시로 저장하거나, 읽기 동작시 비휘발성 메모리 장치들(1100)로부터 읽혀진 데이터를 외부로 출력하기 위하여 임시로 저장한다. 실시 예에 있어서, 버퍼 메모리(1220)는 데이터 혹은 명령을 저장하는 복수의 메모리 라인들을 포함할 수 있다. 여기서 복수의 메모리 라인들은, 프로세서(1210)에서 직접 억세스하는 캐시 라인들에 다양한 방법으로 맵핑 될 수 있다. 여기서 캐시 라인들은 프로세서(1210) 내부에 존재하거나 혹은 프로세서(1210) 외부에 별도로 구현될 수 있다.
에러 정정 회로(1230)는 쓰기 동작에서 프로그램될 데이터의 에러 정정 코드 값을 계산하고, 읽기 동작에서 읽혀진 데이터를 에러 정정 코드 값에 근거로 하여 에러 정정하고, 데이터 복구 동작에서 비휘발성 메모리 장치(1100)로부터 읽혀진 데이터의 에러를 정정할 수 있다. 또한, 도시되지 않았지만 저장 장치(1000)는 메모리 제어기(1200)를 구동하는 데 필요한 코드 데이터를 저장하는 코드 메모리가 더 포함될 수 있다. 코드 메모리는 비휘발성 메모리 장치(예를 들어, PRAM, MRAM 등)로 구현될 수 있다.
리스크 보호 제어기(1240)는 내부에서 발생된 리스크 보호 신호에 응답하거나 외부에서 입력된 리스트 보호 명령(혹은 메시지)에 응답하여 가비지 컬렉션/트림 동작의 온/오프를 제어하는 리스크 보호 동작을 수행할 수 있다.
실시 예에 있어서, 리스크 보호 신호는 저장 장치(1000)의 리스트 보호 동작에 대한 사용자의 온/오프 스위치 동작에 대응하여 발생 될 수 있다.
실시 예에 있어서, 리스크 보호 신호는 호스트의 포맷 요청 혹은 파일 삭제 요청시 자동으로 발생 될 수 있다.
실시 예에 있어서, 리스크 보호 신호는 외부로부터 저장 장치(1000)의 특정 영역에 대한 억세스 요청을 입력 받을 때 발생 될 수 있다. 여기서 특정 영역은 예를 들어, 마스터 부트 레코드(master boot recode; MBR) 일 수 있다.
실시 예에 있어서, 리스크 보호 신호는 외부로부터 가비지 컬렉션 명령 혹은 트림 명령을 입력 받을 때 발생 될 수 있다. 특히, 리스크 보호 신호는 트림 명령을 입력 받을 때, 저장 장치(1000)의 상태에 따라 발생 여부가 결정될 수 있다.
실시 예에 있어서, 리스크 보호 신호는 저장 장치(1000)에 사용되지 않은 메모리 블록들의 개수가 소정의 비율 이상일 때 발생 될 수 있다.
본 발명의 리스크 보호 제어기(1240)는 내부적으로 발생된 리스크 보호 신호에 응답하여 가비지 컬렉션/트림 동작을 일시적으로 지연시키거나, 영구적으로 취소할 수 있다.
실시 예에 있어서, 리스크 보호 명령은 외부의 호스트로부터 리스크 보호에 대응하는 벤더 명령(vendor command)으로 구현될 수 있다. 예를 들어, 호스트를 구동하는 OS(operating system)에서 저장 장치(1000)로 전송되는 포맷 메시지에 리스크 보호 명령이 포함될 수 있다.
실시 예에 있어서, 리스크 보호 명령은 포맷 이벤트 혹은 파일 삭제 이벤트를 호스트에 설치된 특정 프로그램에서 감지하고, 감지 결과에 따라 발생 될 수 있다. 여기서 특정 프로그램은 저장 장치(1000)를 관리하기 위한 펌웨어 프로그램이 될 수 있다.
실시 예에 있어서, 리스크 보호 명령은 포맷 이벤트 혹은 파일 삭제 이벤트시 사용자의 선택에 따라 호스트에서 발생 될 수 있다. 본 발명은 포맷 이벤트 혹은 파일 삭제 이벤트에만 제한되지 않을 것이다. 본 발명은 호스트에서 성능 향상을 위하여 저장 장치(1000)의 데이터를 최적화시키기 위한 다양한 종류의 이벤트 시 리스크 보호 명령이 발생 될 수도 있다.
한편, 본 발명은 특정한 이벤트 발생과 상관없이도 사용자의 선택에 의해 리스크 보호 명령이 발생 될 수도 있다. 예를 들어, 사용자가 저장 장치(1000)를 관리하기 위한 펌웨어 프로그램에서 재해 데이터 신뢰성 강화 모드를 선택할 경우, 리스크 보호 명령이 발생 될 수 있다.
한편, 저장 장치(1000)가 외부로부터 리스크 보호 명령을 전송 받아 리스크 보호 동작을 수행하지만, 본 발명이 반드시 여기에 제한될 필요는 없다. 본 발명은 외부로부터 리스크 보호 신호를 전송 받고, 이에 따라 리스크 보호 동작을 수행할 수도 있다. 이때 리스크 보호 신호는 호스트와 저장 장치(1000) 사이의 특정한 라인을 통하여 전송될 수 있다.
본 발명의 리스크 보호 제어기(1240)는 외부적으로 입력된 리스크 보호 명령에 응답하여 가비지 컬렉션/트림 동작을 일시적으로 지연시키거나, 영구적으로 취소할 수 있다.
또한, 리스크 보호 제어기(1240)는 하드웨어적으로 구현되거나, 소프트웨어적으로 구현되거나, 펌웨어적으로 구현될 수 있다. 즉, 리스크 보호 제어기(1240)는 하드웨어/소프트웨어/펌웨어적으로 리스크 보호 동작을 수행할 수 있다. 예를 들어, 리스크 보호 제어기(1240)은 외부로부터 입력된 포맷 명령을 후킹(hooking)함으로써 리스크 보호 동작을 수행하기 위한 소프트웨어일 수 있다.
호스트 인터페이스(1250)는 외부의 장치와 인터페이스 기능을 제공할 수 있다. 비휘발성 메모리 인터페이스(1260)는 비휘발성 메모리 장치(1100)와 인터페이스 기능을 제공할 수 있다.
정리하면, 본 발명의 실시 예에 따른 저장 장치(1000)는 리스크 보호 제어기(1240)를 구비함으로써, 가비지 컬렉션/트림 동작으로 야기될 수 있는 데이터 복구 장해에 대한 리스크를 크게 줄일 수 있다.
아래에서는 트림 동작과 관련된 본 발명의 리스크 보호 동작에 대한 다양한 실시 예들에 대하여 설명하도록 하겠다.
도 2는 본 발명의 실시 예에 따른 저장 장치(1000)의 포맷 동작시 리스크 보호 동작을 설명하기 위한 도면이다. 도 2를 참조하면, 저장 장치(1000)는 트림 온(TRIM ON) 동작을 수행하다가, 포맷 동작시 트림 오프(TRIM OFF) 동작을 수행한다. 여기서 트림 온 동작은, 입력된 트림 명령에 따라 트림 동작을 즉각적으로 시작한다는 의미이다.
실시 예에 있어서, 트림 오프 구간, 즉 리스크 보호 구간은 사용자의 선택에 의해 제어 가능하다. 사용자는 저장 장치(1000)를 관리하기 위한 마법사(magician) 프로그램에 의하여 저장 장치(1000)의 일부 혹은 전체에 대한 포맷 동작을 수행할 수 있다. 여기서 마법사 프로그램은 외부의 운영 시스템(OS system)에 설치되고, 펌웨어적으로 저장 장치(1000)를 관리할 수 있다. 포맷 동작을 시작하기 전, 사용자는 마법사 프로그램에 의하여 리스크 보호 구간을 선택할 수 있다. 예를 들어, 사용자는 포맷 동작시 트림 온 동작 시작 시점을 선택할 수 있다. 예를 들어, 사용자는 마법사 프로그램에 의하여 트림 동작이 하루/이틀/일주일 뒤 시작하도록 혹은 영구적으로 시작하지 않도록 선택할 수 있다.
실시 예에 있어서, 리스크 보호 구간이 지난 후에는 다시 트림 온 동작이 수행될 수 있다.
실시 예에 있어서, 트림 오프 동작은 OS(operating system) 벤더(vender)에 의하여 포맷 명령(혹은, 메시지)에 포함된 트림 오프 정보를 근거로 시작될 수 있다. 즉, 저장 장치(1000)는 전송된 트림 오프 정보를 근거로 하여 트림 오프 동작을 수행할 수 있다.
실시 예에 있어서, 트림 오프 동작은 OS에서 제공되는 포맷 명령을 후킹함으로 마법사 프로그램에 의하여 제어할 수 있다. 예를 들어, 마법사 프로그램은 OS에서 사용자가 포맷과 관련된 시작 버튼을 누르는 것을 감지함으로써, 트림 오프 정보를 저장 장치(1000)로 전송할 수 있다.
실시 예에 있어서, OS가 제공하는 않는 써드파티(third party)의 포맷 프로그램을 사용할 경우, 마법사 프로그램은, 이러한 포맷 프로그램을 감시 및 포맷의 프로파일(profile)을 추가함으로써, 포맷 시도를 발견할 때 트림 오프 명령을 저장 장치로 전송할 수 있다.
실시 예에 있어서, 호스트는 포맷, 빠른 포맷, 디스크 초기화를 감지함으로써 소프트웨어적으로 트림 오프 명령을 발생하고, 발생된 트림 오프 명령을 저장 장치(1000)로 전송할 것이다.
본 발명의 실시 예에 따른 저장 장치(1000)는 포맷 동작시 트림 온/오프를 제어하는 리스크 보호 동작을 수행할 수 있다.
한편, 본 발명의 실시 예에 따른 리스크 보호 동작은 OS(operation system, Windows, MAC, Linux ....)에서 드라이브(호스트 관점에서 저장 장치(1000)를 바라보는 것)에 대한 포맷, 빠른 포맷, 혹은 디스크 초기화 동작을 감지함으로써 시작될 수 있다.
도 3은 본 발명의 실시 예에 따른 포맷 동작시 리스크 보호 동작을 예시적으로 보여주는 도면이다. 도 1 내지 도 3을 참조하면, OS에서 포맷 동작을 수행할 경우, 포맷 이벤트가 발생될 것이다. 예를 들어, 이러한 포맷 이벤트는 포맷 프로그램 시작, 포맷될 드라이버 선택, 선택된 드라이버 포맷하는 것들 중 어느 하나일 수 있다(S110). 저장 장치(1000)를 관리하기 위한 마법사 프로그램은, 후킹(hooking) 기술을 이용하여 이러한 포맷 이벤트를 감지할 수 있다(S120). 예를 들어, 마법사 프로그램은 사용자가 OS 상에서 포맷 시작 버튼을 클릭하거나, 포맷된 드라이버 선택 버튼을 클릭하거나, 포맷 시작 버튼을 클릭하는 것을 감지할 수 있다. 마법사 프로그램이 포맷 이벤트를 감지하면, 저장 장치(1000)에 대한 트림 오프(TRIM OFF)가 수행될 것이다(S130).
본 발명은 OS 상에서 포맷 동작이 수행될 때 포맷 이벤트를 감지함으로써 리스크 보호 동작을 수행할 수 있다.
한편, 본 발명은 포맷 이벤트를 감지하는 것으로 제한되지 않을 것이다. 본 발명은 OS 벤더(vender)에 의해 포맷 명령에 리스크 보호 명령(혹은, 메시지)을 포함시킬 수도 있다. 저장 장치(1000)는 포맷 명령에 함께 전송된 리스크 보호 명령에 응답하여 리스크 보호 동작을 수행할 수도 있다.
한편, 본 발명의 실시 예에 따른 리스크 보호 동작은 외부(호스트)에서 저장 장치(1000)의 특정 영역, 예를 들어, 마스터 부트 레코드(master boot recode; MBR)에 대한 억세스를 수행할 때 시작될 수 있다.
도 4는 본 발명의 실시 예에 따른 마스터 부트 레코드 억세스 시 리스크 보호 동작을 예시적으로 보여주는 도면이다. 도 4를 참조하면, 외부의 어플리케이션 프로세서 인터페이스(10, API)가 저장 장치(1000)의 마스트 부트 레코드(1235)에 대한 억세스(읽기 혹은 쓰기 동작)를 수행할 때, 억세스 감지기(1242)는 이를 감지하고, 리스크 보호 명령을 발생할 수 있다. 특히, 억세스 감지기(1242)는 마스트 부트 레코드(1235) 중에서 마스터 파일 테이블(master file table; MFT, 1236)에 대한 읽기 요청 혹은 쓰기 요청에 응답하여 리스크 보호 명령을 발생시킬 수 있다.
실시 예에 있어서, OS에서 디스크 부스 섹터 억세스를 감시함으로써 포맷 여부가 판별될 수 있다. 예를 들어, MFT 영역의 삭제 대한 감시하거나, MFT 영역에 대한 삭제 메시지가 발생할 때 트림 오프 명령이 발생 될 수 있다.
실시 예에 있어서, BIOS에서 디스크 부트 섹터 억세스를 감시하거나 NTFS 사이즈 및 헤더 변경 요청을 할 때, 트림 오프 명령이 발생 될 수 있다.
본 발명은 마스터 부트 레코드 억세스 감지시 리스크 보호 동작을 수행할 수 있다.
또한, 본 발명의 실시 예에 따른 리스크 보호 동작은 저장 장치(1000)의 리스크 발생시(예를 들어, 포맷 명령 입력 시) 부팅 회수(booting count)를 근거로 하여 시작될 수 있다.
도 5는 본 발명의 실시 예에 따른 부팅 회수를 근거로 하여 리스크 보호 동작을 수행하는 것을 예시적으로 보여주는 도면이다. 도 5를 참조하면, 리스크 발생 이후, 저장 장치(1000)는 초기 전력이 인가될 때마다 부팅 카운트(BCNT)를 증가시키고, 부팅 카운트 값을 저장한다(S310). 이후, 리스크(예를 들어, 포맷, 빠른 포맷, 디스크 초기와)가 발생한 뒤, 리스크 보호 제어기(1240)는 부팅 카운트(BCNT) 값이 소정의 값(PDV)보다 작은 지를 판별할 수 있다(S320). 만일, 부팅 카운트(BCNT) 값이 소정의 값(PDV)보다 작으면, 트림 오프 동작이 수행될 것이다(S330). 반면에, 부팅 카운트(BCND) 값이 소정의 값(PDV)보다 작지 않으면, 트림 온 동작이 수행될 것이다(S335).
본 발명은 리스크 발생 후에 부팅 회수를 근거로 하여 리스크 보호 동작을 수행할 수 있다.
한편, 본 발명의 실시 예에 따른 리스크 보호 동작은 사용자의 스위치 온/오프 동작에 따라 시작될 수 있다.
도 6은 본 발명의 실시 예에 따라 스위치 온/오프 동작에 따른 리스크 보호 동작을 예시적으로 보여주는 도면이다. 도 6를 참조하면, 저장 장치(1000)는 트림 온/오프 스위치(1241)를 구비할 수 있다. 사용자는 필요에 따라 트림 온/오프 스위치(1241)를 조작할 수 있다. 예를 들어, 데이터 복구에 대한 신뢰성을 높이고자 할 때, 사용자는 트림 온 동작이 수행되도록 트림 온/오프 스위치(1241)를 조작할 수 있다.
본 발명은 사용자의 스위치 선택에 따라 리스크 보호 동작을 수행할 수 있다.
도 7은 본 발명의 실시 예에 따른 펌웨어로 구성된 트림 보호 동작을 개념적으로 설명하기 위한 도면이다. 도 1 내지 도 7를 참조하면, 트림 보호 동작은 다음과 같이 수행될 것이다. 펌웨어는 OS에서 처리되는 동작 중에서 포맷 명령, 파일 변경 명령, 파일 삭제 명령을 감지한다(S410). 감지된 동작이 삭제 이벤트(포맷 혹은 파일 삭제)가 아니라면, 파일 억세스가 수행될 것이다(S420). 반면에, 감지된 동작이 삭제 이벤트라면, 펌웨어는 트림 보호 동작(혹은, 리스크 보호 동작)인지를 판별할 것이다(S430).
트림 보호 동작이 아니라면, 저장 장치(1000)의 비휘발성 메모리 장치들(1100)에 대한 삭제 이벤트가 곧바로 수행될 것이다. 반면에, 트림 보호 동작이라면, 트림 정의 테이블을 검색하여 삭제 이벤트에 대한 트림 옵션이 판별된다. 여기서 트림 옵션은, 삭제 이벤트 발생 후 소정의 시간 후에 트림 동작이 수행된다는 것을 지시하는 트림 시간 정보를 포함할 것이다. 트림 옵션은 저장 장치를 관리하는 마법사 프로그램을 이용하여 사용자에 의해 설정될 수 있다.
타이머는 삭제 이벤트에 대한 시간 정보를 근거로 하여 소정의 시간이 지났는 지를 판별한다. 만일, 삭제 이벤트에 대한 소정의 시간이 지났다면, 트림 동작이 수행될 수 있다. 한편, 트림 동작은 트림 포맷 모드와 트림 삭제 모드에 따라 서로 다르게 진행될 수 있다. 이러한 트림 모드는 저장 장치 관리 수단(예를 들어, 마법사 프로그램)에 의해 사용자에 의해 설정될 수 있다. 예를 들어, 트림 포맷 모드는 일주일 후 포맷에 대응하는 메모리 블록들에 대한 트림 동작을 시작하도록 설정될 수 있다. 또한, 트림 삭제 모드는 이틀 후 파일 삭제에 대응하는 메모리 블록들에 대한 트림 동작을 시작하도록 설정될 수 있다.
본 발명의 실시 예에 따른 펌웨어는 삭제 이벤트 발생 여부에 따라 트림 동작을 온/오프하고, 트림 모드에 따라 트림 동작의 시작을 결정할 수 있다.
도 8은 본 발명의 실시 예에 따른 저장 장치의 리스크 보호 방법을 예시적으로 보여주는 흐름도이다. 도 1 내지 도 8를 참조하면, 리스크 보호 방법은 다음과 같다. 저장 장치(1000)의 리스크 보호 제어기(1240)는 리스크 보호 모드로 진입할 필요가 있는지 판별할 것이다(S510).
만일, 리스크 보호 모드로 진입할 필요가 있다면, 일시적으로 트림 오프 동작이 수행될 것이다(S520). 이후, 리스크 보호 제어기(1240)는 트림 오프 동작이 종결될 필요가 있는 지를 판별한다(S530). 만일, 트림 오프 동작이 종결될 필요가 없다면 S520 단계가 유지될 것이다. 반면에, 트림 오프 동작이 종결될 필요가 있다면, 트림 온 동작이 수행될 것이다. 또한, S510 단계에서 리스크 보호 모드로 진입할 필요가 없을 때, 트림 온 동작이 수행될 것이다(S540).
본 발명의 실시 예에 따른 리스크 보호 방법은 리스크 보호 모드의 진입 여부에 따라 트림 온/오프를 결정할 수 있다.
도 2 내지 도 8에서는 트림 동작과 관련된 리스크 보호 동작에 대하여 기술하였다. 그러나 본 발명이 반드시 여기에 제한되지 않을 것이다. 본 발명은 유사한 방법으로 가비지 컬렉션 동작과 관련된 리스크 보호 동작에도 적용될 수 있다.
도 1 내지 도 8에서 리스크 보호 동작을 진행하기 위한 리스크 보호 제어기(1240)는 프로세서(1210)의 외부에 존재하였다. 하지만 본 발명이 반드시 여기에 제한될 필요는 없다. 본 발명의 리스크 보호 제어기는 프로세서 내부에 다양한 방법으로 구현될 수 있다.
도 9는 본 발명의 실시 예에 따른 저장 장치(2000)에 대한 제 2 실시 예를 보여주는 블록도이다. 도 9를 참조하면, 저장 장치(2000)는 비휘발성 메모리 장치들(2100) 및 그것을 제어하는 메모리 제어기(2200)를 포함한다. 메모리 제어기(2200)는 도 1에 도시된 저장 장치(1000)와 비교하여 리스크 보호 제어기(2212)를 구비한 프로세서(2210)의 구성이 상이하고, 나머지 구성들은 동일하게 구현될 수 있다.
본 발명은 eMMC(embedded multimedia card, moviNAND, iNAND)에도 적용 가능하며, SD 카드 등 비휘발성 메모리에 가비지 컬렉션/트림 동작과 유사한 기능을 수행하는 모든 제품에 적용 가능하다.
도 10은 본 발명의 실시 예에 따른 eMMC를 예시적으로 보여주는 블록도이다. 도 10을 참조하면, eMMC(3000)는 적어도 하나의 낸드 플래시 메모리 장치(3100) 및 메모리 제어기(3200)를 포함할 수 있다.
낸드 플래시 메모리 장치(3100)는 SDR(single data rate) 낸드 혹은 DDR(double data rate) 낸드일 수 있다. 메모리 제어기(3200)는 복수의 채널들을 통하여 낸드 플래시 메모리 장치(3100)에 연결된다. 메모리 제어기(3200)는 적어도 하나의 제어기 코어(3210), 리스크 보호 제어기(3240), 호스트 인터페이스(3250) 및 낸드 인터페이스(3260)를 포함한다. 적어도 하나의 제어기 코어(3210)는 eMMC(3000)의 전반적인 동작을 제어한다. 리스크 보호 제어기(3240)는 도 1 내지 도 9에서 설명된 리스크 보호 동작을 수행하도록 구현될 수 있다. 여기서 리스크 보호 동작은 하드웨어/소프트웨어/펌웨어적으로 구현될 수 있다. 호스트 인터페이스(3250)는 제어기(3210)와 호스트의 인터페이싱을 수행한다. 낸드 인터페이스(3260)는 낸드 플래시 메모리 장치(3100)와 메모리 제어기(3200)의 인터페이싱을 수행한다. 실시 예에 있어서, 호스트 인터페이스(3250)는 병렬 인터페이스(예를 들어, MMC 인터페이스)일 수 있다. 다른 실시 예에 있어서, eMMC(3000)의 호스트 인터페이스(3250)는 직렬 인터페이스(예를 들어, UHS-II, UFS 인터페이스)일 수 있다.
eMMC(3000)는 호스트로부터 전원 전압들(Vcc, Vccq)을 제공받는다. 여기서, 제 1 전원 전압(Vcc, 예를 들어 3.3V)은 낸드 플래시 메모리 장치(3100) 및 낸드 인터페이스(3230)에 제공되고, 제 2 전원 전압(Vccq, 예를 들어 1.8V/3.3V)은 메모리 제어기(3200)에 제공된다. 실시 예에 있어서, eMMC(3000)는 외부 고전압(Vpp)을 옵션적으로 제공받을 수 있다.
본 발명의 실시 예에 따른 eMMC(3000)는 리스크 보호 동작을 수행함으로써, 데이터의 신뢰성을 향상시킬 수 있다.
본 발명은 UFS(uiversal flash storage)에도 적용 가능하다.
도 11은 본 발명의 실시 예에 따른 UFS 시스템을 예시적으로 보여주는 블록도이다. 도 11을 참조하면, UFS 시스템(4000)은 UFS 호스트(4100), UFS 장치들(4200, 4300), 임베디드 UFS 장치(4300), 착탈형 UFS 카드(4400)를 포함할 수 있다. UFS 호스트(4100)는 모바일 장치의 어플리케이션 프로세서일 수 있다. UFS 호스트(4100), UFS 장치들(4200, 4300), 임베디드 UFS 장치(4300), 및 착탈형 UFS 카드(4400) 각각은 UFS 프로토콜에 의하여 외부의 장치들과 통신할 수 있다. UFS 장치들(4200, 4300), 임베디드 UFS 장치(4300), 및 착탈형 UFS 카드(4400) 중 적어도 하나는 도 1 내지 도 9에 설명된 리스트 보호 동작을 수행하도록 구현될 것이다.
한편, 임베디드 UFS 장치(4300)와 착탈형 UFS 카드(4400)는 UFS 프로토콜이 아닌 다른 프로토콜에 의해 통신할 수 있다. UFS 호스트(4100)와 착탈형 UFS 카드(4400)는 다양한 카드 프로토콜(예를 들어, UFDs, MMC,SD(secure digital), mini SD, Micro SD 등)에 의해 통신할 수 있다.
본 발명은 모바일 장치에도 적용 가능하다.
도 12는 본 발명의 실시 예에 따른 모바일 장치(5000)를 예시적으로 보여주는 블록도이다. 도 12를 참조하면, 모바일 장치(5000)는 어플리케이션 프로세서(5100), 통신 모듈(5200), 디스플레이/터치 모듈(5300), 리스크 보호 저장 장치(5400), 및 모바일 램(5500)를 포함한다.
어플리케이션 프로세서(5100)는 모바일 장치(5000)의 전반적인 동작을 제어한다. 통신 모듈(5200)은 외부와의 유선/무선 통신을 제어하도록 구현될 것이다. 디스플레이/터치 모듈(5300)은 어플리케이션 프로세서(5100)에서 처리된 데이터를 디스플레이 하거나, 터치 패널로부터 데이터를 입력 받도록 구현될 것이다. 리스크 보호 저장 장치(5400)는 사용자의 데이터를 저장하도록 구현될 것이다. 리스크 보호 저장 장치(5400)는 eMMC, SSD, UFS 장치일 수 있다. 저장 장치(5400)는 도 1 내지 도 9에서 설명된 리스크 보호 동작을 수행하는 비휘발성 메모리 장치를 포함하도록 구현될 것이다. 모바일 램(5500)은 모바일 장치(5000)의 처리 동작 시 필요한 데이터를 임시로 저장하도록 구현될 수 있다.
본 발명의 실시 예에 따른 모바일 장치(5000)는 리스크 보호 동작을 수행하는 저장 장치(5400)를 구비함으로써, 장해 발생시 데이터의 신뢰성을 향상시킬 수 있다.
본 발명의 실시 예에 따른 메모리 시스템 혹은 저장 장치는 다양한 형태들의 패키지를 이용하여 실장 될 수 있다. 실시 예에 있어서, 본 발명의 실시 예에 따른 메모리 시스템 혹은 저장 장치는 PoP(Package on Package), Ball grid arrays(BGAs), Chip scale packages(CSPs), Plastic Leaded Chip Carrier(PLCC), Plastic Dual In-Line Package(PDIP), Die in Waffle Pack, Die in Wafer Form, Chip On Board(COB), Ceramic Dual In-Line Package(CERDIP), Plastic Metric Quad Flat Pack(MQFP), Thin Quad Flatpack(TQFP), Small Outline(SOIC), Shrink Small Outline Package(SSOP), Thin Small Outline(TSOP), Thin Quad Flatpack(TQFP), System In Package(SIP), Multi Chip Package(MCP), Wafer-level Fabricated Package(WFP), Wafer-Level Processed Stack Package(WSP), 등과 같은 패키지들을 이용하여 실장될 수 있다.
한편, 상술 된 본 발명의 내용은 발명을 실시하기 위한 구체적인 실시 예들에 불과하다. 본 발명은 구체적이고 실제로 이용할 수 있는 수단 자체뿐 아니라, 장차 기술로 활용할 수 있는 추상적이고 개념적인 아이디어인 기술적 사상을 포함할 것이다.
1000, 2000: 저장 장치
1100: 비휘발성 메모리 장치들
1200, 2200: 메모리 제어기
1210, 2210: 프로세서
1220: 버퍼 메모리
1230: 에러 정정 회로
1240, 2212, 3240: 리스크 보호 제어기
1235: 마스터 부트 레코드
1236: 마스터 파일 테이블
1242: 억세스 감지기
1241: 트림 온/오프 스위치
5400: 리스크 보호 저장 장치

Claims (10)

  1. 적어도 하나의 비휘발성 메모리 장치; 및 상기 적어도 하나의 비휘발성 메모리 장치를 제어하는 메모리 제어기를 포함하는 저장 장치에 있어서:
    상기 메모리 제어기는,
    상기 저장 장치의 전반적인 동작을 제어하고, 가비지 컬렉션 동작을 수행하거나 트림 명령에 응답하여 트림 동작을 수행하는 적어도 하나의 프로세서;
    쓰기 동작시 외부로부터 입력된 데이터를 상기 적어도 하나의 비휘발성 메모리 장치에 프로그램하기 위하여 임시로 저장하거나, 읽기 동작시 상기 적어도 하나의 비휘발성 메모리 장치로부터 읽혀진 데이터를 상기 외부로 출력하기 위하여 임시로 저장하는 버퍼 메모리;
    상기 쓰기 동작시 버퍼 메모리에 저장된 데이터에 대응하는 적어도 하나의 에러 정정 코드를 발생하거나, 상기 읽기 동작시 적어도 하나의 에러 정정 코드를 이용하여 상기 읽혀진 데이터의 에러를 정정하는 에러 정정 회로; 및
    내부적으로 발생된 리스크 보호 신호 혹은 외부적으로 입력된 리스크 보호 명령에 응답하여 상기 가비지 컬렉션 동작의 온오프를 제어하거나 혹은 상기 트림 동작의 온오프를 제어하는 리스크 보호 동작을 수행하는 리스크 보호 제어기를 포함하는 저장 장치.
  2. 제 1 항에 있어서,
    사용자의 선택에 의해 상기 리스크 보호 신호를 발생하는 온/오프 스위치를 더 포함하는 저장 장치.
  3. 제 1 항에 있어서,
    상기 리스크 보호 신호는 상기 저장 장치의 일부 영역 혹은 전체 영역에 대한 포맷 동작시 발생되고,
    상기 저장 장치를 관리하는 외부의 운영 시스템은 포맷, 빠른 포맷 혹은 디스크 초기화 동작과 관련된 포맷 명령을 상기 저장 장치로 전송하고, 상기 포맷명령은 상기 리스크 보호 명령을 포함하는 저장 장치.
  4. 제 3 항에 있어서,
    외부의 운영 시스템에 설치되며 상기 저장 장치를 펌웨어적으로 관리하는 마법사 프로그램은 상기 저장 장치에 대한 포맷 이벤트를 감지하고, 상기 포맷 이벤트 감지시 상기 리스크 보호 명령을 발생하는 저장 장치.
  5. 제 1 항에 있어서,
    상기 외부에서 상기 저장 장치의 특정 영역을 억세스할 때 상기 리스크 보호 신호를 발생하는 억세스 감지기를 더 포함하는 저장 장치.
  6. 제 1 항에 있어서,
    상기 트림 동작이 오프되는 트림 오프 구간은 사용자에 의해 선택적으로 설정되고,
    상기 리스크 보호 동작은 상기 메모리 제어기에 펌웨어로 구현되고,
    상기 펌웨어는 상기 저장 장치를 관리하는 외부의 운영 시스템에서 발행된 포맷 명령, 파일 변경 명령, 혹은 파일 삭제 명령에 응답하여 상기 리스크 보호 동작을 수행할지를 판별하고, 상기 저장 장치를 관리하는 관리 마법사 프로그램에 의해 사용자가 설정한 트림 동작 모드에 따라 상기 리스크 보호 동작을 수행하는 저장 장치.
  7. 제 1 항에 있어서,
    상기 리스크 보호 동작은 리스크 발생 이후에 부팅 회수를 근거로 하여 시작되는 저장 장치.
  8. 호스트의 요청에 따라 데이터를 입출력하는 저장 장치의 리스크 보호 방법에 있어서:
    트림 명령에 응답하여 트림 동작을 수행하는 단계;
    삭제 이벤트 발생 시 혹은 마스트 부트 레코드 억세스 시 리스크 보호 명령을 발생하는 단계; 및
    상기 리스크 보호 명령에 응답하여 상기 트림 동작의 온/오프를 제어하는 단계를 포함하는 리스크 보호 방법.
  9. 제 8 항에 있어서,
    상기 리스크 보호 명령에 응답하여 상기 트림 동작을 사전에 결정된 시간 동안 일시적으로 오프시키는 단계를 더 포함하는 리스크 보호 방법.
  10. 제 8 항에 있어서,
    상기 리스크 보호 명령에 응답하여 상기 트림 동작을 영구적으로 오프시키는 단계를 더 포함하는 리스크 보호 방법.
KR1020130068504A 2013-06-14 2013-06-14 리스크 보호 저장 장치 및 그것의 리스크 보호 방법 KR20140145835A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130068504A KR20140145835A (ko) 2013-06-14 2013-06-14 리스크 보호 저장 장치 및 그것의 리스크 보호 방법
US14/269,493 US20140372829A1 (en) 2013-06-14 2014-05-05 Risk protection storage device and risk protection method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130068504A KR20140145835A (ko) 2013-06-14 2013-06-14 리스크 보호 저장 장치 및 그것의 리스크 보호 방법

Publications (1)

Publication Number Publication Date
KR20140145835A true KR20140145835A (ko) 2014-12-24

Family

ID=52020355

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130068504A KR20140145835A (ko) 2013-06-14 2013-06-14 리스크 보호 저장 장치 및 그것의 리스크 보호 방법

Country Status (2)

Country Link
US (1) US20140372829A1 (ko)
KR (1) KR20140145835A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102508118B1 (ko) * 2021-11-15 2023-03-08 삼성전자주식회사 스토리지 장치 및 그 동작 방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9996291B1 (en) * 2016-07-29 2018-06-12 EMC IP Holding Company LLC Storage system with solid-state storage device having enhanced write bandwidth operating mode

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8959280B2 (en) * 2008-06-18 2015-02-17 Super Talent Technology, Corp. Super-endurance solid-state drive with endurance translation layer (ETL) and diversion of temp files for reduced flash wear
US9223642B2 (en) * 2013-03-15 2015-12-29 Super Talent Technology, Corp. Green NAND device (GND) driver with DRAM data persistence for enhanced flash endurance and performance

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102508118B1 (ko) * 2021-11-15 2023-03-08 삼성전자주식회사 스토리지 장치 및 그 동작 방법

Also Published As

Publication number Publication date
US20140372829A1 (en) 2014-12-18

Similar Documents

Publication Publication Date Title
US11960752B2 (en) Memory system and method of operating the same
US11309040B2 (en) Managed NAND performance throttling
US10880081B2 (en) Storage device and storage system configured to perform encryption based on encryption key in file unit and method of operating using the same
KR20210057355A (ko) 메모리 장치, 메모리 컨트롤러, 메모리 시스템 및 그 동작 방법
KR102653659B1 (ko) 메모리 시스템, 메모리 컨트롤러 및 동작 방법
KR20210079549A (ko) 메모리 시스템, 메모리 컨트롤러 및 그 동작 방법
KR20200139913A (ko) 메모리 시스템, 메모리 컨트롤러 및 메타 정보 저장 장치
KR20220032268A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20220089854A (ko) Ufs 장치 및 ufs 장치의 동작 방법
KR20220075684A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20220049109A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20140145835A (ko) 리스크 보호 저장 장치 및 그것의 리스크 보호 방법
KR20220070989A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20220073998A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20210155055A (ko) 메모리 시스템, 메모리 컨트롤러 및 메모리 시스템의 동작 방법
KR20210051644A (ko) 메모리 시스템, 메모리 컨트롤러 및 동작 방법
KR20210054396A (ko) 저장 장치 및 그 동작 방법
KR20200109682A (ko) 메모리 시스템, 메모리 장치 및 그 동작 방법
US20210181824A1 (en) System, controller, and method for operating system
KR20230143048A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20210149314A (ko) 메모리 시스템, 메모리 컨트롤러 및 메모리 시스템의 동작 방법
KR20220142660A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20220010789A (ko) 메모리 시스템, 메모리 컨트롤러 및 메모리 시스템의 동작 방법
KR20230034524A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20210045029A (ko) 메모리 시스템, 메모리 컨트롤러 및 동작 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid