KR20230143048A - 메모리 시스템 및 메모리 시스템의 동작 방법 - Google Patents

메모리 시스템 및 메모리 시스템의 동작 방법 Download PDF

Info

Publication number
KR20230143048A
KR20230143048A KR1020220041860A KR20220041860A KR20230143048A KR 20230143048 A KR20230143048 A KR 20230143048A KR 1020220041860 A KR1020220041860 A KR 1020220041860A KR 20220041860 A KR20220041860 A KR 20220041860A KR 20230143048 A KR20230143048 A KR 20230143048A
Authority
KR
South Korea
Prior art keywords
memory
accessible area
external device
externally accessible
memory system
Prior art date
Application number
KR1020220041860A
Other languages
English (en)
Inventor
김정현
최지훈
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020220041860A priority Critical patent/KR20230143048A/ko
Priority to US17/962,832 priority patent/US20240118839A1/en
Priority to CN202211396943.1A priority patent/CN116932429A/zh
Publication of KR20230143048A publication Critical patent/KR20230143048A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1081—Address translation for peripheral access to main memory, e.g. direct memory access [DMA]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/28—Supervision thereof, e.g. detecting power-supply failure by out of limits supervision
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/30—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations
    • G06F1/305—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations in the event of power-supply fluctuations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1446—Point-in-time backing up or restoration of persistent data
    • G06F11/1458—Management of the backup or restore process
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G06F11/3037—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a memory, e.g. virtual memory, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3058—Monitoring arrangements for monitoring environmental properties or parameters of the computing system or of the computing system component, e.g. monitoring of power, currents, temperature, humidity, position, vibrations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3065—Monitoring arrangements determined by the means or processing involved in reporting the monitored data
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/32—Monitoring with visual or acoustical indication of the functioning of the machine
    • G06F11/324—Display of status information
    • G06F11/327—Alarm or error message display
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0611—Improving I/O performance in relation to response time
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/28—DMA

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Human Computer Interaction (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

본 발명의 실시예들은 메모리 시스템 및 메모리 시스템의 동작 방법에 관한 것이다. 본 발명의 실시예들에 따르면, 메모리 시스템의 외부에 위치하는 외부 장치로부터 직접 접근될 수 있는 외부 접근가능 영역을 포함할 수 있고, 외부 접근가능 영역에 관한 정보를 외부 메모리로 전송하고, 서든 파워 오프 또는 과열 경고를 포함하는 긴급 이벤트에 따라 외부 접근가능 영역에 관한 정보를 기초로 생성된 직접 메모리 접근 요청을 외부 장치로부터 수신하고, 직접 메모리 접근 요청에 대응하여, 외부 장치에게 외부 접근가능 영역으로의 직접 메모리 접근을 제공할 수 있다.

Description

메모리 시스템 및 메모리 시스템의 동작 방법{MEMORY SYSTEM AND OPERATING METHOD OF MEMORY SYSTEM}
본 발명의 실시예들은 메모리 시스템 및 메모리 시스템의 동작 방법 에 관한 것이다.
저장 장치에 해당하는 메모리 시스템은 컴퓨터와, 스마트 폰, 태블릿 등의 모바일 단말, 또는 각종 전자 기기와 같은 호스트(host)의 요청을 기초로 데이터를 저장하는 장치이다. 메모리 시스템은 하드 디스크 드라이브(HDD: Hard Disk Drive)와 같이 자기 디스크에 데이터를 저장하는 장치뿐 아니라, 솔리드 스테이트 드라이브(SSD: Solid State Drive), UFS(Universal Flash Storage) 장치, eMMC(embedded MMC) 장치 등과 같이 비휘발성 메모리에 데이터를 저장하는 장치 등을 포함할 수 있다.
메모리 시스템은 메모리 장치(e.g. 휘발성 메모리/비휘발성 메모리)를 제어하기 위한 메모리 컨트롤러를 더 포함할 수 있으며, 이러한 메모리 컨트롤러는 호스트로부터 커맨드(Command)를 입력 받아, 입력 받은 커맨드에 기초하여 메모리 시스템에 포함된 메모리 장치에 데이터를 리드(Read), 라이트(Write), 또는 소거(Erase) 하기 위한 동작들을 실행하거나 제어할 수 있다. 그리고 메모리 컨트롤러는 이러한 동작들을 실행하거나 제어하기 위한 논리 연산을 수행하기 위한 펌웨어를 구동할 수 있다.
메모리 컨트롤러는 메모리 시스템 외부에 위치하는 외부 메모리에 데이터를 전송하여 라이트하거나, 외부 메모리로부터 데이터를 리드할 수 있다.
본 발명의 실시예들은 메모리 시스템의 외부에서 긴급 이벤트에 따라 외부 메모리에 저장된 데이터를 기초로 접근할 때, 직접 메모리 접근을 제공하는 메모리 시스템 및 메모리 시스템의 동작 방법을 제공할 수 있다.
일 측면에서, 본 발명의 실시예들은 메모리 시스템의 외부에 위치하는 외부 장치로부터 접근될 수 있는 외부 접근가능 영역을 포함하는 메모리 장치; 및 외부 접근가능 영역에 관한 정보를 메모리 시스템의 외부에 위치하는 외부 메모리로 전송하고, 서든 파워 오프 또는 과열 경고를 포함하는 긴급 이벤트에 따라 외부 접근가능 영역에 관한 정보를 기초로 생성된 직접 메모리 접근 요청을 외부 장치로부터 수신하고, 직접 메모리 접근 요청에 대응하여, 외부 장치에게 직접 메모리 접근을 제공하는 메모리 컨트롤러;를 포함하는 메모리 시스템을 제공할 수 있다.
다른 측면에서, 본 발명의 실시예들은 메모리 시스템의 외부에 위치하는 외부 장치로부터 접근될 수 있는 외부 접근가능 영역에 관한 정보를 메모리 시스템의 외부에 위치하는 외부 메모리에 전송하는 단계; 서든 파워 오프 또는 과열 경고를 포함하는 긴급 이벤트에 따라 외부 접근가능 영역에 관한 정보를 기초로 생성된 외부 접근가능 영역 접근 요청을 외부 장치로부터 수신하는 단계; 및 외부 접근가능 영역 접근 요청에 대응하여, 외부 장치에게 직접 메모리 접근을 제공하는 단계;를 포함하는 메모리 시스템의 동작 방법을 제공할 수 있다.
본 발명의 실시예들에 의하면, 긴급 이벤트에 따라 외부 메모리에 저장된 정보를 기초로 메모리 시스템에 직접 접근하는 외부 장치에게 직접 메모리 접근을 제공하는 메모리 시스템 및 메모리 시스템의 동작 방법을 제공할 수 있다.
도 1은 본 발명의 실시예들에 따른 메모리 시스템의 개략적인 구성도이다.
도 2는 본 발명의 실시예들에 따른 메모리 장치를 개략적으로 나타낸 블록도이다.
도 3은 본 발명의 실시예들에 따른 메모리 장치의 워드 라인 및 비트 라인의 구조를 나타낸 도면이다.
도 4는 본 발명의 실시예들에 따른 외부 장치 및 메모리 시스템을 나타낸 도면이다.
도 5는 본 발명의 실시예들에 따른 외부 장치의 메모리 접근을 계층별로 나타낸 도면이다.
도 6은 본 발명의 실시예들에 따른 직접 메모리 접근 요청을 나타낸 도면이다.
도 7은 본 발명의 실시예들에 따른 긴급 이벤트에 대응하는 메모리 컨트롤러의 동작을 나타낸 도면이다.
도 8은 본 발명의 실시예들에 따른 서든 파워 오프 시 메모리 컨트롤러의 동작을 나타낸 도면이다.
도 9는 본 발명의 실시예들에 따른 파워 온 복구 시 메모리 컨트롤러의 동작을 나타낸 도면이다.
도 10은 본 발명의 실시예들에 따른 온도별 메모리 컨트롤러의 동작을 나타낸 도면이다.
도 11은 본 발명의 실시예들에 따른 메모리 시스템의 동작 방법을 나타낸 도면이다.
도 12는 본 발명의 실시예들에 따른 컴퓨팅 시스템의 구성도이다.
이하에서는, 본 발명의 실시예들을 첨부된 도면을 참조하여 상세히 설명한다.
도 1은 본 발명의 실시예들에 따른 메모리 시스템(100)의 개략적인 구성도이다.
도 1을 참조하면, 본 발명의 실시예들에 따른 메모리 시스템(100)은 데이터를 저장하는 메모리 장치(110)와, 메모리 장치(110)를 제어하는 메모리 컨트롤러(120) 등을 포함할 수 있다.
메모리 장치(110)는 다수의 메모리 블록(Memory Block)을 포함하며, 메모리 컨트롤러(120)의 제어에 응답하여 동작한다. 여기서, 메모리 장치(110)의 동작은 일 예로, 리드 동작(Read Operation), 프로그램 동작(Program Operation; "Write Operation" 이라고도 함) 및 소거 동작(Erasure Operation) 등을 포함할 수 있다.
메모리 장치(110)는 데이터를 저장하는 복수의 메모리 셀(Memory Cell; 간단히 줄여서 "셀" 이라고도 함)을 포함하는 메모리 셀 어레이(Memory Cell Array)를 포함할 수 있다. 이러한 메모리 셀 어레이는 메모리 블록 내에 존재할 수 있다.
예를 들어, 메모리 장치(110)는 DDR SDRAM(Double Data Rate Synchronous Dynamic Random Access Memory), LPDDR4(Low Power Double Data Rate4) SDRAM, GDDR(Graphics Double Data Rate) SDRAM, LPDDR(Low Power DDR), RDRAM(Rambus Dynamic Random Access Memory), 낸드 플래시 메모리(NAND Flash Memory), 3차원 낸드 플래시 메모리(3D NAND Flash Memory), 노아 플래시 메모리(NOR Flash memory), 저항성 램(Resistive Random Access Memory: RRAM), 상변화 메모리(Phase-Change Memory: PRAM), 자기저항 메모리(Magnetoresistive Random Access Memory: MRAM), 강유전체 메모리(Ferroelectric Random Access Memory: FRAM), 또는 스핀주입 자화반전 메모리(Spin Transfer Torque Random Access Memory: STT-RAM) 등으로 다양한 타입으로 구현될 수 있다.
한편, 메모리 장치(110)는 3차원 어레이 구조(three-Dimensional Array structure)로 구현될 수 있다. 본 발명의 실시예들은 전하 저장층이 전도성 부유 게이트(Floating Gate)로 구성된 플래시 메모리 장치는 물론, 전하 저장층이 절연막으로 구성된 차지 트랩형 플래시(Charge Trap Flash; CTF)에도 적용될 수 있다.
메모리 장치(110)는 메모리 컨트롤러(120)로부터 커맨드 및 어드레스 등을 수신하고, 메모리 셀 어레이 중 어드레스에 의해 선택된 영역을 액세스하도록 구성된다. 즉, 메모리 장치(110)는 어드레스에 의해 선택된 영역에 대해 커맨드에 해당하는 동작을 수행할 수 있다.
예를 들면, 메모리 장치(110)는 프로그램 동작, 리드 동작 및 소거 동작 등을 수행할 수 있다. 이와 관련하여, 프로그램 동작 시, 메모리 장치(110)는 어드레스에 의해 선택된 영역에 데이터를 프로그램 할 것이다. 리드 동작 시, 메모리 장치(110)는 어드레스에 의해 선택된 영역으로부터 데이터를 읽을 것이다. 소거 동작 시, 메모리 장치(110)는 어드레스에 의해 선택된 영역에 저장된 데이터를 소거할 것이다.
메모리 컨트롤러(120)는 메모리 장치(110)에 대한 쓰기(프로그램), 읽기, 소거 및 백그라운드(background) 동작을 제어할 수 있다. 여기서, 백그라운드 동작은 일 예로 가비지 컬렉션(GC, Garbage Collection), 웨어 레벨링(WL, Wear Leveling), 또는 배드 블록 관리(BBM, Bad Block Management) 동작들 중 하나 이상을 포함할 수 있다.
메모리 컨트롤러(120)는 호스트(HOST)의 요청에 따라 메모리 장치(110)의 동작을 제어할 수 있다. 이와 다르게, 메모리 컨트롤러(120)는 호스트(HOST)의 요청과 무관하게 메모리 장치(110)의 동작을 제어할 수도 있다.
한편, 메모리 컨트롤러(120)와 호스트(HOST)는 서로 분리된 장치일 수도 있다. 경우에 따라서, 메모리 컨트롤러(120)와 호스트(HOST)는 하나의 장치로 통합되어 구현될 수도 있다. 아래에서는, 설명의 편의를 위하여, 메모리 컨트롤러(120)와 호스트(HOST)가 서로 분리된 장치인 것을 예로 들어 설명한다.
도 1을 참조하면, 메모리 컨트롤러(120)는 메모리 인터페이스(122) 및 제어 회로(123) 등을 포함할 수 있으며, 호스트 인터페이스(121) 등을 더 포함할 수 있다.
호스트 인터페이스(121)는 호스트(HOST)와의 통신을 위한 인터페이스를 제공한다.
제어 회로(123)는 호스트(HOST)로부터 커맨드를 수신할 때, 호스트 인터페이스(121)를 통해서 커맨드를 수신하여, 수신된 커맨드를 처리하는 동작을 수행할 수 있다.
메모리 인터페이스(122)는, 메모리 장치(110)와 연결되어 메모리 장치(110)와의 통신을 위한 인터페이스를 제공한다. 즉, 메모리 인터페이스(122)는 제어 회로(123)의 제어에 응답하여 메모리 장치(110)와 메모리 컨트롤러(120) 사이의 인터페이스를 제공하도록 구성될 수 있다.
제어 회로(123)는 메모리 컨트롤러(120)의 전반적인 제어 동작을 수행하여 메모리 장치(110)의 동작을 제어한다. 이를 위해, 일 예로, 제어 회로(123)는 프로세서(124), 워킹 메모리(125)들 중 하나 이상을 포함할 수 있으며, 경우에 따라서, 에러 검출 및 정정 회로(ECC Circuit, 126) 등을 더 포함할 수 있다.
프로세서(124)는 메모리 컨트롤러(120)의 제반 동작을 제어하고, 논리 연산을 수행할 수 있다. 프로세서(124)는 호스트 인터페이스(121)를 통해 호스트(HOST)와 통신하고, 메모리 인터페이스(122)를 통해 메모리 장치(110)와 통신할 수 있다.
프로세서(124)는 플래시 변환 계층(FTL: Flash Translation Layer)의 기능을 수행할 수 있다. 프로세서(124)는 플래시 변환 계층(FTL)을 통해 호스트가 제공한 논리 블록 어드레스(LBA, logical block address)를 물리 블록 어드레스(PBA, physical block address)로 변환할 수 있다. 플래시 변환 계층(FTL)은 매핑 테이블을 이용하여 논리 블록 어드레스(LBA)를 입력 받아, 물리 블록 어드레스(PBA)로 변환시킬 수 있다.
플래시 변환 계층의 주소 맵핑 방법에는 맵핑 단위에 따라 여러 가지가 있다. 대표적인 어드레스 맵핑 방법에는 페이지 맵핑 방법(Page mapping method), 블록 맵핑 방법(Block mapping method), 그리고 혼합 맵핑 방법(Hybrid mapping method)이 있다.
프로세서(124)는 호스트(HOST)로부터 수신된 데이터를 랜더마이즈하도록 구성된다. 예를 들면, 프로세서(124)는 랜더마이징 시드(seed)를 이용하여 호스트(HOST)로부터 수신된 데이터를 랜더마이즈할 것이다. 랜더마이즈된 데이터는 저장될 데이터로서 메모리 장치(110)에 제공되어 메모리 셀 어레이에 프로그램 된다.
프로세서(124)는 리드 동작 시 메모리 장치(110)로부터 수신된 데이터를 디랜더마이즈하도록 구성된다. 예를 들면, 프로세서(124)는 디랜더마이징 시드를 이용하여 메모리 장치(110)로부터 수신된 데이터를 디랜더마이즈할 것이다. 디랜더마이즈된 데이터는 호스트(HOST)로 출력될 것이다.
프로세서(124)는 펌웨어(FirmWare)를 실행하여 메모리 컨트롤러(120)의 동작을 제어할 수 있다. 다시 말해, 프로세서(124)는, 메모리 컨트롤러(120)의 제반 동작을 제어하고, 논리 연산을 수행하기 위하여, 부팅 시 워킹 메모리(125)에 로딩 된 펌웨어를 실행(구동)할 수 있다.
펌웨어(FirmWare)는 메모리 시스템(100) 내에서 실행되는 프로그램으로서, 다양한 기능적 계층들을 포함할 수 있다.
예를 들어, 펌웨어는, 호스트(HOST)에서 메모리 시스템(100)에 요구하는 논리 주소(Logical Address)와 메모리 장치(110)의 물리 주소(Physical Address) 간의 변환 기능을 하는 플래시 변환 계층(FTL: Flash Translation Layer)와, 호스트(HOST)에서 저장 장치인 메모리 시스템(100)에 요구하는 커맨드를 해석하여 플래시 변환 계층(FTL)에 전달하는 역할을 하는 호스트 인터페이스 계층(HIL: Host Interface Layer)와, 플래시 변환 계층(FTL)에서 지시하는 커맨드를 메모리 장치(110)로 전달하는 플래시 인터페이스 계층(FIL: Flash Interface Layer)들 중 하나 이상을 포함할 수 있다.
이러한 펌웨어는, 일 예로, 메모리 장치(110)에 저장되어 있다가 워킹 메모리(125)에 로딩 될 수 있다.
워킹 메모리(125)는 메모리 컨트롤러(120)를 구동하기 위해 필요한 펌웨어, 프로그램 코드, 커맨드 또는 데이터들을 저장할 수 있다. 이러한 워킹 메모리(125)는, 일 예로, 휘발성 메모리로서, SRAM (Static RAM), DRAM (Dynamic RAM) 및 SDRAM(Synchronous DRAM)들 중 하나 이상을 포함할 수 있다.
에러 검출 및 정정 회로(126)는 에러 정정 코드(Error Correction Code)를 이용하여 확인 대상 데이터의 에러 비트를 검출하고, 검출된 에러 비트를 정정하도록 구성될 수 있다. 여기서, 확인 대상 데이터는, 일 예로, 워킹 메모리(125)에 저장된 데이터이거나, 메모리 장치(110)로부터 읽어온 데이터 등일 수 있다.
에러 검출 및 정정 회로(126)는 에러 정정 코드로 데이터를 디코딩하도록 구현될 수 있다. 에러 검출 및 정정 회로(126)는 다양한 코드 디코더로 구현될 수 있다. 예를 들어, 비체계적 코드 디코딩을 수행하는 디코더 또는 체계적 코드 디코딩을 수행하는 디코더가 이용될 수 있다.
예를 들면, 에러 검출 및 정정 회로(126)는 읽기 데이터들 각각에 대해 섹터(Sector) 단위로 에러 비트를 검출할 수 있다. 즉, 각각의 읽기 데이터는 복수의 섹터(Sector)로 구성될 수 있다. 섹터(Sector)는 플래시 메모리의 읽기 단위인 페이지(Page)보다 더 작은 데이터 단위를 의미할 수 있다. 각각의 읽기 데이터를 구성하는 섹터들은 어드레스를 매개로 서로 대응될 수 있다.
에러 검출 및 정정 회로(126)는 비트 에러율(Bit Error Rate, BER)을 산출하고, 섹터 단위로 정정 가능 여부를 판단할 수 있다. 에러 검출 및 정정 회로(126)는 예를 들어, 비트 에러율(BER)이 기준값(reference value)보다 높은 경우 해당 섹터를 정정 불가능(Uncorrectable or Fail)으로 판단할 것이다. 반면에, 비트 에러율(BER)이 기준값보다 낮은 경우 해당 섹터를 정정 가능(Correctable or Pass)으로 판단할 것이다.
에러 검출 및 정정 회로(126)는 모든 읽기 데이터들에 대해 순차적으로 에러 검출 및 정정 동작을 수행할 수 있다. 에러 검출 및 정정 회로(126)는 읽기 데이터에 포함된 섹터가 정정 가능한 경우 다음 읽기 데이터에 대해서는 해당 섹터에 대한 에러 검출 및 정정 동작을 생략할 수 있다. 이렇게 모든 읽기 데이터들에 대한 에러 검출 및 정정 동작이 종료되면, 에러 검출 및 정정 회로(126)는 마지막까지 정정 불가능으로 판단된 섹터를 검출할 수 있다. 정정 불가능한 것으로 판단된 섹터는 하나 또는 그 이상일 수 있다. 에러 검출 및 정정 회로(126)는 정정 불가능으로 판단된 섹터에 대한 정보(ex. 어드레스 정보)를 프로세서(124)로 전달할 수 있다.
버스(127)는 메모리 컨트롤러(120)의 구성 요소들(121, 122, 124, 125, 126) 사이의 채널(Channel)을 제공하도록 구성될 수 있다. 이러한 버스(127)는, 일 예로, 각종 제어 신호, 커맨드 등을 전달하기 위한 제어 버스와, 각종 데이터를 전달하기 위한 데이터 버스 등을 포함할 수 있다.
메모리 컨트롤러(120)의 전술한 구성 요소들(121, 122, 124, 125, 126)은 예시일 뿐이다. 메모리 컨트롤러(120)의 전술한 구성 요소들(121, 122, 124, 125, 126) 중 일부의 구성 요소는 삭제되거나, 메모리 컨트롤러(120)의 전술한 구성 요소들 (121, 122, 124, 125, 126) 중 몇몇 구성 요소들이 하나로 통합될 수 있다. 경우에 따라, 메모리 컨트롤러(120)의 전술한 구성 요소들 이외에 하나 이상의 다른 구성 요소가 추가될 수도 있다.
아래에서는, 도 2를 참조하여 메모리 장치(110)에 대하여 더욱 상세하게 설명한다.
도 2는 본 발명의 실시예들에 따른 메모리 장치(110)를 개략적으로 나타낸 블록도다.
도 2를 참조하면, 본 발명의 실시예들에 따른 메모리 장치(110)는, 메모리 셀 어레이(Memory Cell Array, 210), 어드레스 디코더(Address Decoder, 220), 읽기 및 쓰기 회로(Read and Write Circuit, 230), 제어 로직(Control Logic, 240) 및 전압 생성 회로(Voltage Generation Circuit, 250) 등을 포함할 수 있다.
메모리 셀 어레이(210)는 다수의 메모리 블록(BLK1~BLKz, z는 2 이상의 자연수)을 포함할 수 있다.
다수의 메모리 블록(BLK1~BLKz)에는, 다수의 워드 라인(WL)과 다수의 비트 라인(BL)이 배치되며, 다수의 메모리 셀(MC)이 배열될 수 있다.
다수의 메모리 블록(BLK1~BLKz)은 다수의 워드 라인(WL)을 통해 어드레스 디코더(220)와 연결될 수 있다. 다수의 메모리 블록(BLK1~BLKz)은 다수의 비트 라인(BL)을 통해 읽기 및 쓰기 회로(230)와 연결될 수 있다.
다수의 메모리 블록(BLK1~BLKz) 각각은 다수의 메모리 셀을 포함할 수 있다. 예를 들어, 다수의 메모리 셀은 불휘발성 메모리 셀들이며, 수직 채널 구조를 갖는 불휘발성 메모리 셀들로 구성될 수 있다.
메모리 셀 어레이(210)는 2차원 구조의 메모리 셀 어레이로 구성될 수 있으며, 경우에 따라서는, 3차원 구조의 메모리 셀 어레이로 구성될 수도 있다.
한편, 메모리 셀 어레이(210)에 포함되는 복수의 메모리 셀 각각은 적어도 1비트의 데이터를 저장할 수 있다. 일 예로, 메모리 셀 어레이(210)에 포함되는 복수의 메모리 셀 각각은 1비트의 데이터를 저장하는 싱글-레벨 셀(SLC: Single-Level Cell)일 수 있다. 다른 예로, 메모리 셀 어레이(210)에 포함되는 복수의 메모리 셀 각각은 2비트의 데이터를 저장하는 멀티-레벨 셀(MLC: Multi-Level Cell)일 수 있다. 또 다른 예로, 메모리 셀 어레이(210)에 포함되는 복수의 메모리 셀 각각은 3비트의 데이터를 저장하는 트리플-레벨 셀(TLC: Triple-Level Cell)일 수 있다. 또 다른 예로, 메모리 셀 어레이(210)에 포함되는 복수의 메모리 셀 각각은 4비트의 데이터를 저장하는 쿼드-레벨 셀(QLC: Quad-Level Cell)일 수 있다. 또 다른 예로, 메모리 셀 어레이(210)는 5비트 이상의 데이터를 각각 저장하는 복수의 메모리 셀을 포함할 수도 있다.
도 2를 참조하면, 어드레스 디코더(220), 읽기 및 쓰기 회로(230), 제어 로직(240) 및 전압 생성 회로(250) 등은 메모리 셀 어레이(210)를 구동하는 주변 회로로서 동작할 수 있다.
어드레스 디코더(220)는 다수의 워드 라인(WL)을 통해 메모리 셀 어레이(210)에 연결될 수 있다.
어드레스 디코더(220)는 제어 로직(240)의 제어에 응답하여 동작하도록 구성될 수 있다.
어드레스 디코더(220)는 메모리 장치(110) 내부의 입출력 버퍼를 통해 어드레스(Address)를 수신할 수 있다. 어드레스 디코더(220)는 수신된 어드레스 중 블록 어드레스(Block Address)를 디코딩하도록 구성될 수 있다. 어드레스 디코더(220)는 디코딩된 블록 어드레스에 따라 적어도 하나의 메모리 블록을 선택할 수 있다.
어드레스 디코더(220)는 전압 생성 회로(250)로부터 읽기 전압(Vread) 및 패스 전압(Vpass)을 입력 받을 수 있다.
어드레스 디코더(220)는 리드 동작 중 읽기 전압 인가 동작 시, 선택된 메모리 블록 내 선택된 워드 라인(WL)으로 읽기 전압(Vread)를 인가하고, 나머지 비 선택된 워드 라인들(WL)에는 패스 전압(Vpass)을 인가할 수 있다.
어드레스 디코더(220)는 프로그램 검증 동작 시, 선택된 메모리 블록 내 선택된 워드 라인(WL)에 전압 생성 회로(250)에서 발생된 검증 전압을 인가하고, 나머지 비 선택된 워드 라인들(WL)에 패스 전압(Vpass)을 인가할 수 있다.
어드레스 디코더(220)는 수신된 어드레스 중 열 어드레스를 디코딩 하도록 구성될 수 있다. 어드레스 디코더(220)는 디코딩 된 열 어드레스를 읽기 및 쓰기 회로(230)에 전송할 수 있다.
메모리 장치(110)의 리드 동작 및 프로그램 동작은 페이지 단위로 수행될 수 있다. 리드 동작 및 프로그램 동작 요청 시에 수신되는 어드레스는 블록 어드레스, 행 어드레스 및 열 어드레스 중 하나 이상을 포함할 수 있다.
어드레스 디코더(220)는 블록 어드레스 및 행 어드레스에 따라 하나의 메모리 블록 및 하나의 워드 라인을 선택할 수 있다. 열 어드레스는 어드레스 디코더(220)에 의해 디코딩 되어 읽기 및 쓰기 회로(230)에 제공될 수 있다.
어드레스 디코더(220)는 블록 디코더, 행 디코더, 열 디코더 및 어드레스 버퍼들 중 하나 이상을 포함할 수 있다.
읽기 및 쓰기 회로(230)는 다수의 페이지 버퍼(PB)를 포함할 수 있다. 읽기 및 쓰기 회로(230)는 메모리 셀 어레이(210)의 리드 동작(Read Operation) 시에는 "읽기 회로(Read Circuit)"로 동작하고, 쓰기 동작(Write Operation) 시에는 "쓰기 회로(Write Circuit)"로 동작할 수 있다.
전술한 읽기 및 쓰기 회로(230)는 다수의 페이지 버퍼(PB)를 포함하는 페이지 버퍼 회로(Page Buffer Circuit) 또는 데이터 레지스터 회로(Data Register Circuit)라고도 한다. 여기서, 읽기 및 쓰기 회로(230)는 데이터 처리 기능을 담당하는 데이터 버퍼(Data Buffer)를 포함할 수 있고, 경우에 따라서, 캐싱 기능을 담당하는 캐쉬 버퍼(Cache Buffer)를 추가로 더 포함할 수 있다.
다수의 페이지 버퍼(PB)는 다수의 비트 라인(BL)을 통해 메모리 셀 어레이(210)에 연결될 수 있다. 다수의 페이지 버퍼(PB)는 리드 동작 및 프로그램 검증 동작 시, 메모리 셀들의 문턱전압(Vth)을 센싱하기 위하여, 메모리 셀들과 연결된 비트 라인들(BL)에 센싱 전류를 계속적으로 공급하면서, 대응하는 메모리 셀의 프로그램 상태에 따라 흐르는 전류량이 변화되는 것을 센싱 노드를 통해 감지하여 센싱 데이터로 래치할 수 있다.
읽기 및 쓰기 회로(230)는 제어 로직(240)에서 출력되는 페이지 버퍼 제어 신호들에 응답하여 동작할 수 있다.
읽기 및 쓰기 회로(230)는 리드 동작 시, 메모리 셀의 데이터를 센싱하여 독출 데이터를 임시 저장한 후, 메모리 장치(110)의 입출력 버퍼로 데이터(DATA)를 출력한다. 예시적인 실시 예로서, 읽기 및 쓰기 회로(230)는 페이지 버퍼들(PB) 또는 페이지 레지스터들 이외에도, 열 선택 회로 등을 포함할 수 있다.
제어 로직(240)은 어드레스 디코더(220), 읽기 및 쓰기 회로(230), 및 전압 생성 회로(250) 등과 연결될 수 있다. 제어 로직(240)은 메모리 장치(110)의 입출력 버퍼를 통해 커맨드(CMD) 및 제어 신호(CTRL)를 수신할 수 있다.
제어 로직(240)은 제어 신호(CTRL)에 응답하여 메모리 장치(110)의 제반 동작을 제어하도록 구성될 수 있다. 제어 로직(240)은 다수의 페이지 버퍼(PB)의 센싱 노드의 프리 차지 전위 레벨을 조절하기 위한 제어 신호를 출력할 수 있다.
제어 로직(240)은 메모리 셀 어레이(210)의 리드 동작을 수행하도록 읽기 및 쓰기 회로(230)를 제어할 수 있다. 전압 생성 회로(250)는, 제어 로직(240)에서 출력되는 전압 생성 회로 제어 신호에 응답하여, 리드 동작 시, 이용되는 읽기 전압(Vread) 및 패스 전압(Vpass)을 생성할 수 있다.
한편, 전술한 메모리 장치(110)의 메모리 블록 각각은 다수의 워드 라인(WL)과 대응되는 다수의 페이지와 다수의 비트 라인(BL)과 대응되는 다수의 스트링으로 구성될 수 있다.
메모리 블록(BLK)에는 다수의 워드 라인(WL)과 다수의 비트 라인(BL)이 교차하면서 배치될 수 있다. 예를 들어, 다수의 워드 라인(WL) 각각은 행 방향으로 배치되고, 다수의 비트 라인(BL) 각각은 열 방향으로 배치될 수 있다. 다른 예를 들어, 다수의 워드 라인(WL) 각각은 열 방향으로 배치되고, 다수의 비트 라인(BL) 각각은 행 방향으로 배치될 수 있다.
다수의 워드 라인(WL) 중 하나와 다수의 비트 라인(BL) 중 하나에 연결되는 메모리 셀이 정의될 수 있다. 각 메모리 셀에는 트랜지스터가 배치될 수 있다.
예를 들어, 메모리 셀(MC)에 배치된 트랜지스터는 드레인, 소스 및 게이트 등을 포함할 수 있다. 트랜지스터의 드레인(또는 소스)은 해당 비트 라인(BL)과 직접 또는 다른 트랜지스터를 경유하여 연결될 수 있다. 트랜지스터의 소스(또는 드레인)는 소스 라인(그라운드일 수 있음)과 직접 또는 다른 트랜지스터를 경유하여 연결될 수 있다. 트랜지스터의 게이트는 절연체에 둘러싸인 플로팅 게이트(Floating Gate)와 워드 라인(WL)으로부터 게이트 전압이 인가되는 컨트롤 게이트(Control Gate)를 포함할 수 있다.
각 메모리 블록에는, 2개의 최외곽 워드 라인 중 읽기 및 쓰기 회로(230)와 더 인접한 제1 최외곽 워드 라인의 바깥쪽에 제1 선택 라인(소스 선택 라인 또는 드레인 선택 라인이라고도 함)이 더 배치될 수 있으며, 다른 제2 최외곽 워드 라인의 바깥쪽에 제2 선택 라인(드레인 선택 라인 또는 소스 선택 라인이라고도 함)이 더 배치될 수 있다.
경우에 따라서, 제1 최외곽 워드 라인과 제1 선택 라인 사이에는 하나 이상의 더미 워드 라인이 더 배치될 수 있다. 또한, 제2 최외곽 워드 라인과 제2 선택 라인 사이에도 하나 이상의 더미 워드 라인이 더 배치될 수 있다.
전술한 메모리 블록의 리드 동작 및 프로그램 동작(쓰기 동작)은 페이지 단위로 수행될 수 있으며, 소거(Erasure) 동작은 메모리 블록 단위로 수행될 수 있다.
도 3는 본 발명의 실시예들에 따른 메모리 장치(110)의 워드 라인(WL) 및 비트 라인(BL)의 구조를 나타낸 도면이다.
도 3를 참조하면, 메모리 장치(110)에는, 메모리 셀들(MC)이 모여 있는 핵심 영역과 이 핵심 영역의 나머지 영역에 해당하며 메모리 셀 어레이(210)의 동작을 위해 서포트(Support)해주는 보조 영역이 존재한다.
핵심 영역은 페이지들(PG)과 스트링들(STR)으로 구성될 수 있다. 이러한 핵심 영역에는, 다수의 워드 라인(WL1 ~ WL9)과 다수의 비트 라인(BL)이 교차하면서 배치된다.
다수의 워드 라인(WL1 ~ WL9)은 행 디코더(310)와 연결되고, 다수의 비트 라인(BL)은 열 디코더(320)와 연결될 수 있다. 다수의 비트 라인(BL)과 열 디코더(320) 사이에는 읽기 및 쓰기 회로(230)에 해당하는 데이터 레지스터(330)가 존재할 수 있다.
다수의 워드 라인(WL1 ~ WL9)은 다수의 페이지(PG)와 대응된다.
예를 들어, 도 3와 같이 다수의 워드 라인(WL1 ~ WL9) 각각은 하나의 페이지(PG)와 대응될 수 있다. 이와 다르게, 다수의 워드 라인(WL1 ~ WL9) 각각이 사이즈가 큰 경우, 다수의 워드 라인(WL1 ~ WL9) 각각은 둘 이상(예: 2개 또는 4개)의 페이지(PG)와 대응될 수도 있다. 페이지(PG)는 프로그램 동작과 리드 동작을 진행하는데 있어서 최소 단위가 되며, 프로그램 동작 및 리드 동작 시, 동일 페이지(PG) 내에서의 모든 메모리 셀(MC)은 동시 동작을 수행할 수 있다.
다수의 비트 라인(BL)은 홀수 번째 비트 라인(BL)과 짝수 번째 비트 라인(BL)을 구분되면서 열 디코더(320)와 연결될 수 있다.
메모리 셀(MC)에 액세스 하기 위해서는, 주소가 먼저 입출력 단을 거쳐 행 디코더(310)와 열 디코더(320)를 통하여 핵심 영역으로 들어와서, 타깃 메모리 셀을 지정할 수 있다. 타깃 메모리 셀을 지정한다는 것은 행 디코더(310)와 연결된 워드 라인들(WL1 ~ WL9)과 열 디코더(320)와 연결된 비트 라인들(BL)의 교차되는 사이트에 있는 메모리 셀(MC)에 데이터를 프로그램 하거나 프로그램 된 데이터를 읽어 내기 위하여 액세스 한다는 것을 의미한다.
메모리 장치(110)의 데이터 처리 모두는, 데이터 레지스터(330)를 경유하여 프로그램 및 읽기가 되므로, 데이터 레지스터(330)는 중추적 역할을 한다. 데이터 레지스터(330)의 데이터 처리가 늦어지면 다른 모든 영역에서는 데이터 레지스터(330)가 데이터 처리를 완료할 때까지 기다려야 한다. 또한, 데이터 레지스터(330)의 성능이 저하되면, 메모리 장치(110)의 전체 성능을 저하시킬 수 있다.
도 3의 예시를 참조하면, 1개의 스트링(STR)에는, 다수의 워드 라인(WL1 ~ WL9)과 연결되는 다수의 트랜지스터(TR1 ~ TR9)가 존재할 수 있다. 다수의 트랜지스터(TR1 ~ TR9)가 존재하는 영역들이 메모리 셀들(MC)에 해당한다. 여기서, 다수의 트랜지스터(TR1 ~ TR9)는 전술한 바와 같이, 제어 게이트 (CG)와 플로팅 게이트(FG)를 포함하는 트랜지스터들이다.
다수의 워드 라인(WL1 ~ WL9)은 2개의 최외곽 워드 라인(WL1, WL9)을 포함한다. 2개의 최외곽 워드 라인(WL1, WL9) 중 신호 경로적 측면에서 데이터 레지스터(330)와 더 인접한 제1 최외곽 워드 라인(WL1)의 바깥쪽에는 제1 선택 라인(DSL)이 더 배치되고, 다른 제2 최외곽 워드 라인(WL9)의 바깥쪽에는 제2 선택 라인(SSL)이 더 배치될 수 있다.
제1 선택 라인(DSL)에 의해 온-오프가 제어되는 제1 선택 트랜지스터(D-TR)는 제1 선택 라인(DSL)과 연결된 게이트 전극을 가지고 있을 뿐, 플로팅 게이트(FG)를 포함하지 않는 트랜지스터이다. 제2 선택 라인(SSL)에 의해 온-오프가 제어되는 제2 선택 트랜지스터(S-TR)는 제2 선택 라인(SSL)과 연결된 게이트 전극을 가지고 있을 뿐, 플로팅 게이트(FG)를 포함하지 않는 트랜지스터이다.
제1 선택 트랜지스터(D-TR)는 해당 스트링(STR)과 데이터 레지스터(430) 간의 연결을 온 또는 오프 시키는 스위치 역할을 한다. 제2 선택 트랜지스터(S-TR)는 해당 스트링(STR)과 소스 라인(SL) 간의 연결을 온 또는 오프 시켜주는 스위치 역할을 한다. 즉, 제1 선택 트랜지스터(D-TR) 및 제2 선택 트랜지스터(S-TR)는 해당 스트링(STR)의 양쪽 끝에 있으면서, 신호를 이어주고 끊어내는 문지기 역할을 한다.
메모리 시스템(100)은, 프로그램 동작 시, 프로그램 할 비트 라인(BL)의 타깃 메모리 셀(MC)에 전자를 채워야 하기 때문에, 제1 선택 트랜지스터(D-TR)의 게이트 전극에 소정의 턴-온 전압(Vcc)를 인가하여 제1 선택 트랜지스터(D-TR)를 턴-온 시키고, 제2 선택 트랜지스터(S-TR)의 게이트 전극에는 소정의 턴-오프 전압(예: 0V)을 인가하여 제2 선택 트랜지스터(S-TR)를 턴-오프 시킨다.
메모리 시스템(100)은, 리드 동작 또는 검증(Verification) 동작 시, 제1 선택 트랜지스터(D-TR) 및 제2 선택 트랜지스터(S-TR)를 모두 턴-온 시켜준다. 이에 따라, 전류가 해당 스트링(STR)을 관통하여 그라운드에 해당하는 소스 라인(SL)으로 빠질 수 있어서, 비트 라인(BL)의 전압 레벨이 측정될 수 있다. 다만, 리드 동작 시, 제1 선택 트랜지스터(D-TR) 및 제2 선택 트랜지스터(S-TR)의 온-오프 타이밍의 시간 차이가 있을 수 있다.
메모리 시스템(100)은, 소거(Erasure) 동작 시, 소스 라인(SL)을 통하여 기판(Substrate)에 소정 전압(예:+20V)를 공급하기도 한다. 메모리 시스템(100)은, 소거(Erasure) 동작 시, 제1 선택 트랜지스터(D-TR) 및 제2 선택 트랜지스터(S-TR)를 모두 플로팅(Floating) 시켜서 무한대의 저항을 만들어 준다. 이에 따라, 제1 선택 트랜지스터(D-TR) 및 제2 선택 트랜지스터(S-TR)의 역할이 없도록 해주고, 플로팅 게이트(FG)와 기판(Substrate) 사이에서만 전위 차이에 의한 전자(electron)가 동작할 수 있도록 구조화 되어 있다.
도 4는 본 발명의 실시예들에 따른 외부 장치 및 메모리 시스템을 나타낸 도면이다.
도 4를 참조하면, 메모리 시스템(100)의 메모리 장치(110)는 외부 접근가능 영역(410)을 포함할 수 있다.
외부 접근가능 영역(410)은 메모리 시스템(100)의 외부로부터 직접 메모리 접근(DMA)이 가능한 영역을 의미한다.
외부 장치(10)에서 메모리 장치(110)로의 직접 메모리 접근(DMA)은 메모리 컨트롤러(120)가 논리 주소와 물리 주소 사이의 매핑 등을 수행하지 않고, 외부 장치(10)가 지시한 메모리 장치(110)상의 주소에 접근하는 것을 의미한다.
메모리 컨트롤러(120)는 메모리 장치(110)의 전체 영역 중에서 일부의 영역을 외부 접근가능 영역(410)으로 지정할 수 있다. 메모리 컨트롤러(120)는 외부 접근가능 영역에 관한 정보(HAA_INFO)를 메모리 시스템(100) 외부 메모리(11)으로 전송할 수 있다. 이때, 외부 메모리(11)는 외부 장치(10)에 포함된 메모리일 수 있다. 또는 도 4에 도시된 바와 달리, 외부 메모리(11)는 외부 장치(10)의 외부에 위치할 수도 있다.
외부 메모리(11)로 전송된 외부 접근가능 영역에 관한 정보(HAA_INFO)는 외부 메모리(11) 에 저장될 수 있다.
메모리 컨트롤러(120)는 외부 접근가능 영역에 관한 정보(HAA_INFO)를 외부 메모리(11)에 포함된 호스트 메모리 버퍼(HMB) 영역에 라이트할 수도 있다.
외부 장치(10)는 외부 메모리(11)에 저장된 외부 접근가능 영역에 관한 정보(HAA_INFO)를 기초로 외부 접근가능 영역(410)으로 접근하기 위한 직접 메모리 접근 요청(DMAR)을 생성할 수 있다.
메모리 컨트롤러(120)는 외부 장치(10)로부터 외부 접근가능 영역에 관한 정보(HAA_INFO)를 기초로 생성된 직접 메모리 접근 요청(DMAR)을 수신할 수 있다.
메모리 컨트롤러(120)는 직접 메모리 접근 요청(DMAR)에 대응하여, 외부 장치(10)에게 외부 접근가능 영역(410)으로의 직접 메모리 접근(DMA)을 제공할 수 있다.
도4를 참조하면, 메모리 컨트롤러(120)는 메모리 컨트롤러(120)로부터 전원을 공급받아 메모리 컨트롤러(120)의 동작을 수행하는 복수의 컨트롤 모듈들(420)을 포함할 수 있다.
컨트롤 모듈(CM)은 메모리 컨트롤러(120)에 포함된 각종 모듈 내지 코어에 대응하는 단위 구성이다.
예를 들어, 전술한 바와 같이, 메모리 컨트롤러(120)는 프로세서(124)를 포함할 수 있다. 이때, 프로세서(124)는 복수의 코어(Core)들로 구성될 수 있다. 이 경우, 하나의 코어는 하나의 컨트롤 모듈(CM)에 대응하므로, 메모리 프로세서(1240)는 복수의 컨트롤 모듈들을 포함한다고 볼 수 있다.
메모리 컨트롤러(120)의 펌웨어의 계층인 호스트 인터페이스 계층(HIL), 플래시 변환 계층(FTL) 및 플래시 인터페이스 계층(FIL) 각각은 관련된 하나 이상의 컨트롤 모듈(CM)들을 통해 외부 장치(10)로부터 수신한 커맨드 내지 데이터를 처리할 수 있다.
하나의 컨트롤 모듈(CM)은 하나 이상의 펌웨어 계층과 관련될 수 있다.
메모리 컨트롤러(120)에는 커맨드 페치(Fetch) 및 파싱(Parsing) 등을 수행하는 커맨드 관리 모듈, 커맨드 메타 데이터를 관리하는 모듈, 호스트로부터 수신한 데이터의 오류 검출 및 정정을 위한 ECC 모듈 또는 호스트 데이터 전송 모듈 등 다양한 종류의 컨트롤 모듈(CM)들이 포함될 수 있다. 전술한 컨트롤 모듈(CM)들은 예시에 불과하며 다양한 기능의 컨트롤 모듈(CM)들이 메모리 컨트롤러(120)에 포함될 수 있다.
한편, 도 4를 참조하면, 외부 접근가능 영역 관한 정보(HAA_INFO)는 외부 접근가능 영역(410)에 대한 L2P 테이블(L2P) 및 외부 접근가능 영역(410)에 포함된 메모리 블록들의 소거 카운트(EC)를 포함할 수 있다.
외부 장치(10)는 L2P 테이블(L2P) 및 외부 접근가능 영역(410)에 포함된 메모리 블록들의 소거 카운트(EC)를 기초로 직접 메모리 접근 요청(DMAR)을 생성할 수 있다.
도 5는 본 발명의 실시예들에 따른 외부 장치의 메모리 접근 패스를 계층별로 나타낸 도면이다.
도 4 및 5를 참조하면 외부 장치(10)는 메모리 장치(110)에 포함된 외부 접근가능 영역(410)에 접근할 수 있다.
외부 장치(10)가 일반적인 방법으로 메모리 시스템(100) 측으로 리드 또는 라이트 커맨드를 전달하는 경우, 메모리 컨트롤러(120)의 PCIe 계층(510)은 외부 장치(10)로부터 커맨드를 수신할 수 있다. PCIe 계층(510)은 호스트 인터페이스 계층(520)으로 커맨드를 전달할 수 있다. 호스트 인터페이스 계층(520)은 플래시 변환 계층(530)로 커맨드를 전달할 수 있다. 플래시 변환 계층(530)은 플래시 인터페이스 계층(540)으로 커맨드를 전달할 수 있다. 플래시 인터페이스 계층(540)은 플래시 변환 계층(540)에서 지시하는 커맨드를 메모리 장치(110)로 전달할 수 있다.
한편, 외부 장치(10)가 직접 메모리 접근 요청(DMAR)을 메모리 시스템(100)으로 전달한 경우, 메모리 컨트롤러(120)의 PCIe 계층(510)은, 호스트 인터페이스 계층(520) 및 플래시 변환 계층(530)을 거치지 않고, 플래시 인터페이스 계층(540)으로 외부 접근가능 영역 요청(DMAR)을 전달할 수 있다. 플래시 인터페이스 계층(540)은 PCIe 계층(510)으로부터 직접 메모리 접근 요청(DMAR)을 수신하여, 메모리 장치(550)에 리드 또는 라이트 커맨드를 전달할 수 있다. 메모리 장치(550)는 메모리 인터페이스 계층으로부터 수신한 커맨드에 따라서 외부 접근가능 영역에 데이터를 리드 또는 라이트 할 수 있다.
PCIe 계층(510)은 외부 장치(10)와 통신을 위한 계층을 설명하기 위한 예시로서, 통신 규격인 PCI express 뿐만이 아닌, 외부 장치(10)와의 인터페이스를 제공하는 계층일 수 있다.
메모리 컨트롤러(120)에 포함된 복수의 컨트롤 모듈들(420) 일부 또는 전부는 외부 장치(10)로부터 수신한 커맨드를 처리하기 위해 사용될 수 있다. 이때, 복수의 컨트롤 모듈들(420)의 일부 또는 전부는 호스트 인터페이스 계층(HIL), 플래시 변환 계층(FTL) 또는 플래시 인터페이스 계층(FIL) 중 하나 이상의 펌웨어 계층에 대응될 수 있다.
메모리 컨트롤러(120)가 직접 메모리 접근 요청(DMAR)을 처리할 때에는, 호스트 인터페이스 계층(HIL) 및 플래시 변환 계층(FTL)에 대응되는 컨트롤 모듈들의 일부 또는 전부를 바이패스(Bypass) 하여 플래시 인터페이스 계층(FIL)으로 커맨드를 전달할 수 있다.
이를 통해, 외부 장치(10)는 메모리 컨트롤러(120)에서의 논리 주소-물리 주소 간 매핑 없이, 외부 접근가능 영역(410)에서 데이터를 리드하거나, 외부 접근가능 영역(410)에 데이터를 라이트할 수 있다.
도 6은 본 발명의 실시예들에 따른 외부 접근가능 영역 요청을 나타낸 도면이다.
도 6을 참조하면, 직접 메모리 접근 요청(DMAR)은 직접 메모리 접근 여부(DMAM), 연산코드(OP) 및 외부 장치가 접근하고자 하는 물리 주소(PA)를 포함할 수 있다.
메모리 컨트롤러(120)는 직접 메모리 접근 여부(DMAM)가 설정된 경우, 외부 장치에게 외부 접근가능 영역(410)으로의 접근을 제공할 수 있다.
연산코드(OP)는 메모리 장치(110)가 수행할 동작을 지시하는 코드이다. 메모리 컨트롤러(120)는 외부 장치가 접근하고자 하는 물리 주소(PA)에 연산코드(OP)에 해당하는 동작을 수행할 수 있다.
물리 주소(PA)는 외부 장치(10)가 데이터를 리드 또는 라이트 하고자 하는 메모리 장치(110)에 포함된 외부 접근가능 영역(410) 상의 주소이다.
직접 메모리 접근(DMA)이 아닌 경우라면, 외부 장치(10)가 메모리 장치(110)에 접근할 때, 외부 장치(10)로부터 수신한 논리 주소(Logical Address)가 플래시 변환 계층(FTL)에서 매핑 테이블(Mapping Table)을 기초로 물리 주소로 변환된 뒤, 외부 장치(10)는 해당 데이터에 접근할 수 있다.
외부 장치(10)가 직접 메모리 접근(DMA)을 통해 외부 접근가능 영역(410)에 접근할 때에는, 접근하고자 하는 물리 주소(PA)를 포함한 직접 메모리 접근 요청(DMAR)을 메모리 컨트롤러(120)로 전송하므로, 논리 주소에서 물리 주소로의 변환이 요구되지 않는다.
한편, 직접 메모리 접근 요청(DMAR)은 서든 파워 오프(Sudden Power Off) 또는 과열 경고를 포함하는 긴급 이벤트에 따라 생성될 수 있다.
도 7은 본 발명의 실시예들에 따른 긴급 이벤트에 대응하는 메모리 컨트롤러의 동작을 나타낸 도면이다.
외부 장치(10)는 긴급 이벤트(UE)에 대응하여 메모리 컨트롤러(120)로 직접 메모리 접근 요청(DMAR)을 전송할 수 있다.
메모리 컨트롤러(120)는 긴급 이벤트(UE)에 대응하여, 처리중인 커맨드의 처리를 중단할 수 있고, 외부 장치(10)로부터 수신한 직접 메모리 접근 요청(DMAR)을 처리할 수 있다.
일반적인 경우, 긴급 이벤트(UE)가 발생하면, 메모리 컨트롤러(120)는 새로운 커맨드를 페치(fetch)하지 않고, 미처리된 커맨드를 마저 처리한다.
한편, 외부 장치(10)가 긴급 이벤트(UE)에 따라 직접 메모리 접근 요청(DMAR)을 통해 외부 접근가능 영역(410)으로 접근하는 경우, 메모리 컨트롤러(120)는 긴급 이벤트(UE)에 대응하여 처리중인 커맨드의 처리를 중단할 수 있고, 외부 장치(10)로부터 수신한 직접 메모리 접근 요청(DMAR)을 처리할 수 있다.
이때, 직접 메모리 접근 요청(DMAR)은 외부 장치(10)가 긴급 이벤트(UE)에 대비하여 반드시 메모리 장치(110)에 저장하거나 반드시 리드해야 하는 데이터를 포함할 수 있다.
한편, 메모리 컨트롤러(120)는 긴급 이벤트에 대응하여, 메모리 컨트롤러(120)에 포함된 복수의 컨트롤 모듈 중 직접 메모리 접근 요청(DMAR)과 무관한 하나 이상의 컨트롤 모듈의 전원을 차단할 수 있다.
전술한 바와 같이, 외부 장치(10)가 직접 메모리 접근(DMA)을 통해 외부 접근가능 영역(410)에 접근할 때, 메모리 컨트롤러(120)에 포함된 복수의 컨트롤 모듈들(420)의 일부는 바이패스될 수 있다. 이때, 메모리 컨트롤러(120)는 바이패스 되는 컨트롤 모듈의 전원을 차단할 수 있다.
도 7에 도시된 바에 따르면, 복수의 컨트롤 모듈들(420a)은 직접 메모리 접근(DMA)과 무관한 컨트롤 모듈일 수 있다. 따라서 메모리 컨트롤러(120)는 복수의 컨트롤 모듈들(420a) 중 하나 이상의 컨트롤 모듈(CM_n)의 전원을 차단할 수 있다.
메모리 컨트롤러(120)는 하나 이상의 컨트롤 모듈의 전원을 차단하여 전력 소비를 낮출 수 있고, 이는 긴급 이벤트에 대처하는데 충분한 시간을 확보하거나, 온도를 낮추는 등의 도움이 될 수 있다.
일 예로, 긴급 이벤트(UE)가 서든 파워 오프인 경우, 전력 소비를 낮추어 서든 파워 오프에 대비하는 시간을 확보하는데 도움이 될 수 있다. 한편, 긴급 이벤트(UE)가 과열 경고인 경우, 전력 소비를 낮추어 메모리 시스템의 온도를 낮출 수 있다.
도 8은 본 발명의 실시예들에 따른 서든 파워 오프 시 메모리 컨트롤러의 동작을 나타낸 도면이다.
도 8을 참조하면, 메모리 컨트롤러(120)는 서든 파워 오프(SPO)에 대처할 수 있다.
외부 장치(10)는 외부 장치(10)에서 발생한 서든 파워 오프(SPO)를 감지한 때, 메모리 컨트롤러(120)로 서든 파워 오프 알림 신호(SPO_NT)를 전송할 수 있다. 또는, 메모리 컨트롤러(120)는 메모리 시스템(100)에서 발생한 서든 파워 오프(SPO)를 감지하여 외부 장치(10)에 리포팅할 수 있다. 이하에서는 외부 장치(10)에서 서든 파워 오프(SPO)가 발생한 것으로 가정하고 메모리 컨트롤러(120)의 동작을 설명한다.
외부 장치(10)는 긴급 이벤트인 서든 파워 오프(SPO)에 대응하여, 외부 접근가능 영역에 관한 정보(HAA_INFO)를 기초로 직접 메모리 접근 요청(DMAR)을 생성할 수 있다.
메모리 컨트롤러(120)는 외부 장치(10)로부터 직접 메모리 접근 요청(DMAR)을 수신한 뒤 외부 장치(10)에게 외부 접근가능 영역(410)으로의 직접 메모리 접근(DMA)을 제공할 수 있다.
이때, 메모리 컨트롤러(120)는 처리 중이었던 커맨드의 처리를 중단할 수 있다.
또한, 메모리 컨트롤러(120)는 메모리 컨트롤러(120)에 포함된 복수의 컨트롤 모듈들 중 직접 메모리 접근 요청(DMAR)과 무관한 하나 이상의 컨트롤 모듈에 공급되는 전원을 차단할 수 있다.
일 예로, 직접 메모리 접근(DMA)시, 메모리 컨트롤러(120)는 호스트 인터페이스 계층(HIL) 및 플래시 변환 계층(FTL)과는 관련되지만, 플래시 인터페이스 계층(FIL)과는 무관한 컨트롤 모듈에 공급되는 전원을 차단할 수 있다.
메모리 컨트롤러(120)는 서든 파워 오프(SPO)가 발생한 경우, 보조 전원 장치(미도시)로부터 전원을 공급받을 수 있다. 이때 고용량 커패시터(Capacitor)가 보조 전원을 제공할 수 있다. 한편, 보조 전원 장치에 의해 메모리 시스템(100)이 구동되는 시간은 상대적으로 작은 편이다.
메모리 컨트롤러(120)는 하나 이상의 컨트롤 모듈에 제공되는 전원을 차단하여 전력 소비를 줄이고, 서든 파워 오프 보호(Sudden Power Off Protection)을 수행할 수 있는 시간을 증가시킬 수 있으므로, 서든 파워 오프(SPO)에 효과적으로 대처할 수 있다.
메모리 컨트롤러(120)는 외부 장치(10)로부터 수신한 데이터(DATA)를 직접 메모리 접근(DMA)을 통해 메모리 장치(110)에 포함된 외부 접근가능 영역(410)에 라이트할 수 있다.
이때, 직접 메모리 접근(DMA)을 통해 외부 접근가능 영역(410)에 라이트되는 데이터(DATA)는 외부 장치(10)에서 서든 파워 오프(SPO)에 대비하여 보존해야할 필요가 있는 데이터를 포함할 수 있다. 일 예로, 외부 장치(10)의 복구에 필요한 데이터일 수 있다.
또한 직접 메모리 접근(DMA)을 통해 외부 접근가능 영역(410)에 라이트되는 데이터(DATA)는 외부 접근가능 영역에 관한 정보의 복구를 위한 백업 데이터를 포함할 수 있다.
외부 장치(10)에서 서든 파워 오프(SPO)가 발생한 경우, 외부 메모리(11)에 저장된 정보가 휘발될 수 있다. 외부 접근가능 영역에 관한 정보의 복구를 위한 백업 데이터는 서든 파워 오프(SPO)에 의해 외부 메모리(11)에 저장된 데이터가 휘발된 때, 외부 접근가능 영역에 관한 정보를 복구하기 위한 것이다.
한편, 메모리 컨트롤러(120)는 직접 메모리 접근 요청(DMAR) 처리 후, 메모리 컨트롤러(120)에 포함된 복수의 컨트롤 모듈 중 직접 메모리 접근 요청(DMAR)의 처리와 관련된 하나 이상의 컨트롤 모듈에 공급되는 전원을 차단할 수 있다.
이후, 메모리 컨트롤러(120)는 서든 파워 오프(SPO)에 의한 전력 차단을 대기할 수 있다.
도 9는 본 발명의 실시예들에 따른 파워 온 복구 시 메모리 컨트롤러의 동작을 나타낸 도면이다.
도 9를 참조하면, 메모리 컨트롤러(120)는 긴급 이벤트가 해소된 이후, 파워-온 복구(Power-On Recovery)에 대응하여 외부 장치(10)로부터 외부 접근 가능 영역에 관한 정보의 복구 요청(HAA_INFO_RR)을 수신할 수 있다. 메모리 컨트롤러(120)는 외부 접근 가능 영역에 관한 정보의 복구 요청(HAA_INFO_RR)에 대응하여 백업 데이터를 외부 장치(10)로 전송할 수 있다.
외부 장치(10)는 파워 온(Power-On)을 감지한 때, 메모리 컨트롤러(120)로 파워 온 알림 신호(PO_NT) 및 외부 접근 가능 영역에 관한 정보의 복구 요청(HAA_INFO_RR)를 전송할 수 있다.
메모리 컨트롤러(120)는 외부 장치(10)로 외부 접근가능 영역에 관한 정보(HAA_INFO)의 복구를 위한 백업 데이터를 전송할 수 있다. 이를 통해 외부 메모리(11)상의 외부 접근가능 영역에 관한 정보(HAA_INFO)가 복구될 수 있다.
외부 메모리(11)상에 외부 접근가능 영역에 관한 정보(HAA_INFO)가 복구된 후, 메모리 시스템(100)의 파워-온 복구(POR)가 완료되기 전, 외부 장치(10)는 외부 접근가능 영역(410)으로의 직접 메모리 접근(DMA)을 통하여, 외부 장치(10) 측의 파워-온 복구에 필요한 데이터를 리드할 수 있다.
메모리 컨트롤러(120)는 메모리 시스템(100)의 파워-온 복구(POR) 시 매핑 테이블 등을 복구한다.
외부 장치(10)는 메모리 시스템(100)의 파워-온 복구(POR) 동작이 완료되지 않아, 논리 주소 및 매핑 테이블을 통한 리드 또는 라이트 동작이 제한됨에도 불구하고, 외부 접근가능 영역(410)으로의 직접 메모리 접근(DMA)을 통해 외부 장치(10)의 파워-온 복구에 필요한 데이터들 리드하여, 복구에 활용할 수 있다. 메모리 컨트롤러(120)는 메모리 시스템(100)의 파워-온 복구(POR)를 마친 뒤 정상적으로 동작할 수 있다.
도 10은 본 발명의 실시예들에 따른 온도별 메모리 컨트롤러의 동작을 나타낸 도면이다.
도 10을 참조하면, 메모리 컨트롤러(120)는 과열 전력 차단(Thermal Shutdown)에 대비할 수 있다.
메모리 컨트롤러(120)는 메모리 시스템(100)의 기준 온도(T)를 주기적으로 측정할 수 있다. 메모리 시스템(100)의 기준 온도(T)는 메모리 컨트롤러(120)의 온도이거나 메모리 장치(110)의 온도일 수 있다. 또는, 기준 온도(T)는 메모리 컨트롤러(120) 또는 메모리 장치(110)에 포함된 복수의 온도 센서를 통해 획득한 온도를 조합한 값일 수 있다.
메모리 컨트롤러(120)는 기준 온도(T) 별로 다른 동작을 수행할 수 있다. 메모리 컨트롤러(120)는 기준 온도(T)가 임계 쓰로틀링 온도(Tth)보다 작은 경우(T<Tth), 정상 동작을 수행할 수 있다. 메모리 컨트롤러(120)가 정상 동작을 수행한다는 것은 온도에 따른 제한 없이 동작한다는 것을 의미할 수 있다.
기준 온도(T)가 임계 쓰로틀링 온도(Tth)와 같거나 크고, 임계 백업 온도(Tbp)보다 작은 경우(Tth≤T<Tbp), 메모리 컨트롤러(120)는 하나 이상의 컨트롤 모듈(420)의 클럭(Clock)을 제한하는 과열 쓰로틀링(Thermal Throttling)을 수행할 수 있다. 또한 메모리 컨트롤러(120)는 외부 장치(10)로부터 수신한 커맨드 처리량을 제한할 수 있다. 메모리 컨트롤러(120)는 과열 쓰로틀링 및 커맨드 처리량 제한을 통해서 메모리 시스템(100)의 과열을 저지할 수 있다.
한편, 메모리 컨트롤러(120)가 과열 쓰로틀링 및 커맨드 처리량을 제한하더라도 외부 요인 등으로 인해 기준 온도(T)가 증가할 수 있다. 기준 온도(T)가 임계 백업 온도(Tbp)와 같거나 크고, 임계 차단 온도(Tsd)보다 작은 경우(Tbp≤T<Tsd), 외부 장치(10)로 과열 경고(TR)를 전송할 수 있다. 외부 장치(10)는 과열 경고(TR)에 대응하여, 메모리 시스템(100)의 과열 전력 차단(Thermal Shutdown)에 대비할 수 있다.
메모리 컨트롤러(120)는 과열 경고(TR)를 전송한 후, 처리중인 커맨드의 처리를 중단할 수 있다. 또한, 메모리 컨트롤러(120)는 복수의 컨트롤 모듈(CM) 중 하나 이상의 컨트롤 모듈(CM)에 공급되는 전원을 차단할 수 있다.
이때 전원이 차단되는 컨트롤 모듈(CM)은 외부 장치(10)의 외부 접근가능 영역(410)으로의 직접 메모리 접근(DMA)과 무관한 컨트롤 모듈(CM)일 수 있다.
메모리 컨트롤러(120)는 외부 장치(10)에 직접 메모리 접근(DMA)을 제공하여 외부 접근가능 영역(410)에서 저장된 데이터(DATA)를 리드하거나, 외부 접근가능 영역(410)에 데이터(DATA)를 라이트할 수 있다(S1070).
직접 메모리 접근(DMA)을 통해 외부 접근가능 영역(410)에서 리드한 데이터(DATA)는 외부 장치(10)에서 과열 전력 차단 전, 리드될 필요가 있는 데이터(DATA)일 수 있다.
직접 메모리 접근(DMA)을 통해 외부 접근가능 영역(410)에 라이트되는 데이터(DATA)는 외부 장치(10)에서 과열 전력 차단에 대비하여 보존해야 할 필요가 있는 데이터를 포함할 수 있다. 일 예로, 외부 접근가능 영역(410)에 라이트되는 데이터(DATA)는 외부 장치(10)의 복구 또는 메모리 시스템(100)의 복구에 필요한 데이터일 수 있다.
기준 온도(T)가 임계 차단 온도(Tsd)와 같거나 큰 경우(Tsd≤T), 메모리 컨트롤러(120)는 동작을 멈추고 과열 전력 차단을 차단을 대기할 수 있다. 이후, 메모리 시스템(100)은 과열 전력 차단으로 인해 전원이 차단될 수 있다.
한편, 메모리 시스템(100)의 과열 상황이 해소된 이후, 메모리 컨트롤러(120)는 도 9에서 전술한 바 있는 파워-온 복구 동작을 수행할 수 있다.
도 11은 본 발명의 실시예들에 따른 메모리 시스템의 동작 방법을 나타낸 도면이다.
도 11을 참조하면, 메모리 시스템(100)의 동작 방법은 메모리 시스템(100)의 외부에 위치하는 외부 장치(10)로부터 직접 접근될 수 있는 외부 접근가능 영역(410)에 관한 정보(HAA_INFO)를 외부 메모리(11)에 전송하는 단계(S1100)를 포함할 수 있다.
외부 접근가능 영역(410)에 관한 정보(HAA_INF)는 외부 접근가능 영역(410)에 대한 L2P 테이블(L2P) 및 외부 접근가능 영역(410)에 포함된 메모리 블록들의 소거 카운트(EC)를 포함할 수 있다.
이때, 직접 메모리 접근 요청(DMAR)은 직접 메모리 접근 여부(DMAM), 연산코드(OP) 및 외부 장치가 접근하고자 하는 물리 주소(PA)를 포함할 수 있다.
메모리 시스템(100)의 동작 방법은 서든 파워 오프 또는 과열 경고를 포함하는 긴급 이벤트(UE)에 따라 외부 접근가능 영역(410)에 관한 정보(HAA_INFO)를 기초로 생성된 직접 메모리 접근 요청(DMAR)을 외부 장치(10)로부터 수신하는 단계(S1120)를 포함할 수 있다.
메모리 시스템(100)의 동작 방법은 직접 메모리 접근 요청(DMAR)에 대응하여, 외부 장치(10)에게 외부 접근가능 영역(410)으로의 직접 메모리 접근(DMA)을 제공하는 단계(S1130)를 포함할 수 있다.
메모리 시스템(100)의 동작 방법은 메모리 긴급 이벤트(UE)에 대응하여 처리중인 커맨드의 처리를 중단하는 단계 및 직접 메모리 접근 요청(DMAR)을 처리하는 단계를 포함할 수 있다.
메모리 시스템(100)의 동작 방법은 긴급 이벤트(UE)에 대응하여, 메모리 컨트롤러(120)로부터 전원을 공급받아 메모리 컨트롤러(120)의 동작을 수행하는 복수의 컨트롤 모듈 중 직접 메모리 접근 요청과 무관한 하나 이상의 컨트롤 모듈에 공급되는 전원을 차단하는 단계를 포함할 수 있다.
메모리 시스템(100)의 동작 방법은 긴급 이벤트(UE)가 서든 파워 오프일 때, 직접 메모리 접근 요청 처리 후, 복수의 컨트롤 모듈 중 직접 메모리 접근 요청의 처리와 관련된 하나 이상의 컨트롤 모듈에 공급되는 전원을 차단하는 단계를 포함할 수 있다.
메모리 시스템(100)의 동작 방법은 메모리 시스템(100)의 기준 온도가 과열 전력 차단을 대비한 임계 백업 온도 이상일 때, 외부 장치(10)로 과열 경고를 전송하는 단계를 포함할 수 있다.
직접 메모리 접근 요청(DMAR)은 외부 메모리(11)에 포함된 외부 접근가능 영역(410)에 관한 정보(HAA_INFO)의 복구를 위한 백업 데이터를 라이트하는 요청을 포함할 수 있다.
메모리 시스템(100)의 동작 방법은 파워-온에 대응하여 외부 장치(10)로부터 외부 접근가능 영역(410)에 관한 정보(HAA_INFO)의 복구 요청을 수신하는 단계를 포함할 수 있다.
메모리 시스템(100)의 동작 방법은 긴급 이벤트가 해소된 이후, 파워-온에 대응하여 외부 장치로부터 외부 접근 가능 영역(410)에 관한 정보(HAA_INFO)의 복구 요청을 수신하는 단계를 포함할 수 있다.
메모리 시스템(100)의 동작 방법은 외부 접근 가능 영역(410)에 관한 정보(HAA_INFO)의 복구 요청에 대응하여 백업 데이터를 외부 장치로 전송하는 단계를 포함할 수 있다.
이상에서 설명한 외부 장치(10)는 다종 다양할 수 있다. 일 예로, 외부 장치(10)는 호스트(Host)일 수 있다. 이때, 외부 메모리(11)는 호스트 메모리(Host Memory)일 수 있다.
도 12는 본 발명의 실시예들에 따른 컴퓨팅 시스템(1200)의 구성도이다.
도 12을 참조하면, 본 발명의 실시예들에 따른 컴퓨팅 시스템(1200)은 시스템 버스(1260)에 전기적으로 연결되는 메모리 시스템(100), 컴퓨팅 시스템(1200)의 전반적인 동작을 제어하는 중앙처리장치(CPU, 1210), 컴퓨팅 시스템(1200)의 동작과 관련한 데이터 및 정보를 저장하는 램(RAM, 1220), 사용자에게 사용 환경을 제공하기 위한 UI/UX (User Interface/User Experience) 모듈(1230), 외부 장치와 유선 및/또는 무선 방식으로 통신하기 위한 통신 모듈(1240), 컴퓨팅 시스템(1200)이 사용하는 파워를 관리하는 파워 관리 모듈(1250) 등을 포함할 수 있다.
컴퓨팅 시스템(1200)은 PC(Personal Computer)이거나, 스마트 폰, 태블릿 등의 모바일 단말, 또는 각종 전자 기기 등을 포함할 수 있다.
컴퓨팅 시스템(1200)은, 동작 전압을 공급하기 위한 배터리를 더 포함할 수 있으며, 응용 칩셋(Application Chipset), 그래픽 관련 모듈, 카메라 이미지 프로세서(Camera Image Processor), 디램 등을 더 포함할 수도 있다. 이외에도, 이 분야의 통상적인 지식을 습득한 자들에게 자명하다.
한편, 메모리 시스템(100)은, 하드 디스크 드라이브(HDD: Hard Disk Drive)와 같이 자기 디스크에 데이터를 저장하는 장치뿐 아니라, 솔리드 스테이트 드라이브(SSD: Solid State Drive), UFS(Universal Flash Storage) 장치, eMMC(embedded MMC) 장치 등과 같이 비휘발성 메모리에 데이터를 저장하는 장치 등을 포함할 수 있다. 비휘발성 메모리는 ROM(Read Only Memory), PROM(Programmable ROM), EPROM (Electrically Programmable ROM), EEPROM(Electrically Erasable and Programmable ROM), 플래시 메모리, PRAM(Phase-change RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), FRAM(Ferroelectric RAM) 등을 포함할 수 있다. 이뿐만 아니라, 메모리 시스템(100)은 다양한 형태의 저장 장치로 구현되어, 다양한 전자 기기 내에 탑재될 수 있다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 또한, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이므로 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리 범위에 포함되는 것으로 해석되어야 할 것이다.
10: 외부 장치 11: 외부 메모리
100: 메모리 시스템 110: 메모리 장치
120: 메모리 컨트롤러 121: 호스트 인터페이스
122: 메모리 인터페이스 123: 제어 회로
124: 프로세서 125: 워킹 메모리
126: 에러 검출 및 정정 회로
210: 메모리 셀 어레이 220: 어드레스 디코더
230: 리드 앤 라이트 회로 240: 제어 로직
250: 전압 생성 회로

Claims (18)

  1. 메모리 시스템의 외부에 위치하는 외부 장치로부터 접근될 수 있는 외부 접근가능 영역을 포함하는 메모리 장치; 및
    상기 외부 접근가능 영역에 관한 정보를 상기 메모리 시스템의 외부에 위치하는 외부 메모리로 전송하고,
    서든 파워 오프 또는 과열 경고를 포함하는 긴급 이벤트에 따라 상기 외부 접근가능 영역에 관한 정보를 기초로 생성된 직접 메모리 접근 요청을 상기 외부 장치로부터 수신하고,
    상기 직접 메모리 접근 요청에 대응하여, 상기 외부 장치에게 상기 외부 접근가능 영역으로의 접근을 제공하는 메모리 컨트롤러;를 포함하는 메모리 시스템.
  2. 제1항에 있어서,
    상기 외부 접근가능 영역에 관한 정보는 상기 외부 접근가능 영역에 대한 L2P 테이블 및 상기 외부 접근가능 영역에 포함된 메모리 블록들의 소거 카운트를 포함하는 메모리 시스템.
  3. 제1항에 있어서,
    상기 직접 메모리 접근 요청은 직접 메모리 접근 여부, 연산코드 및 상기 외부 장치가 접근하고자 하는 물리 주소를 포함하는 메모리 시스템.
  4. 제1항에 있어서,
    상기 메모리 컨트롤러는,
    상기 긴급 이벤트에 대응하여, 처리중인 커맨드의 처리를 중단하고, 상기 직접 메모리 접근 요청을 처리하는 메모리 시스템.
  5. 제1항에 있어서,
    상기 메모리 컨트롤러는,
    상기 메모리 컨트롤러로부터 전원을 공급받아 상기 메모리 컨트롤러의 동작을 수행하는 복수의 컨트롤 모듈을 포함하고,
    상기 긴급 이벤트에 대응하여 상기 복수의 컨트롤 모듈 중 상기 직접 메모리 접근 요청과 무관한 하나 이상의 컨트롤 모듈에 공급되는 전원을 차단하는 메모리 시스템.
  6. 제5항에 있어서,
    상기 메모리 컨트롤러는,
    상기 긴급 이벤트가 서든 파워 오프일 때, 상기 직접 메모리 접근 요청 처리 후, 상기 복수의 컨트롤 모듈 중 상기 직접 메모리 접근 요청의 처리와 관련된 하나 이상의 컨트롤 모듈에 공급되는 전원을 차단하는 메모리 시스템.
  7. 제5항에 있어서,
    상기 메모리 컨트롤러는,
    상기 메모리 시스템의 기준 온도가 과열 전력 차단을 대비한 임계 백업 온도 이상일 때, 상기 외부 장치로 과열 경고를 전송하는 메모리 시스템.
  8. 제1항에 있어서,
    상기 직접 메모리 접근 요청은 상기 외부 메모리에 저장된 상기 외부 접근가능 영역에 관한 정보의 복구를 위한 백업 데이터를 라이트하는 요청을 포함하는 메모리 시스템.
  9. 제8항에 있어서,
    상기 메모리 컨트롤러는,
    상기 긴급 이벤트가 해소된 이후, 파워-온에 대응하여 상기 외부 장치로부터 상기 외부 접근가능 영역에 관한 정보의 복구 요청을 수신하고,
    상기 외부 접근가능 영역에 관한 정보의 복구 요청에 대응하여 상기 백업 데이터를 상기 외부 장치로 전송하는 메모리 시스템.
  10. 메모리 시스템의 외부에 위치하는 외부 장치로부터 접근될 수 있는 외부 접근가능 영역에 관한 정보를 상기 메모리 시스템의 외부에 위치하는 외부 메모리에 전송하는 단계;
    서든 파워 오프 또는 과열 경고를 포함하는 긴급 이벤트에 따라 상기 외부 접근가능 영역에 관한 정보를 기초로 생성된 직접 메모리 접근 요청을 상기 외부 장치로부터 수신하는 단계; 및
    상기 직접 메모리 접근 요청에 대응하여, 상기 외부 장치에게 상기 외부 접근가능 영역으로의 접근을 제공하는 단계;를 포함하는 메모리 시스템의 동작 방법.
  11. 제10항에 있어서,
    상기 외부 접근가능 영역에 관한 정보는 상기 외부 접근가능 영역에 대한 L2P 테이블 및 상기 외부 접근가능 영역에 포함된 메모리 블록들의 소거 카운트를 포함하는 메모리 시스템의 동작 방법.
  12. 제10항에 있어서,
    상기 직접 메모리 접근 요청은 외부 접근가능 영역 접근 여부, 연산코드 및 상기 외부 장치가 접근하고자 하는 물리 주소를 포함하는 메모리 시스템의 동작 방법.
  13. 제10항에 있어서,
    상기 긴급 이벤트에 대응하여, 처리중인 커멘드의 처리를 중단하는 단계; 및
    상기 직접 메모리 접근 요청을 처리하는 단계;를 포함하는 메모리 시스템의 동작 방법.
  14. 제10항에 있어서,
    상기 긴급 이벤트에 대응하여, 메모리 컨트롤러로부터 전원을 공급받아 상기 메모리 컨트롤러의 동작을 수행하는 복수의 컨트롤 모듈 중 상기 직접 메모리 접근 요청과 무관한 하나 이상의 컨트롤 모듈에 공급되는 전원을 차단하는 단계;를 포함하는 메모리 시스템의 동작 방법.
  15. 제14항에 있어서,
    상기 긴급 이벤트가 서든 파워 오프일 때, 상기 직접 메모리 접근 요청 처리 후, 상기 복수의 컨트롤 모듈 중 상기 직접 메모리 접근 요청의 처리와 관련된 하나 이상의 컨트롤 모듈에 공급되는 전원을 차단하는 단계;를 포함하는 메모리 시스템의 동작 방법.
  16. 제10항에 있어서,
    메모리 시스템의 기준 온도가 과열 전력 차단을 대비한 임계 백업 온도 이상일 때, 상기 외부 장치로 과열 경고를 전송하는 단계;를 포함하는 메모리 시스템의 동작 방법.
  17. 제10항에 있어서,
    상기 직접 메모리 접근 요청은 상기 외부 메모리에 저장된 외부 접근가능 영역에 관한 정보의 복구를 위한 백업 데이터를 라이트하는 요청을 포함하는 메모리 시스템의 동작 방법.
  18. 제17항에 있어서,
    상기 긴급 이벤트가 해소된 이후, 파워-온에 대응하여 상기 외부 장치로부터 상기 외부 접근가능 영역에 관한 정보의 복구 요청을 수신하는 단계; 및
    상기 외부 접근가능 영역에 관한 정보의 복구 요청에 대응하여 상기 백업 데이터를 상기 외부 장치로 전송하는 단계;를 포함하는 메모리 시스템의 동작 방법.
KR1020220041860A 2022-04-04 2022-04-04 메모리 시스템 및 메모리 시스템의 동작 방법 KR20230143048A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020220041860A KR20230143048A (ko) 2022-04-04 2022-04-04 메모리 시스템 및 메모리 시스템의 동작 방법
US17/962,832 US20240118839A1 (en) 2022-04-04 2022-10-10 Memory system and operating method of memory system
CN202211396943.1A CN116932429A (zh) 2022-04-04 2022-11-09 存储器系统和存储器系统的操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220041860A KR20230143048A (ko) 2022-04-04 2022-04-04 메모리 시스템 및 메모리 시스템의 동작 방법

Publications (1)

Publication Number Publication Date
KR20230143048A true KR20230143048A (ko) 2023-10-11

Family

ID=88295215

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220041860A KR20230143048A (ko) 2022-04-04 2022-04-04 메모리 시스템 및 메모리 시스템의 동작 방법

Country Status (3)

Country Link
US (1) US20240118839A1 (ko)
KR (1) KR20230143048A (ko)
CN (1) CN116932429A (ko)

Also Published As

Publication number Publication date
CN116932429A (zh) 2023-10-24
US20240118839A1 (en) 2024-04-11

Similar Documents

Publication Publication Date Title
US20230333932A1 (en) Memory system and operating method thereof
US11449421B2 (en) Memory system, memory controller and method for minimizing data loss using recovery operations in sudden power loss events
US11561725B2 (en) System and operating method thereof
KR20200139913A (ko) 메모리 시스템, 메모리 컨트롤러 및 메타 정보 저장 장치
CN115963981A (zh) 存储器系统及存储器系统的操作方法
CN116136738A (zh) 使用外部装置执行后台操作的存储器系统及其操作方法
CN114530173A (zh) 存储器系统及其操作方法
CN114520013A (zh) 存储器系统及其操作方法
KR20220035577A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20210071314A (ko) 메모리 시스템, 메모리 컨트롤러 및 그 동작 방법
KR20230143048A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
US12118217B2 (en) Memory system, memory controller and method for operating memory system, capable of determining target meta memory block on the basis of detected target state
US11704050B2 (en) Memory system for determining a memory area in which a journal is stored according to a number of free memory blocks
US11636007B2 (en) Memory system and operating method thereof for flushing data in data cache with parity
US11960359B2 (en) Memory system, memory controller and operating method of memory system
US11669266B2 (en) Memory system and operating method of memory system
US20240004566A1 (en) Memory system for managing namespace using write pointer and write count, memory controller, and method for operating memory system
KR20230132951A (ko) 신드롬 가중치를 기초로 신뢰성 데이터를 결정하는 컨트롤러 및 그 동작 방법
KR20230162366A (ko) 리드 부스트 모드로 동작하는 메모리 시스템, 메모리 컨트롤러 및 그 동작 방법
KR20220118011A (ko) 메모리 장치 및 메모리 장치의 동작 방법
KR20210149314A (ko) 메모리 시스템, 메모리 컨트롤러 및 메모리 시스템의 동작 방법
KR20230135334A (ko) 가비지 컬렉션을 제어하는 메모리 시스템, 메모리 컨트롤러 및 그 동작 방법
KR20230161676A (ko) 이퓨즈 메모리를 제어하는 컨트롤러 및 그 동작 방법
KR20220117998A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20220025401A (ko) 메모리 시스템, 메모리 컨트롤러 및 메모리 시스템의 동작 방법