CN116932429A - 存储器系统和存储器系统的操作方法 - Google Patents

存储器系统和存储器系统的操作方法 Download PDF

Info

Publication number
CN116932429A
CN116932429A CN202211396943.1A CN202211396943A CN116932429A CN 116932429 A CN116932429 A CN 116932429A CN 202211396943 A CN202211396943 A CN 202211396943A CN 116932429 A CN116932429 A CN 116932429A
Authority
CN
China
Prior art keywords
memory
external device
information
access request
memory system
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211396943.1A
Other languages
English (en)
Inventor
金正贤
崔志熏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN116932429A publication Critical patent/CN116932429A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1081—Address translation for peripheral access to main memory, e.g. direct memory access [DMA]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/28—Supervision thereof, e.g. detecting power-supply failure by out of limits supervision
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/30—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations
    • G06F1/305—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations in the event of power-supply fluctuations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1446—Point-in-time backing up or restoration of persistent data
    • G06F11/1458—Management of the backup or restore process
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G06F11/3037—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a memory, e.g. virtual memory, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3058—Monitoring arrangements for monitoring environmental properties or parameters of the computing system or of the computing system component, e.g. monitoring of power, currents, temperature, humidity, position, vibrations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3065—Monitoring arrangements determined by the means or processing involved in reporting the monitored data
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/32—Monitoring with visual or acoustical indication of the functioning of the machine
    • G06F11/324—Display of status information
    • G06F11/327—Alarm or error message display
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0611—Improving I/O performance in relation to response time
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/28—DMA

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Computing Systems (AREA)
  • Human Computer Interaction (AREA)
  • Mathematical Physics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

根据本公开的实施例，可以提供一种存储器系统和存储器系统的操作方法，包括：可直接从外部设备访问的主机可访问区域；将关于主机可访问区域的信息传输到外部存储器；根据紧急事件从外部设备接收基于关于主机可访问区域的信息生成的直接存储器访问请求；以及响应于直接存储器访问请求向外部设备提供对主机可访问区域的直接存储器访问。

Description

存储器系统和存储器系统的操作方法
本申请要求于2022年4月4日提交的韩国专利申请号10-2022-0041860的优先权，其全部内容通过引用并入本文。
技术领域
本公开涉及存储器系统及其操作方法。
背景技术
存储器系统包括基于来自主机的请求来存储数据的数据存储设备，该主机诸如为计算机、服务器、智能电话、平板PC或其他电子设备。存储器系统的示例从传统基于磁盘的硬盘驱动器(HDD)跨越到基于半导体的数据存储设备，基于半导体的数据存储设备诸如为固态驱动器(SSD)、通用闪存存储(UFS)设备或嵌入式MMC(eMMC)设备。
存储器系统还可以包括用于控制存储器设备的存储器控制器。存储器控制器可以从主机接收命令，并且基于所接收的命令，可以执行命令或控制对存储器系统中的存储器设备的读取/写入/擦除操作。存储器控制器可以用于执行固件操作，以执行用于控制这样的操作的逻辑操作。
存储器控制器能够通过向外部存储器传输数据或从该外部存储器读取该数据来进行写入。
发明内容
根据本公开的实施例，可以提供一种存储器系统及其操作方法，该存储器系统及其操作方法在根据紧急事件从存储器系统外部基于存储在外部存储器中的数据来访问存储器系统时提供直接存储器访问。
根据本公开的实施例，可以提供存储器系统，该存储器系统包括：存储器设备，包括可由外部设备访问的主机可访问区域；以及存储器控制器，适合于：将关于主机可访问区域的信息传输到外部存储器，响应于紧急事件从外部设备接收基于关于主机可访问区域的信息生成的直接存储器访问请求，以及响应于直接存储器访问请求向外部设备提供直接存储器访问。
根据本公开的实施例，可以提供存储器系统的操作方法，该操作方法包括：将关于可以由外部设备访问的主机可访问区域的信息传输到外部存储器；响应于紧急事件，从外部设备接收基于关于主机可访问区域的信息生成的直接存储器访问请求；以及响应于直接存储器访问请求，向外部设备提供直接存储器访问。
根据本公开的实施例，可以提供存储器系统及其操作方法，该存储器系统及其操作方法根据紧急事件基于存储在外部存储器中的信息向直接访问存储器系统的外部设备提供直接存储器访问。
附图说明
图1是图示根据本公开的实施例的存储器系统的特征的示意图。
图2是示意性地图示根据本公开的实施例的存储器设备的框图。
图3是图示根据本公开的实施例的存储器设备的字线和位线的结构的图。
图4是图示根据本公开的实施例的外部设备和存储器系统的图。
图5是图示根据本公开的实施例的外部设备通过层的存储器访问的图。
图6是图示根据本公开的实施例的直接存储器访问请求的图。
图7是图示根据本公开的实施例的响应于紧急事件的存储器控制器的操作的图。
图8是图示根据本公开的实施例的在突然断电期间存储器控制器的操作的图。
图9是图示根据本公开的实施例的在通电恢复期间存储器控制器的操作的图。
图10是图示根据本公开的实施例的针对每个温度的存储器控制器的操作的图。
图11是图示根据本公开的实施例的存储器系统的操作方法的图。
图12是图示根据本公开的实施例的计算系统的特征的图。
具体实施方式
在下文中，参考附图对本公开的实施例进行详细描述。贯穿说明书，对“一个实施例”、“另一实施例”等的提及不一定是指仅一个实施例，并且对任何这样的短语的不同提及不一定是指(一个或多个)相同的实施例。当在本文中使用时，术语“实施例”不一定是指所有实施例。
下面参考附图更详细地描述本发明的各种实施例。然而，我们注意到，本发明可以以不同形式和变型体现，并且不应当被解释为限于本文中阐述的实施例。相反，提供所描述的实施例，使得本公开将是透彻的并且完整的，并且将会将本发明充分传达给本发明所属领域的技术人员。贯穿本公开，贯穿本发明的各个附图和实施例，类似的附图标记指代类似的部分。
本文中描述的方法、过程和/或操作可以通过要由计算机、处理器、控制器或其他信号处理设备执行的代码或指令来执行。计算机、处理器、控制器或其他信号处理设备可以是本文中描述的那些或除了本文中描述的元件之外的一个元件。因为形成方法(或者计算机、处理器、控制器或其他信号处理设备的操作)的基础的算法被详细描述，所以用于实现方法实施例的操作的代码或指令可以将计算机、处理器、控制器或其他信号处理设备转变成用于执行本文中的方法的专用处理器。
当至少部分地用软件实现时，控制器、处理器、设备、模块、单元、多路复用器、生成器、逻辑、接口、解码器、驱动器以及其他信号生成和信号处理特征可以包括例如存储器或其他存储设备，该存储器或其他存储设备用于存储例如要由计算机、处理器、微处理器、控制器或其他信号处理设备执行的代码或指令。
图1是图示基于本公开的一个实施例的存储器系统100的示意性配置的图。
在一些实现方式中，存储器系统100可以包括存储器设备110和存储器控制器120，存储器设备110被配置为存储数据，存储器控制器120被配置为控制存储器设备110。
存储器设备110可以包括多个存储器块，每个存储器块包括用于存储数据的多个存储器单元。存储器设备110可以被配置为响应于从存储器控制器120接收的控制信号而操作。例如，存储器设备110的操作可以包括读取操作、编程操作(也称为“写入操作”)、擦除操作等。
存储器设备110中的存储器单元用于存储数据，并且可以布置在存储器单元阵列中。存储器单元阵列可以划分为存储器单元的存储器块，并且每个块包括存储器单元的不同页。在NAND闪存存储器设备的典型实现方式中，存储器单元的页是可以被编程或写入的最小存储器单位，并且存储器单元中存储的数据可以以块级擦除。
在一些实现方式中，存储器设备110可以被实现为各种类型，诸如双倍数据速率同步动态随机存取存储器(DDR SDRAM)、低功率双倍数据速率4(LPDDR4)SDRAM、图形双倍数据速率(GDDR)SDRAM、低功率DDR(LPDDR)、Rambus动态随机存取存储器(RDRAM)、NAND闪存存储器、垂直NAND闪存存储器、NOR闪存存储器、电阻随机存取存储器(RRAM)、相变随机存取存储器(PRAM)、磁阻随机存取存储器(MRAM)、铁电随机存取存储器(FRAM)或自旋转移扭矩随机存取存储器(STT-RAM)。
存储器设备110可以以三维阵列结构来实现。本公开技术的一些实施例可适用于具有电荷存储层的任何类型的闪存存储器设备。在一个实现方式中，电荷存储层可以由导电材料形成，并且这样的电荷存储层可以被称为浮置栅极。在另一实现方式中，电荷存储层可以由绝缘材料形成，并且这样的闪存存储器设备可以被称为电荷陷阱闪存(CTF)。
存储器设备110可以被配置为从存储器控制器120接收命令和地址，以访问使用该地址选择的存储器单元阵列的区域。也就是说，存储器设备110可以对存储器设备的存储器区域执行与所接收的命令相对应的操作，该存储器区域具有与从存储器控制器120接收的地址相对应的物理地址。
在一些实现方式中，存储器设备110可以执行编程操作、读取操作、擦除操作等。在编程操作期间，存储器设备110可以在通过地址所选择的区域中写入数据。在读取操作期间，存储器设备110可以从通过地址所选择的存储器区域中读取数据。在擦除操作期间，存储器设备110可以擦除在通过地址所选择的存储器区域中存储的数据。
存储器控制器120可以控制对存储器设备110执行的写入(编程)操作、读取操作、擦除操作和后台操作。例如，后台操作可以包括被实现为优化存储器设备110的整体性能的操作，诸如垃圾收集(GC)操作、损耗均衡(WL)操作以及坏块管理(BBM)操作。
存储器控制器120可以应主机的请求来控制存储器设备110的操作。可替换地，当它执行存储器设备的这样的背景操作时，即使在没有来自主机的请求的情况下，存储器控制器120也可以控制存储器设备110的操作。
存储器控制器120和主机可以是单独的设备。在一些实现方式中，存储器控制器120和主机可以被集成和实现为单个设备。在以下描述中，作为一个示例，存储器控制器120和主机将作为单独的设备进行讨论。
参考图1，存储器控制器120可以包括存储器接口122、控制电路123以及主机接口121。
主机接口121可以被配置为提供用于与主机通信的接口。
当从主机HOST接收命令时，控制电路123可以通过主机接口121接收命令，并且可以执行处理所接收的命令的操作。
存储器接口122可以直接地或间接地连接到存储器设备110，以提供用于与存储器设备110通信的接口。也就是说，存储器接口122可以被配置为向存储器设备110和存储器控制器120提供如下接口，该接口用于存储器控制器120基于来自控制电路123的控制信号和指令而对存储器设备110执行存储器操作。
控制电路123可以被配置为控制通过存储器控制器120对存储器设备110的操作。例如，控制电路123可以包括处理器124和工作存储器125。控制电路123还可以包括错误检测/校正电路(ECC电路)126等。
处理器124可以控制存储器控制器120的整体操作。处理器124可以执行逻辑操作。处理器124可以通过主机接口121与主机HOST通信。处理器124可以通过存储器接口122与存储器设备110通信。
处理器124可以用于执行与闪存转换层(FTL)相关联的操作，以有效管理对存储器系统100的存储器操作。处理器124可以通过FTL将主机所提供的逻辑块地址(LBA)转换为物理块地址(PBA)。FTL可以接收LBA，并且通过使用映射表将LBA转换为PBA。
基于映射单位，存在FTL可以采用的各种地址映射方法。典型的地址映射方法可以包括页映射方法、块映射方法以及混合映射方法。
处理器124可以被配置为对从主机接收的数据进行随机化，以将经随机化的数据写入到存储器单元阵列。例如，处理器124可以通过使用随机化种子，来对从主机接收的数据进行随机化。经随机化的数据被提供给存储器设备110，并且被写入到存储器单元阵列。
处理器124可以被配置为在读取操作期间，对从存储器设备110接收的数据进行去随机化。例如，处理器124可以通过使用去随机化种子，来对从存储器设备110接收的数据进行去随机化。经去随机化的数据可以输出给主机HOST。
处理器124可以执行固件(FW)，以控制存储器控制器120的操作。处理器124可以控制存储器控制器120的整体操作，并且为了执行逻辑操作，可以在启动期间执行加载到工作存储器125中的(驱动)固件。
固件是指存储在某个非易失性存储器上的程序或软件，并且在存储器系统100内部被执行。
在一些实现方式中，固件可以包括各种功能层。例如，固件可以包括以下中的至少一者：闪存转换层(FTL)，该FTL被配置为将主机HOST请求中的逻辑地址转换为存储器设备110的物理地址；主机接口层(HIL)，该HIL被配置为解译主机HOST向诸如存储器系统100之类的数据存储设备发出的命令，并且将该命令递送给FTL；以及闪存接口层(FIL)，该FIL被配置为将FTL所发出的命令递送给存储器设备110。
例如，固件可以存储在存储器设备110中，并且然后加载到工作存储器125中。
工作存储器125可以存储操作存储器控制器120所必需的固件、程序代码、命令或数据段。例如，工作存储器125可以包括以下之中的至少一者：作为易失性存储器的静态RAM(SRAM)、动态RAM(DRAM)以及同步RAM(SDRAM)。
错误检测/校正电路126可以被配置为通过使用错误检测和校正码，来检测并且校正数据中的一个或多个错误位。在一些实现方式中，经受错误检测和校正的数据可以包括工作存储器125中存储的数据以及从存储器设备110取回的数据。
错误检测/校正电路126可以被实现为通过使用错误校正码来对数据进行解码。错误检测/校正电路126可以通过使用各种解码方案来实现。例如，可以使用执行非系统码解码的解码器、或执行系统码解码的解码器。
在一些实现方式中，错误检测/校正电路126可以基于扇区来检测一个或多个错误位。也就是说，每段读取数据可以包括多个扇区。在本公开中，扇区可以是指比闪存存储器的读取单位(例如，页)小的数据单位。组成每段读取数据的扇区可以基于地址而被映射。
在一些实现方式中，错误检测/校正电路126可以逐个扇区地计算位错误率(BER)并且确定数据中的错误位的数目是否在错误校正能力之内。例如，如果BER高于参考值，则错误检测/校正电路126可以确定对应扇区中的错误位是不可校正的，并且对应扇区被标记为“失败”。如果BER低于或等于参考值，则错误检测/校正电路126可以确定对应扇区是可校正的，或者对应扇区可以被标记为“通过”。
错误检测/校正电路126可以对所有读取数据依次执行错误检测和校正操作。当读取数据中包括的扇区是可校正的时，错误检测/校正电路126可以前进到下一扇区，以检查是否需要对下一扇区进行错误校正操作。在以这种方式完成对所有读取数据的错误检测和校正操作之后，错误检测/校正电路126可以获取关于在读取数据中哪个扇区被认为不可校正的信息。错误检测/校正电路126可以将这样的信息(例如，不可校正位的地址)提供给处理器124。
存储器系统100还可以包括总线127，以在存储器控制器120的组成元件121、122、124、125和126之间提供通道。例如，总线127可以包括控制总线和数据总线，控制总线用于递送各种类型的控制信号和命令，数据总线用于递送各种类型的数据。
通过示例的方式，图1图示了存储器控制器120的上文所提到的组成元件121、122、124、125和126。注意，可以省略附图中图示的组成元件中的一些组成元件，或者存储器控制器120的上文所提到的组成元件121、122、124、125和126中的一些组成元件可以集成到单个元件中。另外，在一些实现方式中，一个或多个其他组成元件可以添加到存储器控制器120的上文所提到的组成元件。
图2是示意性地图示基于本公开的一个实施例的存储器设备110的框图。
在一些实现方式中，基于本公开技术的一个实施例的存储器设备110可以包括存储器单元阵列210、地址解码器220、读取/写入电路230、控制逻辑240以及电压生成电路250。
存储器单元阵列210可以包括多个存储器块BLK1至BLKz，其中z是等于或大于2的自然数。
在多个存储器块BLK1至BLKz中，多个字线WL和多个位线BL可以按行和列设置，并且可以布置多个存储器单元MC。
多个存储器块BLK1至BLKz可以通过多个字线WL连接到地址解码器220。多个存储器块BLK1至BLKz可以通过多个位线BL连接到读取/写入电路230。
多个存储器块BLK1至BLKz中的每个存储器块可以包括多个存储器单元。例如，该多个存储器单元是非易失性存储器单元。在一些实现方式中，这样的非易失性存储器单元可以以垂直通道结构布置。
存储器单元阵列210可以被配置作为具有二维结构的存储器单元阵列。在一些实现方式中，存储器单元阵列210可以以三维结构布置。
存储器单元阵列210中包括的多个存储器单元中的每个存储器单元可以存储至少一个数据位。例如，存储器单元阵列210中包括的多个存储器单元中的每个存储器单元可以是被配置为存储一个数据位的单级单元(SLC)。作为另一示例，存储器单元阵列210中包括的多个存储器单元中的每个存储器单元可以是被配置为每个存储器单元存储两个数据位的多级单元(MLC)。作为另一示例，存储器单元阵列210中包括的多个存储器单元中的每个存储器单元可以是被配置为每个存储器单元存储三个数据位的三级单元(TLC)。作为另一示例，存储器单元阵列210中包括的多个存储器单元中的每个存储器单元可以是被配置为每个存储器单元存储四个数据位的四级单元(QLC)。作为另一示例，存储器单元阵列210可以包括多个存储器单元，该多个存储器单元中的每个存储器单元可以被配置为每个存储器单元存储至少五个数据位。
参考图2，地址解码器220、读取/写入电路230、控制逻辑240和电压生成电路250可以作为被配置为驱动存储器单元阵列210的外围电路而操作。
地址解码器220可以通过多个字线WL连接到存储器单元阵列210。
地址解码器220可以被配置为响应于控制逻辑240的命令和控制信号而操作。
地址解码器220可以通过存储器设备110内部的输入/输出缓冲器来接收地址。地址解码器220可以被配置为对所接收的地址之中的块地址进行解码。地址解码器220可以基于经解码的块地址来选择至少一个存储器块。
地址解码器220可以从电压生成电路250接收读取电压Vread和通过电压Vpass。
地址解码器220可以在读取操作期间将读取电压Vread施加到被选择的存储器块内部的被选择的字线WL，并且将通过电压Vpass施加到其余的未被选择的字线WL。
地址解码器220可以在编程验证操作期间，将由电压生成电路250生成的验证电压施加到被选择的存储器块内部的被选择的字线WL，并且可以将通过电压Vpass施加到其余的未被选择的字线WL。
地址解码器220可以被配置为对所接收的地址之中的列地址进行解码。地址解码器220可以将经解码的列地址传输给读取/写入电路230。
存储器设备110可以逐个页地执行读取操作和编程操作。当请求读取操作和编程操作时接收的地址可以包括以下中的至少一者：块地址、行地址以及列地址。
地址解码器220可以基于块地址和行地址来选择一个存储器块和一个字线。列地址可以由地址解码器220解码，并且提供给读取/写入电路230。
地址解码器220可以包括以下中的至少一者：块解码器、行解码器、列解码器以及地址缓冲器。
读取/写入电路230可以包括多个页缓冲器PB。当存储器单元阵列210执行读取操作时，读取/写入电路230可以作为“读取电路”操作，并且当存储器单元阵列210执行写入操作时，读取/写入电路230可以作为“写入电路”操作。
上文所提到的读取/写入电路230也被称为包括多个页缓冲器PB的页缓冲器电路，或者被称为数据寄存器电路。读取/写入电路230可以包括参与数据处理功能的数据缓冲器，并且在一些实现方式中，还可以包括用于数据高速缓存的高速缓存缓冲器。
多个页缓冲器PB可以通过多个位线BL连接到存储器单元阵列210。为了在读取操作和编程验证操作期间检测或感测存储器单元的阈值电压Vth，多个页缓冲器PB可以连续地向连接到存储器单元的位线BL供应感测电流，以在感测节点处检测与电流量成比例的改变，该改变依赖于对应存储器单元的编程状态而发生变化，并且多个页缓冲器PB可以将对应电压保持或锁存为感测数据。
读取/写入电路230可以响应于从控制逻辑240输出的页缓冲器控制信号而操作。
在读取操作期间，读取/写入电路230感测存储器单元的电压值，并且该电压值作为数据被读出。读取/写入电路230临时存储所取回的数据，并且将数据DATA输出给存储器设备110的输入/输出缓冲器。在一个实施例中，除了页缓冲器PB或页寄存器之外，读取/写入电路230还可以包括列选择电路。
控制逻辑240可以连接到地址解码器220、读取/写入电路230以及电压生成电路250。控制逻辑240可以通过存储器设备110的输入/输出缓冲器接收命令CMD和控制信号CTRL。
控制逻辑240可以被配置为响应于控制信号CTRL而控制存储器设备110的整体操作。控制逻辑240可以输出用于将多个页缓冲器PB的感测节点的电压电平调整到预充电电压电平的控制信号。
控制逻辑240可以控制读取/写入电路230在存储器单元阵列210中执行读取操作。响应于从控制逻辑240输出的电压生成电路控制信号，电压生成电路250可以生成在读取操作期间使用的读取电压Vread和通过电压Vpass。
存储器设备110中包括的存储器块BLK可以包括多个页PG。在一些实现方式中，按列布置的多个存储器单元形成存储器单元串，并且按行布置的多个存储器单元形成存储器块。多个页PG中的每个页耦合到字线WL中的一个字线，并且存储器单元串STR中的每个存储器单元串耦合到位线BL中的一个位线。
在存储器块BLK中，多个字线WL和多个位线BL可以按行和列布置。例如，多个字线WL中的每个字线可以沿行方向布置，并且多个位线BL中的每个位线可以沿列方向布置。作为另一示例，多个字线WL中的每个字线可以沿列方向布置，并且多个位线BL中的每个位线可以沿行方向布置。
在一些实现方式中，多个字线WL和多个位线BL可以彼此相交，从而寻址多个存储器单元MC的阵列中的单个存储器单元。在一些实现方式中，每个存储器单元MC可以包括晶体管TR，该晶体管TR包括可以保持电荷的材料层。
例如，每个存储器单元MC中布置的晶体管TR可以包括漏极、源极以及栅极。晶体管TR的漏极(或源极)可以直接或经由另一晶体管TR连接到对应位线BL。晶体管TR的源极(或漏极)可以直接或经由另一晶体管TR连接到源极线(其可以是接地)。晶体管TR的栅极可以包括浮置栅极(FG)和控制栅极(CG)，浮置栅极(FG)由绝缘体围绕，从字线WL向控制栅极(CG)施加栅极电压。
在多个存储器块BLK1至BLKz中的每个存储器块中，第一选择线(也称为源极选择线或漏极选择线)可以附加地布置在第一最外字线的外部，该第一最外字线在两个最外字线之中更靠近读取/写入电路230，并且第二选择线(也称为漏极选择线或源极选择线)可以附加地布置在第二最外字线的外部。
在一些实现方式中，至少一个虚设字线可以附加地布置在第一最外字线与第一选择线之间。另外，至少一个虚设字线可以附加地布置在第二最外字线与第二选择线之间。
可以逐个页地执行存储器块的读取操作和编程操作(写入操作)，并且可以逐个存储器块地执行擦除操作。
图3是图示基于本公开的一个实施例的存储器设备110的字线WL和位线BL的结构的图。
参考图3，存储器设备110具有核心区域和辅助区域(除核心区域以外的其余区域)，在核心区域中布置有存储器单元MC，辅助区域包括用于执行存储器单元阵列210的操作的电路装置。
在核心区域中，沿一个方向布置的某个数目的存储器单元可以被称为“页”PG，并且串联耦合的某个数目的存储器单元可以被称为“存储器单元串”STR。
字线WL1至WL9可以连接到行解码器310。位线BL可以连接到列解码器320。与图2的读取/写入电路230相对应的数据寄存器330可以存在于多个位线BL与列解码器320之间。
多个字线WL1至WL9可以与多个页PG相对应。
例如，如图3所示，多个字线WL1至WL9中的每个字线可以与一个页PG相对应。当多个字线WL1至WL9中的每个字线具有大尺寸时，多个字线WL1至WL9中的每个字线可以与至少两个(例如，两个或四个)页PG相对应。每个页PG是编程操作和读取操作中的最小单位，并且在进行编程操作和读取操作时，相同页PG内的所有存储器单元MC可以执行同时操作。
多个位线BL可以连接到列解码器320。在一些实现方式中，多个位线BL可以划分为奇数编号的位线BL和偶数编号的位线BL，使得一对奇数编号的位线和偶数编号的位线共同耦合到列解码器320。
在访问存储器单元MC时，行解码器310和列解码器320用于基于地址来定位期望的存储器单元。
在一些实现方式中，数据寄存器330起重要作用，因为通过存储器设备110进行的包括编程操作和读取操作的所有数据处理都经由数据寄存器330发生。如果通过数据寄存器330进行的数据处理被延迟，则所有其他区域需要等待直到数据寄存器330完成数据处理，从而降低了存储器设备110的整体性能。
参考图3所示的示例，在一个存储器单元串STR中，多个晶体管TR1至TR9可以分别连接到多个字线WL1至WL9。在一些实现方式中，多个晶体管TR1至TR9与存储器单元MC相对应。在该示例中，多个晶体管TR1至TR9包括控制栅极CG和浮置栅极FG。
多个字线WL1至WL9包括两个最外字线WL1和WL9。第一选择线DSL可以附加地布置在第一最外字线WL1的外部，与第二最外字线WL9相比较，第一最外字线WL1更靠近数据寄存器330并且具有更短的信号路径。第二选择线SSL可以附加地布置在第二最外字线WL9的外部。
第一选择晶体管D-TR由第一选择线DSL控制以接通/关断，第一选择晶体管D-TR具有连接到第一选择线DSL的栅极电极，但不包括浮置栅极FG。第二选择晶体管S-TR由第二选择线SSL控制以接通/关断，第二选择晶体管S-TR具有连接到第二选择线SSL的栅极电极，但不包括浮置栅极FG。
第一选择晶体管D-TR用作将对应存储器单元串STR连接到数据寄存器330的开关电路。第二选择晶体管S-TR用作将对应存储器单元串STR连接到源极线SL的开关电路。也就是说，第一选择晶体管D-TR和第二选择晶体管S-TR可以用于启用或禁用对应存储器单元串STR。
在一些实现方式中，存储器系统100向第一选择晶体管D-TR的栅极电极施加预定接通电压Vcc，从而接通第一选择晶体管D-TR；并且存储器系统100向第二选择晶体管S-TR的栅极电极施加预定关断电压(例如，0V)，从而关断第二选择晶体管S-TR。
在读取操作或验证操作期间，存储器系统100接通第一选择晶体管D-TR和第二选择晶体管S-TR两者。因而，在读取操作或验证操作期间，电流可以流过对应存储器单元串STR，并且排到与接地相对应的源极线SL，使得可以测量位线BL的电压电平。然而，在读取操作期间，第一选择晶体管D-TR与第二选择晶体管S-TR之间的接通/关断定时可以存在时间差。
在擦除操作期间，存储器系统100可以通过源极线SL向衬底施加预定电压(例如，+20V)。在擦除操作期间，存储器系统100可以施加某个电压，以允许第一选择晶体管D-TR和第二选择晶体管S-TR两者浮置。结果，所施加的擦除电压可以从被选择的存储器单元的浮置栅极FG中移除电荷。
图4是图示根据本公开的实施例的外部设备和存储器系统的图。
参考图4，存储器系统100的存储器设备110可以包括主机可访问区域410。
主机可访问区域410是指可以从存储器系统100的外部对其进行直接存储器访问DMA的区域。
从外部设备10到存储器设备110的直接存储器访问DMA可以意味着存储器控制器120访问存储器设备110上的、由外部设备10指示的地址，而不执行逻辑地址与物理地址之间的映射等。
存储器控制器120可以将存储器设备110的整个区域的一部分指定为主机可访问区域410。存储器控制器120可以将关于主机可访问区域的信息HAA_INFO传输到存储器系统100的外部存储器11。这里，外部存储器11可以是包括在外部设备10中的存储器，或者与图4示出的内容相反，外部存储器11可以位于外部设备10的外部。
已经被传输到外部存储器11的关于主机可访问区域的信息HAA_INFO可以被存储在外部存储器11中。
存储器控制器120可以将关于主机可访问区域的信息HAA_INFO写入到包括在外部存储器11中的主机存储器缓冲器HMB区域。
基于存储在外部存储器11中的关于主机可访问区域的信息HAA_INFO，外部设备10可以生成直接存储器访问请求DMAR，以访问主机可访问区域410。
存储器控制器120可以从外部设备10接收基于关于主机可访问区域的信息HAA_INFO生成的直接存储器访问请求DMAR。
响应于直接存储器访问请求DMAR，存储器控制器120可以向外部设备10提供直接存储器访问DMA以访问主机可访问区域410。
参考图4，存储器控制器120可以包括接收功率以执行操作的多个控制模块420。
控制模块CM是与包括在存储器控制器120中的各种模块或核相对应的单元。
例如，如上所述，存储器控制器120可以包括处理器124，处理器124可以包括多个核。这里，由于一个核对应于一个控制模块CM，所以可以看出存储器处理器124包括多个控制模块。
作为存储器控制器120的固件的层的主机接口层HIL、闪存转换层FTL和闪存接口层FIL可以分别通过一个或多个相关控制模块CM来处理从外部设备10接收的命令或数据。
一个控制模块CM可以与固件的一个或多个层相关联。
存储器控制器120可以包括各种类型的控制模块CM，诸如执行命令提取和解析等的命令管理模块、管理命令元数据的模块、检测和校正从主机接收的数据中的错误的ECC模块或主机数据传送模块。本公开不限于上文所提到的控制模块CM，并且存储器控制器120可以包括各种功能的控制模块CM。
参考图4，关于主机可访问区域的信息HAA_INFO可以包括针对主机可访问区域410的逻辑到物理(L2P)表L2P以及包括在主机可访问区域410中的存储器块的擦除计数EC。
基于L2P表L2P和包括在主机可访问区域410中的存储器块的擦除计数EC，外部设备10可以生成直接存储器访问请求DMAR。
图5是图示根据本公开的实施例的外部设备通过层的存储器访问路径的图。
参考图4和图5，外部设备10可以访问包括在存储器设备110中的主机可访问区域410。
当外部设备10以一般方法将读取命令或写入命令传输到存储器系统100时，存储器控制器120的PCIe层510可以从外部设备10接收命令。PCIe层510可以向主机接口层520传输命令。主机接口层520可以向闪存转换层530传输命令。闪存转换层530可以向闪存接口层540传输命令。闪存接口层540可以向存储器设备110传输由闪存转换层530指示的命令。
当外部设备10已经将直接存储器访问请求DMAR传输到存储器系统100时，存储器控制器120的PCIe层510可以将直接存储器访问请求DMAR传送到闪存接口层540，而不经过主机接口层520和闪存转换层530。闪存接口层540可以从PCIe层510接收直接存储器访问请求DMAR，并且将读取命令或写入命令传输到存储器设备550。存储器设备550可以根据从存储器接口层接收的命令对主机可访问区域读取或写入数据。
PCIe层510是描述用于与外部设备10通信的层的一个示例，并且可以是提供与外部设备10的接口以及作为通信标准的PCI express的层。
包括在存储器控制器120中的多个控制模块420中的一些或所有控制模块可以用于处理从外部设备10接收的命令。这里，多个控制模块420中的一些或所有控制模块可以对应于主机接口层HIL、闪存转换层FTL和闪存接口层FIL之中的一个或多个固件层。
当存储器控制器120处理直接存储器访问请求DMAR时，它可以将命令传输到闪存接口层FIL，从而绕过控制模块中的对应于主机接口层HIL和闪存转换层FTL的一些或所有控制模块。
结果，外部设备10可以在不执行存储器控制器120的逻辑地址与物理地址之间的映射的情况下从主机可访问区域410读取数据，或者可以将数据写入到主机可访问区域410。
图6是图示根据本公开的实施例的直接存储器访问请求的图。
参考图6，直接存储器访问请求DMAR可以包括以下中的至少一者：针对直接存储器访问模式DMAM的信息、操作码OP和外部设备要访问的物理地址PA。
当针对直接存储器访问模式DMAM的信息被设置时，存储器控制器120可以向外部设备提供对主机可访问区域410的访问。
操作码OP是指示要由存储器设备110执行的操作的代码。存储器控制器120可以对外部设备要访问的物理地址PA执行对应于操作码OP的操作。
物理地址PA是包括在存储器设备110中的主机可访问区域410上的地址，外部设备10要对该地址读取或写入数据。
当不在直接存储器访问DMA的情况下时，在从外部设备10接收的逻辑地址基于闪存转换层FTL中的映射表被转换为物理地址之后，外部设备10在访问存储器设备110时访问对应数据可以是可能的。
当外部设备10通过直接存储器访问DMA来访问主机可访问区域410时，它将包括要访问的物理地址PA的直接存储器访问请求DMAR传输到存储器控制器120。结果，不需要从逻辑地址到物理地址的转换。
此外，可以根据紧急事件来生成直接存储器访问请求DMAR，该紧急事件包括突然断电或热警告。
图7是图示根据本公开的实施例的响应于紧急事件的存储器控制器的操作的图。
响应于紧急事件UE，外部设备10可以向存储器控制器120传输直接存储器访问请求DMAR。
响应于紧急事件UE，存储器控制器120可以停止处理正在处理的命令，并且处理从外部设备10接收的直接存储器访问请求DMAR。
通常，当紧急事件UE发生时，存储器控制器120可以完成对未处理命令的处理，而不是提取新命令。
同时，当外部设备10根据紧急事件UE通过直接存储器访问请求DMAR来访问主机可访问区域410时，存储器控制器120可以响应于紧急事件UE而停止处理正在处理的命令，并且处理从外部设备10接收的直接存储器访问请求DMAR。
在这种情况下，直接存储器访问请求DMAR可以包括外部设备10必须存储在存储器设备110中或者必须读取以为紧急事件UE做准备的数据。
响应于紧急事件UE，存储器控制器120可以切断包括在存储器控制器120中的多个控制模块之中与直接存储器访问请求DMAR不相关的一个或多个控制模块的功率。
如上所述，当外部设备10通过直接存储器访问DMA访问主机可访问区域410时，可以绕过包括在存储器控制器120中的多个控制模块420中的一些控制模块。这里，存储器控制器120可以切断被绕过的控制模块的功率。
如图7所示，多个控制模块420a可以与直接存储器访问DMA不相关。因而，存储器控制器120可以切断到多个控制模块420a之中的一个或多个控制模块CM_n的功率。
存储器控制器120可以通过切断到一个或多个控制模块的功率来降低功耗，使得可以确保足够的时间来对紧急事件UE、较低温度等做出响应。
例如，当紧急事件UE是突然断电时，通过减少功耗来确保响应突然断电的时间可以是可能的。另外，当紧急事件UE是热警告时，通过减少功耗来降低存储器系统的温度可以是可能的。
图8是图示根据本公开的实施例的在突然断电期间存储器控制器的操作的图。
参考图8，存储器控制器120可以有能力应对突然断电SPO。
当检测到在外部设备10中生成的突然断电SPO时，外部设备10可以向存储器控制器120传输突然断电通知信号SPO_NT。此外，存储器控制器120可以检测在存储器系统100中生成的突然断电SPO并将其报告给外部设备10。在下文中，将基于正在外部设备10中生成的突然断电SPO来描述存储器控制器120的操作。
响应于作为紧急事件的突然断电SPO，外部设备10可以基于关于主机可访问区域的信息HAA_INFO来生成直接存储器访问请求DMAR。
存储器控制器120可以从外部设备10接收直接存储器访问请求DMAR，并且然后向外部设备10提供直接存储器访问DMA以访问主机可访问区域410。
这里，存储器控制器120可以停止处理正在处理的命令。
另外，存储器控制器120可以切断供应给包括在存储器控制器120中的多个控制模块之中与直接存储器访问请求DMAR不相关的一个或多个控制模块的功率。
例如，在直接存储器访问DMA期间，存储器控制器120可以切断供应给与主机接口层HIL和闪存转换层FTL相关、但与闪存接口层FIL不相关的控制模块的功率。
当突然断电SPO发生时，存储器控制器120可以从辅助功率供应装置(未示出)接收功率。在这种情况下，高容量电容器可以提供辅助功率。此外，存储器系统100由辅助功率供应装置驱动期间的时间相对较短。
由于存储器控制器120可以切断供应给一个或多个控制模块的功率以减少功耗并且增加执行突然断电保护的时间，因此它可以有能力有效地对突然断电SPO做出响应。
通过直接存储器访问DMA，存储器控制器120可以将从外部设备10接收的数据DATA写入到包括在存储器设备110中的主机可访问区域410。
在这种情况下，通过直接存储器访问DMA写入到主机可访问区域410的数据DATA可以包括需要保存以为外部设备10中的突然断电SPO做准备的数据。例如，它可以是外部设备10的恢复所需的数据。
此外，通过直接存储器访问DMA写入到主机可访问区域410的数据DATA可以包括用于恢复关于主机可访问区域的信息的备份数据。
当在外部设备10中发生突然断电SPO时，存储在外部存储器11中的信息可能丢失。用于恢复关于主机可访问区域的信息的备份数据用于当存储在外部存储器11中的数据已经由于突然断电SPO而丢失时恢复关于主机可访问区域的信息。
进一步地，在处理直接存储器访问请求DMAR之后，存储器控制器120可以切断供应给包括在存储器控制器120中的多个控制模块之中与直接存储器访问请求DMAR的处理相关的一个或多个控制模块的功率。
此后，存储器控制器120可以等待由于突然断电SPO而导致的断电。
图9是图示根据本公开的实施例的在通电恢复期间存储器控制器的操作的图。
参考图9，在紧急事件被解决之后，响应于通电恢复，存储器控制器120可以从外部设备10接收针对关于主机可访问区域的信息的恢复请求HAA_INFO_RR。响应于针对关于主机可访问区域的信息的恢复请求HAA_INFO_RR，存储器控制器120可以将备份数据传输到外部设备10。
当检测到通电时，外部设备10可以向存储器控制器120传输通电通知信号PO_NT和针对关于主机可访问区域的信息的恢复请求HAA_INFO_RR。
存储器控制器120可以将用于恢复关于主机可访问区域的信息HAA_INFO的备份数据传输到外部设备10，从而在外部存储器11上恢复关于主机可访问区域的信息HAA_INFO。
在外部存储器11的关于主机可访问区域的信息HAA_INFO被恢复之后，在存储器系统100的通电恢复POR完成之前，外部设备10可以通过对主机可访问区域410的直接存储器访问DMA来读取外部设备10的通电恢复所需的数据。
在存储器系统100的通电恢复POR期间，存储器控制器120可以恢复映射表等。
即使当存储器系统100的通电恢复POR的操作未完成并且因此通过逻辑地址和映射表进行的读取或写入操作受限时，外部设备10也可以通过对主机可访问区域410的直接存储器访问DMA来读取外部设备10的通电恢复所必需的数据，以便利用它进行恢复。在存储器系统100的通电恢复POR完成之后，存储器控制器120可以正常操作。
图10是图示根据本公开的实施例的针对每个温度的存储器控制器的操作的图。
参考图10，存储器控制器120可以有能力为热关机做准备。
存储器控制器120可以周期性地测量参考温度T。参考温度T可以是存储器控制器120或存储器设备110的温度。可替换地，参考温度T可以是通过组合由包括在存储器控制器120或存储器设备110中的多个温度传感器获得的温度而获得的值。
存储器控制器120可以针对每个参考温度T执行不同的操作。当参考温度T低于阈值扼制温度Tth(T<Tth)时，存储器控制器120可以执行正常操作。当存储器控制器120执行正常操作时，这可以意味着它在没有由于温度而导致的限制的情况下操作。
当参考温度T等于或高于阈值扼制温度Tth并且低于阈值备份温度Tbp(Tth≤T<Tbp)时，存储器控制器120可以执行热扼制以限制一个或多个控制模块420的时钟。另外，存储器控制器120可以限制处理从外部设备10接收的命令的量。存储器控制器120可以有能力通过执行热扼制并且限制处理命令的量来防止存储器系统100过热。
即使存储器控制器120执行热扼制并且限制处理命令的量，参考温度T也可能由于外部因素等而增高。当参考温度T等于或高于阈值备份温度Tbp并且低于阈值关机温度Tsd(Tbp≤T<Tsd)时，存储器控制器120可以向外部设备10传输热警告TR。外部设备10可以响应于热警告TR而为存储器系统100的热关机做准备。
在传输热警告TR之后，存储器控制器120可以停止处理正在处理的命令，并且可以切断供应给多个控制模块CM之中的一个或多个控制模块CM的功率。
在这种情况下，被断电的控制模块CM可以是与外部设备10的访问主机可访问区域410的直接存储器访问DMA不相关的控制模块。
存储器控制器120可以向外部设备10提供直接存储器访问DMA，以便读取存储在主机可访问区域410中的数据DATA或将数据DATA写入到主机可访问区域410。
通过直接存储器访问DMA从主机可访问区域410读取的数据DATA可以是在热关机之前需要从外部设备10读取的数据。
通过直接存储器访问DMA写入到主机可访问区域410的数据DATA可以包括在热关机的情况下需要保存在外部设备10中的数据。例如，写入到主机可访问区域410的数据DATA可以是外部设备10或存储器系统100的恢复所需的数据。
当参考温度T等于或高于阈值关机温度Tsd(Tsd≤T)时，存储器控制器120可以停止其操作并且等待热关机。此后，存储器系统100可以由于热关机而断电。
在存储器系统100的过热被解决之后，存储器控制器120可以执行上文参考图9描述的通电恢复的操作。
图11是图示根据本公开的实施例的存储器系统的操作方法的图。
参考图11，存储器系统100的操作方法可以包括：将关于可直接从外部设备10访问的主机可访问区域410的信息HAA_INFO传输到外部存储器11的操作(S1110)。
关于主机可访问区域410的信息HAA_INFO可以包括针对主机可访问区域410的L2P表L2P和包括在主机可访问区域410中的存储器块的擦除计数EC。
在这种情况下，直接存储器访问请求DMAR可以包括以下中的至少一这：针对直接存储器访问模式DMAM的信息、操作码OP和外部设备要访问的物理地址PA。
存储器系统100的操作方法可以包括：响应于包括外部设备10的突然断电或存储器系统100的热警告的紧急事件UE，从外部设备10接收基于关于主机可访问区域410的信息HAA_INFO生成的直接存储器访问请求DMAR的操作(S1120)。
存储器系统100的操作方法可以包括：响应于直接存储器访问请求DMAR向外部设备10提供对主机可访问区域410的直接存储器访问DMA的操作(S1130)。
存储器系统100的操作方法可以包括：响应于存储器紧急事件UE，停止对正在处理的命令的处理的操作和处理直接存储器访问请求DMAR的操作。
存储器系统100的操作方法可以包括：响应于紧急事件UE而切断供应给接收功率以执行操作的多个控制模块之中与直接存储器访问请求不相关的一个或多个控制模块的功率的操作。
存储器系统100的操作方法可以包括：当紧急事件UE是突然断电时，在处理直接存储器访问请求之后，切断供应给多个控制模块之中与处理直接存储器访问请求相关的一个或多个控制模块的功率的操作。
存储器系统100的操作方法可以包括：当存储器系统100的参考温度等于或高于阈值备份温度时，向外部设备10传输热警告以为存储器系统100的热关机做准备的操作。
直接存储器访问请求DMAR可以包括写入备份数据的请求，该备份数据用于恢复包括在外部存储器11中的关于主机可访问区域410的信息HAA_INFO。
存储器系统100的操作方法可以包括：响应于通电，从外部设备10接收恢复关于主机可访问区域410的信息HAA_INFO的请求的操作。
存储器系统100的操作方法可以包括：在紧急事件UE被解决之后，响应于通电，从外部设备10接收恢复关于主机可访问区域410的信息HAA_INFO的请求的操作。
存储器系统100的操作方法可以包括：响应于恢复关于主机可访问区域410的信息HAA_INFO的请求，将备份数据传输到外部设备10的操作。
上文描述的外部设备10可以是各种类型的。例如，外部设备10可以是主机，并且外部存储器11可以是主机存储器。
图12是图示基于本公开的一个实施例的计算系统1200的配置的图。
参考图12，基于本公开的一个实施例的计算系统1200可以包括：电连接到系统总线1260的存储器系统100；被配置为控制计算系统1200的整体操作的CPU 1210；被配置为存储与计算系统1200的操作相关的数据和信息的RAM 1220；被配置为向用户提供用户环境的用户接口/用户体验(UI/UX)模块1230；被配置为与外部设备进行有线和/或无线类型的通信的通信模块1240；以及被配置为管理由计算系统1200使用的功率的功率管理模块1250。
计算系统1200可以是个人计算机(PC)，或者可以包括诸如智能电话、平板计算机或各种电子设备的移动终端。
计算系统1200还可以包括用于供应操作电压的电池，并且还可以包括应用芯片组、图形相关模块、相机图像处理器以及DRAM。对于本领域技术人员而言，其他元件将是显而易见的。
存储器系统100不仅可以包括被配置为将数据存储在磁盘中的设备，诸如硬盘驱动器(HDD)，而且存储器系统100还可以包括被配置为将数据存储在非易失性存储器中的设备，诸如固态驱动器(SSD)、通用闪存存储设备或嵌入式MMC(eMMC)设备。非易失性存储器可以包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除和可编程ROM(EEPROM)、闪存存储器、相变RAM(PRAM)、磁性RAM(MRAM)、电阻RAM(RRAM)、铁电RAM(FRAM)等。另外，存储器系统100可以被实现为各种类型的存储设备，并且被安装在各种电子设备内部。
基于上文描述的本公开的实施例，存储器系统的操作延迟时间可以被有利地减少或最小化。另外，基于本公开的实施例，在调用具体功能的过程中发生的开销可以被有利地减少或最小化。尽管出于说明性目的已经利用特定详情和变化细节对本公开的各种实施例进行了描述，但是本领域技术人员将领会，可以基于本公开和随附权利要求中公开或图示的内容做出各种修改、添加和替代。此外，实施例可以被组合以形成附加实施例。

Claims (23)

1.一种存储器系统，包括：
存储器设备，包括能够由外部设备访问的主机可访问区域；以及
存储器控制器，适合于：将关于所述主机可访问区域的信息传输到外部存储器，响应于紧急事件从所述外部设备接收基于关于所述主机可访问区域的所述信息生成的直接存储器访问请求，以及响应于所述直接存储器访问请求向所述外部设备提供对所述主机可访问区域的访问。
2.根据权利要求1所述的存储器系统，其中所述紧急事件是所述外部设备的突然断电或所述存储器系统的热警告。
3.根据权利要求1所述的存储器系统，其中关于所述主机可访问区域的所述信息包括针对所述主机可访问区域的逻辑到物理(L2P)表和所述主机可访问区域中的存储器块的擦除计数。
4.根据权利要求1所述的存储器系统，其中所述直接存储器访问请求包括以下中的至少一者：针对直接存储器访问模式的信息、操作码和所述外部设备要访问的物理地址。
5.根据权利要求1所述的存储器系统，其中所述存储器控制器还适合于响应于所述紧急事件：
停止正在处理的命令的处理，以及
处理所述直接存储器访问请求。
6.根据权利要求2所述的存储器系统，
其中所述存储器控制器包括接收功率以执行操作的多个控制模块，并且
其中所述存储器控制器还适合于：响应于所述紧急事件，切断供应给所述多个控制模块之中与所述直接存储器访问请求不相关的一个或多个控制模块的功率。
7.根据权利要求6所述的存储器系统，其中所述存储器控制器还适合于：当所述紧急事件是所述突然断电时，在处理所述直接存储器访问请求之后，切断供应给所述多个控制模块之中与所述直接存储器访问请求的所述处理相关的一个或多个控制模块的功率。
8.根据权利要求6所述的存储器系统，其中所述存储器控制器还适合于：当所述存储器系统的参考温度等于或高于阈值备份温度时，向所述外部设备传输所述热警告，以为所述存储器系统的热关机做准备。
9.根据权利要求2所述的存储器系统，其中所述直接存储器访问请求是写入备份数据的请求，所述备份数据用于恢复存储在所述外部存储器中的关于所述主机可访问区域的所述信息。
10.根据权利要求9所述的存储器系统，其中所述存储器控制器还适合于：
在所述紧急事件被解决之后，响应于通电，从所述外部设备接收恢复关于所述主机可访问区域的所述信息的请求，以及
响应于恢复所述信息的所述请求，将所述备份数据传输到所述外部设备。
11.一种存储器系统的操作方法，包括：
将关于能够由外部设备访问的主机可访问区域的信息传输到外部存储器；
响应于紧急事件，从所述外部设备接收基于关于所述主机可访问区域的所述信息生成的直接存储器访问请求；以及
响应于所述直接存储器访问请求，向所述外部设备提供对所述主机可访问区域的访问。
12.根据权利要求11所述的操作方法，其中所述紧急事件是所述外部设备的突然断电或所述存储器系统的热警告。
13.根据权利要求11所述的操作方法，其中关于所述主机可访问区域的所述信息包括针对所述主机可访问区域的逻辑到物理(L2P)表和所述主机可访问区域中的存储器块的擦除计数。
14.根据权利要求11所述的操作方法，其中所述直接存储器访问请求包括以下中的至少一者：针对直接存储器访问模式的信息、操作码和所述外部设备要访问的物理地址。
15.根据权利要求11所述的操作方法，还包括响应于所述紧急事件：
停止正在处理的命令的处理；以及
处理所述直接存储器访问请求。
16.根据权利要求12所述的操作方法，还包括：响应于所述紧急事件，切断供应给接收功率以执行操作的多个控制模块之中与所述直接存储器访问请求不相关的一个或多个控制模块的功率。
17.根据权利要求16所述的操作方法，还包括：当所述紧急事件是所述突然断电时，在处理所述直接存储器访问请求之后，切断供应给所述多个控制模块之中与所述直接存储器访问请求的所述处理相关的一个或多个控制模块的功率。
18.根据权利要求16所述的操作方法，还包括：当所述存储器系统的参考温度等于或高于阈值备份温度时，向所述外部设备传输所述热警告，以为所述存储器系统的热关机做准备。
19.根据权利要求12所述的操作方法，其中所述直接存储器访问请求是写入备份数据的请求，所述备份数据用于恢复存储在所述外部存储器中的关于所述主机可访问区域的所述信息。
20.根据权利要求19所述的操作方法，还包括：
在所述紧急事件被解决之后，响应于通电，从所述外部设备接收恢复关于所述主机可访问区域的所述信息的请求；以及
响应于恢复所述信息的所述请求，将所述备份数据传输到所述外部设备。
21.一种控制器的操作方法，所述方法包括：
向外部设备提供信息，所述信息表示与存储器设备内的存储器块相关的逻辑地址与物理地址之间的关系；以及
响应于来自所述外部设备的请求，允许所述外部设备直接控制所述存储器设备执行根据所述物理地址访问所述存储器块的操作，
其中所述请求包括所述物理地址和针对所述操作的指导。
22.根据权利要求21所述的方法，
还包括：在所述允许期间，将所述控制器内的元件之中的一个或多个无关元件断电，同时保持其余元件通电，
其中所述无关元件与所述外部设备直接控制所述存储器设备不相关。
23.根据权利要求21所述的方法，还包括：当到所述外部设备的功率供应被中断或所述存储器设备的温度变得大于阈值时，接收所述请求。
CN202211396943.1A 2022-04-04 2022-11-09 存储器系统和存储器系统的操作方法 Pending CN116932429A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2022-0041860 2022-04-04
KR1020220041860A KR20230143048A (ko) 2022-04-04 2022-04-04 메모리 시스템 및 메모리 시스템의 동작 방법

Publications (1)

Publication Number Publication Date
CN116932429A true CN116932429A (zh) 2023-10-24

Family

ID=88295215

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211396943.1A Pending CN116932429A (zh) 2022-04-04 2022-11-09 存储器系统和存储器系统的操作方法

Country Status (3)

Country Link
US (1) US20240118839A1 (zh)
KR (1) KR20230143048A (zh)
CN (1) CN116932429A (zh)

Also Published As

Publication number Publication date
US20240118839A1 (en) 2024-04-11
KR20230143048A (ko) 2023-10-11

Similar Documents

Publication Publication Date Title
CN112860178B (zh) 存储器装置、存储器控制器、存储器系统及其操作方法
US11561725B2 (en) System and operating method thereof
US11726878B2 (en) Memory system and operating method thereof
US20230116156A1 (en) Memory controller controlling synchronization operation based on fused linked list and operating method thereof
CN116136738A (zh) 使用外部装置执行后台操作的存储器系统及其操作方法
US20210382655A1 (en) Memory device, memory system, and operation method of memory device
CN114530173A (zh) 存储器系统及其操作方法
US20240118839A1 (en) Memory system and operating method of memory system
US11669266B2 (en) Memory system and operating method of memory system
US11960359B2 (en) Memory system, memory controller and operating method of memory system
US11822819B2 (en) Memory system and operating method thereof
US11704050B2 (en) Memory system for determining a memory area in which a journal is stored according to a number of free memory blocks
US11854659B2 (en) Memory system and operating method determining target status read check period in thermal throttling mode
US11880599B2 (en) Memory system and operating method of the memory system inputting an additional read enable toggle signal to output status information of memory device
US20240036741A1 (en) Memory system, memory controller and method for operating memory system, capable of determining target meta memory block on the basis of detected target state
US11404137B1 (en) Memory system and operating method of memory system
US20230376211A1 (en) Controller for controlling one-time programmable memory, system, and operation method thereof
US11275524B2 (en) Memory system, memory controller, and operation method of memory system
US11626175B2 (en) Memory system and operating method for determining target memory block for refreshing operation
US11636007B2 (en) Memory system and operating method thereof for flushing data in data cache with parity
US11507323B2 (en) Memory device and operating method thereof
US11853573B2 (en) Storage device sharing system and operating method thereof
US20230376246A1 (en) Memory system, memory controller and operating method of the memory system operating as read boost mode
CN116301296A (zh) 控制器及其操作方法
CN116301569A (zh) 存储器系统及其操作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination