CN103794605A - 具有限定有源区的线型沟道的半导体装置及其形成方法 - Google Patents

具有限定有源区的线型沟道的半导体装置及其形成方法 Download PDF

Info

Publication number
CN103794605A
CN103794605A CN201310188874.XA CN201310188874A CN103794605A CN 103794605 A CN103794605 A CN 103794605A CN 201310188874 A CN201310188874 A CN 201310188874A CN 103794605 A CN103794605 A CN 103794605A
Authority
CN
China
Prior art keywords
active area
parallel groove
intersection trench
parallel
acute angle
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310188874.XA
Other languages
English (en)
Other versions
CN103794605B (zh
Inventor
崔宰福
李圭现
张美贞
崔荣振
许宙永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Priority to CN201810251036.5A priority Critical patent/CN108538804B/zh
Publication of CN103794605A publication Critical patent/CN103794605A/zh
Application granted granted Critical
Publication of CN103794605B publication Critical patent/CN103794605B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/488—Word lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Semiconductor Memories (AREA)
  • Element Separation (AREA)

Abstract

本发明公开了具有限定有源区的线型沟道的半导体装置及其形成方法，其中该半导体装置包括：彼此平行的多个平行沟槽；彼此平行的多个交叉沟槽；由平行沟槽和交叉沟槽限定的多个有源区；跨过有源区的多条下导线；彼此平行的多条上导线，交叉下导线且跨越有源区；以及连接到有源区的数据存储元件。平行沟槽和交叉沟槽的每个是直线形。平行沟槽交叉上导线并与上导线形成第一锐角。交叉沟槽交叉平行沟槽并与平行沟槽形成第二锐角。

Description

具有限定有源区的线型沟道的半导体装置及其形成方法
技术领域
本发明涉及具有限定有源区的线型沟道的半导体装置及其形成方法。
背景技术
已经研究了形成有源区的各种方法以实现高集成度和与接触插塞的足够的接触区域。
发明内容
实施方式可以通过提供一种半导体装置而实现，该半导体装置包括：在半导体基板上彼此平行的多个平行沟槽；在半导体基板上彼此平行的多个交叉沟槽；在半导体基板上由平行沟槽和交叉沟槽限定的多个有源区；跨过有源区的多条下导线；彼此平行的多条上导线，交叉下导线且跨越有源区；以及连接到有源区的数据存储元件。平行沟槽和交叉沟槽的每个是直线形。平行沟槽交叉上导线并与上导线形成第一锐角。交叉沟槽交叉平行沟槽并与平行沟槽形成第二锐角。
交叉沟槽可以交叉上导线，以及第二锐角可以大于第一锐角。交叉沟槽可以与上导线形成大于第二锐角的第三锐角。交叉沟槽可以平行于上导线，以及第二锐角可以基本上与第一锐角相同。下导线和上导线的每个可以是直线形，上导线可以与下导线基本上形成直角。交叉沟槽之间的间隔可以大于平行沟槽之间的间隔。
实施方式也可以通过一种半导体装置而实现，该半导体装置包括：在半导体基板上彼此平行的第一平行沟槽和第二平行沟槽；在半导体基板上彼此平行的第一交叉沟槽和第二交叉沟槽；在半导体基板上的由第一平行沟槽和第二平行沟槽以及第一交叉沟槽和第二交叉沟槽限定的有源区；一对字线，跨过有源区并彼此平行；位线，跨越有源区并与该对字线基本上形成直角；掩埋接触插塞，与位线间隔开并连接到有源区；以及在掩埋接触插塞上的存储节点。第一平行沟槽和第二平行沟槽以及第一交叉沟槽和第二交叉沟槽的每个是直线形，第一平行沟槽和第二平行沟槽交叉位线并与位线形成第一锐角，第一交叉沟槽和第二交叉沟槽交叉第一平行沟槽和第二平行沟槽，并与第一平行沟槽和第二平行沟槽形成第二锐角。
有源区可以包括第一侧表面、第二侧表面、第三侧表面和第四侧表面。第一侧表面可以由第一平行沟槽限定，第二侧表面可以由第二平行沟槽限定，第三侧表面可以由第一交叉沟槽限定，第四侧表面可以由第二交叉沟槽限定。第二侧表面可以平行于第一侧表面，第四侧表面可以平行于第三侧表面。第一侧表面可以长于第三侧表面。第一侧表面可以为第三侧表面的至少两倍长。
有源区可以包括远离位线突出的第一端和第二端，第二侧表面和第三侧表面可以在第一端相接，第一侧表面和第四侧表面可以在第二端相接。第二端可以与第一端是点对称关系。掩埋接触插塞可以连接到第一端或第二端。第一交叉沟槽和第二交叉沟槽交叉位线，第二锐角可以大于第一锐角。第二锐角可以为大约28度。
第一交叉沟槽和第二交叉沟槽可以与位线形成大于第二锐角的第三锐角。有源区可以包括远离位线突出的第一端和第二端，第一侧表面和第四侧表面可以在第一端相接，第二侧表面和第三侧表面可以在第二端相接。第一交叉沟槽和第二交叉沟槽可以平行于位线，第二锐角可以基本上与第一锐角相同。第二锐角可以为大约21度。
实施方式也可以通过提供以下结构而实现：在半导体基板上的平行沟槽，包括彼此平行的第一平行沟槽、第二平行沟槽、第三平行沟槽和第四平行沟槽；在半导体基板上的交叉沟槽，包括彼此平行的第一交叉沟槽、第二交叉沟槽和第三交叉沟槽；在半导体基板上的有源区，包括由平行沟槽和交叉沟槽限定的第一有源区、第二有源区、第三有源区和第四有源区；字线，包括跨过有源区且彼此平行的第一字线、第二字线、第三字线、第四字线和第五字线；位线，包括跨越有源区且与字线基本上形成直角的第一位线和第二位线；掩埋接触插塞，与位线间隔开且连接到有源区；以及在掩埋接触插塞上的存储节点。平行沟槽和交叉沟槽的每个是直线形。平行沟槽与位线形成第一锐角。交叉沟槽交叉平行沟槽并与平行沟槽形成第二锐角。第一有源区由第一平行沟槽、第二平行沟槽、第一交叉沟槽和第二交叉沟槽限定，第二有源区由第二平行沟槽、第三平行沟槽、第一交叉沟槽和第二交叉沟槽限定，第三有源区由第二平行沟槽、第三平行沟槽、第二交叉沟槽和第三交叉沟槽限定，第四有源区由第三平行沟槽、第四平行沟槽、第二交叉沟槽和第三交叉沟槽限定。第一位线跨过第一有源区和第三有源区，第二位线跨过第二有源区和第四有源区，第一字线跨过第二有源区，第二字线跨过第一有源区和第二有源区，第三字线跨过第一有源区和第四有源区，第四字线跨过第三有源区和第四有源区，第五字线跨过第三有源区。
实施方式也可以通过提供一种半导体装置的形成方法而实现，该形成方法包括：在半导体基板上形成由多个平行的平行沟槽和多个平行的交叉沟槽限定的多个有源区；形成跨过有源区的多条下导线；形成多条上导线，上导线交叉下导线、跨越有源区且彼此平行；以及形成连接到有源区的数据存储元件。平行沟槽和交叉沟槽的每个是直线形。平行沟槽交叉上导线并与上导线形成第一锐角。交叉沟槽交叉平行沟槽并与平行沟槽形成第二锐角。
形成有源区可以包括在半导体基板上形成掩模层、通过图案化掩模层而形成多个初始平行沟槽、通过图案化掩模层而形成多个初始交叉沟槽、以及蚀刻在初始平行沟槽和初始交叉沟槽下面的半导体基板。初始交叉沟槽之间的间隔可以大于初始平行沟槽之间的间隔。交叉沟槽可以交叉上导线，第二锐角可以大于第一锐角。交叉沟槽可以平行于上导线，第二锐角可以基本上与第一锐角相同。
实施方式也可以通过提供一种半导体装置而实现，该半导体装置包括：基板；平行沟槽，彼此处于非交叉关系，每个平行沟槽相对于基板的侧部倾斜布置且在其中包括隔离层；交叉沟槽，彼此处于非交叉关系，其中交叉沟槽具有与平行沟槽的交叉区且在其中包括隔离层；有源区，有源区的端部由交叉区限定；以及下导线和上导线，分别在第一方向和第二方向延伸跨过有源区，第一方向不同于第二方向。平行沟槽以第一锐角与上导线交叉，平行沟槽以第二锐角与交叉沟槽交叉，交叉沟槽以第三锐角交叉上导线。
第三锐角可以大于第一锐角和第二锐角，第二锐角大于第一锐角。平行沟槽可以彼此间隔开第一距离，交叉沟槽可以彼此间隔开第二距离。第二距离可以大于第一距离。平行沟槽和交叉沟槽可以平行于有源区的侧面而不延伸跨过有源区，从而在有源区之间限定隔离区。有源区的每个端部可以邻近于交叉沟槽之一，使得相邻有源区的端部通过交叉沟槽彼此间隔开。
附图说明
通过参考附图详细描述示范实施方式，特征对本领域的普通技术人员而言将变得明显，在附图中相同的附图标记在不同的视图中始终指代相同的部件。附图不一定按比例，而是重点在于示出具体的原理。在附图中：
图1示出布局图，用于描述根据示范实施方式的半导体装置；
图2示出沿图1的线I-I'和II-II'截取的截面图；
图3至图5示出放大视图，其详细地示出图1的一些构成元件之间的关系；
图6示出布局图，用于描述根据示范实施方式的半导体装置；
图7和图8示出放大视图，其详细地示出图6的一些构成元件之间的关系；
图9示出流程图，用于描述根据示范实施方式的半导体装置的形成方法；
图10、图11A、图13A、图14A、图15A、图15D和图15F示出透视图，绘示了在根据示范实施方式的半导体装置的形成方法中的多个阶段；
图11B、图12A、图13B和图15B示出布局图，绘示了在根据示范实施方式的半导体装置的形成方法中的多个阶段；
图11C、图12B、图13C、图14B、图15C、图15E和图15G示出分别沿图11B、图12A、图13B、图14A、图15B、图15D和图15F中的线I-I'和II-II'截取的截面图，绘示了在根据示范实施方式的半导体装置的形成方法中的多个阶段；
图15H、图15I、图15J和图15K示出放大视图，其详细示出图15B的部分；
图16A、图17、图18A、图18C和图19A示出透视图，绘示了在根据示范实施方式的半导体装置的形成方法中的多个阶段；
图16B和图18B示出布局图，其绘示了根据示范实施方式的半导体装置的形成方法中的多个阶段；
图19B和图19C示出放大视图，其详细示出图18B的部分；
图20示出根据示范实施方式的半导体模块的布局图；
图21示出示意图，其示出包括根据各种示范实施方式的半导体装置的至少之一的存储卡；
图22示出透视图，其示出根据示范实施方式的电设备；
图23示出系统框图，其示出根据示范实施方式的电子设备；以及
图24示出系统框图，其示意地示出包括根据示范实施方式的半导体装置的至少之一的另一电子系统。
具体实施方式
现在将在下文参考附图更充分地描述示例实施方式；然而，它们可以以许多不同的形式实施，并且不应该被理解为限于在此阐述的实施方式。而是，提供这些实施方式使得本公开将彻底和完整，并将向本领域的普通技术人员全面传达示范实施方式。
在附图中，为了清晰，可以夸大层和区域的尺寸和相对尺寸。将理解，当元件或层被称为“在”另一元件或层“上”、“连接到”或“耦接到”另一元件或层时，它可以直接在另一元件或层上、直接连接到或耦接到另一元件或层，或者可以存在居间元件或层。相反，当元件被称为“直接在”另一元件或层“上”、“直接连接到”或“直接耦接到”另一元件或层时，没有居间元件或层存在。相同的附图标记始终指代相同的元件。在此所用时，术语“和/或”包括一个或多个相关列出项目的任何及所有组合。
将理解，尽管术语第一、第二、第三等可以在这里使用以描述各种元件、组件、区域、层和/或部分，但是这些元件、组件、区域、层和/或部分不应该被这些术语限制。这些术语仅用于区分一个元件、组件、区域、层或部分与另一元件、组件、区域、层或部分。因此，在下面讨论的第一元件、组件、区域、层或部分可以被称为第二元件、组件、区域、层或部分而不背离教导。
为了便于描述，空间相对术语，诸如“在...之下”、“在...下面”、“下”、“上方”、“上”等等，可以在这里使用以描述一个元件或特征与其他（多个）元件或特征如图中所示的关系。将理解，空间相对术语旨在包括除图中所示的取向之外，器件在使用或操作中的不同的取向。例如，如果在附图中的器件被翻转，则被描述为“在”其他元件或特征“下面”或“之下”的元件将取向为在其他元件或特征“上方”。因此，术语“在......下面”可以包括之上和之下两种取向。器件可以被不同地取向（旋转90度或在其他的取向），相应地解释这里使用的空间相对描述语。
在此使用的术语仅仅是为了描述特定实施方式，而非旨在限制实施方式。在此使用时，单数形式“一”和“该”旨在也包括复数形式，除非上下文清楚地另外指示。将进一步理解，当在本说明书中使用时，术语“包括”和/或“包含”表明所述特征、整体、步骤、操作、元件和/或组件的存在，但是不排除一个或多个其他特征、整体、步骤、操作、元件、组件和/或其组的存在或添加。
在此参考截面图描述了实施方式，该截面图是理想化实施方式（及中间结构）的示意图。如此，例如由制造技术和/或公差引起的图示形状的偏离是可能发生的。因此，实施方式不应被理解为限于在此示出的区域的特定形状，而是包括例如由制造引起的形状的偏差。例如，被示为矩形的注入区通常具有圆化或弯曲的特征和/或在其边缘的注入浓度的梯度，而不是从注入区至非注入区的二元变化。同样地，通过注入形成的掩埋区可以导致在掩埋区与通过其发生注入的表面之间的区域内的一些注入。因此，在图中示出的区域本质上是示意性的，它们的形状并非要示出器件的区域的实际形状，并非旨在限制。
除非另外限定，否则在此使用的所有术语（包括技术术语和科学术语）具有与本领域的普通技术人员通常理解的相同含义。将进一步理解，术语，诸如那些在通用词典中限定的那些术语，应该被理解为具有与它们在相关领域的语境中的含义一致的含义，而不应被理解为理想化或过度形式化的含义，除非在此明确地如此限定。
图1是布局图，用于描述根据实施方式的半导体装置，图2示出沿图1的线I-I'和II-II'截取的截面图，图3至图5是详细示出图1的一些构成元件之间的关系的放大视图。
参考图1和图2，限定多个有源区45的多个平行沟槽41和多个交叉沟槽49可以形成在半导体基板21中。可以形成填充平行沟槽41和交叉沟槽49的器件隔离层63。可以形成交叉（intersect）有源区45和器件隔离层63的多条字线67。栅介电层65可以形成在字线67与有源区45之间。盖层69可以形成在字线67上。源/漏区70可以形成在与字线67的两侧相邻的有源区45中。
可以形成覆盖半导体基板21的第一层间绝缘层71。可以形成穿过第一层间绝缘层71以连接到源/漏区70的位插塞73。连接到位插塞73的多条位线75可以形成在第一层间绝缘层71上。位覆盖图案77可以形成在位线75上。位间隔体78可以形成在位线75和位覆盖图案77的侧壁上。
可以形成覆盖半导体基板21的第二层间绝缘层81。可以形成穿过第二层间绝缘层81和第一层间绝缘层71以连接到源/漏区70的掩埋接触插塞83。连接到掩埋接触插塞83的多个数据存储元件85可以形成在第二层间绝缘层81上。数据存储元件85可以包括存储节点或下电极。
平行沟槽41可以彼此平行，例如，平行沟槽41可以彼此处于非交叉关系。每个平行沟槽41例如可以是直线形，从而被限定为矩形区域。交叉沟槽49可以彼此平行。每个交叉沟槽49例如可以是直线形，从而被限定为矩形区域。交叉沟槽49可以彼此平行，例如，交叉沟槽49可以彼此处于非交叉关系。交叉沟槽49之间的间隔可以大于平行沟槽41之间的间隔。交叉沟槽49可以交叉平行沟槽41。字线67可以彼此平行，例如，字线67可以彼此处于非交叉关系。字线67可以交叉有源区45，例如，可以在第一方向上延伸跨过有源区。每条字线67可以是直线形。位线75可以交叉有源区45，例如，可以在第二方向上延伸跨过有源区。每条位线75可以例如是直线形，从而具有矩形形状。位线75可以交叉字线67。例如，位线75可以与字线67基本上形成直角。在俯视图中，平行沟槽41可以交叉位线75。交叉沟槽49可以交叉位线75。
根据一实施方式，交叉沟槽49可以是直线形。通过形成交叉沟槽49，工艺偏差可以显著地减少，制造工艺可以被简化。交叉沟槽49和平行沟槽41的组合可以是使得有源区45远离位线75突出的构造。掩埋接触插塞83和源/漏区70之间的接触区域可以显著地增加。
参考图3，可以提供第一平行沟槽41A和平行于第一平行沟槽41A的第二平行沟槽41B。可以提供第一交叉沟槽49A和平行于第一交叉沟槽49A的第二交叉沟槽49B。有源区45可以由第一平行沟槽41A、第二平行沟槽41B、第一交叉沟槽49A和第二交叉沟槽49B限定。
有源区45可以包括例如与多个平行沟槽41和多个交叉沟槽49中的一些沟槽的侧壁相应的第一至第四侧表面S1、S2、S3和S4。第一侧表面S1可以由第一平行沟槽41A限定。参考图3，为了说明的目的，第一侧表面S1被示为例如与第一平行沟槽41A相距一距离。因此，在示范实施方式中，第一侧表面S1可以与第一平行沟槽41A的侧壁重合。第二侧表面S2可以由第二平行沟槽41B限定。第三侧表面S3可以由第一交叉沟槽49A限定。第四侧表面S4可以由第二交叉沟槽49B限定。第二侧表面S2可以平行于第一侧表面S1，第四侧表面S4可以平行于第三侧表面S3。第一侧表面S1可以长于第三侧表面S3。例如，第一侧表面S1的水平长度是第三侧表面S3的长度的两倍或更多倍。第二侧表面S2与第三侧表面S3相接的区域可以被定义为有源区45的第一端45E1，第一侧表面S1与第四侧表面S4相接的区域可以被定义为有源区45的第二端45E2。第二端45E2可以理解为与第一端45E1处于点对称关系。
可以形成交叉有源区45的第一字线67A和第二字线67B。可以形成交叉有源区45、第一字线67A和第二字线67B的位线75。位线75可以与第一字线67A和第二字线67B形成直角。
在俯视图中，第二平行沟槽41B和位线75可以形成第一锐角θ1。第二平行沟槽41B和第一交叉沟槽49A可以形成第二锐角θ2。第一交叉沟槽49A和位线75可以形成第三锐角θ3。第二锐角θ2可以大于第一锐角θ1。第三锐角θ3可以大于第二锐角θ2，例如，第三锐角θ3也可以大于第一锐角θ1。例如，第一锐角θ1可以约为21°，第二锐角θ2可以约为28°。如图3所示，第一锐角θ1可以理解为第二侧表面S2与位线75之间的交叉角，第二锐角θ2可以理解为第二侧表面S2与第三侧表面S3之间的交叉角。第一端45E1可以远离位线75突出。第二端45E2可以远离位线75突出。第一端45E1和第二端45E2的每个可以连接到相应的一个掩埋接触插塞（图2的附图标记83）。
参考图4，可以提供第一平行沟槽41A、平行于第一平行沟槽41A的第二平行沟槽41B、平行于第二平行沟槽41B的第三平行沟槽41C和平行于第三平行沟槽41C的第四平行沟槽41D。可以提供第一交叉沟槽49A、平行于第一交叉沟槽49A的第二交叉沟槽49B和平行于第二交叉沟槽49B的第三交叉沟槽49C。第一有源区45A可以由第一平行沟槽41A、第二平行沟槽41B、第一交叉沟槽49A和第二交叉沟槽49B限定。第二有源区45B可以由第二平行沟槽41B、第三平行沟槽41C、第一交叉沟槽49A和第二交叉沟槽49B限定。第三有源区45C可以由第二平行沟槽41B、第三平行沟槽41C、第二交叉沟槽49B和第三交叉沟槽49C限定。第四有源区45D可以由第三平行沟槽41C、第四平行沟槽41D、第二交叉沟槽49B和第三交叉沟槽49C限定。
可以提供第一字线67A、平行于第一字线67A的第二字线67B、平行于第二字线67B的第三字线67C、平行于第三字线67C的第四字线67D和平行于第四字线67D的第五字线67E。第一字线67A可以跨过第二有源区45B。第二字线67B可以跨过第一有源区45A和第二有源区45B。第三字线67B可以跨过第一有源区45A和第四有源区45D。第四字线67D可以跨过第三有源区45C和第四有源区45D。第五字线67E可以跨过第三有源区45C。例如，每个有源区45可以布置为使得多条字线67中的两条字线交叉有源区45。
可以形成跨过第一有源区45A和第三有源区45C并与第一至第五字线67A、67B、67C、67D和67E交叉（intersecting）的第一位线75A。可以形第二位线75B，该第二位线75B平行于第一位线75A，且跨过第二有源区45B和第四有源区45D，并与第一至第五字线67A、67B、67C、67D和67E交叉。
参考图5，可以提供第一平行沟槽41A、平行于第一平行沟槽41A的第二平行沟槽41B、平行于第二平行沟槽41B的第三平行沟槽41C和平行于第三平行沟槽41C的第四平行沟槽41D。可以提供第一交叉沟槽49A、平行于第一交叉沟槽49A的第二交叉沟槽49B、平行于第二交叉沟槽49B的第三交叉沟槽49C和平行于第三交叉沟槽49C的第四交叉沟槽49D。
第一有源区45A可以由第一平行沟槽41A、第二平行沟槽41B、第二交叉沟槽49B和第三交叉沟槽49C限定。第二有源区45B可以由第二平行沟槽41B、第三平行沟槽41C、第一交叉沟槽49A和第二交叉沟槽49B限定。第三有源区45C可以由第二平行沟槽41B、第三平行沟槽41C、第二交叉沟槽49B和第三交叉沟槽49C限定。第四有源区45D可以由第二平行沟槽41B、第三平行沟槽41C、第三交叉沟槽49C和第四交叉沟槽49D限定。第五有源区45E可以由第三平行沟槽41C、第四平行沟槽41D、第二交叉沟槽49B和第三交叉沟槽49C限定。
可以提供第一字线67A、平行于第一字线67A的第二字线67B、平行于第二字线67B的第三字线67C、平行于第三字线67C的第四字线67D、平行于第四字线67D的第五字线67E、平行于第五字线67E的第六字线67F、平行于第六字线67F的第七字线67G和平行于第七字线67G的第八字线67H。第一字线67A和第二字线67B可以跨过第二有源区45B。第三字线67C可以跨过第五有源区45E。第四字线67D可以跨过第三有源区45C和第五有源区45E。第五字线67E可以跨过第一有源区45A和第三有源区45C。第六字线67F可以跨过第一有源区45A。第七字线67G和第八字线67H可以跨过第四有源区45D。
可以形成第一位线75A，其跨过第一有源区45A和第四有源区45D，并与第一至第八字线67A、67B、67C、67D、67E、67F、67G和67H交叉。可以形第二位线75B，其平行于第一位线75A，跨过第三有源区45C并与第一至第八字线67A、67B、67C、67D、67E、67F、67G和67H交叉。可以形成第三位线75C，其平行于第二位线75B、跨过第二有源区45B和第五有源区45E并与第一至第八字线67A、67B、67C、67D、67E、67F、67G和67H交叉。例如，每个有源区45可以布置为使得多条位线75中的一条（例如仅一条）跨过有源区45。
图6是用于描述根据实施方式的半导体装置的布局图，图7和图8是详细示出图6的一些构成元件之间的关系的放大视图。
参考图6，限定多个有源区145的多个平行沟槽41和多个交叉沟槽149可以形成在半导体基板21中。在下文，将仅简要地描述与参考图1和图5描述的实施方式的差异。可以形成跨过有源区145的多条字线67。可以形成跨越有源区145和字线67的多条位线75。多个数据存储元件85可以形成在半导体基板21上。
平行沟槽41可以彼此平行。每个平行沟槽41可以是直线形。交叉沟槽149可以彼此平行。每个交叉沟槽149可以是直线形。交叉沟槽149可以交叉平行沟槽41。字线67可以彼此平行。每条字线67可以是直线形。位线75可以跨越有源区45。位线75可以彼此平行。每条位线75可以是直线形。位线75可以交叉字线67。在俯视图中，平行沟槽41可以交叉位线75。交叉沟槽149可以平行于位线75。
参考图7，可以提供第一平行沟槽41A和平行于第一平行沟槽41A的第二平行沟槽41B。可以提供第一交叉沟槽149A和平行于第一交叉沟槽149A的第二交叉沟槽149B。有源区145可以由第一平行沟槽41A、第二平行沟槽41B、第一交叉沟槽149A和第二交叉沟槽149B限定。
有源区145可以包括第一至第四侧表面S11、S12、S13和S14。第一侧表面S11可以由第一平行沟槽41A限定。第二侧表面S12可以由第二平行沟槽41B限定。第三侧表面S13可以由第一交叉沟槽149A限定。第四侧表面S14可以由第二交叉沟槽149B限定。第二侧表面S12可以平行于第一侧表面S11，第四侧表面S14可以平行于第三侧表面S13。第一侧表面S11可以长于第三侧表面S13。第一侧表面S11与第四侧表面S14相接的区域可以被定义为有源区145的第一端145E1，第二侧表面S12与第三侧表面S13相接的区域可以被定义为有源区145的第二端145E2。第二端145E2可以被理解为与第一端145E1是点对称关系。
可以形成跨过有源区145的第一字线67A和第二字线67B。可以形成跨过有源区145并与第一字线67A和第二字线67B交叉（intersecting）的位线75。位线75可以与第一字线67A和第二字线67B形成直角。
在俯视图中，第二平行沟槽41B和位线75可以形成第一锐角θ1。第一平行沟槽41A和第二交叉沟槽149B可以形成第二锐角θ2。位线75可以布置在第一交叉沟槽149A与第二交叉沟槽149B之间。第二锐角θ2可以与第一锐角θ1相同。例如，第一锐角θ1和第二锐角θ2可以是大约21°。如图7所示，第一锐角θ1可以被理解为第二侧表面S12与位线75之间的交叉角，第二锐角θ2可以被理解为第一侧表面S11与第四侧表面S14之间的交叉角。
参考图8，可以提供第一平行沟槽41A、平行于第一平行沟槽41A的第二平行沟槽41B、平行于第二平行沟槽41B的第三平行沟槽41C和平行于第三平行沟槽41C的第四平行沟槽41D。可以提供第一交叉沟槽149A、平行于第一交叉沟槽149A的第二交叉沟槽149B和平行于第二交叉沟槽149B的第三交叉沟槽149C。第一有源区145A可以由第一平行沟槽41A、第二平行沟槽41B、第一交叉沟槽149A和第二交叉沟槽149B限定。第二有源区145B可以由第二平行沟槽41B、第三平行沟槽41C、第二交叉沟槽149B和第三交叉沟槽149C限定。第三有源区145C可以由第二平行沟槽41B、第三平行沟槽41C、第一交叉沟槽149A和第二交叉沟槽149B限定。第四有源区145D可以由第三平行沟槽41C、第四平行沟槽41D、第二交叉沟槽149B和第三交叉沟槽149C限定。
可以提供第一字线67A、平行于第一字线67A的第二字线67B、平行于第二字线67B的第三字线67C、平行于第三字线67C的第四字线67D和平行于第四字线67D的第五字线67E。第一字线67A可以跨过第二有源区145B。第二字线67B可以跨过第一有源区145A和第二有源区145B。第三字线67B可以跨过第一有源区145A和第四有源区145D。第四字线67D可以跨过第三有源区145C和第四有源区145D。第五字线67E可以跨过第三有源区145C。
可以形成第一位线75A，其跨过第一有源区145A和第三有源区145C并与第一至第五字线67A、67B、67C、67D和67E交叉。可以形第二位线75B，其平行于第一位线75A，跨过第二有源区145B和第四有源区145D并与第一至第五字线67A、67B、67C、67D和67E交叉。第一位线75A可以布置在第一交叉沟槽149A与第二交叉沟槽149B之间。第二位线75B可以布置在第二交叉沟槽149B与第三交叉沟槽149C之间。
图9是流程图，用于描述根据实施方式的半导体装置的形成方法。
参考图9，根据实施方式的半导体装置的形成方法可以包括：在半导体基板上形成掩模层（操作S10）；通过图案化掩模层而形成多个初始平行沟槽（操作S20）；形成多个初始交叉沟槽（操作S30）；形成由多个平行沟槽和多个交叉沟槽限定的多个有源区（操作S40）；以及形成器件隔离层、多条字线、多条位线和多个数据存储元件（操作S50）。
图10、图11A、图13A、图14A、图15A、图15D和图15F是用于绘示在根据实施方式的半导体装置的形成方法中的多个阶段的透视图，图11B、图12A、图13B和图15B是布局图。图11C、图12B、图13C、图14B、图15C、图15E和图15G是沿多个图的线I-I'和II-II'截取的截面图，用于描述根据实施方式的半导体装置的形成方法。图15H、图15I、图15J和图15K是放大视图，其详细示出图15B的一部分。
参考图9和图10，第一和第二掩模层23和25可以形成在半导体基板21上（操作S10）。在本实施方式中，半导体基板21可以是DRAM单元阵列的一部分。
半导体基板21例如可以是体硅晶片或绝缘体上硅（SOI）晶片。半导体基板21可以包括单晶半导体。第一掩模层23可以覆盖半导体基板21的表面。第一掩模层23可以包括相对于半导体基板21具有蚀刻选择性的材料。例如，第一掩模层23可以包括硅氧化物。第二掩模层25可以覆盖第一掩模层23。第二掩模层25可以包括相对于第一掩模层23具有蚀刻选择性的材料。例如，第二掩模层25可以包括多晶硅。
在另一实施方式中，第一掩模层23和第二掩模层25的每个可以包括两个或更多叠层。在又一实施方式中，可以省略第一掩模层23。
参考图9、图11A、图11B和图11C，可以通过图案化第二掩模层25而形成彼此平行的多个初始平行沟槽31（操作S20）。图11C示出沿图11B的线I-I'和II-II'截取的截面图。
光刻工艺和刻蚀工艺可以应用于第二掩模层25的图案化。例如，各向异性刻蚀工艺以及两个或更多光刻工艺可以应用于第二掩模层25的图案化。每个初始平行沟槽31可以是直线形，例如可以被限定为矩形区域。初始平行沟槽31可以形成为彼此平行并且关于基板21的侧部倾斜布置。初始平行沟槽31之间的间隔可以基本上相同。例如，在初始平行沟槽31的底部上的第一掩模层23可以例如通过初始平行沟槽31被暴露。第二掩模层25可以被限定在初始平行沟槽31之间，使得初始平行沟槽31通过第二掩模层25限定沟道。
参考图9、图12A和图12B，上掩模图案33可以形成在第二掩模层25上。图12B示出沿图12A的线I-I'和II-II'截取的截面图。上掩模图案33可以包括彼此平行的多个开口35。开口35可以交叉初始平行沟槽31并部分地暴露第二掩模层25。
开口35可以利用两个或更多个光刻工艺形成。每个开口35可以是直线形。
参考图9、图13A、图13B和图13C，可以通过图案化第二掩模层25而形成彼此平行的多个初始交叉沟槽39（操作S30）。图13C示出沿图13B的线I-I'和II-II'截取的截面图。
利用上掩模图案33作为蚀刻掩模的各向异性刻蚀工艺可以应用于第二掩模层25的图案化。初始交叉沟槽39可以交叉初始平行沟槽31。在初始交叉沟槽39的底部上的第一掩模层23可以被暴露。每个初始交叉沟槽39可以是直线形，例如可以被限定为矩形区域。初始交叉沟槽39可以形成为彼此平行。初始交叉沟槽39之间的间隔可以基本上相同。第二掩模层25可以通过蚀刻上掩模图案33而暴露。第二掩模层25可以被限定在初始平行沟槽31与初始交叉沟槽39之间。初始交叉沟槽39之间的间隔可以大于初始平行沟槽31之间的间隔。
参考图9、图14A和图14B，初始平行沟槽31和在初始交叉沟槽39的底部上被暴露的第一掩模层23可以利用第二掩模层25作为蚀刻掩模被去除。各向异性刻蚀工艺可以应用于第一掩模层23的去除。在初始平行沟槽31和初始交叉沟槽39的底部的半导体基板21可以被暴露。第一掩模层23可以保留在第二掩模层25与半导体基板21之间。图14B示出沿图14A的线I-I'和II-II'截取的截面图。
参考图9、图15A、图15B和图15C，平行沟槽41和交叉沟槽49可以利用第二掩模层25和第一掩模层23作为蚀刻掩模而形成。图15C示出沿图15B的线I-I'和II-II'截取的截面图。多个有源区45可以利用平行沟槽41和交叉沟槽49而被限定在半导体基板21内（S40）。
各向异性刻蚀工艺可以应用于平行沟槽41和交叉沟槽49的形成。第二掩模层25可以在形成平行沟槽41和交叉沟槽49时被去除。平行沟槽41和交叉沟槽49的每个可以对准初始平行沟槽31和初始交叉沟槽39的底部。每个有源区45的水平长度可以大于水平宽度。
参考图1、图2和图9，可以形成器件隔离层63、多条字线67、多条位线75和多个数据存储元件85（S50）。
器件隔离层63可以填充平行沟槽41和交叉沟槽49。可以形成交叉有源区45和器件隔离层63的多条字线67。栅介电层63可以形成在字线67与有源区45之间。盖层69可以形成在字线67上。可以去除第一掩模层23。源/漏区70可以形成在与字线67的两侧相邻的有源区45中。
可以形成覆盖半导体基板21的第一层间绝缘层71。可以形成穿过第一层间绝缘层71且连接到源/漏区70的位插塞73。连接到位插塞73的多条位线75可以形成在第一层间绝缘层71上。位覆盖图案77可以形成在位线75上。位间隔体78可以形成在位线75和位覆盖图案77的侧壁上。
可以形成覆盖半导体基板21的第二层间绝缘层81。可以形成穿过第二层间绝缘层81和第一层间绝缘层71且连接到源/漏区70的掩埋接触插塞83。连接到掩埋接触插塞83的多个数据存储元件85可以形成在第二层间绝缘层81上。数据存储元件85可以包括存储节点或下电极。
虽然平行沟槽41和交叉沟槽49的每个可以形成为具有大于或小于下宽度的上宽度，但是为了简化描述，该上宽度将被示为与下宽度相同。器件隔离层63可以包括绝缘材料，诸如硅氧化物、硅氮化物或其组合。例如，器件隔离层63可以包括覆盖平行沟槽41和交叉沟槽49的侧壁的硅氧化物层、形成在硅氧化物层上的硅氮化物层、和形成在硅氮化物层上的硅氧化物层。
栅介电层63可以包括硅氧化物、硅氮化物、硅氮氧化物、高K介电材料或其组合。字线67可以包括导电材料，诸如金属、金属硅化物、多晶硅或其组合。字线67可以形成在低于有源区45的顶部的水平处。字线67可以部分地覆盖有源区45的侧表面。盖层69可以包括绝缘材料，诸如硅氧化物、硅氮化物、硅氮氧化物或其组合。源/漏区70可以通过掺杂杂质到有源区45中而形成。
第一层间绝缘层71可以包括绝缘材料，诸如硅氧化物、硅氮化物、硅氮氧化物或其组合。位插塞73和位线75可以包括导电材料，诸如金属、金属硅化物、多晶硅或其组合。位覆盖图案77可以包括绝缘材料，诸如硅氧化物、硅氮化物、硅氮氧化物或其组合。位间隔体78可以包括绝缘材料，诸如硅氧化物、硅氮化物、硅氮氧化物或其组合。
第二层间绝缘层81可以包括绝缘材料，诸如硅氧化物、硅氮化物、硅氮氧化物或其组合。掩埋接触插塞83可以包括导电材料，诸如金属、金属硅化物、多晶硅或其组合。数据存储元件85可以包括导电材料，诸如金属、金属硅化物、多晶硅或其组合。
参考图15D和图15E，在另一实施方式中，第二掩模层25可以保留在第一掩模层23上。平行沟槽41和交叉沟槽49的每个可以沿初始平行沟槽31和初始交叉沟槽39的底部对准。图15E示出沿图15D的线I-I'和II-II'截取的截面图。
参考图15F和图15G，在另一实施方式中，有源区45可以通过去除第二掩模层25和第一掩模层23而暴露。有源区45可以通过平行沟槽41和交叉沟槽49被限定。图15G示出沿图15F的线I-I'和II-II'截取的截面图。
参考图15H，可以提供第一平行沟槽41A和平行于第一平行沟槽41A的第二平行沟槽41B。可以提供第一交叉沟槽49A和平行于第一交叉沟槽49A的第二交叉沟槽49B。第一有源区45可以由第一平行沟槽41A、第二平行沟槽41B、第一交叉沟槽49A和第二交叉沟槽49B限定。
有源区45可以包括第一至第四侧表面S1、S2、S3和S4。第一侧表面S1可以由第一平行沟槽41A限定。第二侧表面S2可以由第二平行沟槽41B限定。第三侧表面S3可以由第一交叉沟槽49A限定。第四侧表面S4可以由第二交叉沟槽49B限定。第二侧表面S2可以平行于第一侧表面S1，第四侧表面S4可以平行于第三侧表面S3。第一侧表面S1可以长于第三侧表面S3。例如，第一侧表面S1的水平长度可以是第三侧表面S3的水平长度的两倍或更多倍。有源区45的第一端45E1可以被定义在第二侧表面S2与第三侧表面S3相接的区域，有源区45的第二端45E2可以被定义在第一侧表面S1与第四侧表面S4相接的区域。第二端45E2可以被理解为与第一端45E1是点对称关系。
第二平行沟槽41B和第一交叉沟槽49A可以形成第二锐角θ2。例如，第二锐角θ2可以大约为28°。如图15H所示，第二锐角θ2可以被理解为第二侧表面S2与第三侧表面S3之间的交叉角。
参考图15I，可以提供第一平行沟槽41A、平行于第一平行沟槽41A的第二平行沟槽41B、平行于第二平行沟槽41B的第三平行沟槽41C和平行于第三平行沟槽41C的第四平行沟槽41D。可以提供第一交叉沟槽49A、平行于第一交叉沟槽49A的第二交叉沟槽49B和平行于第二交叉沟槽49B的第三交叉沟槽49C。第一有源区45A可以由第一平行沟槽41A、第二平行沟槽41B、第一交叉沟槽49A和第二交叉沟槽49B限定。第二有源区45B可以由第二平行沟槽41B、第三平行沟槽41C、第一交叉沟槽49A和第二交叉沟槽49B限定。第三有源区45C可以由第二平行沟槽41B、第三平行沟槽41C、第二交叉沟槽49B和第三交叉沟槽49C限定。第四有源区45D可以由第三平行沟槽41C、第四平行沟槽41D、第二交叉沟槽49B和第三交叉沟槽49C限定。
参考图15J，可以提供第一平行沟槽41A、平行于第一平行沟槽41A的第二平行沟槽41B、平行于第二平行沟槽41B的第三平行沟槽41C和平行于第三平行沟槽41C的第四平行沟槽41D。可以提供第一交叉沟槽49A、平行于第一交叉沟槽49A的第二交叉沟槽49B、平行于第二交叉沟槽49B的第三交叉沟槽49C和平行于第三交叉沟槽49C的第四交叉沟槽49D。
第一有源区45A可以由第一平行沟槽41A、第二平行沟槽41B、第二交叉沟槽49B和第三交叉沟槽49C限定。第二有源区45B可以由第二平行沟槽41B、第三平行沟槽41C、第一交叉沟槽49A和第二交叉沟槽49B限定。第三有源区45C可以由第二平行沟槽41B、第三平行沟槽41C、第二交叉沟槽49B和第三交叉沟槽49C限定。第四有源区45D可以由第二平行沟槽41B、第三平行沟槽41C、第三交叉沟槽49C和第四交叉沟槽49D限定。第五有源区45E可以由第三平行沟槽41C、第四平行沟槽41D、第二交叉沟槽49B和第三交叉沟槽49C限定。
参考图15K，第一有源区45F可以由第一平行沟槽41A、第二平行沟槽41B、第一交叉沟槽49A和第二交叉沟槽49B限定。有源区45F的侧表面可以是阿米巴（amoeba）状的形状，例如可以由于工艺偏差而具有弯曲和/或波状形状。
图16A、图17、图18A、图18C和图19A是透视图，用于绘示在根据实施方式的半导体装置的形成方法中的多个阶段，图16B和图18B是布局图。图19B和图19C是放大视图，其详细示出图18B的部分。
参考图16A和图16B，第一掩模层23和第二掩模层25可以形成在半导体基板21上。可以通过图案化第二掩模层25而形成彼此平行的多个初始平行沟槽31和彼此平行的多个初始交叉沟槽139。初始交叉沟槽139可以交叉初始平行沟槽31。
参考图17，例如，在初始平行沟槽31和初始交叉沟槽139的底部上的第一掩模层23可以通过使用第二掩模层25作为蚀刻掩模而被去除。可以采用各向异性刻蚀工艺去除第一掩模层23。在初始平行沟槽31和初始交叉沟槽139的底部上的半导体基板21可以被暴露。第一掩模层23可以保留在第二掩模层25与半导体基板21之间。
参考图18A和图18B，平行沟槽41和交叉沟槽149可以通过利用第二掩模层25和第一掩模层23作为蚀刻掩模蚀刻半导体基板21而形成。多个有源区145可以由平行沟槽41和交叉沟槽149限定。
可以采用各向异性刻蚀工艺来形成平行沟槽41和交叉沟槽149。第二掩模层25也可以在形成平行沟槽41和交叉沟槽149时被蚀刻。平行沟槽41和交叉沟槽149可以分别对准初始平行沟槽31和初始交叉沟槽139的底部。每个有源区145可以具有比水平宽度长的水平长度。
再次参考图6，可以形成跨过有源区145的多条字线67。可以形成跨越有源区145和字线67的多条位线75。多个数据存储元件85可以形成在半导体基板21上。交叉沟槽149可以平行于位线75。
参考图18C，在另一实施方式中，第二掩模层25可以保留在第一掩模层23上。平行沟槽41和交叉沟槽149的每个可以对准初始平行沟槽31和初始交叉沟槽139的底部。
参考图19A，在另一实施方式中，有源区145可以通过去除第二掩模层25和第一掩模层23而被暴露。有源区145可以由平行沟槽41和交叉沟槽149限定。
参考图19B，可以提供第一平行沟槽41A和平行于第一平行沟槽41A的第二平行沟槽41B。可以提供第一交叉沟槽149A和平行于第一交叉沟槽149A的第二交叉沟槽149B。第一有源区145可以由第一平行沟槽41A、第二平行沟槽41B、第一交叉沟槽149A和第二交叉沟槽149B限定。
有源区145可以包括第一至第四侧表面S11、S12、S13和S14。第一侧表面S11可以由第一平行沟槽41A限定。第二侧表面S12可以由第二平行沟槽41B限定。第三侧表面S13可以由第一交叉沟槽149A限定。第四侧表面S14可以由第二交叉沟槽149B限定。第二侧表面S12可以平行于第一侧表面S11，第四侧表面S14可以平行于第三侧表面S13。第一侧表面S11可以长于第三侧表面S13。有源区145的第一端145E1可以被定义在第一侧表面S11与第四侧表面S14相接的区域处，有源区145的第二端145E2可以被定义在第二侧表面S12与第三侧表面S13相接的区域处。第二端145E2可以被理解为与第一端145E1为点对称关系。
第一平行沟槽41A和第二交叉沟槽149B可以形成第二锐角θ2。例如，第二锐角θ2可以为大约21°。如图19B所示，第二锐角θ2可以被理解为第一侧表面S11与第四侧表面S14之间的交叉角。
参考图19C，可以提供第一平行沟槽41A、平行于第一平行沟槽41A的第二平行沟槽41B、平行于第二平行沟槽41B的第三平行沟槽41C和平行于第三平行沟槽41C的第四平行沟槽41D。可以提供第一交叉沟槽149A、平行于第一交叉沟槽149A的第二交叉沟槽149B和平行于第二交叉沟槽149B的第三交叉沟槽149C。第一有源区145A可以由第一平行沟槽41A、第二平行沟槽41B、第一交叉沟槽149A和第二交叉沟槽149B限定。第二有源区145B可以由第二平行沟槽41B、第三平行沟槽41C、第二交叉沟槽149B和第三交叉沟槽149C限定。第三有源区145C可以由第二平行沟槽41B、第三平行沟槽41C、第一交叉沟槽149A和第二交叉沟槽149B限定。第四有源区145D可以由第三平行沟槽41C、第四平行沟槽41D、第二交叉沟槽149B和第三交叉沟槽149C限定。
图20是布局图，用于描述根据实施方式的半导体模块。
参考图20，根据实施方式的半导体模块可以包括模块基板201、两个或更多个半导体封装207、和控制芯片封装203。输入/输出端子205可以形成在模块基板201上。半导体封装207和控制芯片封装203的至少一个可以具有与参考图1至图19C描述的实施方式类似的构造。例如，有源区（图1中的附图标记45）和位线（图1中的附图标记75）可以形成在半导体封装207和/或控制芯片封装203中，并电连接到输入/输出端子205。例如，由于有源区（图1中的附图标记45）和位线（图1中的附图标记75）的构造，半导体模块可以具有出色的电性能。
半导体封装207和控制芯片封装203可以安装在模块基板201中。半导体封装207和控制芯片封装203可以串联/并联地电连接到输入/输出端子205。
控制芯片封装203可以省略。半导体封装207可以包括诸如动态随机存取存储器（DRAM）或静态随机存取存储器（SRAM）的易失性存储器芯片、诸如快闪存储器、相变存储器、磁随机存取存储器（MRAM）和电阻随机存取存储器（RRAM）的非易失性存储器芯片、或者其组合。根据实施方式的半导体模块可以是存储器模块。
图21是示意图，其示出包括根据各种实施方式的半导体装置的至少之一的存储卡2200。
参考图21，根据实施方式的存储卡2200可以包括安装在存储卡板2210上的微处理器2220和两个或更多个半导体封装2230。微处理器2220和半导体封装2230的至少之一可以包括参考图1到图19C描述的构造。例如，有源区（图1中的附图标记45）和位线（图1中的附图标记75）可以形成在半导体封装2230和/或微处理器2220中。输入/输出端子2240可以布置在存储卡板2210的至少一侧。
图22是透视图，示出根据实施方式的电设备。
参考图22，参考图1到图19C描述的半导体装置可以有效地应用于电子系统，诸如移动式电话1900、上网本、笔记本电脑或者平板电脑（tabletPC）。例如，参考图1到图19C描述的半导体装置可以安装在移动式电话1900中的主板上。此外，参考图1到图19C描述的半导体封装可以设置在扩展装置诸如外部存储卡中从而与移动式电话1900结合。
移动式电话1900可以被理解为平板电脑。此外，根据实施方式的至少一种半导体装置可以用于便携式计算机诸如笔记本电脑、动态图像专家组（MPEG）-1压缩标准音频层面3（MP3）播放器、MP4播放器、导航装置、固态盘（SSD）、台式计算机、汽车、或家用电器，以及平板电脑。
图23是系统框图，示出根据实施方式的电子设备。
参考图23，参考图1到图19C描述的半导体装置可以应用于电子系统2100。电子系统2100可以包括主体2110、微处理器2120、电源2130、功能单元2140和显示控制器2150。主体2110可以是具有印刷电路板（PCB）的母板。微处理器2120、电源2130、功能单元2140和显示控制器2150可以安装在主体2110上。显示器2160可以安装在主体2110内部或外部。例如，显示器2160可以设置在主体2110的表面上以显示由显示控制器2150处理的图像。
电源2130可以从外部电池等接收恒定电压、将该电压划分成需要的电平、以及将那些电压提供到微处理器2120、功能单元2140和显示控制器2150。微处理器2120可以从电源2130接收电压以控制功能单元2140和显示器2160。功能单元2140可以执行各种电子系统2100的功能。例如，如果电子系统2100是蜂窝电话，则功能单元2140可以具有能够执行蜂窝电话的功能（诸如拨号、通过与外部装置2170通信而输出视频到显示器2160、和输出声音到扬声器）的几个组件，如果安装了照相装置，则功能单元2140可以起到照相机图像处理器的作用。
当电子系统2100连接到存储卡等以扩展容量时，功能单元2140可以是存储卡控制器。功能单元2140可以通过有线或无线通信单元2180与外部装置2170交换信号。此外，当电子系统2100需要通用串行总线（USB）等以扩展功能时，功能单元2140可以起到接口控制器的作用。功能单元2140可以包括大容量存储装置。
参考图1到图19C描述的半导体装置可以应用于微处理器2120或功能单元2140。例如，功能单元2140可以包括有源区（图1中的附图标记45）和位线（图1中的附图标记75）。由于有源区和位线的构造，功能单元2140例如可以具有出色的电性能。
图24是系统框图，其示意地示出包括根据实施方式的至少一个半导体装置的另一电子系统2400。
参考图24，电子系统2400可以包括根据各种实施方式的至少一个半导体装置。电子系统2400可以用于制造移动装置或计算机。例如，电子系统2400可以包括存储系统2412、微处理器2414、随机存取存储器（RAM）2416、和利用总线2420执行数据通信的用户接口2418。微处理器2414可以对电子系统2400编程和控制电子系统2400。RAM2416可以用作微处理器2414的操作存储器。例如，微处理器2414或RAM2416可以包括根据实施方式的至少一个半导体装置。微处理器2414、RAM2416和/或其他组件可以被组装在单个封装中。用户接口2418可以用于输入数据到电子系统2400或从电子系统2400输出数据。存储系统2412可以存储用于操作微处理器2414的代码、由微处理器2414处理的数据、或外部输入数据。存储系统2412可以包括控制器和存储器。
作为总结和回顾，多个有源区可以布置在存储单元中，例如在DRAM单元阵列区中。有源区的尺寸和形状可以直接影响所得的半导体装置的高集成度。
已经尝试这样的方法，其中该方法包括在半导体基板上形成线型初始掩模图案、通过将线型初始掩模图案修整为孔形状而形成多个掩模图案、以及通过利用该掩模图案作为蚀刻掩膜蚀刻半导体基板而形成有源区。可以形成跨越有源区的位线。可以布置连接到有源区之一而不接触位线的掩埋接触插塞。在这种情况下，在掩埋接触插塞与有源区之间的接触区域会非常小。因此，难以减小掩埋接触插塞与有源区之间的接触电阻。
此外，将线型初始掩模图案修整为孔形状的技术是相对困难的，有源区之间的尺寸偏差会相对大。此外，根据图案的高集成度，在将线型初始掩模图案修整为孔形状的技术中需要两个或更多个光刻工艺。因此，将线型初始掩模图案修整为孔形状的技术会相对困难。
相反，实施方式涉及具有有源区的半导体装置及其改善的形成方法。例如，实施方式涉及具有高集成度并具有有源区（该有源区获得与接触插塞的足够的接触区域）的半导体装置及其形成方法。此外，根据实施方式，可以提供由平行沟槽和交叉沟槽限定的多个有源区。平行沟槽和交叉沟槽的每个可以是直线形。
与包括形成孔型沟道的方法相比，形成交叉沟槽的技术可以有效地简化工艺和减小工艺偏差。实施方式可以实现一种半导体装置，其实现高集成度并获得接触插塞与有源区之间的足够的接触区域。
在此已经公开了示例实施方式，虽然采用了特定术语，但它们仅被使用来且将以一般的和描述的意义上来理解它们而不是为了限制。在有些情况下，对于提交本申请时的本领域的普通技术人员来说，将明显的是，结合特定实施方式描述的特征、特性和/或元件可以单独地使用，或者可以与结合其他实施方式描述的特征、特性和/或元件组合使用，除非明确地另外指示。因此，本领域技术人员将理解，可以在形式和细节方面进行各种变化而不背离由权利要求阐述的本发明的精神和范围。

Claims (30)

1.一种半导体装置，包括：
在半导体基板上彼此平行的多个平行沟槽；
在所述半导体基板上彼此平行的多个交叉沟槽；
在所述半导体基板上由所述平行沟槽和所述交叉沟槽限定的多个有源区；
跨过所述有源区的多条下导线；
彼此平行的多条上导线，所述上导线交叉所述下导线并跨过所述有源区；以及
连接到所述有源区的数据存储元件，其中：
所述平行沟槽和交叉沟槽的每个是直线形，
所述平行沟槽交叉所述上导线并与所述上导线形成第一锐角，以及
所述交叉沟槽交叉所述平行沟槽并与所述平行沟槽形成第二锐角。
2.根据权利要求1所述的半导体装置，其中所述交叉沟槽交叉所述上导线，以及所述第二锐角大于所述第一锐角。
3.根据权利要求2所述的半导体装置，其中所述交叉沟槽与所述上导线形成大于所述第二锐角的第三锐角。
4.根据权利要求1所述的半导体装置，其中所述交叉沟槽平行于所述上导线，以及所述第二锐角基本上与所述第一锐角相同。
5.根据权利要求1所述的半导体装置，其中所述下导线和上导线的每个是直线形，所述上导线与所述下导线基本上形成直角。
6.根据权利要求1所述的半导体装置，其中所述交叉沟槽之间的间隔大于所述平行沟槽之间的间隔。
7.一种半导体装置，包括：
在半导体基板上彼此平行的第一平行沟槽和第二平行沟槽；
在所述半导体基板上彼此平行的第一交叉沟槽和第二交叉沟槽；
有源区，在所述半导体基板上由所述第一平行沟槽和所述第二平行沟槽以及所述第一交叉沟槽和所述第二交叉沟槽限定；
一对字线，跨过所述有源区并彼此平行；
位线，跨越所述有源区并与所述一对字线基本上形成直角；
掩埋接触插塞，与所述位线间隔开并连接到所述有源区；和
在所述掩埋接触插塞上的存储节点，其中：
所述第一平行沟槽和所述第二平行沟槽以及所述第一交叉沟槽和所述第二交叉沟槽的每个是直线形，
所述第一平行沟槽和所述第二平行沟槽交叉所述位线并与所述位线形成第一锐角，以及
所述第一交叉沟槽和所述第二交叉沟槽交叉所述第一平行沟槽和所述第二平行沟槽，并与所述第一平行沟槽和所述第二平行沟槽形成第二锐角。
8.根据权利要求7所述的半导体装置，其中：
所述有源区包括第一侧表面、第二侧表面、第三侧表面和第四侧表面，
所述第一侧表面由所述第一平行沟槽限定，所述第二侧表面由所述第二平行沟槽限定，所述第三侧表面由所述第一交叉沟槽限定，所述第四侧表面由所述第二交叉沟槽限定，
所述第二侧表面平行于所述第一侧表面，所述第四侧表面平行于所述第三侧表面。
9.根据权利要求8所述的半导体装置，其中所述第一侧表面长于所述第三侧表面。
10.根据权利要求8所述的半导体装置，其中所述第一侧表面是所述第三侧表面的至少两倍长。
11.根据权利要求8所述的半导体装置，其中：
所述有源区包括远离所述位线突出的第一端和第二端，
所述第二侧表面和所述第三侧表面在所述第一端相接，所述第一侧表面和所述第四侧表面在所述第二端相接。
12.根据权利要求11所述的半导体装置，其中所述第二端与所述第一端是点对称关系。
13.根据权利要求11所述的半导体装置，其中所述掩埋接触插塞连接到所述第一端或所述第二端。
14.根据权利要求11所述的半导体装置，其中所述第一交叉沟槽和所述第二交叉沟槽交叉所述位线，所述第二锐角大于所述第一锐角。
15.根据权利要求14所述的半导体装置，其中所述第二锐角约为28度。
16.根据权利要求14所述的半导体装置，其中所述第一交叉沟槽和所述第二交叉沟槽与所述位线形成大于第二锐角的第三锐角。
17.根据权利要求8所述的半导体装置，其中：
所述有源区包括远离所述位线突出的第一端和第二端，
所述第一侧表面和所述第四侧表面在所述第一端相接，所述第二侧表面和所述第三侧表面在所述第二端相接。
18.根据权利要求17所述的半导体装置，其中所述第一交叉沟槽和所述第二交叉沟槽平行于所述位线，所述第二锐角基本上与所述第一锐角相同。
19.根据权利要求17所述的半导体装置，其中所述第二锐角约为21度。
20.一种半导体装置，包括：
在半导体基板上的平行沟槽，包括彼此平行的第一平行沟槽、第二平行沟槽、第三平行沟槽和第四平行沟槽；
在所述半导体基板上的交叉沟槽，包括彼此平行的第一交叉沟槽、第二交叉沟槽和第三交叉沟槽；
在所述半导体基板上的有源区，包括由所述平行沟槽和所述交叉沟槽限定的第一有源区、第二有源区、第三有源区和第四有源区；
字线，包括跨过所述有源区并彼此平行的第一字线、第二字线、第三字线、第四字线和第五字线；
位线，包括跨越所述有源区并与所述字线基本上形成直角的第一位线和第二位线；
掩埋接触插塞，与所述位线间隔开并连接到所述有源区；和
在所述掩埋接触插塞上的存储节点，其中：
所述平行沟槽和交叉沟槽的每个是直线形，
所述平行沟槽与所述位线形成第一锐角，
所述交叉沟槽交叉所述平行沟槽并与所述平行沟槽形成第二锐角，
所述第一有源区由所述第一平行沟槽、所述第二平行沟槽、所述第一交叉沟槽和所述第二交叉沟槽限定，所述第二有源区由所述第二平行沟槽、所述第三平行沟槽、所述第一交叉沟槽和所述第二交叉沟槽限定，所述第三有源区由所述第二平行沟槽、所述第三平行沟槽、所述第二交叉沟槽和所述第三交叉沟槽限定，所述第四有源区由所述第三平行沟槽、所述第四平行沟槽、所述第二交叉沟槽和所述第三交叉沟槽限定，
所述第一位线跨过所述第一有源区和所述第三有源区，所述第二位线跨过所述第二有源区和所述第四有源区，且
所述第一字线跨过所述第二有源区，所述第二字线交叉跨过第一有源区和所述第二有源区，所述第三字线跨过所述第一有源区和所述第四有源区，所述第四字线跨过所述第三有源区和所述第四有源区，所述第五字线跨过所述第三有源区。
21.一种形成半导体装置的方法，包括：
在半导体基板上形成由多个平行的平行沟槽和多个平行的交叉沟槽限定的多个有源区；
形成跨过所述有源区的多条下导线；
形成多条上导线，所述上导线交叉所述下导线、跨越所述有源区且彼此平行；以及
形成连接到所述有源区的数据存储元件，其中：
所述平行沟槽和所述交叉沟槽的每个是直线形，
所述平行沟槽交叉所述上导线并与所述上导线形成第一锐角，以及
所述交叉沟槽交叉所述平行沟槽并与所述平行沟槽形成第二锐角。
22.根据权利要求21所述的方法，其中形成所述有源区包括：
在所述半导体基板上形成掩模层；
通过图案化所述掩模层而形成多个初始平行沟槽；
通过图案化所述掩模层而形成多个初始交叉沟槽；以及
蚀刻在所述初始平行沟槽和所述初始交叉沟槽下面的所述半导体基板。
23.根据权利要求22所述的方法，其中所述初始交叉沟槽之间的间隔大于所述初始平行沟槽之间的间隔。
24.根据权利要求22所述的方法，其中所述交叉沟槽交叉所述上导线，所述第二锐角大于所述第一锐角。
25.根据权利要求22所述的方法，其中所述交叉沟槽平行于所述上导线，所述第二锐角基本上与所述第一锐角相同。
26.一种半导体装置，包括：
基板；
彼此处于非交叉关系的平行沟槽，每个平行沟槽布置为相对于所述基板的侧部倾斜且在其中包括隔离层；
彼此处于非交叉关系的交叉沟槽，所述交叉沟槽具有与所述平行沟槽的交叉区并在其中包括所述隔离层；
有源区，所述有源区的端部由所述交叉区限定；以及
下导线和上导线，分别沿第一方向和第二方向延伸跨过所述有源区，所述第一方向不同于所述第二方向，
所述平行沟槽以第一锐角与所述上导线交叉，所述平行沟槽以第二锐角与所述交叉沟槽交叉，所述交叉沟槽以第三锐角交叉所述上导线。
27.根据权利要求26所述的半导体装置，其中所述第三锐角大于所述第一锐角和所述第二锐角，所述第二锐角大于所述第一锐角。
28.根据权利要求26所述的半导体装置，其中所述平行沟槽彼此间隔开第一距离，所述交叉沟槽彼此间隔开第二距离，所述第二距离大于所述第一距离。
29.根据权利要求26所述的半导体装置，其中所述平行沟槽和所述交叉沟槽平行于所述有源区的侧面而不延伸跨过所述有源区，从而在所述有源区之间限定隔离区。
30.根据权利要求29所述的半导体装置，其中所述有源区的每个端部邻近所述交叉沟槽之一，使得相邻的有源区的端部通过所述交叉沟槽彼此间隔开。
CN201310188874.XA 2012-10-26 2013-05-21 具有限定有源区的线型沟道的半导体装置及其形成方法 Active CN103794605B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810251036.5A CN108538804B (zh) 2012-10-26 2013-05-21 具有限定有源区的线型沟道的半导体装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2012-0119918 2012-10-26
KR1020120119918A KR101974350B1 (ko) 2012-10-26 2012-10-26 활성 영역을 한정하는 라인 형 트렌치들을 갖는 반도체 소자 및 그 형성 방법

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201810251036.5A Division CN108538804B (zh) 2012-10-26 2013-05-21 具有限定有源区的线型沟道的半导体装置

Publications (2)

Publication Number Publication Date
CN103794605A true CN103794605A (zh) 2014-05-14
CN103794605B CN103794605B (zh) 2018-04-24

Family

ID=50546300

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201810251036.5A Active CN108538804B (zh) 2012-10-26 2013-05-21 具有限定有源区的线型沟道的半导体装置
CN201310188874.XA Active CN103794605B (zh) 2012-10-26 2013-05-21 具有限定有源区的线型沟道的半导体装置及其形成方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201810251036.5A Active CN108538804B (zh) 2012-10-26 2013-05-21 具有限定有源区的线型沟道的半导体装置

Country Status (6)

Country Link
US (1) US8729675B1 (zh)
JP (2) JP6189615B2 (zh)
KR (1) KR101974350B1 (zh)
CN (2) CN108538804B (zh)
DE (1) DE102013109131B4 (zh)
TW (1) TWI559498B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11417533B1 (en) 2021-05-20 2022-08-16 Changxin Memory Technologies, Inc. Manufacturing method of semiconductor structure
WO2022241994A1 (zh) * 2021-05-20 2022-11-24 长鑫存储技术有限公司 半导体结构的制造方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102064265B1 (ko) * 2013-06-20 2020-01-09 삼성전자주식회사 패드 형성 방법, 이를 이용한 반도체 장치 제조 방법, 도전성 패드 어레이 및 이를 포함하는 반도체 장치
US9564442B2 (en) 2015-04-08 2017-02-07 Micron Technology, Inc. Methods of forming contacts for a semiconductor device structure, and related methods of forming a semiconductor device structure
US10607999B2 (en) * 2017-11-03 2020-03-31 Varian Semiconductor Equipment Associates, Inc. Techniques and structure for forming dynamic random access device
KR102541483B1 (ko) * 2018-05-18 2023-06-09 삼성전자주식회사 반도체 소자 및 그 제조방법
US10593678B1 (en) * 2018-08-24 2020-03-17 Micron Technology, Inc. Methods of forming semiconductor devices using aspect ratio dependent etching effects, and related semiconductor devices
KR20200137260A (ko) * 2019-05-29 2020-12-09 삼성전자주식회사 집적회로 소자 및 그 제조 방법
CN112447582B (zh) * 2019-08-29 2022-06-10 长鑫存储技术有限公司 在衬底中形成沟槽隔离结构的方法
US11411006B1 (en) * 2021-04-16 2022-08-09 Nanya Technology Corporation Manufacturing method of memory structure

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1252623A (zh) * 1998-09-24 2000-05-10 西门子公司 存贮单元装置及其制造方法
JP2004023057A (ja) * 2002-06-20 2004-01-22 Hitachi Ltd 半導体集積回路装置
CN102479803A (zh) * 2010-11-30 2012-05-30 尔必达存储器株式会社 半导体器件及其形成方法

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0449422B1 (en) * 1990-02-26 1997-06-18 Nec Corporation Semiconductor memory device
US6291846B1 (en) 1996-06-19 2001-09-18 Fujitsu Limited DRAM semiconductor device including oblique area in active regions and its manufacture
JP4138035B2 (ja) * 1996-08-23 2008-08-20 株式会社東芝 半導体装置
JP2950275B2 (ja) 1997-02-06 1999-09-20 日本電気株式会社 部分一括露光マスク及び部分一括露光パターンの形成方法
KR100280516B1 (ko) 1998-11-04 2001-03-02 김영환 반도체 소자의 분리 구조 제조방법 및 반도체 소자 제조방법
JP2001250926A (ja) * 2000-03-03 2001-09-14 Hitachi Ltd 半導体集積回路装置
JP2002170935A (ja) * 2000-11-30 2002-06-14 Matsushita Electric Ind Co Ltd 強誘電体メモリ
JP2003152105A (ja) * 2001-11-15 2003-05-23 Mitsubishi Electric Corp 半導体装置およびその製造方法
KR20040033775A (ko) 2002-10-16 2004-04-28 삼성전자주식회사 다이아몬드 형태의 활성 영역을 설정하는 소자 분리 구조및 그 제조 방법
TW556303B (en) 2002-10-25 2003-10-01 Nanya Technology Corp Test key of detecting whether the overlay of active area and memory cell structure of DRAM with vertical transistors is normal and test method of the same
KR100594326B1 (ko) * 2005-03-22 2006-06-30 삼성전자주식회사 2-비트 동작을 위한 비휘발성 메모리 소자 및 그 제조 방법
KR100732772B1 (ko) 2006-04-25 2007-06-27 주식회사 하이닉스반도체 마스크 레이아웃 형성 방법 및 이에 따른 레이아웃
US7422960B2 (en) * 2006-05-17 2008-09-09 Micron Technology, Inc. Method of forming gate arrays on a partial SOI substrate
US7678648B2 (en) * 2006-07-14 2010-03-16 Micron Technology, Inc. Subresolution silicon features and methods for forming the same
US20080035956A1 (en) * 2006-08-14 2008-02-14 Micron Technology, Inc. Memory device with non-orthogonal word and bit lines
KR20080088951A (ko) 2007-03-30 2008-10-06 주식회사 하이닉스반도체 반도체 소자의 트렌치 형성방법
US7642572B2 (en) * 2007-04-13 2010-01-05 Qimonda Ag Integrated circuit having a memory cell array and method of forming an integrated circuit
JP2009164534A (ja) * 2008-01-10 2009-07-23 Elpida Memory Inc 半導体装置およびその製造方法
JP2009182114A (ja) * 2008-01-30 2009-08-13 Elpida Memory Inc 半導体装置およびその製造方法
US8294188B2 (en) * 2008-10-16 2012-10-23 Qimonda Ag 4 F2 memory cell array
JP2010219326A (ja) * 2009-03-17 2010-09-30 Elpida Memory Inc 半導体記憶装置及びその製造方法
KR101102715B1 (ko) * 2009-04-08 2012-01-05 주식회사 하이닉스반도체 반도체 소자 및 그 형성 방법
KR101102764B1 (ko) 2009-07-31 2012-01-03 주식회사 하이닉스반도체 반도체 소자의 레이아웃 및 반도체 소자의 형성방법
KR101140060B1 (ko) * 2009-08-28 2012-05-02 에스케이하이닉스 주식회사 반도체 소자 및 그 제조 방법
JP2011054629A (ja) * 2009-08-31 2011-03-17 Elpida Memory Inc 半導体装置及びその製造方法
KR101585215B1 (ko) * 2009-09-14 2016-01-22 삼성전자주식회사 사이즈가 구별되는 2종의 콘택 홀을 1회 포토 공정으로 형성하는 반도체 소자의 제조방법
KR101096907B1 (ko) 2009-10-05 2011-12-22 주식회사 하이닉스반도체 반도체 소자 및 그 형성방법
KR20110112723A (ko) 2010-04-07 2011-10-13 주식회사 하이닉스반도체 사선 구조의 액티브 형성을 위한 컷팅 마스크
JP2012074684A (ja) * 2010-09-03 2012-04-12 Elpida Memory Inc 半導体装置およびその製造方法
EP2688844B1 (en) * 2011-03-24 2021-03-17 Compass Minerals America Inc. Method for retarding the formation of insoluble byproducts in water softeners
KR101215952B1 (ko) * 2011-06-22 2012-12-27 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1252623A (zh) * 1998-09-24 2000-05-10 西门子公司 存贮单元装置及其制造方法
JP2004023057A (ja) * 2002-06-20 2004-01-22 Hitachi Ltd 半導体集積回路装置
CN102479803A (zh) * 2010-11-30 2012-05-30 尔必达存储器株式会社 半导体器件及其形成方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11417533B1 (en) 2021-05-20 2022-08-16 Changxin Memory Technologies, Inc. Manufacturing method of semiconductor structure
WO2022241994A1 (zh) * 2021-05-20 2022-11-24 长鑫存储技术有限公司 半导体结构的制造方法

Also Published As

Publication number Publication date
CN108538804A (zh) 2018-09-14
CN108538804B (zh) 2021-06-08
JP6189615B2 (ja) 2017-08-30
US8729675B1 (en) 2014-05-20
DE102013109131A1 (de) 2014-05-15
CN103794605B (zh) 2018-04-24
JP2017212459A (ja) 2017-11-30
JP2014086719A (ja) 2014-05-12
US20140117566A1 (en) 2014-05-01
KR101974350B1 (ko) 2019-05-02
TWI559498B (zh) 2016-11-21
DE102013109131B4 (de) 2021-05-06
TW201417241A (zh) 2014-05-01
KR20140053685A (ko) 2014-05-08

Similar Documents

Publication Publication Date Title
CN103794605A (zh) 具有限定有源区的线型沟道的半导体装置及其形成方法
US11011543B2 (en) Semiconductor devices
KR102649162B1 (ko) 반도체 장치 및 그 제조 방법
US9117696B2 (en) Semiconductor devices having balancing capacitor and methods of forming the same
US20140291755A1 (en) Semiconductor device and semiconductor module
US20140162420A1 (en) Method of fabricating semiconductor devices having vertical cells
US20170154805A1 (en) Semiconductor device including air spacer
CN103779318A (zh) 包括凹陷有源区的半导体器件及形成该半导体器件的方法
CN108933141A (zh) 半导体器件及其制造方法
CN103377905A (zh) 具有掩埋沟道阵列的半导体装置的制造方法
CN102446919B (zh) 具有垂直沟道晶体管的半导体存储器件及其制造方法
CN103367283A (zh) 半导体器件及其制造方法
CN102760723A (zh) 半导体器件
KR102649568B1 (ko) 반도체 장치 및 그 제조 방법과, 상기 반도체 장치를 포함하는 메모리 장치 및 시스템
KR20130139599A (ko) 반도체 소자, 이를 포함하는 전자 시스템 및 제조 방법
CN107452802B (zh) 垂直场效应晶体管
CN102122656A (zh) 竖直型集成电路器件和存储器件
US9337151B2 (en) Semiconductor device
CN104051463B (zh) 半导体器件
KR20160001412A (ko) 연결 배선을 포함하는 반도체 소자
US11342327B2 (en) Stacked transistor layout
KR101227339B1 (ko) 반도체 소자 및 그 형성 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant