CN103779318A - 包括凹陷有源区的半导体器件及形成该半导体器件的方法 - Google Patents

包括凹陷有源区的半导体器件及形成该半导体器件的方法 Download PDF

Info

Publication number
CN103779318A
CN103779318A CN201310512143.6A CN201310512143A CN103779318A CN 103779318 A CN103779318 A CN 103779318A CN 201310512143 A CN201310512143 A CN 201310512143A CN 103779318 A CN103779318 A CN 103779318A
Authority
CN
China
Prior art keywords
area
active area
bit line
contact
electrically
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310512143.6A
Other languages
English (en)
Other versions
CN103779318B (zh
Inventor
金奉秀
朴正焕
崔成菅
李圭现
洪亨善
黄有商
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN103779318A publication Critical patent/CN103779318A/zh
Application granted granted Critical
Publication of CN103779318B publication Critical patent/CN103779318B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/485—Bit line contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本公开提供包括凹陷有源区的半导体器件及形成该半导体器件的方法。每个半导体器件可以包括基板，该基板包括有源区，有源区包括第一和第二区域。每个半导体器件可以包括在有源区的第一和第二区域之间的器件隔离层。每个半导体器件可以包括分别由器件隔离层的凹陷部分和有源区的第一区域的凹陷部分限定的接触孔。而且，有源区的第一区域的最上表面可以限定接触孔的最下部分。

Description

包括凹陷有源区的半导体器件及形成该半导体器件的方法
技术领域
本公开涉及半导体器件以及形成半导体器件的方法。
背景技术
由于小尺寸特性、多功能特性和/或低成本特性，半导体器件可以被认为是电子工业中的重要元件。随着电子工业的发展，存在对高集成的半导体器件的增加的需求。然而，为了实现高集成的半导体器件，半导体器件的图案可以形成为具有减小的线宽，这会导致导电图案之间的增加的电短路风险。
发明内容
本发明构思的各个实施例提供一种半导体器件。该半导体器件可以包括基板，该基板包括有源区的第一和第二区域。半导体器件可以包括在有源区的第一和第二区域之间的器件隔离层以及在基板中的字线和在字线上方的位线。该半导体器件可以包括在基板和位线之间的第一电接触，其中第一电接触可以配置为电连接到有源区的第一区域。而且，半导体器件可以包括相邻于位线的侧表面的第二电接触，其中第二电接触可以配置为电连接到有源区的第二区域。器件隔离层和有源区的第一区域可以包括各自的限定接触孔的凹陷部分，该接触孔在其中包括第一电接触。有源区的第一区域可以包括最上表面，其低于器件隔离层的限定接触孔的最下凹陷部分。在某些实施例中，第一电接触的最下表面可以延伸得低于第二电接触的最下表面。
在各个实施例中，有源区的第二区域可以包括最上表面，其高于器件隔离层的限定接触孔的最下凹陷部分。另外地或备选地，半导体器件可以包括在接触孔的内侧表面上的绝缘间隔物。半导体器件可以包括电容器，该电容器配置为通过第二电接触电连接到有源区的第二区域。
根据各个实施例，第一电接触可以为位线接触，其接触位线和有源区的第一区域，并且第二电接触可以为存储节点接触，其接触电容器和有源区的第二区域。绝缘间隔物可以将位线接触与存储节点接触分隔开，使得位线接触与存储节点接触电隔离。
在各个实施例中，半导体器件可以包括在第二电接触和有源区的第二区域之间的接触焊盘。第一电接触可以为位线接触，其接触位线和有源区的第一区域。第二电接触可以为存储节点接触，其接触电容器和接触焊盘。接触焊盘可以接触有源区的第二区域。而且，绝缘间隔物可以将位线接触与接触焊盘分隔开，使得位线接触与接触焊盘电隔离。
根据各个实施例，一种形成半导体器件的方法可以包括在基板上形成有源区，其中有源区可以包括通过器件隔离层间隔开的第一和第二区域。该方法可以包括在基板上形成绝缘层，以及图案化该绝缘层以形成暴露有源区的第一区域的一部分的接触孔。该方法可以包括使有源区的第一区域被接触孔暴露的部分凹陷。该方法可以包括在接触孔中形成第一电接触，其中第一电接触可以配置为电连接到有源区的第一区域。而且，该方法可以包括穿过该绝缘层形成第二电接触，其中第二电接触可以配置为电连接到有源区的第二区域。
在各个实施例中，使有源区的第一区域的部分凹陷可以包括各向同性地蚀刻器件隔离层和有源区的第一区域，使得有源区的第一区域包括比器件隔离层的相邻最下被蚀刻部分低的最上表面。在某些实施例中，该方法可以包括在接触孔的内侧壁上形成绝缘间隔物，其中绝缘间隔物可以将第一电接触与第二电接触分隔开。
根据各个实施例，该方法可以包括在第二电接触和有源区的第二区域之间形成接触焊盘，其中接触焊盘可以包括与有源区的第二区域的第一接触区域，其大于接触焊盘和第二电接触之间的第二接触区域。在某些实施例中，该方法可以包括，在接触孔中形成第一电接触之前在接触孔的内侧壁上形成绝缘间隔物，其中绝缘间隔物可以包括在接触孔的内侧壁上的第一间隔物以及在第一间隔物上的第二间隔物。在某些实施例中，形成接触焊盘可以包括，在形成绝缘层之前以及在图案化绝缘层以形成接触孔之前形成接触焊盘。而且，形成绝缘间隔物可以包括：在形成接触孔之后且在使有源区的第一区域的部分凹陷之前在接触焊盘的侧壁上形成第一间隔物；以及在使有源区的第一区域的部分凹陷之后形成第二间隔物。
根据各个实施例，一种半导体器件可以包括基板，该基板包括有源区，有源区包括第一和第二区域。该半导体器件可以包括在有源区的第一和第二区域之间的器件隔离层。半导体器件可以包括接触孔，该接触孔分别由器件隔离层的凹陷部分和有源区的第一区域的凹陷部分限定，其中有源区的第一区域的最上表面可以限定接触孔的最下部分。而且，半导体器件可以包括在接触孔中的位线接触以及在位线接触上的位线。
在各个实施例中，有源区的第一区域的最上表面可以低于有源区的第二区域的最上表面，并可以低于器件隔离层的限定接触孔的凹陷部分的最下表面。在某些实施例中，半导体器件可以包括在器件隔离层的凹陷部分和有源区的第一区域的凹陷部分上的绝缘间隔物。在某些实施例中，位线接触可以为第一电接触，并且半导体器件可以包括在有源区的第二区域上的第二电接触。绝缘间隔物可以在第二电接触和第一电接触之间。而且，半导体器件可以包括在第二电接触和有源区的第二区域之间的接触焊盘，其中绝缘间隔物可以在接触焊盘和第一电接触之间。
附图说明
考虑到附图和伴随的详细描述，本公开的以上和其它的特征及优点将变得更加明显。
图1A、2A、3A、4A、5A、6A、7A、8A、9A、10A和11A是示出根据本发明构思各个实施例的制造半导体器件的方法的平面图。
图1B、2B、3B、4B、5B、6B、7B、8B、9B、10B和11B分别是沿着图1A、2A、3A、4A、5A、6A、7A、8A、9A、10A和11A的线A1-A2剖取的截面图。
图1C、2C、3C、4C、5C、6C、7C、8C、9C、10C和11C分别是沿着图1A、2A、3A、4A、5A、6A、7A、8A、9A、10A和11A的线B1-B2剖取的截面图。
图1D、2D、3D、4D、5D、6D、7D、8D、9D、10D和11D分别是沿着图1A、2A、3A、4A、5A、6A、7A、8A、9A、10A和11A的线C1-C2剖取的截面图。
图12A、12B和12C是示出根据某些实施例的制造半导体器件的方法的截面图。
图13A、13B和13C是示出根据某些实施例的制造半导体器件的方法的截面图。
图14A、15A、16A、17A、18A、19A和20A是示出根据本发明构思各个实施例的制造半导体器件的方法的平面图。
图14B、15B、16B、17B、18B、19B和20B分别是沿着图14A、15A、16A、17A、18A、19A和20A的线A1-A2剖取的截面图。
图14C、15C、16C、17C、18C、19C和20C分别是沿着图14A、15A、16A、17A、18A、19A和20A的线B1-B2剖取的截面图。
图14D、15D、16D、17D、18D、19D和20D分别是沿着图14A、15A、16A、17A、18A、19A和20A的线C1-C2剖取的截面图。
图21A、21B和21C是示出根据某些实施例的制造半导体器件的方法的截面图。
图22A、22B和22C是示出根据某些实施例的制造半导体器件的方法的截面图。
图23A是包括根据某些示例实施例的半导体器件的存储卡的方框图。
图23B是包括根据某些示例实施例的半导体器件的信息处理系统的方框图。
具体实施方式
下面参照附图描述示例实施例。很多不同的形式和实施例都是可能的在而没有脱离本公开的精神和教导，所以本公开不应被解释为限于这里阐述的示例实施例。而是，提供这些示例实施例使得本公开透彻和完整，并将本公开的范围传达给本领域技术人员。附图中，为了清楚，层和区域的尺寸和相对尺寸可以被夸大。相同的附图标记在说明书始终表示相同的元件。
这里使用的术语仅是为了描述特定实施例的目的，而不意在限制实施例。如这里所用的，单数形式“一”、“一个”和“该”旨在也包括复数形式，除非上下文另外清楚地表示。将进一步理解的，术语“包括”和/或“包含”当在本说明书中使用时指定所述特征、步骤、操作、元件和/或组分的存在，但是不排除一个或更多其他特征、步骤、操作、元件、组分和/或其组合的存在或添加。
将理解，当称一元件“耦接到”、“连接到”或“响应于”另一元件或在另一元件“上”时，它可以直接耦接到、连接到或响应于该另一元件或直接在另一元件上，或者也可以存在插入的元件。相反，当称一元件“直接耦接到”、“直接连接到”或“直接响应于”另一元件或者“直接”在另一元件“上”时，则没有插入元件存在。如这里所用的，术语“和/或”包括一个或多个相关所列项目的任意和所有组合。
将理解，虽然术语“第一”、“第二”等可以在这里用于描述各种元件，但是这些元件不应受到这些术语限制。这些术语仅用于将一个元件与另一元件区别开。因此，“第一”元件可以被称为“第二”元件，而不背离给出的实施例的教导。
为了描述的方便，这里可以使用空间相对术语诸如“下方”、“下面”、“下”、“上方”、“上”等来描述如附图所示的一个元件或特征与另一（些）元件或特征的关系。将理解，空间相对术语旨在涵盖除了附图所示的取向之外器件在使用或操作中的不同取向。例如，如果附图中的器件被翻转，则被描述为在其他元件或特征“下面”或“下方”的元件将会取向在其他元件或特征“之上”。因此，示范性术语“下面”能够涵盖之上和之下两种取向。器件也可以另外地取向（旋转90度或在其它的取向），这里使用的空间相对描述语被相应地解释。
这里参照截面图描述了本发明构思的示例实施例，这些图是示例实施例的理想化实施例（和中间结构）的示意图。因此，由例如制造技术和/或公差引起的图示形状的变化是可能发生的。因此，本发明构思的示例实施例不应被解释为限于这里所示的区域的特定形状，而是包括由例如制造引起的形状偏差。例如，示出为矩形的注入区域可以具有圆化或弯曲的特征和/或在其边缘处的注入浓度的梯度，而不是从注入区到非注入区的二元变化。类似地，通过注入形成的埋入区可以导致在埋入区和通过其发生注入的表面之间的区域中的一些注入。因此，附图所示的区域在本质上是示意性的，它们的形状并非要示出器件的区域的实际形状，并不旨在限制示例实施例的范围。
除非另行定义，这里使用的所有术语（包括技术术语和科学术语）都具有本发明所属领域内的普通技术人员所通常理解的同样的含义。将进一步理解的是，诸如通用词典中所定义的术语，除非此处加以明确定义，否则应当被解释为具有与它们在相关领域的语境中的含义相一致的含义，而不应被解释为理想化的或过度形式化的意义。
图1A、2A、3A、4A、5A、6A、7A、8A、9A、10A和11A是示出根据本发明构思各个实施例的制造半导体器件的方法的平面图。图1B、2B、3B、4B、5B、6B、7B、8B、9B、10B和11B分别是沿着图1A、2A、3A、4A、5A、6A、7A、8A、9A、10A和11A的线A1-A2剖取的截面图。图1C、2C、3C、4C、5C、6C、7C、8C、9C、10C和11C分别是沿着图1A、2A、3A、4A、5A、6A、7A、8A、9A、10A和11A的线B1-B2剖取的截面图。图1D、2D、3D、4D、5D、6D、7D、8D、9D、10D和11D分别是沿着图1A、2A、3A、4A、5A、6A、7A、8A、9A、10A和11A的线C1-C2剖取的截面图。
参照图1A、1B、1C和1D，基板101可以形成为具有有源区102。例如，基板101（例如，硅晶片）可以被蚀刻以形成沟槽103。沟槽103可以用绝缘材料诸如氧化物层（例如，硅氧化物（SiOx）层）或氮化物层（例如，硅氮化物（SiNx）层或硅氮氧化物（SiON）层）填充以形成器件隔离层105。器件隔离层105可以限定沿着例如第三方向D3伸长的岛状有源区102。有源区102可以具有基本上竖直的柱状结构。结区域（junction region）11和12可以形成在有源区102的上部中。杂质可以被注入到基板101中，从而结区域11和12可以以自对准的方式形成。在平面图中，结区域11和12可以包括位于有源区102的中心处的第一结区域11和位于有源区102的两个侧部（lateral side）处的第二结区域12。在某些示例实施例中，基板101可以用p型杂质掺杂，并且结区域11和12可以用n型杂质掺杂，或者反之亦然。
参照图2A、2B、2C和2D，多个凹槽111可以形成在基板101中。例如，有源区102和器件隔离层105可以被图案化以形成在第一方向D1上延伸的凹槽111。相邻的凹槽111可以在第二方向D2上彼此分隔开。凹槽111可以具有比器件隔离层105的底表面105s高的底表面111s。第一方向D1可以基本上垂直于第二方向D2，并且第三方向D3可以为以90度或更小的角度与第一方向D1和第二方向D2相交的方向。
参照图3A、3B、3C和3D，字线115可以分别形成在凹槽111中以沿着第一方向D1延伸，然后，第一层间绝缘层109可以形成在基板101上。在某些示例实施例中，字线115的形成可以包括：热氧化被凹槽111暴露的有源区102或者在有源区102上沉积硅氧化物层以形成栅极绝缘层113；形成导电层以填充提供有栅极绝缘层113的凹槽111；然后使导电层凹陷以形成栅极电极（即字线115）。相邻的字线115可以在第二方向D2上彼此间隔开。栅极绝缘层113可以形成为覆盖字线115的底表面和侧表面。字线115可以通过沉积多晶硅层、金属层和金属硅化物层中的至少一个来形成。字线覆盖层117可以形成为填充凹槽111的没有用字线115填充的未占据区域。字线覆盖层117可以以自对准的方式通过沉积和平坦化绝缘材料（例如，硅氧化物层）而形成。由于字线115形成在凹槽111中，所以可以形成埋入在有源区102中以具有弯曲结构的沟道区域。因而，与线形沟道区域相比，弯曲的沟道区域能够具有相对增大的长度，因此可以改善晶体管的短沟道效应。第一层间绝缘层109可以通过沉积硅氧化物层或硅氮化物层而形成。
参照图4A、4B、4C和4D，可以形成位线接触孔131。例如，位线接触孔131的形成可以包括图案化第一层间绝缘层109以暴露有源区102的第一结区域11。器件隔离层105和/或字线覆盖层117可以在位线接触孔131的形成期间被蚀刻以具有比有源区102的顶表面低的顶表面。备选地，有源区102可以在形成位线接触孔131期间被蚀刻和凹陷。在某些示例实施例中，如图4B所示，当沿着穿过位线接触孔131的中心的线A1-A2观看时，位线接触孔131的中心轴131x可以与有源区102的中心轴102x一致。备选地，如图4C所示，当沿着偏离位线接触孔131的中心的线B1-B2观看时，位线接触孔131的中心轴131x会与有源区102的中心轴102x偏离开第一距离X1。在某些示例实施例中，此不重合可以由有源区102设置为在对角线方向（即第三方向D3）上延伸而引起。
参照图5A、5B、5C和5D，位线接触孔131可以被扩大。在某些示例实施例中，被位线接触孔131暴露的有源区102可以被蚀刻以增大位线接触孔131的体积。该蚀刻工艺可以以干或湿的方式进行。例如，各向同性等离子体蚀刻（IPE）技术可以用于使有源区102选择性凹陷。而且，在有源区102的蚀刻期间，器件隔离层105、栅极绝缘层113和/或字线覆盖层117可以被蚀刻以进一步增大位线接触孔131的体积。在某些示例实施例中，有源区102的被位线接触孔131暴露的第一结区域11可以凹陷在有源区102由第一层间绝缘层109覆盖的第二结区域12之下和/或在位线接触孔131的底表面131s之下。换言之，第一结区域11的顶表面11s可以低于位线接触孔131的底表面131s。
参照图6A、6B、6C和6D，绝缘间隔物133可以分别形成在位线接触孔131中。绝缘间隔物133的形成可以包括沉积绝缘材料（例如，硅氧化物层或硅氮化物层）以及执行间隔物形成工艺，包括各向异性蚀刻步骤。每个绝缘间隔物133可以覆盖位线接触孔131的内侧壁并暴露有源区102（例如，第一结区域11的顶表面11s）。然而，在某些实施例中，可以省略绝缘间隔物133的形成。
参照图7A、7B、7C和7D，导电材料可以沉积在基板101上并被平坦化以形成填充位线接触孔131的第一导电层134。之后，第二导电层144和第二层间绝缘层151可以顺序地形成在基板101上。第一导电层134可以通过沉积多晶硅、金属或金属硅化物的层以及执行回蚀刻或化学机械抛光工艺而形成。第二导电层144可以通过沉积多晶硅、金属或金属硅化物层而形成。第二层间绝缘层151可以通过沉积硅氧化物层或硅氮化物层而形成。第二导电层144还可以包括阻挡层143。阻挡层143可以形成为与第一导电层134接触。
参照图8A、8B、8C和8D，第二层间绝缘层151、第二导电层144和第一导电层134可以被图案化。因而，位线接触135可以分别形成在位线接触孔131中以电连接到有源区102的对应的第一结区域11。此外，位线145可以电连接到位线接触135。每个位线145可以被图案化以具有沿着第二方向D2延伸的直线形状。相邻的位线145可以在第一方向D1上彼此间隔开。位线接触135可以与第一结区域11接触，并可以具有在向下方向上截面面积不变或增大的结构。在某些实施例中，每个位线接触135可以包括柱状部分和楔形部分，该柱状部分在向下方向上具有不变或增大的截面面积，该楔形部分从柱状部分向下延伸且在向下方向上具有减小的截面面积。第二层间绝缘层151可以被图案化以覆盖位线145的顶表面。
参照图9A、9B、9C和9D，绝缘材料（例如，硅氧化物层或硅氮化物层）可以沉积在基板101上并被图案化以形成覆盖位线145的侧表面的位线间隔物155。在位线间隔物155的形成期间，间隙填充间隔物153可以分别形成在位线接触孔131中。例如，位线间隔物155和间隙填充间隔物153可以通过相同的工艺形成，而不是通过分开的工艺形成。因而，为了简便起见，覆盖位线145的侧表面和位线接触孔131的内侧壁的相同绝缘材料的两部分可以被分别称为位线间隔物155和间隙填充间隔物153。接下来，硅氧化物层或硅氮化物层可以沉积在基板101上以形成第三层间绝缘层157，第三层间绝缘层157使位线145彼此电隔离。
参照图10A、10B、10C和10D，存储节点接触165可以形成为分别电连接到第二结区域12。例如，存储节点接触165的形成可以包括：形成接触孔以通过第三和第一层间绝缘层157和109暴露第二结区域12；以及用导电材料填充接触孔。存储节点接触165可以通过沉积多晶硅、金属、金属硅化物或金属氮化物的层而形成。备选地，存储节点接触165可以通过形成外延硅层而形成。不同地，存储节点接触165可以通过形成外延硅层并沉积金属层而形成。绝缘间隔物133可以在水平方向上使位线接触135与存储节点接触165电隔离且空间分隔。此外，绝缘间隔物133可以在垂直方向上使有源区102的第一结区域11与存储节点接触165电隔离且空间分隔。
在某些示例实施例中，第一结区域11可以凹陷得低于位线接触孔131的底表面131s。从而，当在穿过线A1-A2的垂直截面观看时，与第一结区域11不凹陷的情形相比，有源区102的第一结区域11和存储节点接触165之间的垂直距离H1可以如图10B所示地增加。这可以表明，有源区102的第一结区域11和存储节点接触165之间的测地（例如，最短）距离L1能够被增大。由于垂直距离H1和测地距离L1的增加，可以防止或减少有源区102的第一结区域11和存储节点接触165之间的电短路。
如之前参照图4C所述，当在经过线B1-B2的垂直截面观看时，位线接触孔131的中心轴131x可能不与有源区102的中心轴102x一致。因此，当在图10C的经过线B1-B2的垂直截面观看时，第一结区域11可以形成为相对靠近存储节点接触165中的与其相邻的一个（例如，右手边的存储节点接触165a）。相反，如果第一结区域11不凹陷，则第一结区域11和存储节点接触165之间的垂直距离H2会减小。这意味着会存在第一结区域11和存储节点接触165（例如，右手边的存储节点接触165a）之间增加的电短路风险。如果器件按比例缩小，则存储节点接触165和第一结区域11之间的距离减小，因此第一结区域11和存储节点接触165之间电短路的风险会进一步增加。相反，根据某些示例实施例，如图5C所示，第一结区域11的顶表面11s可以凹陷在位线接触孔131的底表面131s之下，从而增大了测地距离L2和垂直距离H2。因而，如图10C所示，即使当位线接触孔131的中心轴131x与有源区102的中心轴102x不一致且因此第一结区域11形成得更靠近存储节点接触165时，也可以防止或者减小第一结区域11和存储节点接触165之间电短路的风险，因为两者之间的距离能够被第一结区域11的凹陷增大。
参照图11A、11B、11C和11D，电容器180可以形成为分别电连接到存储节点接触165。在某些示例实施例中，电容器下电极181可以形成在基板101上以分别电连接到存储节点接触165。每个电容器下电极181可以形成为具有例如圆柱形或者柱形。电容器电介质183和电容器上电极185可以形成为覆盖提供有电容器下电极181的所得结构。在某些示例实施例中，电容器上电极185可以形成为具有面对电容器下电极181的底表面以及基本上平坦的顶表面。在形成电容器180之后，可以形成第四层间绝缘层191以覆盖电容器180。电容器下电极181可以分别与存储节点接触165直接接触。在某些实施例中，电容器下电极181可以不与存储节点接触165直接接触。例如，如果电容器180在平面图中不与存储节点接触165对准，则着地焊盘（landing pad）175可以被额外地形成以将电容器下电极181电连接到存储节点接触165。此外，可以进一步形成着地焊盘绝缘层171以使着地焊盘175彼此电隔离。作为前述工艺的结果，半导体器件1（例如，动态随机存取存储器（DRAM）器件）能够被制作为具有第一结区域11和存储节点接触165之间的改善的电隔离特性。
图12A、12B和12C是示出根据某些实施例的制造半导体器件的方法的截面图。为了简单描述，前面描述的元件可以用相似或相同的附图标记表示，而不重复其相同的描述。
参照图12A，器件隔离层105可以形成在基板101上以限定有源区102，字线115可以形成为埋入在基板101中，并且第一层间绝缘层109可以形成在基板101上。第一层间绝缘层109可以被图案化以形成位线接触孔131。作为器件按比例缩小或者在光刻工艺中的几个技术难点的结果，位线接触孔131中的至少一个可能未与对应的有源区102对准。例如，当在经过图4A的线B1-B2的垂直截面观看时，位线接触孔131的中心轴131x可能与有源区102的中心轴102x错开第二距离X2，其大于第一距离X1。
参照图12B，被位线接触孔131暴露的有源区102可以被蚀刻。作为蚀刻有源区102的结果，第一结区域11的顶表面11s可以凹陷在位线接触孔131的底表面131s之下，因此位线接触孔131可以被扩大。之后，绝缘间隔物133可以形成在位线接触孔131的内侧壁上。在位线接触孔131的扩大期间，器件隔离层105可以凹陷，因此位线接触孔131可以朝着器件隔离层105扩大。第二结区域12可以在形成或者扩大位线接触孔131的工艺期间被暴露。在此情形下，绝缘间隔物133可以形成为覆盖第二结区域12的暴露部分。然而，在某些实施例中，可以省略绝缘间隔物133的形成。
参照图12C，位线接触135可以形成为分别电连接到第一结区域11，并且存储节点接触165可以形成为分别电连接到第二结区域12。此外，位线145可以形成为将位线接触135电连接到彼此。如之前参照图12A所述，当在沿着线B1-B2剖取的垂直截面观看时，位线接触孔131的中心轴131x可能与有源区102的中心轴102x不一致。因而，当在沿着线B1-B2剖取的垂直截面观看时，第一结区域11可以形成得相对靠近存储节点接触165中的与其相邻的一个（例如，右手边的存储节点接触165a）。从而，第一结区域11和右手边的存储节点接触165a之间的测地（例如，最短）距离L3会小于图10C的最短/直线距离L2。这意味着会存在第一结区域11和右手边的存储节点接触165a之间增加的电短路风险。然而，相反地，根据这里描述的某些实施例，第一结区域11可以凹陷，因此第一结区域11和存储节点接触165之间的垂直距离H2和直线/最短距离L3能够被增大。从而，可以实现第一结区域11和存储节点接触165之间的改善的电隔离特性。由于存在绝缘间隔物133，可以改善第一结区域11和存储节点接触165之间在垂直方向上的电隔离特性。此外，绝缘间隔物133能够改善位线接触135和存储节点接触165之间在水平方向上的电隔离特性。如图11C所示，半导体器件1的形成还可以包括形成电连接到存储节点接触165的电容器180。
图13A、13B和13C是示出根据某些实施例的制造半导体器件的方法的截面图。为了简化描述，前面描述的元件可以用相似或相同的附图标记表示，而不重复其相同的描述。
参照图13A，当在经过图4A的线B1-B2的垂直截面观看时，位线接触孔131的中心轴131x可能与有源区102的中心轴102x错开第三距离X3，其大于第二距离X2。在此情形下，第一结区域11的一部分可以被位线接触孔131暴露，第一结区域11的其它部分可以覆盖有第一层间绝缘层109。换言之，当在经过线B1-B2的垂直截面观看时，位线接触孔131可以形成为不完全暴露有源区102的第一结区域11。
参照图13B，被位线接触孔131暴露的有源区102可以被选择性蚀刻。作为蚀刻有源区102的结果，第一结区域11的顶表面11s可以凹陷在位线接触孔131的底表面131s之下，因此位线接触孔131可以被扩大。之后，绝缘间隔物133可以形成在位线接触孔131的内侧壁上。在某些示例实施例中，有源区102的可以保留在第一层间绝缘层109之下。残留物104可以用绝缘间隔物133覆盖。在某些实施例中，残留物104可以不保留。
参照图13C，位线接触135可以形成为分别电连接到第一结区域11，存储节点接触165可以形成为分别电连接到第二结区域12。此外，位线145可以形成为使位线接触135彼此电连接。由于残留物104可以用绝缘间隔物133覆盖，所以在第一结区域11和存储节点接触165之间和/或位线接触135和存储节点接触165之间发生电短路的可能性会很少/没有。如图11C所示，半导体器件1的形成还可以包括形成电连接到存储节点接触165的电容器180。
图14A、15A、16A、17A、18A、19A和20A是示出根据某些实施例的制造半导体器件的方法的平面图。图14B、15B、16B、17B、18B、19B和20B是分别沿着图14A、15A、16A、17A、18A、19A和20A的线A1-A2剖取的截面图。图14C、15C、16C、17C、18C、19C和20C是分别沿着图14A、15A、16A、17A、18A、19A和20A的线B1-B2剖取的截面图。图14D、15D、16D、17D、18D、19D和20D是分别沿着图14A、15A、16A、17A、18A、19A和20A的线C1-C2剖取的截面图。
参照图14A、14B、14C和14D，器件隔离层105可以形成在基板101上以限定沿着第三方向D3伸长的岛状有源区102，然后杂质可以被注入到有源区102中以形成具有与基板101的导电类型（例如，P型）不同的导电类型（例如，N型）的第一和第二结区域11和12。字线115可以形成在基板101中以沿着第一方向D1延伸。字线覆盖层117可以形成为覆盖字线115。栅极绝缘层113可以形成为覆盖字线115的底表面和侧表面。接触焊盘125可以通过外延工艺或者通过沉积和图案化导电材料的工艺而形成在基板101上，随后接触焊盘绝缘层121可以形成为使接触焊盘125彼此电隔离。接触焊盘125可以形成为分别与第二结区域12接触。备选地，接触焊盘125可以形成为与第一和第二结区域11和12两者接触。接下来，绝缘材料可以沉积在基板101上以形成第一层间绝缘层109。
参照图15A、15B、15C和15D，第一层间绝缘层109和接触焊盘绝缘层121可以分别被图案化以形成暴露第一结区域11的位线接触孔131。在形成位线接触孔131期间，器件隔离层105、栅极绝缘层113和/或字线覆盖层117可以凹陷。接触焊盘125可以被进一步图案化使得它们分别与第二结区域12接触并与第一结区域11间隔开。作为图案化接触焊盘125的结果，可以保护/防止第一结区域11电连接到第二结区域12。根据某些实施例，如图15B所示，当在沿着线A1-A2剖取的截面观看时，位线接触孔131的中心轴131x可以与有源区102的中心轴102x基本上一致。此外，如图15C所示，当在沿着线B1-B2剖取的截面观看时，由于有源区102沿着第三方向D3延伸，所以位线接触孔131的中心轴131x会与有源区102的中心轴102x错开第一距离G1。
参照图16A、16B、16C和16D，第一绝缘间隔物133a可以形成为覆盖位线接触孔131的内侧壁。被位线接触孔131暴露的有源区102（例如，第一结区域11）可以被选择性地蚀刻以扩大位线接触孔131。第一绝缘间隔物133a的形成可以包括沉积硅氧化物层或硅氮化物层以及进行间隔物形成工艺包括各向异性蚀刻步骤。由于存在第一绝缘间隔物133a，可以保护/防止接触焊盘125在蚀刻第一结区域11时受到损坏。作为选择性蚀刻第一结区域11的结果，第一结区域11可以凹陷以具有比位线接触孔131的底表面131s低的顶表面11s。
参照图17A、17B、17C和17D，第二绝缘间隔物133b可以形成在位线接触孔131中。第二绝缘间隔物133b可以通过沉积绝缘材料然后执行包括各向异性蚀刻步骤的间隔物形成工艺而形成。在某些示例实施例中，第二绝缘间隔物133b可以由与第一绝缘间隔物133a相同或类似的材料（例如，硅氧化物层或硅氮化物层）形成。第二绝缘间隔物133b可以形成为覆盖第一绝缘间隔物133a以及位线接触孔131的内侧壁的被第一绝缘间隔物133a暴露的部分。根据某些实施例，第一和第二绝缘间隔物133a和133b可以构成具有双层结构的绝缘间隔物133。
参照图18A、18B、18C和18D，位线接触135可以形成在位线接触孔131中以分别电连接到第一结区域11，位线145可以形成为将位线接触135彼此电连接并用第二层间绝缘层151覆盖。接下来，可以形成第三层间绝缘层157以使位线145彼此电隔离。
参照图19A、19B、19C和19D，存储节点接触165可以形成为穿过第三和第一层间绝缘层157和109分别电连接到接触焊盘125。与存储节点接触165相比，每个接触焊盘125可以形成为具有与第二结区域12的增大的接触面积。由于存储节点接触165可以通过接触焊盘125电连接到第二结区域12，所以增大的接触面积能够减小存储节点接触165和第二结区域12之间的接触电阻。此外，由于存在绝缘间隔物133，可以改善在水平方向上位线接触135和接触焊盘125之间以及在垂直方向上第一结区域11和接触焊盘125之间的电隔离特性。
根据某些实施例，当在沿着线A1-A2剖取的截面观看时，如图19B所示，因为第一结区域11凹陷，所以第一结区域11和接触焊盘125之间的垂直距离E1可以增大。垂直距离E1的增大可以增大第一结区域11和接触焊盘125之间的最短/直线距离D1，因此可以实现第一结区域11和接触焊盘125之间的改善的电隔离特性。类似地，当在图19C的沿着线B1-B2剖取的截面观看时，第一结区域11的凹陷可以增大第一结区域11和接触焊盘125之间的垂直距离E2，垂直距离E2的此增大能够使第一结区域11和接触焊盘125之间的最短/直线距离D2增大。类似地，垂直距离E1和E2以及最短/直线距离D1和D2的增大能够实现第一结区域11和接触焊盘125之间的高可靠电隔离特性。
此外，如之前参照图15C所述，当在图19C的沿着线B1-B2剖取的截面观看时，位线接触孔131的中心轴131x可能与有源区102的中心轴102x不一致，因此第一结区域11可以形成得相对靠近接触焊盘125中的与其相邻的一个（例如，右手边的接触焊盘125a）。也就是，第一结区域11和右手边的接触焊盘125a之间的最短/直线距离D2会减小。此外，随着器件按比例缩小，最短/直线距离D2也会被进一步减小。然而，根据这里描述的某些实施例，因为第一结区域11凹陷，所以第一结区域11和接触焊盘125之间的垂直距离E2能够被增大，这能够使最短/直线距离D2增大。因而，可以减小/防止/最小化第一结区域11和接触焊盘125之间的电短路的风险。
参照图20A、20B、20C和20D，电容器180可以形成为包括电容器下电极181、电容器电介质183和电容器上电极185。电容器下电极181可以形成为分别电连接到存储节点接触165。之后，第四层间绝缘层191可以形成为覆盖电容器180。结果，可以制造半导体器件2。备选地，还可以形成着地焊盘175以将电容器下电极181分别电连接到存储节点接触165，并且还可以形成着地焊盘绝缘层171以使着地焊盘175彼此电隔离。
图21A、21B和21C是示出根据某些实施例的制造半导体器件的方法的截面图。为了简化描述，前面描述的元件可以用相似或相同的附图标记表示，而不重复其相同的描述。
参照图21A，器件隔离层105可以形成在基板101上以限定有源区102，字线115可以形成为埋入在基板101中，并且接触焊盘125可以被形成。之后，第一层间绝缘层109可以形成在基板101上，然后被图案化以形成位线接触孔131。位线接触孔131中的至少一个可能与有源区102中的对应一个错位。例如，当在经过图15A的线B1-B2的垂直截面观看时，第一结区域11可以被位线接触孔131完全暴露，但是位线接触孔131的中心轴131x可能与有源区102的中心轴102x错开第二距离G2，其大于第一距离G1。
参照图21B，第一绝缘间隔物133a可以形成为覆盖位线接触孔131的内侧壁，并且被位线接触孔131暴露的有源区102可以被选择性蚀刻以扩大位线接触孔131。作为选择性蚀刻有源区102的结果，第一结区域11可以凹陷以具有比位线接触孔131的底表面131s低的顶表面11s。此外，第二绝缘间隔物133b可以形成为使得它们的每个覆盖第一绝缘间隔物133a和位线接触孔131的被第一绝缘间隔物133a暴露的内侧壁，从而形成具有双层结构的绝缘间隔物133。
参照图21C，位线接触135可以形成为分别电连接到第一结区域11，并且存储节点接触165可以形成为分别电连接到接触焊盘125。此外，位线145可以形成为将位线接触135彼此电连接。与存储节点接触165相比，每个接触焊盘125可以形成为具有与第二结区域12的增大的接触面积，因此这能够减小存储节点接触165和第二结区域12之间的接触电阻。此外，由于存在绝缘间隔物133，可以改善在垂直方向上第一结区域11和接触焊盘125之间以及在水平方向上位线接触135和接触焊盘125之间的电隔离特性。
如前面参照图21A所描述，当在沿着线B1-B2剖取的垂直截面观看时，位线接触孔131的中心轴131x可能与有源区102的中心轴102x不一致。因而，第一结区域11可以形成得相对靠近相邻接触焊盘125中的一个（例如，右手边的接触焊盘125a）。从而，第一结区域11和右手边的接触焊盘125a之间的最短/直线距离D3会小于图19C的最短/直线距离D2。这意味着存在第一结区域11和接触焊盘125之间增加的电短路风险。相反，根据这里描述的某些实施例，因为第一结区域11凹陷，所以第一结区域11和接触焊盘125之间的垂直距离E2和直线距离D3能够被增大。从而，可以实现第一结区域11和接触焊盘125之间的改善的电隔离特性。如图20C所示，半导体器件2的形成还可以包括形成电连接到存储节点接触165的电容器180。
图22A、22B和22C是示出根据某些实施例的制造半导体器件的方法的截面图。为了简化描述，前面描述的元件可以用相似或相同的附图标记表示，而不重复其相同的描述。
参照图22A，当在经过图15A的线B1-B2的垂直截面观看时，位线接触孔131可能错位而暴露有源区102的第一结区域11的一部分。例如，位线接触孔131的中心轴131x可能与有源区102的中心轴102x错开第三距离G3，其大于第二距离G2。从而，第一结区域11的一部分可以被位线接触孔131暴露，第一结区域11的其他部分可以覆盖有第一层间绝缘层109。
参照图22B，第一绝缘间隔物133a可以形成为覆盖位线接触孔131的内侧壁，因此被位线接触孔131暴露的有源区102可以被选择性蚀刻。作为蚀刻有源区102的结果，第一结区域11的顶表面11s可以凹陷在位线接触孔131的底表面131s之下，因此位线接触孔131可以被扩大。之后，第二绝缘间隔物133b可以形成为使得每个第二绝缘间隔物133b覆盖第一绝缘间隔物133a和位线接触孔131的被第一绝缘间隔物133a暴露的内侧壁，从而形成具有双层结构的绝缘间隔物133。在某些示例实施例中，有源区102的残留物104可以保留在接触焊盘125之下。残留物104可以用绝缘间隔物133覆盖。在某些实施例中，残留物104可以不保留。
参照图22C，位线接触135可以形成为分别电连接到第一结区域11，存储节点接触165可以形成为分别电连接到接触焊盘125。此外，位线145可以形成为将位线接触135彼此电连接。因为残留物104用绝缘间隔物133覆盖，所以第一结区域11和接触焊盘125之间和/或位线接触135和接触焊盘125之间发生电短路的可能性会很少/没有。如图20C所示，半导体器件2的形成还可以包括形成电连接到存储节点接触165的电容器180。
图23A是包括根据某些示例实施例的半导体器件的存储卡的方框图。图23B是包括根据某些示例实施例的半导体器件的信息处理系统的方框图。
参照图23A，存储卡1200包括存储器控制器1220，控制主机和存储器器件1210之间的一般数据交换。静态随机存取存储器（SRAM）1221可以用作处理单元（例如，中央处理单元（CPU））1222的运行存储器。主机接口（I/F）1223可以包括主机连接到存储卡1200的数据交换协议。错误校正（ECC）模块1224可以配置为检测并校正从存储器器件1210读取的数据中包括的错误。存储器接口（I/F）1225可以配置为作为与存储器器件1210的接口。处理单元1222可以执行用于存储器控制器1220的数据交换的一般控制操作。存储器器件1210可以包括根据这里描述的某些示例实施例的半导体器件1中的至少一个。
参照图23B，信息处理系统1300可以采用存储器系统1310实现，该存储器系统1310包括根据这里描述的某些示例实施例的半导体器件1中的至少一个。例如，信息处理系统1300可以为移动设备和/或计算机。在某些实施例中，除了存储器系统1310之外，信息处理系统1300还可以包括调制解调器1320、中央处理单元（CPU）1330、随机存取存储器（RAM）1340和用户接口1350，它们电连接到系统总线1360。存储器系统1310可以包括存储器器件1311和存储器控制器1312，在某些实施例中，存储器系统1310可以配置为与关于图23A描述的存储卡1200基本上相同。由CPU1330处理的和/或从外部源输入的数据可以存储在存储器系统1310中。在某些实施例中，存储器系统1310可以用作固态硬盘（SSD）的一部分，其能够使信息处理系统1300稳定且可靠地存储大量数据在存储器系统1310中。而且，对于本领域的技术人员显然的，例如，应用芯片组、照相机图像传感器、照相机图像信号处理器（ISP）或输入/输出器件等还可以被包括在根据某些实施例的信息处理系统1300中。
根据这里描述的某些示例实施例，有源区可以凹陷，其可以减小/防止有源区和焊盘之间或有源区和节点（例如，存储节点接触）之间电短路的发生。因而，可以实现具有优良电特性的半导体器件。即使在器件缩小或者错位或者存在工艺变化时，也可以实现能够减少/防止电短路并具有优良的电绝缘性能的半导体器件。
以上公开的主题应被认为是说明性的，而不是限制性的，并且所附的权利要求旨在覆盖落入实际精神和范围内的所有这样的修改、增加和其它实施例。因此，至法律所允许的最大程度，该范围由所附权利要求及其等同物的最宽可允许解释来确定，而不应受到前面详细描述的限制或限定。
本申请要求于2012年10月25日在韩国知识产权局提交的韩国专利申请No.10-2012-0119206的优先权，其公开内容通过引用整体结合于此。

Claims (20)

1.一种半导体器件，包括：
基板，包括有源区的第一和第二区域；
器件隔离层，在所述有源区的所述第一和第二区域之间；
字线，在所述基板中；
位线，在所述字线上方；
第一电接触，在所述基板和所述位线之间，该第一电接触配置为电连接到所述有源区的所述第一区域；以及
第二电接触，相邻于所述位线的侧表面，该第二电接触配置为电连接到所述有源区的所述第二区域，
其中所述器件隔离层和所述有源区的所述第一区域包括各自的限定接触孔的凹陷部分，该接触孔在其中包括所述第一电接触，并且
其中所述有源区的所述第一区域包括比所述器件隔离层的限定所述接触孔的最下凹陷部分低的最上表面。
2.如权利要求1所述的半导体器件，其中所述有源区的所述第二区域包括比所述器件隔离层的限定所述接触孔的所述最下凹陷部分高的顶表面。
3.如权利要求1所述的半导体器件，还包括在所述接触孔的内侧表面上的绝缘间隔物。
4.如权利要求3所述的半导体器件，还包括电容器，该电容器配置为通过所述第二电接触电连接到所述有源区的所述第二区域。
5.如权利要求4所述的半导体器件，其中：
所述第一电接触包括位线接触，该位线接触接触所述位线和所述有源区的所述第一区域；并且
所述第二电接触包括存储节点接触，该存储节点接触接触所述电容器和所述有源区的所述第二区域。
6.如权利要求5所述的半导体器件，其中所述绝缘间隔物将所述位线接触与所述存储节点接触分隔开，使得所述位线接触与所述存储节点接触电隔离。
7.如权利要求4所述的半导体器件，其中：
所述器件还包括在所述第二电接触和所述有源区的所述第二区域之间的接触焊盘；
所述第一电接触包括位线接触，该位线接触接触所述位线和所述有源区的所述第一区域；
所述第二电接触包括存储节点接触，该存储节点接触接触所述电容器和所述接触焊盘；并且
所述接触焊盘接触所述有源区的所述第二区域。
8.如权利要求7所述的半导体器件，其中所述绝缘间隔物使所述位线接触与所述接触焊盘分隔开，使得所述位线接触与所述接触焊盘电隔离。
9.如权利要求1所述的半导体器件，其中所述第一电接触的最下表面延伸得低于所述第二电接触的最下表面。
10.一种形成半导体器件的方法，该方法包括：
在基板上形成有源区，所述有源区包括被器件隔离层间隔开的第一和第二区域；
在所述基板上形成绝缘层；
图案化所述绝缘层以形成暴露所述有源区的所述第一区域的一部分的接触孔；
使所述有源区的所述第一区域被所述接触孔暴露的部分凹陷；
在所述接触孔中形成第一电接触，所述第一电接触配置为电连接到所述有源区的所述第一区域；以及
穿过所述绝缘层形成第二电接触，所述第二电接触配置为电连接到所述有源区的所述第二区域。
11.如权利要求10所述的方法，其中使所述有源区的所述第一区域的部分凹陷包括各向同性蚀刻所述器件隔离层和所述有源区的所述第一区域，使得所述有源区的所述第一区域包括比所述器件隔离层的相邻最下被蚀刻部分低的最上表面。
12.如权利要求10所述的方法，还包括在所述接触孔的内侧壁上形成绝缘间隔物，
其中所述绝缘间隔物将所述第一电接触与所述第二电接触分隔开。
13.如权利要求10所述的方法，还包括在所述第二电接触和所述有源区的所述第二区域之间形成接触焊盘，其中所述接触焊盘包括与所述有源区的所述第二区域的第一接触区域，该第一接触区域大于所述接触焊盘和所述第二电接触之间的第二接触区域。
14.如权利要求13所述的方法，还包括在所述接触孔中形成所述第一电接触之前在所述接触孔的内侧壁上形成绝缘间隔物，
其中所述绝缘间隔物包括：
第一间隔物，在所述接触孔的所述内侧壁上；以及
第二间隔物，在所述第一间隔物上。
15.如权利要求14所述的方法，其中：
形成所述接触焊盘包括在形成所述绝缘层之前以及在图案化所述绝缘层以形成所述接触孔之前形成所述接触焊盘；并且
形成所述绝缘间隔物包括：
在形成所述接触孔之后且在使所述有源区的所述第一区域的部分凹陷之前在所述接触焊盘的侧壁上形成所述第一间隔物；以及
在使所述有源区的所述第一区域的部分凹陷之后形成所述第二间隔物。
16.一种半导体器件，包括：
基板，包括有源区，该有源区包括第一和第二区域；
器件隔离层，在所述有源区的所述第一和第二区域之间；
接触孔，分别由所述器件隔离层的凹陷部分和所述有源区的所述第一区域的凹陷部分限定，其中所述有源区的所述第一区域的最上表面限定所述接触孔的最下部分；
位线接触，在所述接触孔中；以及
位线，在所述位线接触上。
17.如权利要求16所述的半导体器件，其中所述有源区的所述第一区域的最上表面低于所述有源区的所述第二区域的最上表面，并低于所述器件隔离层的限定所述接触孔的所述凹陷部分的最下表面。
18.如权利要求16所述的半导体器件，还包括在所述器件隔离层的所述凹陷部分和所述有源区的所述第一区域的凹陷部分上的绝缘间隔物。
19.如权利要求18所述的半导体器件，其中：
所述位线接触包括第一电接触；
所述半导体器件还包括在所述有源区的所述第二区域上的第二电接触；并且
所述绝缘间隔物在所述第二电接触和所述第一电接触之间。
20.如权利要求19所述的半导体器件，还包括在所述第二电接触和所述有源区的所述第二区域之间的接触焊盘，其中所述绝缘间隔物在所述接触焊盘和所述第一电接触之间。
CN201310512143.6A 2012-10-25 2013-10-25 包括凹陷有源区的半导体器件及形成该半导体器件的方法 Active CN103779318B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2012-0119206 2012-10-25
KR1020120119206A KR101934366B1 (ko) 2012-10-25 2012-10-25 리세스된 활성영역을 갖는 반도체 소자 및 그 제조방법

Publications (2)

Publication Number Publication Date
CN103779318A true CN103779318A (zh) 2014-05-07
CN103779318B CN103779318B (zh) 2018-03-27

Family

ID=50546257

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310512143.6A Active CN103779318B (zh) 2012-10-25 2013-10-25 包括凹陷有源区的半导体器件及形成该半导体器件的方法

Country Status (4)

Country Link
US (1) US9209241B2 (zh)
KR (1) KR101934366B1 (zh)
CN (1) CN103779318B (zh)
TW (1) TWI546893B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111584489A (zh) * 2020-05-29 2020-08-25 福建省晋华集成电路有限公司 半导体存储器件与其制作方法
CN113793850A (zh) * 2021-09-17 2021-12-14 福建省晋华集成电路有限公司 半导体存储装置及其形成方法
CN114121880A (zh) * 2020-08-27 2022-03-01 长鑫存储技术有限公司 半导体结构及半导体结构的制造方法
WO2023130560A1 (zh) * 2022-01-10 2023-07-13 长鑫存储技术有限公司 一种半导体结构制作方法、半导体结构和存储器
WO2023155262A1 (zh) * 2022-02-17 2023-08-24 长鑫存储技术有限公司 接触结构及其制备方法、半导体结构
US11915968B2 (en) 2021-04-23 2024-02-27 Changxin Memory Technologies, Inc. Semiconductor structure and method for manufacturing same

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102150965B1 (ko) * 2013-01-24 2020-09-02 삼성전자주식회사 반도체 소자 및 그 제조 방법
US9263455B2 (en) * 2013-07-23 2016-02-16 Micron Technology, Inc. Methods of forming an array of conductive lines and methods of forming an array of recessed access gate lines
KR102170119B1 (ko) 2013-12-18 2020-10-27 에이에스엠엘 네델란즈 비.브이. 검사 방법 및 장치, 및 리소그래피 장치
KR102171258B1 (ko) 2014-05-21 2020-10-28 삼성전자 주식회사 반도체 소자
US9859284B2 (en) 2016-01-21 2018-01-02 Micron Technology, Inc. Semiconductor memory device having enlarged cell contact area and method of fabricating the same
KR102369630B1 (ko) * 2018-01-03 2022-03-03 삼성전자주식회사 메모리 소자 및 이의 제조방법
US10658367B1 (en) * 2018-12-03 2020-05-19 Micron Technology, Inc. Integrated assemblies which include metal-containing interconnects to active-region pillars, and methods of forming integrated assemblies
KR102476141B1 (ko) 2018-12-14 2022-12-09 삼성전자주식회사 스페이서를 포함하는 반도체 소자 및 그 제조 방법
US10937791B1 (en) * 2019-08-27 2021-03-02 Nanya Technology Corporation Method for fabricating and semiconductor device having the second bit line contact higher than the top surface of the first bit line
KR20210032595A (ko) 2019-09-16 2021-03-25 삼성전자주식회사 반도체 소자 및 그의 제조 방법
KR20210037211A (ko) * 2019-09-27 2021-04-06 삼성전자주식회사 반도체 장치 및 이의 제조 방법
US11502163B2 (en) 2019-10-23 2022-11-15 Nanya Technology Corporation Semiconductor structure and fabrication method thereof
KR20210116837A (ko) 2020-03-17 2021-09-28 삼성전자주식회사 반도체 메모리 소자 및 이의 제조 방법
KR20220032738A (ko) * 2020-09-08 2022-03-15 에스케이하이닉스 주식회사 반도체장치 및 그 제조 방법
CN114283861B (zh) 2020-09-28 2024-03-26 长鑫存储技术有限公司 集成电路存储器及其形成方法
KR20220062959A (ko) 2020-11-09 2022-05-17 삼성전자주식회사 반도체 장치
TWI761223B (zh) * 2021-06-02 2022-04-11 華邦電子股份有限公司 動態隨機存取記憶體及其製造方法
US20230029202A1 (en) * 2021-07-21 2023-01-26 Changxin Memory Technologies, Inc. Contact structure forming method, contact structure, and semiconductor device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101312196A (zh) * 2007-05-22 2008-11-26 海力士半导体有限公司 半导体器件及其制造方法
US20100193966A1 (en) * 2007-05-16 2010-08-05 Samsung Electronics Co., Ltd. Contact Structures and Semiconductor Devices Including the Same
US20110169174A1 (en) * 2010-01-08 2011-07-14 Hynix Semiconductor Inc. Method for fabricating semiconductor device
CN102237335A (zh) * 2010-04-26 2011-11-09 海力士半导体有限公司 半导体器件及其制造方法
US20120139028A1 (en) * 2010-12-01 2012-06-07 Samsung Electronics Co., Ltd. Semiconductor memory device and emthod of forming the same

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008300623A (ja) 2007-05-31 2008-12-11 Elpida Memory Inc 半導体装置及びその製造方法、並びに、データ処理システム
KR20090074528A (ko) 2008-01-02 2009-07-07 주식회사 하이닉스반도체 반도체 소자 및 그의 제조방법
KR20100029666A (ko) 2008-09-08 2010-03-17 주식회사 하이닉스반도체 반도체 소자의 제조방법
JP2010272679A (ja) 2009-05-21 2010-12-02 Elpida Memory Inc 半導体装置及びその製造方法
KR101078731B1 (ko) 2009-06-09 2011-11-01 주식회사 하이닉스반도체 반도체 소자의 제조방법
KR101051577B1 (ko) 2009-06-30 2011-07-22 주식회사 하이닉스반도체 반도체 소자 및 그의 형성 방법
KR20110016214A (ko) 2009-08-11 2011-02-17 주식회사 하이닉스반도체 매립게이트를 구비한 반도체장치 제조 방법
KR101096229B1 (ko) 2009-10-30 2011-12-22 주식회사 하이닉스반도체 반도체 장치 및 그 제조 방법
KR101119156B1 (ko) 2010-03-09 2012-03-20 주식회사 하이닉스반도체 반도체 소자 및 그의 형성 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100193966A1 (en) * 2007-05-16 2010-08-05 Samsung Electronics Co., Ltd. Contact Structures and Semiconductor Devices Including the Same
CN101312196A (zh) * 2007-05-22 2008-11-26 海力士半导体有限公司 半导体器件及其制造方法
US20110169174A1 (en) * 2010-01-08 2011-07-14 Hynix Semiconductor Inc. Method for fabricating semiconductor device
CN102237335A (zh) * 2010-04-26 2011-11-09 海力士半导体有限公司 半导体器件及其制造方法
US20120139028A1 (en) * 2010-12-01 2012-06-07 Samsung Electronics Co., Ltd. Semiconductor memory device and emthod of forming the same

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111584489A (zh) * 2020-05-29 2020-08-25 福建省晋华集成电路有限公司 半导体存储器件与其制作方法
CN114121880A (zh) * 2020-08-27 2022-03-01 长鑫存储技术有限公司 半导体结构及半导体结构的制造方法
WO2022041981A1 (zh) * 2020-08-27 2022-03-03 长鑫存储技术有限公司 半导体结构及半导体结构的制造方法
US11871561B2 (en) 2020-08-27 2024-01-09 Changxin Memory Technologies, Inc. Semiconductor structure and manufacturing method of semiconductor structure
US11915968B2 (en) 2021-04-23 2024-02-27 Changxin Memory Technologies, Inc. Semiconductor structure and method for manufacturing same
CN113793850A (zh) * 2021-09-17 2021-12-14 福建省晋华集成电路有限公司 半导体存储装置及其形成方法
CN113793850B (zh) * 2021-09-17 2024-02-13 福建省晋华集成电路有限公司 半导体存储装置及其形成方法
WO2023130560A1 (zh) * 2022-01-10 2023-07-13 长鑫存储技术有限公司 一种半导体结构制作方法、半导体结构和存储器
WO2023155262A1 (zh) * 2022-02-17 2023-08-24 长鑫存储技术有限公司 接触结构及其制备方法、半导体结构

Also Published As

Publication number Publication date
US20140117492A1 (en) 2014-05-01
TWI546893B (zh) 2016-08-21
US9209241B2 (en) 2015-12-08
TW201432850A (zh) 2014-08-16
KR20140052729A (ko) 2014-05-07
KR101934366B1 (ko) 2019-01-02
CN103779318B (zh) 2018-03-27

Similar Documents

Publication Publication Date Title
CN103779318A (zh) 包括凹陷有源区的半导体器件及形成该半导体器件的方法
US9627253B2 (en) Semiconductor device including air gaps and method of fabricating the same
US9368589B2 (en) Semiconductor device and semiconductor module
KR102310080B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
KR102248419B1 (ko) 반도체 소자 및 그 제조 방법
US9202921B2 (en) Semiconductor device and method of making the same
CN103367317A (zh) 半导体器件、其制造方法以及包括其的系统
US9508726B2 (en) Semiconductor device and method of fabricating the same
US20140063934A1 (en) Semiconductor device having buried gate, method of fabricating the same, and module and system having the same
JP2013058676A (ja) 半導体装置及びその製造方法、並びにデータ処理システム
US9318570B2 (en) Semiconductor device
US9496381B2 (en) Semiconductor device and method of fabricating the same
KR20120059080A (ko) 반도체 소자 및 이를 제조하는 방법
US20120269006A1 (en) Semiconductor device
US20150333059A1 (en) Semiconductor devices including isolation gate lines between active patterns and methods of manufacturing the same
KR20140095657A (ko) 반도체 소자 및 그 제조 방법
KR20130015428A (ko) 반도체 소자
US9178051B2 (en) Semiconductor device
CN102122656B (zh) 竖直型集成电路器件和存储器件
CN106972016A (zh) 半导体器件
KR20130007236A (ko) 반도체 장치 및 그 제조 방법
KR20120051409A (ko) 수직 채널 트랜지스터를 구비하는 반도체 장치 및 그 동작 방법
CN115295496A (zh) 半导体器件及其制备方法、存储器以及存储系统
US8492812B2 (en) Semiconductor device having dummy pattern and method of fabricating a semiconductor device comprising dummy pattern
JP2007149882A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant