KR20040033775A - 다이아몬드 형태의 활성 영역을 설정하는 소자 분리 구조및 그 제조 방법 - Google Patents

다이아몬드 형태의 활성 영역을 설정하는 소자 분리 구조및 그 제조 방법 Download PDF

Info

Publication number
KR20040033775A
KR20040033775A KR1020020063027A KR20020063027A KR20040033775A KR 20040033775 A KR20040033775 A KR 20040033775A KR 1020020063027 A KR1020020063027 A KR 1020020063027A KR 20020063027 A KR20020063027 A KR 20020063027A KR 20040033775 A KR20040033775 A KR 20040033775A
Authority
KR
South Korea
Prior art keywords
trench
mask
active region
semiconductor substrate
etch mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
KR1020020063027A
Other languages
English (en)
Inventor
박병준
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020020063027A priority Critical patent/KR20040033775A/ko
Publication of KR20040033775A publication Critical patent/KR20040033775A/ko
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H10W10/011—Manufacture or treatment of isolation regions comprising dielectric materials
    • H10W10/014—Manufacture or treatment of isolation regions comprising dielectric materials using trench refilling with dielectric materials, e.g. shallow trench isolations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0151—Manufacturing their isolation regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/69—Etching of wafers, substrates or parts of devices using masks for semiconductor materials
    • H10P50/691—Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group V materials or Group III-V materials
    • H10P50/693—Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group V materials or Group III-V materials characterised by their size, orientation, disposition, behaviour or shape, in horizontal or vertical plane
    • H10P50/695—Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group V materials or Group III-V materials characterised by their size, orientation, disposition, behaviour or shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks or sidewalls or to modify the mask

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

다이아몬드 형태의 활성 영역(diamond type active region)을 설정하는 소자 분리 구조 및 그 제조 방법을 제공한다. 본 발명의 일 관점에 의한 제조 방법은, 반도체 기판 상에 식각 마스크층을 형성하고, 상호 교차하는 사선 형태의 투광 영역들이 구비된 두 개의 포토 마스크(photo mask)를 이용한 두 차례의 노광 과정을 포함하는 사진 공정 및 식각 공정으로 식각 마스크층을 패터닝하여 식각 마스크를 형성하고, 식각 마스크에 의해서 노출된 상기 반도체 기판을 선택적으로 식각하여 트렌치를 형성한 후, 상기 트렌치를 메워 다이아몬드 형태의 활성 영역으로 설정하는 소자 분리를 형성한다.

Description

다이아몬드 형태의 활성 영역을 설정하는 소자 분리 구조 및 그 제조 방법{Isolation structure for defining diamond type active region and manufacturing method therefor}
본 발명은 반도체 소자에 관한 것으로, 특히, 활성 영역의 폭을 보다 더 확보할 수 있도록 다이아몬드 형태의 활성 영역을 설정하는 소자 분리 구조 및 이를 제조하는 방법에 관한 것이다.
반도체 소자, 예컨대, DRAM 소자(Dynamic Random Access Memory device)의집적도가 증가됨에 따라 최소 선폭이 급격히 감소되고 있는 추세이다. 최소 선폭의 감소에 따라 사진 식각(photo lithography) 공정의 한계에 의해서 활성 영역을 설정하기가 매우 어려워지고 있다.
활성 영역은 반도체 기판에 형성되는 소자 분리(isolation)에 의해서 설정되는 데, 최소 선폭이 감소함에 따라 소자 분리의 선폭이 감소되어야 하나 감소된 선폭을 가지는 매우 협소한 폭을 가지는 소자 분리를 구현하기가 매우 어렵다. 이에 따라, 활성 영역의 폭이 급격히 감소되고 있다.
이와 같이, 최소 선폭의 감소에 의해서 활성 영역의 폭이 매우 감소됨에 따라, 감소된 폭을 가지는 활성 영역 상에 구현되는 소자의 성능(device performance) 특성이 열악해지고 있다. 활성 영역의 폭이 감소함에 따라 이러한 활성 영역을 가로지르는 게이트(gate), 활성 영역에 형성된 드레인 및 소오스(drain and source)를 포함하여 구성되는 트랜지스터의 동작 특성이 열악해지고 있다. 예를 들어, 트랜지스터의 드레인에서 소오스로 흐르는 전류(Idsat)가 작아져 소자 동작 특성이 열악해지고 있다. 이는 활성 영역의 선폭이 감소됨에 따라 게이트 아래에 구현되는 채널(channel)의 폭이 협소해지는 데 크게 기인한다.
이러한 드레인에서 소오스로 흐르는 전류를 확보하기 위해서는 채널 폭을 보다 넓게 확보해야 하는 데, 채널 폭은 활성 영역의 선폭에 의존하므로 현재의 활성 영역의 형태로는 소자 분리의 선폭을 최소화하기가 어려워 충분한 채널 폭을 확보하기가 매우 어렵다.
본 발명이 이루고자 하는 기술적 과제는, 활성 영역의 선폭을 보다 넓게 확보할 수 있도록 소자 분리의 폭을 최소화는 소자 분리 구조 및 이의 제조 방법을 제공하는 데 있다.
도 1 내지 도 8은 본 발명의 제1실시예에 따른 다이아몬드 형태의 활성 영역을 설정하는 소자 분리 구조 및 그 제조 방법을 설명하기 위해서 개략적으로 도시한 도면들이다.
도 9는 본 발명의 제2실시예에 따른 다이아몬드 형태의 활성 영역을 설정하는 소자 분리 구조 제조 방법을 설명하기 위해서 개략적으로 도시한 도면이다.
도 10은 본 발명의 제3실시예에 따른 다이아몬드 형태의 활성 영역을 설정하는 소자 분리 구조 제조 방법을 설명하기 위해서 개략적으로 도시한 도면이다.
상기의 기술적 과제들을 달성하기 위한 본 발명의 일 관점은, 다이아몬드(diamond) 형태의 활성 영역으로 설정하는 소자 분리 구조를 제공한다.
상기 소자 분리 구조는, 반도체 기판에 사선들이 교차된 형상으로 형성된 트렌치, 및 상기 트렌치를 메워 상기 트렌치로 에워싸인 상기 반도체 기판 부분을 다이아몬드(diamond) 형태의 활성 영역으로 설정하는 소자 분리를 포함하여 구성될 수 있다.
여기서, 상기 트렌치는 대략 10Å 내지 1000Å의 선폭 및 대략 100Å 내지 10000Å의 깊이를 가질 수 있다.
상기의 기술적 과제들을 달성하기 위한 본 발명의 다른 일 관점은, 다이아몬드 형태의 활성 영역을 설정하는 소자 분리 구조 제조 방법을 제공한다.
상기 제조 방법은 반도체 기판 상에 식각 마스크층을 형성하는 단계와, 상기 식각 마스크층을 사진 공정 및 식각 공정으로 패터닝하여 다이아몬드 형태의 패턴이 반복 배열된 식각 마스크를 형성하는 단계와, 상기 식각 마스크에 의해서 노출된 상기 반도체 기판을 선택적으로 식각하여 트렌치를 형성하는 단계, 및 상기 트렌치를 메워 상기 반도체 기판의 상기 식각 마스크에 의해 가려짐에 따라 상기 다이아몬드 형태로 설정되는 부분을 활성 영역으로 설정하는 소자 분리를 형성하는단계를 포함하여 구성될 수 있다.
여기서, 상기 사진 공정은 상기 식각 마스크층 상에 포토레지스트층을 형성하는 단계와, 사선 형태의 투광 영역을 설정하는 차광 영역으로 구현된 제1포토 마스크를 사용하여 상기 포토레지스트층을 제1노광하는 단계, 및 상기 제1포토 마스크의 상기 사선과 교차되는 사선 형태로 투광 영역을 설정하는 차광 영역으로 구현된 제2포토 마스크를 사용하여 상기 제2포토레지스트층을 제2노광하는 단계를 포함하여 구성될 수 있다.
또는, 상기 사진 공정은 상기 식각 마스크층 상에 포토레지스트층을 형성하는 단계와, 상호 교차하는 사선들 형태의 투광 영역을 설정하는 차광 영역으로 구현된 제3포토 마스크를 사용하여 상기 포토레지스트층을 노광하는 단계를 포함하여 구성될 수 있다.
한편, 상기 소자 분리 제조 방법은 상기 식각 마스크의 측부에 상기 식각 마스크에 의해서 노출되는 상기 반도체 기판 부분의 선폭을 보다 협소하게 하는 스페이서를 형성하는 단계를 더 포함할 수 있다.
본 발명에 따르면, 소자 분리의 폭을 최소화하여 소자 분리에 의해서 설정되는 활성 영역의 폭을 보다 넓게 확보할 수 있다. 이에 따라, 소자의 성능이 효과적으로 개선할 수 있다.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 상세히 설명한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안된다.본 발명의 실시예들은 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되어지는 것이다. 따라서, 도면에서의 요소의 형상 등은 보다 명확한 설명을 강조하기 위해서 과장되어진 것이며, 도면 상에서 동일한 부호로 표시된 요소는 동일한 요소를 의미한다. 또한, 어떤 층이 다른 층 또는 반도체 기판의 "상"에 있다라고 기재되는 경우에, 상기 어떤 층은 상기 다른 층 또는 반도체 기판에 직접 접촉하여 존재할 수 있고, 또는, 그 사이에 제3의 층이 개재되어질 수 있다.
본 발명의 실시예들에서는 활성 영역을 다이아몬드 형태로 설정하는 소자 분리 구조를 제시한다. 이러한 소자 분리 구조는 매우 협소한 트렌치 소자 분리(trench isolation)로 구성되며, 활성 영역의 폭을 보다 넓게 설정한다. 활성 영역의 폭이 넓게 설정됨에 따라, 활성 영역을 가로지는 게이트 아래에 설정되는 채널의 폭이 보다 넓게 구현될 수 있다.
제1실시예
도 1 내지 도 8은 본 발명의 제1실시예에 따른 다이아몬드 형태의 활성 영역을 설정하는 소자 분리 구조 및 그 제조 방법을 설명하기 위해서 개략적으로 도시한 도면들이다.
도 1은 반도체 기판 상(100)에 식각 마스크(etch mask)층(300)이 형성된 상태를 개략적으로 보여주는 단면도이다.
도 1을 참조하면, 실리콘 기판과 같은 반도체 기판(100) 상에 패드산화층(pad oxide layer:200)을 형성한다. 이후에, 식각 마스크를 형성하기 위해 식각 마스크층(300)을 준비한다. 식각 마스크층(300)은 실리콘 질화물층을 패드 산화층(200) 상에 증착함으로써 구현될 수 있다.
도 2 및 도 3은 각각 반도체 기판(100) 상에 식각 마스크(301)가 형성된 상태를 개략적으로 보여주는 단면도 및 평면도이다. 도 4 및 도 5는 각각 식각 마스크(301)를 위한 사진 공정에 도입되는 제1포토 마스크(410) 및 제2포토 마스크(450)를 보여주는 평면도들이다.
도 2 및 도 3을 참조하면, 식각 마스크층(300)을 사진 식각 공정을 이용하여 선택적으로 식각하여 식각 마스크(301)를 형성한다. 이때, 식각 마스크(301)는 도 3에 도시된 바와 같이 다이아몬드 형태의 패턴이 반복되는 평면 형상으로 형성된다. 이와 같은 식각 마스크(301)의 패터닝을 위해서 사선 형태로 투광 영역이 구성된 포토 마스크들이 사진 공정에 도입된다.
구체적으로, 식각 마스크(301)를 패터닝하기 위해서 식각 마스크층(도 1의 300) 상에는 포토레지스트층이 도포되고, 이러한 포토레지스트층을 패터닝하기 위해서 사진 공정이 도입된다. 이러한 사진 공정에서 포토레지스트층을 노광하기 위해서 사선 형태로 투광 영역이 구성된 포토 마스크들이 도입된다.
도 4 및 도 5를 참조하면, 먼저, 도 4에 제시된 바와 같은 제1포토 마스크(410)를 도입하여 포토레지스트층을 제1노광한다. 제1포토 마스크(410)는 도 4에 제시된 바와 같이 사선 형태의 제1투광 영역((415)을 설정하는 제1차광 영역(411)으로 구성된다. 이후에, 도 5에 제시된 바와 같이 제2포토 마스크(450)를도입하여 포토레지스트층을 제2노광한다. 제2포토 마스크(450)는 도 5에 제시된 바와 같이 제1포토 마스크(410)에의 제1투광 영역(415)의 사선 형태와는 반대 방향으로 비스듬히 경사진 형태의 사선 형태로 제2투광 영역(455)을 설정하는 제2차광 영역(451)으로 구성된다.
이와 같이 두 차례에 걸쳐 노광 과정을 수행한 후, 포토레지스트층을 현상한다. 이후에 현상된 포토레지스트층에 의해서 노출된 식각 마스크층(300)을 선택적으로 식각하면, 도 3에 제시된 바와 같이 다이아몬드 형태의 마스크 패턴이 반복 배열된 형태의 식각 마스크(301)가 구현된다.
식각 마스크(301)를 구현하기 위한 사진 공정에서 상기한 바와 같이 사선 형태의 투광 영역들(411, 451)을 구비하는 포토 마스크들(410, 450)을 이용함으로써, 사진 공정의 해상도 한계까지 패터닝하는 것이 가능하다. 이에 따라, 식각 마스크(301)에 의해서 노출되는 반도체 기판(100) 부분의 폭을 매우 좁게 가져갈 수 있다.
도 6은 반도체 기판(100)에 트렌치(trench:105)를 형성한 상태를 개략적으로 보여주는 단면도이다.
도 6을 참조하면, 식각 마스크(301)에 의해서 노출된 반도체 기판(100) 부분을 식각하여 트렌치(105)를 형성한다. 이때, 트렌치(105)는, 식각 마스크(301)가 사진 공정의 해상도 한계에 이르는 정도로 미세하게 패터닝될 수 있어, 매우 협소한 선폭으로 형성될 수 있다. 이러한 트렌치(105)는 얕은 트렌치 소자 분리(STI:Shallow Trench Isolation)를 구현하기 위해서 형성된다. 이때,트렌치(105)의 선폭은 10Å 내지 1000Å 정도로 형성될 수 있고, 깊이는 대략 100Å 내지 10000Å 정도일 수 있다.
도 7은 및 도 8은 각각 트렌치(105)를 채우는 소자 분리(150)를 형성한 상태를 보여주는 단면도 및 평면도이다.
도 7 및 도 8을 참조하면, 트렌치(105)를 채우는 소자 분리(150)를 형성한다. 소자 분리(150)는 산화 공정 또는 증착 공정 등으로 트렌치(105)를 채우는 산화물층을 형성한 후, 화학 기계적 연마(CMP:Chemical Mechanical Polishing) 또는 에치 백(etch back) 등으로 트렌치(105) 내로 산화물층을 한정시킴으로 구현된다.
이와 같이 형성되는 소자 분리(150)는 트렌치(105)가 상술한 바와 같이 매우 협소하게 구현될 수 있으므로, 매우 협소한 선폭을 가지게 된다. 따라서, 이러한 소자 분리(150)는 제한된 면적 내에서 활성 영역(110)의 선폭을 최대한 넓게 확보하도록 허용한다. 또한, 트렌치(105)는 도 3에에 제시된 바와 같이 다이아몬드 형태의 식각 마스크(301)의 패턴 형상에 의해서 그 평면 형상 또는 배열이 구현되므로, 트렌치(105)를 채우는 소자 분리(150)는 도 8에 제시된 바와 같이 활성 영역(110)을 식각 마스크(301)의 패턴 형상과 같이 다이아몬드 형태로 설정하게 된다.
이에 따라, 활성 영역(110)이 최대한 넓은 선폭으로 확보된다. 따라서, 활성 영역(110)을 가로지르는 게이트(도시되지 않음) 아래의 채널이 보다 넓은 폭으로 확보될 수 있다. 따라서, 트랜지스터의 드레인에서 소오스로의 전류를 충분히 확보할 수 있어, 소자의 성능이 안정되게 개선되는 것을 보장할 수 있다.
제2실시예
제2실시예에서는 제1실시예에서와는 식각 마스크의 측부에 스페이서(spacer)를 도입함으로써 트렌치의 폭을 더욱 협소하게 유도하는 바를 제시한다. 제2실시예에의 기술에서 제1실시예의 기술에서와 동일한 참조 부호로 인용되는 부재는 동일한 부재인 것으로 이해될 수 있다.
도 9는 식각 마스크(301) 측부에 스페이서(350)를 도입한 상태를 개략적으로 보여주는 단면도이다.
도 9를 참조하면, 도 2에 제시된 바와 같이 식각 마스크(301)를 형성한 후, 식각 마스크(301)의 측부에 스페이서(350)를 형성한다. 이러한 스페이서(350)는 식각 마스크(301)를 덮는 스페이서층을 증착한 후, 스페이서층을 이방성 식각하여 식각 마스크(301) 측부에만 스페이서층을 잔류시킴으로써 형성된다. 이러한 스페이서(350)는 실리콘 질화물 등으로 형성될 수 있다.
스페이서(350) 및 식각 마스크(301)를 실질적인 식각 마스크로 이용하여 노출된 반도체 기판(100) 부분을 식각하여 트렌치(104)를 형성한다. 이때, 트렌치(104)는 도 2에 제시된 트렌치(105)에 비해 더 협소한 폭을 가질 수 있다. 이에 따라, 트렌치(104)를 채우는 소자 분리는 활성 영역이 보다 넓은 폭을 가지도록 허용할 수 있다.
제3실시예
제3실시예에서는 제1실시예에서와는 달리 다이아몬드 형태의 차광 영역을 가지는 포토 마스크를 이용하여 사진 공정을 수행하는 바를 제시한다. 제3실시예에의 기술에서 제1실시예의 기술에서와 동일한 참조 부호로 인용되는 부재는 동일한 부재인 것으로 이해될 수 있다.
도 10은 식각 마스크를 패터닝하기 위해서 도입되는 제3사진 마스크의 평면 형상을 개략적으로 보여주는 평면도이다.
도 10을 참조하면, 트렌치(도 2의 105)가 도 8에 제시된 바와 같이 활성 영역(110)을 다이아몬드 형태로 구현되는 것을 허용하기 위해서, 트렌치(105)를 위한 식각 마스크(도 2의 301)를 구현하는 사진 식각 공정에 도 10에 제시된 바와 같이 다이아몬드 형태의 제3차광 영역(471)을 가지는 제3포토 마스크(470)를 도입할 수 있다. 이때, 제3차광 영역(471)으로 설정되는 제3투광 영역(471)은 사선들이 교차된 형태로 구현될 수 있다. 이와 같은 제3포토 마스크(470)는 사진 식각 공정을 통해서 식각 마스크(301)에 다이아몬드 형태의 패턴을 전사하게 된다.
이상, 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 본 발명은 이에 한정되지 않고, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함이 명백하다.
상술한 본 발명에 따르면, 트렌치를 매우 협소한 선폭으로 형성할 수 있고, 이러한 트렌치를 메우는 소자 분리가 활성 영역을 다이아몬드 형태로 구현되도록 유도할 수 있다. 이에 따라, 제한된 면적 내에서도 활성 영역의 선폭이 최대한 넓게 확보될 수 있다. 이에 따라, 활성 영역을 가로지르는 게이트 아래의 영역인 채널 영역의 폭이 보다 넓게 확보될 수 있다. 따라서, 트랜지스터의 드레인에서 소오스로의 전류를 보다 안정되게 확보할 수 있다. 이에 따라, 소자 성능이 효과적으로 개선될 수 있다.

Claims (6)

  1. 반도체 기판에 사선들이 교차된 형상으로 형성된 트렌치; 및
    상기 트렌치를 메워 상기 트렌치로 에워싸인 상기 반도체 기판 부분을 다이아몬드(diamond) 형태의 활성 영역으로 설정하는 소자 분리를 포함하는 것을 특징으로 하는 소자 분리 구조.
  2. 제1항에 있어서,
    상기 트렌치는 대략 10Å 내지 1000Å의 선폭 및 대략 100Å 내지 10000Å의 깊이를 가지는 것을 특징으로 하는 소자 분리 구조.
  3. 반도체 기판 상에 식각 마스크층을 형성하는 단계;
    상기 식각 마스크층을 사진 공정 및 식각 공정으로 패터닝하여 다이아몬드 형태의 패턴이 반복 배열된 식각 마스크를 형성하는 단계;
    상기 식각 마스크에 의해서 노출된 상기 반도체 기판을 선택적으로 식각하여 트렌치를 형성하는 단계; 및
    상기 트렌치를 메워 상기 반도체 기판의 상기 식각 마스크에 의해 가려짐에 따라 상기 다이아몬드 형태로 설정되는 부분을 활성 영역으로 설정하는 소자 분리를 형성하는 단계를 포함하는 것을 특징으로 하는 소자 분리 구조 제조 방법.
  4. 제3항에 있어서, 상기 사진 공정은
    상기 식각 마스크층 상에 포토레지스트층을 형성하는 단계;
    사선 형태의 투광 영역을 설정하는 차광 영역으로 구현된 제1포토 마스크를 사용하여 상기 포토레지스트층을 제1노광하는 단계; 및
    상기 제1포토 마스크의 상기 사선과 교차되는 사선 형태로 투광 영역을 설정하는 차광 영역으로 구현된 제2포토 마스크를 사용하여 상기 제2포토레지스트층을 제2노광하는 단계를 포함하는 것을 특징으로 하는 소자 분리 구조 제조 방법.
  5. 제3항에 있어서, 상기 사진 공정은
    상기 식각 마스크층 상에 포토레지스트층을 형성하는 단계; 및
    상호 교차하는 사선들 형태의 투광 영역을 설정하는 차광 영역으로 구현된 제3포토 마스크를 사용하여 상기 포토레지스트층을 노광하는 단계를 포함하는 것을 특징으로 하는 소자 분리 구조 제조 방법.
  6. 제3항에 있어서,
    상기 식각 마스크의 측부에 상기 식각 마스크에 의해서 노출되는 상기 반도체 기판 부분의 선폭을 보다 협소하게 유도하는 스페이서를 형성하는 단계를 더 포함하는 것을 특징으로 하는 소자 분리 구조 제조 방법.
KR1020020063027A 2002-10-16 2002-10-16 다이아몬드 형태의 활성 영역을 설정하는 소자 분리 구조및 그 제조 방법 Withdrawn KR20040033775A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020063027A KR20040033775A (ko) 2002-10-16 2002-10-16 다이아몬드 형태의 활성 영역을 설정하는 소자 분리 구조및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020063027A KR20040033775A (ko) 2002-10-16 2002-10-16 다이아몬드 형태의 활성 영역을 설정하는 소자 분리 구조및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20040033775A true KR20040033775A (ko) 2004-04-28

Family

ID=37333175

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020063027A Withdrawn KR20040033775A (ko) 2002-10-16 2002-10-16 다이아몬드 형태의 활성 영역을 설정하는 소자 분리 구조및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR20040033775A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8188542B2 (en) 2007-02-05 2012-05-29 Samsung Electronics Co., Ltd. Field effect transistors including variable width channels and methods of forming the same
US8729675B1 (en) 2012-10-26 2014-05-20 Samsung Electronics Co., Ltd. Semiconductor device having line-type trench to define active region and method of forming the same
KR20170040047A (ko) 2015-10-02 2017-04-12 노현희 젤리 케이크

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8188542B2 (en) 2007-02-05 2012-05-29 Samsung Electronics Co., Ltd. Field effect transistors including variable width channels and methods of forming the same
US8729675B1 (en) 2012-10-26 2014-05-20 Samsung Electronics Co., Ltd. Semiconductor device having line-type trench to define active region and method of forming the same
KR20170040047A (ko) 2015-10-02 2017-04-12 노현희 젤리 케이크

Similar Documents

Publication Publication Date Title
US6787469B2 (en) Double pattern and etch of poly with hard mask
US5741624A (en) Method for reducing photolithographic steps in a semiconductor interconnect process
KR101024712B1 (ko) 반도체 소자의 형성 방법
KR100983711B1 (ko) 반도체소자의 형성방법
US8383300B2 (en) Exposure mask with double patterning technology and method for fabricating semiconductor device using the same
JP3612525B2 (ja) 薄膜半導体装置の製造方法及びそのレジストパターン形成方法
US5922516A (en) Bi-layer silylation process
KR20040033775A (ko) 다이아몬드 형태의 활성 영역을 설정하는 소자 분리 구조및 그 제조 방법
US5902133A (en) Method of forming a narrow polysilicon gate with i-line lithography
US7862991B2 (en) Method for fabricating recess pattern in semiconductor device
US11978637B2 (en) Manufacturing method for semiconductor structure and semiconductor structure
KR20110112723A (ko) 사선 구조의 액티브 형성을 위한 컷팅 마스크
JP2025144197A (ja) トレンチゲート型の電界効果トランジスタの製造方法
KR20030092569A (ko) 반도체 소자의 제조 방법
KR20010086625A (ko) 반도체 메모리 소자의 층간절연막 평탄화 방법
US7902079B2 (en) Method for fabricating recess pattern in semiconductor device
KR19990025205A (ko) 반도체 장치의 트렌치 형성 방법
US20020177085A1 (en) Self-aligned photolithographic process for forming silicon-on-insulator devices
KR0146257B1 (ko) 반도체 소자의 소자분리절연막 제조방법
KR100540332B1 (ko) 반도체 소자의 패턴 형성 방법
KR20020002652A (ko) 반도체 소자의 마스크 제조방법
KR20070069691A (ko) 반도체 소자의 제조 방법
KR20060114434A (ko) 반도체소자의 제조방법
KR20030001972A (ko) 반도체 소자의 제조방법
KR20070075981A (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

PC1203 Withdrawal of no request for examination

St.27 status event code: N-1-6-B10-B12-nap-PC1203

WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid
R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000