CN103703560A - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN103703560A
CN103703560A CN201280036035.XA CN201280036035A CN103703560A CN 103703560 A CN103703560 A CN 103703560A CN 201280036035 A CN201280036035 A CN 201280036035A CN 103703560 A CN103703560 A CN 103703560A
Authority
CN
China
Prior art keywords
electrode
copper
hardness
power semiconductor
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201280036035.XA
Other languages
English (en)
Other versions
CN103703560B (zh
Inventor
大津健嗣
楠卓
荒木健
巽裕章
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN103703560A publication Critical patent/CN103703560A/zh
Application granted granted Critical
Publication of CN103703560B publication Critical patent/CN103703560B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/89—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using at least one connector not provided for in any of the groups H01L24/81 - H01L24/86
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/29294—Material of the matrix with a principal constituent of the material being a liquid not provided for in groups H01L2224/292 - H01L2224/29291
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73263—Layer and strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92246—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10254—Diamond [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

以得到即使进行高温工作的情况下也能够长时间维持与半导体元件的接合的半导体装置为目的，具备：电路基板，在绝缘基板（21）的一个面设置了由铜材料构成的电极（22、23、26）；以及功率半导体元件（1），使用烧结银粒子接合材料（4P）接合到电极，其中，电极的从与功率半导体元件（1）的接合面（PB）至朝向绝缘基板（21）的50μm深度为止的部分（23、26P）具有维氏硬度70HV以上的硬度，且绝缘基板（21）侧的部分（22、26B）的维氏硬度为50HV以下。

Description

半导体装置及其制造方法
技术领域
本发明涉及一种使用了搭载高温工作的半导体元件的电路基板的半导体装置及其制造方法。
背景技术
作为搭载硅功率半导体元件的基板，例如专利文献1所示已知如下电路基板：在由氮化铝烧结体、氮化硅烧结体等构成的陶瓷基板上通过钎焊来接合由铜、铜合金等构成的金属板的电路基板。在专利文献1中，为了防止因陶瓷基板与金属板的热膨胀差而引起的基板断裂的产生，将接合后的金属板的维氏硬度设为60以上。
在逆变器等功率半导体装置所使用的开关元件（IGBT、MOSFET等）、整流元件等功率半导体元件中，需要降低功率损耗，近年来，例如开发出使用了如碳化硅（SiC）、氮化镓那样的宽带隙半导体的功率半导体元件。在宽隙半导体元件的情况下，元件自身的耐热性高，能够进行大电流下的高温工作，但是为了发挥其特性，必须牢固地接合功率半导体元件与电路基板。
在该接合中，在将焊料、钎料用于接合材料的情况下，需要以工作温度以上的温度来进行接合，难以应用到使用了设想高温工作的宽带隙半导体的功率半导体装置中。因此，以比大块金属的熔点低的温度进行烧结、并在烧结之后耐受到大块的熔点为止的金属纳米粒子被应用为高温工作用的接合材料。例如，在专利文献2中示出了当将SiC半导体接合到基板的电极时使用金、银、铜等50nm以下的金属纳米粒子的技术。
专利文献1：日本特开平8-102570号公报（段落0026～0042、图1、图2）
专利文献2：国际公开号WO2009/157160A1（段落0038～0050、图1、图2）
发明内容
在考虑了使用宽带隙半导体的功率半导体元件的大电流下的高温工作的情况下，对在电路基板上形成的电极适宜使用厚的铜材。另外，适宜使用纳米银粒子作为接合铜材与半导体元件的接合材料，并用银来进行接合。在以这样的观点开展研究的过程中，发现了银接合在热循环试验下的粘着性依赖于电路基板的电极的硬度。而且，如专利文献1所示，在将厚的铜板接合到电路基板来形成了电极的情况下，铜的硬度下降，不能维持发明人们发现的所需硬度，接合强度出现偏差，无法得到可靠性高的接合、进而寿命可靠性高的功率半导体装置。
本发明是为了解决如上所述的课题而完成的，其目的在于得到一种在进行高温工作的情况下也能够长时间维持与半导体元件的接合的半导体装置。
本发明所涉及的半导体装置，其特征在于，具备：电路基板，在由陶瓷材料构成的绝缘基板的一面设置了由铜材料构成的电极；以及半导体元件，使用烧结银粒子接合材料接合到所述电极，其中，所述电极的从与所述半导体元件的接合面至朝向所述绝缘基板的50μm深度为止的部分具有维氏硬度70HV以上的硬度，且所述绝缘基板侧的部分的维氏硬度为50HV以下。
根据本发明，将电极的从与半导体元件的接合面至规定深度为止的范围设为维氏硬度70HV以上的硬度、且将绝缘基板侧设为维氏硬度50HV以下的硬度，因此能够得到即使在进行高温工作的情况下也能够长时间维持半导体元件与电路基板的接合的半导体装置。
附图说明
图1是用于说明本发明的实施方式1的功率半导体装置的结构的部分剖面图。
图2是用于说明本发明的实施方式1的电路基板的制造方法的剖面图。
图3是用于说明本发明的实施方式1的半导体装置的制造方法的剖面图。
图4是表示用于说明本发明的实施方式1的功率半导体装置的接合可靠性的、实施例与比较例的寿命试验前后的剖面状态的图。
图5是表示用于说明本发明的实施方式1的功率半导体装置的接合可靠性的、铜电极的表面硬度与粘着强度的关系的图表。
图6是用于说明本发明的实施方式2的功率半导体装置的结构的部分剖面图。
附图标记说明
1：功率半导体元件（半导体元件）；2：电路基板（带电极绝缘基板）；3：基底板；4：烧结金属结合层；4P：烧结性银粒子接合材料（银纳米膏）；5：接合材料（焊料）；6：引线（布线材料）；7：接合材料（焊料）；11：半导体芯片（半导体基板）；12：金属硅化物；13：第1金属层；14：第2金属层；21：绝缘基板；22：溅射膜（金属薄膜）；23：镀铜电极（电极）；24：接合材料（钎料）；26：铜电极（26B：底层铜板、26P：镀铜层）；PB：接合面。
百位的数字表示实施方式的不同。
具体实施方式
实施方式1.
根据附图说明本发明的实施方式1的功率半导体装置、以及用于功率半导体装置中的电路基板。图1～图5是用于说明本发明的实施方式1的功率半导体装置和电路基板的图，图1是功率半导体装置的部分剖面图，图2是用于说明电路基板的制造方法的图，图2（a）～图2（c）是各工序中的剖面图。图3是用于说明功率半导体装置的制造方法中的、在电路基板上接合功率半导体元件的方法的图，图3（a）～图3（c）表示各工序中的状态，图3（a）表示上表面，图3（b）和图3（c）表示剖面。而且，图4是用于说明本实施方式的功率半导体装置的接合可靠性的图，图4（a1）和图4（a2）是作为实施例而制作的电路基板与半导体元件的接合体的寿命试验前后的剖面图，图4（b1）和图4（b2）是作为比较例而制作的电路基板与半导体元件的接合体的寿命试验前后的剖面图。另外，图5是用于说明本实施方式的功率半导体装置的接合可靠性的图，是表示铜电极的表面硬度与粘着强度的关系的图表。
如图1所示，本发明的实施方式1的功率半导体装置如下：在电路基板2的一个面接合基底板3，在另一个面接合功率半导体元件1，进而在功率半导体元件1的与电路基板2的接合面PB的相反侧接合了引线板6。图中，省略记载电路基板2和基底板3的两端侧、引线板6的一端侧。下面详细地进行说明。
<半导体元件>
功率半导体元件和控制用半导体元件都是原理上相同的半导体元件。但是，在功率半导体元件的情况下，由于流经主电流、即大电流，所以所需的功率基板的规格（电极的导电性、散热性）不同。因此，产生如在背景技术中所说明那样的课题。因此，在本发明的各实施方式中，设为在半导体元件中使用对主功率进行控制的功率半导体元件。
在半导体芯片（半导体基板）11的一个面依次层叠金属硅化物12、第1金属层（Ni）13以及第2金属层（Au）14而构成功率半导体元件1。另外，在另一个面形成了镍（Ni）、金（Au）等的金属膜15。作为功率半导体元件1，例如使用将作为宽带隙半导体材料的厚度为500μm的碳化硅设为基板的功率半导体元件。作为功率半导体元件1，能够应用作为整流元件发挥功能的二极管、作为开个元件发挥功能的IGBT（Insulated Gate Bipolar Transistor：绝缘栅双极型晶体管）等，金属层也可以被形成为规定的电路图案。半导体材料、金属层等的结构、材料不限于此，功率半导体元件1的大小也不特别限定，只要适当调整即可。但是如后所述，作为发挥作为本实施方式的功率半导体装置的效果的优选选择，能够举出处理大电流并进行高温工作的宽带隙半导体。
<电路基板>
作为带电极绝缘基板的电路基板2被形成为：在绝缘基板（氮化硅）21的两面分别依次层叠溅射膜（Cu）22a、22b（统称为金属薄膜22）、厚度为500μm的电镀电极（Cu）23a、23b（统称为镀铜电极23）。该镀铜电极23将各自厚度为150μm～500μm的范围作为优选范围，在本实施方式中设定为500μm，关于至少与功率半导体元件1的接合面PB侧的镀铜电极23a，使得其维氏硬度成为70HV以上。另外，电路基板2不限于氮化硅，能够将氧化铝、氮化铝等用作绝缘基板21。从发热量大的功率半导体装置整体的散热的观点来看，优选使用导热率为20W/m·K以上的材料，更优选使用导热率为70W/m·K以上的材料。
<接合材料>
功率半导体元件1与电路基板2通过烧结银接合层4来接合。通过对使银微粒子悬浮于有机主剂中来作成膏状的烧结性银粒子接合材料（银纳米膏）进行加热，被有机物覆盖的银微粒子表面相互接触，从而以比银的熔点低的温度进行烧结，由此形成烧结银接合层4。
<功率半导体装置>
在用银纳米膏将功率半导体元件1接合到电路基板2的一个面（在图中为23a侧）之后，对于另一个面（同样地为23b侧）的电镀电极（Cu）23b，使用焊料等接合材料5来接合基底板（Cu等）3。进而，对于在功率半导体元件1的相对于与电路基板2相向的面而言相反侧的面（有源面）上形成的金属膜15（元件电极），使用焊料等接合材料7来接合引线板6，从而在电气布线上完成功率半导体装置。之后，通过一般使用的密封技术，用树脂等来进行封装。
接着，简单地说明功率半导体元件1的制造方法。准备直径为几英寸的碳化硅基板11。在该碳化硅基板11的至少单面，为了和与外部进行电连接的引线板6接合，通过溅射法等公知的方法来形成作为元件电极发挥功能的镍、金等的金属膜15。所形成的金属膜15的厚度没有特别限定，只要与制造出的功率半导体元件的大小相配地适当调整即可，但一般是从10nm至2000nm以下。此外，关于该金属膜15，由于在与电路基板2的接合的说明中不需要，所以在以后的图中省略记载。
而且，在碳化硅基板11的形成了金属膜15的面的相反侧、即与电路基板2接合这一侧的面，形成厚度为50nm的镍层作为用于形成金属硅化物12的金属层，之后通过在真空气氛下进行800℃、1小时的热处理，由此形成镍硅化物层作为厚度50nm左右的金属硅化物12。进而，使用溅射法，依次在金属硅化物12的表面形成厚度为200nm的镍层作为第1金属层13，在镍层表面形成厚度为200nm的金层作为第2金属层14。之后，将通过切割来切断为5.0mm见方大小并洗净而成的元件用作功率半导体元件1。
使用图2来说明电路基板2的制造方法。如图2（a）所示，在由20mm见方（20mm平方）、厚度为1.0mm的氮化硅构成的绝缘基板21的两面的各自18mm见方（18mm平方）的范围内，通过铜溅射处理来形成厚度为200nm的金属薄膜22。然后，如图2（b）所示，在所形成的金属薄膜22上形成约600μm厚度的镀铜层23aC、23bC（统称为镀铜层23C）。当较厚地形成镀铜层23C时，一般会产生厚度不均匀，因此如图2（c）所示，对表面进行机械研磨来形成均匀厚度的500μm厚度的镀铜电极23。
镀铜电极23的厚度优选是150μm～500μm的范围。通过将镀铜电极23的厚度（严格而言是作为导电部件的厚度）保持为150μm以上，能够将伴随大电流所产生的热高效地散热。另外，即使设为比500μm厚，在功能上也没有关系，但是在如本实施方式那样通过电镀形成全部厚度的情况下，从材料、工序等的关系来看优选抑制在500μm以内。而且，关于镀铜电极23中的、作为通过银的烧结接合层4而与功率半导体元件1接合的电极发挥功能的至少镀铜电极23a部分，需要保持70HV以上的硬度。但是，虽然镀铜电极23a的硬度无需在厚度方向上整个层均匀，但是与功率半导体元件1接近这一侧的50μm以上的厚度部分需要保持为硬度70HV以上。此外，如后所述，在实际效果上70HV以上就充分，但是从制作精度的观点来看，优选取余量而将硬度保持为100HV以上。
形成镀铜层23C时的电镀液使用了由硫酸铜和硫酸构成的PH1.0的高均匀性酸性铜镀液配方（high-throw bath）。而且，使用直流电源（北斗电工：电化学测量系统HZ-5000），在电流密度1.0A/dm2、溶液温度25℃的条件下，通过恒流电解法形成了镀铜层23C。另外，为了提高该镀铜层23C的硬度，优选在电镀液中加入硫脲衍生物等硬化剂。不限于得到70HV以上的硬度的上述电镀液，也可以使用焦磷酸铜、硼氟酸铜、氰化铜等溶液。
使用图3来说明将功率半导体元件1接合到如上述那样形成的电路基板2的方法。此外，图中对电路基板2中的、比绝缘基板21靠基底3侧的部分省略记载。
如图3（a）所示，在镀铜电极23a的表面，使用6mm见方的开口OM4、厚度为0.2mm的不锈钢掩模M4，在开口部分OM4中印刷作为烧结性银粒子接合材料的银纳米膏4P。然后，如图3（b）所示，在所印刷的银纳米膏4P的表面，对准位置而载置功率半导体元件1来形成临时接合体。接着，对临时接合体进行100℃、10分钟的预加热处理之后，一边实施5MPa的加压一边升温到350℃为止。通过到达350℃后保持5分钟，从而分解出覆盖银纳米膏所含有的银纳米粒子（微粒子）的表面的有机物，露出的微粒子彼此烧结，如图3（c）所示那样形成银的烧结接合层4。之后，通过进行空气冷却来得到电路基板2与功率半导体元件1的接合体。之后，通过如上所述那样进一步接合基底板3、引线板6，从而能够得到功率半导体装置。作为银纳米膏4P，例如能够使用DOWA公司制造的T2W-A2。上述加热接合是使用接合装置（Athlate FA：加热压接单元）来进行的。
接着，为了评价本发明的实施方式1的功率半导体装置中的功率半导体元件1与电路基板2的接合可靠性，用按照本实施方式的接合体的样品（实施例）和与以往的电路基板相当的接合体（比较例）的样品来进行了比较粘着强度的实验。
<比较样品>
通过下面的方法来制作了比较例的样品（接合体）。
通过与本实施方式1中所使用的功率半导体元件1相同的方法来制作了半导体元件。作为电路基板，如图4（b1）所示那样，使用了通过钎料24将18mm见方、厚度为500μm的铜板25接合到20mm见方、厚度为1.0mm的由氮化硅构成的绝缘基板21的两面（与图3同样地对和与功率半导体元件的接合面PB相反侧的部分省略记载）而成的电路基板。接合方法（接合体的制造方法）与本实施方式1相同。作为实施例样品，制作了3个（SE1-1～SE1-3），以及作为比较例样品，制作了3个（SC1-1～SC1-3）。
<粘着强度比较试验>
将这样构成的接合体的样品投入热冲击试验机（ESPEC公司：冷热冲击试验机TSA-101S-W），以处理条件是－40℃～200℃（1个循环－40℃：保持30分钟/200℃：保持30分钟）下进行的。每200循环进行了利用剪切力测量器（Dage公司：剪切力测量器HS4000）的粘着强度测量。粘着强度判定中，将即便施加30kgf/片以上也没剥落的情况设为无粘着性异常，将在小于30kgf/片时剥落的情况设为有强度下降。此外，使用维氏硬度试验仪（Mitutoyo公司：MVK-H2），在测量载荷100g、测量时间10秒的条件下，测量了实施例的镀铜电极23a和比较例的铜板电极25a的表面的硬度。接合前的实施例样品的镀铜电极23a的硬度为70HV，比较例样品的铜板电极25a的硬度为30HV。
表1中表示粘着强度比较试验结果。表中，○表示无粘着性异常，×表示有强度下降。
[表1]
如表1所示，在具有本实施例的镀铜电极23a的样品中，即便经过1000个循环也没有产生粘着性异常，没有发现粘着强度下降。另一方面，在具有比较例的钎焊的铜板电极25a的样品中，到400个循环之前产生粘着性异常，能够确认了粘着强度下降。
为了比较上述粘着强度比较试验后的实施例样品和比较例样品的状态，使用SEM（扫描型电子显微镜（日本电子：JXA-8530F））来观察了各自的剖面。图4（a1）、（a2）是示意性地表示实施例样品中的循环前和经过1000个循环后的剖面状态的图，图4（b1）、（b2）是示意性地表示比较例样品中的循环前和经过400个循环后的剖面状态的图。如图4（a1）、（a2）所示，观察了实施例样品的剖面，在镀铜电极23a的与功率半导体元件1的接合面PB中没有看见晶粒边界滑移，在作为接合部的烧结银接合层4内也没有看见纵向裂痕。另一方面，如图4（b1）、（b2）所示，在比较例样品中观察了经过400个循环后粘着强度下降了的接合体的剖面时，在铜板电极25a的与功率半导体元件1的接合面PB中存在晶粒边界滑移，以此为起点，在烧结银接合层4内发生了纵向裂痕CV。
因此，实施例样品的铜电极是通过电镀来形成的镀铜电极23，因此不需要进行钎焊等热处理，在之后的与功率半导体元件1的接合中，也不会超过铜通常被退火的退火温度（400℃以上）。因此，能够保持高的硬度（70HV以上）。另一方面，比较例样品的铜电极是进行了钎焊的铜板电极25a，电极表面的硬度软化为30HV，不认为在与功率半导体元件1的接合中其硬度得到提高。
即，认为：在实施例样品中，由于铜电极的硬度高，所以抑制冷热冲击试验导致的电极的晶粒边界滑移，并抑制伴随它的烧结银接合层4的纵向裂痕产生，另一方面，在比较例样品中，由于铜电极的硬度低，所以无法抑制电极的晶粒边界滑移，由于伴随晶粒边界滑移的烧结银接合层4的纵向裂痕产生而产生了粘着强度下降。即，认为实施例与比较例的粘着强度之差是由于铜电极的硬度差异而产生的。
因此，为了验证该想法，用相同的电镀电极制作了只改变了硬度的电极，并对硬度与粘着强度的关系进行了试验。
与粘着强度比较试验中的实施例样品（SE1-1～1-3）同样地，在电镀到约600μm厚为止之后，通过机械研磨来削为500μm的厚度而形成电镀电极。刚刚研磨后的硬度是120HV以上，但是通过预先在氮气气氛下进行热处理来在20～120HV的范围内进行了调整。然后，对调整了硬度的电极，与粘着强度比较试验同样地接合功率半导体元件，进行－40℃～200℃的冷热冲击试验，在经过了400个循环后测量了粘着强度。
图5是表示铜电极的表面硬度与粘着强度的关系的图，横轴表示铜电极的表面硬度，纵轴表示粘着强度。如图所示，在铜电极的表面硬度为60HV～70HV的范围内，随着表面硬度的增大而粘着强度急剧增大，当成为70HV以上时稳定地表示了100kgf/片以上的粘着强度。即，可知：粘着强度并非依赖于电镀或铜板的钎焊这样的制造方法，而是依赖于最终的电极的表面硬度，通过保持70HV以上来能够牢固地保持粘着强度。另一方面，可知：当考虑制造上的偏差时，从确保余量的观点来看，优选将电镀电极表面硬度设为100HV以上。
另外，关于粘着强度高、且硬度为70HV的铜电极，用SEM观察了铜晶体的状态，粒径的大部分收敛于1～10μm的范围内，它们的平均晶体粒径为10μm以下。另一方面，在硬度为30HV以下的电极中，大部分粒子的粒径为50μm以上。因而，在将电极的状态以平均晶体粒径进行管理的情况下，考虑优选将平均晶体粒径设为10μm以下。另外，存在平均晶体粒径越小则硬度越高的倾向，因此考虑更优选将平均晶体粒径设为5μm以下。
此外，在本实施方式1中，说明了在电路基板2中在两面形成了镀铜电极23a、23b的例子，但是不限于此。在需要与上述的烧结银接合层4的接合强度的面只是与功率半导体元件1的接合面PB的情况下，也可以只将与功率半导体元件1进行接合的面的电极用电镀来形成。但是，在本实施方式1中，在电路基板2的两面设置了镀铜电极23，因此如图1所示，在与功率半导体元件1相反侧接合基底板3（也可以是加热块等）时也能够提高粘着强度。另外，镀铜电极23优选是纯铜，但是也可以是添加了少量其它元素等的合金等。另外，在本实施方式中，通过利用电镀来形成，由此使得具有规定的硬度（例如70HV以上），但是只要能够得到规定的硬度，则也可以通过电镀以外的方式来形成。
如以上那样，根据本实施方式1的电路基板2，该电路基板2具有使用了烧结性银粒子接合材料4P的（或者经由烧结银接合层4的）与功率半导体元件1的接合面PB，该电路基板2构成为具备：绝缘基板21；以及镀铜电极23a，该镀铜电极23a是设置在绝缘基板21的一个面、并以与该面相同的朝向形成了接合面PB的电极，其中，镀铜电极23a具有150μm以上的厚度、具有维氏硬度70HV以上的硬度，因此能够确保伴随功率半导体元件1的工作所需的大电流的导通以及工作所产生的热的传导，并且在进行高温工作的情况下也抑制镀铜电极23a的与烧结银接合层4的界面部分的晶粒边界滑移，从而能够长时间维持功率半导体元件1与电路基板2的接合。
此外，当设为100HV以上时，能够确保余量，因此即使存在制造上的偏差也能够可靠使接合牢固。
另外，通过镀铜来形成电极，因此能够容易地将电极的硬度调整到规定以上。
另外，根据本实施方式1的电路基板2的制造方法，包括如下工序：在绝缘基板21的至少一个面（接合功率半导体元件1这一侧的面）的规定范围（图案）内，通过溅射形成铜溅射膜作为金属薄膜22a的工序；在金属薄膜22a上形成比150μm厚的镀铜层23aC的工序；以及对电镀层23aC的表面进行研磨而形成与功率半导体元件1的接合面PB的工序，因此能够容易地形成以期望的厚度保持规定硬度的铜的电极。
而且，根据本实施方式1的功率半导体装置，构成为具备：上述的电路基板2；以及在电路基板2的电极（镀铜电极23a）的接合面PB经由烧结性银粒子接合材料4P接合的功率半导体元件1，因此能够确保伴随功率半导体元件1的工作所需的大电流的导通以及工作所产生的热的传导，并且在进行高温工作的情况下也抑制镀铜电极23a的与烧结银接合层4的界面部分的晶粒边界滑移，能够得到能够长时间维持功率半导体元件1与电路基板2的接合的功率半导体装置。
另外，根据本实施方式1的功率半导体装置的制造方法，包括如下工序：在电路基板2的镀铜电极23a的接合面PB的规定范围（图案）内涂敷烧结性银粒子接合材料4P的工序；在烧结性银粒子接合材料4P的涂敷面载置功率半导体元件1的工序；以及以比电极（镀铜电极23a）的退火温度低的温度使烧结性银粒子接合材料4P中的银粒子烧结，将功率半导体元件1接合到电路基板的工序，因此维持镀铜电极23a的硬度，抑制界面部分的晶粒边界滑移，能够得到能够长时间维持功率半导体元件1与电路基板2的接合的功率半导体装置。
实施方式2.
在上述实施方式1中，说明了通过电镀形成与功率半导体元件进行接合的电极的全部厚度的例子。在本实施方式2中，确定需要保持硬度的厚度，需要硬度的从与功率半导体元件的接合面PB起规定深度的厚度量是通过电镀来形成，绝缘基板侧的部分是通过不限定硬度的铜板（钎焊）来形成。其它结构与实施方式1相同。
图6是用于说明本发明的实施方式2的功率半导体装置和电路基板的图，是功率半导体装置的部分剖面图。在本实施方式2的功率半导体装置中，相对于实施方式1只有电路基板202的结构不同，因此省略关于功率半导体元件1、形成烧结银接合层4的银纳米膏4P、以及功率半导体装置整体的说明。
<电路基板>
作为带电极绝缘基板的电路基板202被构成为：在绝缘基板（氮化硅）21的两面分别用钎料24a、24b（统称为钎料24）接合厚度为500μm的铜板26Ba、26Bb（统称为底层铜板26B）作为底层，进而在底层铜板26B之上形成厚度为50μm以上的镀铜层26Pa、26Pb（统称为镀铜层26P）。即，分别形成在电路基板202的两面的铜电极26a、26b（统称为铜电极26）被构成为：在不确定硬度的底层铜板26B上以规定厚度以上形成了具有规定以上的硬度（70HV）的镀铜层26P。
当将该镀铜层26P的厚度（严格而言在与功率半导体元件1的接合面PB中具有70HV以上的硬度的厚度）设为50μm以上时，无论底层铜板26B的硬度为多少都抑制与烧结银接合层4的界面中的晶粒边界滑移，防止产生纵向断裂，能够提高粘着强度。即，当将镀铜层26P的厚度设为50μm以上时，排除底层铜板26B的作为晶体的脆弱性对接合面PB的影响，能够将接合强度保持得高。另外，当将镀铜层26P的厚度设为100μm以上时，能够进一步提高可靠性。作为铜电极的厚度的优选范围的下限是与实施方式1同样的150μm，但是上限值也可以更厚与底层铜板26B的厚度相当量。此外，镀铜层26P的厚度也可以比底层铜板26B的厚度厚。
说明电路基板202的制造方法。在20mm见方、厚度为1.0mm的由氮化硅构成的绝缘基板21的两面的各个面使用银钎料以接合温度700℃接合18mm见方、厚度为500μm的底层铜板26Ba、26Bb。然后，在所接合的底层铜板26B上形成50μm厚度的镀铜层26P。
铜电极26的厚度（严格而言是作为导电部件的厚度）优选是150μm以上的范围。通过将铜电极26的厚度保持为150μm以上，能够将伴随大电流所产生的热高效地散热。而且，关于铜电极26中的、形成在与功率半导体元件1的接合面PB侧的镀铜层26P，如后所述作为确保70HV以上的硬度的部分而需要确保50μm以上的厚度。此外，如本实施方式2那样，作为铜电极26所需的厚度的大部分是通过底层铜板26B来获得，因此镀铜层26P的厚度可以是50μm左右。因此。刚刚电镀后的铜电极26的面在与功率半导体元件1的接合上充分确保了精度，不需要如实施方式1那样通过研磨来建立面精度。此外，在本实施方式2中，在实际效果上镀铜层26P的硬度为70HV以上是充分的，但是从制作精度的观点来看优选取余量而保持为100HV以上。
形成镀铜层26P时的电镀液与实施方式1同样地使用了由硫酸铜和硫酸构成的PH1.0的高均匀性酸性铜镀液配方。而且，使用直流电源（北斗电工：电化学测量系统HZ-5000），在电流密度1.0A/dm2、溶液温度25℃的条件下，通过恒流电解法来形成了镀铜层26P。另外，为了提高该镀铜层26P的硬度，优选在电镀液中加入硫脲衍生物等硬化剂。不限于得到70HV以上的硬度的上述电镀液，也可以使用焦磷酸铜、硼氟酸铜、氰化铜等溶液。
关于将功率半导体元件1接合到如上述那样形成的电路基板202的方法，与实施方式1同样，使用图3替换名称、附图标记来进行说明。
如图3（a）所示，在铜电极26a的表面，使用6mm见方的开口OM4、厚度为0.2mm的不锈钢掩模M4，在开口部分OM4中印刷银纳米膏4P。然后，如图3（b）所示，在所印刷的银纳米膏4P的表面，对准位置而载置功率半导体元件1来形成临时接合体。接着，对临时接合体进行100℃、10分钟的预加热处理之后，一边实施5MPa的加压一边升温到350℃为止。通过到达350℃后保持5分钟，从而分解出覆盖银纳米膏所含有的银纳米粒子（微粒子）的表面的有机物，露出的微粒子彼此烧结，如图3（b）所示那样形成银的烧结接合层4。之后，通过进行空气冷却，得到电路基板202与功率半导体元件1的接合体。之后，通过如上述那样进一步接合基底板3、引线板6，从而能够得到如图6所示那样的功率半导体装置。作为银纳米膏4P，例如能够使用DOWA公司制造的T2W-A2。上述加热接合是使用接合装置（Athlate FA：加热压接单元）来进行的。
接着，为了评价本发明的实施方式2的功率半导体装置中的功率半导体元件1与电路基板202的接合可靠性，用按照本实施方式的接合体的样品（实施例）和与以往的电路基板相当的接合体（比较例）的样品来进行了比较粘着强度的实验。
<样品>
比较例的样品（接合体）与实施方式1中的比较例同样地，作为电路基板，使用了通过钎料24将18mm见方、厚度为500μm的铜板25接合到20mm见方、厚度为1.0mm的由氮化硅构成的绝缘基板21的两面而成的电路基板。接合方法（接合体的制造方法）与本实施方式1和2相同。作为实施例样品，制作了3个（SE2-1～SE2-3），以及作为比较例样品，制作了3个（SC2-1～SC2-3）。
<粘着强度比较试验>
将这样构成的接合体的样品与实施方式1中的粘着强度比较试验同样地，投入热冲击试验机（ESPEC公司：冷热冲击试验机TSA-101S-W），以－40℃～200℃（1个循环－40℃：保持30分钟/200℃：保持30分钟）的处理条件下进行的。每200循环进行了利用剪切力测量器（Dage公司：剪切力测量器HS4000）的粘着强度测量。粘着强度判定也同样地将即使施加30kgf/片以上时也没剥落的情况设为无粘着性异常，将在小于30kgf/片时剥落的情况设为有强度下降。此外，使用维氏硬度试验仪（Mitutoyo公司：MVK-H2），在测量载荷100g、测量时间10秒的条件下，测量了实施例的铜电极26a和比较例的铜板电极25a的表面的硬度。接合前的实施例样品的镀铜电极23a的硬度为70HV，比较例样品的铜板电极25a的硬度为30HV。
表2中表示粘着强度比较试验结果。表中，○表示无粘着性异常，×表示有强度下降。
[表2]
Figure BDA0000459338490000161
如表2所示，在具有本实施例的镀铜层26P的样品中，即使经过1000个循环也没有产生粘着性异常，没有发现粘着强度下降。另一方面，在具有比较例的钎焊的铜板电极25a的样品中，到400个循环之前产生粘着性异常，能够确认了粘着强度下降。
为了比较上述粘着强度比较试验后的实施例样品和比较例样品的状态，与实施方式1同样地使用SEM（扫描型电子显微镜（日本电子：JXA-8530F））来观察了各自的剖面。其结果，在本实施方式2中，在铜电极26中的、镀铜层26P的与功率半导体元件1的接合面PB中没有看见晶粒边界滑移，在作为接合部的烧结银接合层4内也没有看见纵向裂痕。另一方面，在比较例样品中，观察了经过400个循环后粘着强度下降的接合体的剖面时，在铜板电极25a的与功率半导体元件1的接合面PB中存在晶粒边界滑移，以此为起点，在烧结银接合层4内发生了纵向裂痕CV。
接着，为了调查具有规定（70HV）以上的硬度的部分的厚度的下限值，将镀铜层26P的厚度作为参数来制作样品，如上述的粘着强度比较试验那样进行热冲击试验来调查了能够维持粘着强度的循环数。
在各样品（接合体）中，作为电路基板，用钎料24将18mm见方、厚度为500μm的铜板26B作为铜底层接合到20mm见方、厚度为1.0mm的由氮化硅构成的绝缘基板21的两面，然后在其上形成了各种厚度的镀铜层26P。接合方法（接合体的制造方法）与本实施方式1和2相同。作为厚度不同的样品，将与比较例相当的电镀厚度分别为25μm、40μm、45μm的SPT1～3、以及与实施例相当的电镀厚度分别为50、55、60、100、150μm的SPT4～8共8种样品分别各制作了3个。进行了调整以使得各样品的镀铜层26P部分的维氏硬度成为70HV。
表3中表示粘着强度比较试验结果。表中，○表示无粘着性异常，×表示有强度下降。
[表3]
Figure BDA0000459338490000171
如表3所示，当使镀铜层26P的厚度变厚时保持粘着强度的试验循环次数增加。而且，可知当将镀铜层26P的厚度设为50μm以上时，在2000次的循环之后也充分保持强度。另一方面，可知：在小于50μm的情况下，厚度越薄，粘着强度出现异常的循环数越短，并且测试结果也容易产生偏差，接合性变得不稳定。
如以上那样，根据本实施方式2的电路基板202，该电路基板202具有使用了烧结性银粒子接合材料4P的（或者经由烧结银接合层4的）与功率半导体元件1的接合面PB，该电路基板202构成为具备：绝缘基板21；以及铜电极26a，是设置在绝缘基板21的一个面（接合功率半导体元件1这一侧的面）、并以与该面相同的朝向形成了与功率半导体元件1的接合面PB的电极，其中，铜电极26a具有150μm以上的厚度，所述厚度中的至少从与功率半导体元件1的接合面PB至朝向绝缘基板21的50μm的深度为止的部分即镀铜层26P具有维氏硬度70HV以上的硬度，因此能够确保伴随功率半导体元件1的工作所需的大电流的导通以及工作所产生的热的传导，并且在进行高温工作的情况下也抑制铜电极26a的与烧结银接合层4的界面部分的晶粒边界滑移，从而能够长时间维持功率半导体元件1与电路基板202的接合。
另外，在本实施方式2中，也能够与实施方式1同样地得到接合可靠性高的功率半导体装置。
另外，根据本实施方式2的电路基板202的制造方法，构成为包含如下工序：在绝缘基板21的至少接合功率半导体元件1这一侧的面即一个面接合具有100μm以上的厚度的规定形状的铜板26Ba作为铜底层的工序；以及对所接合的铜板26Ba的表面进行50μm以上的厚度的镀铜、即形成镀铜层26P，并形成（具有）与功率半导体元件1的接合面PB（的电极26a）的工序，因此能够容易地形成具有所期望的厚度、并且将所述规定厚度中的从接合面PB至所需深度范围的硬度保持为规定的铜电极26a。
另外，通过电镀来形成接合面PB侧的厚度50μm以上的部分，因此能够容易地将至少从接合面PB至朝向绝缘基板21的50μm的深度为止的部分的硬度调整为规定以上。进而，通过将镀铜层26Pa的厚度设定为50μm左右，即使不进行机械研磨（切削）也能够容易地确保接合面PB所需的面精度。但是，当然并不妨碍对镀铜层26Pa进行用于进一步提高面精度的研磨。
实施方式3.
此外，在上述实施方式2的铜电极26a中，绝缘基板21侧的铜板26Ba的硬度是通过钎焊来退火的，因此变得比功率半导体元件1侧的镀铜层26Pa的硬度小。如此铜电极26a也可以以其硬度在绝缘基板21侧变小的方式在深度方向上具有硬度的分布。例如，如果在厚度方向的整个范围内使硬度一样而绝缘基板21侧的硬度变大，则在施加了冷热冲击的情况下，有时在绝缘基板21的陶瓷部分产生断裂。但是，可知：如实施方式2的铜电极26a那样，在使用了绝缘基板21侧的硬度比功率半导体元件1侧的硬度小的电极的情况下，减少了断裂的产生。认为是在硬度小的部分中引起应力缓和。
因此，在本实施方式3的功率半导体装置中，将电路基板2中的铜电极构成为绝缘基板21侧的硬度变得比与功率半导体元件1的接合面PB侧的硬度小。然后，为了验证本实施方式3的功率半导体装置的效果，进行了如下的评价。
为了正确地再现绝缘基板21侧的硬度、具有该硬度的部分的厚度等，与实施方式1所示的电极结构同样地，将作为绝缘基板21侧的电极材料的溅射膜22a的硬度和厚度、将作为功率半导体元件1侧的电极材料的镀铜电极23a的硬度和厚度作为参数，实施了评价。即，以镀铜电极23a/溅射膜22a/SiN（绝缘基板）21/溅射膜22b/镀铜电极的结构来进行了评价。
将作为绝缘基板21侧的电极材料的溅射膜22a的厚度设为10μm，将溅射膜的维氏硬度（30、40、50、60、70HV）、镀铜电极的厚度（50、100、200μm）和硬度（70、80、90、100HV）作为参数，如实施方式1、2的实施例那样试制了接合体的样品。将这样构成的接合体的样品以－40℃～200℃（1个循环－40℃：保持30分钟/200℃：保持30分钟）的条件进行1000个循环处理之后，确认了在作为陶瓷的SiN中是否产生断裂。该试验结果表示在表4中。表中，○表示无断裂产生，×表示有断裂产生。
[表4]
Figure BDA0000459338490000201
如表4所示，确认了：无论功率半导体元件1侧的镀铜电极23a（在表中作为一个电极中的层表示为“镀铜层”）的厚度、硬度为多少，在溅射膜22a的维氏硬度为30～50HV的样品中都没有产生断裂。另一方面，在大于60HV的样品中看见了断裂产生。即，认为通过将绝缘基板21侧的电极材料的硬度设为50HV以下，缓和了在加热循环时所产生的绝缘基板21与电极之间的应力，因此能够防止断裂产生。另外，使溅射膜的厚度变薄到5μm为止而进行了同样地试验的结果表示在表5中。
[表5]
将铜电极的绝缘基板侧材料的硬度作为参数的粘着强度评价试验结果A2
Figure BDA0000459338490000211
如表5所示可知，即使使溅射膜22a的厚度变薄到5μm、即，使硬度低的部分的厚度变薄到5μm为止，通过将维氏硬度降低到50HV以下，也能够防止产生断裂。此外，当与此相比使溅射膜22a的厚度变更薄时，变得无法正确地测量硬度，但是能够确认具有防止产生断裂的效果。
进而，用上述样品还对粘着强度进行了评价，能够确认：如果至少从接合面PB侧至深度50μm为止的范围的硬度为70HV以上、且将绝缘基板21侧的硬度设为50HV以下，则即使电极的总厚度为150μm以下也能够保持粘着强度。即，可知：如果从接合面PB侧至深度50μm为止的范围的硬度为70HV以上、且将绝缘基板21侧的硬度设为50HV以下，则无论电极层厚度多少，都能够防止产生断裂，保持粘着强度。
此外，本实施方式3是从如上述那样实施方式2的结构所特有的现象、即铜板26B的硬度下降的情况所发现的，为了验证该效果，利用硬度控制容易的溅射膜22a来进行了试验评价。因此，如果在实施方式2的结构中将从接合面PB侧至深度50μm为止的范围（26P）的硬度设为70HV以上、且使绝缘基板21侧（26B）的硬度积极地成为50HV以下，则当然能够得到上述的效果。
实施方式4.
另一方面，即使是如实施方式1那样的结构，在硬度变低的电镀条件下形成绝缘基板21侧的层，在通过在电镀液中加入硬化剂等来使硬度变高的电镀条件下形成功率半导体元件1侧的层，理应也能得到同样的效果。
因此，为了验证本实施方式4的功率半导体装置的效果，进行了如下的评价。
作为绝缘基板21侧的电极材料，将厚度为100μm的镀铜层的维氏硬度（30、40、50、60、70HV）、功率半导体元件1侧的镀铜层的厚度（50、100μm）和硬度（70、80、90、100HV）作为参数，如实施方式1、2的实施例那样试制了接合体的样品。将这样构成的接合体的样品以－40℃～200℃（1个循环－40℃：保持30分钟/200℃：保持30分钟）的条件进行1000个循环处理之后，确认了在作为陶瓷的SiN中是否产生断裂。该试验结果表示在表6中。表中，○表示无断裂产生，×表示有断裂产生。
[表6]
将铜电极的绝缘基板侧材料的硬度作为参数的粘着强度评价试验结果Bl
Figure BDA0000459338490000221
如表6所示，确认了：不依赖于功率半导体元件1侧的镀铜层的厚度、硬度，在绝缘基板21侧的镀铜层的维氏硬度为30～50HV的样品中，没有产生断裂。另一方面，在大于60HV的样品中，看见了断裂产生。即，认为通过将绝缘基板21侧的电极材料的硬度设为50HV以下，缓和了在加热循环时所产生的绝缘基板21与电极之间的应力，因此能够防止断裂产生。另外，在将绝缘基板21侧的镀铜层的厚度设为200μm、300μm的情况下进行了同样的试验的结果分别表示在表7、表8。
[表7]
将铜电极的绝缘基板侧材料的硬度作为参数的粘着强度评价试验结果B2
Figure BDA0000459338490000231
[表8]
将铜电极的绝缘基板侧材料的硬度作为参数的粘着强度评价试验结果B3
Figure BDA0000459338490000232
如表7、表8所示可知，即使使绝缘基板21侧的镀铜层的厚度变厚到200μm、300μm、即，使硬度低的部分的厚度变厚到300μm为止，通过将维氏硬度降低到50HV以下，也能够防止断裂产生。因而，结合实施方式3中的评价结果可知，通过无论硬度低的部分的厚度多少都将维氏硬度降低到50HV以下，能够防止断裂产生。
如以上那样，根据上述实施方式1～4的半导体装置，构成为具备电路基板2，在由陶瓷材料构成的绝缘基板21的一个面设置了由铜材料构成的电极（例如22、23、26的组合）；以及功率半导体元件1，是使用烧结性银粒子接合材料4P接合到电极的半导体元件，其中，电极的从与功率半导体元件1的接合面PB至朝向绝缘基板21的50μm的深度为止的部分（例如23、26P、26P中以硬度变高的方式形成的层）具有维氏硬度70HV以上的硬度，且绝缘基板21侧的部分（例如22、26B、26P中以硬度变低的方式形成的层）的维氏硬度为50HV以下，因此，能够得到如下半导体装置：在进行高温工作的情况下也防止断裂的产生，保持粘着性，从而能够长时间维持功率半导体元件1与电路基板2的接合。
另外，根据上述实施方式1、4的半导体装置的制造方法，构成为包括如下工序：在由陶瓷材料构成的绝缘基板21的至少一个面的规定范围内通过溅射来形成金属薄膜22的工序；在金属薄膜22上以维氏硬度成为50HV以下的方式形成第1镀铜层的工序；在第1镀铜层之上，以50μm以上的厚度，以维氏硬度成为70HV以上的方式形成第2镀铜层，形成具有与半导体元件的接合面PB的电极的工序；以及使用烧结性银粒子接合材料4P将作为半导体元件的功率半导体元件1接合到电极的接合面的工序，因此能够容易地制造上述的半导体装置。
另外，根据上述实施方式2、3的半导体装置的制造方法，构成为包含如下工序：在由陶瓷材料构成的绝缘基板21的至少一个面以至少所述绝缘基板21侧的部分的接合后的维氏硬度成为50HV以下的方式接合规定形状的铜板26B的工序；对接合到绝缘基板21的铜板26B的表面进行镀铜，以50μm以上的厚度，以维氏硬度成为70HV以上的方式形成具有与半导体元件的接合面PB的电极26的工序；以及使用烧结性银粒子接合材料4P将作为半导体元件的功率半导体元件1接合到电极26的接合面PB的工序，因此能够容易地制造上述的半导体装置。
此外，在上述各实施方式中，示出了对开关元件使用了IGBT的情况，但是也可以使用MOSFET（Metal-Oxide-SemiconductorField-Effect Transistor：金属氧化物半导体场效应晶体管）。另外，作为宽带隙半导体元件材料，除了碳化硅以外也可以使用氮化镓（GaN）、砷化镓、或者金刚石这样的材料。
另外，在上述各实施方式中，在作为整流元件（二极管）、开关元件（晶体管）发挥功能的功率半导体元件1中，示出了由碳化硅形成的所谓宽带隙半导体元件的例子，但是不限于此，也可以是由硅（Si）形成的半导体元件。但是，如上述那样使用带隙比硅大的、能够形成所谓宽带隙半导体的碳化硅、氮化镓系材料、砷化镓、或者金刚石时，工作温度域高，因此能够更进一步发挥本发明的效果。

Claims (9)

1.一种半导体装置，其特征在于，具备：
电路基板，在由陶瓷材料构成的绝缘基板的一个面设置了由铜材料构成的电极；以及
半导体元件，使用烧结性银粒子接合材料接合到所述电极，
所述电极的从与所述半导体元件的接合面到朝向所述绝缘基板的50μm的深度为止的部分具有维氏硬度70HV以上的硬度，且所述绝缘基板侧的部分的维氏硬度为50HV以下。
2.根据权利要求1所述的半导体装置，其特征在于，
从所述接合面到朝向所述绝缘基板的50μm的深度为止的部分具有维氏硬度100HV以上的硬度。
3.根据权利要求1或2所述的半导体装置，其特征在于，
从所述接合面到朝向所述绝缘基板的50μm的深度为止的部分是通过电镀来形成的。
4.根据权利要求1～3中的任一项所述的半导体装置，其特征在于，
所述半导体元件是功率半导体元件，
所述电极具有150μm以上的厚度。
5.根据权利要求4所述的半导体装置，其特征在于，
所述功率半导体元件是用宽带隙半导体材料形成的。
6.根据权利要求5所述的半导体装置，其特征在于，
所述宽带隙半导体材料是碳化硅、氮化镓系材料、砷化镓以及金刚石中的某一个。
7.一种半导体装置的制造方法，包括如下工序：
在由陶瓷材料构成的绝缘基板的至少一个面的规定范围内通过溅射来形成金属薄膜的工序；
在所述金属薄膜上以维氏硬度成为50HV以下的方式形成第1镀铜层的工序；
在所述第1镀铜层之上，以50μm以上的厚度，以维氏硬度成为70HV以上的方式，形成第2镀铜层，形成具有与半导体元件的接合面的电极的工序；以及
使用烧结性银粒子接合材料将所述半导体元件接合到所述电极的接合面的工序。
8.一种半导体装置的制造方法，包括如下工序：
在由陶瓷材料构成的绝缘基板的至少一个面，以至少所述绝缘基板侧的部分的接合后的维氏硬度成为50HV以下的方式，接合规定形状的铜板的工序；
对接合到所述绝缘基板的铜板的表面进行镀铜，以50μm以上的厚度，以维氏硬度成为70HV以上的方式，形成具有与半导体元件的接合面的电极的工序；以及
使用烧结性银粒子接合材料将所述半导体元件接合到所述电极的接合面的工序。
9.根据权利要求7或8所述的半导体装置的制造方法，其特征在于，
形成的所述电极的厚度为150μm以上。
CN201280036035.XA 2011-08-04 2012-07-06 半导体装置及其制造方法 Active CN103703560B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011-170793 2011-08-04
JP2011170793 2011-08-04
PCT/JP2012/067314 WO2013018504A1 (ja) 2011-08-04 2012-07-06 半導体装置とその製造方法

Publications (2)

Publication Number Publication Date
CN103703560A true CN103703560A (zh) 2014-04-02
CN103703560B CN103703560B (zh) 2016-07-20

Family

ID=47629035

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280036035.XA Active CN103703560B (zh) 2011-08-04 2012-07-06 半导体装置及其制造方法

Country Status (5)

Country Link
US (1) US9224665B2 (zh)
JP (1) JP5627789B2 (zh)
CN (1) CN103703560B (zh)
DE (1) DE112012003228B4 (zh)
WO (1) WO2013018504A1 (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106098573A (zh) * 2015-04-30 2016-11-09 三菱电机株式会社 半导体装置的制造方法
CN106575628A (zh) * 2014-10-20 2017-04-19 三菱电机株式会社 功率模块
CN107210241A (zh) * 2015-03-10 2017-09-26 三菱电机株式会社 功率半导体装置
CN107924892A (zh) * 2015-08-21 2018-04-17 大陆汽车有限公司 电路载体、包括电路载体的功率电子安排
CN108231703A (zh) * 2017-12-11 2018-06-29 全球能源互联网研究院有限公司 一种功率器件模组及其制备方法
CN108475647A (zh) * 2016-01-19 2018-08-31 三菱电机株式会社 电力用半导体装置以及制造电力用半导体装置的方法
CN110622301A (zh) * 2017-05-10 2019-12-27 罗姆股份有限公司 功率半导体装置及其制造方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5672324B2 (ja) 2013-03-18 2015-02-18 三菱マテリアル株式会社 接合体の製造方法及びパワーモジュール用基板の製造方法
JP6111764B2 (ja) * 2013-03-18 2017-04-12 三菱マテリアル株式会社 パワーモジュール用基板の製造方法
JP2015207747A (ja) * 2014-04-17 2015-11-19 政宏 星野 ワイドバンドギャップ半導体デバイス
JP6630053B2 (ja) * 2015-03-25 2020-01-15 スタンレー電気株式会社 電子デバイスの製造方法
JP6491032B2 (ja) 2015-04-24 2019-03-27 スタンレー電気株式会社 抵抗器の製造方法、および、抵抗器
WO2017146132A1 (ja) * 2016-02-26 2017-08-31 国立研究開発法人産業技術総合研究所 放熱基板
CN107290914B (zh) * 2016-04-01 2022-09-09 上海伯乐电子有限公司 电子纸显示模组及其制备方法、电子纸显示装置
JP6869140B2 (ja) * 2017-08-07 2021-05-12 株式会社 日立パワーデバイス 半導体装置及びそれを用いたオルタネータ
EP3457434B1 (en) * 2017-09-13 2020-11-18 Infineon Technologies AG Method for producing a semiconductor substrate for a power semiconductor module arrangement
JP7043794B2 (ja) * 2017-11-06 2022-03-30 三菱マテリアル株式会社 ヒートシンク付パワーモジュール用基板およびヒートシンク付パワーモジュール用基板の製造方法
CN114391176A (zh) * 2019-09-11 2022-04-22 三菱电机株式会社 半导体装置及半导体装置的制造方法
KR102312085B1 (ko) * 2019-11-08 2021-10-13 제엠제코(주) 방열 기판, 그 제조 방법, 그리고 이를 포함하는 반도체 패키지
JP2023013629A (ja) * 2021-07-16 2023-01-26 三菱マテリアル株式会社 銅／セラミックス接合体、および、絶縁回路基板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080042252A1 (en) * 1998-06-30 2008-02-21 Micron Technology, Inc. Stackable ceramic fbga for high thermal applications
US20080251908A1 (en) * 2007-04-11 2008-10-16 Advanced Chip Engineering Technology Inc. Semiconductor device package having multi-chips with side-by-side configuration and method of the same
US20090224399A1 (en) * 2008-03-10 2009-09-10 Hitachi Metals, Ltd. Silicon nitride substrate, method of manufacturing the same, and silicon nitride circuit board and semiconductor module using the same
CN101673761A (zh) * 2009-09-29 2010-03-17 株洲南车时代电气股份有限公司 一种半导体器件及半导体组件
CN102024716A (zh) * 2009-09-11 2011-04-20 新科金朋有限公司 半导体器件以及制造半导体器件的方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08102570A (ja) 1994-09-30 1996-04-16 Toshiba Corp セラミックス回路基板
JP2001085571A (ja) * 1999-09-14 2001-03-30 Ngk Spark Plug Co Ltd 銅貼り窒化珪素回路基板
US8390131B2 (en) * 2004-06-03 2013-03-05 International Rectifier Corporation Semiconductor device with reduced contact resistance
WO2009157160A1 (ja) 2008-06-25 2009-12-30 パナソニック株式会社 実装構造体、及び実装構造体の製造方法
JP5135079B2 (ja) 2008-06-30 2013-01-30 株式会社日立製作所 半導体装置及び接合材料
JP5392901B2 (ja) * 2009-03-12 2014-01-22 日立金属株式会社 窒化珪素配線基板
DE102009029577B3 (de) * 2009-09-18 2011-04-28 Infineon Technologies Ag Verfahren zur Herstellung eines hochtemperaturfesten Leistungshalbleitermoduls
JP5672707B2 (ja) * 2010-02-01 2015-02-18 富士電機株式会社 半導体装置の製造方法
US8716864B2 (en) * 2012-06-07 2014-05-06 Ixys Corporation Solderless die attach to a direct bonded aluminum substrate

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080042252A1 (en) * 1998-06-30 2008-02-21 Micron Technology, Inc. Stackable ceramic fbga for high thermal applications
US20080251908A1 (en) * 2007-04-11 2008-10-16 Advanced Chip Engineering Technology Inc. Semiconductor device package having multi-chips with side-by-side configuration and method of the same
US20090224399A1 (en) * 2008-03-10 2009-09-10 Hitachi Metals, Ltd. Silicon nitride substrate, method of manufacturing the same, and silicon nitride circuit board and semiconductor module using the same
CN102024716A (zh) * 2009-09-11 2011-04-20 新科金朋有限公司 半导体器件以及制造半导体器件的方法
CN101673761A (zh) * 2009-09-29 2010-03-17 株洲南车时代电气股份有限公司 一种半导体器件及半导体组件

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106575628B (zh) * 2014-10-20 2019-02-15 三菱电机株式会社 功率模块
CN106575628A (zh) * 2014-10-20 2017-04-19 三菱电机株式会社 功率模块
CN107210241B (zh) * 2015-03-10 2019-12-31 三菱电机株式会社 功率半导体装置
CN107210241A (zh) * 2015-03-10 2017-09-26 三菱电机株式会社 功率半导体装置
CN106098573B (zh) * 2015-04-30 2019-05-17 三菱电机株式会社 半导体装置的制造方法
CN106098573A (zh) * 2015-04-30 2016-11-09 三菱电机株式会社 半导体装置的制造方法
CN107924892A (zh) * 2015-08-21 2018-04-17 大陆汽车有限公司 电路载体、包括电路载体的功率电子安排
CN107924892B (zh) * 2015-08-21 2021-03-23 大陆汽车有限公司 电路载体、包括电路载体的功率电子结构
US11276623B2 (en) 2015-08-21 2022-03-15 Vitesco Technologies GmbH Power electronics assembly including a circuit carrier
CN108475647A (zh) * 2016-01-19 2018-08-31 三菱电机株式会社 电力用半导体装置以及制造电力用半导体装置的方法
CN108475647B (zh) * 2016-01-19 2022-02-22 三菱电机株式会社 电力用半导体装置以及制造电力用半导体装置的方法
CN110622301A (zh) * 2017-05-10 2019-12-27 罗姆股份有限公司 功率半导体装置及其制造方法
CN110622301B (zh) * 2017-05-10 2023-06-23 罗姆股份有限公司 功率半导体装置及其制造方法
CN108231703A (zh) * 2017-12-11 2018-06-29 全球能源互联网研究院有限公司 一种功率器件模组及其制备方法
CN108231703B (zh) * 2017-12-11 2020-02-07 全球能源互联网研究院有限公司 一种功率器件模组及其制备方法

Also Published As

Publication number Publication date
JPWO2013018504A1 (ja) 2015-03-05
DE112012003228B4 (de) 2021-08-12
CN103703560B (zh) 2016-07-20
US9224665B2 (en) 2015-12-29
JP5627789B2 (ja) 2014-11-19
US20140138710A1 (en) 2014-05-22
WO2013018504A1 (ja) 2013-02-07
DE112012003228T5 (de) 2014-05-08

Similar Documents

Publication Publication Date Title
CN103703560B (zh) 半导体装置及其制造方法
JP6632686B2 (ja) 半導体装置および半導体装置の製造方法
CN109476556B (zh) 接合体、电路基板及半导体装置
CN107408538B (zh) 电路基板及半导体装置
JP6642865B2 (ja) はんだ接合部
US9601448B2 (en) Electrode connection structure and electrode connection method
KR102280653B1 (ko) 전자 부품 탑재 기판 및 그 제조 방법
EP3474643A1 (en) Ceramic substrate and manufacturing method therefor
JP4893095B2 (ja) 回路基板およびこれを用いた半導体モジュール
Khazaka et al. Characterization of nanosilver dry films for high-temperature applications
Liu et al. Novel large-area attachment for high-temperature power electronics module application
JP5370460B2 (ja) 半導体モジュール
JP6550477B2 (ja) 開気孔接触片のガルバニック接合による部品の電気接触方法およびそれに対応する部品モジュール
CN110246772A (zh) 半导体装置及半导体装置的制造方法
JP2009088330A (ja) 半導体モジュール
WO2015118790A1 (ja) 接合材、接合方法、および電力用半導体装置
Tanaka et al. High temperature resistant packaging for SiC power devices using interconnections formed by Ni micro-electro-plating and Ni nano-particles
Brem et al. Influence of Cu joining partner in transient liquid phase bonding
Smet et al. High-temperature die-attach technology for power devices based on thermocompression bonding of thin Ag films
Sheikhi et al. Fluxless bonding technique of diamond to copper using silver-indium multilayer structure
WO2024047959A1 (ja) 半導体装置及び接合方法
Myśliwiec et al. Fluxless pressure Ag sintering in creation of Au-Ag connection systems
CN113597674A (zh) 陶瓷铜电路基板及使用了其的半导体装置
JP2019009147A (ja) 配線基板およびその製造方法
JP2017033994A (ja) 中継基板および電子装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant