CN103367571B - 氮化镓基板及外延晶片 - Google Patents

氮化镓基板及外延晶片 Download PDF

Info

Publication number
CN103367571B
CN103367571B CN201310079216.7A CN201310079216A CN103367571B CN 103367571 B CN103367571 B CN 103367571B CN 201310079216 A CN201310079216 A CN 201310079216A CN 103367571 B CN103367571 B CN 103367571B
Authority
CN
China
Prior art keywords
gallium nitride
base board
nitride base
height
difference
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201310079216.7A
Other languages
English (en)
Other versions
CN103367571A (zh
Inventor
山本俊辅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Chemical Co Ltd
Original Assignee
Sumitomo Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Chemical Co Ltd filed Critical Sumitomo Chemical Co Ltd
Publication of CN103367571A publication Critical patent/CN103367571A/zh
Application granted granted Critical
Publication of CN103367571B publication Critical patent/CN103367571B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/962—Quantum dots and lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Led Devices (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本发明提供一种氮化镓基板、以及使用该氮化镓基板而制造的表面的平整性好的外延晶片，所述氮化镓基板即使在表面具有物理性的高低差，也可使具有良好品质的结晶性的外延生长层生长。作为解决本发明课题的方法涉及本发明的一个实施方式，其提供一种氮化镓基板(1)，其为在表面具有多个物理性的高低差(3)的氮化镓基板(1)，表面中存在的全部的物理性的高低差(3)的尺寸为4μm以下，在物理性的高低差的上部(3b)和下部(3a)测定的氮化镓基板(1)的带隙所对应的波长下的阴极发光发光强度之中，将高的一方的数值和低的一方的数值分别设为H、L时，则在全部的物理性的高低差(3)中满足(H‑L)/H×100≤80的关系。

Description

氮化镓基板及外延晶片
技术领域
本发明涉及氮化镓基板以及外延晶片。
背景技术
作为良好品质且大型的氮化镓基板的制造方法，已知有如下方法：通过DEEP(通过外延生长和倒锥形凹坑消除位错的方法、Dislocation Elimination by the Epi-growthwith Inverted-Pyramidal Pits：例如参照专利文献1)法、VAS法(孔隙辅助分离方法、Void-Assisted Separation Method：例如参照专利文献2)而获得氮化镓基板的方法，通过HVPE(氢化物气相外延，Hydride Vapor Phase Epitaxy)法在不同种基板上使氮化镓单晶厚厚地生长，从不同种基板剥离从而获得氮化镓的自支撑基板的方法。
在通过这些方法制造的氮化镓基板中，从背面朝向表面在厚度方向位错密度发生变化，晶格常数在厚度方向发生变化，因而自支撑基板具有翘曲。进一步，在氮化镓基板上使氮化镓单晶厚厚地生长，从而存在几十μm以上的膜厚差。因此，需要进行用于使氮化镓基板的表面侧和背面侧为平整的研磨处理。在研磨处理后，实施用于制成所希望的直径的圆形的自支撑基板的外周加工。其后，实施洗涤，可获得镜面。
作为氮化镓基板的研磨方法，已知有通过供给于平台上的游离磨料而研磨基板的方法(例如参照专利文献3)。在该方法中，游离磨料的粒径缓慢变小，一边延缓研磨速度一边将基板研磨。
现有技术文献
专利文献
专利文献1：日本特许3864870号公报
专利文献2：日本特开2004-269313号公报
专利文献3：日本特开2001-322899号公报
发明内容
发明要解决的问题
然而，即使通过使用专利文献3中记载的方法，减小游离磨料的粒径，延缓研磨速度，进一步实施长时间研磨，但是在氮化镓基板的整面消除由划痕等导致的物理性的高低差仍然是非常困难的。在具有由划痕等导致的物理性的高低差的表面上使外延生长层生长了的情况下，纵使物理性的高低差的尺寸是几nm，也存在有外延生长层异常生长、表面没有成为平整的可能。使用这样的外延晶片制造光设备的情况下，产生如下这样的问题：发生由发光强度降低导致的不良，成品率降低。
因此，本发明的一个目的在于提供一种氮化镓基板，即使在表面具有物理性的高低差，也可使具有良好品质的结晶性的外延生长层生长。另外，本发明的一个目的在于提供一种外延晶片，其通过在这样的氮化镓基板上使外延生长层生长，使表面的平整性好。
用于解决问题的方法
(1)根据本发明的一个实施方式，为了实现上述目的提供一种氮化镓基板，其为在表面具有多个物理性的高低差的氮化镓基板，前述表面中存在的全部的物理性的高低差的尺寸为4μm以下，在前述物理性的高低差的上部和下部测定的前述氮化镓基板的带隙所对应的波长下的阴极发光发光强度之中，将高的一方的数值和低的一方的数值分别设为H、L时，则在前述全部的物理性的高低差中，满足(H-L)/H×100≤80的关系。
(2)上述氮化镓基板中，前述全部的物理性的高低差的尺寸优选为3μm以下。
(3)上述氮化镓基板中，前述全部的物理性的高低差的尺寸更优选为2μm以下。
(4)另外，根据本发明的其它的实施方式提供一种外延晶片，其具有上述的氮化镓基板、前述氮化镓基板上的缓冲层、前述缓冲层上的包含InGaN量子阱层的量子阱结构。
发明的效果
根据本发明的一个实施方式可提供一种氮化镓基板，其即使在表面具有物理性的高低差，也可使具有良好品质的结晶性的外延生长层生长。
另外，通过在这样的氮化镓基板上使外延生长层生长，从而可提供表面的平整性好的外延晶片。
附图说明
图1：图1(a)是表示实施方式的氮化镓基板的表面的划痕的三维光学轮廓仪图像图。图1(b)是图1(a)的线段A-A中的氮化镓基板的剖面的图像图。
图2是实施例1的HVPE生长装置的剖视图。
图3是实施例1的外延晶片的剖视图。
附图标记说明
1、31 氮化镓基板
2 划痕
3 物理性的高低差
3a 下部
3b 上部
10 HVPE生长装置
30 外延晶片
32 GaN缓冲层
33 量子阱结构
34 GaN帽层
35 外延生长层。
具体实施方式
[实施方式]
本发明人等进行了深入调查，结果发现了：即使在氮化镓基板的表面存在由划痕等导致的物理性的高低差的情况下，也未必无法实现良好的外延结晶生长，在使物理性的高低差的尺寸比较小，且在物理性的高低差的上部和下部处氮化镓基板的带隙所对应的波长下的阴极发光发光强度的差小时，可抑制基板上的结晶的异常生长，可生长表面平整的结晶。
阴极发光发光强度根据测定部位的结晶的状态而变化，物理性的高低差的上部和下部的阴极发光发光强度的差大的情况下，表示因加工应变等而使上部和下部的结晶的状态大大地不同。可认为，上部和下部的结晶的状态大大地不同的情况下，在物理性的高低差上结晶异常生长，在上部和下部的结晶的状态接近的情况下，即使是在物理性的高低差上也可抑制结晶的异常生长。
此处，物理性的高低差是指，在对基板表面进行了研磨处理或蚀刻处理时，由氮化镓基板的表面所产生的划痕等导致的高低差。例如，基于凹部的高低差的情况下，将凹部的底设为下部，将基板表面设为上部，基于凸部的高低差的情况下，将基板表面设为下部，将凸部的顶点设为上部。
图1(a)是表示氮化镓基板的表面的划痕的三维光学轮廓仪图像图。图1(b)是图1(a)的线段A-A中的氮化镓基板的剖面的图像图。图1(b)表示氮化镓基板1的表面的由划痕2导致的物理性的高低差3。在该例子中，划痕2的底部与物理性的高低差3的下部3a相当，氮化镓基板1的表面与物理性的高低差3的上部3b相当。从下部3a到上部3b为止的高度是物理性的高低差3的尺寸。
(氮化镓基板的制造)
以下，表示基于VAS法的氮化镓基板的制造工序的一个例子。予以说明，也可通过DEEP法而制造氮化镓基板。
首先，在作为基底基板的蓝宝石基板上，通过MOCVD(Metal Organic ChemicalVapor Deposition)使GaN结晶生长，形成GaN基底层。接着，在GaN基底层上蒸镀金属Ti薄膜。接着，在氨和氢气的混合气流中实施热处理，从而将金属Ti薄膜进行氮化而形成网眼结构的TiN薄膜。另外，在热处理的同时，蚀刻GaN基底层而形成空隙。此处，将包含含空隙的GaN基底层和其上的金属Ti薄膜的、通过以上的工序而获得的基板称为孔隙形成基板。
接着，通过将GaCl以及NH3用作原料的HVPE法，从而在孔隙形成基板上形成GaN结晶的初始核，然后使GaN结晶膜生长为任意的厚度。接着，将生长了的GaN结晶膜从孔隙形成基板剥离，然后实施后述那样的研磨等，获得氮化镓的自支撑基板。
此处，自支撑基板是指，不仅可保持自身的形状，并且具有在操作中不发生不良情况的程度的强度的基板。为了具有这样的强度，因而优选使使用时的自支撑基板的厚度(即，剥离后，实施了研磨、蚀刻等后的自支撑基板的厚度)为200μm以上。另外，考虑形成元件后的劈开的容易性等，从而优选使自支撑基板的厚度为1mm以下。自支撑基板过厚时则难以劈开，在劈开面产生凹凸。其结果，在例如应用于半导体激光器等的情况下，由反射的损失导致的设备特性的劣化成为问题。
在作为不同种基板的基底基板上厚厚地外延生长而得到的氮化镓单晶中，从背面朝向表面在厚度方向位错密度发生变化。由此，晶格常数在厚度方向变化，所获得的氮化镓基板具有翘曲。进一步，通过使氮化镓单晶厚厚地生长而形成的氮化镓基板在基板面内具有几十μm以上的膜厚差。因此，为了使氮化镓基板的表侧的面以及背侧的面平整化而需要实施研磨处理。
首先，顺次地实施氮化镓基板的N极性面的磨削以及机械研磨、Ga极性面的磨削以及机械研磨。此处，作为研磨处理，例如，可实施基于单面高速精密精研机的机械研磨、或化学机械研磨(CMP)。
接着，将氮化镓基板浸没于蚀刻溶液而实施湿法蚀刻。接着，实施Ga极性面的第2次的干法蚀刻。其后，实施用于将氮化镓基板加工为所希望的直径的圆形的外周加工以及洗涤。
所获得的氮化镓基板中，通过研磨处理或蚀刻处理而在表面受到划痕、加工应变等损伤，在表面具有由划痕等导致的物理性的高低差。在本发明中，氮化镓基板的表面的全部的物理性的高低差的尺寸为4μm以下，优选为3μm以下，更优选为2μm以下。基板表面的物理性的高低差全部为4μm以下的情况下，如前所述，即使存在高低差，如果高低差的上部、下部的结晶状态接近，则对在其后生长的外延生长层的损伤也少，并且也可使平整的外延生长层生长。
另外，在物理性的高低差的上部和下部测定的氮化镓基板的带隙所对应的波长下的阴极发光发光强度之中，将高的一方的数值和低的一方的数值分别设为H、L时，则在全部的物理性的高低差中，满足(H-L)/H×100≤80的关系。(H-L)/H×100是以百分率表示H与L的差相对于H的比例，可用作表示物理性的高低差的上部和下部的结晶的状态的差异、即，物理性的高低差部分处的加工应变的大小的指标。
室温(20℃)下的氮化镓结晶的带隙所对应的波长为约365nm，为了测定此波长处的阴极发光发光强度，例如在332.6～397.3nm的波长范围进行测定。
通过使氮化镓基板的表面的物理性的高低差满足上述的条件，从而可抑制在氮化镓基板上使外延生长层生长时的异常生长，可获得表面平整的外延生长层。例如，为了缩短研磨时间而实施使用了粒径大的游离磨料的研磨处理的情况下，特别容易产生由划痕等导致的物理性的高低差，但是在物理性的高低差满足上述的条件的情况下，可获得表面平整的外延生长层。
另外，氮化镓基板的直径优选为25mm以上。使用大面积的基底基板，可获得大面积的氮化镓基板。
(外延晶片的制造)
在所获得的氮化镓基板的Ga极性面上，形成氮化镓基板上的GaN缓冲层、氮化镓缓冲层上的包含InGaN量子阱层的量子阱结构、量子阱结构上的GaN帽层等外延生长层，制造外延晶片。量子阱结构例如由一层一层交替层叠了的7层的InGaN阻隔层和6层的InGaN量子阱层构成。
GaN缓冲层、量子阱结构、以及GaN帽层例如通过使用氨、三甲基镓以及三甲基铟作为原料，利用MOVPE(Metal-Organic Vapor Phase Epitaxy)法而形成。
在该外延晶片中，在氮化镓基板的表面的尺寸为3μm以下的物理性的高低差的正上方的区域测定的InGaN量子阱层的带隙所对应的波长下的光致发光强度(激光器的每1mW输出功率的输出电压)为1.000V/mW以上。结晶表面的平整性越好则光致发光强度越高，因此这表示，尺寸为3μm以下的物理性的高低差的正上方的区域中的外延晶片的表面的平整性好。
对于外延晶片的表面，每隔纵0.1mm×横0.1mm的面积为0.01mm2的区域而进行光致发光测定。另外，为了评价外延晶片的全部区域的平整性，如果对外延晶片的去除了距离外周1mm的区域的区域进行测定就是充分的。
另外，尺寸为2μm以下的物理性的高低差的正上方的区域中的InGaN量子阱层的带隙所对应的波长下的光致发光强度为2.000V/mW以上。这表示，尺寸为2μm以下的物理性的高低差的正上方的区域中的外延晶片的表面的平整性进一步良好。
即，氮化镓基板的表面的大部分的物理性的高低差的尺寸为3μm以下(例如，全部的物理性的高低差为4μm以下)的情况下，外延晶片的表面的平整性好，氮化镓基板的表面全部的物理性的高低差的尺寸为3μm以下的情况下，外延晶片的表面的平整性更加良好，全部的物理性的高低差的尺寸为2μm以下的情况下，外延晶片的表面的平整性进一步良好。
本实施方式的外延晶片的表面的平整性好，因而在使用外延晶片而制造光设备的情况下，可抑制由发光强度降低导致的成品率的降低。
【实施例1】
在实施例1中，通过VAS法形成了25张氮化镓基板。接着，对于各基板使用三维光学轮廓仪而测定物理性的高低差，对于物理高低差的尺寸确定了20部位的评价区域。接着，在各基板的各评价区域进行了阴极发光测定。接着，在各氮化镓基板上使外延生长层生长而形成量子阱结构，获得了外延晶片。接着，对于各外延晶片进行光致发光测定，求出各评价区域中的平均测定值而评价表面的平整性，调查了物理高低差的尺寸与阴极发光测定的结果的关系。以下叙述具体的工序。
(氮化镓基板的制造)
首先，通过MOCVD在直径3.5英寸的蓝宝石基板上形成了厚度500nm的GaN基底层。接着，在GaN基底层的表面上蒸镀厚度30nm的Ti，在H2和NH3的混合气流中在1000℃施加30分钟热处理，从而形成了网眼状TiN膜。另外，与热处理一起对GaN基底层实施蚀刻，在GaN基底层形成了空隙。其结果，获得了孔隙形成基板。
接着，使用图2所示的HVPE生长装置10在孔隙形成基板上形成了GaN结晶膜。HVPE生长装置10具有加热器11、反应容器12、反应气体导入管13、蚀刻气体导入管14、反应气体导入管15、基板支架17、原料载置室20、排气口21。在反应气体导入管15通过的原料载置室20中容纳金属Ga16。
首先，将所形成的孔隙形成基板18设置于HVPE生长装置10内的基板支架17。此处，将反应容器12内的压力设为常压，将孔隙形成基板18的基板温度提高至1050℃。
接着，从反应气体导入管13，将5×10-2atm的NH3气体与作为载气的6×10-1atm的N2气体一起导入反应容器12，从反应气体导入管15将5×10-3atm的GaCl气体与作为载气的2.0×10-1atm的N2气体和1.0×10-1atm的H2气体一起导入反应容器12，从而在孔隙形成基板18上使GaN结晶生长20分钟，形成了初始核。
接着，将GaCl气体的分压以及作为NH3气体的载气的N2气体的分压分别变更为1.5×10-2atm、5.85×10-1atm，其它的条件为原样，使GaN结晶生长，形成了厚度800μm的GaN结晶膜。其后，将GaN结晶膜从孔隙形成基板18剥离，获得了氮化镓基板。
接着，利用卧式平面磨削机，实施了氮化镓基板的N极性面的磨削。此处，将该磨削的实施条件设为：使用磨石：Metal Bond＃800、磨石直径：150mm、磨石转速：2500rpm、磨石进给速度：0.2μm/秒、磨削实施时间：20分钟。
接着，利用单面高速精密精研机，实施了氮化镓基板的N极性面的机械研磨。此处，将该机械研磨的实施条件设为：平台转速：150rpm、压力：0.2MPa、研磨液：金刚石浆料、研磨液供给量：0.3L/min、研磨实施时间：15分钟。
接着，利用卧式平面磨削机，实施了氮化镓基板的Ga极性面的磨削。此处，将该磨削的实施条件设为：使用磨石：Metal Bond＃800、磨石直径：200mm、磨石转速：2000rpm、磨石进给速度：0.2μm/秒、磨削实施时间：25分钟。
接着，利用单面高速精密精研机，实施了氮化镓基板的Ga极性面的机械研磨。此处，将该机械研磨的实施条件设为：平台转速：170rpm、压力：0.35MPa、研磨液：金刚石浆料、研磨液供给量：0.25L/min、研磨实施时间：15分钟。
反复进行以上的工序，准备了25张氮化镓基板。其后，对于该25张氮化镓基板，实施了各自不同的条件下的干法蚀刻以及湿法蚀刻。以下进行详细叙述。
首先，通过干法蚀刻装置，对25张氮化镓基板的Ga极性面实施了第1次干法蚀刻。将25张氮化镓基板的第1次干法蚀刻的实施时间示于表1。此处，在表1中，使25张氮化镓基板分别带上(1)～(25)的编号。其它的实施条件在氮化镓基板(1)～(25)中是共同的，设为：蚀刻气体：Cl2、电力：150W、蚀刻气体流量：70sccm、蚀刻反应室内压力：10Pa。
接着，使氮化镓基板(1)～(25)浸没于90℃、浓度5%的NH4OH溶液，进行了湿法蚀刻。将氮化镓基板(1)～(25)的湿法蚀刻的实施时间示于表1。
接着，通过干法蚀刻装置，对氮化镓基板(1)～(25)的Ga极性面实施了第2次干法蚀刻。将氮化镓基板(1)～(25)的第2次干法蚀刻的实施时间示于表1。其它的实施条件在氮化镓基板(1)～(25)中是共同的，设为：蚀刻气体：Cl2、电力：150W、蚀刻气体流量：40sccm、蚀刻反应室内压力：20Pa。
表1
(物理性的高低差的测定)
通过三维光学轮廓仪(ZYGO公司制：New View6200)，测定氮化镓基板(1)～(25)的表面的由划痕等导致的物理性的高低差，对于物理高低差的尺寸确定了20部位的评价区域d1～d20。评价区域是对氮化镓基板的阴极发光测定值以及外延晶片的光致发光测定值进行评价的区域。将氮化镓基板(1)～(25)的20部位的评价区域d1～d20的物理性的高低差的尺寸示于表2、3。
表2
表3
(阴极发光测定)
实施了氮化镓基板(1)～(25)的评价区域d1～d20中的阴极发光发光强度的测定。在该阴极发光测定中，在扫描型电子显微镜(日立High-Technologies制：S-3000N)中，使用了设置有对通过阴极发光而获得的发光谱图进行检测、分光的仪器(堀场制作所制：MP-32M)的装置。将电子的加速电压设为5kV，在以氮化镓结晶的带隙所对应的波长、365nm为中心的波长范围实施了测定。
在物理性的高低差的上部和下部测定的氮化镓结晶的带隙所对应的波长下的阴极发光发光强度之中，将高的一方的数值和低的一方的数值分别设为H、L，将此时的氮化镓基板(1)～(25)的评价区域d1～d20中的(H-L)/H×100的值示于表4、5。
表4
表5
表4、5表明，伴随着干法蚀刻时间、湿法蚀刻时间的增加，(H-L)/H×100的值减少。可认为这是因为，伴随着干法蚀刻时间、湿法蚀刻时间的增加，氮化镓基板的表面的加工应变减少。
(外延晶片的制造)
通过MOVPE法，在加热至1020℃的氮化镓基板(1)～(25)的Ga极性面上，向H2载气中供给氨以及三甲基镓和三甲基铟，形成了图3所示的外延晶片30。
外延晶片30包含氮化镓基板31以及外延生长层35，所述外延生长层35包含氮化镓基板31上的GaN缓冲层32、GaN缓冲层32上的量子阱结构33、量子阱结构33上的GaN帽层34。GaN缓冲层32由厚度约3000nm的GaN结晶膜形成。量子阱结构33具有：由厚度6nm的InGaN结晶膜形成的7层的InGaN阻隔层与由厚度约4nm的InGaN结晶膜形成的6层的InGaN量子阱层进行一层一层交替层叠而得到的结构。GaN帽层34由厚度约20nm的GaN结晶膜形成。
外延晶片30可用作发光二极管等光设备。例如，将外延晶片30用作发光二极管的情况下，将氮化镓基板31与GaN帽层34中的每个进行电极连接。
(光致发光测定)
通过光致发光测定装置(ACCENT公司制RPM2000)，测定了氮化镓基板(1)～(25)的Ga极性面的评价区域d1～d20中的InGaN量子阱层的带隙所对应的波长下的光致发光峰强度(以下，记作发光强度)。
首先，在氮化镓基板的去除了距离外周1mm的区域的区域内，每隔纵0.1mm×横0.1mm的区域而测定发光强度，根据所获得的测定值，求出了评价区域d1～d20的各区域的正上方的区域中的平均发光强度。光致发光测定的条件设为：激光源：波长325nm的He-Cd激光器、受光狭缝宽度：0.1mm、测定波长范围：367.9nm～432.4nm。
将高低差部d1～d20的正上方的区域中的平均发光强度示于表6、表7。
表6
表7
根据表6、7，氮化镓基板(1)～(11)的评价区域d1～d20的正上方的区域以及氮化镓基板(12)～(25)的评价区域d16～d20的正上方的区域中的发光强度为0.200V/mW以下，为小，氮化镓基板(12)～(25)的评价区域d1～d15的正上方的区域中的发光强度为1.000Volt/mW以上，为大。即，可知，在物理性的高低差为3μm以下、且(H-L)/H×100(%)为80%以下的区域发光强度高，外延晶片的表面的平整性优异。
另外，氮化镓基板(12)～(25)的评价区域d1～d10的正上方的区域中的发光强度为2.000Volt/mW以上，特别大。即，可知，在物理性的高低差为2μm以下、且(H-L)/H×100(%)为80%以下的区域发光强度特别高，外延晶片的表面的平整性特别优异。
根据这些结果可知，使用在表面的全部的物理性的高低差中满足(H-L)/H×100≤80的关系、表面的大部分的物理性的高低差的尺寸为3μm以下(例如，全部的物理性的高低差为4μm以下)的氮化镓基板而形成的外延晶片，可用作发光强度高的光设备。
进一步可知，使用在表面的全部的物理性的高低差中满足(H-L)/H×100≤80的关系、表面的全部的物理性的高低差的尺寸为3μm以下、优选为2μm以下的氮化镓基板而形成的外延晶片，可用作发光强度更高的光设备。
【实施例2】
在实施例2中，将实施例1中的氮化镓基板(1)～(25)的制造工序中的Ga极性面的机械研磨的实施条件分别变更为压力：0.45MPa、研磨实施时间：25分钟，制造了氮化镓基板(26)～(50)。其它的制造条件与氮化镓基板(1)～(25)同样。
(物理性的高低差的测定)
通过与实施例1同样的方法，测定氮化镓基板(26)～(50)的表面的由划痕等导致的物理性的高低差，对于物理高低差的尺寸确定了10部位的评价区域d1～d10。
在氮化镓基板(26)～(50)中，没有发现超过2μm的尺寸的物理性的高低差。可认为这是因为，通过提高Ga极性面的机械研磨的压力、且使研磨实施时间变长，从而使基板表面更加平整化。由此，在少于实施例1的10部位的评价区域d1～d10中进行了以后的评价。将氮化镓基板(26)～(50)的评价区域d1～d10的物理性的高低差的尺寸示于表8。
表8
(阴极发光测定)
通过与实施例1同样的方法，实施了氮化镓基板(26)～(50)的评价区域d1～d10中的阴极发光发光强度的测定。
在物理性的高低差的上部和下部测定的氮化镓结晶的带隙所对应的波长下的阴极发光发光强度之中，将高的一方的数值和低的一方的数值分别设为H、L，将此时的氮化镓基板(26)～(50)的评价区域d1～d10中的(H-L)/H×100的值示于表9。
表9
表9表示，伴随着干法蚀刻时间，湿法蚀刻时间的增加，(H-L)/H×100的值减少。可认为这是因为，与实施例1同样地，伴随着干法蚀刻时间、湿法蚀刻时间的增加，氮化镓基板的表面的加工应变减少。
(外延晶片的制造)
通过与实施例1同样的方法，从而在氮化镓基板(26)～(50)的Ga极性面上使结晶进行外延生长，制造了具有与实施例1的外延晶片30同样的构成的外延晶片。
(光致发光测定)
通过与实施例1同样的方法，测定了氮化镓基板(26)～(50)的Ga极性面的评价区域d1～d10中的InGaN量子阱层的带隙所对应的波长下的光致发光峰强度(以下，记作发光强度)。将高低差部d1～d10的正上方的区域中的平均发光强度示于表10。
表10
根据表10，氮化镓基板(26)～(36)的评价区域d1～d10的正上方的区域中的发光强度为0.200V/mW以下，为小，氮化镓基板(37)～(50)的评价区域d1～d10的正上方的区域中的发光强度为2.000Volt/mW以上，为大。即，可知，在物理性的高低差为2μm以下、且(H-L)/H×100(%)为80%以下的区域发光强度高，外延晶片的表面的平整性优异。
根据此结果可知，使用在表面的全部的物理性的高低差中满足(H-L)/H×100≤80的关系、表面的全部的物理性的高低差的尺寸为2μm以下的氮化镓基板而形成的外延晶片，可用作发光强度高的光设备。
以上，说明了本发明的实施方式和实施例，但本发明不限定于上述实施方式和实施例，可在不脱离发明的主旨的范围内实施各种变形。
另外，上述中记载的实施方式和实施例并非对权利要求书所涉及的发明进行限定。另外，应当留意的是，实施方式和实施例之中说明的特征的组合的全部不限定为发明的课题的解决手段所必需。

Claims (4)

1.一种氮化镓基板，其为在表面具有多个物理性的高低差的氮化镓基板，所述表面中存在的全部的物理性的高低差的尺寸为4μm以下，在所述物理性的高低差的上部和下部测定的所述氮化镓基板的带隙所对应的波长下的阴极发光发光强度之中，将高的一方的数值和低的一方的数值分别设为H、L时，则在所述全部的物理性的高低差中满足(H-L)/H×100≤80的关系。
2.根据权利要求1所述的氮化镓基板，其中，所述全部的物理性的高低差的尺寸为3μm以下。
3.根据权利要求2所述的氮化镓基板，其中，所述全部的物理性的高低差的尺寸为2μm以下。
4.一种外延晶片，其具有：权利要求1～3中的任一项中记载的氮化镓基板、所述氮化镓基板上的缓冲层、所述缓冲层上的包含InGaN量子阱层的量子阱结构。
CN201310079216.7A 2012-03-26 2013-03-13 氮化镓基板及外延晶片 Expired - Fee Related CN103367571B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012-069353 2012-03-26
JP2012069353A JP2013201326A (ja) 2012-03-26 2012-03-26 窒化ガリウム基板及びエピタキシャルウェハ

Publications (2)

Publication Number Publication Date
CN103367571A CN103367571A (zh) 2013-10-23
CN103367571B true CN103367571B (zh) 2017-12-01

Family

ID=49210920

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310079216.7A Expired - Fee Related CN103367571B (zh) 2012-03-26 2013-03-13 氮化镓基板及外延晶片

Country Status (3)

Country Link
US (1) US8853672B2 (zh)
JP (1) JP2013201326A (zh)
CN (1) CN103367571B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015083768A1 (ja) * 2013-12-05 2015-06-11 日本碍子株式会社 窒化ガリウム基板および機能素子
US10018579B1 (en) 2015-02-18 2018-07-10 Kla-Tencor Corporation System and method for cathodoluminescence-based semiconductor wafer defect inspection
CN105097893A (zh) * 2015-06-26 2015-11-25 苏州纳维科技有限公司 Iii族氮化物衬底以及制备工艺
CN106783579B (zh) * 2016-12-29 2019-12-13 苏州纳维科技有限公司 Iii族氮化物衬底及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100035591A (ko) * 2008-09-26 2010-04-05 스미토모덴키고교가부시키가이샤 질화갈륨계 에피택셜 웨이퍼, 및 에피택셜 웨이퍼를 제작하는 방법
CN101792929A (zh) * 2005-04-26 2010-08-04 住友电气工业株式会社 Iii族氮化物晶体基材和半导体设备
KR20110130502A (ko) * 2009-03-27 2011-12-05 도와 홀딩스 가부시키가이샤 Ⅲ족 질화물 반도체 성장용 기판, ⅲ족 질화물 반도체 에피택셜 기판, ⅲ족 질화물 반도체 소자 및 ⅲ족 질화물 반도체 자립 기판, 및 이들의 제조 방법

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9912583D0 (en) * 1999-05-28 1999-07-28 Arima Optoelectronics Corp A light emitting diode having a two well system with asymmetric tunneling
JP2001322899A (ja) 2000-05-11 2001-11-20 Matsushita Electric Ind Co Ltd 窒化ガリウム系化合物半導体基板及びその製造方法
JP3595277B2 (ja) * 2001-03-21 2004-12-02 三菱電線工業株式会社 ＧａＮ系半導体発光ダイオード
JP3975700B2 (ja) * 2001-07-18 2007-09-12 住友電気工業株式会社 化合物半導体の製造方法
JP3864870B2 (ja) 2001-09-19 2007-01-10 住友電気工業株式会社 単結晶窒化ガリウム基板およびその成長方法並びにその製造方法
JP3933592B2 (ja) * 2002-03-26 2007-06-20 三洋電機株式会社 窒化物系半導体素子
JP2004269313A (ja) 2003-03-07 2004-09-30 Hitachi Cable Ltd 窒化ガリウム結晶基板の製造方法
US7125801B2 (en) * 2003-08-06 2006-10-24 Matsushita Electric Industrial Co., Ltd. Method of manufacturing Group III nitride crystal substrate, etchant used in the method, Group III nitride crystal substrate, and semiconductor device including the same
JP4486435B2 (ja) * 2003-08-06 2010-06-23 パナソニック株式会社 Ｉｉｉ族窒化物結晶基板の製造方法、それに用いるエッチング液
US7273798B2 (en) * 2005-08-01 2007-09-25 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Gallium nitride device substrate containing a lattice parameter altering element
JP4811325B2 (ja) * 2007-04-05 2011-11-09 日立電線株式会社 Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法
JP4333820B1 (ja) * 2009-01-19 2009-09-16 住友電気工業株式会社 化合物半導体基板
JP5381439B2 (ja) * 2009-07-15 2014-01-08 住友電気工業株式会社 Ｉｉｉ族窒化物半導体光素子
JP4513927B1 (ja) * 2009-09-30 2010-07-28 住友電気工業株式会社 Ｉｉｉ族窒化物半導体基板、エピタキシャル基板及び半導体デバイス
JP5552873B2 (ja) * 2010-04-08 2014-07-16 日立金属株式会社 窒化物半導体基板、その製造方法及び窒化物半導体デバイス
JP2012074665A (ja) * 2010-09-01 2012-04-12 Hitachi Cable Ltd 発光ダイオード

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101792929A (zh) * 2005-04-26 2010-08-04 住友电气工业株式会社 Iii族氮化物晶体基材和半导体设备
KR20100035591A (ko) * 2008-09-26 2010-04-05 스미토모덴키고교가부시키가이샤 질화갈륨계 에피택셜 웨이퍼, 및 에피택셜 웨이퍼를 제작하는 방법
KR20110130502A (ko) * 2009-03-27 2011-12-05 도와 홀딩스 가부시키가이샤 Ⅲ족 질화물 반도체 성장용 기판, ⅲ족 질화물 반도체 에피택셜 기판, ⅲ족 질화물 반도체 소자 및 ⅲ족 질화물 반도체 자립 기판, 및 이들의 제조 방법

Also Published As

Publication number Publication date
US8853672B2 (en) 2014-10-07
CN103367571A (zh) 2013-10-23
US20130248820A1 (en) 2013-09-26
JP2013201326A (ja) 2013-10-03

Similar Documents

Publication Publication Date Title
JP4741506B2 (ja) 大面積で均一な低転位密度ＧａＮ基板およびその製造プロセス
CN100477089C (zh) 单晶氮化镓的晶体生长方法
US7351347B2 (en) Gallium-nitride deposition substrate, method of manufacturing gallium-nitride deposition substrate, and method of manufacturing gallium nitride substrate
KR20110088483A (ko) ＧａＮ 단결정 기판의 제조 방법 및 ＧａＮ 단결정 기판
JP6405309B2 (ja) 特定の結晶学的特徴を有するｉｉｉ−ｖ族基板材料および形成方法
KR20030025216A (ko) 단결정질화갈륨기판 및 그 성장방법 및 그 제조방법
JP2009132613A (ja) Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法、ｉｉｉ−ｖ族窒化物系半導体デバイス、ｉｉｉ−ｖ族窒化物系半導体基板のロット
US8110484B1 (en) Conductive nitride semiconductor substrate and method for producing the same
JP6704387B2 (ja) 窒化物半導体成長用基板及びその製造方法、並びに半導体デバイス及びその製造方法
JP2003327497A (ja) ＧａＮ単結晶基板、窒化物系半導体エピタキシャル基板、窒化物系半導体素子及びその製造方法
US10100434B2 (en) Nitride semiconductor single crystal substrate manufacturing method
CN103367571B (zh) 氮化镓基板及外延晶片
JP6152548B2 (ja) 酸化ガリウム基板及びその製造方法
JP5446945B2 (ja) 窒化物半導体単結晶及び窒化物半導体基板の製造方法
JP5931737B2 (ja) 光学素子の製造方法
CN103296171B (zh) 氮化镓基板以及使用了该氮化镓基板的光设备
JP2005340747A (ja) Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法、ｉｉｉ−ｖ族窒化物系半導体デバイス、ｉｉｉ−ｖ族窒化物系半導体基板のロット
US20230399770A1 (en) Group iii nitride crystal, group iii nitride semiconductor, group iii nitride substrate, and method for producing group iii nitride crystal
JP3772816B2 (ja) 窒化ガリウム結晶基板、その製造方法、窒化ガリウム系半導体素子および発光ダイオード
JP4921761B2 (ja) 酸化亜鉛単結晶基板の製造方法
US5571321A (en) Method for producing a gallium phosphide epitaxial wafer
JP2006306722A (ja) ＧａＮ単結晶基板の製造方法及びＧａＮ単結晶基板
JP2007063121A (ja) ＧａＮ自立基板の製造方法及びＧａＮ自立基板並びに青色ＬＥＤ
Krylyuk et al. Faceting control in core-shell GaN micropillars using selective epitaxy
WO2024004576A1 (ja) Ｉｉｉ族窒化物基板およびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: HITACHI METALS, LTD.

Free format text: FORMER OWNER: HITACHI CABLE CO., LTD.

Effective date: 20140321

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20140321

Address after: Tokyo, Japan

Applicant after: HITACHI METALS, Ltd.

Address before: Tokyo, Japan

Applicant before: Hitachi Cable Co.,Ltd.

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SCIOCS COMPANY LIMITED

Free format text: FORMER OWNER: HITACHI METALS, LTD.

Effective date: 20150813

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20150813

Address after: Ibaraki

Applicant after: Saikos Corp.

Address before: Tokyo, Japan

Applicant before: HITACHI METALS, Ltd.

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20160315

Address after: Tokyo, Japan

Applicant after: SUMITOMO CHEMICAL Co.,Ltd.

Address before: Ibaraki

Applicant before: Saikos Corp.

GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20171201