CN103354241B - 具有氧化物半导体薄膜层的层叠结构、层叠结构的制造方法、薄膜晶体管及显示装置 - Google Patents

具有氧化物半导体薄膜层的层叠结构、层叠结构的制造方法、薄膜晶体管及显示装置 Download PDF

Info

Publication number
CN103354241B
CN103354241B CN201310258582.9A CN201310258582A CN103354241B CN 103354241 B CN103354241 B CN 103354241B CN 201310258582 A CN201310258582 A CN 201310258582A CN 103354241 B CN103354241 B CN 103354241B
Authority
CN
China
Prior art keywords
film
indium oxide
stepped construction
crystal
coating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310258582.9A
Other languages
English (en)
Other versions
CN103354241A (zh
Inventor
江端一晃
笘井重和
霍间勇辉
松崎滋夫
矢野公规
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Idemitsu Kosan Co Ltd
Original Assignee
Idemitsu Kosan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Idemitsu Kosan Co Ltd filed Critical Idemitsu Kosan Co Ltd
Publication of CN103354241A publication Critical patent/CN103354241A/zh
Application granted granted Critical
Publication of CN103354241B publication Critical patent/CN103354241B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C23C14/086—Oxides of zinc, germanium, cadmium, indium, tin, thallium or bismuth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device

Abstract

一种层叠结构，其特征在于，其为包含氧化物层和绝缘层的层叠结构，其中，所述氧化物层的载流子浓度为1018/cm3以下，平均晶体粒径为1μm以上，所述氧化物层的晶体以柱状配置在所述绝缘层的表面。

Description

具有氧化物半导体薄膜层的层叠结构、层叠结构的制造方法、薄膜晶体管及显示装置
本发明是申请号为201180037647.6的发明专利的分案申请，母案的申请日为2011年12月27日，母案的发明名称为“具有氧化物半导体薄膜层的层叠结构以及薄膜晶体管”。
技术领域
本发明涉及具有氧化物半导体薄膜层的层叠结构以及使其用于沟道层的薄膜晶体管。
背景技术
电场效应型晶体管被广泛用作半导体存储器集成电路的单元电子元件、高频信号放大元件、液晶驱动用元件等，是目前被最多实用化的电子设备。
尤其，伴随近年来的显示装置的显著发展，不仅液晶显示装置(LCD)，甚至在电致发光显示装置(EL)、场发射显示器(FED)等各种显示装置中，作为对显示元件施加驱动电压而驱动显示装置的转换元件，也大多使用薄膜晶体管(TFT)。
近年来，作为比硅系半导体薄膜的稳定性更优异的物质，包含金属氧化物的透明半导体薄膜、特别是包含氧化锌晶体的透明半导体薄膜受到瞩目。
例如，在专利文献1、专利文献2等中公开了在高温下使氧化锌晶体化并构成薄膜晶体管的方法。另外，在获得薄膜晶体管的工序中，记载了如下实例：在使非晶质氧化物膜图案化后进行晶体化，从而实现高迁移率(专利文献3)。
另外，专利文献4中记载了如下内容：在使用In2O3的TFT中，期望的 是，施加热处理的工序前的氧化铟为非晶质，在施加热处理的工序后为晶体。然而，专利文献4中记载的将In2O3晶体用于沟道层的薄膜晶体管为常导通状态，由于进行晶体化的工序而有可能导致载流子浓度的上升、迁移率的下降。
现有技术文献 
专利文献
专利文献1：日本特开2003-86808号公报
专利文献2：日本特开2004-273614号公报
专利文献3：国际公开第2008/096768号小册子
专利文献4：日本特开2008-130814号公报
发明内容
本发明的目的在于提供氧化物薄膜的晶体配置的方向和粒径得到控制的、良好的氧化物薄膜。另外，本发明的目的在于，通过将上述氧化物薄膜用于TFT的沟道层，从而大幅改善TFT特性。
本发明人等发现：通过制作均匀的非晶质的氧化物薄膜，然后对非晶质薄膜进行加热处理(退火)而制得的晶体薄膜成为晶体配置的方向、晶体粒径均匀的晶体质半导体薄膜。还发现：若将这样的晶体质氧化物半导体薄膜用于薄膜晶体管的沟道层，则高电场效应迁移率、S值等的TFT特性得到大幅改善，从而完成本发明。
根据本发明，提供以下层叠结构、其制造方法、薄膜晶体管以及显示装置。
1、一种层叠结构，其特征在于，其为包含氧化物层和绝缘层的层叠结构，其中，
所述氧化物层的载流子浓度为1018/cm3以下，平均晶体粒径为1μm以上，
所述氧化物层的晶体以柱状配置在所述绝缘层的表面。
2、根据1所述的层叠结构，其特征在于，
构成所述氧化物层的材料为选自氧化铟、掺杂有Ga的氧化铟、掺杂有Al的氧化铟、掺杂有Zn的氧化铟、以及掺杂有Sn的氧化铟所组成的组中的材料。
3、根据2所述的层叠结构，其特征在于，
所述掺杂有Ga的氧化铟的原子比Ga/(Ga+In)为0.01～0.09。
4、根据2所述的层叠结构，其特征在于，
所述掺杂有Al的氧化铟的原子比Al/(Al+In)为0.01～0.05。
5、一种层叠结构的制造方法，其特征在于，是包含氧化物层和绝缘层的层叠结构的制造方法，所述层叠结构的制造方法具有如下工序：
(1)设置绝缘层的工序；
(2)在所述绝缘层上，按照在20×20μm2下的Rrms即 的范围的方式成膜氧化物薄膜的工序；以及
(3)在150～500℃下对所得的薄膜进行加热处理的工序。
6、根据5所述的层叠结构的制造方法，其特征在于，
在含有稀有气体、和选自水、氧气以及一氧化二氮中的一个以上的混合气体的气氛下进行所述氧化物层的成膜。
7、根据6所述的层叠结构的制造方法，其特征在于，
在至少含有水和稀有气体的的混合气体的气氛下进行所述氧化物层的成膜。
8、根据7所述的层叠结构的制造方法，其特征在于，
所述气氛中所含的水的比例以分压比计为0.1％～25％。
9、根据5～8中任一项所述的层叠结构的制造方法，其特征在于，
所述氧化物层由选自氧化铟、掺杂有Ga的氧化铟、掺杂有Al的氧化铟、掺杂有Zn的氧化铟以及掺杂有Sn的氧化铟所组成的组中的材料构成。
10、根据9所述的层叠结构的制造方法，其特征在于，
所述掺杂有Ga的氧化铟的原子比Ga/(Ga+In)为0.01～0.09。
11、根据9所述的层叠结构的制造方法，其特征在于，
所述掺杂有Al的氧化铟的原子比Al/(Al+In)为0.01～0.05。
12、根据5～11中任一项所述的层叠结构的制造方法，其特征在于，
利用如下所述的溅射方法进行所述工序(2)的氧化物层的成膜，
所述溅射方法如下所述：
将基板依次搬送至与隔开规定间隔并排设置在真空腔内的3个以上的靶材相对向的位置，在对所述各靶材由交流电源交替施加负电位及正电位的情况下，在分支连接了来自所述交流电源的输出的至少1个的2个以上的靶材之间，边进行施加电位的靶材的切换，边在靶材上产生等离子而在基板表面进行成膜。
13、根据12所述的层叠结构的制造方法，其特征在于，
使所述交流电源的交流功率密度为3W/cm2以上20W/cm2以下。
14、根据12或13所述的层叠结构的制造方法，其特征在于，
所述交流电源的频率为10kHz～1MHz。
15、一种层叠结构，其是通过5～14中任一项所述的制造方法制造的。
16、一种薄膜晶体管，其特征在于，以1～4及15中任一项所述的层叠结构中的氧化物层作为沟道层，
以绝缘层作为栅绝缘膜，
在所述氧化物层上具有至少含有SiNx的保护膜。 
17、一种显示装置，其特征在于，具有16所述的薄膜晶体管。
附图说明
图1为实施例1～3中在玻璃基板上成膜的薄膜刚刚堆积后的各薄膜的X射线图。
图2为实施例1～3中在玻璃基板上成膜的薄膜的加热处理(退火)后的各薄膜的X射线图。
图3为在玻璃基板上成膜的实施例1的薄膜的300℃×1h加热晶体化后的薄膜的SIM(扫描离子显微镜)图像(观察倍率10000倍、35μm见方的SIM图像的一部分放大图)。
图4为在玻璃基板上成膜的实施例1的薄膜的300℃×1h加热晶体化后的薄膜截面的TEM(透射电子显微镜)图像(观察倍率100000倍、1μm见方下观察的视野中的氧化物薄膜部分的一部分放大图)。
图5为比较例1中在玻璃基板上成膜的薄膜刚刚堆积后以及加热处理后的各薄膜的X射线图。
图6为在玻璃基板上成膜的比较例1的薄膜的300℃×1h加热晶体化后的薄膜的SIM(扫描离子显微镜)图像(观察倍率10000倍、35μm见方的SIM图像的一部分放大图)。
图7为在玻璃基板上成膜的比较例1的薄膜的300℃×1h加热晶体化后的薄膜截面的TEM(透射电子显微镜)图像(观察倍率100000倍、1μm见方下观察的视野中的氧化物薄膜部分的一部分放大图)。
图8为表示实施例14～18以及比较例8中使用的AC(交流)溅射装置的溅射源的要部的概略图。
图9为实施例19的薄膜的EBSP(Electron Back Scattering Pattern)的图像质量图像。
图10为基于实施例19的薄膜的EBSP的方位差数据。
图11为基于实施例19的薄膜的EBSP的方位图。
图12为实施例19的反极图上以点表示测定点的图。
图13为比较例9的薄膜的EBSP的图像质量图像。
图14为基于比较例9的薄膜的EBSP的方位差数据。
图15为基于比较例9的薄膜的EBSP的方位图。
图16为在比较例9的反极图上以点表示测定点的图。
图17为表示实施例28～33中制作的薄膜晶体管的形状的图。
图18为表示实施例28中制作的薄膜晶体管的传输特性的图表。
图19为实施例28中，薄膜刚刚堆积后以及加热处理(退火)后的X射线图。
图20为实施例28中，薄膜刚刚堆积后以及加热处理后的薄膜截面的TEM图像。
图21为表示实施例28中，加热晶体化后的薄膜的表面电位轮廓的图。
具体实施方式
以下，对于本发明的包含氧化物层和绝缘层的层叠结构、其制造方法、将其用于沟道层的薄膜晶体管以及显示装置的实施方式进行详细说明，但本发明并不限于下述实施方式和实施例。
本发明的层叠结构其特征在于，是包含氧化物层和绝缘层的层叠结构，前述氧化物层的载流子浓度为1018/cm3以下，平均晶体粒径为1μm以上，前述氧化物层的晶体以柱状配置在绝缘层的表面。
本发明的层叠结构中的氧化物层是，根据成膜时的条件来控制薄膜刚刚堆积后的无定形结构的同时，非晶质氧化物薄膜(以下，有时称为“非晶质薄膜”)被成膜在绝缘层上，然后使上述非晶质氧化物薄膜加热晶体化的晶体质氧化物半导体薄膜(以下，有时称为“晶体质半导体薄膜”或“晶体质氧化物薄膜”)。
这里，薄膜为非晶质，是指通过X射线晶体结构解析，观测到晕圈图案，并没确认到晶体结构。
另外，本发明的层叠结构中的晶体质氧化物半导体薄膜具有所谓的晶粒-亚晶结构，具有1μm以上的平均晶体粒径的晶体粒是指晶粒、以柱状配置在绝缘层的表面的晶体是指亚晶。
构成氧化物层的材料优选选自氧化铟、掺杂有Ga的氧化铟、掺杂有Al的氧化铟、掺杂有Zn的氧化铟以及掺杂有Sn的氧化铟中。另外，氧化物层只要主要由上述元素构成，则另外还可以含有不可避免的杂质。
通过在氧化铟中掺杂Ga、Al，晶格常数减少，因而In的5s轨道的堆叠变大，能够期待薄膜的迁移率上升。
若镓金属与铟金属的原子比Ga/(Ga+In)超过0.09，则掺杂Ga的氧化铟薄膜的晶体化温度上升，因而若进一步在溅射时导入水，则退火后的晶体化可能变得不充分。另外，若原子比Ga/(Ga+In)小于0.01，则利用掺杂Ga的晶格常数的减少受到抑制，有可能无法充分发挥掺杂Ga的效果。
从以上可知，在导入水进行成膜时，掺杂有Ga的氧化铟薄膜中的镓金属与铟金属的原子比优选原子比Ga/(Ga+In)为0.01～0.09、更优选Ga/(Ga+In)为0.02～0.085、进一步优选Ga/(Ga+In)为0.05～0.08。
若铝金属与铟金属的原子比Al/(Al+In)超过0.05，则Al可能析出在晶体粒界等而Al不固溶于In位点。另外，若原子比Al/(Al+In)小于0.01， 则利用掺杂Al的晶格常数的减少受到抑制，有可能无法充分发挥掺杂Al的效果。
从以上观点出发，本发明的氧化物层中的铝金属与铟金属的原子比Al/(Al+In)优选为0.01～0.05、更优选为0.01～0.04、进一步优选为0.01～0.03。
掺杂有Zn的氧化铟的原子比Zn/(Zn+In)优选为0.01～0.09，更优选为0.01～0.07。若掺杂有Zn的氧化铟薄膜中的铟金属与锌金属的原子比Zn/(Zn+In)超过0.09，则Zn可能析出在晶体粒界等而Zn不固溶于In位点。
掺杂有Sn的氧化铟的原子比Sn/(Sn+In)优选为0.001～0.05、更优选为0.002～0.02。同样地若掺杂有Sn的氧化铟薄膜中的锡金属与铟金属的原子比Sn/(Sn+In)超过0.05，则固溶于In的Sn发挥供体的作用，可能由于载流子浓度的上升而导致无法半导体化。
形成本发明的层叠结构中的绝缘层的材料没有特别限定，可以任意选择通常使用的材料。具体来说，可以使用例如，SiO2、SiNx、Al2O3、Ta2O5、TiO2、MgO、ZrO2、CeO2、K2O、Li2O、Na2O、Rb2O、Sc2O3、Y2O3、HfO2、CaHfO3、PbTi3、BaTa2O6、SrTiO3、Sm2O3、AlN等化合物。这些当中，优选SiO2、SiNx、Al2O3、Y2O3、HfO2、CaHfO3，更优选SiO2、SiNx、Y2O3、HfO2、CaHfO3。
另外，上述氧化物的氧数不必与化学计量比一致，例如，可以为SiO2也可以为SiOx。
绝缘层可以为层叠由不同材料形成的2层以上的绝缘膜的结构。另外，构成绝缘层的绝缘膜可以为晶体质、多晶体质、非晶质中的任一个，但优选工业上容易制造的多晶体质或非晶质。
氧化物层的载流子浓度需要为1018/cm3以下，优选为1013～1018/cm3，进一步优选为1014～1018/cm3，特别优选为1015～1018/cm3。若氧化物层的载流子浓度大于1018cm-3，则构成薄膜晶体管等元件时，发生漏电流。另外，由于成为常导通状态，或者on-off比变小，可能无法发挥良好的晶体管性能。进一步，若载流子浓度小于1013cm-3，则载体数少，因而可能无法作为TFT进行驱动。
氧化物层的载流子浓度可以通过孔效果测定方法进行测定。具体如实施例中的记载所述。
氧化物层(构成该氧化物层的氧化物半导体薄膜)的氧化物晶体粒子的平均晶体粒径需要为1μm以上，优选为1～27μm，更优选为1.3～27μm，特别优选为2.1～27μm。若氧化物层的平均晶体粒径小于1μm，则在薄膜堆积时有可能在膜中生成微晶体。另外，若平均晶体粒径超过27μm，则由于载体在晶体粒界发生散射的效果，有可能TFT特性产生不均。
本发明中，氧化物层(构成该氧化物层的氧化物半导体薄膜)的平均晶体粒径可以通过后述的电子背向散射图案(Electron BackScatteringPattern：EBSP)来测定。进行EBSP的方位角绘图，将以方位差15°以上的成分围成的区域作为晶体粒，对平均晶体粒径进行解析。具体的测定方法如在本实施例中的记载所述。
其中，氧化物层的平均晶体粒径可以通过扫描离子显微镜(SIM：Scanning Ion Microscopy)、扫描型电子显微镜(SEM：Scanning ElectronMicroscope)来检测35μm见方的框内观察到的晶体粒各自的最大直径，求出这些粒径的平均值，获得与通过上述EBSP得到的平均晶体粒径同样的结果。
SIM是如下所述的方法：将在通过聚焦离子束扫描试样时放出的二次电子作为信号进行可视化。相比于SEM图像，其组成对比、晶体方位对比更强的显现。另外，离子与试样的相互作用比电子更大，因而表面的信息更强地显现。
氧化物层(构成该氧化物层的氧化物半导体薄膜)的晶体需要以柱状配置在前述绝缘层的表面。氧化物半导体薄膜的晶体以柱状配置是指，通过透射电子显微镜(TEM：Transmission Electron Microscope)对基板至试样表面进行观察的晶体作为大致椭圆，其长径比为1.2以上，长径比的长边相对于基板为40°以上160°以下，该结构占通过截面TEM观察的图像(1μm见方的视野中的、氧化物半导体的部分)的12％以上。长径比的长边相对于基板，进一步优选为60°以上140°以下，特别优选为70°以上120°以下。
在TEM中，对加工变薄的试样照射电子射线，使透射或者衍射的电子射线成像，从而能够观察试样的微细结构。在高倍率观察中，能够看到晶体中的原子的排列(格子纹)(格子图像)。另外，还能够进行多晶体的观察、晶体的缺陷等的观察。进一步，可以通过电子射线衍射图形，进行物质的鉴定、晶体状态的解析。
物质若被照射电子，则放出元素特有的X射线(特性X射线)。通过对该X射线的能量进行解析，能够鉴定元素(能量分散X射线分光分析：EDX分析)。通过使电子射线变窄而进行扫描，能够看到每个元素的分布(面分析)。另外，通过对一点照射数十秒电子射线、解析被放出的X射线的强度，可知元素量的比(组成)(定量分析)。
在氧化物薄膜的晶体粒界中优选方位差2°以上且小于15°的晶体粒界占60％以上90％以下。进一步优选方位差2°以上且小于15°的晶体粒界占70％以上90％以下，特别优选方位差2°以上且小于15°的晶体粒界占75％以上90％以下。
例如在35μm见方的框内观测上述晶体粒界。
若方位差2°以上且小于15°的晶体粒界小于60％，则有可能氧缺陷多、薄膜中的载流子浓度大于1018cm-3。若方位差2°以上且小于15°的晶体粒界超过90％，则TFT特性(迁移率、阈值电压、S值等)可能不均。
氧化物薄膜的晶体粒界可以通过EBSP来进行检测。EBSP与扫描型电子显微镜(Scanning Electron Microscope：SEM)组合，操作电子射线的同时，对近似菊池图案进行解析，由此测定微观的晶体方位、晶体系。与获得平均信息的X射线衍射不同，得到每个晶体粒的信息。
另外，还可以通过晶体方位数据，对晶体粒的方位分布＝集合组织、晶体相分布进行解析。这里的近似菊池图案是指：对试样照射电子时，由反射电子被试样中的原子面衍射所产生的带状的图案。带的对称性与晶体系相对应，带的间隔与原子面间隔相对应。
通过EBSP测定获得的信息主要是以下4种。
(1)强度分布的信息：Image Quality(IQ)图、Confidence Index(CI)图等
(2)方位数据的信息：Inverse pole figure(IPF)图(方位图)、极图、反极图等
(3)方位差数据的信息：晶体粒界、残留应变图等
(4)相信息：由晶体系的不同导致的相图等
另外，氧化物薄膜的晶体粒界的势垒可以使用开尔文探针原子间力显微镜(Kelvin Probe Force Microscopy：KFM)进行测定。
KFM法如下所述：使导电性探针振动的同时对探针和试样间施加交流电压，检测静电力导致的悬臂的振动，从而测定表面电位。通过进行粒界附近的局部表面电位的测定，从而确定各个粒界中的势垒的高度。
在氧化物薄膜的25μm见方的测定区域中，表面电位的最大值与最小值的电位差(晶体粒界的势垒)优选为60mV以下，进一步优选为50mV以下，特别优选为30mV以下。若电位差超过60mV，则可能基板面内的TFT特性的不均变大。
氧化物层(氧化物半导体薄膜)可以通过使用包含构成上述氧化物层的氧化物的溅射靶材的溅射法来形成。
在后述的本发明的层叠结构的制造方法中详细说明氧化物层的制作方法。
对于本发明中的氧化物薄膜(氧化物层)所含的各元素的原子比，可以通过电感耦合等离子发光分析装置(ICP-AES)来定量分析含有元素而求出。
具体来说，若在使用ICP-AES的分析中，通过喷雾器使溶液试样成雾状，导入到氩气等离子(约6000～8000℃)中，则试样中的元素吸收热能而受到激发，轨道电子由基底状态移动到高能级的轨道。该轨道电子为10-7～10-8秒左右、移动到更低的能级的轨道。此时，使能量的差以光的形式放射并发光。该光表示元素固有的波长(谱线)，因而可以通过谱线的有无来确认元素的存在(定性分析)。
另外，各个谱线的大小(发光强度)与试样中的元素数成比例，因而通过与已知浓度的标准液相比，可以求出试样浓度(定量分析)。
将定性分析中所含有的元素确定后，通过定量分析求出含量，由该结果求出各元素的原子比。
如上所述，专利文献4中公开了刚刚堆积后制作非晶质薄膜，退火后使其晶体化的In2O3薄膜的TFT。
然而，并没有进行对DC溅射时的水导入成膜等的讨论，有可能在薄膜堆积时生成微晶体。若对生成微晶体的薄膜进行退火，则发生晶体的方位偏移等，成为氧缺陷多的薄膜，可能有TFT显示常导通状态的特性等情况。
另外，在构成氧化物层的氧化物薄膜堆积时生成微晶体的膜中，加热晶体化工序中从基板侧的晶体成长受到微晶体的阻碍，从基板表面至试样表面，晶体未以柱状配置，平均晶体粒径小于1μm。
因此，本发明的层叠结构的制造方法(以下，称为本发明的方法)，其特征在于，是包含氧化物层和绝缘层的层叠结构的制造方法，其具有如下工序：
(1)设置绝缘层的工序；
(2)在前述绝缘层上，按照在20×20μm2下的Rrms即 的范围的方式成膜前述氧化物薄膜的工序；以及
(3)在150～500℃下对所得的薄膜进行加热处理的工序。
通过使用具有上述工序的本发明的方法来制造层叠结构，能够获得具有氧化物层所优选的载流子浓度、优选的平均晶体粒径以及晶体以柱状配置的氧化物层的层叠结构。
(1)设置绝缘层的工序
本发明的方法中能够使用的绝缘层的构成如本发明的层叠结构的说明中的说明。另外，绝缘层的制作方法没有特别限定，使用公知的方法即可。绝缘层可以使单独的层，也可以是例如带有热氧化膜的导电性硅基板等的、热氧化膜起到栅绝缘膜(层叠结构中的绝缘层)的作用、并且导电性硅部起到栅电极的作用。
(2)在绝缘层上，按照在20×20μm2下的Rrms即 的范围的方式成膜氧化物薄膜的工序；
本发明的方法中的氧化物层(氧化物薄膜)在薄膜刚刚堆积后具有无定形结构，但该氧化物薄膜的表面粗糙度的均方根(Rrms(均方根粗糙度，root-mean-square-roughness))在氧化物薄膜的20×20μm2的区域，需要为 的范围，优选为的范围，特别优选为 的范围。在Rrms超过的情况下，可能从绝缘层基板 表面至试样表面，晶体未以柱状配置，无法获得良好的TFT特性。这里，氧化物薄膜(氧化物层)的晶体以柱状配置是基于如前所述地通过透射电子显微镜(TEM：Transmission Electron Microscope)对基板至试样表面观察后的结果来判定的。
氧化物薄膜的Rrms可以通过原子间力显微镜(AFM：AtomicForceMicroscope)进行检测。AFM是检测作用到探针和试样的原子间力的类型的显微镜。AFM探针被安装在悬臂弹簧(悬臂)的前端。以微小的力使该探针与试样表面接触，按照悬臂的弯曲量为一定的方式，反作用控制探针和试样间距离(Z)的同时在水平(X、Y)上扫描，由此使表面形状图像化。
为了将薄膜刚刚堆积后的氧化物薄膜的Rrms控制在优选在例如含有稀有气体、水、氧气以及一氧化二氮中的一个以上的混合气体的气氛下进行溅射，特别优选在含有水的混合气体的气氛下进行溅射。通过存在水分子、氧分子、一氧化二氮分子等分子，能够期待氧化物的晶体紊乱、非晶质性提高、Rrms降低。
本发明中的氧化物薄膜(氧化物层)堆积时的溅射气体(气氛)所含的水分压优选为0.1～25％。若水分压小于0.1％，则薄膜刚刚堆积后膜中生成微晶体，有可能Rrms大于若对生成微晶体的薄膜进行退火，则引起2次晶体化，产生晶体方位的偏移，因而缺陷变多，可能导致载流子浓度的上升、迁移率的下降。另外，若水分压超过25％，则膜密度的下降变得显著，因而In的5s轨道的堆叠变小，可能导致迁移率的下降。溅射时的气氛中的水分压更优选为0.7～13％、特别优选为1～6％。
溅射时的气氛中的氧气分压优选0％以上且小于30％。若气氛气体中的氧气分压为30％以上，则有可能迁移率下降、或载流子浓度变得不稳定。这被推定为是如下原因：若成膜时气氛气体中的氧气过多，则进入到晶格间的氧气变多而成为散射的原因，或者容易从膜中脱离而不稳定化。更优选的氧气分压为0～12％，进一步优选的氧气分压为0～8％。
通过本发明的方法获得的氧化物层优选由选自氧化铟、掺杂有Ga的氧化铟、掺杂有Al的氧化铟、掺杂有Zn的氧化铟以及掺杂有Sn的氧化铟所组成的组中的材料形成。
为了获得由上述材料形成的氧化物层，优选使用由具有上述组成的氧化物烧结体形成的靶材来进行溅射。
另外，掺杂有Ga的氧化铟的原子比Ga/(Ga+In)优选为0.01～0.09，更优选为0.02～0.085，特别优选为0.05～0.08。若掺杂有Ga的氧化铟薄膜中的镓金属与铟金属的原子比Ga/(Ga+In)超过0.09，则有可能作为掺杂剂的Ga凝集，Rrms增加。
掺杂有Al的氧化铟的原子比Al/(Al+In)优选为0.01～0.05，更优选为0.01～0.04，特别优选为0.01～0.03。同样地若掺杂有Al的氧化铟薄膜中的铝金属与铟金属的原子比Al/(Al+In)超过0.05，则有可能作为掺杂剂的Al凝集，Rrms增加。
另外，掺杂有Zn的氧化铟的原子比Zn/(Zn+In)优选为0.01～0.09，更优选为0.01～0.07。若掺杂有Zn的氧化铟薄膜中的铟金属与锌金属的原子比Zn/(Zn+In)超过0.09，则有可能Zn不固溶于In位点、Zn可能析出在晶体粒界等。
掺杂有Sn的氧化铟的原子比Sn/(Sn+In)优选为0.001～0.05、更优选为0.002～0.02。同样地若掺杂有Sn的氧化铟薄膜中的锡金属与铟金属的原子比Sn/(Sn+In)超过0.05，则固溶于In的Sn起到供体的作用，可能由载流子浓度的上升而导致无法半导体化。
为了降低溅射靶材的电阻值，可以按照相对于上述氧化物半导体靶材为3重量％以下的比例，含有Sn、Ti、Si、Ce、Zr等的能够取正4价的元素。特别是Sn，其使烧结密度提高、靶材的电阻降低的效果大。能够取正4价的元素的含量更优选为2重量％以下，特别优选为1质量％以下。若正4价元素的含量超过3重量％，则可能无法将氧化物半导体薄膜的载流子浓度控制为低浓度。
本发明的方法中的氧化物层的成膜能够适合通过例如，DC(直流)溅射、AC(交流)溅射、RF溅射、脉冲DC溅射法等来成膜。在利用DC溅射进行成膜的情况下，期待电源装置简洁化，在利用AC溅射进行成膜的情况下，期待工业上大面积均匀性优异、靶材的利用效率提高。在通过RF溅射进行成膜的情况下，即使靶材的电阻高也能够放电，因而期待溅射靶材的烧结条件变缓和。
通过溅射进行成膜时的基板温度优选为20～120℃、进一步优选为25～100℃、特别优选为25～90℃。若成膜时的基板温度高于120℃，则薄膜刚刚堆积后的膜中生成微晶体，加热晶体化后的薄膜的载流子浓度可能超过1018/cm3。另外，若成膜时的基板温度低于25℃则薄膜的膜密度降低，可能TFT的迁移率下降。
靶材以及基板间的距离相对于基板的成膜面，在垂直方向优选为1～15cm、进一步优选为2～8cm。在该距离小于1cm的情况下，到达基板的靶材构成元素的粒子的运动能量变大，可能无法获得良好的膜特性，而且可能产生膜厚以及电特性的面内分布。另一方面，若靶材与基板的间隔超过15cm，则到达基板的靶材构成元素的粒子的运动能量变得过小，无法获得致密的膜，可能无法获得良好的半导体特性。
氧化物薄膜的成膜期望在磁场强度为300～1500高斯的气氛下进行溅射。在磁场强度小于300高斯的情况下，等离子密度变低，因而在高电阻的溅射靶材的情况下可能无法溅射。另一方面，在磁场强度超过1500的情况下，膜厚以及膜中的电特性的控制性可能变差。
气体气氛的压力(溅射压力)只要在等离子能够稳定放电的范围就没有特别限定，优选为0.1～3.0Pa。进一步优选溅射压力为0.1～1.5Pa、特别优选为0.1～1.0Pa。在溅射压力超过3.0Pa的情况下，溅射粒子的平均自由工序变短，薄膜的密度可能下降。另外，在溅射压力小于0.1Pa的情况下，成膜时可能在膜中生成微晶体。另外，溅射压力是指，导入氩气、水、氧气等后的溅射开始时的体系内的全压。
另外，可以通过如下所述的交流溅射进行工序(2)的氧化物层的成膜。
将基板依次搬送至与隔开规定间隔并排设置在真空腔内的3个以上的靶材相对向的位置，对各靶材由交流电源交替施加负电位及正电位，在靶材上产生等离子而在基板表面进行成膜。
此时，在分支连接了来自多个交流电源的输出中的至少1个的2个以上的靶材之间，边进行施加电位的靶材的切换边进行成膜。即，使来自上述交流电源的输出的至少1个分支而连接到2个以上的靶材，边对相邻的靶材施加不同的电位边进行成膜。
另外，在通过交流溅射使氧化物层成膜的情况下，为了将薄膜刚刚堆积后的氧化物薄膜的Rrms控制在优选例如在含有稀有气体、和选自水、氧气以及一氧化二氮中的一种以上的混合气体的气氛中进行溅射，特别优选在含有水的混合气体的气氛下进行溅射。
如前所述，在通过AC溅射进行成膜的情况下，能够获得工业上大面积均匀性优异的氧化物层的同时，还能够期待靶材的利用效率的提高。
另外，若1边超过1m，则在大面积基板上进行溅射成膜的情况下，优选使用例如日本特开2005-290550号公报中记载的大面积生产用的AC溅射装置。
对于日本特开2005-290550号公报记载的AC溅射装置，具体来说，具有真空槽、配置在真空槽内部的基板支架、配置在与该基板支架相对向的位置的溅射源。图8表示AC溅射装置的溅射源的要部。溅射源具有多个溅射部，分别具有板状的靶材31a～31f，若将各靶材31a～31f被溅射的面作为溅射面，则各溅射部按照溅射面位于相同的平面上的方式配置。各靶材31a～31f被形成为具有长度方向的细长状，各靶材为相同形状，溅射面的长度方向的边缘部分(侧面)相互隔着规定间隔而平行配置。因此，相邻的靶材31a～31f的侧面是平行的。
在真空槽的外部配置有交流电源17a～17c，在各交流电源17a～17c的两个端子中，一方的端子被连接到相邻的两个电极中的一方的电极，另一方的端子被连接到另一方的电极。各交流电源17a～17c的两个端子输出正负不同的极性的电压，靶材31a～31f被密合安装到电极，因而相邻的两个靶材31a～31f由交流电源17a～17c施加相互不同极性的交流电压。因此，互相相邻的靶材31a～31f中，成为一方被配置成正电位时，另一方被配置为负电位的状态。
在与电极的靶材31a～31f相反侧的面上配置有磁界形成部件40a～40f。各磁界形成部件40a～40f分别具有外周与靶材31a～31f的外周大致相同大小的细长的环状磁石、和比环状磁石的长度更短的棒状磁石。
各环状磁石在对应的1个靶材31a～31f的正背面位置，相对于靶材31a～31f的长度方向平行地配置。如上所述，靶材31a～31f隔着规定间隔而平行配置，因而环状磁石也与靶材31a～31f同样地隔着间隔而配置。
AC溅射中，使用氧化物靶材时的交流功率密度优选为3W/cm2以上、20W/cm2以下。在功率密度小于3W/cm2的情况下，成膜速度变慢，在生产上并不经济。若超过20W/cm2，则有可能靶材破损。更优选的功率密度为4W/cm2～15W/cm2。
AC溅射时的水的分压优选为5×10-3～5×10-1Pa。在该分压小于5×10-3Pa的情况下，薄膜刚刚堆积后在膜中生成微晶体，有可能Rrms大于若该分压超过5×10-1Pa，则膜密度的下降变得显著，因而In的5s轨道的堆叠变小，可能导致迁移率的下降。溅射时的水的分压根据放电的功率密度的不同而不同，但若该功率密度为5W/cm2，则优选1×10-2Pa～1×10-1Pa的范围。
AC溅射的频率优选为10kHz～1MHz的范围。若该频率低于10kHz，则产生噪音的问题。若该频率超过1MHz，则等离子过于扩展，在期望的靶材位置以外的位置进行溅射，存在损害均匀性的情况。更优选的AC溅射的频率为20kHz～500kHz。
上述以外的溅射时的条件等从上述条件中适当选择即可。
(3)在150～500℃下对所得的薄膜进行加热处理的工序
工序(3)是对工序(1)及(2)中获得的非晶质氧化物薄膜进行加热处理(退火)，使其变为晶体质的工序。
通过在150～500℃下对上述工序(1)及(2)中获得的Rrms 的范围的非晶质氧化物薄膜进行加热，使薄膜晶体化而获得氧化物层(晶体质氧化物薄膜)。加热温度优选为150～400℃，更优选为200～350℃。若加热温度小于150℃，则有可能晶体化不充分，若加热温度超过500℃，则有可能导致元件的破坏。
加热(晶体化)时间通常为10分钟～3.5小时，优选为15分钟～2.5小时。
工序(1)及(2)中获得的非晶质氧化物薄膜通过实施上述加热处理(退火)，从而掺杂剂固溶于氧化铟晶体中，显示出方锰铁矿的单一相。
使氧化物层晶体化的时机优选在保护膜形成前。若使晶体化前的非晶质薄膜曝露在等离子中，则有可能因为等离子损害而给其后的晶体化过程带来不良影响，在膜中产生晶格缺陷等。
非晶质氧化物薄膜的加热处理(退火)时的气氛没有特别限定，但从载 体控制性的观点出发，优选大气气氛、氧气流通气氛。加热处理工序可以在氧气的存在下或不存在下使用灯退火装置、激光退火装置、热等离子装置、热风加热装置、接触加热装置等。
在将氧化物薄膜刚刚堆积后的无定形结构的Rrms控制在的范围后进行加热晶体化的氧化物薄膜(氧化物层)中，从基板表面至试样表面，晶体以柱状配置。
对于晶体以柱状配置的氧化物薄膜，其晶体的方位偏移小且膜中的陷阱密度小，因而电场效应迁移率提高，并且，能够再现性良好地形成S值良好的TFT。
另外，氧缺损少，因而能够将载流子浓度控制在1018/cm3以下。
另外，在薄膜堆积时导入水而抑制微晶体的生成的膜中，加热处理工序中晶体从基板侧以柱状成长。在基板表面配置了柱状的晶体的膜中，加热晶体化工序中晶体成长由于膜中的微晶体而未受到阻碍，因而与未进行水导入的薄膜相比，晶体粒径变大，平均晶体粒径成为1μm以上。
加热晶体化后的氧化物半导体薄膜(氧化物层)中的平均晶体粒径优选为1～27μm。进一步优选薄膜的平均晶体粒径为1.3～27μm、特别优选为2.1～27μm。在平均晶体粒径小于1μm的情况下，有可能薄膜堆积时在膜中生成微晶体。另外，若平均晶体粒径超过27μm，则由于载体在晶体粒界散射的效果，有可能TFT特性产生不均。
本发明中在获得刚刚堆积后Rrms成为的范围的非晶质膜之后，通过加热处理(退火)使其晶体化。晶体化后的氧化物薄膜(氧化物层)成为基本上由In2O3的方锰铁矿结构形成的薄膜。另外，“基本上由In2O3的方锰铁矿结构形成”是指，本发明中的氧化物层(晶体质氧化物薄膜)中，本发明的效果由方锰铁矿结构引起，或所得的晶体质氧化物薄膜中的晶体结构的70％以上(优选80％以上、进一步优选85％以上)为方锰铁矿结构。
另外，通过本发明的方法获得的层叠结构中的氧化物层(氧化物薄膜)为包含铟及氧的薄膜、包含铟、氧及镓的薄膜、包含铟、氧及铝的薄膜、包含铟、氧及锌的薄膜或铟、包含氧及锡的薄膜，但若主要通过上述元素构成，则还可以含有不可避免的杂质。其中，晶体结构期望基本上仅由氧 化铟的方锰铁矿结构构成。
在氧化物薄膜(氧化物层)堆积时使Rrms为的范围后，通过加热处理(退火)使其晶体化而获得的氧化铟的方锰铁矿结构的薄膜中，从基板界面至薄膜表面配置有柱状的晶体，因而获得良好的TFT特性。
本发明中的氧化物薄膜(氧化物层)包含显示方锰铁矿结构的氧化铟可以通过X射线衍射测定(XRD测定)来确认。
另外，若X射线入射到原子规则排列的晶体，则观察到在特定方向上强的X射线，产生衍射现象。由于若在各个位置散射的X射线的光路差成为X射线的波长的整数倍，则波的位相一致，因而其可以通过波的振幅变大来说明。
物质由于制成各自具有特有的规则性的晶体，因而在X射线衍射中可以检测化合物的种类。另外，还可以进行晶体的大小(晶体的秩序性)、材料中存在的晶体的方位的分布状态(晶体取向)、对晶体施加的残留应力的评价。
本发明的方法中获得的氧化物层(氧化物薄膜)的密度优选为6.2g/cm3以上、更优选为6.4g/cm3以上。若密度低于6.2g/cm3，承担载体的传导的In的5S轨道的堆叠变小，因而迁移率可能下降。
本发明的方法中的氧化物层(氧化物薄膜)期望密度高，特别优选为6.2g/cm3以上7.1g/cm3以下。
通过上述本发明中任一个制造方法制造的层叠结构具有与前述本发明的层叠结构同样的结构和特性。
前述本发明的氧化物薄膜及通过上述本发明的制造方法制造的层叠结构可以用于薄膜晶体管。特别是，可以将层叠结构中的氧化物层作为沟道层使用。
本发明的薄膜晶体管，其特征在于，将上述本发明的层叠结构中的氧化物层作为沟道层，将绝缘层作为栅绝缘膜，在前述氧化物层上具有含有例如SiNx等的保护膜。
本发明的薄膜晶体管中的沟道层包含本发明的层叠结构中的氧化物层，其构成等如上所述。
本发明的薄膜晶体管中的栅绝缘膜包含本发明的层叠结构中的绝缘 层，其构成如上所述。
本发明的层叠结构中的氧化物层为控制了晶体的配置方向和粒径的晶体质氧化物薄膜，在将其适用于沟道层的情况下，具有如下优点：即使通过CVD等的制造过程也不易产生氧缺损，不会引起TFT特性的劣化。
本发明的薄膜晶体管中的沟道层的膜厚通常为10～300nm、优选为20～250nm、更优选为30～200nm、进一步优选为35～120nm、特别优选为40～80nm。在沟道层的膜厚小于10nm的情况下，由于大面积成膜时的膜厚的不均匀性，有可能所制作的TFT的特性在面内变得不均匀。另一方面，在膜厚超过300nm的情况下，成膜时间变长，有可能无法在工业上采用。
本发明的薄膜晶体管中的沟道层通常在N型区域使用，还可以与P型Si系半导体、P型氧化物半导体、P型有机半导体等的各种P型半导体组合而用于PN接合型晶体管等的各种半导体设备中。
本发明的薄膜晶体管中的保护膜特别优选含有SiNx。SiNx与SiO2相比，能够形成致密的膜，因而具有TFT的劣化抑制效果高的优点。
保护膜可以层叠到上述沟道层而形成。
通过使用包含上述本发明的层叠结构中的氧化物层的沟道层，不需要缓冲层，可以直接在沟道层设置保护膜。因此，还可以使制造工序简略化。
保护膜除了含有SiNx以外，还可以含有例如SiO2、Al2O3、Ta2O5、TiO2、MgO、ZrO2、CeO2、K2O、Li2O、Na2O、Rb2O、Sc2O3、Y2O3、HfO2、CaHfO3、PbTi3、BaTa2O6、Sm2O3、SrTiO3或AlN等的氧化物等，优选基本上仅由SiNx形成。这里，“基本上仅由SiNx形成”是指，构成本发明的薄膜晶体管中的保护层的薄膜的70wt％以上(优选80wt％以上、进一步优选85wt％以上)为SiNx。
另一方面，作为形成保护膜的前阶段的处理，优选对氧化物半导体膜实施臭氧处理、氧气等离子处理、二氧化氮等离子处理、或一氧化二氮等离子处理。这样的处理只要在形成氧化物半导体膜后，形成保护膜前，可以在任意时机进行。其中，期望在形成保护膜之前立即进行。通过进行这样的前处理，能够抑制氧化物半导体膜中的氧缺陷的发生。
另外，若在TFT驱动中氧化物半导体膜中的氢气扩散，则引起阈值电压的位移，TFT的可靠性可能下降。通过对氧化物半导体膜，实施臭氧处 理、氧气等离子处理、二氧化氮等离子处理、或一氧化二氮等离子处理，晶体结构中In-OH键被稳定化，能够抑制氧化物半导体膜中的氢气的扩散。
栅绝缘膜可以通过例如等离子CVD(Chemical Vapor Deposition；化学气相生长)法来形成。通过等离子CVD法形成栅绝缘膜，在其上成膜氧化物半导体层的情况下，栅绝缘膜中的氢气扩散到氧化物半导体层，有可能导致氧化物半导体层的晶体性的下降、TFT的可靠性下降。
为了防止氧化物半导体层的晶体性的下降、TFT的可靠性下降，优选在成膜氧化物半导体层之前，对栅绝缘膜实施臭氧处理、氧气等离子处理、二氧化氮等离子处理、或一氧化二氮等离子处理。通过进行这样的前处理，能够防止氧化物半导体膜的晶体性的下降、TFT的可靠性下降。
栅绝缘膜的膜厚通常为5～400nm、优选为50～300nm。
形成本发明的薄膜晶体管中的漏电极、源电极以及栅电极的各电极的材料没有特别限定，可以任意选择通常使用的材料。例如，还可以使用ITO、IZO、ZnO、SnO2等透明电极、Al、Ag、Cu、Cr、Ni、Mo、Au、Ti、Ta等金属电极、或含有它们的合金的金属电极。
漏电极、源电极以及栅电极的各电极还可以为使不同的2层以上的导电层层叠而成的多层结构。特别是源和漏电极对低电阻布线的要求强，因而可以用Ti、Mo等的密合性优异的金属将Al、Cu等良导体夹持而使用。
本发明的薄膜晶体管还可以适用于电场效应型晶体管、逻辑电路、存储器电路、差动放大电路等各种的集成电路。进一步，除了电场效应型晶体管以外，还可以适用于静电诱发型晶体管、肖特基势垒型晶体管、肖特基二极管、电阻元件。
本发明的薄膜晶体管的构成可以无限制地利用底格栅、底部接触、顶部接触等公知的构成。
特别是底格栅构成能够获得相比无定形硅、ZnO的薄膜晶体管更高的性能，因而是有利的。底格栅构成容易减少制造时的掩模个数、容易减少大型显示器等的用途的制造成本，因而优选。
本发明的薄膜晶体管可以适合用于显示装置。
作为大面积的显示器用，特别优选沟道H型的底格栅构成的薄膜晶体 管。沟道H型的底格栅构成的薄膜晶体管在光刻工序时的光掩模数少且可以以低成本制造显示器用面板。其中，沟道H型的底格栅构成顶部接触构成的薄膜晶体管由于迁移率等特性良好且容易工业化，因而特别优选。
实施例
实施例1～13
[1]孔效果测定用元件、XRD评价用元件、AFM评价用元件、SIM评价用元件、截面TEM评价用元件的制作
在磁控管溅射装置中装载包含表1所示的组成的氧化物的4英寸靶材，作为基板(层叠结构中的绝缘层)分别装载载玻片(Corning社制#1737)。通过DC磁控管溅射法，在下述条件下在载玻片上成膜膜厚50nm的非晶质膜。在成膜时，按照表1所示的分压比导入Ar气体、O2气体、以及H2O气体。在大气中在300℃下对形成了非晶质膜的基板进行1小时加热，使非晶质膜分别晶体化而形成氧化物半导体膜(层叠结构中的氧化物层)。
另外，通过ICP-AES分析，确认了晶体化氧化物薄膜所含的各元素的原子比与溅射靶材相同。
将孔效果测定用元件放置于Resi Test8300型(TOYO Corporation制)，在室温下评价了孔效果。表1示出结果。
溅射条件如下所述。
基板温度：25℃
到达压力：8.5×10-5Pa
气氛气体：Ar气体、O2气体、H2O气体(分压参照表1)
溅射压力(全压)：0.4Pa
投入电力：DC100W
S(基板)-T(靶材)距离：70mm
[2]薄膜晶体管的制作
在与上述[1]相同的溅射条件下，使用了在基板上带有膜厚100nm的热氧化膜的导电性硅基板。热氧化膜作为栅绝缘膜(层叠结构中的绝缘层)起作用，导电性硅部作为栅电极起作用。
在表1所示的条件下在栅绝缘膜上溅射成膜，制作了膜厚50nm的非晶 质薄膜。作为抗蚀剂使用OFPR#800(东京应化工业株式会社制)，进行涂布、预烘焙(80℃、5分钟)、曝光。显影后，进行后烘焙(120℃、5分钟)，使用草酸进行蚀刻，图案化成期望的形状。然后在热风加热炉内在300℃下进行1小时加热处理(退火处理)，使薄膜晶体化。
然后，通过溅射成膜对Mo(200nm)进行成膜。通过沟道H，将源/漏电极图案化成期望的形状。然后，通过等离子CVD法(PECVD)对SiNx进行成膜而形成保护膜。使用氟酸将接触孔开孔，制作薄膜晶体管。
[3]薄膜晶体管的电场效应迁移率(μ)、S值以及阈值电压(Vth)的测定
对于所制作的薄膜晶体管，评价电场效应迁移率(μ)、S值以及阈值电压(Vth)。这些特性值如下测定：使用半导体参数分析仪(KeithleyInstruments Inc制4200SCS)，在室温、遮光环境下(屏蔽盒内)进行测定。另外，漏电压(Vd)为10V。表1示出结果。
[4]基于XRD(X射线衍射测定)的晶体性评价 
对于在玻璃基板上成膜的薄膜，通过X射线衍射测定装置(Rigaku制Ultima-III)检测晶体结构。将实施例1～3的薄膜刚刚堆积后的X射线图分别示于图1。
在薄膜刚刚堆积后未观测到衍射峰，确认为非晶质。另外，在大气下进行300℃×1h加热处理(退火)后，观测到衍射峰，可知进行晶体化。将实施例1～3的加热处理(退火)后的X射线图分别示于图2。
分析图后的结果，在实施例1～3的晶体化后的薄膜中，仅观测到氧化铟的方锰铁矿结构。该晶体结构可以通过JCPDS(Joint Committee ofPowder Diffraction Standards；粉末衍射标准联合委员会)卡进行确认。氧化铟的方锰铁矿结构为JCPDS卡No.06-0416。
对于实施例4～13的薄膜，与实施例1～3同样地在薄膜刚刚堆积后为非晶质，在大气下进行300℃×1h退火后仅观测到氧化铟的方锰铁矿结构。
上述XRD的测定条件如下所述。
装置：(株)Rigaku制Ultima-III
X射线：Cu-Kα射线(波长通过石墨单色器进行单色化)
2θ-θ反射法、连续扫描(1.0°/分钟)
试样间隔：0.02°
开口DS、SS：2/3°、RS：0.6mm
[5]基于AFM(原子间力显微镜)的氧化物薄膜的表面粗糙度的均方根(Rrms(均方根粗糙度))的评价
对于在玻璃基板上制作的实施例1的薄膜，使用AFM装置(JSPM-4500、日本电子制)，对氧化物薄膜的薄膜刚刚堆积后的表面测定20μm×20μm见方的Rrms，结果为非常平坦。对于实施例2～13的Rrms的结果，示于表1。
[6]基于SIM(扫描离子显微镜；Scanning Ion Microscopy)的晶体粒径评价
对于在玻璃基板上制作的实施例1的薄膜，实施SIM测定。装置利用日立制聚焦离子束加工观察装置FB-2100，加速电压为40kV。
图3示出实施例1的300℃×1h加热晶体化后的结果(图3是观察倍率为×10000、35μm见方的SIM图像的一部分放大图。)。
观测到晶体粒，平均晶体粒径为2.1μm。
对于氧化物半导体薄膜的平均晶体粒径，检测在35μm见方的框内观察的晶体粒各自的最大直径，以这些粒径的平均值求出。对于实施例2～13的平均晶体粒径，示于表1。
[7]基于截面TEM(透射电子显微镜；Transmission ElectronMicroscope)的晶体形态评价
对于在玻璃基板上制作的实施例1的薄膜，实施了截面TEM测定。装置利用日立制电场放出型透射电子显微镜HF-2100，加速电压为200kV。
将实施例1的300℃×1h加热晶体化后的薄膜截面的TEM图像示于图4(图4是观察倍率为×100000、1μm见方下观察视野中的氧化物薄膜部分的一部分放大图。)。
如图4所示，观测到从基板表面至试样表面配置有柱状的晶体的状态。
对于实施例2～13，观测到从基板表面至试样表面配置有柱状的晶体的状态。
比较例1～7
除了将在氧化物半导体膜的成膜中使用的靶材、以及其溅射条件以及加热处理(退火)条件变为具有表2中记载的组成的靶材及条件以外，与实 施例1同样地，制作薄膜晶体管以及薄膜评价用元件，进行评价。结果示于表2。
[1]基于XRD的晶体性评价 
在与实施例同样的条件下在玻璃基板上成膜的薄膜，对于薄膜刚刚堆积后以及加热处理后，通过X射线衍射测定装置(Rigaku制Ultima-III)，检测晶体结构。将比较例1的薄膜的X射线图分别示于图5。
在薄膜刚刚堆积后观测到衍射峰，可知进行晶体化。另外，在大气下进行300℃×1h退火后衍射峰的半值宽度变宽。
分析图后，其结果为比较例1的薄膜中仅观察到氧化铟的方锰铁矿结构。
对于比较例4、6，在薄膜刚刚堆积后为非晶质，在大气下进行300℃×1h加热处理(退火)后晶体化，仅观测到氧化铟的方锰铁矿结构。
[2]基于AFM的氧化物薄膜的Rrms的评价
对在玻璃基板上制作的比较例1的氧化物薄膜的薄膜刚刚堆积后的表面，利用AFM装置(JSPM-4500、日本电子制)测定20μm×20μm见方的Rrms，结果为可知比实施例更粗。对于比较例2～7的Rrms的结果，示于表2。
[3]基于SIM的晶体粒径评价
对于在玻璃基板上制作的比较例1的薄膜，在与实施例同样的测定条件下实施SIM测定。装置利用日立制聚焦离子束加工观察装置FB-2100，加速电压为40kV。
图6示出比较例1的300℃×1h加热处理后的结果(图6是观察倍率为×10000、35μm见方的SIM图像的一部分放大图)。
观测到晶体粒，平均晶体粒径为0.57μm。
对于氧化物半导体薄膜的平均晶体粒径，检测在35μm见方的框内观察的晶体粒各自的最大直径，以这些粒径的平均值求出。对于比较例2～7的平均晶体粒径，示于表2。平均晶体粒径小于1μm。
[4]基于截面TEM的晶体形态评价
对于在玻璃基板上制作的比较例1的薄膜，在与实施例同样的测定条件下实施截面TEM测定。装置利用日立制电场放出型透射电子显微镜 HF-2100，加速电压为200kV。
图7示出比较例1的300℃×1h加热处理后的薄膜截面的TEM图像(图7是观察倍率为×100000、1μm见方下观察的视野中氧化物薄膜部分的一部分放大图)。
如图7所示，在膜中观测到微晶体。对于比较例2～7，与比较例1同样地在膜中观测到微晶体。
[5]元件的评价 
将孔效果测定用元件放置于Resi Test8300型(TOYO Corporation制)，在室温下评价了孔效果。表2示出结果。比较例1～7的载流子浓度超过1018cm-3，可知为氧缺陷多的薄膜。
另外，对于所制作的薄膜晶体管，使用半导体参数分析仪(KeithleyInstruments Inc制4200SCS)，在室温、遮光环境下(屏蔽盒内)进行测定。另外，漏电压(Vd)为10V。结果示于表2。如表2所示，对于比较例1～7的元件，由于载流子浓度超过1018cm-3，则获得常导通状态的特性。
[表1-1]
[表1-2]
[表2]
实施例14
使用在日本特开2005-290550号公报中公开的成膜装置，在表3所示的条件下进行AC溅射，在下述条件下使非晶质膜成膜，进行加热处理，除此之外与实施例1同样地，制作薄膜晶体管及薄膜评价用元件，进行评价。结果示于表3。
AC溅射使用图8所示的装置进行。
使用Zn/(Zn+In)＝0.04、宽200mm、长1700mm、厚10mm的6个靶材31a～31f，按照与基板(未图示)的宽度方向平行、距离为2mm的方式，配置各靶材31a～31f。磁界形成部件40a～40f的宽度与靶材31a～31f相同，为200mm。分别按照99∶1的流量比，将作为溅射气体的Ar和H2O从气体供给体系导入到体系内。此时的成膜气氛为0.5Pa。交流电源的功率为3W/cm2(＝10.2kW/3400cm2)，频率为10kHz。
在以上条件下进行10秒成膜，若测定所得的铟锌氧化物(IZO)的膜厚，则为15nm。成膜速度为90nm/分钟，为高速，适合量产。另外，将由此获得的带有IZO的玻璃基板放入电炉，在空气中400℃、15分的条件下进行热处理后，切成1cm2的尺寸，进行利用4探针法的孔测定。其结果是，载流子浓度成为1.5×1016cm-3，能够确认充分进行半导体化。
实施例15～实施例18
如后附表那样，变更靶材组成和溅射条件，除此之外与实施例14同样地，获得半导体薄膜。另外，与实施例14同样地，制作薄膜晶体管及薄膜评价用元件，与实施例14同样地进行评价。孔测定的结果是确认到任一个都进行半导体化。结果示于表3。
比较例8
使输出功率(交流功率密度)增加到22W/cm2，进行高速成膜。由此成膜速度为75nm/分钟，但在该薄膜中试样表面未配置柱状的晶体，载流子浓度为7.5×1018cm-3，未进行半导体化。
[表3]
实施例19～27
[1]EBSP测定用元件、孔效果测定用元件、XRD评价用元件、AFM评价用元件、截面TEM评价用元件的制作
在磁控管溅射装置中装载表4所示的组成的4英寸靶材，作为基板，装载带有膜厚100nm的热氧化膜的导电性硅基板、导电性硅基板、载玻片(Corning社制#1737)。通过CVD，在导电性硅基板上形成100nm的SiOx作为绝缘层。然后，如表4所示，对绝缘层，实施了臭氧处理、氧气等离子处理或二氧化氮等离子处理。
通过DC磁控管溅射法，按照下述条件使带有膜厚100nm的热氧化膜的导电性硅基板、带有通过CVD成膜的膜厚100nm的SiOx的导电性硅基板、在载玻片上成膜膜厚50nm的非晶质膜。在成膜时，按照表4所示的分压比，导入Ar气体、O2气体、以及H2O气体。
在表4所示的氧气分压、升温速度、加热处理温度、加热处理时间下，对于处理了非晶质膜的基板，使非晶质膜分别进行晶体化，形成氧化物半导体膜。
另外，通过ICP-AES分析，确认到晶体化氧化物薄膜所含的各元素的原子比与溅射靶材相同。
对于孔效果测定用元件，使用在玻璃基板上成膜的基板，放置到ResiTest8300型(TOYO Corporation制)，在室温下评价孔效果。
溅射条件如下所述。
基板温度：参照表4
到达压力：8.5×10-5Pa
气氛气体：Ar气体、O2气体、H2O气体(分压参照表4)
溅射压力(全压)：0.4Pa
投入电力：DC100W
S(基板)-T(靶材)距离：70mm
[2]薄膜晶体管的制作
作为基板，使用带有膜厚100nm的热氧化膜(SiOx)的导电性硅基板、或带有通过CVD成膜的膜厚100nm的SiOx的导电性硅基板。SiOx膜作为栅绝缘膜起作用，导电性硅部作为栅电极起作用。然后，如表4所示，对SiOx膜实施了臭氧处理、氧气等离子处理或二氧化氮等离子处理。
在实施了处理的栅绝缘膜上，按照表4所示的条件再次溅射成膜，制作了膜厚50nm的非晶质薄膜。作为抗蚀剂，使用OFPR#800(东京应化工 业株式会社制)，进行涂布、预烘焙(80℃、5分钟)、曝光。显影后，进行后烘焙(120℃、5分钟)，使用草酸进行蚀刻，图案化成期望的形状。然后，在表4所示的氧气分压、升温速度、加热处理温度、加热处理时间下进行退火处理，使其晶体化。
另外，通过ICP-AES分析，确认晶体化氧化物薄膜所含的各元素的原子比与溅射靶材相同。
溅射条件如下所述。
基板温度：参照表4
到达压力：8.5×10-5Pa
气氛气体：Ar气体、O2气体、H2O气体(分压参照表4)
溅射压力(全压)：0.4Pa
投入电力：100W
S(基板)-T(靶材)距离：70mm
然后，通过溅射成膜，使Mo(200nm)成膜。通过沟道H，将源/漏电极图案化成期望的形状。进一步作为如表4所示地形成保护膜的前阶段的处理，对氧化物半导体膜，实施了臭氧处理、氧气等离子处理或二氧化氮等离子处理。
在氧化物半导体层的处理后通过等离子CVD法(PECVD)使SiNx成膜，形成保护膜。使用氟酸，使接触孔开孔，制作了薄膜晶体管。
[3]薄膜晶体管的电场效应迁移率(μ)、S值以及阈值电压(Vth)的测定
对于所制作的薄膜晶体管，评价了电场效应迁移率(μ)、S值以及阈值电压(Vth)。使用半导体参数分析仪(Keithley Instruments Inc制4200SCS)，在室温、遮光环境下(屏蔽盒内)进行测定。另外，漏电压(Vd)为10V。结果示于表4。
[4]基于EBSP的晶体粒界的评价
对于在带有膜厚100nm的热氧化膜(SiOx)的导电性硅基板、或带有通过CVD进行成膜的膜厚100nm的SiOx的导电性硅基板上成膜的薄膜，通过EBSP装置(EDAX(TSL)社制Hikari High Speed EBSD Detector、OIM解析软件ver.5.2)检测晶体粒界。使用加速电压8kV的电子束。
图9示出实施例19的薄膜的EBSP的图像质量图像(IQ图像)。由图9可 知在晶体粒内观察到微细的结构。测定区域为40μm×40μm、步长为0.2μm。
为了对晶体粒内的微细结构进行解析，进行EBSP的方位角标记，分离成方位差2°以上且小于5°、5°以上且小于15°、15°以上且小于180°的3个。图10示出方位差数据。
将由方位差15°以上的成分围成的区域作为晶体粒，解析平均晶体粒径，结果是平均晶体粒径为10.6μm。对于实施例20～27，平均晶体粒径为1.0μm以上。
可知，晶体粒界内主要观测到2°以上且小于5°、5°以上且小于15°的粒界。算出各个粒界在全部粒界中所占的比例，方位差2°以上且小于5°的为43.5％、5°以上且小于15°的为36.0％、15°以上且小于180°的为20.5％。由以上结果可知，全晶体粒界中2°以上且小于15°的粒界所占的比例为79.5％。
对于实施例20～27，算出方位差为2°以上且小于15°的粒界在全部晶体粒界中所占的比例，结果是60％以上90％以下。
图11示出实施例19的薄膜的EBSP的方位图。测定区域为40μm×40μm、步长为0.2μm。以与方位差为2°以上且小于5°、5°以上且小于15°、15°以上且小于180°的晶体粒界相对应的形态，观测到(111)、(001)、(101)面的致密的晶体粒的结构和晶体方位。
图12示出在实施例19的反极图上以测定点作为点表示的图。可知，与方位图所表示的同样地，观测到(111)、(001)、(101)面的取向。
[5]基于XRD的晶体性评价 
对于在实施例19～27的玻璃基板上成膜的薄膜，通过X射线衍射测定装置(Rigaku制Ultima-III)，检测晶体结构。
薄膜刚刚堆积后，未观测到衍射峰，确认为非晶质。另外，在表4的条件下退火后观测到衍射峰，可知进行晶体化。
分析图的结果是，在实施例19～27的晶体化后的薄膜中，仅观测到氧化铟的方锰铁矿结构。该晶体结构可以通过JCPDS卡进行确认。氧化铟的方锰铁矿结构为JCPDS卡No.06-0416。
上述XRD的测定条件如下所述。
装置：(株)Rigaku制Ultima-III
X射线：Cu-Kα射线(波长通过石墨单色器进行单色化)
2θ-θ反射法、连续扫描(1.0°/分钟)
试样间隔：0.02°
开口DS、SS：2/3°、RS：0.6mm
[6]基于AFM的氧化物薄膜的Rrms的评价
对于在玻璃基板上制作的实施例19的薄膜，通过AFM装置(JSPM-4500、日本电子制)，测定氧化物薄膜的薄膜刚刚堆积后的表面的20μm×20μm见方的Rrms，结果为非常平坦。对于实施例20～27的Rrms的结果，也示于表4。
[7]基于截面TEM的晶体形态评价
对于在玻璃基板上制作的实施例19～27的薄膜，实施了截面TEM测定。装置利用日立制电场放出型透射电子显微镜HF-2100，加速电压为200kV。
与实施例1～18同样地，观测到从基板表面至试样表面配置有柱状的晶体的状态。
[表4-1]
[表4-1]
[表4-2]
[表4-2]
比较例9～13
[1]薄膜晶体管以及薄膜评价用元件的制作
将用于氧化物半导体膜的成膜的靶材、以及其溅射条件及退火条件变为具有表5中记载的组成的靶材以及条件，除了未对氧化物半导体膜实施臭氧处理、氧气等离子处理或二氧化氮等离子处理以外，与实施例19～27 同样地制作薄膜晶体管以及薄膜评价用元件，进行了评价。表5示出结果。
[2]基于EBSP的晶体粒界的评价
对于在带有膜厚100nm的热氧化膜的导电性硅基板、或带有通过CVD成膜的膜厚100nm的SiOx的导电性硅基板上成膜的薄膜，通过EBSP装置(EDAX(TSL)社制Hikari High Speed EBSD Detector、OIM解析软件ver.5.2)，检测晶体粒界。使用加速电压8kV的电子束。
图13示出比较例9的薄膜的EBSP的图像质量图像(IQ图像)。根据图13，与实施例不同，在晶体粒内未观测到微细的结构。晶体粒径小，因而在测定区域为0.5μm×0.5μm、步长为0.005μm下进行测定。
为了对晶体粒的结构进行解析，进行EBSP的方位角标记，分离成方位差2°以上且小于5°、5°以上且小于15°、15°以上且小于180°的3个。图14示出方位差数据。将由方位差15°以上的成分围成的区域作为晶体粒，对平均晶体粒径进行解析，其结果是，平均晶体粒径为0.137μm。对于比较例10～13，平均晶体粒径小于1.0μm。
与实施例不同，在晶体粒内，几乎未观测到2°以上且小于5°、5°以上且小于15°的粒界。算出各个粒界在全部粒界中所占的比例，结果是方位差为2°以上且小于5°的为9.6％、5°以上且小于15°的为5.4％、15°以上且小于180°的为85％。由以上结果可知，全部晶体粒界中2°以上且小于15°未満的粒界所占的比例为15.0％。相对于比较例10～13，算出全部晶体粒界中方位差为2°以上且小于15°的粒界所占的比例，结果为小于60％。
图15示出比较例9的薄膜的EBSP的方位图。由于晶体粒径小，因而在测定区域为0.5μm×0.5μm、步长为0.005μm下进行测定。
由于未观测到方位差为2°以上且小于5°、5°以上且小于15°的晶体粒界，因而未观测到微细的结构。以与15°以上且小于180°的晶体粒界相对应的形态，观测到在(111)面优先取向的晶体粒。图16表示在比较例9的反极图上以测定点作为点表示的图。与方位图所表示的同样地，可知是(111)优先取向。
[3]基于XRD的晶体性评价 
对于在与实施例同样的条件下在玻璃基板上成膜的薄膜，通过X射线衍射测定装置(Rigaku制Ultima-III)，检测晶体结构。对于比较例9～13的薄 膜，在薄膜刚刚堆积后观测到衍射峰，可知进行晶体化。另外，在表5的条件下对薄膜刚刚堆积后的膜进行退火。
分析图的结果是，比较例9～13的薄膜中，仅观测到氧化铟的方锰铁矿结构。该晶体结构可以通过JCPDS卡确认。氧化铟的方锰铁矿结构是JCPDS卡No.06-0416。
[4]基于AFM的氧化物薄膜的Rrms的评价
通过AFM装置(JSPM-4500、日本电子制)测定在玻璃基板上制作的比较例9的氧化物薄膜的薄膜刚刚堆积后的表面的20μm×20μm见方的Rrms，结果可知，为比实施例粗。对于比较例10～13的Rrms的结果，也示于表5。
[5]基于截面TEM的晶体形态评价
对于在玻璃基板上制作的比较例9～13的薄膜，在与实施例同样的测定条件下实施了截面TEM测定。装置利用日立制电场放出型透射电子显微镜HF-2100，加速电压为200kV。表5示出结果。
[6]元件的评价 
将孔效果测定用元件放置于Resi Test8300型(TOYO Corporation制)，在室温下评价了孔效果。表5示出结果。比较例9～13的载流子浓度超过1018cm-3，可知是氧缺陷多的薄膜。
另外，对于制作的薄膜晶体管，使用半导体参数分析仪(KeithleyInstruments Inc制4200SCS)，在室温、遮光环境下(屏蔽盒内)进行测定。另外，漏电压(Vd)为10V。表5示出结果。如表5所示，对于比较例9～13的元件，载流子浓度超过1018cm-3，因而获得了常导通状态的特性。
[表5]
[表5]
实施例28～33
[1]KFM测定用元件、孔效果测定用元件、XRD评价用元件、AFM评价用元件、截面TEM评价用元件的制作
在磁控管溅射装置中装载表6所示的组成的4英寸靶材，作为基板，分别装载带有膜厚100nm的热氧化膜的导电性硅基板以及载玻片(Corning社制#1737)。
通过DC磁控管溅射法，在下述条件下在带有膜厚100nm的热氧化膜的导电性硅基板及载玻片上成膜膜厚50nm的非晶质膜。成膜时，在表6所示的分压比下导入了Ar气体、O2气体、以及H2O气体。
对于处理了非晶质膜的基板，在表6所示的氧气分压、加热处理温度、加热处理时间下使非晶质膜各自晶体化，形成了氧化物半导体膜。
另外，通过ICP-AES分析，确认晶体化氧化物薄膜所含的各元素的原子比与溅射靶材相同。
对于孔效果测定用元件，使用在玻璃基板上成膜的基板，放置到ResiTest8300型(TOYO Corporation制)上，在室温下评价了孔效果。表6示出结果。
溅射条件如下所述。
基板温度：参照表6
到达压力：8.5×10-5Pa
气氛气体：Ar气体、O2气体、H2O气体(分压参照表6)
溅射压力(全压)：0.4Pa
投入电力：DC100W
S(基板)-T(靶材)距离：70mm
[2]薄膜晶体管的制作
作为基板，使用带有膜厚100nm的热氧化膜(SiOx)的导电性硅基板。SiOx膜起到栅绝缘膜的作用、导电性硅部起到栅电极的作用。
在栅绝缘膜上，在表6所示的条件下，再次溅射成膜，制作了膜厚50nm的非晶质薄膜。作为抗蚀剂，使用OFPR#800(东京应化工业株式会社制)，进行涂布、预烘焙(80℃、5分钟)、曝光。显影后，进行后烘焙(120℃、5分钟)，使用草酸进行蚀刻，图案化成期望的形状。然后，在表6所示的氧气分压、加热处理温度、加热处理时间下进行退火处理，使其晶体化。
另外，通过ICP-AES分析，确认到晶体化氧化物薄膜所含的各元素的原子比与溅射靶材相同。
溅射条件如下所述。
基板温度：参照表6
到达压力：8.5×10-5Pa
气氛气体：Ar气体、O2气体、H2O气体(分压参照表6)
溅射压力(全压)：0.4Pa
投入电力：100W
S(基板)-T(靶材)距离：70mm
然后，通过溅射成膜形成Au(膜厚100nm)和Ti(膜厚5nm)。通过lift-off工艺，将源/漏电极图案化成期望的形状。图17示出元件的形状。
[3]薄膜晶体管的电场效应迁移率(μ)、S值以及阈值电压(Vth)的测定
对于所制作的薄膜晶体管，评价了电场效应迁移率(μ)、S值以及阈值电压(Vth)。使用半导体参数分析仪(Keithley Instruments Inc制4200SCS)，在室温、遮光环境下(屏蔽盒内)进行测定。图18示出实施例28的传输特性的结果(漏电压为0.1、1.0、10V)。对于漏电压10V的元件，评价了电场效应迁移率、S值以及阈值电压。对于其他实施例，使漏电压(Vd)为10V，也评价了电场效应迁移率、S值以及阈值电压。表6示出结果。
[4]基于XRD(X射线衍射测定)的晶体性评价 
对于在玻璃基板上成膜的薄膜，通过X射线衍射测定装置(Rigaku制Ultima-III)，检测晶体结构。实施例28的薄膜刚刚堆积后、以及加热处理(退火)后的X射线图分别示于图19。
薄膜刚刚堆积后，未观测到衍射峰，确认为非晶质。另外，加热处理(退火)后观测到衍射峰，可知进行晶体化。将实施例28的加热处理(退火)后的X射线图分别示于图19。
分析图的结果是，在实施例28的晶体化后的薄膜中，仅观测到氧化铟的方锰铁矿结构。该晶体结构可以通过JCPDS(Joint Committee of PowderDiffraction Standards)卡进行确认。氧化铟的方锰铁矿结构为JCPDS卡No.06-0416。
对于实施例29～33的实施例的薄膜，与实施例28同样地，薄膜刚刚堆积后为非晶质、退火后仅观测到氧化铟的方锰铁矿结构。
上述XRD的测定条件如下所述。
装置：(株)Rigaku制SmartLab
X射线：Cu-Kα射线(波长通过石墨单色器进行单色化)
2θ-θ反射法、连续扫描(1.0°/分钟)
试样间隔：0.02°
开口DS、SS：2/3°、RS：0.6mm
[5]基于AFM(原子间力显微镜)的氧化物薄膜的表面粗糙度的均方根(Rrms(均方根粗糙度))的评价
对于在玻璃基板上制作的实施例28的薄膜，通过AFM装置(JSPM-4500、日本电子制)测定氧化物薄膜的薄膜刚刚堆积后的表面的20μm×20μm见方的Rrms，结果为非常平坦。实施例29～33的Rrms也同样地进行了测定。表6示出结果。
[6]基于SIM(扫描离子显微镜；Scanning Ion Microscopy)的晶体粒径评价
对于在玻璃基板上制作的实施例28的薄膜，实施了SIM测定。装置利用日立制聚焦离子束加工观察装置FB-2100，加速电压为40kV。
分析实施例28的加热晶体化后的薄膜的结果是，平均晶体粒径为9.3μm。
对于氧化物半导体薄膜的平均晶体粒径，调查在35μm见方的框内进行观察的晶体粒各自的最大径，求出这些粒径的平均值。实施例29～33的平均晶体粒径也同样地进行测定。表6示出结果。
[7]基于截面TEM(透射电子显微镜；Transmission ElectronMicroscope)的晶体形态评价
对于在热氧化膜硅基板上制作的实施例28的薄膜，实施了截面TEM测定。装置利用日立制电场放出型透射电子显微镜HF-2100、加速电压为200kV。
将实施例28的刚刚溅射成膜后和加热晶体化后的薄膜截面的TEM图像示于图20(图20是观察倍率为×50000、1μm见方下观察的视野中的氧化物薄膜部分的一部分放大图。)。
如图20所示，刚刚溅射成膜后的膜与XRD同样地为非晶质。
加热晶体化后，观测到从基板表面至试样表面配置有柱状的晶体的形态。
对于实施例29～33，也在加热晶体化后的薄膜中观测到从基板表面至试样表面配置有柱状的晶体的形态。
[8]基于开尔文探针原子间力显微镜(Kelvin Probe ForceMicroscopy：KFM)的势垒的评价
对于在热氧化膜硅基板上制作的实施例28的薄膜，实施了KFM测定。装置使用E-sweep环境控制单元/Nano Navi探针台。测定区域是25μm见方，在室温下进行测定。
将实施例28的加热晶体化后的薄膜的表面电位轮廓的结果示于图21。如图21所示，在实施例28的薄膜中，表面电位的最大值与最小值的电位差为19.54mV、在30mV以下。对于实施例29～33的薄膜，也同样地实施了KFM测定。均是25μm见方的表面电位的最大值与最小值的电位差为30mV以下。表6示出结果。
[表6]
[表6]
产业上的可利用性
通过将本发明的层叠结构中的氧化物层与绝缘层用作薄膜晶体管的沟道层及栅绝缘膜，能够在沟道层不设置缓冲层的情况下直接形成保护膜，因而对于薄膜晶体管的制造是有用的。
本发明的薄膜晶体管可以适用作显示装置、特别是大面积的显示器用。
以上举例对本发明的实施方式和/或实施例进行详细说明，但本领域技术人员能够在基本不脱离本发明的新的教导以及效果的情况下，容易对这些例示的实施方式和/或实施例施加很多变更。因此，这些很多的变更包括在本发明的范围内。
本说明书中记载的文献的内容全部援引于此。

Claims (17)

1.一种层叠结构，其特征在于，其为包含成为薄膜晶体管的沟道层的氧化物层和绝缘层的层叠结构，其中，
构成所述氧化物层的材料的晶体结构的70％以上由氧化铟的方锰铁矿结构构成，
所述氧化物层的载流子浓度为1018/cm3以下，平均晶体粒径为1～27μm，
所述氧化物层的晶体以柱状配置在所述绝缘层的表面。
2.根据权利要求1所述的层叠结构，其特征在于，构成所述氧化物层的材料选自氧化铟、掺杂有Ga的氧化铟、掺杂有Al的氧化铟、掺杂有Zn的氧化铟、以及掺杂有Sn的氧化铟。
3.根据权利要求2所述的层叠结构，其特征在于，所述掺杂有Ga的氧化铟的原子比Ga/(Ga+In)为0.01～0.09。
4.根据权利要求2所述的层叠结构，其特征在于，所述掺杂有Al的氧化铟的原子比Al/(Al+In)为0.01～0.05。
5.一种层叠结构的制造方法，其特征在于，是权利要求1～4中任一项所述的层叠结构的制造方法，所述层叠结构的制造方法具有如下工序：
(1)设置所述绝缘层的工序；
(2)在所述绝缘层上，按照在20×20μm2中的Rrms即均方根粗糙度＝的范围的方式成膜氧化物薄膜的工序；以及
(3)在150～500℃下对所得的薄膜进行加热处理而制成所述氧化物层的工序。
6.根据权利要求5所述的层叠结构的制造方法，其特征在于，在含有稀有气体原子、和选自水分子、氧分子以及一氧化二氮分子中的一个以上的分子的混合气体的气氛下进行所述氧化物薄膜的成膜。
7.根据权利要求6所述的层叠结构的制造方法，其特征在于，在含有稀有气体原子和至少水分子的混合气体的气氛下进行所述氧化物薄膜的成膜。
8.根据权利要求7所述的层叠结构的制造方法，其特征在于，所述气氛中所含的水分子的比例以分压比计为0.1％～25％。
9.根据权利要求5所述的层叠结构的制造方法，其特征在于，所述氧化物薄膜由选自氧化铟、掺杂有Ga的氧化铟、掺杂有Al的氧化铟、掺杂有Zn的氧化铟以及掺杂有Sn的氧化铟的材料构成。
10.根据权利要求9所述的层叠结构的制造方法，其特征在于，所述掺杂有Ga的氧化铟的原子比Ga/(Ga+In)为0.01～0.09。
11.根据权利要求9所述的层叠结构的制造方法，其特征在于，所述掺杂有Al的氧化铟的原子比Al/(Al+In)为0.01～0.05。
12.根据权利要求5所述的层叠结构的制造方法，其特征在于，利用如下所述的溅射方法进行所述工序(2)的氧化物薄膜的成膜，
所述溅射方法如下所述：
将基板依次搬送至与隔开规定间隔并排设置在真空腔内的3个以上的靶材相对向的位置，在对所述各靶材由交流电源交替施加负电位及正电位的情况下，在分支连接了来自所述交流电源的输出的至少1个的2个以上的靶材之间，边进行施加电位的靶材的切换，边在靶材上产生等离子而在基板表面进行成膜。
13.根据权利要求12所述的层叠结构的制造方法，其特征在于，使所述交流电源的交流功率密度为3W/cm2以上且20W/cm2以下。
14.根据权利要求12所述的层叠结构的制造方法，其特征在于，所述交流电源的频率为10kHz～1MHz。
15.一种层叠结构，其是通过权利要求5～14中任一项所述的制造方法制造的。
16.一种薄膜晶体管，其特征在于，以权利要求1～4及15中任一项所述的层叠结构中的所述氧化物层作为沟道层，
以所述绝缘层作为栅绝缘膜，
在所述氧化物层上具有至少含有SiNx的保护膜。
17.一种显示装置，其特征在于，具有权利要求16所述的薄膜晶体管。
CN201310258582.9A 2010-12-28 2011-12-27 具有氧化物半导体薄膜层的层叠结构、层叠结构的制造方法、薄膜晶体管及显示装置 Active CN103354241B (zh)

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
JP2010-293799 2010-12-28
JP2010293799 2010-12-28
JP2011083768 2011-04-05
JP2011-083768 2011-04-05
JP2011105718 2011-05-10
JP2011-105718 2011-05-10
JP2011251792A JP5189674B2 (ja) 2010-12-28 2011-11-17 酸化物半導体薄膜層を有する積層構造、積層構造の製造方法、薄膜トランジスタ及び表示装置
JP2011-251792 2011-11-17
CN201180037647.6A CN103038889B (zh) 2010-12-28 2011-12-27 具有氧化物半导体薄膜层的层叠结构以及薄膜晶体管

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201180037647.6A Division CN103038889B (zh) 2010-12-28 2011-12-27 具有氧化物半导体薄膜层的层叠结构以及薄膜晶体管

Publications (2)

Publication Number Publication Date
CN103354241A CN103354241A (zh) 2013-10-16
CN103354241B true CN103354241B (zh) 2015-07-22

Family

ID=46382623

Family Applications (4)

Application Number Title Priority Date Filing Date
CN201310258582.9A Active CN103354241B (zh) 2010-12-28 2011-12-27 具有氧化物半导体薄膜层的层叠结构、层叠结构的制造方法、薄膜晶体管及显示装置
CN201310258151.2A Expired - Fee Related CN103400751B (zh) 2010-12-28 2011-12-27 具有氧化物半导体薄膜层的层叠结构的制造方法
CN201310336580.7A Active CN103474469B (zh) 2010-12-28 2011-12-27 具有氧化物半导体薄膜层的层叠结构以及薄膜晶体管
CN201180037647.6A Active CN103038889B (zh) 2010-12-28 2011-12-27 具有氧化物半导体薄膜层的层叠结构以及薄膜晶体管

Family Applications After (3)

Application Number Title Priority Date Filing Date
CN201310258151.2A Expired - Fee Related CN103400751B (zh) 2010-12-28 2011-12-27 具有氧化物半导体薄膜层的层叠结构的制造方法
CN201310336580.7A Active CN103474469B (zh) 2010-12-28 2011-12-27 具有氧化物半导体薄膜层的层叠结构以及薄膜晶体管
CN201180037647.6A Active CN103038889B (zh) 2010-12-28 2011-12-27 具有氧化物半导体薄膜层的层叠结构以及薄膜晶体管

Country Status (7)

Country Link
US (1) US8785927B2 (zh)
EP (1) EP2660868A4 (zh)
JP (1) JP5189674B2 (zh)
KR (2) KR101258802B1 (zh)
CN (4) CN103354241B (zh)
TW (4) TWI440188B (zh)
WO (1) WO2012090490A1 (zh)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012169344A (ja) * 2011-02-10 2012-09-06 Sony Corp 薄膜トランジスタならびに表示装置および電子機器
JP6134230B2 (ja) 2012-08-31 2017-05-24 株式会社神戸製鋼所 薄膜トランジスタおよび表示装置
JP6470352B2 (ja) * 2012-10-18 2019-02-13 出光興産株式会社 酸化物半導体薄膜
CN105009298B (zh) * 2013-03-08 2018-06-05 住友金属矿山株式会社 氧氮化物半导体薄膜
US9153650B2 (en) 2013-03-19 2015-10-06 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor
JP2014192264A (ja) * 2013-03-26 2014-10-06 Nippon Hoso Kyokai <Nhk> 薄膜トランジスタの製造方法
JP6139973B2 (ja) * 2013-05-14 2017-05-31 出光興産株式会社 酸化物半導体薄膜及びその製造方法、並びに当該酸化物半導体薄膜を備えてなる薄膜トランジスタ
TWI652822B (zh) 2013-06-19 2019-03-01 日商半導體能源研究所股份有限公司 氧化物半導體膜及其形成方法
JP2015018959A (ja) * 2013-07-11 2015-01-29 出光興産株式会社 酸化物半導体及び酸化物半導体膜の製造方法
KR20160033145A (ko) * 2013-07-16 2016-03-25 스미토모 긴조쿠 고잔 가부시키가이샤 산화물 반도체 박막 및 박막 트랜지스터
TWI608523B (zh) 2013-07-19 2017-12-11 半導體能源研究所股份有限公司 Oxide semiconductor film, method of manufacturing oxide semiconductor film, and semiconductor device
KR101498635B1 (ko) * 2013-08-08 2015-03-04 주식회사 레이언스 이미지센서 및 이의 제조방법
JP6142200B2 (ja) 2013-09-30 2017-06-07 株式会社Ｊｏｌｅｄ 薄膜半導体装置及びその製造方法
KR102317297B1 (ko) 2014-02-19 2021-10-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물, 반도체 장치, 모듈, 및 전자 장치
US20150329371A1 (en) * 2014-05-13 2015-11-19 Semiconductor Energy Laboratory Co., Ltd. Oxide, semiconductor device, module, and electronic device
WO2015186602A1 (ja) 2014-06-03 2015-12-10 シャープ株式会社 半導体装置およびその製造方法
JP6037239B2 (ja) * 2014-09-12 2016-12-07 長州産業株式会社 透明導電膜、これを用いた装置または太陽電池、及び透明導電膜の製造方法
CN105425430B (zh) * 2014-09-19 2018-11-16 群创光电股份有限公司 液晶显示面板及侦测其中液晶层与配向膜间离子所产生的电位的方法
JP2016201458A (ja) * 2015-04-09 2016-12-01 出光興産株式会社 微結晶質酸化物半導体薄膜及びそれを用いた薄膜トランジスタ
CN107924822B (zh) * 2015-07-30 2022-10-28 出光兴产株式会社 晶体氧化物半导体薄膜、晶体氧化物半导体薄膜的制造方法以及薄膜晶体管
WO2018143073A1 (ja) * 2017-02-01 2018-08-09 出光興産株式会社 結晶質酸化物半導体薄膜、積層体の製造方法、薄膜トランジスタ、薄膜トランジスタの製造方法、電子機器、車載用表示装置
US11454596B2 (en) 2018-01-31 2022-09-27 Northwestern University Orientation determination and mapping by stage rocking electron channeling and imaging reconstruction
JP7166866B2 (ja) * 2018-10-03 2022-11-08 キヤノン株式会社 配向性圧電体膜およびその製造方法、圧電体素子、並びに、液体吐出ヘッド
CN113614276B (zh) * 2019-03-28 2022-10-11 出光兴产株式会社 晶体氧化物薄膜、层叠体以及薄膜晶体管
CN112760603A (zh) * 2019-11-01 2021-05-07 有研工程技术研究院有限公司 一种多孔柱状氧化铟气敏薄膜的制备方法
WO2023034286A1 (en) * 2021-08-30 2023-03-09 Kennametal Inc. Surface coated cutting tools
CN114300554B (zh) * 2021-11-17 2023-11-17 香港理工大学深圳研究院 一种仿生自适应视觉传感器及其制备方法
WO2023189003A1 (ja) * 2022-03-30 2023-10-05 株式会社ジャパンディスプレイ 薄膜トランジスタ及び電子機器
WO2023189002A1 (ja) * 2022-03-30 2023-10-05 株式会社ジャパンディスプレイ 薄膜トランジスタ及び電子機器
WO2023189004A1 (ja) * 2022-03-30 2023-10-05 株式会社ジャパンディスプレイ 酸化物半導体膜、薄膜トランジスタ、及び電子機器
WO2024029438A1 (ja) * 2022-08-01 2024-02-08 株式会社ジャパンディスプレイ 酸化物半導体膜、薄膜トランジスタ、および電子機器
WO2024029437A1 (ja) * 2022-08-01 2024-02-08 株式会社ジャパンディスプレイ 薄膜トランジスタおよび電子機器

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101548388A (zh) * 2006-11-21 2009-09-30 佳能株式会社 制造使用氧化物半导体的薄膜晶体管的方法

Family Cites Families (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000022189A (ja) * 1998-01-23 2000-01-21 Canon Inc 酸化亜鉛層付基板、酸化亜鉛層の形成方法、光起電力素子及びその製造方法
US6238808B1 (en) * 1998-01-23 2001-05-29 Canon Kabushiki Kaisha Substrate with zinc oxide layer, method for producing zinc oxide layer, photovoltaic device, and method for producing photovoltaic device
US6649824B1 (en) * 1999-09-22 2003-11-18 Canon Kabushiki Kaisha Photoelectric conversion device and method of production thereof
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
US7339187B2 (en) * 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004137547A (ja) * 2002-10-17 2004-05-13 Tohoku Ricoh Co Ltd 被膜部材および成膜方法
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP4780972B2 (ja) * 2004-03-11 2011-09-28 株式会社アルバック スパッタリング装置
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
WO2006129650A1 (ja) * 2005-05-31 2006-12-07 Kyocera Corporation 針状結晶の配列体を含む複合体およびその製造方法、ならびに光電変換素子、発光素子およびキャパシタ
KR20070048017A (ko) * 2005-11-03 2007-05-08 엘지전자 주식회사 플라즈마 디스플레이 패널의 보호막
JP5376750B2 (ja) * 2005-11-18 2013-12-25 出光興産株式会社 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ、アクティブマトリックス駆動表示パネル
JP4285524B2 (ja) 2006-10-13 2009-06-24 セイコーエプソン株式会社 電気光学装置及び電子機器
TWI478347B (zh) * 2007-02-09 2015-03-21 Idemitsu Kosan Co A thin film transistor, a thin film transistor substrate, and an image display device, and an image display device, and a semiconductor device
US8158974B2 (en) * 2007-03-23 2012-04-17 Idemitsu Kosan Co., Ltd. Semiconductor device, polycrystalline semiconductor thin film, process for producing polycrystalline semiconductor thin film, field effect transistor, and process for producing field effect transistor
US8530891B2 (en) * 2007-04-05 2013-09-10 Idemitsu Kosan Co., Ltd Field-effect transistor, and process for producing field-effect transistor
JP4759598B2 (ja) 2007-09-28 2011-08-31 キヤノン株式会社 薄膜トランジスタ、その製造方法及びそれを用いた表示装置
WO2009075161A1 (ja) * 2007-12-12 2009-06-18 Idemitsu Kosan Co., Ltd. パターン化結晶質半導体薄膜、薄膜トランジスタの製造方法、及び電界効果型トランジスタ
US8384077B2 (en) 2007-12-13 2013-02-26 Idemitsu Kosan Co., Ltd Field effect transistor using oxide semicondutor and method for manufacturing the same
JP2009170494A (ja) 2008-01-11 2009-07-30 Renesas Technology Corp 半導体装置
JP2009206508A (ja) * 2008-01-31 2009-09-10 Canon Inc 薄膜トランジスタ及び表示装置
WO2009122571A1 (ja) 2008-04-01 2009-10-08 株式会社 東芝 情報記録再生装置
JP5135073B2 (ja) 2008-06-18 2013-01-30 出光興産株式会社 有機薄膜トランジスタ
US8129718B2 (en) * 2008-08-28 2012-03-06 Canon Kabushiki Kaisha Amorphous oxide semiconductor and thin film transistor using the same
US9269573B2 (en) * 2008-09-17 2016-02-23 Idemitsu Kosan Co., Ltd. Thin film transistor having crystalline indium oxide semiconductor film
EP2253988A1 (en) 2008-09-19 2010-11-24 Christie Digital Systems USA, Inc. A light integrator for more than one lamp
JP2010093051A (ja) 2008-10-08 2010-04-22 Fujitsu Microelectronics Ltd 電界効果型半導体装置
KR20110065564A (ko) 2008-11-05 2011-06-15 가부시키가이샤 고베 세이코쇼 표시 장치용 Ａｌ 합금막, 표시 장치 및 스퍼터링 타깃
JP5357515B2 (ja) 2008-11-05 2013-12-04 株式会社神戸製鋼所 表示装置用Ａｌ合金膜、表示装置およびスパッタリングターゲット
TWI502739B (zh) * 2008-11-13 2015-10-01 Semiconductor Energy Lab 半導體裝置及其製造方法
JP5123141B2 (ja) 2008-11-19 2013-01-16 株式会社東芝 表示装置
TWI506795B (zh) * 2008-11-28 2015-11-01 Semiconductor Energy Lab 半導體裝置和其製造方法
KR101549295B1 (ko) 2008-12-12 2015-09-01 이데미쓰 고산 가부시키가이샤 복합 산화물 소결체 및 그것으로 이루어지는 스퍼터링 타겟
US8330156B2 (en) * 2008-12-26 2012-12-11 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor with a plurality of oxide clusters over the gate insulating layer
JP5644143B2 (ja) 2009-03-25 2014-12-24 住友化学株式会社 塗布方法および有機エレクトロルミネッセンス素子の製造方法
US8654292B2 (en) * 2009-05-29 2014-02-18 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for manufacturing the same
JP5564331B2 (ja) * 2009-05-29 2014-07-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101457837B1 (ko) * 2009-06-30 2014-11-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작 방법
CN102460713B (zh) * 2009-06-30 2016-12-07 株式会社半导体能源研究所 用于制造半导体器件的方法
WO2011004723A1 (en) * 2009-07-10 2011-01-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method the same
WO2011058913A1 (en) 2009-11-13 2011-05-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR102513073B1 (ko) 2009-11-13 2023-03-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101548388A (zh) * 2006-11-21 2009-09-30 佳能株式会社 制造使用氧化物半导体的薄膜晶体管的方法

Also Published As

Publication number Publication date
TW201351662A (zh) 2013-12-16
CN103354241A (zh) 2013-10-16
CN103038889B (zh) 2014-12-24
KR20130088143A (ko) 2013-08-07
CN103474469A (zh) 2013-12-25
KR101258802B1 (ko) 2013-04-26
US8785927B2 (en) 2014-07-22
EP2660868A1 (en) 2013-11-06
TW201351663A (zh) 2013-12-16
CN103400751A (zh) 2013-11-20
WO2012090490A1 (ja) 2012-07-05
JP2012253315A (ja) 2012-12-20
KR20120124504A (ko) 2012-11-13
TW201351664A (zh) 2013-12-16
US20130221351A1 (en) 2013-08-29
JP5189674B2 (ja) 2013-04-24
CN103400751B (zh) 2015-04-08
CN103038889A (zh) 2013-04-10
TWI440188B (zh) 2014-06-01
CN103474469B (zh) 2016-03-23
TWI429089B (zh) 2014-03-01
TW201232787A (en) 2012-08-01
TWI430451B (zh) 2014-03-11
KR101436766B1 (ko) 2014-11-03
EP2660868A4 (en) 2014-02-19

Similar Documents

Publication Publication Date Title
CN103354241B (zh) 具有氧化物半导体薄膜层的层叠结构、层叠结构的制造方法、薄膜晶体管及显示装置
CN103732790B (zh) 溅射靶
KR20130018300A (ko) 박막 트랜지스터의 반도체층용 산화물 및 스퍼터링 타깃, 및 박막 트랜지스터
CN103765596A (zh) 薄膜晶体管
CN101611474B (zh) 非晶绝缘体膜和薄膜晶体管
JP5301043B2 (ja) 薄膜トランジスタ、その製造方法、及び表示装置
JP6178733B2 (ja) 積層構造、その製造方法及び薄膜トランジスタ
US10655213B2 (en) Oxide sintered material, method of producing oxide sintered material, sputtering target, and method of producing semiconductor device
CN104603323A (zh) 溅射靶、氧化物半导体薄膜及它们的制造方法
CN113614276B (zh) 晶体氧化物薄膜、层叠体以及薄膜晶体管
JP6593257B2 (ja) 半導体デバイスおよびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant