CN103236395A - 在基底上形成纳米结构的方法及其用途 - Google Patents

在基底上形成纳米结构的方法及其用途 Download PDF

Info

Publication number
CN103236395A
CN103236395A CN2012101672153A CN201210167215A CN103236395A CN 103236395 A CN103236395 A CN 103236395A CN 2012101672153 A CN2012101672153 A CN 2012101672153A CN 201210167215 A CN201210167215 A CN 201210167215A CN 103236395 A CN103236395 A CN 103236395A
Authority
CN
China
Prior art keywords
substrate
layer
transition metal
aln
nanostructure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012101672153A
Other languages
English (en)
Other versions
CN103236395B (zh
Inventor
苏周明
刘伟
蔡树仁
郑坚伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Agency for Science Technology and Research Singapore
Original Assignee
Agency for Science Technology and Research Singapore
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agency for Science Technology and Research Singapore filed Critical Agency for Science Technology and Research Singapore
Publication of CN103236395A publication Critical patent/CN103236395A/zh
Application granted granted Critical
Publication of CN103236395B publication Critical patent/CN103236395B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/544—Solar cells from Group III-V materials
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)
  • Photovoltaic Devices (AREA)
  • Recrystallisation Techniques (AREA)
  • Led Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本公开涉及在包含硅的基底上提供纳米结构的方法，所述方法包括步骤：(a)在所述基底的表面上沉积过渡金属层；(b)退火所述过渡金属层以形成图形化过渡金属层；以及(c)蚀刻所述基底以在所述基底表面上形成纳米结构。

Description

在基底上形成纳米结构的方法及其用途
技术领域
本发明涉及在包含硅的基底上制备纳米结构的方法及其用途。
背景
具有多种结构形态和晶体取向的硅(Si)广泛用于光电子装置和太阳能电池应用。然而，平面硅具有天然的高反射率以及强光谱依赖性。因此，已经研究宽光谱范围内有效的反射抑制并且以前已经提议克服该技术问题的许多方案。
在一个已知的方法中，提议了深表面纹理以试图降低硅基底的表面反射率。例如，可使光滑硅基底表面进行蚀刻以获得粗糙Si表面(即“纹理”)。这样的纹理可导致粗糙的Si表面显示出降低的反射率。然而，这样的“纹理”方法的一个局限性在于其仅能用于具有特定类型的表面取向的硅，即硅<100>。此外，还发现已经经历深表面纹理的Si基底倾向于显示出随着入射光角度的快速增加的反射率。
因此，在另一已知的方法中，在硅基底表面上提供抗反射涂层，例如，SiOx涂层、Si3N4涂层和TiOx涂层。这样的方法的一个局限性在于各个类型的抗反射涂层通常仅用于降低有限光谱范围内的反射率并且仅用于特定的入射角。因此，当使Si基底进行宽光谱辐射，例如跨越大范围波长的太阳辐射时，使用抗反射涂层不适于降低反射率。
为克服该缺陷，提议提供两层抗反射涂层。尽管通过这样的双层涂层能改善反射率的降低，但这些涂层难于制造，应用昂贵并且已知当用于光伏模块时缺乏效率。
解决上述技术问题的另一方法是催化蚀刻。然而，该技术具有下列缺点。首先，催化蚀刻不适于在硅基底上产生复杂的三维(3D)纳米结构。此外，使用该技术，难于提供具有不同程度的复杂性的高长宽比的结构，特别是当结构变得更小成为纳米尺寸范围时。
另一提议的技术包括在卤素气体的存在下通过激光脉冲照射Si基底。在该技术中，尖峰信号形成强烈依赖激光脉冲的特性。激光脉冲必须超快并且非常强烈并且照射必须在卤素，例如SF6的存在下进行。然而，该技术的缺点在于其对Si基底的蚀刻深度和蚀刻均匀性的弱的控制，导致通过Si晶片的蚀刻深度的明显变化。
因此，亟需提供克服或至少改善了上述技术问题的用于制备表现出降低的反射率的硅基底的方法。
概述
在一个方面中，提供了在包含硅的基底上提供纳米结构的方法，所述方法包括步骤：(a)在所述基底的表面上沉积过渡金属层；(b)退火所述过渡金属层以形成图形化过渡金属层；以及(c)蚀刻所述基底以在所述基底表面上形成纳米结构。
有利地，本公开提供了用于制备具有低反射率的硅基底的简单和有效的方法，其中所述图形化硅基底适于制备光伏装置、适于用作阳极并且甚至充当用于制备光电子装置的起始模板。特别地，本方法能够提供表现出跨越宽辐射光谱(“黑硅”)的低反射率并且不需要应用一层或多层抗反射涂层的硅基底。
进一步有利地，本方法对于制备降低的反射率，任何表面取向(例如，<100>、<111>、<010>、<001>、<110>、<011>、<101>)的图形化硅基底是有效的。
进一步有利地，惊人地发现根据上述方法制备的图形化硅基底可用于生长具有显著降低的表面缺陷密度(例如裂纹和蚀刻坑)的宽带隙半导体材料层，例如氮化镓(GaN)。有利地，这允许通过上述方法制备的表面改性的硅基底充当光电子装置的起始模板。
在另一方面中，提供了包含在通过上述方法制备的暴露表面上的纳米结构的图形化硅基底。
在另一方面中，提供了上述定义的图形化硅基底在所述图形化硅基底上沉积和生长氮化镓(GaN)层中的用途。
在另一方面中，提供了上述定义的图形化硅基底在制造光伏(PV)装置中的用途。
在另一方面中，提供了上述定义的图形化硅基底作为阳极的用途。
在另一方面中，提供了在具有图形化表面的硅基底上沉积氮化铝(AlN)层的方法，所述方法包括步骤：(a)提供上述定义的图形化硅基底；(b)在所述图形化表面上传送三甲基铝(TMA)以在所述图形化表面上沉积Al层；(c)以确定的V/III比和温度在所述图形化表面上传送TMA和氨(NH3)以导致在所述图形化表面上沉积AlN；以及(d)调整步骤(c)中的所述温度和V/III比以导致二维AlN生长。
在一个实施方案中，调整步骤包括在步骤(b)中初步降低温度和V/III比。
在另一实施方案中，调整步骤还包括在温度初步降低后，升高温度恢复至开始确定的温度，同时保持步骤(b)中的V/III比。
在另一实施方案中，调整步骤还包括降低V/III比至少50%。
在另一实施方案中，步骤(b)中温度的初步降低为降低150°C或更多。
有利地，发现通过调整上述定义的步骤(b)中的温度和/或V/III比，能实现AlN缓冲层有效的二维生长。根据上述方法生长的AlN缓冲层可充当用于生长GaN层的模板。有利地，发现在具有AlN缓冲层的上述图形化硅基底上生长的GaN层在晶格中经历降低的应变。应变的降低可由生长的GaN层表面形态上发现的较低坑缺陷密度证实。
因此，在另一方面中，提供了用于在硅基底上提供氮化铟镓(InGaN)/GaN多量子阱(MQW)的方法，所述方法包括步骤：(i)提供上述定义的图形化硅基底；(ii)根据上述定义的方法在所述图形化硅基底上沉积AlN层；以及(iii)在所述图形化硅基底上进一步沉积GaN和AlN层的交替层以达到期望的厚度。
定义
下列本文使用的词语和术语应具有规定的含义：
在本说明书的上下文中，术语“V/III比”应解释为是指横穿用于在其上生长微晶结构(例如，AlN、GaN、AlGaN等)的晶片表面的第V族元素(例如，N)和第III族元素(例如，Al、Ga等)的摩尔比。V/III比依赖于特定温度和压力下的摩尔前体比。通过改变横穿用于反应的晶片表面的摩尔前体(例如，TMA、NH3)的流速来改变/调整V/III比。
本说明书使用的术语“纳米尺寸的结构”或“纳米结构”应理解为是指宽度和/或高度尺寸为10nm至1,500nm的结构。
词语“基本上”不排除“完全地”，例如，“基本上不含”Y的组合物可完全地不含Y。必要的情况下，可从本发明的定义中省略词语“基本上”。
除非另外规定，术语“包括(comprising)”和“包括(comprise)”及其语法变型意图代表“开放式”或“包含式”表达使得它们包括列举的元素而且允许包含另外、未列举的元素。
如本文使用的，在制剂组分的浓度的上下文中，术语“约”通常是指规定值的+/-5%，更通常为规定值的+/-4%，更通常为规定值的+/-3%，更通常为规定值的+/-2%，甚至更通常为规定值的+/-1%，并且甚至更通常为规定值的+/-0.5%。
整个公开中，可能以范围的形式公开某些实施方案。应当理解，范围形式的描述仅为方便和简洁的目的而不应解释为所公开范围内的不可改变的限制。因此，应当认为范围的描述具有具体公开的所有可能的子范围以及所述范围内的单独数值。例如，应认为诸如1至6的范围的描述具有诸如1至3、1至4、1至5、2至4、2至6、3至6等的具体公开的子范围以及例如1、2、3、4、5和6的该范围内的单独数值。该应用不考虑范围的宽度。
任选实施方案的公开
现在公开用于在包含硅的基底上提供纳米结构的方法的示例性、非限制性实施方案。
基底可基本上包含结晶Si。基底还可包含一层或更多层Si氧化物。在一个实施方案中，选择基本上为纯Si的基底。Si基底可采取选自<100>、<111>、<010>、<001>、<110>、<011>、<101>的任何表面取向。在一个实施方案中，Si基底具有表面取向<111>。
在另一实施方案中，Si基底在其表面上包含SiO2的附加层用于在其上接收过渡金属的沉积层。
公开方法的沉积步骤(a)可包括物理气相沉积(PVD)步骤。PVD可选自溅射沉积、蒸发沉积、阴极电弧沉积、电子束(e-束)物理气相沉积、脉冲激光沉积及其组合。在一个实施方案中，沉积步骤(a)包括在基底表面上溅射所述过渡金属层的步骤。在另一实施方案中，e-束PVD方法用于在其上沉积过渡金属层。
用于在基底上沉积的过渡金属可选自Sc、Ti、V、Cr、Mn、Fe、Co、Ni、Cu、Y、Zr、Nb、Mo、Tc、Ru、Rh、Pd、Ag、Hf、Ta、W、Re、Os、Ir、Pt和Au。在一个实施方案中，选择过渡金属为Au。
可以2nm至20nm、2nm至4nm、2nm至6nm、2nm至8nm、2nm至10nm、2nm至12nm、2nm至14nm、2nm至16m或2nm至18nm的厚度沉积过渡金属层。在特殊的实施方案中，在约3nm、约6nm、约9nm、约12nm、约15nm和约18mm的厚度下沉积过渡金属层。
可在低于1000°C的温度下进行退火步骤(b)。在一个实施方案中，在低于800°C的温度下进行退火步骤(b)。在另一实施方案中，退火温度为约400°C至约750°C。在另一实施方案中，退火温度为约400°C至约500°C。此外，可将退火步骤进行10秒至120秒。退火的持续时间可能依赖进行退火步骤的温度。在另一实施方案中，可将退火步骤进行30秒至90秒，其中退火温度为400°C至500°C。
在退火步骤后，图形化过渡金属层可形成在Si基底上。图形化过渡金属层可包含离散的过渡金属纳米颗粒。
在一个实施方案中，退火之后，图形化过渡金属层可采取基本上在基底的整个表面积上分散的多个离散球状纳米颗粒或纳米点的结构。纳米点的形状可为球形、卵形或椭圆形。
可使用包含至少卤素气体和惰性气体的气态蚀刻剂进行蚀刻步骤(c)。卤素气体可为选定以各向同性蚀刻基底层的活性物质。卤素气体可选自Cl2、Br2或F2。在一个实施方案中，卤素气体为Cl2。惰性气体物质可为选定以提供用于破坏Si-Si键的物理轰击的任何合适的非活性物质。在一个实施方案中，惰性气体为氩气。蚀刻剂中卤素气体与惰性气体的气体流量比可选自9:1、8:1、7:1、6:1、5:1、4:1和3:1。在一个实施方案中，蚀刻剂可包含的卤素气体与惰性气体的流速比为6:1。有利地，可适当控制卤素气体与惰性气体的比以影响蚀刻速率。
在一个实施方案中，蚀刻步骤(c)包括感应耦合等离子体(ICP)蚀刻。在另一实施方案中，蚀刻步骤(c)可包括活性离子蚀刻(RIE)。可将蚀刻步骤进行约5秒至约60秒、约5秒至120秒、约5秒至约180秒、约5秒至约240秒或约5秒至约300秒。在一个实施方案中，可将蚀刻步骤进行5秒至60秒。
在开始蚀刻阶段过程中，例如在蚀刻的10秒至30秒，蚀刻剂可能各向异性蚀刻基底，即仅在未被过渡金属层/纳米点覆盖的基底区域。当蚀刻步骤进行时，蚀刻剂还可部分蚀刻过渡金属纳米点以导致纳米点的尺寸减小。
在蚀刻步骤后，基底可呈现图形化表面。图形化基底层可包含离散或互联的岛状纳米结构。离散纳米结构可包含圆柱形结构、柱形结构(“纳米柱”)、金字塔形结构、圆锥形结构(“纳米圆锥”)、穹顶形结构(“纳米穹顶”)、针状结构(“纳米针”)、渐变锥形结构或其混合物。已经发现浅ICP蚀刻能导致纳米柱、纳米圆锥、纳米穹顶和互联的岛状纳米结构的形成。或者，通过深RIE蚀刻能获得纳米针结构。
纳米结构可包括的宽度尺寸为约55nm至约250nm，高度尺寸为约50nm至约1200nm。小间隔能使一个纳米结构与邻近的纳米结构分开。间隔可为约25nm至约100nm。
有利地，公开的方法是灵活的，因为其能提供多种范围的纳米结构。此外，能增加退火持续时间和/或能升高退火温度以导致过渡金属层形成较小的纳米点，其能使较小的纳米结构形成。
此外，已经发现在蚀刻步骤导致过渡金属纳米点的部分蚀刻的情况下，金字塔形或圆锥形纳米结构将在图形化基底上形成。
在另一实施方案中，图形化基底可包含离散穹顶形纳米结构。在另一实施方案中，图形化基底可包含与一个或多个邻近的纳米结构重叠的穹顶形纳米结构以形成互联的岛状特征的网络。
在公开方法的另一实施方案中，可提供具有SiO2层的Si基底。可在SiO2层上而非直接在基底层上沉积过渡金属层。可连续提供一个或多个过渡金属层以提高金属层和SiO2层之间的粘附力。在一个实施方案中，可在沉积Au层之前在SiO2层上沉积Cr或Ni层。在一个实施方案中，当存在时，可以约10nm至约400nm的厚度提供SiO2层。
有利地，已经发现金属上的SiO2的高选择性能实现各向异性蚀刻，其导致图形化Si基底具有与其中没有提供SiO2层的锥形侧壁(例如，圆锥形或金字塔形结构)相对的基本上垂直的侧壁。
现在公开用于在具有图形化表面的硅基底上沉积AlN层的方法的示例性，非限制性实施方案。
在一个实施方案中，提供了用于在具有图形化表面的硅基底上沉积AlN层的方法，所述方法包括步骤：(a)提供通过上述方法制备的图形化硅基底；(b)在所述图形化表面上传送三甲基铝(TMA)以在所述图形化表面上沉积Al层；(c)以确定的V/III比和温度在所述图形化表面上传送TMA和氨(NH3)以导致在所述图形化表面上沉积AlN；以及(d)调整步骤(c)中的所述温度和V/III比以导致二维AlN生长。
有利地，已经发现首先在图形化Si基底上沉积Al层防止了NH3和Si在步骤(c)过程中发生不期望的反应，其中形成AlN微晶。具体地，具有Al保护层防止SiNx晶体形成。
可在1000°C至约1100°C的温度下进行传送步骤(c)。还可在通过室内设计确定的100至1500的V/III比下进行传送步骤(c)。V/III比可选自：100、150、200、250、300、350、400、450、500、550、600、650、700、750、800、850、900、950、1000、1050、1100、1150、1200、1250、1300、1350、1400、1450和1500。在一个实施方案中，可在1050°C的温度和411的高V/III比下进行传送步骤(C)。在该步骤中，AlN微晶可在纳米结构的槽中形成。
在调整步骤(d)中，V/III比可降低40%、50%、60%或70%。在一个实施方案中，调整步骤(d)包括降低V/III比至少50%或更多。在一个实施方案中，可通过增加TMA相对于NH3的流速来降低V/III比。调整步骤(d)还可包括降低温度150°或更多的步骤。有利地，降低温度和V/III比导致注入更多的Al原子，并降低Al吸附原子的扩散机率。这导致了AlN微晶成核并在纳米结构的侧壁和尖端形成。
调整步骤(d)还可包括(d2)步骤，即升高温度恢复至步骤(c)的温度。在一个实施方案中，调整步骤(d)可包括升高温度至1050°，同时保持V/III比。有利地，这促进AlN微晶与高能Al吸附原子聚结并导致AlN层有效的2-D生长。在这些条件下，在平面化AlN层上还可形成孔，其导致平面化、多孔AlN的形成。
在用于在图形化硅基底上沉积AlN层的方法的替代实施方案中，可任选去除调整步骤。在该实施方案中，在恒定的高温和V/III比下生长AlN微晶。在该情况下，相对于在降低温度和V/III比下生长的AlN微晶，能形成较大的AlN微晶和薄片。在该实施方案中，AlN层经历3-D晶体生长。可在进行中的AlN微晶内形成一些气孔，其可导致回熔效应。
上述公开的方法导致包含在Si基底的纳米结构上沉积的高温-AlN(HT-AlN)缓冲层的图形化Si基底层的形成。有利地，该具有HT-AlN缓冲层的Si基底能随后用于在其上生长GaN层。
因此，本公开的另一方面涉及用于在图形化硅基底上提供InGaN/GaN多量子阱(MQW)的方法，所述方法包括步骤：(i)提供上述定义的图形化硅基底；(ii)根据上述方法在所述图形化硅基底上沉积HT-AlN层；以及(iii)在其上进一步沉积GaN和AlN层的交替层以达到期望的厚度。
在一个实施方案中，在Si基底上形成HT-AlN缓冲层之后，通过在基底上流动三甲基镓(Ga(CH3)3或“TMGa”)和TMA而在HT-AlN层上生长AlGaN缓冲层。TMGa与TMA的流速比可为约1:7、1:7.5或1:8。AlGaN层可在1025°C的温度下生长。AlGaN层可具有约200nm的厚度。
在AlGaN层生长之后，GaN层在相同的温度和压力下生长，同时NH3的流动保持低以防止回熔。在一个实施方案中，TMGa的流速可为约15sccm-30sccm(标准立方厘米每分钟)。TMA的流速可为约80sccm-150sccm并且NH3流速为约5slm-20slm(标准升每分钟)。生长的GaN层可具有约250nm的厚度。
此后，可在GaN层上，在约600°C-700°C的低温(LT-AlN)下生长AlN夹层。LT-AlN夹层可具有2nm-3nm或更小的厚度。有利地，AlN夹层发挥作用以降低晶体结构内的应力和应变并改善Si基底上的n-GaN层。
可在LT-AlN夹层上生长附加GaN层并且随后生长另一LT-AlN夹层和另一GaN层。可重复该过程直至获得期望的GaN厚度。
在图形化Si基底上生长的所得GaN模板能用于InGaN/GaN多量子阱和pGaN的生长以形成发光二极管。
附图简述
附图例示了公开的实施方案并发挥解释公开实施方案的原理的作用。然而，应当理解，附图仅意图用于例示的目的并且不作为限制本发明的定义。
图1是显示用于在包含硅的基底上产生纳米结构的步骤的示意图。
图2是显示用于在包含硅和二氧化硅的基底上产生纳米结构的步骤的示意图。
图3a是通过快速退火步骤形成的纳米点的原子力显微镜(AFM)图像。
图3b是显示用于形成图3a中的纳米点的退火温度曲线的图表。
图3c是形成的纳米点的AFM图像的平面图。
图3d是图3c所示的线宽的交叉分析图，显示纳米点的尺寸分布的宽度为约40nm-80nm且高度为20nm至30nm。
图4a显示在蚀刻后的基底表面上形成的纳米结构的扫描电子显微镜(SEM)图像，其中沉积的过渡金属(Au)层的厚度为3nm。
图4b显示在蚀刻后的基底表面上形成的纳米结构的SEM图像，其中沉积的过渡金属(Au)层的厚度为6nm。
图4c显示在蚀刻后的基底表面上形成的纳米结构的SEM图像，其中沉积的过渡金属(Au)层的厚度为9nm。
图4d显示在蚀刻后的基底表面上形成的纳米结构的SEM图像，其中沉积的过渡金属(Au)层的厚度为12nm。
图5a是显示使用缓冲氧化物蚀刻(BOE)溶液清洗后图4a的基底的SEM图像。
图5b是显示使用BOE溶液清洗后图4b的基底的SEM图像。
图5c是显示使用BOE溶液清洗后图4c的基底的SEM图像。
图5d是显示使用BOE溶液清洗后图4d的基底的SEM图像。
图6显示图5a-5d中各个基底样品上行扫描的三维AFM图像和曲线。
图7显示在Si纳米柱(左)和常规硅(111)晶片(右)上进行的接触角测量。
图8显示裸硅与图5a-5d的蚀刻基底的反射率图。
图9a是硅纳米柱的横截面SEM图像。
图9b是显示在Si纳米结构表面模板上具有低温-氮化铝(LT-AlN)夹层的氮化镓(GaN)生长的横截面SEM图像，插图显示具有在其上生长的高温-AlN纳米结构的Si(111)的界面。
图10a是显示在常规Si(111)上生长的GaN观察到的缺陷的SEM图像。
图10b显示在不同温度和V/III比下在Si纳米柱上生长的具有多重AlN缓冲的GaN。
图10c显示在不同温度和V/III比下在常规Si(111)上生长的具有多重AlN缓冲的GaN。
图11a是显示在常规Si(111)上对氮化铟镓(InGaN)/GaN多量子阱(MQW)进行的不同温度光致发光(PL)测量的图表。
图11b是显示在Si纳米柱上对氮化铟镓(InGaN)/GaN多量子阱(MQW)进行的不同温度光致发光(PL)测量的图表。
图12是显示在常规Si(111)[左]和Si纳米柱[右]上InGaN/GaN样品形态的SEM图像。
图13a显示适用于光伏(PV)应用的直径为约20nm且长度大于1m的Si纳米针的SEM图像。
图13b显示Si晶片上GaN的不同区域的PL光谱。
图14a是显示常规明亮Si晶片(右)与具有纳米柱的黑Si晶片(左)的比较的照片图像。
图14b是显示穿透位错(明亮应变线)和双重堆叠AlN缓冲层减少的透射电子显微镜(TEM)图像。
图15a是显示HT-AlN缓冲层的生长的SEM图像。
图15b是显示Si纳米柱上双重/多重堆叠AlN缓冲层(随不同温度和V/III比生长)生长的SEM图像。
图15c是在图15a的常规AlN层上生长的GaN层的SEM图像。
图15d是在图15b的常规AlN层上生长的GaN层的SEM图像。
图16是显示用于在Si纳米柱上生长具有温度和V/III比的调整的双重/多重堆叠AlN缓冲层的步骤的示意图。
图17是显示用于在Si纳米柱上生长单一HT-AlN层的步骤的示意图。
图18是AU纳米点图形化GaN阳极的表面形态的SEM图像。
实施例
通过参考具体实施例更进一步详细描述本发明的非限制性实施例，不应将其解释为以任何方式限制本发明的范围。
实施例1
图形化Si基底的制造
首先在Piranha溶液中清洗Si(111)晶片基底，所述Piranha溶液为由硫酸H2SO4和过氧化氢(H2O2)以4:1的体积比组成的混合物。该清洗步骤的目的是从晶片表面去除有机污染物。
然后在使用氟化铵(NH4F)和去离子水(DI)稀释的氢氟酸(HF)中清洗Si基底(还称为缓冲氧化物蚀刻，“BOE”)。BOE均匀润湿Si基底表面并且HF组分去除了基底表面上存在的任何SiO2。将初始Si表面吹干并立即用于下一步。
通过溅射步骤而在Si基底层上沉积金(Au)薄层，其中使用Au目标源产生Au等离子体。
在将Au层溅射在Si表面上之后，通过400°C至500°C下的快速热退火系统，在N2存在下将Si基底退火30秒至90秒。
在N2的存在下，Au颗粒由于表面张力效应而聚结以形成球状结构或纳米点结构。一些Au颗粒还在退火工艺过程中扩散进入Si基底。部分扩散确保自组装的Au纳米点(其随后充当蚀刻掩模)在蚀刻步骤过程中不容易去除，特别是如果使用硝酸银(AgNO3)/HF或HF/硝酸(HNO3)/乙酸(H-Ac)蚀刻剂进行湿化学蚀刻。在一些情况下，在沉积金属纳米点之前SiO2用作牺牲层以提高金属纳米点和氧化物层之间的粘附力。
随后，以6:1的流速比在氯(Cl2)气和氩气(Ar)环境下，使用感应耦合等离子蚀刻(ICP)进行蚀刻。标准的Cl2气流速可为约18sccm至50sccm。Cl2气能实现各向同性蚀刻而中性气体Ar提供了破坏Si原子之间的键的物理轰击。
参考图1，示意图描述了所公开的用于提供图形化基底的方法的一个实施方案。通过使用BOE清洗提供初始Si基底2以去除残留的表面氧化物。此后，通过溅射工艺在Si基底2上沉积Au层4。然后进行Au层4的快速热退火，其导致在Si基底2表面上分散的Au纳米点6的形成。然后，进行ICP或RIE蚀刻。
在10秒至30秒的开始蚀刻阶段过程中，蚀刻在Si基底区域各向异性进行而没有Au纳米点充当掩模，这导致沟8的形成。此时，没有蚀刻掩蔽的基底区域10。
然而，当蚀刻进行时，Ar气蚀刻剂也缓慢蚀刻Au原子，随时间降低Au纳米点的尺寸。部分蚀刻的Au纳米点14导致不太有效的掩蔽，其导致蚀刻的Si表面呈现纳米金字塔形或纳米圆锥形结构12。
在一些实施方案中，在沉积过渡金属之前提供SiO2层(厚为10nm-400nm)。参考图2，提供了用于提供图形化Si基底的本发明示例性方法的示意图，其中纳米结构具有基本上垂直的侧壁(“纳米柱”)。
在图2中，类似数字的符号表示与图1类似的特征。通过使用H2SO4/H2O2溶液清洗来提供初始Si基底2’。然后，将SiO2层16沉积在Si基底2’上。随后，能将一种或多种金属(Cr、Ni、Au)溅射在SiO2层16上以形成金属层4’。然后进行快速热退火以形成多个分散在基底2’表面上的金属纳米点6’。然后进行ICP/RIE蚀刻，其导致SiO2层16中沟8’的形成。就此而言，应当注意由于选择性不同，SiO2层16优先在金属纳米点6’上蚀刻。
然后，通过超声处理从SiO2层16中去除金属纳米点6’。可以看出，现在蚀刻的SiO2层充当Si基底2’的掩模。进行进一步的ICP/RIE蚀刻，其导致Si基底2’中沟18的形成。最后，通过在BOE溶液中清洗去除残留的SiO2层以形成具有基本上垂直的侧壁的纳米结构的图形化Si基底20。
实施例2
具有不同厚度的Au层的图形化Si基底的制备
基于上述具有不同Au厚度的方案制备四个图形化Si基底(样品A至D)：样品A(3.0nm)；样品B(6.0nm)；样品C(9.0nm)和样品D(12.0nm)。将实施例1描述的方案用于制备这些样品。在约20°C下进行蚀刻步骤。
图4a-4d(相当于样品A至D)提供了蚀刻步骤之后图形化Si基底的SEM图像。从SEM图像可以看出，样品A包含纳米柱结构。当Au层变厚时，穹顶形纳米结构开始形成(如4b所示)。随着甚至更厚的Au层，穹顶形纳米结构(纳米穹顶)最终合并并形成互联的岛状结构(如图4c和4d所示)。
然后，在60°C下在BOE中将样品清洗5分钟以去除可能在蚀刻过程中形成的任何残留的氧化物。从分别相应于样品A至D的图5(a)至5(d)可以看出，在清洗步骤之后纳米结构变得更清晰可辨。
实施例3
Si基底上纳米结构的表征
原子力显微镜
在原子力显微镜(AFM)下研究在各个样品A至D(来自实施例2)上形成的纳米结构并在下文和图6中提供表征结果(纳米结构尺寸的、表面粗糙度)。
从图6可以看出，相同的蚀刻条件但具有较大的Au纳米点，形成的Si纳米结构不仅尺寸较大而且蚀刻深度也增加。此外，样品的表面粗糙度还随较大的Au纳米点掩模增加。这可能由于在蚀刻过程中等离子体自由基进入纳米图形化Au点的扩散速率不同。
从AFM行扫描可以看出Si纳米结构的侧壁为锥形而非垂直的。这可能由于通过Ar气进行的Au纳米点的物理蚀刻。因此，从上述可以看出公开的方法能够在Si基底表面上产生不同类型的纳米结构，所述纳米结构包括但不限于纳米柱、纳米穹顶和/或互联的岛。
接触角测量
与相同取向(111)的常规裸Si晶片相比，在样品A的Si基底上进行接触角测量。图7提供该测量的结果。特别地，样品A的纳米柱的接触角为约101°，而光滑、裸Si基底的接触角为约79°。
从该结果可以看出具有纳米柱的图形化Si基底比常规Si晶片更疏水。重要地，应当注意晶片表面的性质能影响能在其上生长随后沉积的材料层。例如，对于在Si上生长的GaN，晶片表面的疏水性质促进AlN岛的三维生长和成核，其能促进优质AlN缓冲的产生。
样品的反射率
研究各个样品A至D的反射率并与裸Si比较。结果在图8中提供。
从图8可以看出，对于可见波长(400nm至650nm)，与裸Si的40%相比，Au纳米点蚀刻的样品的反射率接近10%。该结果表明Si(111)基底的表面不反射光远离样品表面。根据上述方案制备的黑Si的照片图像还在图14(a)和(b)中提供。
横截面分析
Si(111)的横截面SEM在图9(a)中示出。尖的Si(111)纳米柱在不同方向上改变或分散光并降低Si的反射率，增强其对太阳能电池的应用。由于纳米结构与空气相比的高折射率，ηGaN=2.33，纳米结构还最小化从GaN(发光二极管)LED发射的内反射的机率。该结果仅为约4%的从LED得到的光。
实施例4
具有高温(HT)–AlN和低温(LT)-AlN夹层的Si (111)纳米结构上的 GaN模板的生长
在该实施例中，申请人采用具有纳米结构(纳米柱)的图形化Si基底用于GaN的生长并与常规Si基底上生长的GaN层比较。比较结果在图10中提供。
特别地，本实施例证明本发明的图形化Si基底能用作产生应用LT-AlN夹层的不含裂纹的GaN层的模板。
常规Si上的GaN表面的显微镜图像在图10a中示出，其中能清楚看到裂纹线和蚀刻坑。相反，相比之下，在图形化Si基底上生长的GaN(如图10b所示)基本上不含缺陷。
关于AlN夹层的生长，本发明者选择了导致双重/多重AlN层生长的条件。参考图16更清楚地描述所述方法。首先，在具有多个纳米结构26的图形化Si基底22上沉积Al层24作为保护层。Al层24的目的是防止Si与NH3气(随后将其传送通过)相互作用。这防止了SiNx的形成，其对GaN的生长有害。
因为Si纳米结构26为非平面的，因此为确保整个表面涂覆有Al籽晶层24，在籽晶层24的形成过程中使用长时间的TMA流。沉积该籽晶Al层的温度为1000°C至1035°C。
然后，使TMA和NH3流动通过Si基底22表面以导致AlN微晶28的形成。将该点的温度设置为1050°C并使用高的V/III比。下面提供达到期望的V/III的例示性流速。
  实际V/III比   TMA流速(sccm)   NH3流速(sccm)
  411   80   15000
  219   150   15000
  219   150   15000
随后，为进一步的AlN生长，将温度降低至800°C-900°C以减少Al吸附原子的扩散从而实现在纳米结构26的垂直/锥形侧壁上沉积另外的AlN微晶32。通过增加相对于H3流速的TMA流速可提高该点的V/III比。
在该较低温度和较低V/III比下的生长通过降低其动能而降低吸附原子扩散长度，因此增强其与撞击NH3的反应以形成AlN。这能使AlN微晶32从纳米结构26的侧壁和尖部成核。
然后，以多步逐渐将温度升高恢复至1050°C，同时保持V/III比以促进AlN微晶28和32聚结并实现良好的二维生长。在该条件下，在平面化AlN层上可形成气孔。
用于AlN缓冲层生长的另一实施方案在图17中提供。类似数字(但使用“’”符号区分)表示与图16类似的特征。
图17的方法与图16描述的方法不同，因为温度长时间保持恒定的为1050°C的高水平，其导致AlN微晶28’合并并形成较大的微晶结构32’。微晶32’的合并导致AlN层的3-维生长，其中在纳米结构26’顶部形成的AlN微晶可能与纳米结构26’侧壁上形成的AlN微晶合并以形成较大的3D AlN晶体34。在所述过程中可形成一些气孔36并且其这导致回熔效应。
实施例5
图形化Si基底上生长的InGaN/GaN MQW与常规Si上生长的 InGaN/GaN MQW的表征。
如上所述，图形化Si基底和HT-AlN模板可用于生长GaN层并随后用于InGaN/GaN MQW的生长。就此而言，图11提供了显示来自常规Si模板上生长的MQW的PL发射的表征结果(左图)，其显示由Si的菲涅尔反射效应产生的多个卫星峰，而来自图形化Si基底上生长的InGan/GaN MQW的PL发射(右图)提供了消除菲涅尔反射的宽峰发射的总和。此外，来自图形化Si基底上生长的MQW的PL发射的强度还比常规Si上的MQW强(约2倍)。这可能由于来自在层中形成嵌入气孔的纳米柱形的图形化基底中的发射的增强的散射。在具有多重堆叠AlN缓冲层的情况下，内部菲涅尔反射能被限制在逃逸锥面内。
图12提供了拍摄两种类型的GaN模板(图形化Si基底上生长的GaN模板和常规Si基底上生长的GaN模板)上生长的MQW的SEM图像。在两种样品上发现可连结形成链的尺寸为20nm的孔或坑。较小的坑可能在来自AlN缓冲层的GaN岛的聚结过程中产生。另一类型的坑，尺寸为约100nm的较大的六角形V-坑仅在常规Si上生长的GaN上突出(左图像)。当InGaN/GaN MQW在应变的GaN层上生长时产生这些坑。在图形化Si基底(右图像)上生长的MQW样品中的六角形V-坑的数量减少表明在图形化Si基底上生长的GaN与在常规Si上生长的GaN相比更松弛(较少的应力和应变)。
应用
用于制备图形化Si基底(还称为“黑Si”)的公开方法能用于光伏应用。通过公开的方法制备的黑Si在PV应用中是技术有利的，因为它们低的反射率并进一步因为黑Si否定了在Si基底上应用抗反射涂层的需要。特别地，黑Si降低入射光的反射约5%。认为这是由于通过黑Si上存在的纳米结构形成的所谓分级有效的折射介质。在该介质内，没有尖锐接触面但有降低菲涅尔反射的连续变化的折射率。在图13(a)上能看出纳米结构的例示性SEM图像。图13(b)显示常规Si晶片上的GaN模板的PL光谱。可以看出，多重峰由来自Si晶片的内部反射产生。
此外，公开的图形化Si基底能充当用于制造诸如LED的光电子装置的起始模板。如上所讨论的，例如图形化Si基底上生长的GaN层显示减少的表面缺陷(例如，裂纹)密度并经历应力和应变的降低。因此，在这样的模板上生长的InGaN/GaN MQW同样显示减少的缺陷(较少的六角形V-坑)，消除菲涅尔反射并表现出增加的PL强度。
此外，图形化Si基底还是用作阳极的有希望的材料，因为其能结合大量的锂(Li)，导致4000mAh/g的较高额定容量，其大于现有石墨阳极现行状态约11倍。通常，将Li结合进入Si(在诸如Li12Si7、Li7Si3的阶段下)导致Si的体积膨胀(约4倍)。这在Si中产生大量应力，其能导致阳极层的破裂。防止Si阳极破裂的方法是产生Si纳米线，其表现出优异的Li结合并允许大的体积膨胀。公开的方法非常适于提供这样的Si纳米线，因为所述方法通过对Au掩模沉积厚度、退火条件和蚀刻条件进行控制而在加工不同形状和尺寸的Si纳米结构方面的灵活性。
公开的方法还能用于阳极以用于氢气产生过程中的水裂解反应。由纳米结构形成产生的阳极的较大表面积帮助光吸收并加速反应速率。
明显地，在不违背本发明的实质和范围的情况下，在阅读前述公开之后本发明的多种其它修改和改编对于本领域技术人员而言是明显的，并且意图使所有这样的修改和改变包括在随附的权利要求范围内。

Claims (23)

1.在包含硅的基底上提供纳米结构的方法，所述方法包括步骤：
(a)在所述基底的表面上沉积过渡金属层；
(b)退火所述过渡金属层以形成图形化过渡金属层；以及
(c)蚀刻所述基底以在所述基底表面上形成纳米结构。
2.如权利要求1所述的方法，其中所述沉积步骤(a)包括在所述基底表面上溅射所述过渡金属层的步骤。
3.如权利要求1或2所述的方法，其中所述过渡金属选自：Sc、Ti、V、Cr、Mn、Fe、Co、Ni、Cu、Y、Zr、Nb、Mo、Tc、Ru、Rh、Pd、Ag、Hf、Ta、W、Re、Os、Ir、Pt和Au。
4.如权利要求3所述的方法，其中所述过渡金属为Au。
5.如前述权利要求中任一权利要求所述的方法，其中所述过渡金属层为2nm至20nm。
6.如权利要求5所述的方法，其中所述过渡金属的厚度为3nm、6nm、9nm、12nm、15nm或18nm。
7.如前述权利要求中任一权利要求所述的方法，其中在400°C-750°C的温度下进行所述退火步骤。
8.如前述权利要求中任一权利要求所述的方法，其中将所述退火步骤进行30秒至90秒。
9.如前述权利要求中任一权利要求所述的方法，其中所述图形化过渡金属层包含纳米点。
10.如权利要求9所述的方法，其中所述纳米点的形状为球形、卵形或椭圆形。
11.如前述权利要求中任一权利要求所述的方法，其中所述纳米结构可为离散结构或互联结构。
12.如权利要求10所述的方法，其中所述离散结构包括圆柱形结构、柱形结构、金字塔形结构、圆锥形结构、穹顶形结构、针状结构、渐变锥形结构，或其混合物。
13.如前述权利要求中任一权利要求所述的方法，其中所述基底还包含SiO2层。
14.图形化硅基底，所述图形化硅基底包含通过权利要求1-13中任一权利要求所述的方法制备的纳米结构。
15.权利要求14所述的图形化硅基底在沉积和生长氮化镓(GaN)层中的用途。
16.权利要求14所述的图形化硅基底在制造光伏(PV)装置中的用途。
17.权利要求14所述的图形化硅基底作为阳极的用途。
18.用于在具有图形化表面的硅基底上沉积氮化铝(AlN)层的方法，所述方法包括步骤：
(a)提供权利要求14所述的图形化硅基底；
(b)在所述图形化表面上传送三甲基铝(TMA)以在所述图形化表面上沉积Al层；
(c)以确定的V/III比和温度在所述图形化表面上传送TMA和氨(NH3)以导致在所述图形化表面上沉积AlN；以及
(d)调整所述步骤(c)中的温度和V/III比以导致二维AlN生长。
19.如权利要求18所述的方法，其中所述调整步骤(d)包括将所述V/III比降低大于50%。
20.如权利要求19所述的方法，其中所述调整步骤(d)还包含降低所述步骤(c)的温度。
21.如权利要求18至20中任一权利要求所述的方法，其中所述步骤c的V/III比为100至1500。
22.如权利要求18至21中任一权利要求所述的方法，其中在1000°C至1100°C下进行所述步骤(c)。
23.用于在硅基底上提供InGaN/GaN多量子阱(MQW)的方法，所述方法包括步骤：
(i)提供权利要求14所述的图形化硅基底；
(ii)根据权利要求18-22中任一权利要求所述的方法在所述图形化硅基底上沉积AlN层；以及
(iii)在所述图形化硅基底上进一步沉积GaN和AlN层的交替层以达到期望的厚度。
CN201210167215.3A 2011-05-25 2012-05-25 在基底上形成纳米结构的方法及其用途 Expired - Fee Related CN103236395B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201161489810P 2011-05-25 2011-05-25
US61/489,810 2011-05-25

Publications (2)

Publication Number Publication Date
CN103236395A true CN103236395A (zh) 2013-08-07
CN103236395B CN103236395B (zh) 2016-09-28

Family

ID=47467047

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210167215.3A Expired - Fee Related CN103236395B (zh) 2011-05-25 2012-05-25 在基底上形成纳米结构的方法及其用途

Country Status (3)

Country Link
JP (2) JP2012246216A (zh)
CN (1) CN103236395B (zh)
TW (1) TWI562395B (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103924192A (zh) * 2014-04-21 2014-07-16 上海理工大学 一种具有纳米微腔结构的金属银薄膜的制备方法
CN104659179A (zh) * 2015-03-10 2015-05-27 江苏新广联半导体有限公司 用于GaN基LED的抗反射透明电极结构及其制备方法
WO2015074601A1 (en) * 2013-11-21 2015-05-28 The Hong Kong University Of Science And Technology Three dimensional anti-reflection nanocone film
CN105580170A (zh) * 2013-08-14 2016-05-11 得克萨斯州大学系统董事会 制造硅纳米线的方法和包含硅纳米线的器件
CN107425095A (zh) * 2017-05-05 2017-12-01 江南大学 一种使用Ni纳米模板制备多波段发光的InGaN/GaN量子阱结构的方法
CN108018531A (zh) * 2017-11-27 2018-05-11 天津大学 一种制备纳米多孔金属材料的方法
CN109338287A (zh) * 2018-08-15 2019-02-15 南京理工大学 一种织构化Ta/Ag宽温区自润滑涂层及其制备方法
CN110118806A (zh) * 2019-05-29 2019-08-13 兰州大学 陶瓷管型气体传感器及其制备方法
CN112018213A (zh) * 2020-07-20 2020-12-01 烟台南山学院 一种与基底表面具有高粘附力的直立Au纳米锥的制备方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103048707A (zh) * 2013-01-04 2013-04-17 苏州大学 制作亚波长抗反射结构和亚波长抗反射结构压模的方法
TW201445246A (zh) * 2013-05-31 2014-12-01 Nanocrystal Asia Inc 無缺陷模仁之製造方法
CN105518830B (zh) 2014-04-18 2018-01-26 富士电机株式会社 半导体装置的制造方法
DE112014003658T5 (de) 2014-04-18 2016-05-12 Fuji Electric Co., Ltd. Verfahren zum Herstellen einer Halbleitervorrichtung
KR101588577B1 (ko) * 2014-06-11 2016-01-28 한국표준과학연구원 대면적의 수직 정렬된 갈륨비소 반도체 나노선 어레이 제작 공정
CN105914270B (zh) * 2016-06-28 2018-09-18 聚灿光电科技股份有限公司 硅基氮化镓led外延结构的制造方法
CN108281517B (zh) * 2018-01-26 2020-06-16 厦门市三安光电科技有限公司 一种发光二极管的制作方法
CN108922948B (zh) * 2018-08-24 2023-11-10 广东省半导体产业技术研究院 一种发光二极管结构及其制作方法
CN109786501B (zh) * 2018-12-11 2020-09-18 江西展宇新能科技有限公司 一种多晶黑硅片的制绒方法
CN109534684A (zh) * 2018-12-27 2019-03-29 河南豫科玻璃技术股份有限公司 一种基于纳米级无闪点防眩光技术的蚀刻玻璃及其刻蚀工艺
US11583954B2 (en) 2019-03-04 2023-02-21 Kabushiki Kaisha Toshiba Welding method
CN111362225B (zh) * 2020-03-17 2024-01-30 中国科学院半导体研究所 纳米针尖结构、复合结构及其制备方法
CN112614945B (zh) * 2020-12-16 2023-02-10 同济大学 具有沟槽阵列结构的微纳单晶柔性光电探测器及其制备
CN112820634B (zh) * 2021-01-14 2024-01-16 镓特半导体科技（上海）有限公司 半导体结构、自支撑氮化镓层及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1943051A (zh) * 2005-03-14 2007-04-04 株式会社东芝 具有荧光物质的led
US20080152570A1 (en) * 2006-12-21 2008-06-26 Samsung Electro-Mechanics Co., Ltd Method of Growing III group nitride single crystal and III group nitride single crystal manufactured by using the same
CN101521239A (zh) * 2009-03-24 2009-09-02 中国科学院微电子研究所 硅基纳米柱阵列异质结薄膜太阳能电池及其制备方法
CN101898751A (zh) * 2009-05-27 2010-12-01 中国科学院半导体研究所 Ⅲ族氮化物纳米材料的生长方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001267242A (ja) * 2000-03-14 2001-09-28 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体及びその製造方法
US6329296B1 (en) * 2000-08-09 2001-12-11 Sandia Corporation Metal catalyst technique for texturing silicon solar cells
JP3830083B2 (ja) * 2001-03-07 2006-10-04 スタンレー電気株式会社 半導体装置およびその製造方法
GB2395059B (en) * 2002-11-05 2005-03-16 Imp College Innovations Ltd Structured silicon anode
US6818061B2 (en) * 2003-04-10 2004-11-16 Honeywell International, Inc. Method for growing single crystal GaN on silicon
KR100576854B1 (ko) * 2003-12-20 2006-05-10 삼성전기주식회사 질화물 반도체 제조 방법과 이를 이용한 질화물 반도체
JP2005235908A (ja) * 2004-02-18 2005-09-02 Osaka Gas Co Ltd 窒化物半導体積層基板及びＧａＮ系化合物半導体装置
US20060124956A1 (en) * 2004-12-13 2006-06-15 Hui Peng Quasi group III-nitride substrates and methods of mass production of the same
JP2006303154A (ja) * 2005-04-20 2006-11-02 Matsushita Electric Ind Co Ltd 半導体発光素子及びその製造方法
KR20060131327A (ko) * 2005-06-16 2006-12-20 엘지전자 주식회사 발광 다이오드의 제조 방법
KR100753152B1 (ko) * 2005-08-12 2007-08-30 삼성전자주식회사 질화물계 발광소자 및 그 제조방법
JP2007059850A (ja) * 2005-08-26 2007-03-08 Ngk Insulators Ltd Ｉｉｉ族窒化物成膜用基板及びその製造方法並びにそれを用いた半導体装置
KR20070063731A (ko) * 2005-12-15 2007-06-20 엘지전자 주식회사 나노 패턴이 형성된 기판의 제조방법 및 그 기판을 이용한발광소자
KR100828873B1 (ko) * 2006-04-25 2008-05-09 엘지이노텍 주식회사 질화물 반도체 발광소자 및 그 제조방법
JP4869967B2 (ja) * 2006-10-20 2012-02-08 三菱電機株式会社 シリコン基板の粗面化方法および光起電力装置の製造方法
GB0702560D0 (en) * 2007-02-09 2007-03-21 Univ Bath Production of Semiconductor devices
CN101295636A (zh) * 2007-04-25 2008-10-29 中国科学院半导体研究所 高晶体质量氮化物外延生长所用图形衬底的制备方法
DE102007020979A1 (de) * 2007-04-27 2008-10-30 Azzurro Semiconductors Ag Nitridhalbleiterbauelement mit Gruppe-III-Nitrid-Schichtstruktur auf einer Gruppe-IV-Substratoberfläche mit höchstens zweizähliger Symmetrie
JP2010192658A (ja) * 2009-02-18 2010-09-02 Asahi Kasei E-Materials Corp 太陽電池用基板及び太陽電池用基板の製造方法
JP5330040B2 (ja) * 2009-03-17 2013-10-30 株式会社東芝 半導体素子、半導体装置、半導体ウェーハ及び半導体結晶の成長方法
JP4681684B1 (ja) * 2009-08-24 2011-05-11 Ｄｏｗａエレクトロニクス株式会社 窒化物半導体素子およびその製造方法
JP5378128B2 (ja) * 2009-09-18 2013-12-25 Ｄｏｗａエレクトロニクス株式会社 電子デバイス用エピタキシャル基板およびｉｉｉ族窒化物電子デバイス用エピタキシャル基板
JP5563091B2 (ja) * 2009-10-30 2014-07-30 ウィリアム マーシュ ライス ユニバーシティ 構造化されたシリコン電池アノード

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1943051A (zh) * 2005-03-14 2007-04-04 株式会社东芝 具有荧光物质的led
US20080152570A1 (en) * 2006-12-21 2008-06-26 Samsung Electro-Mechanics Co., Ltd Method of Growing III group nitride single crystal and III group nitride single crystal manufactured by using the same
CN101521239A (zh) * 2009-03-24 2009-09-02 中国科学院微电子研究所 硅基纳米柱阵列异质结薄膜太阳能电池及其制备方法
CN101898751A (zh) * 2009-05-27 2010-12-01 中国科学院半导体研究所 Ⅲ族氮化物纳米材料的生长方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
SEONG-JE PARK 等: "An Antireflective Nanostructure Array Fabricated by Nanosilver Colloidal Lithography on a Silicon Substrate", 《NANOSCALE RES LETT》, vol. 5, 31 May 2010 (2010-05-31) *

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105580170A (zh) * 2013-08-14 2016-05-11 得克萨斯州大学系统董事会 制造硅纳米线的方法和包含硅纳米线的器件
WO2015074601A1 (en) * 2013-11-21 2015-05-28 The Hong Kong University Of Science And Technology Three dimensional anti-reflection nanocone film
CN105849594A (zh) * 2013-11-21 2016-08-10 香港科技大学 三维抗反射纳米锥膜
CN103924192A (zh) * 2014-04-21 2014-07-16 上海理工大学 一种具有纳米微腔结构的金属银薄膜的制备方法
CN104659179A (zh) * 2015-03-10 2015-05-27 江苏新广联半导体有限公司 用于GaN基LED的抗反射透明电极结构及其制备方法
CN107425095A (zh) * 2017-05-05 2017-12-01 江南大学 一种使用Ni纳米模板制备多波段发光的InGaN/GaN量子阱结构的方法
CN108018531A (zh) * 2017-11-27 2018-05-11 天津大学 一种制备纳米多孔金属材料的方法
CN109338287A (zh) * 2018-08-15 2019-02-15 南京理工大学 一种织构化Ta/Ag宽温区自润滑涂层及其制备方法
CN109338287B (zh) * 2018-08-15 2021-02-26 南京理工大学 一种织构化Ta/Ag宽温区自润滑涂层及其制备方法
CN110118806A (zh) * 2019-05-29 2019-08-13 兰州大学 陶瓷管型气体传感器及其制备方法
CN112018213A (zh) * 2020-07-20 2020-12-01 烟台南山学院 一种与基底表面具有高粘附力的直立Au纳米锥的制备方法
CN112018213B (zh) * 2020-07-20 2022-03-29 烟台南山学院 一种与基底表面具有高粘附力的直立Au纳米锥的制备方法

Also Published As

Publication number Publication date
CN103236395B (zh) 2016-09-28
JP2016189469A (ja) 2016-11-04
JP6257692B2 (ja) 2018-01-10
JP2012246216A (ja) 2012-12-13
TW201301554A (zh) 2013-01-01
TWI562395B (en) 2016-12-11

Similar Documents

Publication Publication Date Title
CN103236395B (zh) 在基底上形成纳米结构的方法及其用途
Toor et al. Nanostructured silicon via metal assisted catalyzed etch (MACE): chemistry fundamentals and pattern engineering
CN104205370B (zh) 光学基板、半导体发光元件以及半导体发光元件的制造方法
Kojima et al. Nanoparticle formation in Au thin films by electron-beam-induced dewetting
TW201030837A (en) Method of at least partially releasing an epitaxial layer
US8101522B2 (en) Silicon substrate having nanostructures and method for producing the same and application thereof
TW201105571A (en) Method for fabricating hollow nanotube structure
CN104487873A (zh) 纳米结构减反射层及其在led的应用
US10943982B2 (en) Nanoporous semiconductor materials
CN103117210B (zh) 一种纳米孔复制结合溅射沉积自组装有序Ge/Si量子点阵列的新方法
Geng et al. Metal-assisted chemical etching using Tollen’s reagent to deposit silver nanoparticle catalysts for fabrication of quasi-ordered silicon micro/nanostructures
WO2013171286A1 (en) Solar cells having a nanostructured antireflection layer
US10472229B2 (en) Monocrystalline epitaxially aligned nanostructures and related methods
KR100803053B1 (ko) 주기적인 패턴을 갖는 산화아연 나노막대 어레이의제조방법
Kumar et al. Fabrication of silica nanopillars by templated etching using bimetallic nanoparticles for anti-reflection applications
CN106298450A (zh) 一种纳米级图形化蓝宝石衬底及其制备方法和应用
Coulon et al. Influence of the reactor environment on the selective area thermal etching of GaN nanohole arrays
CN102616730A (zh) 中空纳米管结构的制造方法
CN102306623A (zh) 一种制备纳米级二氧化硅图形掩膜的方法
TWI336961B (en) Light emitting diode structure and manufacturing method of the same
Joshi et al. Black Silicon Photovoltaics: Fabrication methods and properties
Chao et al. Controlled formation of well-aligned GaAs nanowires with a high aspect ratio on transparent substrates
Chen et al. Laser annealing of silicon nanocrystal films prepared by pulsed-laser deposition
TWI498275B (zh) 微奈米抗反射層結構及其製造方法
Ono et al. Nano/micro-patterning of semiconductors by site selective chemical etching using noble metals as catalyst

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160928

Termination date: 20190525