CN103222055A - 非易失性存储元件及其制造方法 - Google Patents

非易失性存储元件及其制造方法 Download PDF

Info

Publication number
CN103222055A
CN103222055A CN2011800351939A CN201180035193A CN103222055A CN 103222055 A CN103222055 A CN 103222055A CN 2011800351939 A CN2011800351939 A CN 2011800351939A CN 201180035193 A CN201180035193 A CN 201180035193A CN 103222055 A CN103222055 A CN 103222055A
Authority
CN
China
Prior art keywords
transition metal
metal oxide
oxide layer
mentioned
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011800351939A
Other languages
English (en)
Other versions
CN103222055B (zh
Inventor
三河巧
早川幸夫
二宫健生
川岛良男
米田慎一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nuvoton Technology Corp Japan
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN103222055A publication Critical patent/CN103222055A/zh
Application granted granted Critical
Publication of CN103222055B publication Critical patent/CN103222055B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/101—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including resistors or capacitors only
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/026—Formation of switching materials, e.g. deposition of layers by physical vapor deposition, e.g. sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

提供一种在低电压下电阻稳定地变化，适于大容量化并且可靠性优良的电阻变化型非易失性存储元件及其制造方法。非易失性存储元件（10）具有：第一电极（106）、第二电极（104）和电阻变化层（115），该电阻变化层基于施加在两电极间的电信号而电阻值可逆地变化，电阻变化层（115）具备按顺序层叠具有由MOx表示的组成的第一过渡金属氧化物层（115x）、具有由MOy（其中x>y）表示的组成的第二过渡金属氧化物层（115y）、和由MOz（其中y>z）表示的组成的第三过渡金属氧化物层（115z）的层叠结构。

Description

非易失性存储元件及其制造方法
技术领域
本发明涉及通过施加电压脉冲使电阻值变化的电阻变化型非易失性存储元件。
背景技术
近年来，伴随着数字技术的发展，便携信息设备和信息家电等电子设备的功能进一步提高。随着这些电子设备的功能提高化，所用的半导体元件的精细化和高速化正迅速发展。其中，由闪存所代表的大容量非易失性存储器的用途也迅速扩大。而且，作为替代该闪存的下一代的新型非易失性存储器，正在发展对使用了所谓电阻变化元件的电阻变化型的非易失性存储装置的研究开发。在这里，电阻变化元件是指如下的元件：具有电阻值根据电信号能够可逆变化的性质，并且能够将与该电阻值对应的信息非易失性地进行存储。
作为该电阻变化元件的一个例子，提出有层叠含氧率不同的过渡金属氧化物用于电阻变化层的非易失性存储元件。公开有如下内容：在含氧率高的电阻变化层和与该电阻变化层接触的电极的界面，有选择地使氧化以及还原反应发生，使电阻变化稳定（例如，参照专利文献1）。
图13示出搭载以往的电阻变化元件90a的电阻变化型的非易失性存储元件90。在基板100上形成第一布线101，覆盖该第一布线101形成有第一层间绝缘层102。贯通第一层间绝缘层102形成与第一布线101连接的第一接触插塞（Contact Plug）103。覆盖第一接触插塞103而形成有电阻变化元件90a，该电阻变化元件90a由在第一层间绝缘层102上形成的第二电极（在这里是下部电极）104、电阻变化层105、以及第一电极（在这里是上部电极）106构成。覆盖该电阻变化元件90a而形成第二层间绝缘层107，第二接触插塞108贯通第二层间绝缘层107而与第一电极106和第二布线109连接。电阻变化层105由第一过渡金属氧化物层105x和第二过渡金属氧化物层105y的层叠结构构成、并且电阻变化层由同种的过渡金属氧化物构成，形成第一过渡金属氧化物层105x的过渡金属氧化物的含氧率比形成第二过渡金属氧化物层105y的过渡金属氧化物的含氧率高。
通过制成这种结构，在对电阻变化元件90a施加电压时，大部分电压施加在含氧率高、表示更高电阻值的第一过渡金属氧化物105x上。此外，在该界面附近，存在丰富的有助于反应的氧。因此，在第一电极106和第一过渡金属氧化物层105x的界面上，有选择地产生氧化及还原反应，能够稳定地实现电阻变化。
现有技术文献：
专利文献1：国际公开第2008/149484号
但是，在上面说明的以往结构的电阻变化元件中，发现当初稳定动作的非易失性存储元件在连续动作中变得不稳定，而出现误动作的现象。
发明内容
本发明用于解决上述课题，将非易失性存储元件的误动作的概率抑制得极小。此外，用于抑制非易失性存储元件中的氧分布劣化，减少每个比特的电阻变化特性的偏差。即，本发明的目的是提供一种适于大容量化的电阻变化型非易失性存储元件及其制造方法。
为了实现上述目的，本发明的非易失性存储元件的一个方式的特征在于，具有第一电极、第二电极和电阻变化层，上述电阻变化层夹设在上述第一电极和上述第二电极之间，其电阻值基于施加在两电极间的电信号而可逆地变化，上述电阻变化层具有按顺序层叠第一过渡金属氧化物层、第二过渡金属氧化物层和第三过渡金属氧化物层的结构，上述第一过渡金属氧化物层具有以MOx（M表示过渡金属，O表示氧）表示的组成，上述第二过渡金属氧化物层具有以MOy（其中，x>y）表示的组成，上述第三过渡金属氧化物层具有以MOz（其中，y>z）表示的组成。
这里，上述第一过渡金属氧化物层也可以是形成有作为引起电阻变化的微小区域的纤丝路径的层。并且，也可以是，上述非易失性存储元件是在进行初始击穿之后在上述第一过渡金属氧化物层形成引起电阻变化的微小区域即上述纤丝路径，从而能够进行电阻变化的元件，上述初始击穿是通过施加具有比通常动作时高的绝对值的电压而进行的。并且，也可以是，上述第一过渡金属氧化物层在上述初始击穿前为绝缘层。
根据这样的结构，例如，通过配置为含氧率最高的第一过渡金属氧化物层与第一电极连接，含氧率最低的第三过渡金属氧化物层与第二电极连接，在第一电极与第一过渡金属氧化物层之间的界面附近的电阻变化层区域中能够使电阻变化动作可靠地进行，在电阻变化的极性始终稳定的同时，抑制在第二电极与第三过渡金属氧化物层之间的界面附近的电阻变化层区域中的电阻变化动作（误动作），能够得到稳定的存储器。电阻变化动作的机理是因为，在电极界面附近的过渡金属氧化物层的氧化及还原反应处于支配地位，在更容易产生氧化及还原反应的界面优先进行电阻变化动作。
含氧率最高的第一过渡金属氧化物层是直接影响电阻变化的显现的层，电阻变化在与电极之间的界面附近显现，因此其膜厚不需要特别厚，优先相对较薄的膜厚。这是因为越厚则击穿电压越增加，不利于降低功耗。尤其是，如果厚度是10nm以上，则击穿变得困难，不能形成纤丝。
另一方面，以第二过渡金属氧化物为主层，将第三过渡金属氧化物用于防止对置电极上的电阻变化显现时，第二过渡金属氧化物层的膜厚也可以比第一过渡金属氧化物层及第三过渡金属氧化物层中的任意一个大。根据这样的结构，电流流过第二过渡金属氧化物层的路径的电力线变宽，能够在提高单元电流的同时，防止在对置电极上显现的误动作。
并且，也可以是，在将第二过渡金属氧化物作为氧扩散防止层，将第三过渡金属氧化物作为主层使用的情况下，上述第三过渡金属氧化物层的膜厚比上述第一过渡金属氧化物层以及上述第二过渡金属氧化物层中的任意一个都大。根据这样的结构，第三过渡金属氧化物层中的电流的流动的路径上的电力线较宽，能够在提高单元电流的同时，通过第二过渡金属氧化物层，防止氧从第一过渡金属氧化物层向下层一侧的第三过渡金属氧化物层扩散。第二过渡金属氧化物层即使薄为10nm左右，也能够发挥足够的氧阻挡性。
并且，例如，通过构成为在含氧率高的第一过渡金属氧化物层和含氧率低的第三过渡金属氧化物层之间，设置具有两者的中间的含氧率的第二过渡金属氧化物层，能够缓和含氧率高的第一过渡金属氧化物层和含氧率低的第三过渡金属氧化物层的含氧率之差，抑制扩散的氧离子的量。由此，通过作为整体抑制电阻变化层的氧分布的劣化，减小按照每个比特的氧分布的偏差，能够降低存储器单元阵列的电阻变化特性的偏差。
并且，上述的电阻变化层也可以是如下的四层结构，即，按顺序层叠具有用MOx（M为过渡金属，O表示氧）表示的组成的第一过渡金属氧化物层、具有用MOy（其中，x>y）表示的组成的第二过渡金属氧化物层、具有用MOz（其中，y>z）表示的组成的第三过渡金属氧化物层、以及具有用MOa（其中，z>a）表示的组成的第四过渡金属氧化物层。
根据这样的结构，在含氧率最高的第一过渡金属氧化物层的下层，配置与其相比含氧率之差小的第二过渡金属氧化物层，能够在抑制氧分布的劣化的同时，在第三过渡金属氧化物层的下层，进一步配置含氧率更小的第四过渡金属氧化物层，由此能够抑制与第四过渡金属氧化物连接的第二电极的在界面附近区域的电阻变化动作（误动作）。根据以上的双方的效果，能够减小电阻变化特性的偏差，实现可靠性优良的非易失性存储元件。
并且，在上述的非易失性存储元件中，优选上述第一电极与上述第一过渡金属氧化物层连接，上述第二电极与上述第三过渡金属氧化物层连接，上述第一电极和上述第二电极由以不同的元素为主成分的材料构成，上述第一电极的标准电极电位V1、上述第二电极的标准电极电位V2、构成第一过渡金属氧化物层的过渡金属M的标准电极电位Vt满足Vt＜V1且V2＜V1。
标准电极电位的值越高则越难以被氧化。因此，电极采用标准电极电位高的材料时，电极难以被氧化，因此氧离子效率良好地用于电阻变化层的氧化反应。
根据这样的结构，能够将电阻变化层的变化区域固定在与具有更高标准电极电位V1的第一电极之间的界面附近，能够抑制具有比第一电极的标准电极电位V1低的标准电极电位V2的第二电极的界面附近的误动作。即，通过电阻变化的极性始终稳定，能够实现更稳定地进行电阻变化动作的非易失性存储元件。
并且，在具有上述电极的结构的非易失性存储元件中，也可以将标准电极电位高的第一电极配置在第二电极的上方。这时，由于作为标准电极电位高的材料的代表性的贵金属等是难以蚀刻的材料，通过将其作为第一电极配置在上方，以第一电极为掩膜蚀刻电阻变化层及第二电极，具有容易形成电阻变化元件的优点。并且，在形成第一过渡金属氧化物层时，能够使用对第二过渡金属氧化物层的表层进行氧化，或者向第二过渡金属氧化物层的表层注入氧离子等制造方法，具有容易控制电阻变化层中的第一过渡金属氧化物层的氧分布的优点。
此外，相反也可以在具有上述电极结构的非易失性存储元件中，将第一电极配置在第二电极的下方。这时，在形成电阻变化层之前，将配置在下方的第一电极以高温烧结等，可以进行事先烧结固定而防止第一电极在后续工艺中迁移，因此具有使第一电极与第一过渡金属氧化物层的界面稳定，实现稳定的设备动作。
在上述非易失性存储元件中，可以使电阻变化层由以钽、铪、或锆的过渡金属氧化物为主的电阻变化材料构成。这样的过渡金属氧化物的层叠结构都是通过上述高氧浓度层的氧化还原反应而引起电阻变化的，能够构成除了具有动作的高速性还具有可逆的稳定改写特性和良好的电阻值保持特性的非易失性存储元件。此外，可以通过通常的硅半导体处理过程和亲和性高的制造处理过程来制造。
这里，电阻变化层由高氧浓度的第一过渡金属氧化物层、低氧浓度的第二过渡金属氧化物层、以及超低氧浓度的第三过渡金属氧化物层构成时，各过渡金属氧化物层的含氧率如下所述。
即，关于钽氧化物，优选当将高氧浓度的第一过渡金属氧化物层表述为TaOx，低氧浓度的第二过渡金属氧化物层为TaOy，超低氧浓度的第三过渡金属氧化物层为TaOz时，TaOx、TaOy、TaOz分别满足：
2.1≤x
0.8≤y≤1.9
0＜z＜0.8。
并且，关于铪氧化物，优选当将高氧浓度的第一过渡金属氧化物层表述为HfOx，低氧浓度的第二过渡金属氧化物层为HfOy，超低氧浓度的第三过渡金属氧化物层为HfOz时，HfOx、HfOy、HfOz分别满足：
1.8＜x
0.9≤y≤1.6
0＜z＜0.9。
并且，关于锆氧化物，优选当将高氧浓度的第一过渡金属氧化物层表述为ZrOx，低氧浓度的第二过渡金属氧化物层为ZrOy，超低氧浓度的第三过渡金属氧化物层为ZrOz时，ZrOx、ZrOy、ZrOz分别满足：
1.9＜x
0.9≤y≤1.4
0＜z＜0.9。
这是为了促进在第一电极界面附近的氧化及还原反应，在第二电极界面附近可靠地抑制氧化及还原反应，并实现设备的稳定动作。
并且，电阻变化层是由高氧浓度的第一过渡金属氧化物层、中氧浓度的第二过渡金属氧化物层、低氧浓度的第三过渡金属氧化物层构成的情况下，各过渡金属氧化物层的含氧率如下所示。
即，关于钽氧化物，优选当将高氧浓度的第一过渡金属氧化物层表述为TaOx，中氧浓度的第二过渡金属氧化物层为TaOy，低氧浓度的第三过渡金属氧化物层为TaOz时，TaOx、TaOy、TaOz分别满足：
2.1≤x
0.8≤y≤1.9
0.8≤z≤1.9，且z＜y。
并且，关于铪氧化物，优选当将高氧浓度的第一过渡金属氧化物层表述为HfOx，中氧浓度的第二过渡金属氧化物层为HfOy，低氧浓度的第三过渡金属氧化物层为HfOz时，HfOx、HfOy、HfOz分别满足：
1.8＜x
0.9≤y≤1.6
0.9≤z≤1.6，且z＜y。
并且，关于锆氧化物，优选当将高氧浓度的第一过渡金属氧化物层设为ZrOx，中氧浓度的第二过渡金属氧化物层为ZrOy，低氧浓度的第三过渡金属氧化物层为ZrOz时，ZrOx、ZrOy、ZrOz分别满足：
1.9＜x
0.9≤y≤1.4
0.9≤z≤1.4，且z＜y。
根据上述，这是为了促进在第一电极界面附近的氧化及还原反应，在第二电极界面附近可靠地抑制氧化及还原反应，并实现设备的稳定动作。
本发明的非易失性存储元件的第一制造方法，也可以包括：在基板上形成第二电极的工序；在第二电极上形成具有由MOz（M表示过渡金属，O表示氧）表示的组成的第三过渡金属氧化物层的工序；在第三过渡金属氧化物层上形成具有由MOy（其中y>z）表示的组成的第二过渡金属氧化物层的工序；在第二过渡金属氧化物层上形成具有由MOx（其中x>y）表示的组成的第一过渡金属氧化物层的工序；以及，在第一过渡金属氧化物层上形成第一电极的工序，至少第二过渡金属氧化物层以及第三过渡金属氧化物层通过氧环境中的反应性溅射形成。也可以通过氧气氛中的反应性溅射形成第一过渡金属氧化物层，也可以氧化第二过渡金属氧化物层。
并且，本发明的非易失性存储元件的第二制造方法的特征如下：在基板上形成第一电极的工序；在第一电极上形成具有由MOx表示的组成的第一过渡金属氧化物层的工序；在第一过渡金属氧化物层上形成具有由MOy（其中x>y）表示的组成的第二过渡金属氧化物层的工序；在第三过渡金属氧化物层上形成具有由MOz（其中y>z）表示的组成的第三过渡金属氧化物层的工序；以及，在第三过渡金属氧化物层上形成第二电极的工序，第一过渡金属氧化物层、第二过渡金属氧化物层以及第三过渡金属氧化物层通过氧环境中的反应性溅射形成。
根据上述制造方法，能够形成含氧率根据氧流量而不同的过渡金属氧化物，能够分开制作第一、第二及第三过渡金属氧化物。因此，在上述第一制造方法中，在上部电极侧选择性地产生电阻变化层的氧化及还原反应，在上述第二制造方法中，在下部电极侧选择性地产生电阻变化层的氧化及还原反应，能够制造如下的非易失性存储元件，该非易失性存储元件在电阻变化的极性始终稳定的同时，抑制相反侧的电极的界面附近区域的电阻变化动作（误动作），能够获得稳定的存储器特性。
此外，也可以是，在上述非易失性存储元件的第一及第二制造方法中，还具有氧化第一过渡金属氧化物层的工序。
根据这样的制造方法，能够使第一过渡金属氧化物层的含氧率更高，具有抑制漏电流的效果。此外，能够减小由于后续工艺的热处理导致的氧的扩散的影响，具有更可靠地由一方电极产生氧化及还原反应的优点。
此外，也可以是，还包括形成纤丝路径的工序，在第一电极与第二电极之间，施加具有的绝对值比通常动作时高的初始击穿电压，在第一过渡金属氧化物层上形成作为引起电阻变化的微小区域的纤丝路径。
根据这样的制造方法，能够从初始开始就提供稳定的电阻变化的非易失性存储元件。
发明的效果
本发明的非易失性存储元件，通过配置具有由与显现电阻变化的第一电极相接的含氧率最高的第一过渡金属氧化物层、作为向该第一过渡金属氧化物层供给氧的母体的第二过渡金属氧化物层、和与不显现电阻变化的电极相接的含氧率最低的第三过渡金属氧化物层构成的三层结构的电阻变化层，以及与第三过渡金属氧化物层相接的第二电极，由此，使第一过渡金属氧化物层在第一电极的界面附近区域可靠地进行电阻变化，并抑制第二电极的在界面附近区域的第三过渡金属氧化物层的电阻变化（误动作），获得稳定的存储器特性的效果。并且，尤其是通过抑制氧从对电阻变化特性影响最大且含氧率高的第一过渡金属氧化物层，向含氧率低的第二过渡金属氧化物层进行扩散的量，来抑制氧分布的劣化，具有能够降低按照每个比特的电阻变化特性的偏差的效果。即，能够防止在电阻不变化的电极界面附近氧增加的情况于未然，能够实现初始击穿的稳定动作、动作电压的上升、防止偏差、提高改写次数的可靠性。尤其是，能够极大地降低千兆比特（Gbit）级大容量存储器的一部分的比特的误动作的概率，能够实现大容量的非易失性存储器。
附图说明
图1是表示本发明的实施方式1的非易失性存储元件的结构例的截面图。
图2A是表示本发明的实施方式1的非易失性存储元件的主要部分的制造方法的截面图。
图2B是接着图2A，表示本发明的实施方式1的非易失性存储元件的主要部分的制造方法的截面图。
图2C是接着图2B，表示本发明的实施方式1的非易失性存储元件的主要部分的制造方法的截面图。
图2D是接着图2C，表示本发明的实施方式1的非易失性存储元件的主要部分的制造方法的截面图。
图2E是接着图2D，表示本发明的实施方式1的非易失性存储元件的主要部分的制造方法的截面图。
图2F是接着图2E，表示本发明的实施方式1的非易失性存储元件的主要部分的制造方法的截面图。
从图3（a）到图3（c），是表示非易失性存储元件的由钽氧化物构成的电阻变化层中的氧分布的曲线图。
图4是表示本发明的实施方式1的非易失性存储元件的电阻值和脉冲次数特性的曲线图。
图5A是表示非易失性存储元件的在第二电极的电阻变化特性的第一曲线图。
图5B是表示非易失性存储元件的在第二电极的电阻变化特性的第二曲线图。
图5C是表示非易失性存储元件的在第二电极的电阻变化特性的第三曲线图。
图6是表示本发明的实施方式2的非易失性存储元件的结构例的截面图。
图7A是表示本发明的实施方式2的非易失性存储元件的主要部分的制造方法的截面图。
图7B是接着图7A，表示本发明的实施方式2的非易失性存储元件的主要部分的制造方法的截面图。
图7C是接着图7B，表示本发明的实施方式2的非易失性存储元件的主要部分的制造方法的截面图。
图7D是接着图7C，表示本发明的实施方式2的非易失性存储元件的主要部分的制造方法的截面图。
图7E是接着图7D，表示本发明的实施方式2的非易失性存储元件的主要部分的制造方法的截面图。
图7F是接着图7E，表示本发明的实施方式2的非易失性存储元件的主要部分的制造方法的截面图。
图8是表示本发明的实施方式3的非易失性存储元件的结构例的截面图。
图9是表示非易失性存储元件的由钽氧化物构成的电阻变化层的含氧率和薄层（sheet）电阻率的关系的曲线图。
图10是表示非易失性存储元件的单元电流和电阻变化层的结构的关系的曲线图。
图11是表示非易失性存储元件的耐久特性和电阻变化层的结构的关系的曲线图。
图12是表示本发明的实施方式4的非易失性存储元件的结构例的截面图。
图13表示现有的非易失性存储元件的结构例的截面图。
图14是表示现有的非易失性存储元件的电阻变化层TaO中的氧分布的曲线图。
图15A是表示现有的非易失性存储元件的电阻-电压特性的曲线图。
图15B是表示现有的非易失性存储元件的电流―电压特性的曲线图。
图16是表示现有的非易失性存储元件的电阻变化层TaO中的热处理前后的氧分布的曲线图。
图17A是现有的非易失性存储元件的改写前的电阻变化开始电压（低电阻化）的分布图。
图17B是现有的非易失性存储元件的改写后的电阻变化开始电压（低电阻化）的分布图。
具体实施方式
下面，对本发明的实施方式的非易失性存储元件及其制造方法，参照附图进行说明。另外，在附图中对标注相同标号的部分存在省略说明的情况。另外，为了附图易于理解，仅概要地表示各自的构成要素，并未对形状等准确地表示。
下面，在说明本发明的实施方式之前，对创造出本发明之前的事先研究结果进行说明。
首先，在背景技术中说明的现有结构的电阻变化元件中，在第一电极106与第二电极104之间施加电压而进行电阻变化动作时，观察到在第二电极104与第二过渡金属氧化物层105y之间的界面附近存在氧浓度上升的现象。其状况由图14表示。图14是将由第一电极106、电阻变化层105、第二电极104构成的电阻变化元件90a的深度方向的氧分布（氧浓度的分布）通过AES（Auger Electron Spectroscopy）分析而解析得到的图。这里，作为电阻变化层，使用钽氧化物。横轴表示AES分析法的溅射时间，相当于与电阻元件的深度方向对应的距离。纵轴表示钽与氧的浓度比，表示值越大则含氧率越高。并且，数据的条数是样本的数量，在图14中表示4个样本的结果（黑菱形、黑方形、黑三角形、黑圆）。根据图14，可知形成在第一电极106侧的第一过渡金属氧化物层105x（TaOx）的含氧率比第二过渡金属氧化物层105y（TaOy）高。
另一方面，能够确认与第二电极104的界面相接的区域的第二过渡金属氧化物层105y中氧增加的峰值。这是因为电阻变化元件90a形成以后的后续工艺的热处理中氧扩散，并且氧在第二过渡金属氧化物层105y中的与第二电极104的界面附近滞留。另外，即使在扩散工序结束后的成为了产品的阶段，也非常担心在施加了正负脉冲电压的双极型的电阻变化型的非易失性存储元件中，氧离子向第二电极104侧电移动，使在电极界面附近区域的第二过渡金属氧化物层105y中的氧增加。
如上述，在第二过渡金属氧化层105y中的与第二电极104的界面附近氧增加时，设备动作时产生各种各样的问题。作为一例，对用于使电阻变化开始的击穿工序（在作为高电阻层的第一过渡金属氧化物105x上形成实质上引起电阻变化的微小区域即纤丝路径）的利弊进行说明。
图15A是表示现有的非易失性存储元件的电阻-电压特性的曲线图，图15B是表示其电流―电压特性的曲线图。如上所述，具有层积了含氧率不同的过渡金属氧化物的电阻变化层的非易失性存储元件，在进行了基于施加电压而进行的初始击穿之后，在第一过渡金属氧化物层形成作为引起电阻变化的微小区域的纤丝路径，该非易失性存储元件是电阻能够变化的元件。根据图15A，在击穿第一过渡金属氧化物层之前，非易失性存储元件表示为70MΩ左右的初始电阻（电平A）。在第一电极106的一侧施加负的电压时，氧离子从第一过渡金属氧化物层105x的一部分脱离而该部分的氧浓度变低，在-2V附近发生击穿，非易失性存储元件表示为20kΩ左右的LR电阻（电平L1）。接着，当施加正的电压时，在+3V附近电阻变化，非易失性存储元件表示为200kΩ左右的HR电阻（电平H1）。再次施加负的电压时，在-1V附近电阻变化，非易失性存储元件表示为9kΩ左右的LR电阻（电平L2）。进一步，当施加正的电压时，电压比刚才降低，在+2V附近电阻变化，非易失性存储元件表示为200kΩ左右的HR电阻（电平H1）。之后，非易失性存储元件的电阻在电平L2的LR电阻和电平H1的HR电阻之间稳定地变化。对于最初的击穿时的动作，表现为第一过渡金属氧化物层105x与第二过渡金属氧化物层105y的氧浓度之差成为电压分配之差，在施加第一次的负的电压时，在第一电极106一侧的第一过渡金属氧化物层（高电阻层）105x上有选择地施加电压。另一方面，在基于后续工序的热处理产生的第二电极104的界面附近的第二过渡金属氧化物层（低电阻层）中的氧偏析（pile up，堆积）的区域上，由于其电阻值没有第一过渡金属氧化物层105x那么高，所以难以施加足够的电压。因此，推测出仅第一电极106侧的高电阻层被击穿，而在低电阻层的第二电极界面附近，由堆积了氧的区域构成的层不被击穿。因此，非易失性存储元件不能达到本来应该达到的电平L2，而保留在电阻稍高的电平L1。并且，在高电阻化的动作中，由于对第二过渡金属氧化物层105y与第二电极104的界面附近的氧浓度增加了的区域也施加分圧的电压，因此有效施加到第一过渡金属氧化物层105x上的电压减少，在第一次施加了正的电压的情况下动作电压上升。这一点从采用实际的读出放大器的判定中使用的图15B的电流-电压特性来看，电平L1位于电平L2和电平H1的中间，读出窗口大幅降低。根据以上情况，在没有发现电阻变化的一侧的第一过渡金属氧化物层105x与第一电极106的界面的相反侧的界面附近，即，在第二过渡金属氧化物层105y与第二电极104的界面附近的电阻变化现象的显现被抑制，这带来了读出窗口的余量的提高，对于大容量、微细化是极其重要的。
进而，除了上述课题，还显现出了如下课题，在电阻变化元件90a的形成以后的后续工艺的热处理中，氧从第一过渡金属氧化物层105x向第二过渡金属氧化物层105y扩散，电压施加方向上的氧分布劣化。图16表示了其状况。图16也和图14相同，是通过AES分析来解析由第一电极106、电阻变化层105、第二电极104构成的电阻变化元件90a的深度方向上的氧分布。为了理解热处理前后的状况，有意识地将热处理后的氧分布向右偏移，热处理前用实线表示，热处理后用点划线表示。热处理是以400℃实施10分钟的处理，如图16所示，可知通过热处理，第一过渡金属氧化物层105x的氧浓度降低，第二过渡金属氧化物层105y的上层部分的氧浓度上升。这表示通过热处理，氧从氧浓度高的第一过渡金属氧化物层105x向氧浓度低的第二过渡金属氧化物层105y扩散。
通常，如果在电阻变化元件90a的第一电极106与第二电极104之间为了改写而施加所需电压时，被分压为施加到第一过渡金属氧化物层105x上的电压和施加到第二过渡金属氧化物层105y上的电压。氧浓度高的第一过渡金属氧化物层105x的电阻率比氧浓度低的第二过渡金属氧化物层105y的电阻率高，因此，施加电压在第一过渡金属氧化物层105x上分压了更大的电压。当电阻变化元件90a的氧分布劣化时，第一过渡金属氧化物层105x的氧浓度减少，第二过渡金属氧化物层105y的氧浓度增加。由此，施加在第一过渡金属氧化物层105x上的电压减少，施加在第二过渡金属氧化物层105y上的电压增加，电压的平衡改变。由于考虑道氧分布的劣化程度按照每个比特而有偏差，因此，按照每个比特施加电压被分压到第一过渡金属氧化物层105x和第二过渡金属氧化物层105y上的状态不同，这是造成电阻变化特性有偏差的原因之一。
图17A和图17B中，表示了为了使现有的非易失性存储元件低电阻化所需的施加电压（低电阻化开始电压）的分布。横轴表示低电阻化开始电压VLs，纵轴表示比特数。图17A表示初始状态的低电阻化开始电压的分布，图17B表示进行了50万次改写之后的低电阻化开始电压的分布。首先，根据图17A，低电阻化开始电压的中心是-1.5V（以第二电极104为基准向第一电极106施加），在以此为中心的±0.3V的范围内电压有偏差。这表示，由于如上所述氧分布的劣化程度按照每个比特而不同，氧分布按照每个比特而有偏差，因此显现为电阻变化开始电压的偏差。进而，根据图17B，在50万次的改写之后，该低电阻化开始电压的偏差恶化，从-1.5V开始向绝对值高的方向更大幅度地偏差。在改写动作中，低电阻化时施加-1.8V，高电阻化时施加+2.4V。电阻变化动作由于是氧化及还原反应，因而氧成为带负电的氧离子进行移动。低电阻化时，从形成在第一过渡金属氧化物层105x中的纤丝与第一电极106的界面附近开始使纤丝中的氧脱离，所以以第一电极为基准向第二电极施加正的电压。另一方面，高电阻化时，氧在形成于第一过渡金属氧化物层105x中的纤丝与第一电极106的界面附近偏析，因此，以第一电极为基准向第二电极施加负的电压。并且，低电阻化的情况下，在纤丝与第一电极106的界面附近形成过渡金属氧化物的高浓度氧层（高电阻层），因此易于向高电阻层施加电压，向电阻变化层整体施加的电压的绝对值变小。反复以上动作时，高电阻化电压与低电阻化电压的绝对值不同，作为电阻变化层整体，相比氧从第一电极106脱离的方向的电场，氧向第一电极106靠近的电场要强。这样，成为容易变成更高电阻的状态，因此，认为作为低电阻化开始电压的绝对值，在有大电压的方向上更加偏差匀。根据以上可知，电阻变化动作是伴随有氧离子移动的氧化还原反应，与氧分布有密切的关系。因此，为了降低按照每个比特的偏差，氧分布难以劣化的结构是有必要的。
本发明基于上述发明人的新的见解，抑制非易失性存储元件的误动作，使其概率降低得极小。并且，抑制非易失性存储元件中的氧分布的劣化，降低按照每个比特的电阻变化特性的偏差匀。
下面，对于本发明的实施方式进行详细说明。
（实施方式1）
图1是示出本发明实施方式1的电阻变化型的非易失性存储元件10的结构例的截面图。如图1所示，本实施方式1的电阻变化型的非易失性存储元件10具有形成有第一布线101的基板100、第一层间绝缘层102、以及第一接触插塞103（直径50～300nm），其中，上述第一层间绝缘层102由在上述基板100上覆盖第一布线101而形成的硅氧化膜（膜厚300～500nm）构成；上述第一接触插塞103以钨为主要成分，贯通上述第一层间绝缘层102而形成，并与第一布线101电连接。并且，以覆盖第一接触插塞103的方式，在第一层间绝缘层102上形成电阻变化元件10a，该电阻变化元件10a具有第二电极（在本实施方式中为下部电极）104（膜厚5～100nm）、电阻变化层115（膜厚20～100nm）、以及第一电极（在本实施方式中为上部电极）106（膜厚5～100nm）。以覆盖上述电阻变化元件10a的方式形成有由硅氧化膜（膜厚300～500nm）构成的第二层间绝缘层107，贯通该第二层间绝缘层107形成有以钨为主要成分的与第一电极106电连接的第二接触插塞108（直径：50～300nm）。以覆盖第二接触插塞108的方式，在第二层间绝缘层107上形成有第二布线109。
在这里，电阻变化层是介于第一电极106与第二电极104之间、电阻值基于向两电极间施加的电信号而可逆变化的层，并具有将第一过渡金属氧化物层115x、第二过渡金属氧化物层115y、以及第三过渡金属氧化物层115z按顺序进行层叠的结构，其中，上述第一过渡金属氧化物层115x具有由MOx（M是过渡金属，O是氧）表示的组成，上述第二过渡金属氧化物层115y具有由MOy（其中，x>y）表示的组成，上述第三过渡金属氧化物115z具有由MOz（其中，y>z）表示的组成。
即，第一过渡金属氧化物层115x与第一电极106相接地进行配置，第三过渡金属氧化物层115z与第二电极104相接地进行配置。其结构为：这些过渡金属氧化物层是同种类的过渡金属氧化物，形成第一过渡金属氧化物层115x的过渡金属氧化物的含氧率比形成第二过渡金属氧化物层115y的过渡金属氧化物的含氧率高，形成第三过渡金属氧化物层115z的过渡金属氧化物的含氧率比形成第二过渡金属氧化物层115y的过渡金属氧化物的含氧率低。
在上述实施方式中，对使用钽氧化物作为电阻变化层（过渡金属氧化物层）的情况的含氧率进行了研究。本案申请人在专利文献2（国际公开第2008/059701号）中，报告有以下内容：在使用表示氧欠缺状态的氧不足型钽氧化物作为单层的电阻变化层来使用的情况下，其含氧率在0.8以上1.9以下的范围内能够进行高电阻值是低电阻值5倍以上的稳定的动作。另外，在上述“现有技术文献”栏中列举的专利文献1中报告有通过在电极界面附近插入含氧率2.1以上的钽氧化物作为层叠结构，因而不需要成型（Forming）动作，能够实现从第一次电压施加开始就稳定的脉冲动作。
鉴于以上内容，在第一过渡金属氧化物层TaOx中，优选不需要成形动作、能够有选择地促进氧化以及还原反应的2.1≤x的组成范围。在第二过渡金属氧化物层TaOy中，优选作为母体能够稳定地产生电阻变化的0.8≤y≤1.9的组成范围。在第三过渡金属氧化物层TaOz中，优选含氧率低、难以产生电阻变化的z＜0.8的组成范围。进而，第一过渡金属氧化物层TaOx的膜厚优选为1nm以上8nm以下。
另外，在上述实施方式中，对使用铪氧化物作为电阻变化层的情况的含氧率进行了研究。本案申请人在之前的专利申请（专利文献3：国际公开2010/004705号）中报告有在将表示氧欠缺状态的铪氧化物作为单层的电阻变化层使用的情况下，在该含氧率为0.9以上1.6以下的范围内示出电阻变化。还报告有通过在电极界面部分插入含氧率比1.8大的铪氧化物作为层叠结构，从而不需要成形动作，能够实现从第一次电压施加开始就稳定的脉冲动作。
鉴于以上内容，在第一过渡金属氧化物层HfOx中，优选不需要成形动作、能够有选择地促进氧化以及还原反应的1.8＜x的组成范围。在第二过渡金属氧化物层HfOy中，优选作为母体能够稳定地产生电阻变化的0.9≤y≤1.6的组成范围。在第三过渡金属氧化物层HfOz中，优选含氧率低、难以进行电阻变化的z＜0.9的组成范围。进而，第一过渡金属氧化物层HfOx的膜厚优选为3nm以上4nm以下。
另外，在上述实施方式中，对使用锆氧化物作为电阻变化层的情况的含氧率进行了研究。本案申请人在之前的专利申请（专利文献4：日本专利特开2010—21381号公报）中报告有在将表示氧欠缺状态的锆氧化物作为单层的电阻变化层使用的情况下，在该含氧率为0.9以上1.4以下的范围内示出电阻变化。还报告有通过在电极界面部分插入含氧率比1.9大但小于2.0的锆氧化物作为层叠结构，从而不需要成形动作，能够实现从第一次电压施加开始就稳定的脉冲动作。
鉴于以上内容，在第一过渡金属氧化物层ZrOx中，优选不需要成形动作、能够有选择地促进氧化以及还原反应的含氧率范围1.9＜x的组成范围。在第二过渡金属氧化物层ZrOy中，优选作为母体能够稳定地产生电阻变化的含氧率范围0.9≤y≤1.4的组成范围。在第三过渡金属氧化物层ZrOz中，优选含氧率低、难以进行电阻变化的z＜0.9的组成范围。进而，第一过渡金属氧化物层ZrOx的膜厚优选为1nm以上5nm以下。
这样，在本实施方式中，电阻变化层115由高氧浓度的第一过渡金属氧化物层115x、低氧浓度的第二过渡金属氧化物层115y、以及超低氧浓度的第三过渡金属氧化物层115z构成。
图2A～图2F是表示本实施方式1的电阻变化型非易失性存储元件10的主要部分（这里是电阻变化元件10a）的制造方法的截面图。使用这些图，对本实施方式1的电阻变化型非易失性存储元件10的主要部分的制造方法进行说明。
如图2A所示，为了形成第二电极104，在形成有晶体管及下层布线等的基板100上进行图案形成之后，形成由成为第二电极（下部电极）104的钽氮化物构成的导电层1040。
接着，如图2B所示，为了形成第三过渡金属氧化物层115z，在导电层1040上，形成由含氧率最低的过渡金属氧化物构成的第三过渡金属氧化物层115z0。这里，将钽靶材在氩和氧的混合气体气氛中进行溅射，用所谓的反应性溅射法形成（功率：1600W，成膜压力：0.16Pa，气体流量：Ar/O2=43/12sccm）。在将作为第三过渡金属氧化物层的钽氧化物层表述为TaOz时，其含氧率为z=0.68，其电阻率为0.33mΩcm，膜厚为10nm。
接着，如图2C所示，为了形成第二过渡金属氧化物层115y，在第三过渡金属氧化物层115z0上，形成由过渡金属氧化物构成的第二过渡金属氧化物层115y0。同样，将钽靶材在氧气气氛中溅射而通过反应性溅射法形成（功率：1600W，成膜压力：0.16Pa，气体流量：Ar/O2=34.7/20.3sccm）。在将作为第二过渡金属氧化物层的钽氧化物层表述为TaOy时，其含氧率为y=1.29，其电阻率为6mΩcm，膜厚为35nm。
接着，如图2D所示，为了形成第一过渡金属氧化物层115x，在第二过渡金属氧化物层115y0上，形成由含氧率最高的过渡金属氧化物构成的第一过渡金属氧化物层115x0。同样，将钽靶材在氧气气氛中溅射而通过反应性溅射法形成（功率：1600W，成膜压力：0.16Pa，气体流量：Ar/O2=30/25sccm）。在将作为第一过渡金属氧化物层的钽氧化物层表述为TaOx时，其含氧率为x=2.4，其电阻率为107mΩcm以上（即，绝缘层的电阻率），膜厚为5nm。即，关于3个过渡金属氧化物层的膜厚，第二过渡金属氧化物层115y的膜厚比第一过渡金属氧化物层115x和第三过渡金属氧化物层115z中的任何一个的膜厚都大。
另外，这里是使用反应性溅射来形成的，但也可以通过等离子氧化将表层氧化，形成含氧率最高的过渡金属氧化物层。通常，溅射法中，很难含有比化学计量学上的结构（钽氧化物的情况下，x=2.5）更多的氧，但当进行等离子氧化处理时，氧被注入钽氧化物的晶粒边界、缺陷等中，能够形成具有更高含氧率的过渡金属氧化物层，因此，具有抑制漏电流的效果。例如，在成膜温度300℃、功率200W、15秒的处理中，能够形成x=2.4、膜厚5nm左右的由钽构成的过渡金属氧化物层。并且，也可以使用在氧气气氛中对钽氧化物靶材进行溅射的反应性溅射法。
接着，如图2E所示，为了形成第一电极（上部电极）106，在第一过渡金属氧化物层115x0上，在图案形成之后形成由作为第一电极106的铂构成的导电层1060。
最后，如图2F所示，为了形成电阻变化元件10a，使用所希望的掩膜，对导电层1040、第三过渡金属氧化物层115z0、第二过渡金属氧化物层115y0、第一过渡金属氧化物层115x0及导电层1060进行图案形成，形成用第二电极104、第一电极106夹持由第三过渡金属氧化物层115z、第二过渡金属氧化物层115y、第一过渡金属氧化物层115x这三层层叠构成的电阻变化层115的电阻变化元件10a。作为标准电极电位高的材料的代表的贵金属等难以进行蚀刻，因此在用于第一电极时，也可以将其作为硬掩膜来形成电阻变化元件10a。在本工序中，使用相同的掩膜，一并进行图案形成，但也可以按照工序来进行图案形成。
根据以上的制造方法，能够形成根据氧流量而含氧率不同的过渡金属氧化物，能够分开制作第一、第二以及第三过渡金属氧化物。即，在第一电极的界面附近区域，选择性地产生第一过渡金属氧化物的氧化及还原反应，在电阻变化的极性始终稳定的同时，抑制第二电极的在界面附近区域的第三过渡金属氧化物的电阻变化动作（误动作），可以制造能够获得稳定的存储器特性的非易失性存储元件。
另外，在上面那样的非易失性存储元件10的制造工序中，也可以进一步追加将第一过渡金属氧化物层115x氧化的工序。例如，在刚形成第一过渡金属氧化物层115x0之后，或者，通过图案形成而在刚形成第一过渡金属氧化物层115x之后，也可以氧化第一过渡金属氧化物层115x。由此，能够更加提高第一过渡金属氧化物层115x的含氧率，具有抑制漏电流的效果。并且，能够减小后续工艺的热处理所带来的氧的扩散的影响，具有能够更可靠地在第一电极界面附近产生第一过渡金属氧化物的氧化及还原反应的优点。
另外，在本实施方式中，第一电极106与第一过渡金属氧化物层115x连接，第二电极104与第三过渡金属氧化物层115z连接，这种情况下优选如下结构：第一电极和第二电极为以不同的元素为主要成分的材料，第一电极的标准电极电位V1、第二电极的标准电极电位V2、以及构成第一、第二和第三过渡金属氧化物层的过渡金属M的标准电极电位Vt满足：Vt＜V1并且V2＜V1。在本实施方式中，第一电极106与第一过渡金属氧化物层115x连接，第二电极104与第三过渡金属氧化物层115z连接，并且第一电极106使用了铂（Pt）、第二电极104使用了钽氮化物（TaN）。铂的标准电极电位V1=1.188V，钽氮化物的标准电极电位V2=0.48V。因为表示本次用于电阻变化层的钽氧化物的钽氧化以及还原的容易程度的标准电极电位Vt=-0.6V，所以Vt＜V1，而且，满足V2＜V1的关系。通过满足以上标准电极电位的关系（Vt＜V1并且V2＜V1），从而将电阻变化的区域固定在第一电极与第一过渡金属氧化物115x的界面变得更加容易，且更容易抑制第二电极104与第三过渡金属氧化物层115z的界面的误动作。
另外，因为铪氧化物的铪的标准电极电位Vt=-1.55V，锆氧化物的锆的标准电极电位Vt=-1.534V，所以不管使用哪个作为电阻变化层都满足Vt＜V1、并且V2＜V1的关系。
根据以上可知，在由铂构成的第一电极106与含氧率高的第一过渡金属氧化物层115x之间可靠地产生氧化以及还原反应，并发生电阻变化现象。另外，因为满足V1>V2的关系，所以在由铂构成的第一电极106与第一过渡金属氧化物层115x的界面优先地显现该氧化以及还原反应，在第二电极104以及含氧率低的第三过渡金属氧化物层115z中，不产生氧化以及还原反应，而能够防止伴随电阻变化现象的误动作。第一电极除了铂以外也可以由铱（Ir；标准电极电位=1.156V）、钯（Pd；标准电极电位=0.951V）、以及铜（Cu；标准电极电位=0.521V）中的某一种金属或者这些金属的组合以及合金构成，第二电极除了钽氮化物（TaN）之外，也可以由钛氮化物（TiN；标准电极电位=0.55V）、钨（W；标准电极电位=-0.12V）、以及钛（Ti；标准电极电位=-1.63V）中的任意一种金属构成。即，只要从这些候选中选择关于标准电极电位满足V1>V2并且Vt＜V1的关系的电极即可。
图3的（a）到（c）是表示由非易失性存储元件的钽氧化物构成的电阻变化层中的氧分布的曲线图。图3的（a）是具有由第一过渡金属氧化物层TaOx与第二过渡金属氧化物层TaOy层叠构成的电阻变化层的、以往的非易失性存储元件的电阻变化层中的氧分布。图3的（b）以及图3的（c）是具有由第一过渡金属氧化物层TaOx、第二过渡金属氧化物层TaOy、以及第三过渡金属氧化物层TaOz的三层构成的电阻变化层的、本发明的非易失性存储元件10的电阻变化层中的氧分布。任一电阻变化层的总的膜厚均是50nm，在横轴方向以点划线表示的一个区间相当于10nm。在图3的（a）中TaOz的膜厚是0nm，在图3的（b）中TaOz的膜厚是10nm，在图3的（c）中TaOz的膜厚是20nm。因为是AES分析，所以在界面区域的分辨率的精度不高，但在图3（b）以及图3（c）中，可知能够可靠地确认第三过渡金属氧化物层TaOz的存在，通过控制氧流量的反应性溅射法能够形成第三过渡金属氧化物层。
在图4中示出根据图2A～图2F的流程制作的本实施方式的电阻变化元件10a中以第二电极104为基准对第一电极106施加-2.0V（低电阻化电压）和+4.0V（高电阻化电压）的电压脉冲时的电阻变化的状态的曲线图。纵轴是电阻变化元件10a的电阻值，横轴是施加的脉冲次数。根据图4可知，即使施加900次以上的脉冲，第一电极附近的电阻变化层稳定地进行约1位的电阻变化。
最后，图5A～图5C表示对于本发明的非易失性存储元件10的与第二电极104的界面附近（不想使其产生电阻变化的一侧）的电阻变化层，将在其附近部分的电阻变化特性与现有结构进行实验性比较验证的结果。任一种都为了抑制第一电极附近的电阻变化，而有意识地不形成第一过渡金属氧化物层TaOx。图5A是表示用于对具有第一电极Pt、由第二过渡金属氧化物层TaOy构成的电阻变化层、第二电极TaN的非易失性存储元件，即现有的2层结构（TaOx/TaOy）时的在第二电极附近的电阻变化特性进行确认的结构的特性的图，该非易失性存储元件具有。图5B是表示对本发明的具有第一电极Pt、第二过渡金属氧化物层TaOy、由第三过渡金属氧化物层TaOz的层叠结构构成的电阻变化层、第二电极TaN的非易失性存储元件，即将本发明的第三过渡金属氧化物层TaOz设置在第二过渡金属氧化物层TaOy与第二电极之间的结构的特性的效果进行验证的图。图5C是表示对本发明的具有第一电极Pt、第二过渡金属氧化物层TaOy、由第三过渡金属氧化物层TaOz的积层构成的电阻变化层、第二电极Ti的非易失性存储元件，即用比TaN更难以发生电阻变化的电极材料也就是Ti来构成第二电极的结构的特性的效果进行验证的图。在任何一种元件中，通过在第一电极侧不设置第一过渡金属氧化物层TaOx，能够强调提取第二电极附近的动作，而不会埋没在第一电极界面的动作中。横轴表示对第二电极施加负的脉冲，对第一电极施加正的脉冲的总计的脉冲施加次数，纵轴表示当时的电阻值。
根据图5A，在现有的非易失性存储元件的第二电极TaN的界面，观察到脉冲施加次数到达45次，界面上的运动成为电阻变化。但是，图5B中，通过插入含氧率低的第三过渡金属氧化物层TaOz，脉冲施加次数在17次时，其运动收敛，之后没有变化。并且，图5C中，当使用标准电极电位比TaN低的Ti作为第二电极时，在脉冲施加次数为5次左右时，其运动收敛。根据这些结果，通过将含氧率最低的第三过渡金属氧化物层TaOz配置成为与想要抑制氧化及还原反应的电极连接，能够抑制电极的界面附近区域的电阻变化动作（误动作），获得更加稳定的存储器特性。并且，通过与标准电极的低的电极组合，能够期望获得相乘效果。
在以上所示的本发明的实施方式1的电阻变化型非易失性存储元件10中，表示了电阻变化层115是平面型的简单的结构，但不限于该结构。例如，在考虑到有利于微细化的孔型结构的情况下，形成为使含氧率高的第一过渡金属氧化物层与想要促进氧化及还原反应的第一电极相接，含氧率低的第三过渡金属氧化物层与想要抑制氧化及还原反应的第二电极相接，在该第一过渡金属氧化物层和第三过渡金属氧化物层之间的一部分区域上，只要形成具有第一过渡金属氧化物层的氧含有量与第二过渡金属氧化物层的含氧率的中间的氧含有量的第二过渡金属氧化物，则形成为台面（mesa）形状、反台面形状等哪种形状都可以。
（实施方式2）
图6是示出本发明的实施方式2涉及的电阻变化型的非易失性存储元件20的结构例的截面图。与图1示出的本发明的实施方式1涉及的电阻变化型的非易失性存储元件10不同的是，将电阻变化层的各层、以及第一电极和第二电极上下相反地进行配置。即，相对在实施方式1中将第一电极106配置在第二电极104的上方，在本实施方式中，将第一电极106配置在第二电极104的下方。
如图6所示，本实施方式2的电阻变化型的非易失性存储元件20的电阻变化层125也是由第一过渡金属氧化物层125x、第二过渡金属氧化物层125y、以及第三过渡金属氧化物层125z的三层构成的层叠结构，但配置为第一过渡金属氧化物层125x与作为下部电极而发挥功能的第一电极106相接，第三过渡金属氧化物层125z与作为上部电极而发挥功能的第二电极104相接。这些过渡金属氧化物是同种过渡金属的氧化物，其构成为：形成第一过渡金属氧化物层125x的过渡金属氧化物的含氧率比形成第二过渡金属氧化物层125y的过渡金属氧化物的含氧率高，形成第三过渡金属氧化物层125z的过渡金属氧化物的含氧率比形成第二过渡金属氧化物层125y的过渡金属氧化物的含氧率低。即，在本实施方式中的第一过渡金属氧化物层125x、第二过渡金属氧化物层125y以及第三过渡金属氧化物层125z分别与实施方式1中的第一过渡金属氧化物层115x、第二过渡金属氧化物层115y、以及第三过渡金属氧化物层115z对应。
另外，在本实施方式中，电阻变化元件20a由第一电极（下部电极）106、电阻变化层125以及第二电极（上部电极）104构成。
图7A～图7F是表示本实施方式2的电阻变化型非易失性存储元件20的主要部分（这里是电阻变化元件20a）的制造方法的截面图。使用这些附图来说明本实施方式2的电阻变化型非易失性存储元件20的主要部分的制造方法。另外，以下对作为第一至第三过渡金属氧化物层形成钽氧化物（TaO）的情况进行说明。
如图7A所示，为了形成第二电极（下部电极）106，在形成有晶体管及下层布线等的基板100上，在图案形成之后形成由成为第一电极（下部电极）106的铂构成导电层1060。这时，通过高温烧结导电层1060（400℃）等，能够事先进行烧结而防止在后续工艺中第一电极发生因热而引起的压力迁移，因此具有使第一电极106与第一过渡金属氧化物层125x的界面稳定，能够实现稳定的设备动作的优点。
接着，如图7B所示，为了形成第一过渡金属氧化物层125x，在第一电极106上，形成由含氧率最高的过渡金属氧化物构成的第一过渡金属氧化物层125x0。通过在氧气气氛中对钽靶材进行溅射的反应性溅射法而形成（功率：1600W，成膜压力：0.16Pa，气体流量：Ar/O2=30/25sccm）。其含氧率为，将作为第一过渡金属氧化物层的钽氧化物层表示为TaOx时，x=2.4，其电阻率为107mΩcm以上，膜厚为5nm。这里，使用反应性溅射来形成，但也可以追加等离子氧化的工序。在溅射法中，难以使含有化学计量学上的组成以上的氧，当进行等离子氧化处理时，氧注入钽氧化物的晶粒边界、缺陷等中，能够形成具有更高含氧率的过渡金属氧化物层，所以，具有抑制漏电流的效果。例如，能够以成膜温度300℃、功率200W、15秒的处理，形成x=2.4、膜厚5nm左右的由钽构成的过渡金属氧化物层。
接下来，如图7C所示，为了形成第二过渡金属氧化物层125y，在第一过渡金属氧化物层125x0上，形成由过渡金属氧化物构成的第二过渡金属氧化物层125y0。同样，通过在氧气环境中溅射的反应性溅射法形成钽靶材（功率：1600W，成膜压力：0.16Pa，气体流量：Ar/O2=34.7/20.3sccm）。其含氧率为，在将作为第二过渡金属氧化物层的钽氧化物层表示为TaOy时，y=1.29，其电阻率为6mΩcm，膜厚为35nm。
接下来，如图7D所示，为了形成第三过渡金属氧化物层125z，在第二过渡金属氧化物层125y0上，形成由含氧率最低的过渡金属氧化物构成的第三过渡金属氧化物层125z0。这里，通过在氩和氧的气体气氛中溅射钽靶材的反应性溅射法而形成（功率：1600W，成膜压力：0.16Pa，气体流量：Ar/O2=43/12sccm）。其含氧率为，在将作为第三过渡金属氧化物层的钽氧化物层表示为TaOz时，z=0.68，其电阻率为0.33mΩcm，膜厚为10nm。即，关于3个过渡金属氧化物层的膜厚，第二过渡金属氧化物层125y比第一过渡金属氧化物层125x和第三过渡金属氧化物层125z的任意一个膜厚都大。
在形成上述各电阻变化层时，使用了钽靶材，但是也可以使用事先调整了氧含有量的钽氧化物靶材。
接下来，如图7E所示，为了形成第二电极（上部电极）104，在第三过渡金属氧化物层125z0上，形成有在图案形成后成为第二电极（上部电极）104的由钽氮化物构成的导电层1040。
最后，如图7F所示，为了形成电阻变化元件20a，使用所期望的掩模，图案形成导电层1060、第一过渡金属氧化物层125x0、第二过渡金属氧化物层125y0、第三过渡金属氧化物层125z0、以及导电层1040，形成电阻变化元件20a，该电阻变化元件20a由第一电极（下部电极）106、第二电极（上部电极）104夹持由第一过渡金属氧化物层125x、第二过渡金属氧化物层125y、第三过渡金属氧化物层125z这3层层叠而构成的电阻变化层125。在本工序中，使用相同的掩模一次性地进行图案形成，但是也可以按照各个工序进行图案形成。
通过以上的制造方法，能够形成对应于氧流量而含氧率不同的过渡金属氧化物，能够分开形成第一、第二以及第三过渡金属氧化物。即，在第一过渡金属氧化物层和下部电极（第一电极）的界面附近区域，有选择地产生第一过渡金属氧化物层的氧化及还原反应，在电阻变化的极性始终稳定的同时，能够抑制第三过渡金属氧化物层和上部电极（第二电极）的界面附近区域的由氧化及还原反应所导致的电阻变化动作（误动作），可以制造能够获得稳定的存储器特性的非易失性存储元件。
另外，在以上的非易失性存储元件20的制造工序中，也可以进一步追加将第一过渡金属氧化物层125x氧化的工序。例如，也可以在刚形成第一过渡金属氧化物层125x0之后，或者，在刚通过图案形成而形成了第一过渡金属氧化物层125x之后，将第一过渡金属氧化物层125x氧化。由此，能够进一步提高第一过渡金属氧化物层125x的含氧率，具有抑制漏电流的效果。另外，具有如下优点：能够减小后续工艺的热处理所导致的氧的扩散的影响，更可靠地在一方的电极中产生氧化及还原反应。
（实施方式3）
图8是示出本发明的实施方式3涉及的电阻变化型的非易失性存储元件30的结构例子的截面图。与图1所示的本发明的实施方式1的电阻变化型非易失性存储元件10的结构要素相同，但电阻变化层的各层的膜厚、电阻率不同。
即，在实施方式1的非易失性存储元件10中使用钽氧化物做为第一至第三过渡金属氧化物层，此时，其结构为：作为第三过渡金属氧化物层115z的TaOz的含氧率z=0.68（电阻率：0.33mΩcm）、膜厚为10nm，作为第二过渡金属氧化物层115y的TaOy的含氧率z=1.29（电阻率：6mΩcm）、膜厚为35nm，作为第一过渡金属氧化物层115x的TaOx的含氧率x=2.4（电阻率：107mΩcm以上）、膜厚为5nm，这是为了不使因氧扩散而在与第二电极104的界面有电阻变化的误动作发生，而关注第三过渡金属氧化物层115z，降低了氧含有率的结构。另一方面，在本实施方式的非易失性存储元件30中，同样使用钽氧化物（TaO）作为第一至第三过渡金属氧化物层，但作为第三过渡金属氧化物层135z的TaOz的含氧率为z=1.22（电阻率：2mΩcm）、膜厚为35nm，作为第二过渡金属氧化物层135y的TaOy的含氧率y=1.63（电阻率：10mΩcm）、膜厚为10nm，作为第一过渡金属氧化物层135x的TaOx的含氧率x=2.4（电阻率：107mΩcm以上）、膜厚为5nm。即，关于三个过渡金属氧化物层的膜厚，第三过渡金属氧化物层135z比第一过渡金属氧化物层135x及第二过渡金属氧化物层135y中的任一个膜厚都大。
为了维持氧浓度最高、最容易扩散，且氧分布的变化对电阻变化特性带来影响的第一过渡金属氧化物层135x的氧浓度，在其下层一侧配置第二过渡金属氧化物层135y，并设计其氧分布。即，从含氧率这一点出发，相对于在实施方式1中，电阻变化层115由高氧浓度的第一过渡金属氧化物层115x和低氧浓度的第二过渡金属氧化物层115y和超低氧浓度的第三过渡金属氧化物层115z构成，在本实施方式中，电阻变化层135由高氧浓度的第一过渡金属氧化物层135x和中氧浓度的第二过渡金属氧化物层135y和低氧浓度的第三过渡金属氧化物层135z构成。
另外，在本实施方式中，电阻变化元件30a由第一电极（上部电极）106、电阻变化层135以及第二电极（下部电极）104构成。
在图9中，示出了由钽氧化物构成的电阻变化层的含氧率和薄层电阻率的关系。上述的各个过渡金属氧化物层的含氧率为，在第一过渡金属氧化物层135x中为72.5%（化学计量学上的比），在第二过渡金属氧化物层135y中为62%（氧欠缺），在第三过渡金属氧化物层135z为55%（氧欠缺）。以含氧率的纵向的梯度平缓的方式，在中间层上配置略高的第二过渡金属氧化物层135y，由此，能够抑制浓度梯度导致的氧的扩散。另外，氧经由欠缺的区域扩散。如果换成从化学计量学上的组成来看的欠缺量，在第一过渡金属氧化物层135x中为约0%（大致化学计量学上的组成），在第二过渡金属氧化物层135y中为9.5%（氧欠缺），在第三过渡金属氧化物层135z中为17.5%（氧欠缺）。通过在中间层配置欠缺量少的第二过渡金属氧化物层135y，并且通过减少扩散路径，能够抑制氧的扩散。
在图10中，示出了非易失性存储元件的单元电流和电阻变化层的结构的关系。横轴表示氧欠缺层上层（第二过渡金属氧化物层）的电阻率，纵轴表示高电阻状态的HR单元电流和低电阻状态的LR单元电流。这里，氧欠缺层为单层的以往的非易失性存储元件90的特性用圆形符号表示，氧欠缺层为2层的本实施方式的非易失性存储元件30的特性用三角形符号和方形符号表示。三角形符号表示的是，氧不足层下层（第三过渡金属氧化物层）的电阻率为2mΩcm的非易失性存储元件30的数据，另一方面，方形符号表示的是，氧不足层下层（第三过渡金属氧化物层）的电阻率为1mΩcm的非易失性存储元件30的数据。
由图10可知，以往的非易失性存储元件90由高电阻层（第一过渡金属氧化物层105x）和氧欠缺层（第二过渡金属氧化物层105y）的层叠结构构成，当氧不足层的电阻率上升时，LR单元电流减少。这标明了如下的矛盾关系，即，当为了抑制氧的分布而使氧欠缺层的含氧率增加而接近化学计量学上的组成时，虽然能够抑制氧的扩散，但LR单元电流减少，不能确保足够的存储器窗口（LR单元电流和HR单元电流的差）。
与之相对，在本发明的非易失性存储元件30中，由第二过渡金属氧化物层135y和第三过渡金属氧化物层135z构成高电阻层（第一过渡金属氧化物层135x）的下层的氧欠缺层，使其上层的第二过渡金属氧化物层135y具有抑制氧的扩散的功能，使下层的第三过渡金属氧化物层135z具有提高单元电流的功能，消除了上述矛盾。由图10可知，与氧欠缺层为单层的结构（即，以往的非易失性存储元件90）相比，在使氧欠缺层为2层的结构（即，本实施方式的非易失性存储元件30）中，LR单元电流提高。
图11中示出了本实施方式的非易失性存储元件30的耐久特性与电阻变化层的结构的关系。横轴表示电阻变化层的结构，左侧的纵轴表示不成为高电阻的HR不良或者不成为低电阻的LR不良的不良率（任意单位），右侧的纵轴表示由这样的非易失性存储元件构成的存储器单元阵列的10万次的耐久特性的通过率（任意单位）。在图11中，作为与左侧的纵轴对应的数据，在左侧、中央，右侧，成对地表示LR不良率（位于左侧的曲线柱）和HR不良率（位于右侧的曲线柱）。另外，作为与右侧的纵轴对应的数据，以三个黑圆形符号表示。在图11中，左侧和中央表示以往的非易失性存储元件，左侧表示第二过渡金属氧化物层为2mΩcm的电阻率且膜厚30nm的时候，另外，中央表示第二过渡金属氧化物层为3mΩcm的电阻率且膜厚30nm的时候。另外，图6的右侧表示本实施方式的非易失性存储元件，使氧欠缺层为2层的层叠结构（第二过渡金属氧化物层和第三过渡金属氧化物层），表示第二过渡金属氧化物层为6mΩcm的电阻率且膜厚10nm、第三过渡金属氧化物层为2mΩcm的电阻率且膜厚20nm的时候。
从位于图11中的左侧以及中央的曲线柱可知，以往的非易失性存储元件90具有如下的矛盾的关系，即，当减小氧欠缺层（第二过渡金属氧化物层）的电阻率时，HR不良的发生次数增加，相反，当氧欠缺层的电阻率上升时，LR不良的发生次数增加。对此，由图11中右侧的曲线柱以及黑圆形符号的表示可知，通过如本实施方式的非易失性存储元件30那样使氧欠缺层双层化，HR、LR的任意一方的不良次数都得到了改善，耐久特性的通过率得到改善。即，作为不挥发性存储器的潜能能够提高重要的改写次数的可靠性。
另外，从图11的结果可知，在本实施方式的结构中重要的是，使氧欠缺层成为双层的叠层结构，并且使第三过渡金属氧化物层的膜厚比第二过渡金属氧化物层的膜厚厚。因此，即使第一过渡金属氧化物层的膜厚和第二过渡金属氧化物层的膜厚的关系与本实施方式1中说明的膜厚的大小关系相反，第一过渡金属氧化物层的膜厚比第二过渡金属氧化物层的膜厚厚也可以。
另外，关于非易失性存储元件30的制造方法，在非易失性存储元件10的制造方法的图2B、图2C所示的工序中，如果改变氩和氧气的比率进行溅射，则能够容易地实现。
（实施方式4）
图12是表示本发明的实施方式4的电阻变化型非易失性存储元件40的结构例的截面图。这里，以同时具有图1所示的本发明的实施方式1的电阻变化型非易失性存储元件10和图8所示的本发明的实施方式3的电阻变化型非易失性存储元件30的特征的方式，使电阻变化层145成为4层结构。
即，在本实施方式的非易失性存储元件40中，使用钽氧化物（TaO）作为第一至第四过渡金属氧化物层，此时，作为第四过渡金属氧化物层145a的TaOa的含氧率为a=0.68（电阻率：0.33mΩcm）、膜厚为10nm，作为第三过渡金属氧化物层145z的TaOz的含氧率为z=1.22（电阻率：2mΩcm）、膜厚为25nm，作为第二过渡金属氧化物层145y的TaOy的含氧率为y=1.63（电阻率：10mΩcm）、膜厚为10nm，作为第一过渡金属氧化物层145x的TaOx的含氧率为x=2.4（电阻率：107mΩcm以上）、膜厚为5nm。即，关于四个过渡金属氧化物层的膜厚，第三过渡金属氧化物层145z与第一过渡金属氧化物层145x、第二过渡金属氧化物层145y以及第四过渡金属氧化物层145a中的任意一个相比，膜厚都大。在本实施方式中，电阻变化层145由高氧浓度的第一过渡金属氧化物层145x、中氧浓度的第二过渡金属氧化物层145y、低氧浓度的第三过渡金属氧化物层145z、超低氧浓度的第四过渡金属氧化物层145a构成。
通过以上的结构，首先，通过配置含氧率极低的第四过渡金属氧化物层145a，在其与第二电极104的界面不产生电阻变化的误动作，其次，通过配置含氧率比较高的第二过渡金属氧化物层145y，氧难以从由大致化学计量学上的比构成的第一过渡金属氧化物层145x向下层侧扩散。
另外，在本实施方式中，电阻变化元件40a由第一电极（上部电极）106、电阻变化层145以及第二电极（下部电极）104构成。
通过上述结构，能够防止在电阻不变化的电极界面附近氧增加，实现初始击穿的稳定动作，能够防止动作电压的上升和偏差，提高改写次数的可靠性。特别是，能够极大地降低千兆比特（Gbit）级大容量存储器的一部分的比特的误动作的概率，因此，能够实现大容量的非易失性存储器。
另外，非易失性存储元件40的制造方法能够通过如下方式容易地实现，即，与非易失性存储元件10的制造方法的图2B、图2C所示的工序相同地，改变氩和氧气的比率而进行溅射，在形成第三过渡金属氧化物层之前，进一步还层积一层第四过渡金属氧化物层145a。
以上，关于本发明的非易失性存储元件及其制造方法，基于实施方式1～4进行了说明，但本发明不仅限定于这些实施方式。在不脱离本发明的主旨的范围内，对各实施方式实施本领域技术人员能够想到的各种变形而得到的形态以及将各实施方式的特征进行任意的组合而得到的形态，也包含在本发明中。
例如，本发明也包含将实施方式3和4中的非易失性存储元件上下翻转的结构的非易失性存储元件。
另外，本发明的非易失性存储元件基本上具有组合了电阻变化元件、周边的构成要素（基板、布线、接触插塞、层间绝缘层）的结构，但是也可以为电阻变化元件单体。即，本发明的非易失性存储元件至少具有第一电极、第二电极和电阻变化层即可，并不是必须具有周边的构成要素。这是由于，由上述实施方式1～4可知，本发明的特征在于非易失性存储元件中的电阻变化元件。
另外，在上述的实施方式中，作为第一、第二、第三、第四过渡金属氧化物，对由钽、铪、锆构成的氧化物的情况进行了说明，但是，只要是通过在与电极的界面附近形成高氧浓度的过渡金属氧化物层来显现电阻变化的材料，也可以由其他的过渡金属氧化物层构成。另外，作为夹在上下电极间的第一～第三过渡金属氧化物层，作为显现电阻变化的主要的电阻变化层，只要包含钽、铪、锆等的氧化物层即可，除此以外例如也可以含有微量的其他元素。在电阻值的微调整等中，可以少量、有意地含有其他元素，这样的情况也包含在本发明的范围中。另外，在通过溅射形成电阻膜时，由于残留气体和从真空容器壁放出气体等，而有时在电阻膜中混入了不想要的微量的元素，这样的在电阻膜中混入了微量的元素的情况当然也包含在本发明的范围中。
工业实用性
本发明提供一种适用于大容量的电阻变化型非易失性存储元件及其制造方法，能够实现动作稳定、可靠性高的非易失性存储器，因此，在使用非易失性存储器的各种电子设备领域是有用的。
符号说明
10 本发明的实施方式1的电阻变化型非易失性存储元件
10a 本发明的实施方式1的电阻变化元件
20 本发明的实施方式2的电阻变化型非易失性存储元件
20a 本发明的实施方式2的电阻变化元件
30 本发明的实施方式3的电阻变化型非易失性存储元件
30a 本发明的实施方式3的电阻变化元件
40 本发明的实施方式4的电阻变化型非易失性存储元件
40a 本发明的实施方式4的电阻变化元件
100 基板
101 第一布线
102 第一层间绝缘层
103 第一接触插塞
104 第二电极
1040 成为第二电极的导电层
115、125、135、145 电阻变化层
115x、115x0、125x、125x0、135x、145x 第一过渡金属氧化物层
115y、115y0、125y、125y0、135y、145y 第二过渡金属氧化物层
115z、115z0、125z、125z0、135z、145z 第三过渡金属氧化物层
145a 第四过渡金属氧化物层
106 第一电极
1060 成为第一电极的导电层
107 第二层间绝缘层
108 第二接触插塞
109 第二布线

Claims (21)

1.一种非易失性存储元件，具有第一电极、第二电极和电阻变化层，上述电阻变化层夹设在上述第一电极和上述第二电极之间，且电阻值基于施加在两电极间的电信号而可逆地变化，
上述电阻变化层具有按顺序层叠第一过渡金属氧化物层、第二过渡金属氧化物层和第三过渡金属氧化物层的结构，上述第一过渡金属氧化物层具有以MOx表示的组成，上述第二过渡金属氧化物层具有以MOy表示的组成，上述第三过渡金属氧化物层具有以MOz表示的组成，其中，M表示过渡金属，O表示氧，x>y，y>z。
2.如权利要求1所述的非易失性存储元件，上述第一过渡金属氧化物层是形成纤丝路径的层，上述纤丝路径是引起电阻变化的微小区域。
3.如权利要求1或2所述的非易失性存储元件，上述非易失性存储元件是在进行初始击穿之后在上述第一过渡金属氧化物层形成引起电阻变化的微小区域即上述纤丝路径，从而能够进行电阻变化的元件，上述初始击穿是通过施加具有比通常动作时高的绝对值的电压而进行的。
4.如权利要求1至3中的任意一项所述的非易失性存储元件，上述第一过渡金属氧化物层在上述初始击穿前为绝缘层。
5.如权利要求1至4中的任意一项所述的非易失性存储元件，上述第二过渡金属氧化物层与上述第一过渡金属氧化物层和上述第三过渡金属氧化物层中的任意一个相比，膜厚都大。
6.如权利要求1至4中的任意一项所述的非易失性存储元件，上述第三过渡金属氧化物层与上述第一过渡金属氧化物层和上述第二过渡金属氧化物层中的任意一个相比，膜厚都大。
7.如权利要求1至6中的任意一项所述的非易失性存储元件，上述电阻变化层具有按顺序层叠上述第一过渡金属氧化物层、上述第二过渡金属氧化物层、上述第三过渡金属氧化物层、以及第四过渡金属氧化物层的结构，上述第四过渡金属氧化物层具有由MOa表示的组成，其中，z>a。
8.如权利要求1至7中的任意一项所述的非易失性存储元件，
上述第一电极与上述第一过渡金属氧化物层连接，
上述第二电极与上述第三过渡金属氧化物层连接，
上述第一电极和上述第二电极由以不同元素为主成分的材料构成，
上述第一电极的标准电极电位V1、上述第二电极的标准电极电位V2、上述过渡金属M的标准电极电位Vt，满足Vt＜V1且V2＜V1。
9.如权利要求8所述的非易失性存储元件，上述第一电极配置在上述第二电极的上方。
10.如权利要求8所述的非易失性存储元件，上述第一电极配置在上述第二电极的下方。
11.如权利要求1至10中的任意一项所述的非易失性存储元件，上述第一过渡金属氧化物层、上述第二过渡金属氧化物层以及上述第三过渡金属氧化物层，含有钽、铪或锆的氧化物来作为电阻变化材料。
12.如权利要求11所述的非易失性存储元件，上述过渡金属M为钽，
上述第一过渡金属氧化物层TaOx、上述第二过渡金属氧化物层TaOy以及上述第三过渡金属氧化物层TaOz，满足：
2.1≤x
0.8≤y≤1.9
0＜z＜0.8。
13.如权利要求11所述的非易失性存储元件，上述过渡金属M为铪，
上述第一过渡金属氧化物层HfOx、上述第二过渡金属氧化物层HfOy以及上述第三过渡金属氧化物层HfOz，满足：
1.8＜x
0.9≤y≤1.6
0＜z＜0.9。
14.如权利要求11所述的非易失性存储元件，上述过渡金属M为锆，
上述第一过渡金属氧化物层ZrOx、上述第二过渡金属氧化物层ZrOy以及上述第三过渡金属氧化物层ZrOz，满足：
1.9＜x
0.9≤y≤1.4
0＜z＜0.9。
15.如权利要求11所述的非易失性存储元件，上述过渡金属M为钽，
上述第一过渡金属氧化物层TaOx、上述第二过渡金属氧化物层TaOy以及上述第三过渡金属氧化物层TaOz，满足：
2.1≤x
0.8≤y≤1.9
0.8≤z≤1.9。
16.如权利要求11所述的非易失性存储元件，上述过渡金属M为铪，
上述第一过渡金属氧化物层HfOx、上述第二过渡金属氧化物层HfOy以及上述第三过渡金属氧化物层HfOz，满足：
1.8＜x
0.9≤y≤1.6
0.9≤z≤1.6。
17.如权利要求11所述的非易失性存储元件，上述过渡金属M为锆，
上述第一过渡金属氧化物层ZrOx、上述第二过渡金属氧化物层ZrOy以及上述第三过渡金属氧化物层ZrOz，满足：
1.9＜x
0.9≤y≤1.4
0.9≤z≤1.4。
18.一种非易失性存储元件的制造方法，包含：
在基板上形成第二电极的工序；
在上述第二电极上形成具有由MOz表示的组成的第三过渡金属氧化物层的工序，其中，M表示过渡金属，O表示氧；
在上述第三过渡金属氧化物层上形成具有由MOy表示的组成的第二过渡金属氧化物层的工序，其中，y>z；
在上述第二过渡金属氧化物层上形成具有由MOx表示的组成的第一过渡金属氧化物层的工序，其中，x>y；以及
在上述第一过渡金属氧化物层上形成第一电极的工序，
至少上述第二过渡金属氧化物层以及上述第三过渡金属氧化物层通过氧气氛中的反应性溅射形成。
19.一种非易失性存储元件的制造方法，包含：
在基板上形成第一电极的工序；
在上述第一电极上形成具有由MOx表示的组成的第一过渡金属氧化物层的工序，其中，M表示过渡金属，O表示氧；
在上述第一过渡金属氧化物层上形成具有由MOy表示的组成的第二过渡金属氧化物层的工序，其中，x>y；
在上述第三过渡金属氧化物层上形成具有由MOz表示的组成的第三过渡金属氧化物层的工序，其中，y>z；以及
在上述第三过渡金属氧化物层上形成第二电极的工序，
上述第一过渡金属氧化物层、上述第二过渡金属氧化物层以及上述第三过渡金属氧化物层通过氧气氛中的反应性溅射形成。
20.如权利要求18或19所述的非易失性存储元件的制造方法，还包含对上述第一过渡金属氧化物层进行氧化的工序。
21.如权利要求18至20中的任意一项所述的非易失性存储元件的制造方法，还包含：在上述第一电极和上述第二电极之间，施加具有比通常动作时高的绝对值的初始击穿电压，在上述第一过渡金属氧化物层上形成引起电阻变化的微小区域即纤丝路径的工序。
CN201180035193.9A 2010-10-08 2011-10-06 非易失性存储元件及其制造方法 Active CN103222055B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010229096 2010-10-08
JP2010-229096 2010-10-08
PCT/JP2011/005637 WO2012046454A1 (ja) 2010-10-08 2011-10-06 不揮発性記憶素子およびその製造方法

Publications (2)

Publication Number Publication Date
CN103222055A true CN103222055A (zh) 2013-07-24
CN103222055B CN103222055B (zh) 2016-06-22

Family

ID=45927457

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201180035193.9A Active CN103222055B (zh) 2010-10-08 2011-10-06 非易失性存储元件及其制造方法
CN2011203792470U Expired - Lifetime CN202308073U (zh) 2010-10-08 2011-10-08 非易失性存储元件

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN2011203792470U Expired - Lifetime CN202308073U (zh) 2010-10-08 2011-10-08 非易失性存储元件

Country Status (5)

Country Link
US (1) US9184381B2 (zh)
EP (1) EP2626902B1 (zh)
JP (1) JP5241962B2 (zh)
CN (2) CN103222055B (zh)
WO (1) WO2012046454A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11176996B2 (en) 2019-07-09 2021-11-16 Winbond Electronics Corp. Resistive random access memory and resetting method thereof

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013073187A1 (ja) * 2011-11-17 2013-05-23 パナソニック株式会社 抵抗変化型不揮発性記憶装置及びその製造方法
US8817522B2 (en) * 2012-08-21 2014-08-26 Micron Technology, Inc. Unipolar memory devices
KR101607820B1 (ko) 2012-09-05 2016-03-30 가부시키가이샤 아루박 저항 변화 소자 및 그 제조 방법
JP6032597B2 (ja) * 2012-09-26 2016-11-30 独立行政法人国立高等専門学校機構 傾斜機能膜及びその製造方法
JP5572749B2 (ja) 2012-09-26 2014-08-13 パナソニック株式会社 不揮発性記憶素子及びその製造方法
KR20140042986A (ko) * 2012-09-28 2014-04-08 삼성전자주식회사 단위 셀이 단일 소자로 구성된 메모리 소자 및 그 제조방법
JP5650855B2 (ja) * 2013-02-08 2015-01-07 パナソニックＩｐマネジメント株式会社 不揮発性記憶素子の製造方法、不揮発性記憶素子及び不揮発性記憶装置
CN105144383B (zh) * 2013-03-21 2019-11-19 汉阳大学校产学协力团 具有双向开关特性的双端子开关元件和电阻存储交叉点阵列
CN103606625B (zh) 2013-11-28 2016-04-06 北京大学 高一致性低功耗阻变存储器及制备方法
WO2018009154A1 (en) * 2016-07-02 2018-01-11 Intel Corporation Rram devices with extended switching layer and methods of fabrication
CN108878264B (zh) * 2018-06-29 2020-12-25 云南大学 一种金属氧化物叠层场效应材料的制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090039332A1 (en) * 2007-08-09 2009-02-12 Taiwan Semiconductor Manufacturing Company, Ltd. Resistive non-volatile memory device
CN101621114A (zh) * 2009-07-21 2010-01-06 中国科学院上海硅酸盐研究所 一类氧化物多层梯度薄膜及其构建的rram元器件
US20100021626A1 (en) * 2008-07-23 2010-01-28 Chun-I Hsieh Method of fabricating rram
JP2010251352A (ja) * 2009-04-10 2010-11-04 Panasonic Corp 不揮発性記憶素子及びその製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101051704B1 (ko) 2004-04-28 2011-07-25 삼성전자주식회사 저항 구배를 지닌 다층막을 이용한 메모리 소자
JP4830275B2 (ja) 2004-07-22 2011-12-07 ソニー株式会社 記憶素子
JP2007180174A (ja) 2005-12-27 2007-07-12 Fujitsu Ltd 抵抗変化型記憶素子
JP5010891B2 (ja) 2006-10-16 2012-08-29 富士通株式会社 抵抗変化型素子
CN101636840B (zh) 2006-11-17 2011-05-25 松下电器产业株式会社 非易失性存储元件、非易失性存储器件、非易失性半导体器件以及非易失性存储元件的制造方法
CN101542730B (zh) 2007-06-05 2011-04-06 松下电器产业株式会社 非易失性存储元件和其制造方法、以及使用了该非易失性存储元件的非易失性半导体装置
JP2009021524A (ja) 2007-07-13 2009-01-29 Panasonic Corp 抵抗変化素子とその製造方法ならびに抵抗変化型メモリ
KR101219774B1 (ko) * 2007-07-20 2013-01-18 삼성전자주식회사 전이금속 산화막을 갖는 반도체소자의 제조방법 및 관련된소자
JP5308105B2 (ja) * 2007-10-05 2013-10-09 シャープ株式会社 可変抵抗素子及びその製造方法
JP4545823B2 (ja) 2007-10-15 2010-09-15 パナソニック株式会社 不揮発性記憶素子、並びにその不揮発性記憶素子を用いた不揮発性半導体装置
WO2009096363A1 (ja) * 2008-01-28 2009-08-06 Nec Corporation 抵抗変化型不揮発性記憶装置とその製造方法
JP2010021381A (ja) * 2008-07-11 2010-01-28 Panasonic Corp 不揮発性記憶素子およびその製造方法、並びにその不揮発性記憶素子を用いた不揮発性半導体装置
JP4469023B2 (ja) 2008-07-11 2010-05-26 パナソニック株式会社 不揮発性記憶素子およびその製造方法、並びにその不揮発性記憶素子を用いた不揮発性半導体装置
KR20100062570A (ko) * 2008-12-02 2010-06-10 삼성전자주식회사 저항성 메모리 소자
WO2010067585A1 (ja) * 2008-12-10 2010-06-17 パナソニック株式会社 抵抗変化素子およびそれを用いた不揮発性半導体記憶装置
JP2010177387A (ja) 2009-01-28 2010-08-12 Panasonic Corp 不揮発性記憶装置および駆動方法
WO2010109876A1 (ja) * 2009-03-25 2010-09-30 パナソニック株式会社 抵抗変化素子の駆動方法及び不揮発性記憶装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090039332A1 (en) * 2007-08-09 2009-02-12 Taiwan Semiconductor Manufacturing Company, Ltd. Resistive non-volatile memory device
US20100021626A1 (en) * 2008-07-23 2010-01-28 Chun-I Hsieh Method of fabricating rram
JP2010251352A (ja) * 2009-04-10 2010-11-04 Panasonic Corp 不揮発性記憶素子及びその製造方法
CN101621114A (zh) * 2009-07-21 2010-01-06 中国科学院上海硅酸盐研究所 一类氧化物多层梯度薄膜及其构建的rram元器件

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11176996B2 (en) 2019-07-09 2021-11-16 Winbond Electronics Corp. Resistive random access memory and resetting method thereof

Also Published As

Publication number Publication date
JP5241962B2 (ja) 2013-07-17
US20130119344A1 (en) 2013-05-16
CN202308073U (zh) 2012-07-04
EP2626902A1 (en) 2013-08-14
EP2626902A4 (en) 2015-04-29
EP2626902B1 (en) 2016-05-04
US9184381B2 (en) 2015-11-10
JPWO2012046454A1 (ja) 2014-02-24
WO2012046454A1 (ja) 2012-04-12
CN103222055B (zh) 2016-06-22

Similar Documents

Publication Publication Date Title
CN103222055A (zh) 非易失性存储元件及其制造方法
US9224821B2 (en) Customizable nonlinear electrical devices
US8318573B2 (en) Nonvolatile memory elements
JP4948688B2 (ja) 抵抗変化型不揮発性記憶素子、抵抗変化型不揮発性記憶装置及び抵抗変化型不揮発性記憶素子の製造方法
US9680093B2 (en) Nonvolatile memory element, nonvolatile memory device, nonvolatile memory element manufacturing method, and nonvolatile memory device manufacturing method
CN102782846B (zh) 非易失性存储元件和具有其的非易失性存储装置
CN103370790B (zh) 非易失性存储装置及其制造方法
US8350245B2 (en) Variable resistance element and nonvolatile semiconductor memory device using the same
US20140321197A1 (en) Driving method of non-volatile memory element and non-volatile memory device
CN102782847A (zh) 电阻变化器件以及存储器基元阵列
JP2010251352A (ja) 不揮発性記憶素子及びその製造方法
US9153319B2 (en) Method for driving nonvolatile memory element, and nonvolatile memory device having a variable resistance element
CN102648522A (zh) 非易失性存储元件及其制造方法、以及非易失性存储装置
JP6112106B2 (ja) 抵抗変化素子、その抵抗変化素子を有する半導体装置、その半導体装置の製造方法およびその抵抗変化素子を用いたプログラミング方法
US9761796B2 (en) Storage device and storage unit with ion source layer and resistance change layer
US9105332B2 (en) Variable resistance nonvolatile memory device
US9779808B2 (en) Resistance random access memory device and method for operating same
US10985317B2 (en) Device for selecting a memory cell
JP2012227275A (ja) 抵抗変化型不揮発性メモリセルおよび抵抗変化型不揮発性記憶装置
JP2014175419A (ja) 電流制御素子、不揮発性記憶素子、不揮発性記憶装置および電流制御素子の製造方法
CN103999218B (zh) 非易失性存储元件、非易失性存储装置、非易失性存储元件的制造方法及非易失性存储装置的制造方法
US20170271008A1 (en) Semiconductor memory device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20160316

Address after: Osaka Japan

Applicant after: PANASONIC INTELLECTUAL PROPERTY MANAGEMENT Co.,Ltd.

Address before: Osaka Japan

Applicant before: Matsushita Electric Industrial Co.,Ltd.

C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20200528

Address after: Kyoto Japan

Patentee after: Panasonic semiconductor solutions Co.,Ltd.

Address before: Osaka Japan

Patentee before: PANASONIC INTELLECTUAL PROPERTY MANAGEMENT Co.,Ltd.