CN202308073U - 非易失性存储元件 - Google Patents

非易失性存储元件 Download PDF

Info

Publication number
CN202308073U
CN202308073U CN2011203792470U CN201120379247U CN202308073U CN 202308073 U CN202308073 U CN 202308073U CN 2011203792470 U CN2011203792470 U CN 2011203792470U CN 201120379247 U CN201120379247 U CN 201120379247U CN 202308073 U CN202308073 U CN 202308073U
Authority
CN
China
Prior art keywords
transition metal
metal oxide
oxide layer
electrode
memory device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CN2011203792470U
Other languages
English (en)
Inventor
三河巧
早川幸夫
二宫健生
川岛良男
米田慎一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nuvoton Technology Corp Japan
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Application granted granted Critical
Publication of CN202308073U publication Critical patent/CN202308073U/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/026—Formation of switching materials, e.g. deposition of layers by physical vapor deposition, e.g. sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Power Engineering (AREA)
  • Physical Vapour Deposition (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)

Abstract

一种非易失性存储元件，具有：第一电极(106)；第二电极(104)；以及电阻变化层(115)，该电阻变化层(115)介于第一电极(106)和第二电极(104)之间、基于施加到两电极之间的电信号，电阻值可逆地变化。电阻变化层(115)具有第一过渡金属氧化物层(115I)、第二过渡金属氧化物层(115II)、以及第三过渡金属氧化物层(115III)，以第一过渡金属氧化物层(115I)、第二过渡金属氧化物层(115II)、以及第三过渡金属氧化物层(115III)的顺序层叠，各层的含氧率以第一过渡金属氧化物层、第二过渡金属氧化物层、以及第三过渡金属氧化物层的顺序降低，并且，所述第三过渡金属氧化物层(115III)的膜厚比所述第二过渡金属氧化物层(115II)的膜厚要厚。

Description

非易失性存储元件
技术领域
本实用新型涉及通过施加电压脉冲使电阻值变化的电阻变化型非易失性存储元件。 
背景技术
近年来，作为下一代的新型非易失性存储器，使用了所谓的电阻变化元件的电阻变化型的非易失性存储装置的研究开发正在进行。在这里，电阻变化元件是指如下的元件：具有电阻值根据电信号能够可逆变化的性质，并且能够将与该电阻值对应的信息非易失地进行存储。 
作为电阻变化元件的一个例子，提出有层叠含氧率不同的过渡金属氧化物用于电阻变化层的非易失性存储元件。公开有如下内容：在含氧率高的电阻变化层和与该电阻变化层接触的电极的界面，使氧化以及还原反应选择性地发生，使电阻变化稳定(例如，参照专利文献1)。 
图8示出搭载以往的电阻变化元件90a的电阻变化型的非易失性存储元件90。在基板100上形成第一布线101，覆盖该第一布线101形成有第一层间绝缘层102。贯通第一层间绝缘层102形成与第一布线101连接的第一接触栓(Contact Plug)103。覆盖第一接触栓103而形成有电阻变化元件90a，该电阻变化元件90a由在第一层间绝缘层102上形成的第二电极(在这里是下部电极)104、电阻变化层105、以及第一电极(在这里是上部电极)106构成。覆盖该电阻变化元件90a而形成第二层间绝缘层107，第二接触栓108贯通第二层间绝缘层107而与第一电极106和第二布线109连接。电阻变化层105由第一过渡金属氧化物层105I和第二过渡金属氧化物层105 II的层叠结构构成、并且电阻变化层由同种的过渡金属氧化物构成，形成第一过渡金属氧化物层105I的过渡金属氧化物的含氧率 比形成第二过渡金属氧化物层105 II的过渡金属氧化物的含氧率高。 
现有技术文献： 
专利文献1：国际公开第2008/149484号 
但是，在上面说明的以往结构的电阻变化元件中，观测到第二电极104与第二过渡金属氧化物层105II的界面附近氧浓度上升的现象。 
将该情况表示于图9中。图9是通过AES(Auger Electron Spectroscopy：俄歇电子能谱)分析解析电阻变化元件90a的深度方向的氧分布(氧浓度的分布)，其中电阻变化元件90a由第一电极106、电阻变化层105、以及第二电极104构成。在这里使用钽氧化物作为电阻变化层。横轴表示AES分析法的溅射时间，相当于与电阻元件深度方向对应的距离。纵轴表示钽与氧的浓度比，值越大表示含氧率越高。另外，数据的数量是抽样的数量，图9中示出4个抽样结果(黑菱形、黑方形、黑三角、以及黑圆点)。根据图9可知在第一电极106侧形成的第一过渡金属氧化物层105I(TaOx)比第二过渡金属氧化物层105II(TaOy)的含氧率高。 
不过，能够确认与第二电极104的界面相接的区域的第二过渡金属氧化物层105II中氧增加的峰值。这是因为电阻变化元件90a形成以后的后续过程的热处理中氧扩散，并且氧在第二过渡金属氧化物层105II中的与第二电极104的界面附近滞留。另外即使在扩散工序结束后的成为了产品的阶段，也非常担心在施加了正负脉冲电压的双极型的电阻变化型的非易失性存储元件中，氧离子向第二电极104侧电移动，使在电极界面附近区域的第二过渡金属氧化物层105II中的氧增加。 
如上述的第二过渡金属氧化层105II中的第二电极104的界面附近氧增加时，装置动作上产生各种各样的问题。 
通常情况下，为了改写，在电阻变化元件90a的第一电极106与第二电极104间施加必要的电压时，被分压为施加到第一过渡金属氧化物层105I的电压和施加到第二过渡金属氧化物层105II的电压。因为氧浓度高的第一过渡金属氧化物层105I与氧浓度低的第二过渡金属氧化物层105II相比电阻率高，所以施加的电压在第一过渡金属氧化物层105I被分 压为更大的电压。在电阻变化元件90a的氧分布劣化的情况下，第一过渡金属氧化物层105I的氧浓度减少，第二过渡金属氧化物层105II的氧浓度增加。由此，施加到第一过渡金属氧化物层105I的电压减少，施加到第二过渡金属氧化物层105II的电压增加，电压的平衡发生变化。因为氧分布的劣化程度被认为按照位存在不均匀，所以按照位施加的电压被分压为第一过渡金属氧化物层105I和第二过渡金属氧化物层105II的状态不同，这被认为是电阻变化特性不均匀的原因之一。 
实用新型内容
本实用新型解决了上述问题，控制非易失性存储元件的误动作，并使误动作的概率非常小。另外，抑制非易失性存储元件的氧分布的劣化，减少每个位的电阻变化特性的不均匀。即，本实用新型的目的是提供适合大容量化的电阻变化型的非易失性存储元件。 
为了实现上述目的，本实用新型的非易失性存储元件具有：第一电极；第二电极；以及电阻变化层，该电阻变化层介于所述第一电极和所述第二电极之间，并基于被施加到这两电极之间的电信号，电阻值可逆地变化，所述电阻变化层具有如下结构：所述电阻变化层具有第一过渡金属氧化物层、第二过渡金属氧化物层、以及第三过渡金属氧化物层，并以所述第一过渡金属氧化物层、所述第二过渡金属氧化物层、以及所述第三过渡金属氧化物层的顺序层叠，其中，所述第一过渡金属氧化物层具有由MOx表示的组成，所述第二过渡金属氧化物层具有由MOy表示的组成，所述第三过渡金属氧化物层具有由MOz表示的组成，其中，M表示过渡金属，O表示氧，x＞y，y＞z；所述第三过渡金属氧化物层的膜厚比所述第二过渡金属氧化物层的膜厚要厚。 
在这里，可以是所述第二过渡金属氧化物层的膜厚比所述第一过渡金属氧化物层的膜厚要厚，也可以是所述第二过渡金属氧化物层的膜厚比所述第一过渡金属氧化物层的膜厚要薄。 
上述非易失性存储元件，电阻变化层具有如下结构：电阻变化层除了 具有第一过渡金属氧化物层、第二过渡金属氧化物层、以及第三过渡金属氧化物层之外，还具有第四过渡金属氧化物层，并以所述第一过渡金属氧化物层、所述第二过渡金属氧化物层、所述第三过渡金属氧化物层以及所述第四过渡金属氧化物层的顺序进行层叠，其中，所述第四过渡金属氧化物层由MOa表示组成，且z＞a。该情况下，所述第一电极与所述第一过渡金属氧化物层连接，所述第二电极与所述第四过渡金属氧化物连接。 
另外，上述的非易失性存储元件，所述第一电极与所述第一过渡金属氧化物层连接，所述第二电极与所述第三过渡金属氧化物层连接，所述第一电极和所述第二电极由不同元素为主要成分的材料构成，所述第一电极的标准电极电位V1、所述第二电极的标准电极电位V2、以及所述过渡金属M的标准电极电位Vt满足Vt＜V1且V2＜V1。并且，优选第一电极配置在第二电极的上方。 
另外，上述的非易失性存储元件，第一过渡金属氧化物层、第二过渡金属氧化物层、以及第三过渡金属氧化物层含有钽氧化物、铪氧化物、或锆氧化物作为电阻变化材料。这种情况下，过渡金属M为钽，第一过渡金属氧化物层TaOx、第二过渡金属氧化物层TaOy、以及第三过渡金属氧化物层TaOz，优选满足2.1≤x，0.8≤y≤1.9，0.8≤z≤1.9。过渡金属M为铪，第一过渡金属氧化物层HfOx、第二过渡金属氧化物层HfOy、以及第三过渡金属氧化物层HfOz，优选满足1.8＜x，0.9≤y≤1.6，0.9≤z≤1.6。过渡金属M为锆，第一过渡金属氧化物层ZrOx、所述第二过渡金属氧化物层ZrOy、以及第三过渡金属氧化物层ZrOz，优选满足1.9＜x，0.9≤y≤1.4，0.9≤z≤1.4。 
本实用新型的非易失性存储元件达到以下效果：在第一电极的界面附近区域使第一过渡金属氧化物层的电阻可靠地变化，并抑制在第二电极的界面附近区域的第三过渡金属氧化物层的电阻变化(误动作)，以得到稳定的存储器特性。 
附图说明
图1的(a)是示出本实用新型的实施方式1涉及的非易失性存储元件的结构例的截面图，图1的(b)是示出构成本实用新型的实施方式1涉及的非易失性存储元件的各层膜厚和含氧率的关系的图。 
图2的(a)到(c)是示出由非易失性存储元件的钽氧化物构成的电阻变化层中的氧分布的图表。 
图3是示出本实用新型的实施方式1涉及的非易失性存储元件的电阻值和脉冲次数特性的图表。 
图4是示出本实用新型的实施方式2涉及的非易失性存储元件的结构例的截面图。 
图5是示出由非易失性存储元件的钽氧化物构成的电阻变化层的含氧率与薄层电阻率的关系的图表。 
图6是示出非易失性存储元件的耐用特性和电阻变化层的结构的关系的图表。 
图7是示出本实用新型实施方式3涉及的非易失性存储元件的结构例的截面图。 
图8是示出现有的非易失性存储元件的结构例的截面图。 
图9是示出以往的非易失性存储元件的电阻变化层TaO中的氧分布的图表。 
具体实施方式
下面，参照附图对于本实用新型的实施方式涉及的非易失性存储元件进行说明。另外，在附图中对标注相同标号的部分存在省略说明的情况。另外，为了附图易于理解，仅概要地表示各自的构成要素，并未对形状等准确地表示。 
(实施方式1) 
图1的(a)是示出本实用新型实施方式1涉及的电阻变化型的非易失性存储元件10的结构例的截面图。如图1的(a)所示，本实施方式1的电阻变化型的非易失性存储元件10具有形成有第一布线101的基板100、 第一层间绝缘层102、以及第一接触栓103(直径：50～300nm)，其中，上述第一层间绝缘层102由在上述基板100上覆盖第一布线101而形成的硅氧化膜(300～500nm)构成；上述第一接触栓103以钨为主要成分，贯通上述第一层间绝缘层102而形成，并与第一布线101电连接。并且，以覆盖第一接触栓103的方式，在第一层间绝缘层102上而形成电阻变化元件10a，该电阻变化元件10a具有第二电极(在本实施方式中为下部电极)104(5～100nm)、电阻变化层115(20～100nm)、以及第一电极(在本实施方式中为上部电极)106(5～100nm)。以覆盖上述电阻变化元件10a的方式形成有由硅氧化膜(300～500nm)构成的第二层间绝缘层107，贯通该第二层间绝缘层107形成有以钨为主要成分的与第一电极106电连接的第二接触栓108(直径：50～300nm)。以覆盖第二接触栓108的方式，在第二层间绝缘层107上形成有第二布线109。 
在这里，电阻变化层是介于第一电极106与第二电极104之间、电阻值基于向两电极间施加的电信号而可逆变化的层，并具有将第一过渡金属氧化物层115I、第二过渡金属氧化物层115II、以及第三过渡金属氧化物层115III按顺序进行层叠的结构，其中，上述第一过渡金属氧化物层115I具有由MOx(M是过渡金属，O是氧)表示的组成，上述第二过渡金属氧化物115II具有由MOy(其中，x＞y)表示的组成，上述第三过渡金属氧化物115III具有由MOz(其中，y＞z)表示的组成。 
即，第一过渡金属氧化物层115I与第一电极106相接进行配置，第三过渡金属氧化物层115III与第二电极104相接进行配置。其结构为：这些过渡金属氧化物层是同种类的过渡金属氧化物，且形成第一过渡金属氧化物层115I的过渡金属氧化物的含氧率比形成第二过渡金属氧化物115II的过渡金属氧化物的含氧率高，形成第三过渡金属氧化物层115III的过渡金属氧化物的含氧率比形成第二过渡金属氧化物115II的过渡金属氧化物的含氧率低。 
在上述实施方式中，对使用钽氧化物作为电阻变化层的情况的含氧率进行了研究。本案申请人在专利文献2(国际公开第2008/059701号)中， 报告有以下内容：在使用表示氧亏损状态的钽氧化物作为单层的电阻变化层来使用的情况下，其含氧率在0.8以上1.9以下的范围内能够进行高电阻值是低电阻值5倍以上的稳定的动作。另外，在上述“现有技术文献”栏中列举的专利文献1中报告有通过在电极界面附近插入含氧率2.1以上的钽氧化物作为层叠结构，因而不需要成型(Forming)动作，从第一次的电压施加就能够实现稳定的脉冲动作。 
鉴于以上内容，在第一过渡金属氧化物层TaOx中，优选不需要成型动作、能够促进所选择的氧化以及还原反应的含氧率范围2.1≤x的组成范围。在第二过渡金属氧化物层TaOy中，优选作为母体能够稳定地产生电阻变化的含氧率范围0.8＜y≤1.9的组成范围。在第三过渡金属氧化物层TaOz中，优选含氧率低、不易进行电阻变化的0.8≤z＜1.9的组成范围。进而，第一过渡金属氧化物层TaOx的膜厚优选为1nm以上8nm以下。 
另外，在上述实施方式中，对使用铪氧化物作为电阻变化层的情况的含氧率进行了研究。本案申请人在之前的专利申请(专利文献3：国际公开2010/004705号)中报告有在将表示氧亏损状态的铪氧化物作为单层的电阻变化层使用的情况下，在该含氧率为0.9以上1.6以下的范围内示出电阻变化。还报告有通过在电极界面部分插入含氧率比1.8大的铪氧化物作为层叠结构，从而不需要成型动作，从第一次的电压施加就能够实现稳定的脉冲动作。 
鉴于以上内容，在第一过渡金属氧化物层HfOx中，优选不需要成型动作、能够促进所选择的氧化以及还原反应的含氧率范围1.8＜x的组成范围。在第二过渡金属氧化物层HfOy中，优选作为母体能够稳定地产生电阻变化的含氧率范围的0.9＜y≤1.6的组成范围。在第三过渡金属氧化物层HfOz中，优选含氧率低、不易进行电阻变化的0.9≤z＜1.6的组成范围。进而，第一过渡金属氧化物层HfOx的膜厚优选为3nm以上4nm以下。 
另外，在上述实施方式中，对使用锆氧化物作为电阻变化层的情况的含氧率进行了研究。本案申请人在之前的专利申请(专利文献4：日本专利特开2010-21381号公报)中报告有在将表示氧亏损状态的锆氧化物作为 单层的电阻变化层使用的情况下，在该含氧率为0.9以上1.4以下的范围内示出电阻变化。还报告有通过在电极界面部分插入含氧率比1.9大但不足2.0的锆氧化物作为层叠结构，从而不需要成型动作，从第一次的电压施加就能够实现稳定的脉冲动作。 
鉴于以上内容，在第一过渡金属氧化物层ZrOx中，优选不需要成型动作、能够促进所选择的氧化以及还原反应的含氧率范围1.9＜x的组成范围。在第二过渡金属氧化物层ZrOy中，优选作为母体能够稳定地产生电阻变化的含氧率范围0.9＜y≤1.4的组成范围。在第三过渡金属氧化物层ZrOz中，优选含氧率低、不易进行电阻变化的0.9≤z＜1.4的组成范围。进而，第一过渡金属氧化物层ZrOx的膜厚优选为1nm以上5nm以下。 
这样，在本实施方式中，电阻变化层115由高氧浓度的第一过渡金属氧化物层115I、中氧浓度的第二过渡金属氧化物层115II、以及低氧浓度的第三过渡金属氧化物层115III构成。 
另外，在本实施方式中，第一电极106与第一过渡金属氧化物层115I连接，第二电极104与第三过渡金属氧化物层115III连接，这种情况下优选如下结构：第一电极和第二电极为以不同的元素作为主要成分的材料，第一电极的标准电极电位V1、第二电极的标准电极电位V2、以及构成第一、第二和第三过渡金属氧化物层的过渡金属M的标准电极电位Vt满足：Vt＜V1并且V2＜V1。在本实施方式中，第一电极106与第一过渡金属氧化物层115I连接，第二电极104与第三过渡金属氧化物层115III连接，并且在第一电极106使用铂(Pt)、在第二电极104使用钽氮化物(TaN)。铂的标准电极电位V1＝1.188V，钽氮化物的标准电极电位V2＝0.48V。因为本次表示用于电阻变化层的钽氧化物的钽氧化以及还原容易程度的标准电极电位Vt＝-0.6V，所以Vt＜V1，进而满足V2＜V1的关系。通过满足以上标准电极电位的关系(Vt＜V1并且V2＜V1)，从而将电阻变化区域固定在第一电极与第一过渡金属氧化物115I的界面变得更加容易，且更容易抑制第二电极104与第三过渡金属氧化物层115III的界面的误动作。 
另外，因为铪氧化物的铪标准电极电位Vt＝-1.55V，锆氧化物的锆标 准电极电位Vt＝-1.534V，所以不管使用哪个作为电阻变化层都满足Vt＜V1、并且V2＜V1的关系。 
根据以上可知，在由铂构成的第一电极106与含氧率高的第一过渡金属氧化物层115I之间可靠地产生氧化以及还原反应，并发生电阻变化现象。另外，因为满足V1＞V2的关系，所以在由铂构成的第一电极106与第一过渡金属氧化物层115I的界面优先地发生该氧化以及还原反应，在第二电极104以及含氧率低的第三过渡金属氧化物层115III不产生氧化以及还原反应，而能够防止伴随电阻变化现象的误动作。第一电极除了铂以外也可以由铱(Ir；标准电极电位＝1.156V)、钯(Pd；标准电极电位＝0.951V)、以及铜(Cu；标准电极电位＝0.521V)中的某一种金属或者这些金属的组合以及合金构成，第二电极除了钽氮化物(TaN)之外，也可以由钛氮化物(TiN；标准电极电位＝0.55V)、钨(W；标准电极电位＝-0.12V)、以及钛(Ti；标准电极电位＝-1.63V)中的某一种构成。即，只要从这些候选中选择与标准电极电位有关的满足V1＞V2并且Vt＜V1的关系的电极即可。 
图2的(a)到(c)是表示由非易失性存储元件的钽氧化物构成的电阻变化层中的氧分布的图表。图2的(a)是具有由第一过渡金属氧化物层TaOx与第二过渡金属氧化物层TaOy层叠构成的电阻变化层的、以往的非易失性存储元件的电阻变化层中的氧分布。图2的(b)以及图2的(c)是具有由第一过渡金属氧化物层TaOx、第二过渡金属氧化物层TaOy、以及第三过渡金属氧化物层TaOz的三层构成的电阻变化层的、本实用新型的非易失性存储元件10的电阻变化层中的氧分布。任一电阻变化层的总得膜厚是50nm，在横轴方向以虚线表示的一个区间相当于10nm。在图2的(a)中TaOz的膜厚是0nm，在图2的(b)中TaOz的膜厚是10nm，在图2的(c)中TaOz的膜厚是20nm。因为是AES分析，所以在界面区域的分辨率的精度不高，但在图2(b)以及图2(c)中，可知能够可靠地确认第三过渡金属氧化物层TaOz的存在，通过控制氧流量的反应性溅射法能够形成第三过渡金属氧化物层。 
在图3中示出在本实施方式的电阻变化元件10a中以第二电极104为基准对第一电极106施加-2.0V(低电阻化电压)和+4.0V(高电阻化电压)的电压脉冲时的电阻变化的状态的图表。纵轴是电阻变化元件10a的电阻值，横轴是施加的脉冲次数。根据图3可知，即使施加900次以上的脉冲，第一电极附近的电阻变化层稳定地进行约1位的电阻变化。 
在本实施方式的非易失性存储元件30中，例如，作为第一至第三的过渡金属氧化物层使用钽氧化物(TaO)的情况下，作为第三过渡金属氧化物层115III的TaOz的含氧率z＝1.22(电阻率：2mΩcm)、膜厚35nm，作为第二过渡金属氧化物层115II的TaOy的含氧率y＝1.63(电阻率：10mΩcm)、膜厚10nm，作为第一过渡金属氧化物层115I的TaOx的含氧率x＝2.4(电阻率：107mΩcm)、膜厚为5nm。即，第一过渡金属氧化物层115I的膜厚、第二过渡金属氧化物层115II的膜厚、以及第三过渡金属氧化物层115III的膜厚依次变厚。 
为了维持氧浓度最高而易于扩散，氧分布的变化对电阻变化特性带来影响的第一过渡金属氧化物层115I的氧浓度，在其下层侧配置第二过渡金属氧化物层115II，来设计氧分布。即，根据含氧率的观点，在本实施方式中，电阻变化层115由高氧浓度的第一过渡金属氧化物层115I、中氧浓度的第二过渡金属氧化物层115II、以及低氧浓度的第三过渡金属氧化物层115III构成。 
在图5中，示出了由钽氧化物层构成的电阻变化层的含氧率和薄层电阻率的关系。上述各个的过渡金属氧化物层的含氧率分别为在第一过渡金属氧化物层115I中为72.5％(化学计量比)，在第二过渡金属氧化物层115II中为62％(氧亏损)，在第三过渡金属氧化物层115III中为55％(氧亏损)。通过在中间层配置含氧率略微高的第二过渡金属氧化物层115II以缓和含氧率的纵方向的梯度，从而能够抑制浓度梯度产生的氧扩散。另外，氧通过亏损区域进行扩散。若换一个角度来说与化学计量比的亏损量，在第一过渡金属氧化物层115I是0％(化学计量比)、在第二过渡金属氧化物层115II为9.5％(氧亏损)、在第三过渡金属氧化物层115III 为17.5％(氧亏损)。通过在中间层配置亏损量少的第二过渡金属氧化物层115II，减少扩散路径，能够抑制氧的扩散。 
在图6中，示出本实施方式的非易失性存储元件10的耐用特性和电阻变化层的结构的关系。横轴表示电阻变化层的结构，左侧的纵轴表示未成为高电阻的HR的品质不好的次品率或未成为低电阻的LR的品质不好的次品率(任意单位)，在右侧的纵轴表示由这样的非易失性存储元件构成的存储器单元阵列的十万次的耐用特性的通过率(任意单位)。在图6中，作为与左侧的纵轴对应的数据，在左侧、中央、以及右侧成对示出了LR次品率(位于左侧的柱状图)和HR次品率(位于右侧的柱状图)。另外，作为与右侧纵轴对应的数据，描绘有3个黑圆标记的结构。在图6中，左侧和中央示出了以往的非易失性存储元件，左侧示出了第二过渡金属氧化物层的电阻率为2mΩcm、膜厚30nm时的情形，另外，中央示出了第二过渡金属氧化物层的电阻率为3mΩcm、膜厚30nm时的情形。另外，图6的右侧示出了本实施方式的非易失性存储元件，以氧亏损层作为两层的的层叠结构、作为第二过渡金属氧化物层和第三过渡金属氧化物层，示出第二过渡金属氧化物层的电阻率为6mΩcm、膜厚10nm以及第三过渡金属氧化物层的电阻率为2mΩcm、膜厚20nm时的情形。 
根据位于图6左侧以及中央的柱状图可知，以往的非易失性存储元件90中存在如下的折衷的关系：在氧亏损层(第二过渡金属氧化物层)的电阻率下降的情况下HR品质不好的发生次数增加，相反地，提高氧亏损层电阻率的情况下LR品质不好的发生次数增加。与此相对，根据在图6的右侧的柱状图以及黑圆标记的结构可知，通过如本实施方式中的非易失性存储元件30那样将氧亏损层两层化，从而能够改善HR、LR的任一个的品质不良的次数，并改善耐用特性的通过率。即，能够使作为非易失性存储器的潜力的重要的改写次数的可靠性提高。 
根据以上可知，作为本实用新型的一个实施方式的非易失性存储元件通过配置电阻变化层、以及与第三过渡金属氧化物层相接的第二电极，使在第一电极的界面附近区域的第一过渡金属氧化物层电阻可靠地变化，并 抑制第二电极的界面附近区域的第三过渡金属氧化物层的电阻变化(误动作)，从而起到能够得到稳定的存储器特性这样的效果。其中，该电阻变化层具有由第一过渡金属氧化物、第二过渡金属氧化物、以及第三过渡金属氧化物层构成的三层结构，其中，第一过渡金属氧化物层与发生电阻变化的第一电极相接且含氧率最高，第二过渡金属氧化物层作为对上述第一过渡金属氧化物层提供氧的母体，第三过渡金属氧化物层与不发生电阻变化的电极相接且含氧率最低。 
另外，尤其通过抑制从电阻变化特性影响较大的含氧率高的第一过渡金属氧化物层向氧含氧率低的第二过渡金属氧化物层扩散的氧的量，从而抑制氧分布的劣化，起到能够降低每位的电阻变化特性的不均匀这样的效果。即，在未进行电阻变化的电极界面附近对氧的增加防患于未然，能够实现初始击穿的稳定动作、动作电压的上升、防止不均匀以及提高改写次数的可靠性。特别是因为能够大大减少吉比特(Gbit)级大容量存储器的一部分比特的误动作的概率，所以能够实现大容量的非易失性存储器。 
另外，根据图6的结果的理解，在本实施方式的结构中要点是将氧亏损层设置为两层的层叠结构，并且将第三过渡金属氧化物层的膜厚设置为比第二过渡金属氧化物层的膜厚要厚。这是因为低电阻层(第三过渡金属氧化物层)的膜厚较厚有利于提高单元电流。在第三过渡金属氧化物层的膜厚较厚的情况下，形成在高电阻层(第一过渡金属氧化物层)的纤丝路径的正下方的电力线变宽。即，低电阻层的膜厚越厚相应的电力线变宽、并且与提高单元电流相关联。另外，纤丝路径是指通过用于使电阻开始变化的击穿工序(施加比用于通常电阻变化的电压高的电压)，在成为高电阻层的第一过渡金属氧化物层形成的、实质上引起电阻变化的微小区域。通过形成这些纤丝路径，以后的顺利的脉冲动作(高电阻状态和低电阻状态之间的转移)成为可能。 
因此，第一过渡金属氧化物层的膜厚与第二过渡金属氧化物层的膜厚之间的关系与由实施方式1说明的膜厚的大小关系相反，即使第一过渡金属氧化物层的膜厚比第二过渡金属氧化物层的膜厚厚也没有关系。即，第 二过渡金属氧化物的膜厚既可以比第一过渡金属氧化物的膜厚厚，也可以比第一过渡金属氧化物的膜厚薄。 
另外，作为含氧率为中间的第二过渡金属氧化物层相对地较薄的理由如下。即，为了抑制氧从氧浓度高的第一过渡金属氧化物层向氧浓度低的第三过渡金属氧化物层扩散(氧势垒)，配置第二过渡金属氧化物层，但为了发挥氧势垒性能，第二过渡金属氧化物层的膜厚10nm左右就足够了。 
含氧率最高的第一过渡金属氧化物层相对较薄的理由如下。即(1)因为第一过渡金属氧化物层的膜厚达到10nm以上时，无法在第一过渡金属氧化物层内形成纤丝路径，或者，击穿电压增加不利于低耗电。(2)另外，电阻变化区域因为是在过渡金属氧化物层和电极的界面附近的氧化还原反应，所以不需要使第一过渡金属氧化物层太厚。 
(实施方式2) 
图4是示出本实用新型的实施方式2涉及的电阻变化型的非易失性存储元件20的结构例的截面图。与图1示出的本实用新型的实施方式1涉及的电阻变化型的非易失性存储元件10不同，将电阻变化层的各层、以及第一电极和第二电极与实施方式1涉及的电阻变化型的非易失性存储元件10相比上下相反地进行配置。即，相对在实施方式1中将第一电极106配置在第二电极104的上方，在本实施方式中，将第一电极106配置在第二电极104的下方。 
如图4所示，在本实施方式2的电阻变化型的非易失性存储元件20的电阻变化层125也是由第一过渡金属氧化物层125I、第二过渡金属氧化物层125II、以及第三过渡金属氧化物层125III的三层构成的层叠结构，但配置为第一过渡金属氧化物层125I与作为下部电极而发挥功能第一电极106相接，第三过渡金属氧化物层125III与作为上部电极而发挥功能的第二电极104相接。这些过渡金属氧化物是同种过渡金属的氧化物，其构成为：形成第一过渡金属氧化物层125I的过渡金属氧化物的含氧率比形成第二过渡金属氧化物层125II的过渡金属氧化物的含氧率高，形成第三过渡金属氧化物层125III的过渡金属氧化物的含氧率比形成第二过渡金属氧化物 层125II的过渡金属氧化物的含氧率低。即，在本实施方式中的第一过渡金属氧化物层125I、第二过渡金属氧化物层125II以及第三过渡金属氧化物层125III分别与实施方式1中的第一过渡金属氧化物层115I、第二过渡金属氧化物层115II、以及第三过渡金属氧化物层115III对应。 
另外，在本实施方式中，电阻变化元件20a由第一电极(下部电极)106、电阻变化层125以及第二电极(上部电极)104构成。 
(实施方式3) 
图7是示出本实用新型的实施方式3涉及的电阻变化型的非易失性存储元件40的结构例子的截面图。在这里，使电阻变化层145具有四层结构。 
即，在本实施方式的非易失性存储元件40中使用钽氧化物(TaO)做为第一至第四过渡金属氧化物层，此时，其结构为：作为第四过渡金属氧化物层145a的TaOa的含氧率a＝0.68(电阻率：0.33mΩcm)、膜厚为10nm，作为第三过渡金属氧化物层145III的TaOz的含氧率z＝1.22(电阻率：2mΩcm)、膜厚为25nm，作为第二过渡金属氧化物层145II的TaOy的含氧率y＝1.63(电阻率：10mΩcm)、膜厚为10nm，作为第一过渡金属氧化物层145I的TaOx的含氧率x＝2.4(电阻率：107mΩcm)、膜厚为5nm。即，在本实施方式中，电阻变化层145由高氧浓度的第一过渡金属氧化物层145I、中氧浓度的第二过渡金属氧化物层145II、低氧浓度的第三过渡金属氧化物层145III、以及超低氧浓度的第四过渡金属氧化物层145a构成。另外，对于第一过渡金属氧化物层145I的膜厚、第二过渡金属氧化物层145II的膜厚、以及第三过渡金属氧化物层145III的膜厚依次变厚这一特征与实施方式1相同。 
通过以上结构，能够做到以下几点：第一、通过配置含氧率极低的第四过渡金属氧化物层145a来避免在第二电极104的界面产生电阻变化的误动作，第二、通过配置含氧率较高的第二过渡金属氧化物层145II从而使氧不易从第一过渡金属氧化物层145I向下层侧扩散，其中，第一过渡金属氧化物层145I大体上由化学计量比构成。 
另外，在本实施方式中，电阻变化元件40a由第一电极(上部电极) 106、电阻变化层145以及第二电极(下部电极)104构成。 
通过上述内容，能够在未发生电阻变化的电极界面附近对氧的增加防患于未然，实现初始击穿的稳定动作、动作电压的上升、防止不均匀以及提高改写次数的可靠性。特别是因为能够大大减少吉比特(Gbit)级大容量存储器的一部分比特的误动作的概率，所以能够实现大容量的非易失性存储器。 
以上，对于本实用新型涉及的非易失性存储元件是基于实施方式1～3来进行说明，但是本实用新型不限于这些实施方式。在不脱离本实用新型的主旨的范围内，实施本领域技术人员对于各实施方式想出的各种变形而得到的实施方式、以及通过对各实施方式的特征的任意组合而的得到的实施方式也包含于本实用新型内。 
例如，将实施方式3的非易失性存储元件上下翻转的结构的非易失性存储元件也包含于本实用新型中。 
另外，本实用新型所涉及的非易失性存储元件基本上具备将电阻变化元件和周边的构成要素(基板、布线、接触栓、以及层间绝缘层)进行组合的结构，但也可以是电阻变化元件单体。即，本实用新型涉及的非易失性存储元件至少具备第一电极、第二电极、以及电阻变化层即可，不具备周边的构成要素也可以。根据上述实施方式1～3可知，本实用新型在非易失性存储元件中在电阻变化元件具有特征。 
另外，在上述实施方式中，作为第一、第二、第三、以及第四过渡金属氧化物，对以钽、铪、锆构成的氧化物的情况进行了说明，但如果是在电极的界面附近通过形成高氧浓度的过渡金属氧化物层而发生电阻变化的材料，也可以以其他的过渡金属氧化物层构成。另外，作为被夹持在上下电极间的第一～第三过渡金属氧化物层，作为发生电阻变化的主要的电阻变化层只要含钽、铪、锆等的氧化物层即可，此外例如也可以含有微量的其他元素。在电阻值的微调整等中，能够特意地含有少量的其他元素，这种情况也包含于本实用新型的范围之内。 
符号说明
10本实用新型的实施方式1涉及的电阻变化型的非易失性存储元件，10a本实用新型的实施方式1涉及的电阻变化元件，20本实用新型的实施方式2涉及的电阻变化型的非易失性存储元件，20a本实用新型的实施方式2涉及的电阻变化元件，40本实用新型的实施方式3涉及的电阻变化型的非易失性存储元件，40a本实用新型的实施方式3涉及的电阻变化元件，100基板，101第一布线，102第一层间绝缘层，103第一接触栓，104第二电极，115、125、145电阻变化层，115I、125I、145I第一过渡金属氧化物层，115II、125II、145II第二过渡金属氧化物层，115III、125III、145III第三过渡金属氧化物层，145a第四过渡金属氧化物层，106第一电极，107第二层间绝缘层，108第二接触栓，109第二布线。 

Claims (14)

1.一种非易失性存储元件，具有：第一电极；第二电极；以及电阻变化层，该电阻变化层介于所述第一电极和所述第二电极之间，并基于被施加到这两电极之间的电信号，电阻值可逆地变化，该非易失性存储元件的特征在于，
所述电阻变化层具有如下结构：
所述电阻变化层具有第一过渡金属氧化物层、第二过渡金属氧化物层、以及第三过渡金属氧化物层，并以所述第一过渡金属氧化物层、所述第二过渡金属氧化物层、以及所述第三过渡金属氧化物层的顺序层叠，其中，所述第一过渡金属氧化物层具有由MOx表示的组成，所述第二过渡金属氧化物层具有由MOy表示的组成，所述第三过渡金属氧化物层具有由MOz表示的组成，其中，M表示过渡金属，O表示氧，x＞y，y＞z；
所述第三过渡金属氧化物层的膜厚比所述第二过渡金属氧化物层的膜厚要厚。
2.如权利要求1所述的非易失性存储元件，其特征在于，
所述第二过渡金属氧化物层的膜厚比所述第一过渡金属氧化物层的膜厚要厚。
3.如权利要求1所述的非易失性存储元件，其特征在于，
所述第二过渡金属氧化物层的膜厚比所述第一过渡金属氧化物层的膜厚要薄。
4.如权利要求1至3中任一项所述的非易失性存储元件，其特征在于，
所述第一电极与所述第一过渡金属氧化物层连接，
所述第二电极与所述第三过渡金属氧化物层连接。 
5.如权利要求1至3中任一项所述的非易失性存储元件，其特征在于，
所述第一电极与所述第一过渡金属氧化物层连接，
所述第二电极与所述第三过渡金属氧化物层连接，
所述第一电极和所述第二电极由不同元素为主要成分的材料构成，
所述第一电极的标准电极电位V1、所述第二电极的标准电极电位V2、以及所述过渡金属M的标准电极电位Vt满足Vt＜V1且V2＜V1。
6.如权利要求5所述的非易失性存储元件，其特征在于，
所述第一电极配置在所述第二电极的上方。
7.如权利要求1所述的非易失性存储元件，其特征在于，
所述第一过渡金属氧化物层、所述第二过渡金属氧化物层、以及所述第三过渡金属氧化物层含有钽氧化物、铪氧化物、或锆氧化物作为电阻变化材料。
8.一种非易失性存储元件，具有：第一电极；第二电极；以及电阻变化层，该电阻变化层介于所述第一电极和所述第二电极之间，并基于被施加到这两电极之间的电信号，电阻值可逆地变化，该非易失性存储元件的特征在于，
所述电阻变化层具有如下结构：
所述电阻变化层具有第一过渡金属氧化物层、第二过渡金属氧化物层、第三过渡金属氧化物层、以及第四过渡金属氧化物层，并以所述第一过渡金属氧化物层、所述第二过渡金属氧化物层、所述第三过渡金属氧化物层以及所述第四过渡金属氧化物层的顺序层叠，其中，所述第一过渡金属氧化物层具有由MOx表示的组成，所述第二过渡金属氧化物层具有由MOy表示的组成，所述第三过渡金属氧化物层具有由MOz表示的组成，所述第四过渡金属氧化物层具有由MOa表示的组成，其中，M表示过渡金属，O表示氧，x＞y，y＞z，z＞a； 
所述第三过渡金属氧化物层的膜厚比所述第二过渡金属氧化物层的膜厚要厚。
9.如权利要求8所述的非易失性存储元件，其特征在于，
所述第一电极与所述第一过渡金属氧化物层连接，
所述第二电极与所述第四过渡金属氧化物层连接。
10.如权利要求8所述的非易失性存储元件，其特征在于，
所述第一电极与所述第一过渡金属氧化物层连接，
所述第二电极与所述第四过渡金属氧化物层连接，
所述第一电极和所述第二电极由不同元素为主要成分的材料构成，
所述第一电极的标准电极电位V1、所述第二电极的标准电极电位V2、以及所述过渡金属M的标准电极电位Vt满足Vt＜V1且V2＜V1。
11.如权利要求8至10中任一项所述的非易失性存储元件，其特征在于，
所述第一电极配置在所述第二电极的上方。
12.如权利要求8至10中任一项所述的非易失性存储元件，其特征在于，
所述过渡金属M为钽，
所述第一过渡金属氧化物层TaOx、所述第二过渡金属氧化物层TaOy、以及所述第三过渡金属氧化物层TaOz，满足
2.1≤x，
0.8≤y≤1.9，
0.8≤z≤1.9。
13.如权利要求8至10中任一项所述的非易失性存储元件，其特征在 于，
所述过渡金属M为铪，
所述第一过渡金属氧化物层HfOx、所述第二过渡金属氧化物层HfOy、以及所述第三过渡金属氧化物层HfOz，满足
1.8＜x，
0.9≤y≤1.6，
0.9≤z≤1.6。
14.如权利要求8至10中任一项所述的非易失性存储元件，其特征在于，
所述过渡金属M为锆，
所述第一过渡金属氧化物层ZrOx、所述第二过渡金属氧化物层ZrOy、以及所述第三过渡金属氧化物层ZrOz，满足
1.9＜x，
0.9≤y≤1.4，
0.9≤z≤1.4。 
CN2011203792470U 2010-10-08 2011-10-08 非易失性存储元件 Expired - Lifetime CN202308073U (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP229096/2010 2010-10-08
JP2010229096 2010-10-08

Publications (1)

Publication Number Publication Date
CN202308073U true CN202308073U (zh) 2012-07-04

Family

ID=45927457

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201180035193.9A Active CN103222055B (zh) 2010-10-08 2011-10-06 非易失性存储元件及其制造方法
CN2011203792470U Expired - Lifetime CN202308073U (zh) 2010-10-08 2011-10-08 非易失性存储元件

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201180035193.9A Active CN103222055B (zh) 2010-10-08 2011-10-06 非易失性存储元件及其制造方法

Country Status (5)

Country Link
US (1) US9184381B2 (zh)
EP (1) EP2626902B1 (zh)
JP (1) JP5241962B2 (zh)
CN (2) CN103222055B (zh)
WO (1) WO2012046454A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103606625A (zh) * 2013-11-28 2014-02-26 北京大学 高一致性低功耗阻变存储器及制备方法
CN108878264A (zh) * 2018-06-29 2018-11-23 云南大学 一种金属氧化物叠层场效应材料的制备方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013073187A1 (ja) * 2011-11-17 2013-05-23 パナソニック株式会社 抵抗変化型不揮発性記憶装置及びその製造方法
US8817522B2 (en) * 2012-08-21 2014-08-26 Micron Technology, Inc. Unipolar memory devices
JP5696260B2 (ja) * 2012-09-05 2015-04-08 株式会社アルバック 抵抗変化素子及びその製造方法
JP6032597B2 (ja) * 2012-09-26 2016-11-30 独立行政法人国立高等専門学校機構 傾斜機能膜及びその製造方法
JP5572749B2 (ja) * 2012-09-26 2014-08-13 パナソニック株式会社 不揮発性記憶素子及びその製造方法
KR20140042986A (ko) * 2012-09-28 2014-04-08 삼성전자주식회사 단위 셀이 단일 소자로 구성된 메모리 소자 및 그 제조방법
JP5650855B2 (ja) * 2013-02-08 2015-01-07 パナソニックＩｐマネジメント株式会社 不揮発性記憶素子の製造方法、不揮発性記憶素子及び不揮発性記憶装置
US20160043142A1 (en) * 2013-03-21 2016-02-11 Industry-University Cooperation Foundation Hanyang University Two-terminal switching element having bidirectional switching characteristic, resistive memory cross-point array including same, and method for manufacturing two-terminal switching element and cross-point resistive memory array
WO2018009154A1 (en) * 2016-07-02 2018-01-11 Intel Corporation Rram devices with extended switching layer and methods of fabrication
TWI696179B (zh) 2019-07-09 2020-06-11 華邦電子股份有限公司 電阻式隨機存取記憶體及其重置方法
CN113346015A (zh) * 2021-05-14 2021-09-03 华中科技大学 一种实现导电细丝通道定型定位的忆阻器

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101051704B1 (ko) 2004-04-28 2011-07-25 삼성전자주식회사 저항 구배를 지닌 다층막을 이용한 메모리 소자
JP4830275B2 (ja) 2004-07-22 2011-12-07 ソニー株式会社 記憶素子
JP2007180174A (ja) 2005-12-27 2007-07-12 Fujitsu Ltd 抵抗変化型記憶素子
JP5010891B2 (ja) 2006-10-16 2012-08-29 富士通株式会社 抵抗変化型素子
JP4527170B2 (ja) 2006-11-17 2010-08-18 パナソニック株式会社 不揮発性記憶素子、不揮発性記憶装置、不揮発性半導体装置、および不揮発性記憶素子の製造方法
EP2063467B1 (en) 2007-06-05 2011-05-04 Panasonic Corporation Nonvolatile storage element, its manufacturing method, and nonvolatile semiconductor device using the nonvolatile storage element
JP2009021524A (ja) 2007-07-13 2009-01-29 Panasonic Corp 抵抗変化素子とその製造方法ならびに抵抗変化型メモリ
KR101219774B1 (ko) * 2007-07-20 2013-01-18 삼성전자주식회사 전이금속 산화막을 갖는 반도체소자의 제조방법 및 관련된소자
US8154003B2 (en) * 2007-08-09 2012-04-10 Taiwan Semiconductor Manufacturing Company, Ltd. Resistive non-volatile memory device
JP5308105B2 (ja) * 2007-10-05 2013-10-09 シャープ株式会社 可変抵抗素子及びその製造方法
JP4545823B2 (ja) 2007-10-15 2010-09-15 パナソニック株式会社 不揮発性記憶素子、並びにその不揮発性記憶素子を用いた不揮発性半導体装置
JPWO2009096363A1 (ja) * 2008-01-28 2011-05-26 日本電気株式会社 抵抗変化型不揮発性記憶装置とその製造方法
JP2010021381A (ja) * 2008-07-11 2010-01-28 Panasonic Corp 不揮発性記憶素子およびその製造方法、並びにその不揮発性記憶素子を用いた不揮発性半導体装置
CN101978496B (zh) 2008-07-11 2012-11-07 松下电器产业株式会社 非易失性存储元件和其制造方法、以及使用该非易失性存储元件的非易失性半导体装置
TW201005880A (en) * 2008-07-23 2010-02-01 Nanya Technology Corp Method of fabricating RRAM
KR20100062570A (ko) * 2008-12-02 2010-06-10 삼성전자주식회사 저항성 메모리 소자
WO2010067585A1 (ja) * 2008-12-10 2010-06-17 パナソニック株式会社 抵抗変化素子およびそれを用いた不揮発性半導体記憶装置
JP2010177387A (ja) 2009-01-28 2010-08-12 Panasonic Corp 不揮発性記憶装置および駆動方法
CN102047422B (zh) 2009-03-25 2013-04-24 松下电器产业株式会社 电阻变化元件的驱动方法以及非易失性存储装置
JP2010251352A (ja) * 2009-04-10 2010-11-04 Panasonic Corp 不揮発性記憶素子及びその製造方法
CN101621114A (zh) * 2009-07-21 2010-01-06 中国科学院上海硅酸盐研究所 一类氧化物多层梯度薄膜及其构建的rram元器件

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103606625A (zh) * 2013-11-28 2014-02-26 北京大学 高一致性低功耗阻变存储器及制备方法
WO2015078120A1 (zh) * 2013-11-28 2015-06-04 北京大学 高一致性低功耗阻变存储器及制备方法
CN103606625B (zh) * 2013-11-28 2016-04-06 北京大学 高一致性低功耗阻变存储器及制备方法
US9525133B2 (en) 2013-11-28 2016-12-20 Peking University Resistive random access memory with high uniformity and low power consumption and method for fabricating the same
CN108878264A (zh) * 2018-06-29 2018-11-23 云南大学 一种金属氧化物叠层场效应材料的制备方法
CN108878264B (zh) * 2018-06-29 2020-12-25 云南大学 一种金属氧化物叠层场效应材料的制备方法

Also Published As

Publication number Publication date
CN103222055B (zh) 2016-06-22
JPWO2012046454A1 (ja) 2014-02-24
JP5241962B2 (ja) 2013-07-17
CN103222055A (zh) 2013-07-24
EP2626902B1 (en) 2016-05-04
EP2626902A4 (en) 2015-04-29
US20130119344A1 (en) 2013-05-16
US9184381B2 (en) 2015-11-10
EP2626902A1 (en) 2013-08-14
WO2012046454A1 (ja) 2012-04-12

Similar Documents

Publication Publication Date Title
CN202308073U (zh) 非易失性存储元件
JP4396621B2 (ja) 記憶素子及び記憶装置
TWI443821B (zh) A memory element and a memory device, and a method of operating the memory device
JP5021029B2 (ja) 抵抗変化型不揮発性記憶装置
CN103370790B (zh) 非易失性存储装置及其制造方法
JP5899474B2 (ja) 不揮発性記憶素子、不揮発性記憶装置、不揮発性記憶素子の製造方法、及び不揮発性記憶装置の製造方法
US8675393B2 (en) Method for driving non-volatile memory element, and non-volatile memory device
US9087582B2 (en) Driving method of non-volatile memory element and non-volatile memory device
CN102782846B (zh) 非易失性存储元件和具有其的非易失性存储装置
US8854864B2 (en) Nonvolatile memory element and nonvolatile memory device
US8957399B2 (en) Nonvolatile memory element and nonvolatile memory device
US20130250658A1 (en) Nonvolatile memory element and nonvolatile memory device
US9761796B2 (en) Storage device and storage unit with ion source layer and resistance change layer
JP5291269B2 (ja) 不揮発性半導体記憶素子、不揮発性半導体記憶装置およびその製造方法
JP5184721B1 (ja) 抵抗変化型不揮発性記憶素子の書き込み方法
US8692222B2 (en) Nonvolatile memory element and method of manufacturing the nonvolatile memory element
US20140056056A1 (en) Method for reading data from nonvolatile memory element, and nonvolatile memory device
US9142765B2 (en) Manufacturing method of non-volatile memory element, non-volatile memory element, and non-volatile memory device
JPWO2013046643A1 (ja) 不揮発性記憶素子のデータ書き込み方法及び不揮発性記憶装置
US9105332B2 (en) Variable resistance nonvolatile memory device
CN102947935A (zh) 电阻变化元件的制造方法
CN103514948B (zh) 存储器件及存储设备
JP2011198909A (ja) 抵抗変化型不揮発性記憶素子
JP5291270B1 (ja) 不揮発性記憶素子、不揮発性記憶装置、及び不揮発性記憶素子の書き込み方法
JP2014175419A (ja) 電流制御素子、不揮発性記憶素子、不揮発性記憶装置および電流制御素子の製造方法

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20200612

Address after: Kyoto Japan

Patentee after: Panasonic semiconductor solutions Co.,Ltd.

Address before: Osaka Japan

Patentee before: Panasonic Corp.

TR01 Transfer of patent right
CX01 Expiry of patent term

Granted publication date: 20120704

CX01 Expiry of patent term