CN103210495A - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN103210495A
CN103210495A CN201180052281XA CN201180052281A CN103210495A CN 103210495 A CN103210495 A CN 103210495A CN 201180052281X A CN201180052281X A CN 201180052281XA CN 201180052281 A CN201180052281 A CN 201180052281A CN 103210495 A CN103210495 A CN 103210495A
Authority
CN
China
Prior art keywords
layer
conductivity type
semiconductor device
gan
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201180052281XA
Other languages
English (en)
Inventor
斋藤雄
冈田政也
上野昌纪
木山诚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Publication of CN103210495A publication Critical patent/CN103210495A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7788—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/3003—Hydrogenation or deuterisation, e.g. using atomic hydrogen from a plasma
    • H01L21/3006—Hydrogenation or deuterisation, e.g. using atomic hydrogen from a plasma of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66431—Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7789—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface the two-dimensional charge carrier gas being at least partially not parallel to a main surface of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

提供一种半导体器件以及用于制造该半导体器件的方法，其中在晶体管操作时，在获得极好纵向击穿电压的情况下，能够抑制漏极泄漏电流。该半导体器件特征在于被提供有：开口（28），其从n+接触层（8）经由p型势垒层（6）到达n型漂移层（4）；再生长层（27），其被定位为覆盖p型势垒层（6）等，该再生长层（27）包括未掺杂的GaN沟道层（22）和载流子供应层（26）；绝缘膜（9），其被定位为覆盖再生长层（27）；和栅电极（G），其位于绝缘膜（9）上。该半导体器件特征还在于，在p型势垒层中Mg浓度A（cm-3）和氢浓度B（cm-3）满足式（1）：0.1＜B/A＜0.9。

Description

半导体器件及其制造方法
技术领域
本发明涉及一种垂直半导体器件及用于生产该垂直半导体器件的方法，该垂直半导体器件用于高功率开关，具有低导通电阻，并且其漏极泄漏电流降低。
背景技术
对于高电流开关器件要求低导通电阻、漏极泄漏电流降低和高反向击穿电压。例如，在高击穿电压和高温操作方面，因为Ⅲ族氮化物基半导体的宽带隙，使用Ⅲ族氮化物基半导体的场效应晶体管（FET）是优良的。因此，作为用于控制高功率的晶体管，使用GaN基半导体的垂直晶体管特别受到关注。例如，PTL1提出了一种垂直GaN基FET，通过在GaN基半导体中形成开口，并且在该开口的侧表面上形成包括二维电子气（2DEG）的沟道的再生长层，增加了该垂直GaN基FET迁移率，并且降低了其导通电阻。
引用列表
专利文献
PTL1：日本未审查专利申请公布No.2006-286942
发明内容
技术问题
在垂直FET中，产生保护环效果的p型GaN层被设置在围绕开口的、在要在上面形成再生长层的部分上。从而，形成了npn结构，并且，因此可以确保垂直击穿电压特性，同时由于形成沟道的二维电子气而实现了高迁移率。然而，由于这种半导体器件具有开口的独特结构，在晶体管操作时降低漏极泄漏电流方面，它不总是满足要求。
本发明的目的是提供一种半导体器件，其中在晶体管操作时能够稳定地降低漏极泄漏电流，同时实现高垂直击穿电压，以及提供一种用于生产该半导体器件的方法。
问题的解决方案
本发明的半导体器件包括GaN基化合物半导体堆叠层（GaN基堆叠层），该GaN基堆叠层包括：第一导电型漂移层；第二导电型势垒层，其位于第一导电型漂移层上；和第一导电型接触层，其位于第二导电型势垒层上。在该半导体器件中，GaN基堆叠层具有开口，该开口从第一导电型接触层延伸，并穿过第二导电型势垒层到达第一导电型漂移层。该半导体器件包括：再生长层，其被定位为使得覆盖GaN基堆叠层暴露于开口的端面，该再生长层包括由GaN基半导体构成的沟道层和向该沟道层提供载流子的载流子供应层；绝缘层，其被定位为使得覆盖该再生长层；源电极，其位于GaN基堆叠层上；栅电极，其位于绝缘层上；和漏电极，其位于与第一导电型接触层相反的第一导电型区域的任何一个上，且开口的底部位于它们中间。在第二导电型势垒层中，第二导电型杂质浓度A（cm-3）和氢浓度B（cm-3）满足0.1＜B/A＜0.9…（1）。
根据上述结构，可以降低晶体管操作时的漏极泄漏电流，同时通过第二导电型势垒层实现了良好的垂直击穿电压特性。当通过RIE等形成开口时，例如，由于离子照射，损伤了GaN基堆叠层组成开口的倾斜表面的端部，并且形成了悬挂键等。在这种损伤部分中，富集了来源于RIE器件或其他未指定源的导电杂质。如果不存在钝化第二导电型杂质的杂质，则通过损伤部分或导电杂质的富集区域产生漏极泄漏电流。
在本发明中，氢以高浓度分布，以便满足上述范围。因此，终止了悬挂键等，并且钝化了导电杂质的富集区域。结果，可以减小漏极泄漏电流。
如果B/A值大于0.9，则因为氢钝化第二导电型杂质，并且用作第二导电型杂质的杂质原子的数量显著减少，所以原本由第二导电型势垒层造成的提高击穿电压特性的效果消失。如果B/A值小于0.1，则不能终止高度密集的悬挂键等，并且不能钝化富集的导电杂质，由此就不能减小漏极泄漏电流。
形成开口，以便例如通过在覆盖开口壁表面（倾斜表面）的沟道层中产生二维电子气（2DEG），允许大电流以低导通电阻在垂直方向上流动。根据本发明，当形成开口并且钝化了损伤部分中富集的导电杂质时，通过终止产生的悬挂键，可以移除泄漏路径，或者可以减小漏极泄漏电流的效果。
通过在GaN的预定晶面上执行外延生长，获得了GaN基堆叠层。GaN基底可以是GaN衬底或在支撑衬底上的GaN膜。替代地，通过在GaN基堆叠层生长期间在GaN衬底等上形成GaN层，并且然后移除具有与GaN衬底等的厚度对应的特定厚度的部分，仅薄GaN层可以以产品形式被留作基底。被留作基底的薄GaN层可以是导电层或非导电层。取决于生产过程和产品结构，漏电极可以被设置在薄GaN层的顶表面或底表面上。
在产品中留下GaN衬底、支撑衬底等的情况下，支撑衬底或衬底可以是导电的或非导电的衬底。当支撑衬底或衬底是导电衬底时，漏电极可以被直接设置在支撑衬底或衬底的底（下）表面或顶（上）表面上。当支撑衬底或衬底是非导电衬底时，漏电极可以被设置在非导电衬底上以及在位于半导体层中的下层一侧上的导电层上。
在第二导电型势垒层中，第二导电型杂质浓度A（cm-3）和氢浓度B（cm-3）可以满足0.5＜B/A＜0.9…（2）。
当氢以高浓度分布达到B/A值超过0.5的程度时，可以进一步终止悬挂键等，并且可以钝化导电杂质的富集区域。由此，可以更确定地减小漏极泄漏电流。
在第二导电型势垒层中，第二导电型杂质浓度A（cm-3）和氢浓度B（cm-3）可以满足0.7＜B/A＜0.9…（3）。
当氢以高浓度分布达到B/A值超过0.7的程度时，可以以更高程度终止悬挂键等。结果，可以以高程度钝化导电杂质的富集区域。由此，可以以更高程度减小漏极泄漏电流。
第一导电型可以是n型，第二导电型可以是p型，并且包含在p型势垒层中的p型杂质可以是镁（Mg）。
根据这一点，使用在GaN基半导体中积累的现有设备、技术等，可以在垂直GaN基半导体器件中实现良好的击穿电压特性、降低漏极泄漏电流和以低导通电阻的高电流流动。
p型势垒层中的镁浓度可以是5×1017cm-3或更大且5×1018cm-3或更小，并且p型势垒层中氢浓度可以4×1017cm-3或更大且4×1018cm-3或更小。
根据这一点，使用具有良好结晶度的p型势垒层，可以实现良好的击穿电压特性，并且此外在形成允许以低导通电阻的高电流操作的开口同时，可以减小漏极泄漏电流。
在n型接触层中用作n型杂质的硅（Si）的浓度可以是1×1017cm-3或更大，并且在n型漂移层中的硅的浓度可以是1×1015cm-3或更大且5×1016cm-3或更小。
根据这种结构，n型接触层与源电极欧姆接触。n型漂移层在晶体管操作期间保持可控制性，并且在可以保持使用p型势垒层提高击穿电压特性的效果的同时实现了低导通电阻。
n型接触层可以具有0.1μm或更大且1.0μm或更小的厚度，p型势垒层可以具有0.1μm或更大且2.0μm或更小的厚度，并且n型漂移层可以具有1μm或更大且10μm或更小的厚度。
根据上述结构，可以提供稳定地允许高电流开关的垂直GaN基半导体器件。
沟道层和载流子供应层的组合可以是选自InGaN层和AlGaN层、GaN层和AlGaN层以及AlGaN层和AlN层的组合中的一种。
根据上述组合，在GaN基堆叠层上外延生长至少沟道层（电子漂移层），并且由于由晶格畸变造成的压电极化，在沟道层和载流子供应层之间的界面处产生2DEG。结果，可以使高电流以低导通电阻在垂直方向上流动。
沟道层可以是具有20nm或更大且400nm或更小的厚度的未掺杂GaN层，并且载流子供应层可以是具有5nm或更大且40nm或更小的厚度的AlxGa1-xN（0＜x＜1）层。
根据这一点，可以提供具有良好结晶度的再生长层（沟道层和载流子供应层）。结果，可以实现低导通电阻、良好击穿电压特性和减小漏极泄漏电流。
在本发明的用于生产半导体器件的方法中，生产了一种包括GaN基化合物半导体堆叠层（GaN基堆叠层）的半导体器件，该GaN基堆叠层包括：第一导电型漂移层；第二导电型势垒层，其位于第一导电型漂移层上，和第一导电型接触层，其位于第二导电型势垒层上。该生产方法包括如下步骤：通过反应离子蚀刻（RIE）在GaN基堆叠层中形成开口，使得开口从第一导电型接触层延伸，并穿过第二导电型势垒层到达第一导电型漂移层；形成再生长层，使得再生长层覆盖GaN基堆叠层暴露于开口的部分，该再生长层包括由GaN基半导体构成的沟道层和向该沟道层提供载流子的载流子供应层；形成绝缘层，使得绝缘层覆盖再生长层；和在GaN基堆叠层上形成源电极，在绝缘层上形成栅电极，以及在与第一导电型接触层相反的第一导电型区域中的任何一个上形成漏电极，而开口的底部位于它们中间。在形成第二导电型势垒层时，第二导电型杂质浓度A（cm-3）和氢浓度B（cm-3）满足0.1＜B/A＜0.9…（1）。
根据上述方法，可以以简单的方式生产用于高电流开关的垂直GaN基半导体器件。在该半导体器件中，能够实现良好的击穿电压特性、降低的漏极泄漏电流和低导通电阻。
在形成第二导电型势垒层时，第二导电型杂质浓度A（cm-3）和氢浓度B（cm-3）可以满足0.5＜B/A＜0.9…（2）。
当氢以高浓度分布达到B/A值超过0.5的程度时，可以进一步终止悬挂键等，并且可以钝化导电杂质的富集区域。由此，可以更确定地减小漏极泄漏电流。
在形成第二导电型势垒层时，第二导电型杂质浓度A（cm-3）和氢浓度B（cm-3）可以满足0.7＜B/A＜0.9…（3）。
当氢以高浓度分布达到B/A值超过0.7的程度时，可以以更高程度终止悬挂键等，并且可以以高程度钝化导电杂质的富集区域。由此，可以以更高程度减小漏极泄漏电流。
第一导电型可以是n型；第二导电型可以是p型；并且可以使用高纯度氨作为氮原材料，纯氢作为载气，以及双（环戊二烯基）镁作为用于p型杂质的原材料，通过MOCVD生长p型势垒层。
根据这一点，使用现有设备，可以容易地生产提高了击穿电压特性并且减小了漏极泄漏电流的GaN基半导体器件。
在通过RIE形成开口之后，在形成再生长层的步骤中，可以在（氨+氢）气氛中执行热清洗，并且然后可以使用高纯度氨作为氮原材料以及纯氢作为载气，通过MOCVD生长未掺杂的GaN沟道层和未掺杂的AlGaN载流子供应层。
根据该方法，在生长再生长层之前或生长再生长层期间，防止了包含在p型GaN势垒层中的氢从端面逸出，由此氢有助于关于损伤的修复以及杂质的钝化。
发明的有利效果
根据本发明的半导体器件等，可以稳定地降低漏极泄漏电流，同时实现良好垂直击穿电压特性。
附图说明
图1示出了根据本发明的实施例的垂直GaN基FET，并且是沿着图2的线Ⅰ-Ⅰ的截面图。
图2是形成了图1中的半导体器件的芯片的平面图。
图3是示出已经在GaN衬底上形成了GaN基堆叠层的状态的图。
图4是示出已经在GaN基堆叠层中形成开口的状态的图。
图5A是示出如下状态的图，其中，在通过RIE形成开口阶段，（a）已经形成了抗蚀剂图案，和（b）通过执行离子照射向下蚀刻了堆叠层，并且扩大了开口（造成后退）。
图5B是示出如下状态的图，其中，在通过RIE形成开口阶段，（a）已经形成了抗蚀剂图案，和（b）通过执行离子照射向下蚀刻了堆叠层，并且扩大了开口（造成后退）。
图6是示出已经在开口中生长了再生长层的状态的图。
图7是示出生长再生长层时温度-时间模式的图。
图8是示出已经在再生长层上生长了绝缘层的状态的图。
图9是示出实例1中生产的半导体器件的p型GaN势垒层中的氢浓度和镁浓度分布的图。
图10是示出在实例2中通过改变B/A值生产的半导体器件在截止状态下的漏极泄漏电流的测量结果的图。
具体实施方式
图1是示出根据本发明的实施例的半导体器件10的截面图。半导体器件10具有（GaN基衬底1的）层状结构。形成从n+型GaN接触层8的表面延伸并且到达n型漂移层4的开口28。名称“接触层8”是赋予顶层8的替代名称，并且在强调电极布置时使用。当强调堆叠层的顶层时，接触层8也被称为帽层。p型势垒层6是赋予p型层6的替代名称，并且用来强调针对电子的势垒层。顶层侧上的（n+型GaN帽层8/p型GaN势垒层6/n型GaN漂移层4）可以被称为GaN基堆叠层15。
形成包括电子漂移层（沟道层）22和电子源层（载流子供应层）26的再生长层27，使得覆盖GaN基半导体层15的一部分，该部分暴露于开口28。栅电极G被设置在再生长层27上方，绝缘层9被设置在它们之间。源电极S形成在GaN基堆叠层15上。漏电极D被设置成面向源电极S，n型GaN漂移层4等夹在它们之间。电子漂移层（沟道层）22由未掺杂的GaN层形成，并且电子源层（载流子供应层）26由AlGaN层形成。二维电子气（2DEG）形成在电子漂移层22和电子供应层26之间的界面处。2DEG组成了在源电极S和漏电极D之间流动的垂直电流的沟道。
在GaN基堆叠层15中，p型GaN势垒层6被插入在n型GaN漂移层4和n+型GaN接触层8之间，由此形成npn结构。结果，能够提高垂直击穿电压特性，这是在允许高电流在垂直方向上流动的开关器件的重要特性。然而，如上所述，由于这种半导体器件具有开口的独特结构，在晶体管操作时确定地降低漏极泄漏电流方面，它不总是满足要求。
根据本实施例的半导体器件10的特点满足下面的式（1）。这里，p型势垒层6中作为p型杂质的Mg的浓度被定义为“A”，并且p型势垒层6中的氢的浓度被定义为“B”。
0.1＜B/A＜0.9…（1）
为了更确定地减小漏极电流，可以满足下面的式（2）。
0.5＜B/A＜0.9…（2）
为了进一步减小漏极电流，可以满足下面的式（3）。
0.5＜B/A＜0.9…（3）
图1中示出的半导体器件10是满足上述的式（3）的器件，并且其中已经执行了关于上述损伤的高水平修复。
GaN基堆叠层15具有开口28，其穿透n+型GaN接触层8和p型GaN势垒层6，并到达n型GaN漂移层4。如下面生产方法中所述，开口28通常是通过RIE等形成的，并且GaN基堆叠层15通过利用离子照射而被蚀刻，从而具有倾斜表面。由于RIE等的离子照射，暴露于开口28的p型势垒层6的端面和端面附近的部分损伤。因此，以高密度形成悬挂键、晶格缺陷等。此外，导电杂质从RIE设备、RIE设备的夹具和其它未指出部分达到损伤区，并发生富集。因此，在形成包括电子漂移层22和载流子供应层26的再生长层27之前，在暴露于开口28的p型GaN势垒层6的端面上和其周围形成了导电杂质富集的损伤部分。当通过形成再生长层27和每个电极完成了产品，并且然后该晶体管操作时，不可忽略的漏极泄漏电流流动通过损伤区。
通过满足上述式（1）至（3）中的任意一个，具体地，满足至少式（1），可以生产下面的效果。
（E1）通过以一定浓度向p型GaN势垒层中结合氢，在生长再生长层27期间在形成在p型GaN势垒层的端面上和端面周围的损伤部分中富集氢。富集的氢终止了损伤部分中的悬挂键等，并且钝化了富集的导电杂质。结果，可以减小晶体管操作期间产生的漏极泄漏电流。
（E2）如果B/A值小于0.1，则氢的量过于小，并且由此不能产生上述氢的效果。也就是，不能执行关于诸如悬挂键的损伤的修复和导电杂质的钝化。另一方面，如果B/A值大于0.9，则因为氢去活化了Mg作为p型杂质的功能，所以失去了原本由p型GaN势垒层6产生的提高击穿电压特性的效果。
通过满足式（1）至（3）中的至少式（1），可以减小漏极泄漏电流，同时确保击穿电压特性。通过相对增加氢浓度，如上述式（2）或（3）中，可以执行关于损伤部分的更高水平的修复（例如，终止悬挂键）。
图2是形成了半导体器件的芯片的平面图，并且示出了与图1的截面图对应的部分芯片。如图2所示，开口28和栅电极G具有六边形形状，并且栅电极G周围的区域基本覆盖有源电极S，同时源电极S不与栅极布线12重叠。因此，形成了最密填充结构（蜂巢结构），由此栅电极G具有长单位面积周长，也就是可以降低导通电阻。电流通过源电极S→再生长层27中的沟道→n型GaN漂移层4→漏电极D的路径流动。为了防止源电极S和其布线干扰包括栅电极G、栅极布线12和栅极焊盘13的栅极结构，源极布线被设置在层间绝缘层（未示出）上。通孔形成在层间绝缘层中，并且包括导电塞的源电极S被电连接到层间绝缘层上的源极导电层（未示出）。结果，包括源电极S的源极结构可具有低电阻和高迁移率，这适用于高功率器件。
每单位面积开口的周长也可以通过密集布置细长开口代替采用六边形蜂窝结构来增加。从而，可以提高电流密度。
将描述用于生产根据本实施例的半导体器件10的方法。如图3所示，在对应于上述GaN衬底的GaN衬底1上，外延生长GaN基堆叠层15，该GaN基堆叠层15包括n型GaN漂移层4/p型GaN势垒层6/n+型GaN接触层8。GaN基缓冲层（未示出）可以被插入在GaN衬底1和n型GaN漂移层4之间。
例如，上述层的形成通过金属有机化学气相沉积（MOCVD）执行。通过利用MOCVD执行生长，可以形成具有良好结晶度的GaN基堆叠层15，同时满足上述式（1）。在通过使用MOCVD在导电衬底上生长氮化镓膜来形成GaN衬底1的情况下，三甲基镓被用作镓原材料。高纯度氨被用作氮原材料。纯氢被用作载气。
高纯度氨的纯度是99.999%或更高，并且纯氢的纯度是99.999995%或更高。对于n型掺杂剂，氢基硅烷被用作Si原材料，并且对于p型掺杂剂，双（环戊二烯基）镁被用作Mg原材料。
具有两英寸直径的导电氮化镓衬底被用作导电衬底。在氨和氢的气氛中，在100Torr、在1030℃下清洗该衬底。
随后，温度增加到1050℃，并且以1500的Ⅴ/Ⅲ比、在200Torr下生长氮化镓层。导电衬底上生长GaN层的方法不仅用于形成GaN衬底1，而且还用于在GaN衬底1上生长GaN基堆叠层15。
通过采用上述方法，按顺序在GaN衬底1上生长n型GaN层漂移层4/p型GaN势垒层6/n+型GaN接触层8。
随后，如图4所示，通过反应离子蚀刻（RIE）形成开口28。如图5A和5B所示，在外延层4、6和8的顶部上形成抗蚀剂图案M1。然后通过RIE蚀刻抗蚀剂图案M1，使抗蚀剂图案M1后退，由此扩展开口以形成开口28。在该RIE工艺中，开口28的倾斜表面，也就是，GaN基堆叠层15的端面，通过经受离子照射而被损伤。在损伤部分中，例如，形成了悬挂键和晶格缺陷的高密度区。由RIE装置或未指定源产生的导电杂质到达损伤部分，由此产生富集。形成损伤部分导致漏极泄漏电流增加，由此需要执行修复。根据式（1），当以特定程度包含氢时，在下面描述的再生长层27生长期间，可以实现悬挂键等的终止和杂质的钝化。上面已经描述了式（1）中上限和下限的意义。
随后，移除抗蚀剂图案M1，并清洗晶片。将晶片插入MOCVD设备中，如图6所示，生长再生长层27，该再生长层27包括由未掺杂的GaN构成的电子漂移层22和由未掺杂的AlGaN构成的电子源层26。在生长未掺杂的GaN层22和未掺杂的AlGaN层26时，在（NH3+H2）的气氛中执行热清洗，并且然后在引入（NH3+H2）的同时提供有机金属材料。图7示出了在生长GaN层22和AlGaN层26时的温度-时间模式。在形成再生长层27之前的热清洗时，或者在形成再生长层27时，允许进行关于损伤部分的修复和导电杂质的钝化。因此，在生长再生长层27期间，（NH3+H2）气氛是有益的。
随后，从MOCVD设备取出晶片。如图8所示，生长绝缘层9。通过如图1所示的光刻和离子束沉积，分别在外延层的顶表面上和GaN衬底1的底表面上形成源电极S和漏电极D。此外，在开口28的侧表面上形成栅电极G。
实例
（实例1）
基于上述实施例中描述的生产方法，通过MOCVD生产图1中所示的半导体器件10。测量在p型势垒层6中Mg浓度A和氢浓度B，以确定B/A值。生产条件和半导体器件10的结构如下。
<MOCVD的条件>
镓原材料：三甲基镓
氮原材料：具有99.999%或更高纯度的高纯度氨
载气：具有99.999995%或更高纯度的纯氢
n型掺杂剂：氢基硅烷
p型掺杂剂：双（环戊二烯基）镁
<半导体器件的每个部分>
衬底：两英寸直径的导电性GaN衬底
n型GaN漂移层4：厚度5μm，Si浓度1×1016cm-3
p型GaN势垒层6：厚度0.5μm
n+型GaN接触层8：厚度0.2μm，Si浓度1×1018cm-3
电子漂移层（未掺杂GaN）22：厚度0.1μm
电子源层（未掺杂AlGaN层）26：厚度0.02μm，Al含量25%
参考图7，在950℃下生长未掺杂的GaN层22，持续大约240秒的生长时间，以具有0.1μm（100nm）的厚度。在1080℃下生长未掺杂的AlGaN（Al含量25%）层26，持续大约100秒的生长时间，以具有0.02μm（20nm）的厚度。在生长了未掺杂的AlGaN层26之后，停止供应有机金属材料，并在氮气氛中降低温度。
随后，从n+接触层8的表面在深度方向上蚀刻用作测试样品的半导体器件10，同时通过二次离子探针质谱（SIMS）测量在深度方向上镁（Mg）和氢（H）的浓度分布。
图9是示出在深度方向上镁和氢的浓度分布的图，该浓度分布是通过SIMS测量的。在p型GaN势垒层6中，镁浓度A是2.6×1018（2.6e18）cm-3。氢浓度B是1.9×1018（1.9e18）cm-3。因此，B/A值0.73，这不仅满足上述的式（1），而且满足上述的式（3）。从而，可以产生使用p型GaN势垒层6提高击穿电压特性的效果，同时可以以更高程度终止在形成开口28期间产生的损伤部分中的悬挂键等，并且可以更高程度钝化在损伤部分中富集的导电杂质。
（实例2）
生产图1中所示的半导体器件，并研究本发明的有利效果。通过改变半导体器件10中p型GaN势垒层6和n+型接触层8的生长条件，生产在p型GaN势垒层6中混合有不同氢比率的一系列测试样品。除了具有B/A值=0.73的测试样品之外，还生产了具有B/A值=0.03的测试样品（比较实例）和具有B/A值=0.2、0.6的测试样品（发明实例）。理论上，器件的生产工艺与上述工艺相同。然而，根据典型处理方法改变载气中的氢浓度、用作p型杂质的Mg的浓度等，使得B/A值在上述范围内变化。
将栅极偏置电压施加到测试样品中的每一个上，以提供截止状态。将具有不同B/A值的测试样品的漏极电流（泄漏电流）相互比较。在比较时，将源-漏偏置电压固定在10V。图10示出了测量的漏极泄漏电流。参考图10，在B/A值为0.03的比较实例中，观察到了大约1.0E-3（1.0×10-3）A的大泄漏电流，随着B/A值增加，漏极泄漏电流趋向于减小。当B/A值大约为0.1时，观察到了大约1.0E-4（1.0×10-4）A的漏极泄漏电流。此外，当B/A值为0.2或更大时，漏极泄漏电流减小到1.0E-5（1.0×10-5）A或更小。因此，发现当B/A值为0.1或更大时，显著造成了减小漏极泄漏电流的效果。
本发明的上述实施例中公开的结构仅仅是实例，本发明的范围并不限于这些实施例。本发明的范围由附加权利要求限定，并且因此，落入权利要求范围内以及其等效物的所有改变都被权利要求包含。
工业适用性
根据本发明的半导体器件等，在晶体管操作时能够可靠减小漏极泄漏电流，同时实现了高垂直击穿电压。如上所述，可以在低导通电阻的情况下使高电流在垂直方向上流动，并且可以减小漏极泄漏电流。由此，该半导体器件适合用作高电流开关器件。
参考标记列表
1        GaN衬底
4        n型GaN漂移层
6        p型GaN势垒层
8        n+型GaN接触层
9        绝缘层
10       垂直GaN基FET
12       栅极布线
13       栅极焊盘
15       GaN基堆叠层
22       未掺杂的GaN电子漂移层（沟道层）
26       AlGaN电子源层（载流子供应层）
27       再生长层
28       开口
A        镁浓度
B        氢浓度
M1       抗蚀剂图案
D        漏电极
G        栅电极
S        源电极

Claims (14)

1.一种半导体器件，包括GaN基化合物半导体堆叠层（GaN基堆叠层），所述GaN基化合物半导体堆叠层包括：第一导电型漂移层；第二导电型势垒层，所述第二导电型势垒层位于所述第一导电型漂移层上；和第一导电型接触层，所述第一导电型接触层位于所述第二导电型势垒层上，
所述GaN基堆叠层具有开口，所述开口从所述第一导电型接触层延伸，并且穿过所述第二导电型势垒层到达所述第一导电型漂移层，所述半导体器件包括：
再生长层，所述再生长层被定位为覆盖所述GaN基堆叠层的暴露于所述开口的部分，所述再生长层包括由GaN基半导体构成的沟道层和向所述沟道层提供载流子的载流子供应层；
绝缘层，所述绝缘层被定位为覆盖所述再生长层；
源电极，所述源电极位于所述GaN基堆叠层上；
栅电极，所述栅电极位于所述绝缘层上；和
漏电极，所述漏电极位于与所述第一导电型接触层相反的第一导电型区域的任何一个上，且所述开口的底部位于它们中间，
其中，在所述第二导电型势垒层中，第二导电型杂质浓度A（cm-3）和氢浓度B（cm-3）满足0.1＜B/A＜0.9…（1）。
2.根据权利要求1所述的半导体器件，其中，在所述第二导电型势垒层中，所述第二导电型杂质浓度A（cm-3）和所述氢浓度B（cm-3）满足0.5＜B/A＜0.9…（2）。
3.根据权利要求1或2所述的半导体器件，其中，在所述第二导电型势垒层中，所述第二导电型杂质浓度A（cm-3）和所述氢浓度B（cm-3）满足0.7＜B/A＜0.9…（3）。
4.根据权利要求1至3中的任何一项所述的半导体器件，其中所述第一导电型是n型，所述第二导电型是p型，并且包含在所述p型势垒层中的p型杂质是镁（Mg）。
5.根据权利要求4所述的半导体器件，其中在所述p型势垒层中的镁浓度是5×1017cm-3或更大且5×1018cm-3或更小，并且在所述p型势垒层中的氢浓度是4×1017cm-3或更大且4×1018cm-3或更小。
6.根据权利要求4或5所述的半导体器件，其中在所述n型接触层中用作n型杂质的硅（Si）的浓度是1×1017cm-3或更大，并且在所述n型漂移层中的硅浓度是1×1015cm-3或更大且5×1016cm-3或更小。
7.根据权利要求4至6中的任何一项所述的半导体器件，其中所述n型接触层具有0.1μm或更大且1.0μm或更小的厚度，所述p型势垒层具有0.1μm或更大且2.0μm或更小的厚度，并且所述n型漂移层具有1μm或更大且10μm或更小的厚度。
8.根据权利要求1至7中的任何一项所述的半导体器件，其中所述沟道层和所述载流子供应层的组合是选自InGaN层和AlGaN层的组合、GaN层和AlGaN层的组合以及AlGaN层和AlN层的组合中的一种。
9.根据权利要求1至8中的任何一项所述的半导体器件，其中所述沟道层是具有20nm或更大且400nm或更小的厚度的未掺杂GaN层，并且所述载流子供应层是具有5nm或更大且40nm或更小的厚度的AlxGa1-xN（0＜x＜1）层。
10.一种用于生产包括GaN基化合物半导体堆叠层（GaN基堆叠层）的半导体器件的方法，所述GaN基化合物半导体堆叠层包括：第一导电型漂移层；第二导电型势垒层，所述第二导电型势垒层位于所述第一导电型漂移层上；和第一导电型接触层，所述第一导电型接触层位于所述第二导电型势垒层上，所述方法包括如下步骤：通过反应离子蚀刻（RIE）在所述GaN基堆叠层中形成开口的步骤，使得所述开口从所述第一导电型接触层延伸，并且穿过所述第二导电型势垒层到达所述第一导电型漂移层；
形成再生长层的步骤，使得所述再生长层覆盖所述GaN基堆叠层的暴露于所述开口的部分，所述再生长层包括由GaN基半导体构成的沟道层和向所述沟道层提供载流子的载流子供应层；
形成绝缘层的步骤，使得所述绝缘层覆盖所述再生长层；以及
在所述GaN基堆叠层上形成源电极、在所述绝缘层上形成栅电极，以及在与所述第一导电型接触层相反的第一导电型区域中的任何一个上形成漏电极、且所述开口的底部位于它们中间的步骤，
其中，在形成所述第二导电型势垒层中，第二导电型杂质浓度A（cm-3）和氢浓度B（cm-3）满足0.1＜B/A＜0.9…（1）。
11.根据权利要求10所述的用于生产半导体器件的方法，其中，在形成所述第二导电型势垒层中，所述第二导电型杂质浓度A（cm-3）和所述氢浓度B（cm-3）满足0.5＜B/A＜0.9…（2）。
12.根据权利要求10或11所述的用于生产半导体器件的方法，其中，在形成所述第二导电型势垒层中，所述第二导电型杂质浓度A（cm-3）和所述氢浓度B（cm-3）满足0.7＜B/A＜0.9…（3）。
13.根据权利要求10至12中的任何一项所述的用于生产半导体器件的方法，其中，所述第一导电型是n型；所述第二导电型是p型；并且使用高纯度氨作为氮原材料，纯氢作为载气，以及环戊二烯基镁作为用于p型杂质的原材料，通过MOCVD生长所述p型势垒层。
14.根据权利要求10至13中的任何一项所述的用于生产半导体器件的方法，其中，在通过反应离子蚀刻形成所述开口之后的形成所述再生长层的步骤中，在（氨+氢）气氛中执行热清洗，并且然后使用高纯度氨作为氮原材料以及纯氢作为载气，通过MOCVD生长未掺杂的GaN沟道层和未掺杂的AlGaN载流子供应层。
CN201180052281XA 2010-10-27 2011-07-06 半导体器件及其制造方法 Pending CN103210495A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010240831A JP2012094688A (ja) 2010-10-27 2010-10-27 半導体装置およびその製造方法
JP2010-240831 2010-10-27
PCT/JP2011/065469 WO2012056770A1 (ja) 2010-10-27 2011-07-06 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
CN103210495A true CN103210495A (zh) 2013-07-17

Family

ID=45993503

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180052281XA Pending CN103210495A (zh) 2010-10-27 2011-07-06 半导体器件及其制造方法

Country Status (5)

Country Link
US (1) US8981428B2 (zh)
JP (1) JP2012094688A (zh)
CN (1) CN103210495A (zh)
DE (1) DE112011103588T5 (zh)
WO (1) WO2012056770A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104766882A (zh) * 2014-01-08 2015-07-08 富士通株式会社 半导体器件
CN106252398A (zh) * 2016-08-19 2016-12-21 苏州捷芯威半导体有限公司 一种igbt器件及其制造方法
CN108780811A (zh) * 2016-02-24 2018-11-09 姜全忠 层结构竖直场效应晶体管及其制造方法
CN113471283A (zh) * 2021-06-18 2021-10-01 深圳大学 氮化镓场效应管及其制备方法
CN113471283B (zh) * 2021-06-18 2024-05-31 深圳大学 氮化镓场效应管及其制备方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5742072B2 (ja) * 2010-10-06 2015-07-01 住友電気工業株式会社 半導体装置およびその製造方法
CN105679823B (zh) * 2016-02-17 2019-09-03 香港商莫斯飞特半导体有限公司 一种纵向型氮化镓基异质结半导体器件及其制造方法
JP6673125B2 (ja) * 2016-09-30 2020-03-25 豊田合成株式会社 半導体装置
JP6905395B2 (ja) 2017-06-16 2021-07-21 株式会社東芝 半導体装置
JP7249586B2 (ja) * 2019-03-18 2023-03-31 国立大学法人東海国立大学機構 窒化物半導体装置の製造方法
JP7204570B2 (ja) 2019-04-15 2023-01-16 株式会社東芝 半導体装置及びその製造方法
CN112242441A (zh) * 2019-07-16 2021-01-19 联华电子股份有限公司 高电子迁移率晶体管
JP7354029B2 (ja) 2020-03-13 2023-10-02 株式会社東芝 半導体装置、半導体装置の製造方法、電源回路、及び、コンピュータ

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070187693A1 (en) * 2004-03-04 2007-08-16 Showa Denko K.K. Gallium nitride-based semiconductor device
CN101573804A (zh) * 2006-12-20 2009-11-04 昭和电工株式会社 氮化镓系化合物半导体发光元件及其制造方法
US20100159656A1 (en) * 2008-12-19 2010-06-24 Sumitomo Electric Device Innovations, Inc. Method for fabricating semiconductor device
US20100248455A1 (en) * 2009-03-24 2010-09-30 Toyoda Gosei Co., Ltd. Manufacturing method of group III nitride semiconductor

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6674101B2 (en) * 2001-06-01 2004-01-06 Furukawa Electric Co Ltd GaN-based semiconductor device
US6537838B2 (en) 2001-06-11 2003-03-25 Limileds Lighting, U.S., Llc Forming semiconductor structures including activated acceptors in buried p-type III-V layers
JP4916671B2 (ja) * 2005-03-31 2012-04-18 住友電工デバイス・イノベーション株式会社 半導体装置
TW200711171A (en) * 2005-04-05 2007-03-16 Toshiba Kk Gallium nitride based semiconductor device and method of manufacturing same
JP4986445B2 (ja) * 2005-12-13 2012-07-25 昭和電工株式会社 窒化ガリウム系化合物半導体発光素子
JP4694395B2 (ja) * 2006-03-22 2011-06-08 日本オプネクスト株式会社 窒化物半導体発光素子及びその製造方法
JP4856792B2 (ja) * 2009-11-12 2012-01-18 パナソニック株式会社 窒化物半導体素子の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070187693A1 (en) * 2004-03-04 2007-08-16 Showa Denko K.K. Gallium nitride-based semiconductor device
CN101573804A (zh) * 2006-12-20 2009-11-04 昭和电工株式会社 氮化镓系化合物半导体发光元件及其制造方法
US20100159656A1 (en) * 2008-12-19 2010-06-24 Sumitomo Electric Device Innovations, Inc. Method for fabricating semiconductor device
US20100248455A1 (en) * 2009-03-24 2010-09-30 Toyoda Gosei Co., Ltd. Manufacturing method of group III nitride semiconductor

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104766882A (zh) * 2014-01-08 2015-07-08 富士通株式会社 半导体器件
CN104766882B (zh) * 2014-01-08 2019-01-08 富士通株式会社 半导体器件
CN108780811A (zh) * 2016-02-24 2018-11-09 姜全忠 层结构竖直场效应晶体管及其制造方法
CN108780811B (zh) * 2016-02-24 2021-03-30 姜全忠 层结构竖直场效应晶体管及其制造方法
CN106252398A (zh) * 2016-08-19 2016-12-21 苏州捷芯威半导体有限公司 一种igbt器件及其制造方法
CN106252398B (zh) * 2016-08-19 2019-06-14 苏州捷芯威半导体有限公司 一种igbt器件及其制造方法
CN113471283A (zh) * 2021-06-18 2021-10-01 深圳大学 氮化镓场效应管及其制备方法
CN113471283B (zh) * 2021-06-18 2024-05-31 深圳大学 氮化镓场效应管及其制备方法

Also Published As

Publication number Publication date
US8981428B2 (en) 2015-03-17
JP2012094688A (ja) 2012-05-17
US20130181226A1 (en) 2013-07-18
DE112011103588T5 (de) 2013-09-12
WO2012056770A1 (ja) 2012-05-03

Similar Documents

Publication Publication Date Title
CN103210495A (zh) 半导体器件及其制造方法
US8580626B2 (en) Semiconductor device and method of manufacturing thereof
TWI770134B (zh) 半導體裝置及半導體裝置之製造方法
US8816398B2 (en) Semiconductor device and method for producing the same
CN100550415C (zh) 半导体器件及其制造方法
US8890239B2 (en) Semiconductor device and method for producing the same
CN102403302B (zh) 在基板上形成SiC结晶以实现GAN和Si电子器件集成的机理
US8569800B2 (en) Field effect transistor
US8969920B2 (en) Vertical GaN-based semiconductor device
US8896058B2 (en) Semiconductor device and method for producing same
CN104704608B (zh) 氮化物半导体结构物
WO2017123999A1 (en) Enhancement mode iii-nitride devices having an al(1-x)sixo gate insulator
US8941174B2 (en) Semiconductor device and method for producing the same
US20170229569A1 (en) Iii-nitride based n polar vertical tunnel transistor
CN103155124A (zh) 氮化物半导体装置
KR20140042470A (ko) 노멀리 오프 고전자이동도 트랜지스터
US20130240900A1 (en) Semiconductor device and method for producing the same
JP6560117B2 (ja) 半導体装置の製造方法
US20140110758A1 (en) Semiconductor device and method for producing same
KR20140112272A (ko) 고전자 이동도 트랜지스터 및 그 제조방법
JP2007103727A (ja) 炭化珪素半導体装置及びその製造方法
JP2008205199A (ja) ＧａＮ系半導体素子の製造方法
CN101878533B (zh) 具有受控电场的电子器件
JP5429012B2 (ja) 半導体装置およびその製造方法
KR20140016106A (ko) 인헨스먼트 질화물 반도체 소자 및 이의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20130717