CN102403302B - 在基板上形成SiC结晶以实现GAN和Si电子器件集成的机理 - Google Patents

在基板上形成SiC结晶以实现GAN和Si电子器件集成的机理 Download PDF

Info

Publication number
CN102403302B
CN102403302B CN201010610681.5A CN201010610681A CN102403302B CN 102403302 B CN102403302 B CN 102403302B CN 201010610681 A CN201010610681 A CN 201010610681A CN 102403302 B CN102403302 B CN 102403302B
Authority
CN
China
Prior art keywords
base device
substrate
implantation
layer
gan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201010610681.5A
Other languages
English (en)
Other versions
CN102403302A (zh
Inventor
郑光茗
余俊磊
蔡俊琳
段孝勤
亚历克斯·卡尔尼茨基
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN102403302A publication Critical patent/CN102403302A/zh
Application granted granted Critical
Publication of CN102403302B publication Critical patent/CN102403302B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8258—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using a combination of technologies covered by H01L21/8206, H01L21/8213, H01L21/822, H01L21/8252, H01L21/8254 or H01L21/8256
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

在Si基板上形成SiC结晶的机构实现了在同一基板上形成和集成GaN基器件和Si基器件。通过向Si基板区域中注入碳和随后退火基板形成SiC结晶区域。在SiC结晶区域形成过程中使用注入停止层以覆盖Si器件区域。

Description

在基板上形成SiC结晶以实现GAN和Si电子器件集成的机理
技术领域
本发明是关于在Si基板上形成SiC结晶以及，更具体地说，是关于在Si基板上形成SiC结晶以实现III-V基器件和Si基器件的集成。
背景技术
氮化镓(GaN)基材料在电子，机械和化学性能方面具有很多优点，如带隙宽，崩溃电压高，电子迁移率高，弹性模量大，压电和压阻系数高等，和化学惰性。这些优点使得GaN基材料在用于制造器件如高亮度发光二极管(LEDs)，电源开关器件，稳压器，电池保护器，显示屏驱动器，电信器件等方面具有吸引力。
另外，过去几十年里在Si基器件和电子器件的设计以及生产方面取得的进步表明了Si基器件的缩放能力和电路复杂性的卓越水平。结果，为了高级应用，需要在同一个晶片上集成GaN基器件和Si基器件以实现提高的功能和设计复杂性。通常将GaN基材料制造的器件形成在蓝宝石基板或SiC基板上。因此产生了关于此内容的以下公开。
发明内容
针对现有技术中的问题，本发明提供了一种其上带有GaN基器件和Si基器件的硅基板，包括：
所述GaN基器件，位于SiC结晶区域上，其中所述SiC结晶区域形成在所述硅基板中；和
所述Si基器件，位于硅区域上，其中所述硅区域在所述硅基板上与所述SiC结晶区域毗邻。
根据本发明所述的硅基板，其中所述SiC结晶区域的表面与所述硅区域的表面基本在同一水平。
根据本发明所述的硅基板，其中所述GaN基器件选自由发光器件，电源开关器件，稳压器，电池保护器，平板显示驱动器，和通信器件组成的组。
根据本发明所述的硅基板，其中所述GaN基器件为金属氧化物半导体高电子迁移率晶体管(MOS-HEMT)或HEMT。
根据本发明所述的硅基板，其中所述Si基器件为MOS场效应晶体管(FET)。
根据本发明所述的硅基板，其中所述GaN基器件和所述Si基器件通过互连互相连接。
根据本发明所述的硅基板，其中具有多个金属互连层。
根据本发明所述的一种在Si基板上形成GaN基器件和Si基器件的方法，包括：
在所述Si基板上方沉积注入停止层；
图案化所述注入停止层以覆盖所述Si基板区域和曝露出剩余区域；
实施离子注入以注入碳到所述Si基板的所述剩余区域中；
实施退火以在所述剩余区域中形成SiC结晶；
在所述剩余区域的所述SiC结晶上形成所述GaN基器件和在所述Si基板的覆盖区域上形成所述Si基器件，其中在形成所述Si基器件之前移除所述注入停止层。
根据本发明所述的方法，其中在约500℃到约900℃的温度范围内实施所述离子注入。
根据本发明所述的方法，其中在约室温到约150℃的温度范围内实施所述离子注入。
根据本发明所述的方法，其中在约900℃到约1200℃的温度范围内实施所述退火，并且在退火设备中通过选自由快速热退火，闪光退火，和激光退火以及熔炉退火组成的组的工艺来实施所述退火。
根据本发明所述的方法，其中在取决于实施所述离子注入的温度的温度和持续时间下实施退火。
根据本发明所述的方法，其中碳注入的剂量在约1E16离子/cm2到约1E19离子/cm2的范围内。
根据本发明所述的方法，其中制造所述GaN基器件的材料包括GaN和AlGaN。
根据本发明所述的方法，其中在所述剩余区域中的所述SiC结晶的厚度在约1μm到约8μm之间。
根据本发明所述的方法，其中以多个步骤实施所述离子注入，其中注入能量在约20KeV到约800KeV之间。
根据本发明所述的方法，其中所述注入停止层由介电材料制成并且其厚度在约100埃到约5000埃之间。
根据本发明所述的方法，其中所述GaN基器件选自由发光器件，电源开关器件，稳压器，电池保护器，平板显示驱动器，和通信器件组成的组。
根据本发明提供的一种在Si基板上形成GaN基器件和Si基器件的方法，包括：
在所述Si基板上沉积注入停止层；
图案化所述注入停止层以覆盖所述Si基板区域和曝露出剩余区域；
实施离子注入以向所述Si基板的所述剩余区域注入碳，其中在约500℃到约900℃的温度范围内实施所述离子注入；和
在所述剩余区域的所述SiC结晶上形成所述GaN基器件以及在所述Si基板的所述覆盖区域上形成所述Si基器件，其中在形成所述Si基器件之前移除所述注入停止层。
根据本发明所述的方法，还包括：
在实施所述离子注入之后，实施退火以在所述剩余区域中形成SiC结晶，其中在快速热处理系统中，在约900℃到约1200℃的温度范围内实施所述退火。
附图说明
当结合附图进行阅读时，根据下面详细的描述可以更好地理解本发明，并且相同的附图编号用于标示出相同的结构元件。
图1A为根据一些实施例的，示出了GaN基金属氧化物半导体高电子迁移率晶体管(MOS-HEMT)的横截面。
图1B为根据一些实施例的，示出了GaN基HEMT的横截面。
图2A-图2C为根据一些实施例的，示出了硅(Si)基板经历在所述Si基板上形成SiC结晶的工艺序列的横截面示意图。
图3A-图3E为根据一些实施例的，示出了硅(Si)基板200经历形成GaN基和Si基器件的工艺序列的横截面示意图。
具体实施方式
据了解为了实施本发明的不同部件，以下公开提供了许多不同的实施例或实例。以下描述元件和布置的特定实例以简化本公开。当然这些仅仅是实例并不打算限定。再者，本公开可在各个实例中重复参照数字和/或字母。该重复是为了简明和清楚，而且其本身没有规定所述各种实施例和/或结构之间的关系。
图1A为根据一些实施例的，示出了GaN基金属氧化物半导体高电子迁移率晶体管(MOS-HEMT)100的横截面。如图1所示，晶体管100包括GaN层101，AlGaN层102，Al2O3栅极介电层103，源极触点104，漏极触点105，和栅极106。在一些其它实施例中，直接将栅极106沉积在AlGaN层102上而且不存在Al2O3栅极介电层103。根据一些实施例，如图1B所示，如果没有Al2O3栅极介电层，则转换器为GaN HEMT。
栅极106由一种或多种导电材料如金属或掺杂的多晶硅制成。用于形成栅极106的材料的实例为Ni/Au。源极触点和漏极触点104、105也由导电材料如金属制成。用于形成源极和漏极触点104，105的材料的实例为Ti/Al。GaN层101生长在SiC基板或蓝宝石基板110上。在一些实施例中，在GaN层101和基板110之间存在缓冲层120。缓冲层120在一些器件中不存在。缓冲层120用于提高GaN的生长和质量。也可将缓冲层120称为成核层。用于缓冲层120的材料的实例是GaN和AlGaN的混合物。用于缓冲层120的材料的另一个实例是AlN。
SiC基板和蓝宝石基板都是结晶固体，其制造成本都很昂贵。另外，纯SiC和蓝宝石基板的尺寸相对较小。例如，它们可为2、3、4或6英寸。相反Si基板可为12英寸或更大。另外，纯SiC和蓝宝石基板与用于Si基器件的互补金属氧化物半导体(CMOS)加工工艺不兼容。
SiC基板与蓝宝石基板相比，SiC基板具有更好的热性能和导电性能。另外，与蓝宝石基板相比，SiC基板可耐受更高的温度。因此，更理想的是在SiC基板上制造GaN基器件。但是仍然需要解决上述关于SiC基板的问题，如高成本，基板尺寸小，和与CMOS加工工艺不兼容。
如果可以将GaN基器件下方的SiC结晶形成在Si基板上，则集成这两种类型的器件会容易得多。此外，由于Si基板相对较大，如8”、12”和不久将来的18”，因此就能解决SiC基板(只含有SiC)的小尺寸问题。根据一些实施例，图2A-2C示出了硅(Si)基板200经过Si基板上形成SiC结晶工艺序列的横截面示意图。图2A示出了注入停止层210形成在Si基板200上和注入停止层210覆盖一部分基板。注入停止层210可由一种或多种介电材料制成并且可为单层或复合层。在一些实施例中，注入层由二氧化硅(SiO2)制成。注入停止层210所需的厚度取决于形成SiC的注入能量。在一些实施例中，注入停止层210的厚度在约100埃到约5000埃的范围内。在一些其它实施例中，注入停止层210为复合层，由多个介电层组成。例如，注入停止层210包括厚度在约50埃到约1000埃范围内的氧化物层和厚度在约300埃到约5000埃范围内的氮化物层。在又一些实施例中，注入停止层210由光刻胶制成。根据一些实施例，注入停止层210由化学气相沉积(CVD)如等离子体增强CVD沉积。图案化注入停止层210以覆盖一部分Si基板和曝露出用于碳(C)注入的剩余部分。
根据一些实施例，图2B示出了碳离子215指向基板200的表面。将一些碳离子注入到Si基板未被注入停止层210覆盖的部分中。碳被注入到Si基板的注入区域220中。在一些实施例中，注入区域220的厚度在约1μm到约8μm的范围内。通过离子注入法离子注入碳原子到Si基板中。根据一些实施例，碳离子注入的注入能量在约20KeV到约800KeV的范围内。根据一些实施例，碳注入剂量在约1E16到约1E19离子每平方厘米(ions/cm2)范围内。
碳注入可发生在多个步骤中以形成注入区域220，每个步骤具有不同的注入能量。在注入过程中，Si基板可保持在不同的温度。在一些实施例中，在碳离子注入过程中，基板200的温度可保持在约室温到约150℃(冷注入)的范围内。基板200将要经历退火工艺以将Si基板中注入的C转化为SiC结晶。在一些其它实施例中，基板200的温度可保持在约500℃到约900℃(热注入)的范围内。在热离子注入过程中，在相对较高的温度(如在约500℃到约900℃之间)下将碳注入到Si基板中可在被注入的基板的一些区域形成SiC结晶，其改进了退火之后的SiC基板质量。
根据一些实施例，在碳离子注入之后，基板200经历退火以形成来自注入的碳和相邻的Si网状系统的SiC结晶。如果通过热离子注入法注入碳，可以省略退火操作。然而，如果在低温(如在约室温到约150℃之间)下注入碳，则需要退火操作以形成SiC结晶。在一些实施例中，退火温度在约900℃到约1200℃的范围内。退火可发生在快速热处理设备中，如用于快速热退火，闪光退火，和激光退火的设备，或熔炉。在一些实施例中，退火时间为约2分钟到约45分钟之间。在一些实施例中，退火时间在约30分钟到约4小时的范围内。如果退火温度较高，则退火时间可少一些。实施离子注入的温度影响退火温度和退火时间。在注入过程中，热离子注入可形成一些SiC。结果，可降低退火时间和温度。在一些实施例中，在惰性气体如Ar或He的环境下进行退火。
在退火之后，SiC结晶形成在区域220’中，区域220’在硅区域230的旁边，硅区域230在注入停止层210的下面。由于添加了碳原子，区域220’稍大于区域220。可将GaN基材料沉积在区域220’中的SiC上以形成GaN基器件。硅区域230可用于沉积材料以形成Si基器件。根据一些实施例，图3A-3E示出了正在实施形成GaN基和Si基器件工艺序列的硅(Si)基板200的横截面示意图。图3A示出了包括SiC结晶区域220的Si基板200。基板200也具有被介电层225覆盖的区域230。在一些实施例中，介电层230由氧化物制成，其厚度在约100埃到约5000埃的范围内。也可使用其它介电材料。介电层225用于保护区域230中的Si表面。在一些实施例中，介电层225为上述注入停止层210。
根据一些实施例，如图3B所示，然后将缓冲层240沉积在SiC结晶区域220的表面上。缓冲层240可由族III-N基材料、金属氮化物、金属碳化物、金属碳-氮化物、纯金属、金属合金、含硅材料等形成，可通过金属有机化学气相沉积(MOCVD)、有机金属气相外延(MOVPE)、等离子体增强CVD(PECVD)、远程等离子体增强CVD(RPCVD)、分子束外延(MBE)、氢化物气相外延(HVPE)、液相外延(LPE)、氯化物VPE(Cl-VPE)等方法形成。可用于缓冲层240的材料的实例包括GaN，InN，AlN，InGaN，AlGaN，AlInN，AlInGaN等。如上所述，缓冲层240可包括多个层，如以可选的图案堆叠的多个AlN层和多个掺杂硅的GaN层。可用p-型或n-型杂质掺杂缓冲层240，或基本上不掺杂。结果，缓冲层240可为p-型或n-型，或基本上中性。在一些实施例中，缓冲层240的沉积温度在约200℃到约1200℃的范围内。
在缓冲层240沉积之后，在缓冲层240上沉积GaN层250。用于形成GaN层250的方法可包括MOCVD、MOVPE、MBE、HVPE、LPE、VPE、CI-VPE等。根据一些实施例，GaN层的厚度在约0.8μm到约5μm的范围内。在一些实施例中，GaN层250的沉积温度在约200℃到约1200℃的范围内。
根据一些实施例，如图3A所示，然后在GaN层250上沉积AlGaN层260。可通过MOCVD、MOVPE、MBE、HVPE、LPE、VPE、CI-VPE等形成AlGaN层260。根据一些实施例，AlGaN层的厚度在约10nm到约1000nm的范围内。根据一些实施例，如图3C所示，在AlGaN层260沉积之后，沉积保护介电层270。保护介电层270可由氧化物、氮化物、氧氮化物或其它合适的介电材料制成。在Si基MOS场效应晶体管(FETs)形成过程中使用保护介电层270保护GaN基材料。层240、250、260和270的形成可包括图案化和蚀刻以将这些层移除以免沉积到介电层225上。在一些实施例中，AlGaN层260的沉积温度在约200℃到约1200℃的范围内。
在保护介电层270形成之后，从基板上移除介电层225以曝露出Si区域230。在一些实施例中，介电层225的移除包括移除沉积在区域230上的层，如层240、250、260和270。可包括图案化和蚀刻。之后，根据一些实施例，如图3C所示，在区域230上形成MOSFET300。根据一些实施例，MOSFET 300包括栅极介电层301、栅极302、间隔303、源极和漏极区域304和隔离结构305。隔离结构305可为场氧化物或浅沟隔离。
根据一些实施例，如图3D所示，在MOSFET 300形成之后，保护介电层310覆盖Si区域230和器件如MOSFET 300。保护介电层310可由氧化物，氮化物，氮氧化物，或其它合适的材料制成。保护介电层310用于保护Si表面和器件如MOSFET 300。然后在AlGaN层260上形成栅极316，源极触点314，和源极触点315。在一些实施例中，栅极316和源极/漏极触点314、315由不同的材料制成。如图3D所示，在栅极316和源极/漏极触点314、315形成之后，形成了GaN HEMT 350。
在GaN HEMT 350形成之后，开始形成MOSFET 300和HEMT 350的互连。根据一些实施例，如图3E所示，形成金属1层325和触点320以与栅极302，以及源极/漏极区域304、305形成接触。在金属1层325和触点320的形成过程中，保护介电层可覆盖HEMT 350和曝露的GaN基材料。然后形成金属2层335和通孔330以与Si区域中的金属1层325和HEMT350的栅极316，源极/漏极触点314、315形成连接。可通过单或双镶嵌工艺形成金属2层335和通孔330。可在金属2层335上形成额外的互连层以实现额外的互连。通过一个或多个介电层350隔离互连结构。
如上所述，在器件300和350的形成过程中，轮流地覆盖Si区域230和SiC区域220以保护一个区域不受另一个区域的加工操作的影响。加工顺序取决于热兼容，注入扩散和污染的考虑。
GaN基器件结构100，100*，350和Si基器件结构300仅仅是实例。带有不同层的其它类型GaN基器件和其它类型的Si基器件也可在Si基板上使用混合的SiC/Si以形成和集成GaN基和Si基器件的混合物。图3A-3F中所描述的加工序列也仅仅是实例。也可使用其它加工序列。
尽管在Si基板上形成SiC结晶的机理的实施例被描述为用于形成GaN基器件。所述实施例也适用于形成由其它类型的III-V化合物材料制成的器件。
上述在Si基板上形成SiC结晶区域的机理实现了在同一个基板上形成和集成GaN基器件和Si基器件。通过向Si基板区域注入碳，然后退火基板而形成SiC结晶区域。在SiC结晶区域形成过程中，使用注入停止层覆盖Si器件区域。
在一个实施例中，提供了一种其上带有GaN基器件和Si基器件的硅基板。所述硅基板包括SiC结晶区域上的GaN基器件。SiC结晶区域形成在硅基板中。硅基板也包括硅区域上的Si基器件，并且在硅基板上硅区域与SiC结晶区域毗邻。
在另一个实施例中，提供了一种在Si基板上形成GaN基器件和Si基器件的方法。所述方法包括在Si基板上沉积注入停止层，然后图案化注入停止层以覆盖Si基板区域并且曝露出剩余的区域。所述方法还包括实施离子注入以注入碳到Si基板的剩余区域中，并且实施退火以在剩余区域中形成SiC结晶。所述方法还包括在剩余区域的SiC结晶上形成GaN基器件以及在Si基板的覆盖区域上形成Si基器件。在形成Si基器件之前移除注入停止层。
在又一个实施例中，提供了一种在Si基板上形成GaN基器件和Si基器件的方法。所述方法包括在Si基板上沉积注入停止层，以及图案化注入停止层以覆盖Si基板区域并且曝露出剩余的区域。所述方法还包括实施离子注入以将碳注入到Si基板的剩余区域中，而且在约500℃到约900℃之间的温度下实施离子注入。所述方法还包括在剩余区域的SiC结晶上形成GaN基器件；以及在Si基板的覆盖区域上形成Si基器件。在形成Si基器件之前移除注入停止层。
本领域的技术人员可以对公开的方法和系统中的布置，操作和细节进行各种明显的更改，改变和变化。尽管为了更清楚地理解，详细地描述了本发明，但是很明显，在本文所附权利要求范围内可以进行一定的改变和更改。因此，本发明的实施例只是为了说明而不用于限定，并且本发明不限于本文所述的细节，而是可以在本文所附权利要求的范围和等效内进行更改。

Claims (20)

1.一种其上带有GaN基器件和Si基器件的硅基板，包括： 
所述GaN基器件，位于SiC晶体区域上，其中所述SiC晶体区域形成在所述硅基板中；和 
所述Si基器件，位于硅区域上，其中所述硅区域在所述硅基板上与所述SiC晶体区域毗邻， 
其中，所述SiC晶体区域是将C注入所述硅基板的一部分而形成的。 
2.根据权利要求1所述的硅基板，其中所述SiC晶体区域的表面与所述硅区域的表面在同一水平面。 
3.根据权利要求1所述的硅基板，其中所述GaN基器件选自由发光器件，电源开关器件，稳压器，电池保护器，平板显示驱动器，和通信器件组成的组。 
4.根据权利要求1所述的硅基板，其中所述GaN基器件为金属氧化物半导体高电子迁移率晶体管（MOS-HEMT）或HEMT。 
5.根据权利要求1所述的硅基板，其中所述Si基器件为MOS场效应晶体管（FET）。 
6.根据权利要求1所述的硅基板，其中所述GaN基器件和所述Si基器件通过互连件互相连接。 
7.根据权利要求1所述的硅基板，其中具有多个金属互连层。 
8.一种在Si基板上形成GaN基器件和Si基器件的方法，包括： 
在所述Si基板上方沉积注入停止层； 
图案化所述注入停止层以覆盖所述Si基板区域和曝露出剩余区域； 
实施离子注入以注入碳到所述Si基板的所述剩余区域中； 
实施退火以在所述剩余区域中形成SiC晶体； 
在所述剩余区域的所述SiC晶体上形成所述GaN基器件和在所述Si基板的覆盖区域上形成所述Si基器件，其中在形成所述Si基器件之前移除所述注入停止层。 
9.根据权利要求8所述的方法，其中在500℃到900℃的温度范围内 实施所述离子注入。 
10.根据权利要求8所述的方法，其中在室温到150℃的温度范围内实施所述离子注入。 
11.根据权利要求8所述的方法，其中在900℃到1200℃的温度范围内实施所述退火，并且在退火设备中通过选自由快速热退火，闪光退火，和激光退火以及熔炉退火组成的组的工艺来实施所述退火。 
12.根据权利要求8所述的方法，其中在取决于实施所述离子注入的温度的温度和持续时间下实施退火。 
13.根据权利要求8所述的方法，其中碳注入的剂量在1E16离子/cm2到1E19离子/cm2的范围内。 
14.根据权利要求8所述的方法，其中制造所述GaN基器件的材料包括GaN和AlGaN。 
15.根据权利要求8所述的方法，其中在所述剩余区域中的所述SiC晶体的厚度在1μm到8μm之间。 
16.根据权利要求8所述的方法，其中以多个步骤实施所述离子注入，其中注入能量在20KeV到800KeV之间。 
17.根据权利要求8所述的方法，其中所述注入停止层由介电材料制成并且其厚度在100埃到5000埃之间。 
18.根据权利要求8所述的方法，其中所述GaN基器件选自由发光器件，电源开关器件，稳压器，电池保护器，平板显示驱动器，和通信器件组成的组。 
19.一种在Si基板上形成GaN基器件和Si基器件的方法，包括： 
在所述Si基板上沉积注入停止层； 
图案化所述注入停止层以覆盖所述Si基板区域和曝露出剩余区域； 
实施离子注入以向所述Si基板的所述剩余区域注入碳，其中在500℃到900℃的温度范围内实施所述离子注入；和 
在所述剩余区域的所述SiC晶体上形成所述GaN基器件以及在所述Si基板的所述覆盖区域上形成所述Si基器件，其中在形成所述Si基器件之前移除所述注入停止层。 
20.根据权利要求19所述的方法，还包括： 
在实施所述离子注入之后，实施退火以在所述剩余区域中形成SiC晶体，其中在快速热处理系统中，在900℃到1200℃的温度范围内实施所述退火。 
CN201010610681.5A 2010-09-14 2010-12-17 在基板上形成SiC结晶以实现GAN和Si电子器件集成的机理 Active CN102403302B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/881,505 2010-09-14
US12/881,505 US8389348B2 (en) 2010-09-14 2010-09-14 Mechanism of forming SiC crystalline on Si substrates to allow integration of GaN and Si electronics

Publications (2)

Publication Number Publication Date
CN102403302A CN102403302A (zh) 2012-04-04
CN102403302B true CN102403302B (zh) 2014-07-02

Family

ID=45805774

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010610681.5A Active CN102403302B (zh) 2010-09-14 2010-12-17 在基板上形成SiC结晶以实现GAN和Si电子器件集成的机理

Country Status (3)

Country Link
US (2) US8389348B2 (zh)
CN (1) CN102403302B (zh)
TW (2) TWI573178B (zh)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102194819A (zh) * 2011-04-26 2011-09-21 电子科技大学 一种基于MOS控制的增强型GaN异质结场效应晶体管
US8946776B2 (en) 2012-06-26 2015-02-03 Freescale Semiconductor, Inc. Semiconductor device with selectively etched surface passivation
US9111868B2 (en) 2012-06-26 2015-08-18 Freescale Semiconductor, Inc. Semiconductor device with selectively etched surface passivation
US10522670B2 (en) 2012-06-26 2019-12-31 Nxp Usa, Inc. Semiconductor device with selectively etched surface passivation
US10825924B2 (en) 2012-06-26 2020-11-03 Nxp Usa, Inc. Semiconductor device with selectively etched surface passivation
US8665013B2 (en) * 2012-07-25 2014-03-04 Raytheon Company Monolithic integrated circuit chip integrating multiple devices
DE102012109460B4 (de) 2012-10-04 2024-03-07 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines Leuchtdioden-Displays und Leuchtdioden-Display
US8946779B2 (en) 2013-02-26 2015-02-03 Freescale Semiconductor, Inc. MISHFET and Schottky device integration
US8912573B2 (en) * 2013-02-26 2014-12-16 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device containing HEMT and MISFET and method of forming the same
TWI566328B (zh) * 2013-07-29 2017-01-11 高效電源轉換公司 具有用於產生附加構件之多晶矽層的氮化鎵電晶體
FR3011381B1 (fr) 2013-09-30 2017-12-08 Aledia Dispositif optoelectronique a diodes electroluminescentes
US9627530B2 (en) 2014-08-05 2017-04-18 Semiconductor Components Industries, Llc Semiconductor component and method of manufacture
CN106575670B (zh) * 2014-09-18 2020-10-16 英特尔公司 用于硅cmos相容半导体器件中的缺陷扩展控制的具有倾斜侧壁刻面的纤锌矿异质外延结构
CN106796952B (zh) 2014-09-25 2020-11-06 英特尔公司 独立式硅台面上的ⅲ-n族外延器件结构
CN106922200B (zh) 2014-12-18 2021-11-09 英特尔公司 N沟道氮化镓晶体管
US9627275B1 (en) * 2015-10-30 2017-04-18 Taiwan Semiconductor Manufacturing Company Ltd. Hybrid semiconductor structure on a common substrate
SG11201805857UA (en) * 2016-02-18 2018-08-30 Massachusetts Inst Technology High voltage logic circuit
US9917156B1 (en) 2016-09-02 2018-03-13 IQE, plc Nucleation layer for growth of III-nitride structures
DE102016121680B4 (de) * 2016-11-11 2024-05-29 Infineon Technologies Ag Halbleiterwafer und Halbleitervorrichtungen mit einer Sperrschicht und Verfahren zur Herstellung
TWI605552B (zh) 2016-12-08 2017-11-11 新唐科技股份有限公司 半導體元件、半導體基底及其形成方法
CN107195627A (zh) * 2017-05-12 2017-09-22 中国电子科技集团公司第五十五研究所 一种氮化镓晶体管与硅晶体管集成的方法
TWI637515B (zh) * 2017-07-12 2018-10-01 世界先進積體電路股份有限公司 高電子遷移率電晶體元件
CN109273405B (zh) * 2017-07-18 2021-06-08 上海新昇半导体科技有限公司 一种半导体器件及其制造方法、电子装置
CN109273525A (zh) * 2017-07-18 2019-01-25 上海新昇半导体科技有限公司 一种GaN器件及其制造方法、电子装置
WO2019066953A1 (en) 2017-09-29 2019-04-04 Intel Corporation REDUCED CONTACT RESISTANCE GROUP III (N-N) NITRIDE DEVICES AND METHODS OF MAKING SAME
US10325990B2 (en) 2017-10-03 2019-06-18 Vanguard International Semiconductor Corporation High electron mobility transistor devices and method for fabricating the same
US10468454B1 (en) * 2018-04-25 2019-11-05 Globalfoundries Singapore Pte. Ltd. GaN stack acoustic reflector and method for producing the same
CN110867441A (zh) * 2018-08-28 2020-03-06 联华电子股份有限公司 半导体元件及其制造方法
TWI732239B (zh) * 2019-07-04 2021-07-01 世界先進積體電路股份有限公司 半導體結構及其形成方法
CN110610938B (zh) * 2019-09-11 2021-11-02 西安电子科技大学 基于溶液法的单片异质集成Cascode氮化镓高迁移率晶体管及制作方法
TWI775027B (zh) * 2019-12-20 2022-08-21 世界先進積體電路股份有限公司 半導體結構
US11152364B1 (en) * 2020-04-21 2021-10-19 Vanguard International Semiconductor Corporation Semiconductor structure and methods for manufacturing the same
US11848662B2 (en) * 2020-09-11 2023-12-19 Raytheon Company Tunable monolithic group III-nitride filter banks
US11469225B2 (en) 2020-10-16 2022-10-11 Globalfoundries U.S. Inc. Device integration schemes leveraging a bulk semiconductor substrate having a <111 > crystal orientation
US11721743B2 (en) * 2020-12-22 2023-08-08 Applied Materials, Inc. Implantation enabled precisely controlled source and drain etch depth
CN112768410A (zh) * 2020-12-30 2021-05-07 深圳市汇芯通信技术有限公司 GaN HEMT和Si-CMOS单片集成方法
CN112786538B (zh) * 2021-01-15 2023-05-19 深圳市汇芯通信技术有限公司 一种基于GaN HEMT的开关集成芯片与制作方法
CN112992895B (zh) * 2021-01-27 2023-01-24 复旦大学 GaN基开关集成单元与GaN基开关管的晶圆结构的制备方法
CN117673073A (zh) * 2022-08-27 2024-03-08 华为技术有限公司 半导体结构、射频前端模组、电源转换模组、电子设备
CN116314274A (zh) * 2023-02-24 2023-06-23 成都功成半导体有限公司 一种具有p沟道的GaN基HEMT器件的制备方法
CN116314184B (zh) * 2023-05-22 2023-08-25 深圳智芯微电子科技有限公司 氮化镓器件结构及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1892984A (zh) * 2005-05-25 2007-01-10 硅电子股份公司 半导体层结构及制造半导体层结构的方法
US20090189191A1 (en) * 2008-01-30 2009-07-30 The Furukawa Electric Co., Ltd Semiconductor device
CN101562180A (zh) * 2008-04-16 2009-10-21 台湾积体电路制造股份有限公司 集成电路结构

Family Cites Families (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5373171A (en) * 1987-03-12 1994-12-13 Sumitomo Electric Industries, Ltd. Thin film single crystal substrate
US5081062A (en) * 1987-08-27 1992-01-14 Prahalad Vasudev Monolithic integration of silicon on insulator and gallium arsenide semiconductor technologies
US4826784A (en) * 1987-11-13 1989-05-02 Kopin Corporation Selective OMCVD growth of compound semiconductor materials on silicon substrates
US5286985A (en) * 1988-11-04 1994-02-15 Texas Instruments Incorporated Interface circuit operable to perform level shifting between a first type of device and a second type of device
US5510275A (en) * 1993-11-29 1996-04-23 Texas Instruments Incorporated Method of making a semiconductor device with a composite drift region composed of a substrate and a second semiconductor material
US5734180A (en) * 1995-06-02 1998-03-31 Texas Instruments Incorporated High-performance high-voltage device structures
US5877515A (en) * 1995-10-10 1999-03-02 International Rectifier Corporation SiC semiconductor device
US5726440A (en) * 1995-11-06 1998-03-10 Spire Corporation Wavelength selective photodetector
JP3327135B2 (ja) * 1996-09-09 2002-09-24 日産自動車株式会社 電界効果トランジスタ
CN1131548C (zh) * 1997-04-04 2003-12-17 松下电器产业株式会社 半导体装置
EP1018163A1 (de) * 1997-09-10 2000-07-12 Infineon Technologies AG Halbleiterbauelement mit einer driftzone
US20010006249A1 (en) * 1997-09-16 2001-07-05 Eugene A Fitzgerald Co-planar si and ge composite substrate and method of producing same
US6242784B1 (en) * 1999-06-28 2001-06-05 Intersil Corporation Edge termination for silicon power devices
US6605151B1 (en) * 1999-11-29 2003-08-12 Northwestern University Oxide thin films and composites and related methods of deposition
AU2001290068B2 (en) * 2000-09-21 2006-03-02 Cambridge Semiconductor Limited Semiconductor device and method of forming a semiconductor device
US7019332B2 (en) * 2001-07-20 2006-03-28 Freescale Semiconductor, Inc. Fabrication of a wavelength locker within a semiconductor structure
FR2842217A1 (fr) * 2002-07-12 2004-01-16 St Microelectronics Sa Croissance d'une region monocristalline d'un compose iii-v sur un substrat de silicium monocristallin
US20040012037A1 (en) * 2002-07-18 2004-01-22 Motorola, Inc. Hetero-integration of semiconductor materials on silicon
US7217950B2 (en) * 2002-10-11 2007-05-15 Nissan Motor Co., Ltd. Insulated gate tunnel-injection device having heterojunction and method for manufacturing the same
KR100486304B1 (ko) * 2003-02-07 2005-04-29 삼성전자주식회사 자기정렬을 이용한 바이씨모스 제조방법
US20050012143A1 (en) * 2003-06-24 2005-01-20 Hideaki Tanaka Semiconductor device and method of manufacturing the same
US7618880B1 (en) * 2004-02-19 2009-11-17 Quick Nathaniel R Apparatus and method for transformation of substrate
US7125785B2 (en) * 2004-06-14 2006-10-24 International Business Machines Corporation Mixed orientation and mixed material semiconductor-on-insulator wafer
JP5011681B2 (ja) * 2004-12-02 2012-08-29 日産自動車株式会社 半導体装置
JP4837295B2 (ja) * 2005-03-02 2011-12-14 株式会社沖データ 半導体装置、ｌｅｄ装置、ｌｅｄヘッド、及び画像形成装置
GB2424312B (en) * 2005-03-14 2010-03-03 Denso Corp Method of forming an ohmic contact in wide band semiconductor
US8866190B2 (en) * 2005-06-14 2014-10-21 International Rectifler Corporation Methods of combining silicon and III-nitride material on a single wafer
US7420226B2 (en) * 2005-06-17 2008-09-02 Northrop Grumman Corporation Method for integrating silicon CMOS and AlGaN/GaN wideband amplifiers on engineered substrates
JP5481067B2 (ja) * 2005-07-26 2014-04-23 台湾積體電路製造股▲ふん▼有限公司 代替活性エリア材料の集積回路への組み込みのための解決策
US20070054467A1 (en) * 2005-09-07 2007-03-08 Amberwave Systems Corporation Methods for integrating lattice-mismatched semiconductor structure on insulators
EP2264741B1 (en) * 2006-01-10 2021-03-10 Cree, Inc. Silicon carbide dimpled substrate
JP5560519B2 (ja) * 2006-04-11 2014-07-30 日産自動車株式会社 半導体装置及びその製造方法
US7863877B2 (en) * 2006-12-11 2011-01-04 International Rectifier Corporation Monolithically integrated III-nitride power converter
US7750371B2 (en) * 2007-04-30 2010-07-06 International Business Machines Corporation Silicon germanium heterojunction bipolar transistor structure and method
US20090050939A1 (en) * 2007-07-17 2009-02-26 Briere Michael A Iii-nitride device
JPWO2010001607A1 (ja) * 2008-07-03 2011-12-15 パナソニック株式会社 窒化物半導体装置
US8253211B2 (en) * 2008-09-24 2012-08-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor sensor structures with reduced dislocation defect densities
US7834456B2 (en) * 2009-01-20 2010-11-16 Raytheon Company Electrical contacts for CMOS devices and III-V devices formed on a silicon substrate
EP2743981A1 (en) * 2009-10-30 2014-06-18 Imec Method of manufacturing an integrated semiconductor substrate structure
US8530938B2 (en) * 2009-12-10 2013-09-10 International Rectifier Corporation Monolithic integrated composite group III-V and group IV semiconductor device and method for fabricating same
US8212294B2 (en) * 2010-01-28 2012-07-03 Raytheon Company Structure having silicon CMOS transistors with column III-V transistors on a common substrate
US8722482B2 (en) * 2010-03-18 2014-05-13 Globalfoundries Inc. Strained silicon carbide channel for electron mobility of NMOS
US8415671B2 (en) * 2010-04-16 2013-04-09 Cree, Inc. Wide band-gap MOSFETs having a heterojunction under gate trenches thereof and related methods of forming such devices
US9147701B2 (en) * 2011-09-22 2015-09-29 Raytheon Company Monolithic InGaN solar cell power generation with integrated efficient switching DC-DC voltage convertor

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1892984A (zh) * 2005-05-25 2007-01-10 硅电子股份公司 半导体层结构及制造半导体层结构的方法
US20090189191A1 (en) * 2008-01-30 2009-07-30 The Furukawa Electric Co., Ltd Semiconductor device
CN101562180A (zh) * 2008-04-16 2009-10-21 台湾积体电路制造股份有限公司 集成电路结构

Also Published As

Publication number Publication date
TW201707065A (zh) 2017-02-16
US8389348B2 (en) 2013-03-05
CN102403302A (zh) 2012-04-04
TWI645452B (zh) 2018-12-21
US10014291B2 (en) 2018-07-03
TW201212102A (en) 2012-03-16
US20130146893A1 (en) 2013-06-13
US20120061681A1 (en) 2012-03-15
TWI573178B (zh) 2017-03-01

Similar Documents

Publication Publication Date Title
CN102403302B (zh) 在基板上形成SiC结晶以实现GAN和Si电子器件集成的机理
US10600674B2 (en) Semiconductor devices with back surface isolation
CN103035702B (zh) 化合物半导体器件及其制造方法
JP5670427B2 (ja) ＧａＮバッファ層におけるドーパント拡散変調
TWI521696B (zh) 高電子移動率電晶體及其形成方法
CN103715252A (zh) 化合物半导体器件及其制造方法
JPWO2005015642A1 (ja) 半導体装置及びその製造方法
CN102318047A (zh) 半导体装置及其制造方法
CN104425570A (zh) 半导体装置及其制造方法
CN103715251A (zh) 化合物半导体器件及其制造方法
WO2012056770A1 (ja) 半導体装置およびその製造方法
CN102386222A (zh) 化合物半导体器件、其制造方法、电源器件和高频放大器
CN108198855B (zh) 半导体元件、半导体基底及其形成方法
CN103681833A (zh) 化合物半导体器件及其制造方法
JP5899879B2 (ja) 化合物半導体装置及びその製造方法
CN103715250A (zh) 化合物半导体器件及其制造方法
US8901609B1 (en) Transistor having doped substrate and method of making the same
JP2017117996A (ja) 半導体装置および半導体装置の製造方法
JP6974049B2 (ja) 半導体装置および半導体装置の製造方法
KR20140112272A (ko) 고전자 이동도 트랜지스터 및 그 제조방법
JP2009071270A (ja) Ｍｉｓゲート構造型のｈｅｍｔ素子およびｍｉｓゲート構造型のｈｅｍｔ素子の作製方法
US20070066023A1 (en) Method to form a device on a soi substrate
CN110875385B (zh) 半导体装置结构及其制造方法
WO2016073505A1 (en) Thermal treated semiconductor/gate dielectric interface for group iiia-n devices
TWI670775B (zh) 半導體裝置結構及其製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant