CN113471283A - 氮化镓场效应管及其制备方法 - Google Patents
氮化镓场效应管及其制备方法 Download PDFInfo
- Publication number
- CN113471283A CN113471283A CN202110683646.4A CN202110683646A CN113471283A CN 113471283 A CN113471283 A CN 113471283A CN 202110683646 A CN202110683646 A CN 202110683646A CN 113471283 A CN113471283 A CN 113471283A
- Authority
- CN
- China
- Prior art keywords
- channel
- gallium nitride
- drift layer
- layer
- gan
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910002601 GaN Inorganic materials 0.000 title claims abstract description 109
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 title claims abstract description 75
- 238000002360 preparation method Methods 0.000 title claims abstract description 12
- 238000002353 field-effect transistor method Methods 0.000 title description 2
- 239000000758 substrate Substances 0.000 claims abstract description 37
- 230000005669 field effect Effects 0.000 claims abstract description 35
- 229910002704 AlGaN Inorganic materials 0.000 claims abstract description 15
- 239000000463 material Substances 0.000 claims description 47
- 230000000903 blocking effect Effects 0.000 claims description 45
- 238000005530 etching Methods 0.000 claims description 42
- 239000004065 semiconductor Substances 0.000 claims description 36
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 18
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 claims description 18
- 238000000151 deposition Methods 0.000 claims description 18
- 229910052733 gallium Inorganic materials 0.000 claims description 18
- 229910052751 metal Inorganic materials 0.000 claims description 10
- 239000002184 metal Substances 0.000 claims description 10
- 238000004519 manufacturing process Methods 0.000 claims description 5
- 238000000034 method Methods 0.000 description 10
- 238000005229 chemical vapour deposition Methods 0.000 description 9
- 239000010408 film Substances 0.000 description 8
- 229910003910 SiCl4 Inorganic materials 0.000 description 6
- 238000001312 dry etching Methods 0.000 description 6
- 230000005533 two-dimensional electron gas Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 4
- 239000002131 composite material Substances 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000001105 regulatory effect Effects 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 239000003153 chemical reaction reagent Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000008094 contradictory effect Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 239000011777 magnesium Substances 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 238000002207 thermal evaporation Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
- H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
本发明公开一种氮化镓场效应管及其制备方法，所述氮化镓场效应管包括氮化镓衬底、漂移层、沟道层以及电极；漂移层设于氮化镓衬底的一侧；沟道层设于漂移层远离衬底的一侧，沟道层内设有导电沟道，导电沟道的中部朝向漂移层拱起，并与漂移层接触，导电沟道的两端贯穿沟道层背离漂移层的一侧设置，导电沟道内形成有AlGaN/GaN异质结；电极包括源极、漏极和栅极，源极设于导电沟道的上方且与导电沟道欧姆接触，漏极设于衬底的外部，栅极设于沟道层的外部且避让导电沟道设置。本发明旨在提供具有1V左右阈值电压的高电流密度增强型器件，适用于低压应用的同时简化栅极驱动避免误开启等问题。
Description
技术领域
本发明涉及半导体器件技术领域，具体涉及一种氮化镓场效应管及其制备方法。
背景技术
传统氮化镓垂直电子器件电子迁移率不高，导致电流密度较小，虽然同样利用二维电子气的CAVET结构可以提高电流密度，但一般为耗尽型器件，即使采用凹槽栅技术实现增强型，但是器件的阈值电压普遍不高，在实际应用中通常会因为误开启而导致系统失效和安全性问题。
发明内容
本发明的主要目的是提出一种氮化镓场效应管及其制备方法，旨在提供具有1V左右阈值电压的高电流密度增强型器件，适用于低压应用的同时简化栅极驱动避免误开启等问题。
为实现上述目的，本发明提出一种氮化镓场效应管，包括：
氮化镓衬底；
漂移层，设于所述氮化镓衬底的一侧；
沟道层，设于所述漂移层远离所述衬底的一侧，所述沟道层内设有导电沟道，所述导电沟道的中部朝向所述漂移层拱起，并与所述漂移层接触，所述导电沟道的两端贯穿所述沟道层背离所述漂移层的一侧设置，所述导电沟道内形成有AlGaN/GaN异质结；以及，
电极，所述电极包括源极、漏极和栅极，所述源极设于所述导电沟道的上方且与所述导电沟道欧姆接触，所述漏极设于所述衬底的外部，所述栅极设于所述沟道层的外部且避让所述导电沟道设置。
可选地，所述导电沟道包括：
第一沟道，所述第一沟道的中部朝向所述漂移层拱起，以在所述第一沟道背离所述漂移层的一侧形成凹部，在所述第一沟道朝向所述漂移层的一侧形成凸部，所述第一沟道的两端贯穿所述沟道层后与所述源极欧姆接触，所述凸部贯穿所述沟道层后与所述漂移层连接；以及，
两个第二沟道，分设于所述凸部的两侧，且与所述第一沟道朝向所述漂移层的一侧邻接；
其中，所述第一沟道与两个所述第二沟道的邻接处形成所述AlGaN/GaN异质结。
可选地，所述第一沟道的材质为n型低掺杂氮化镓或者非故意掺杂氮化镓；
所述第二沟道的材质为n型低掺杂氮化镓铝或者非故意掺杂氮化镓铝。
可选地，所述第一沟道的材质为n型低掺杂氮化镓，且掺杂浓度为1.0×1016～3.0×1016cm-3；
所述第二沟道的材质为n型低掺杂氮化镓铝，且掺杂浓度为1.3×1016～1.8×1016cm-3。
可选地，所述导电沟道将所述沟道层分隔成第一电流阻挡区以及分居于所述第一电流阻挡区两侧的两个第二电流阻挡区，所述第一电流阻挡区呈三角形，各所述第二电流阻挡区均邻接所述漂移层设置。
可选地，所述沟道层的厚度为2.0～3.0μm；
设定三角形靠近所述漂移层的顶点到所述顶点的对边的距离为所述第一电流阻挡区的深度，所述第一电流阻挡区的深度为2.20～2.50μm。
可选地，所述栅极包括设于所述第一电流阻挡区的外部的第一栅极以及分别设置在两个所述第二电流阻挡区的外部的两个第二栅极；和/或，
所述第一电流阻挡区的材质为p型氮化镓，且掺杂浓度为1.0×1017～6.0×1017cm-3，且所述第一电流阻挡区的材质为p型氮化镓，且掺杂浓度为1.0×1017～6.0×1017cm-3。
可选地，所述氮化镓衬底的材质为n型高掺杂氮化镓，且掺杂浓度为1.0×1018～3.0×1018cm-3；
所述漂移层的材质为n型低掺杂氮化镓，且掺杂浓度为1.0×1016～3.0×1016cm-3。
此外，本发明还提出一种氮化镓场效应管的制备方法，所述氮化镓场效应管的制备方法包括以下步骤：
步骤S10、提供氮化镓衬底；
步骤S20、在所述氮化镓衬底上沉积漂移层；
步骤S30、在所述漂移层的上侧沉积第一半导体材料，然后对沉积的所述第一半导体材料进行刻蚀，形成第一刻蚀区域，并在所述第一刻蚀区域内沉积第二半导体材料，再对所述第二半导体材料进行刻蚀，形成第二刻蚀区域，并在所述第二刻蚀区域内沉积第三半导体材料，最后对沉积的第三半导体材料进行刻蚀，形成第三刻蚀区域，并在所述第三刻蚀区域内沉积第一半导体材料，形成沟道层；
步骤S40、在所述沟道层和所述氮化镓衬底的外部制备金属膜，以形成源极、栅极和漏极，制得氮化镓场效应管。
可选地，步骤S30中：
所述第三刻蚀区域的深度为2.20～2.50μm；和/或，
所述第二半导体材料为n型低掺杂氮化镓铝，且掺杂浓度为1.3×1016～1.8×1016cm-3，所述第三半导体材料为n型低掺杂氮化镓，且掺杂浓度为1.0×1016～3.0×1016cm-3。
本发明提供的技术方案中，在所述沟道层内设置双斜坡导电沟道，所述导电沟道内形成有AlGaN/GaN异质结，从而利用所述AlGaN/GaN异质结生成的大量二维电子气进行导电，提高了器件的电流密度，解决了现有氮化镓器件电流密度不高的问题，且能够形成阈值电压方便调控的增强型氮化镓场效应管；同时，这样的结构设计使得本氮化镓场效应管只需通过调整所述导电沟道的中部与沟道层远离漂移层一侧的间距，即可调节器件的阈值电压，从而可以根据实际使用情况来设置器件的阈值电压，解决了现有氮化镓器件在高电流密度和低阈值电压造成的误开启之间的矛盾。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅为本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1为本发明提供的氮化镓场效应管的一实施例的结构示意图；
图2为本发明提供的氮化镓场效应管的制备方法的一实施例的流程示意图；
图3为图2中步骤S20得到的产物的结构示意图；
图4为图2中步骤S30中形成第一刻蚀区域后的结构示意图；
图5为图2中步骤S30中形成第二刻蚀区域后的结构示意图；
图6为图2中步骤S30中形成第三刻蚀区域后的结构示意图；
图7为图2中形成沟道层后的结构示意图；
图8为具有不同第三刻蚀区域的深度的氮化镓场效应管的转移特性曲线；
图9为具有不同掺杂浓度的第二沟道的氮化镓场效应管的转移特性曲线；
图10为图2制备所得的氮化镓场效应管的转移特性曲线图；
图11为图2制备所得的氮化镓场效应管的输出特性曲线图；
图12为图2制备所得的氮化镓场效应管的击穿电压曲线图；
图13为图2制备所得的氮化镓场效应管的AlGaN/GaN异质结处导带示意图；
图14为图2制备所得的氮化镓场效应管的AlGaN/GaN异质结处电子浓度示意图。
附图标号说明：
本发明目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将对本发明实施例中的技术方案进行清楚、完整地描述。实施例中未注明具体条件者，按照常规条件或制造商建议的条件进行。所用试剂或仪器未注明生产厂商者，均为可以通过市售购买获得的常规产品。
需要说明，若本发明实施例中有涉及方向性指示(诸如上、下、左、右、前、后……)，则该方向性指示仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。
另外，若本发明实施例中有涉及“第一”、“第二”等的描述，则该“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。另外，全文中出现的“和/或”的含义，包括三个并列的方案，以“A和/或B”为例，包括A方案、或B方案、或A和B同时满足的方案。另外，各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本发明要求的保护范围之内。
传统氮化镓垂直电子器件电子迁移率不高，导致电流密度较小，虽然同样利用二维电子气的CAVET结构可以提高电流密度，但一般为耗尽型器件，即使采用凹槽栅技术实现增强型，但是器件的阈值电压普遍不高，在实际应用中通常会因为误开启而导致系统失效和安全性问题。
鉴于此，本发明提出一种氮化镓场效应管100，图1为本发明提出的氮化镓场效应管100的一实施例。
参阅图1，所述氮化镓场效应管100包括氮化镓衬底10、漂移层20、沟道层30以及电极。其中，漂移层20设于氮化镓衬底10的一侧；沟道层30设于漂移层20远离衬底10的一侧，沟道层30内设有导电沟道，导电沟道的中部朝向漂移层20拱起，并与漂移层20接触，导电沟道的两端贯穿沟道层30背离漂移层20的一侧设置，导电沟道内形成有AlGaN/GaN异质结；电极包括源极41、漏极43和栅极，源极41设于导电沟道的上方且与导电沟道欧姆接触，漏极43设于衬底10的外部，栅极设于沟道层30的外部且避让导电沟道设置。
具体地，如图1所示，氮化镓衬底10、漂移层20、沟道层30自下向上依次叠设；沟道层30内设有呈V型的导电沟道，该导电沟道的两端贯穿沟道层30的上表面，并与源极41通过导电层44欧姆接触，中部拱起的位置贯穿沟道层30的下表面，并与漂移层20接触，该导电沟道由两倾斜段构成，其内部能够形成AlGaN/GaN异质结；栅极设置在沟道层30的外部，例如，沟道层30的周侧或者上表面，但需要说明的是，栅极与导电沟道不能连接，以避免漏电；漏极43与衬底10连接，其具体位置不做限定，可以是衬底10朝向漂移层20的一侧，也可以是衬底10背离漂移层20的一侧，本实施例中，漏极43设置在衬底10的下侧。本氮化镓场效应管100在不施加栅极偏置时，异质结沟道被PN结覆盖，器件关闭，施加一定栅压时，沟道打开，通过导电沟道导电。
本发明提供的技术方案中，在所述沟道层30内设置双斜坡的导电沟道，所述导电沟道内形成有AlGaN/GaN异质结，从而利用所述AlGaN/GaN异质结生成的大量二维电子气进行导电，提高了器件的电流密度，解决了现有氮化镓器件电流密度不高的问题，且能够形成阈值电压方便调控的增强型氮化镓场效应管100；同时，这样的结构设计使得本氮化镓场效应管100只需通过调整所述导电沟道的中部与沟道层30远离漂移层20一侧的间距(即第一电流阻挡区31的深度)，即可调节器件的阈值电压，从而可以根据实际使用情况来设置器件的阈值电压，解决了现有氮化镓器件在高电流密度和低阈值电压造成的误开启之间的矛盾。
所述导电沟道包括第一沟道331和两个第二沟道332。所述第一沟道331的中部朝向所述漂移层20拱起，以在所述第一沟道331背离所述漂移层20的一侧形成凹部334，在所述第一沟道331朝向所述漂移层20的一侧形成凸部333，所述第一沟道331的两端贯穿所述沟道层30后与所述源极41欧姆接触，所述凸部333贯穿所述沟道层30后与所述漂移层20连接；两个第二沟道332分设于所述凸部333的两侧，且与所述第一沟道331朝向所述漂移层20的一侧邻接；其中，所述第一沟道331与两个所述第二沟道332的邻接处形成所述AlGaN/GaN异质结。如图1所示，第一沟道331整体呈V型，两个第二沟道332位于第一沟道331的下方且分居于凸部333的两侧，且与第一沟道331接触，第一沟道331和第二沟道332中，其中一个的材质为n型低掺杂氮化镓或者非故意掺杂氮化镓，另一个为n型低掺杂氮化镓铝或者非故意掺杂氮化镓铝，从而在二者的邻接面上形成AlGaN/GaN异质结，产生大量二维电子气进行导电，参阅图13和图14，从图13中可以看出异质结处形成了0.26ev左右的量子阱，形成了二维电子气，从图14中可以看出，异质结靠近第一沟道331一侧的电子浓度突增，电流密度得到了大幅度提升。
第一沟道331由两个分别与两个第二沟道332邻接的沟道段构成，各沟道段和各第二沟道332的倾斜程度影响电流密度和阈值电压，本发明对其倾斜程度不做限制，在实际应用时，可以根据工艺难度以及对器件的性能需求进行调整。
进一步地，本实施例中，所述第一沟道331的材质可以为非故意掺杂氮化镓，也可以为n型低掺杂氮化镓(掺杂浓度为1.0×1016～3.0×1016cm-3)，例如，掺杂浓度可以是1.0×1016cm-3、1.2×1016cm-3、1.5×1016cm-3、1.8×1016cm-3、2.0×1016cm-3、2.5×1016cm-3、3.0×1016cm-3等；所述第二沟道332的材质可以为氮化镓铝，例如，可以是UID氮化镓铝或者n型低掺杂氮化镓铝。更进一步地，本实施例优选n型低掺杂氮化镓铝作为第二沟道332的材质，且其掺杂浓度为1.3×1016～1.8×1016cm-3，例如，可以是1.3×1016cm-3、1.4×1016cm-3、1.5×1016cm-3、1.6×1016cm-3、1.7×1016cm-3、1.8×1016cm-3等。相较UID氮化镓铝，采用n型低掺杂氮化镓铝，可以提高器件的击穿电压。同时，本氮化镓场效应管100的阈值电压受第二沟道332的掺杂浓度影响，参阅图9，随着掺杂浓度的提高，器件的阈值电压不断减小，但基于本氮化镓场效应管100的结构设计，纵使阈值电压不断减小，也不会出现低于常规凹槽栅器件阈值电压的情况，避免了出现误开启问题，因此，通过调整第二沟道332的掺杂浓度能够实现对氮化镓场效应管100的阈值电压的调节，以适应不同的需求。
所述导电沟道将所述沟道层30分隔成第一电流阻挡区31以及分居于所述第一电流阻挡区31两侧的两个第二电流阻挡区32，第一电流阻挡区31的形状包括但不限于呈梯形或三角形设置，相较而言，第一电流阻挡区31呈三角形设置时，器件具有更高的阈值电压。本实施例中，所述第一电流阻挡区31呈三角形，各所述第二电流阻挡区32均邻接所述漂移层20设置。
本实施例中，栅极包括第一栅极421和两个第二栅极422，其中，第一栅极421设于所述第一电流阻挡区31的上表面，两个第二栅极422分别设置在两个所述第二电流阻挡区32的外侧面。
设定凹部334到沟道层30背离漂移层20的一侧的距离为第一电流阻挡区31的深度，本实施例中，第一电流阻挡区31的深度为三角形靠近漂移层20的顶点到顶点的对边的距离。本氮化镓场效应管100的阈值电压受导电沟道的宽度(即第一电流阻挡区31与第二电流阻挡区32的间距)的影响，体现在制造工艺过程中，导电沟道的宽度由第一电流阻挡区31的深度决定，在沟道层30厚度一定的情况下，第一电流阻挡区31深度越大，导电沟道宽度越小，即阈值电压受第一电流阻挡区31的深度影响，参阅图8，从图中可以看出，随着深度增大，阈值电压逐渐增大；且阈值电压不会较小(与常规凹槽栅器件相比)以至于出现误开启问题，且在不同深度下电流开关比基本没有变化，均达到1015，通过调整第一电流阻挡区31的深度能够实现对氮化镓场效应管100的阈值电压的调节，以适应不同的需求。本实施例中，所述沟道层30的厚度为2.0～3.0μm，例如，2.0μm、2.1μm、2.2μm、2.5μm、2.7μm、2.9μm、3.0μm等；所述第一电流阻挡区31的深度为2.20～2.50μm，例如，2.20μm、2.21μm、2.25μm、2.3μm、2.35μm、2.4μm、2.45μm、2.5μm等。
此外，所述第一电流阻挡区31的材质为P型氮化镓，且掺杂浓度为1.0×1017～6.0×1017cm-3，例如可以是1.0×1017cm-3、2.0×1017cm-3、3.0×1017cm-3、4.0×1017cm-3、5.0×1017cm-3、6.0×1017cm-3等；所述第二电流阻挡区32的材质为P型氮化镓，且掺杂浓度为1.0×1017～6.0×1017cm-3，例如可以是1.0×1017cm-3、2.0×1017cm-3、3.0×1017cm-3、4.0×1017cm-3、5.0×1017cm-3、6.0×1017cm-3等。
此外，所述氮化镓衬底10的材质为n型高掺杂氮化镓，且掺杂浓度为1.0×1018～3.0×1018cm-3，例如可以是1.0×1018cm-3、2.0×1018cm-3或3.0×1018cm-3；所述漂移层20的材质为n型低掺杂氮化镓，且掺杂浓度为1.0×1016～3.0×1016cm-3，例如可以是1.0×1016cm-3、2.0×1016cm-3或3.0×1016cm-3。
此外，源极41、漏极43以及栅极的材质可以是导电金属薄膜、复合金属膜等电极常规材质，例如，复合金属膜可以是蒸镀形成的Ti/Al/Ni/Au金属膜。
基于上述提供的氮化镓场效应管100，本发明还提出一种如上所述的氮化镓场效应管100的制备方法，图2所示为本发明提供的氮化镓场效应管100的制备方法的一实施例。参阅图2所示，在本实施例中，所述氮化镓场效应管100的制备方法包括以下步骤：
步骤S10、提供氮化镓衬底10。
所述氮化镓衬底10的材质为n型高掺杂氮化镓，且掺杂浓度为1.0×1018～3.0×1018cm-3，优选地，选用双面抛光的氮化镓衬底10。
步骤S20、在所述氮化镓衬底10上沉积漂移层20。
本实施例采用有机化学气相沉积法，在氮化镓衬底10的上侧生长n型低掺杂氮化镓外延层，以形成漂移层20，如图3所示，漂移层20的掺杂浓度为1.0×1016～3.0×1016cm-3。
步骤S30、在所述漂移层20的上侧沉积第一半导体材料，然后对沉积的所述第一半导体材料进行刻蚀，形成第一刻蚀区域51，并在所述第一刻蚀区域51内沉积第二半导体材料，再对所述第二半导体材料进行刻蚀，形成第二刻蚀区域52，并在所述第二刻蚀区域52内沉积第三半导体材料，最后对沉积的第三半导体材料进行刻蚀，形成第三刻蚀区域53，并在所述第三刻蚀区域53内沉积第一半导体材料，形成沟道层30。
本实施例采用逐层刻蚀-沉积的方法制备具有导电沟道的沟道层30。具体地，先采用有机化学气相沉积法，在漂移层20的上侧沉积第一半导体材料，形成外延层；然后采用Cl2/SiCl4干法刻蚀在外延层上刻蚀出呈梯形的第一刻蚀区域51，得到图4所示的结构后，采用有机化学气相沉积法，在第一刻蚀区域51沉积第二半导体材料，形成第二半导体材料区；再采用Cl2/SiCl4干法刻蚀在第二半导体材料区刻蚀出呈梯形的第二刻蚀区域52，得到图5所示的结构后，采用有机化学气相沉积法，在第二刻蚀区域52沉积第三半导体材料，形成第三半导体材料区；最后采用Cl2/SiCl4干法刻蚀在第三半导体材料区刻蚀出第三刻蚀区域53，得到图6所示的结构后，采用有机化学气相沉积法，在所述第三刻蚀区域53内沉积第一半导体材料，得到图7所示的结构，即形成沟道层30。
其中，第一半导体材料为p型氮化镓，且掺杂浓度为1.0×1017～6.0×1017cm-3；第二半导体材料为氮化镓铝，优选为n型低掺杂氮化镓铝，且掺杂浓度为1.3×1016～1.8×1016cm-3；第三半导体材料为n型低掺杂氮化镓，且掺杂浓度为1.0×1016～3.0×1016cm-3。
进一步地，在对第三半导体材料区进行刻蚀时，其刻蚀深度直接影响到导电沟道的宽度，从而影响到器件的阈值电压，基于此，本实施例中，所述第三刻蚀区域53的深度为2.20～2.50μm。
为帮助理解本发明，以下以结合图1所示的氮化镓场效应管100进行详细说明。
所述衬底10为n型高掺杂氮化镓衬底10，掺杂浓度为1.0×1018cm-3；所述漂移层20为n型低掺杂氮化镓，掺杂浓度为1.0×1016cm-3，厚度为11μm；所述沟道层30内，第一电流阻挡区31和两个第二电流阻挡区32的材质均为p型氮化镓，且掺杂浓度为3.0×1017cm-3，且整个沟道层30的厚度为2.5μm，所述第一沟道331的材质为n型低掺杂氮化镓，且掺杂浓度为1.0×1016，所述第二沟道332的材质为n型低掺杂氮化镓铝，掺杂浓度为1.5×1016cm-3，且第二沟道332的厚度为0.4μm；所述栅极、所述源极41、所述漏极43的材质均为Ti(25nm)/Al(125nm)/Ni(25nm)/Au(125nm)的复合金属膜；所述导电层44的材质为n型高掺杂氮化镓衬底10，掺杂浓度为1.0×1018cm-3。
所述氮化镓场效应管100的制备方法为：
首先，提供一双面抛光的N+型氮化镓衬底10，然后利用有机化学气相沉积(MOCVD)在所述衬底10上生长11μm的硅掺(n-型)的氮化镓外延层，形成如图3所示的结构，完成所述漂移层20的制备；
然后，利用有机化学气相沉积法在所述漂移层20的上侧继续生长2.5μm的镁掺(p型)的外延层，然后按照图4中所示虚线，采用Cl2/SiCl4干法刻蚀所述外延层，得到如图4所示的结构；刻蚀完毕后在虚线所示区域内(第一刻蚀区域51)，利用有机化学气相沉积法再生长n型低掺杂氮化镓铝，然后按照图5中所示虚线，采用Cl2/SiCl4干法刻蚀氮化镓铝，得到如图5所示的结构；刻蚀完毕后在虚线所示区域内(第二刻蚀区域52)，利用有机化学气相沉积法再生长n型低掺杂氮化镓，然后按照图6中所示虚线，采用Cl2/SiCl4干法刻蚀n型氮化镓，得到如图6所示的结构；刻蚀完毕后在虚线所示区域内(第三刻蚀区域53)，利用有机化学气相沉积法再生长镁掺(p型)氮化镓，形成如图7所示的结构，即完成所述沟道层30的制备；
然后，在图7所示的器件结构上制备欧姆接触电极，具体可采用热蒸发、磁控溅射或电子束蒸发等方法在器件表面蒸镀金属膜，所述金属膜例如可以是Ti(25nm)/Al(125nm)/Ni(25nm)/Au(125nm)的复合金属膜，在制备形成金属膜后，在650℃、N2环境下退火，制备形成源极41、栅极和漏极43，即完成所述电极的制备，得到结构如图1所示的氮化镓场效应管100。
本发明上述提供的氮化镓场效应管100的制备方法易于实现，且容易调控所述导电沟道的沟道宽度和氮化镓铝(第二沟道332)的掺杂浓度，并能够通过调整沟道宽度和掺杂浓度实现对器件的阈值电压的调节。进一步对上述制备所得的氮化镓场效应管100的部分性能进行考察，得到图10至12所示的特性曲线(本文中提供的为第三刻蚀区域53深度2.4μm的器件结构的仿真数据)：
从图中可以看出，本氮化镓场效应管100的阈值电压在1.2V左右，开关电流比约为1015，不易出现误开启问题；漏极输出电流可达到1.4kA/cm2，且所述器件漏极有效面积为3.2um2，源极有效面积为0.5um2，所以源极输出电流约9kA/cm2，击穿电压在700V左右，高于相同电压调节下的普通垂直器件的电流密度和击穿电压。
以上仅为本发明的优选实施例，并非因此限制本发明的专利范围，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包括在本发明的专利保护范围内。
Claims (10)
1.一种氮化镓场效应管，其特征在于，包括：
氮化镓衬底；
漂移层，设于所述氮化镓衬底的一侧；
沟道层，设于所述漂移层远离所述衬底的一侧，所述沟道层内设有导电沟道，所述导电沟道的中部朝向所述漂移层拱起，并与所述漂移层接触，所述导电沟道的两端贯穿所述沟道层背离所述漂移层的一侧设置，所述导电沟道内形成有AlGaN/GaN异质结；以及，
电极，所述电极包括源极、漏极和栅极，所述源极设于所述导电沟道的上方且与所述导电沟道欧姆接触，所述漏极设于所述衬底的外部，所述栅极设于所述沟道层的外部且避让所述导电沟道设置。
2.如权利要求1所述的氮化镓场效应管，其特征在于，所述导电沟道包括：
第一沟道，所述第一沟道的中部朝向所述漂移层拱起，以在所述第一沟道背离所述漂移层的一侧形成凹部，在所述第一沟道朝向所述漂移层的一侧形成凸部，所述第一沟道的两端贯穿所述沟道层后与所述源极欧姆接触，所述凸部贯穿所述沟道层后与所述漂移层连接；以及，
两个第二沟道，分设于所述凸部的两侧，且与所述第一沟道朝向所述漂移层的一侧邻接；
其中，所述第一沟道与两个所述第二沟道的邻接处形成所述AlGaN/GaN异质结。
3.如权利要求2所述的氮化镓场效应管，其特征在于，所述第一沟道的材质为n型低掺杂氮化镓或者非故意掺杂氮化镓；
所述第二沟道的材质为n型低掺杂氮化镓铝或者非故意掺杂氮化镓铝。
4.如权利要求3所述的氮化镓场效应管，其特征在于，所述第一沟道的材质为n型低掺杂氮化镓，且掺杂浓度为1.0×1016～3.0×1016cm-3；
所述第二沟道的材质为n型低掺杂氮化镓铝，且掺杂浓度为1.3×1016～1.8×1016cm-3。
5.如权利要求1所述的氮化镓场效应管，其特征在于，所述导电沟道将所述沟道层分隔成第一电流阻挡区以及分居于所述第一电流阻挡区两侧的两个第二电流阻挡区，所述第一电流阻挡区呈三角形，各所述第二电流阻挡区均邻接所述漂移层设置。
6.如权利要求5所述的氮化镓场效应管，其特征在于，所述沟道层的厚度为2.0～3.0μm；
设定三角形靠近所述漂移层的顶点到所述顶点的对边的距离为所述第一电流阻挡区的深度，所述第一电流阻挡区的深度为2.20～2.50μm。
7.如权利要求5所述的氮化镓场效应管，其特征在于，所述栅极包括设于所述第一电流阻挡区的外部的第一栅极以及分别设置在两个所述第二电流阻挡区的外部的两个第二栅极；和/或，
所述第一电流阻挡区的材质为p型氮化镓，且掺杂浓度为1.0×1017～6.0×1017cm-3，且所述第一电流阻挡区的材质为p型氮化镓，且掺杂浓度为1.0×1017～6.0×1017cm-3。
8.如权利要求1所述的氮化镓场效应管，其特征在于，所述氮化镓衬底的材质为n型高掺杂氮化镓，且掺杂浓度为1.0×1018～3.0×1018cm-3；
所述漂移层的材质为n型低掺杂氮化镓，且掺杂浓度为1.0×1016～3.0×1016cm-3。
9.一种氮化镓场效应管的制备方法，其特征在于，包括以下步骤：
步骤S10、提供氮化镓衬底；
步骤S20、在所述氮化镓衬底上沉积漂移层；
步骤S30、在所述漂移层的上侧沉积第一半导体材料，然后对沉积的所述第一半导体材料进行刻蚀，形成第一刻蚀区域，并在所述第一刻蚀区域内沉积第二半导体材料，再对所述第二半导体材料进行刻蚀，形成第二刻蚀区域，并在所述第二刻蚀区域内沉积第三半导体材料，最后对沉积的第三半导体材料进行刻蚀，形成第三刻蚀区域，并在所述第三刻蚀区域内沉积第一半导体材料，形成沟道层；
步骤S40、在所述沟道层和所述氮化镓衬底的外部制备金属膜，以形成源极、栅极和漏极，制得氮化镓场效应管。
10.如权利要求9所述的氮化镓场效应管的制备方法，其特征在于，步骤S30中：
所述第三刻蚀区域的深度为2.20～2.50μm；和/或，
所述第二半导体材料为n型低掺杂氮化镓铝，且掺杂浓度为1.3×1016～1.8×1016cm-3，所述第三半导体材料为n型低掺杂氮化镓，且掺杂浓度为1.0×1016～3.0×1016cm-3。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110683646.4A CN113471283B (zh) | 2021-06-18 | 2021-06-18 | 氮化镓场效应管及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110683646.4A CN113471283B (zh) | 2021-06-18 | 2021-06-18 | 氮化镓场效应管及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113471283A true CN113471283A (zh) | 2021-10-01 |
| CN113471283B CN113471283B (zh) | 2024-05-31 |
Family
ID=77868737
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110683646.4A Active CN113471283B (zh) | 2021-06-18 | 2021-06-18 | 氮化镓场效应管及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113471283B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103210495A (zh) * | 2010-10-27 | 2013-07-17 | 住友电气工业株式会社 | 半导体器件及其制造方法 |
| WO2015175915A1 (en) * | 2014-05-15 | 2015-11-19 | The Regents Of The University Of California | Trenched vertical power field-effect transistors with improved on-resistance and breakdown voltage |
| CN112510088A (zh) * | 2020-12-01 | 2021-03-16 | 晶能光电（江西）有限公司 | 沟槽栅增强型GaN基HEMT器件及其制备方法 |
-
2021
- 2021-06-18 CN CN202110683646.4A patent/CN113471283B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103210495A (zh) * | 2010-10-27 | 2013-07-17 | 住友电气工业株式会社 | 半导体器件及其制造方法 |
| WO2015175915A1 (en) * | 2014-05-15 | 2015-11-19 | The Regents Of The University Of California | Trenched vertical power field-effect transistors with improved on-resistance and breakdown voltage |
| CN112510088A (zh) * | 2020-12-01 | 2021-03-16 | 晶能光电（江西）有限公司 | 沟槽栅增强型GaN基HEMT器件及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113471283B (zh) | 2024-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8344424B2 (en) | Enhancement mode gallium nitride power devices | |
| US11342420B2 (en) | Heterojunction devices and methods for fabricating the same | |
| JP7179276B2 (ja) | 電界効果トランジスタ | |
| US6329677B1 (en) | Field effect transistor | |
| KR100642191B1 (ko) | 헤테로 접합 전계 효과 트랜지스터 및 그 제조 방법 | |
| WO2018155711A1 (ja) | トレンチｍｏｓ型ショットキーダイオード | |
| KR20080038206A (ko) | 매립된 게이트를 구비하는 수직형-채널 접합 필드효과트랜지스터 및 그 제조 방법 | |
| KR101982402B1 (ko) | 반도체 장치와 그 제조 방법 | |
| JPS59124171A (ja) | ２重ヘテロ接合ｆｅｔ | |
| JP2016115931A (ja) | 窒化物半導体装置および窒化物半導体装置の製造方法 | |
| JPH07211891A (ja) | 電界効果型トランジスタ | |
| JP5510325B2 (ja) | 電界効果トランジスタ | |
| JP2008159842A (ja) | 半導体装置及びその製造方法 | |
| US5773849A (en) | Field of the invention | |
| CN113471283B (zh) | 氮化镓场效应管及其制备方法 | |
| US7019358B2 (en) | High voltage semiconductor device having an increased breakdown voltage relative to its on-resistance | |
| JP3690594B2 (ja) | ナイトライド系化合物半導体の電界効果トランジスタ | |
| JP7264309B2 (ja) | 半導体装置およびその製造方法 | |
| CN113013243B (zh) | 一种氮化镓场效应管及其制备方法 | |
| CN113972261A (zh) | 碳化硅半导体器件及制备方法 | |
| EP0958609A2 (en) | A FIELD CONTROLLED SEMICONDUCTOR DEVICE OF SiC AND A METHOD FOR PRODUCTION THEREOF | |
| CN114121657B (zh) | 一种氮化镓垂直结型场效应管的制备方法 | |
| CN110085675A (zh) | 一种hemt增强型器件及其制作方法 | |
| CN112768508B (zh) | 背栅全控型AlGaN/GaN异质结增强型功率HEMT器件及制备方法 | |
| CN212113729U (zh) | 具有沟槽结构的半导体器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |