CN113013243B - 一种氮化镓场效应管及其制备方法 - Google Patents
一种氮化镓场效应管及其制备方法 Download PDFInfo
- Publication number
- CN113013243B CN113013243B CN202110145845.XA CN202110145845A CN113013243B CN 113013243 B CN113013243 B CN 113013243B CN 202110145845 A CN202110145845 A CN 202110145845A CN 113013243 B CN113013243 B CN 113013243B
- Authority
- CN
- China
- Prior art keywords
- channel layer
- channel
- gallium nitride
- layer
- effect transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 229910002601 GaN Inorganic materials 0.000 title claims abstract description 100
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 title claims abstract description 82
- 238000002360 preparation method Methods 0.000 title abstract description 11
- 238000002353 field-effect transistor method Methods 0.000 title description 2
- 230000005669 field effect Effects 0.000 claims abstract description 33
- 239000000758 substrate Substances 0.000 claims abstract description 33
- ZXKXJHAOUFHNAS-UHFFFAOYSA-N fenfluramine hydrochloride Chemical compound [Cl-].CC[NH2+]C(C)CC1=CC=CC(C(F)(F)F)=C1 ZXKXJHAOUFHNAS-UHFFFAOYSA-N 0.000 claims abstract description 8
- 238000005530 etching Methods 0.000 claims description 50
- 239000000463 material Substances 0.000 claims description 42
- 239000004065 semiconductor Substances 0.000 claims description 36
- 238000000151 deposition Methods 0.000 claims description 18
- 238000000034 method Methods 0.000 claims description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 10
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 8
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 claims description 8
- 229910052733 gallium Inorganic materials 0.000 claims description 8
- 238000004519 manufacturing process Methods 0.000 claims description 7
- 229910052751 metal Inorganic materials 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 6
- 235000012239 silicon dioxide Nutrition 0.000 claims description 5
- 239000000377 silicon dioxide Substances 0.000 claims description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 7
- 230000015556 catabolic process Effects 0.000 description 5
- 229910003910 SiCl4 Inorganic materials 0.000 description 4
- 230000001154 acute effect Effects 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 230000005533 two-dimensional electron gas Effects 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- RNQKDQAVIXDKAG-UHFFFAOYSA-N aluminum gallium Chemical compound [Al].[Ga] RNQKDQAVIXDKAG-UHFFFAOYSA-N 0.000 description 3
- 230000005611 electricity Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 239000003153 chemical reaction reagent Substances 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000008094 contradictory effect Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 238000002207 thermal evaporation Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
- H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7788—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7789—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface the two-dimensional charge carrier gas being at least partially not parallel to a main surface of the semiconductor body
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
本发明公开一种氮化镓场效应管及其制备方法，所述氮化镓场效应管包括氮化镓衬底、漂移层、沟道层以及电极；漂移层设于氮化镓衬底的一侧；沟道层设于漂移层远离衬底的一侧，沟道层包括邻接漂移层设置的第一沟道层以及邻接第一沟道层设置的第二沟道层，沟道层内设有两个导电沟道，每一导电沟道同时贯穿第一沟道层和第二沟道层设置，且两个导电沟道呈交叉设置；电极包括源极、漏极和栅极，源极设于第二沟道层的外部且连接两个导电沟道，漏极设于衬底远离漂移层的一侧，栅极设于第二沟道层的外部且避让导电沟道设置；其中，漂移层与第一沟道层的邻接处形成有GaNAl/GaN异质结。本发明提高了氮化镓器件的电流密度，实现了器件阈值电压可调节。
Description
技术领域
本发明涉及微电子技术领域，具体涉及一种氮化镓场效应管及其制备方法。
背景技术
传统氮化镓垂直电子器件电子迁移率不高，导致电流密度较小，虽然同样利用二维电子气的CAVET结构可以提高电流密度，但一般为耗尽型器件，即使采用凹槽栅技术实现增强型，但是器件的阈值电压普遍不高，在实际应用中通常会因为误开启而导致系统失效和安全性问题。
发明内容
本发明的主要目的是提出一种氮化镓场效应管及其制备方法，旨在解决氮化镓器件电流密度不高的问题，同时提高器件的阈值电压，解决实际应用中容易误开启的问题。
为实现上述目的，本发明提出一种氮化镓场效应管，包括：
氮化镓衬底；
漂移层，设于所述氮化镓衬底的一侧；
沟道层，设于所述漂移层远离所述衬底的一侧，所述沟道层包括邻接所述漂移层设置的第一沟道层以及邻接所述第一沟道层设置的第二沟道层，所述沟道层内设有两个导电沟道，每一所述导电沟道同时贯穿所述第一沟道层和所述第二沟道层设置，且两个所述导电沟道呈交叉设置；以及，
电极，所述电极包括源极、漏极和栅极，所述源极设于所述第二沟道层的外部且连接两个所述导电沟道，所述漏极设于所述衬底远离所述漂移层的一侧，所述栅极设于所述第二沟道层的外部且避让所述导电沟道设置；
其中，所述漂移层与所述第一沟道层的邻接处形成有GaNAl/GaN异质结。
可选地，所述第一沟道层被两个所述导电沟道间隔成为位于中部的中间沟道区、以及分设于所述中间沟道区相对两侧的两个侧沟道区，所述中间沟道区呈矩形或三角形设置。
可选地，所述中间沟道区呈三角形设置。
可选地，所述漂移层的材质为N-型氮化镓，且掺杂浓度为1.0×1016～3.0 ×1016cm-3；
所述第一沟道层对应所述两个侧沟道区的材质为N型氮化镓铝，且掺杂浓度为2.0×1017～4.0×1017cm-3；
所述第一沟道层对应所述中间沟道区的材质为N型氮化镓铝、P型氮化镓或二氧化硅，且所述N型氮化镓铝和P型氮化镓的掺杂浓度为2.0×1017～4.0 ×1017cm-3。
可选地，所述氮化镓衬底的材质为N+型氮化镓，且掺杂浓度为1.0× 1018～3.0×1018cm-3；
所述沟道层对应所述第二沟道层处的材质为P型氮化镓，且掺杂浓度为 2.0×1017～4.0×1017cm-3；
所述沟道层对应所述导电沟道处的材质为N-型氮化镓，且掺杂浓度为1.0 ×1016～3.0×1016cm-3。
可选地，所述导电沟道的宽度为0.5～1.0μm。
可选地，所述漂移层的厚度为9～13μm。
可选地，所述第一沟道层的厚度为2～3μm；和/或，所述第二沟道层的厚度为2～3μm。
本发明还提出一种如上所述的氮化镓场效应管的制备方法，包括以下步骤：
步骤S10、提供一双面抛光的氮化镓衬底；
步骤S20、在所述氮化镓衬底上制备漂移层；
步骤S30、对所述漂移层上先沉积第一半导体材料，然后对沉积的所述第一半导体材料进行刻蚀，形成第一刻蚀区域，并在所述第一刻蚀区域内沉积第二半导体材料，再对所述第二半导体材料进行刻蚀，形成第二刻蚀区域，并在所述第二刻蚀区域内沉积第一半导体材料，制备形成第一沟道层；
步骤S40、在所述第一沟道层上先沉积第三半导体材料，然后对沉积的所述第三半导体材料进行刻蚀，形成第三刻蚀区域，并在所述第三刻蚀区域内沉积所述第二半导体材料，再对所述第二半导体材料进行刻蚀，形成第四刻蚀区域，并在以在所述第四刻蚀区域内沉积第三半导体材料，制备形成第二沟道层；
步骤S50、在所述第二沟道层和所述氮化镓衬底的外部制备金属膜，以形成源极、栅极和漏极，制得氮化镓场效应管。
可选地，步骤S40中：对所述第二半导体材料进行刻蚀的刻蚀深度为 0.5～2.0μm。
本发明提供的技术方案中，氮化镓场效应管包括依次叠设的氮化镓衬底、漂移层和沟道层，所述沟道层包括第一沟道层和第二沟道层，且所述沟道层内设有同时贯穿第一沟道层和第二沟道层且呈交叉设置的两个导电沟道，如此，两个所述导电沟道呈X型设置，且其中的所述第一沟道层与所述漂移层的邻接处形成有GaNAl/GaN异质结，从而利用所述GaNAl/GaN异质结生成的大量二维电子气进行导电，提高了器件的电流密度，解决了现有氮化镓器件电流密度不高的问题；同时，通过调整所述导电沟道位于所述第二沟道层处的沟道宽度，即可调节器件的阈值电压，从而可以根据实际使用情况来设置器件的阈值电压，解决了现有氮化镓器件在实际使用中容易误开启的问题。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅为本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1为本发明提供的氮化镓场效应管的一实施例的结构示意图；
图2为本发明提供的氮化镓场效应管的制备方法的一实施例的流程示意图；
图3为图2中在氮化镓衬底上制备形成漂移层之后的结构示意图；
图4为图2中在漂移层上制备形成第一外延层之后的结构示意图；
图5为图5中对第一外延层进行刻蚀之后的结构示意图；
图6为图2中在漂移层上制备形成第一沟道层之后的结构示意图；
图7为图2中在第一沟道层上制备形成第二外延层之后的结构示意图；
图8为图2中对第二外延层进行刻蚀之后的结构示意图；
图9为图2中在第一沟道层上制备形成第二沟道层之后的结构示意图；
图10为图2制备所得的氮化镓场效应管的器件平均电流密度图；
图11为图2制备所得的氮化镓场效应管的转移特性曲线；
图12为图2制备所得的氮化镓场效应管的击穿电压曲线。
附图标号说明：
| 标号 | 名称 | 标号 | 名称 |
| 100 | 氮化镓场效应管 | 312 | 侧沟道区 |
| 10 | 衬底 | 32 | 第二沟道层 |
| 20 | 漂移层 | 33 | 导电沟道 |
| 30 | 沟道层 | 41 | 源极 |
| 31 | 第一沟道层 | 42 | 栅极 |
| 311 | 中间沟道区 | 43 | 漏极 |
本发明目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将对本发明实施例中的技术方案进行清楚、完整地描述。实施例中未注明具体条件者，按照常规条件或制造商建议的条件进行。所用试剂或仪器未注明生产厂商者，均为可以通过市售购买获得的常规产品。
需要说明，若本发明实施例中有涉及方向性指示(诸如上、下、左、右、前、后……)，则该方向性指示仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。
另外，若本发明实施例中有涉及“第一”、“第二”等的描述，则该“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。另外，全文中出现的“和/或”的含义，包括三个并列的方案，以“A和/或B”为例，包括A方案、或B方案、或A 和B同时满足的方案。另外，各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本发明要求的保护范围之内。
传统氮化镓垂直电子器件电子迁移率不高，导致电流密度较小，虽然同样利用二维电子气的CAVET结构可以提高电流密度，但一般为耗尽型器件，即使采用凹槽栅技术实现增强型，但是器件的阈值电压普遍不高，在实际应用中通常会因为误开启而导致系统失效和安全性问题。
鉴于此，本发明创新性的提出一种氮化镓场效应管，该氮化镓场效应管利用氮化镓异形异质结生成的二维电子气进行导电，并且阈值电压较大且便于调控，是一种增强型高电流密度的氮化镓垂直器件。具体地，在本发明提供的氮化镓场效应管的一实施例中，参阅图1所示，所述氮化镓场效应管100 包括依次叠设的氮化镓衬底10、漂移层20和沟道层30、以及设于器件外表面的电极；具体为：所述漂移层20设于所述氮化镓衬底10的一侧；所述沟道层30设于所述漂移层20远离所述衬底10的一侧，所述沟道层30包括邻接所述漂移层20设置的第一沟道层31以及邻接所述第一沟道层31设置的第二沟道层32，所述沟道层30内设有两个导电沟道33，每一所述导电沟道33 同时贯穿所述第一沟道层31和所述第二沟道层32设置，且两个所述导电沟道33呈交叉设置；所述电极包括源极41、栅极42和漏极43，所述源极41 设于所述第二沟道层32的外部且连接两个所述导电沟道33，所述栅极42设于所述第二沟道层32的外部且避让所述导电沟道33设置，所述漏极43设于所述衬底10远离所述漂移层20的一侧；其中，所述漂移层20与所述第一沟道层31的邻接处形成有GaNAl/GaN异质结。
本发明提供的技术方案中，氮化镓场效应管100包括依次叠设的氮化镓衬底10、漂移层20和沟道层30，所述沟道层30包括第一沟道层31和第二沟道层32，且所述沟道层30内设有同时贯穿第一沟道层31和第二沟道层32 且呈交叉设置的两个导电沟道33，如此，两个所述导电沟道33呈X型设置，且其中的所述第一沟道层31与所述漂移层20的邻接处形成有GaNAl/GaN异质结，从而利用所述GaNAl/GaN异质结生成的大量二维电子气进行导电，提高了器件的电流密度，解决了现有氮化镓器件电流密度不高的问题；同时，通过调整所述导电沟道30位于所述第二沟道层32处的沟道宽度，即可调节器件的阈值电压，从而可以根据实际使用情况来设置器件的阈值电压，解决了现有氮化镓器件在实际使用中容易误开启而导致系统失效和安全性低的问题。
进一步地，所述第一沟道层31被两个所述导电沟道33间隔成为位于中部的中间沟道区311、以及分设于所述中间沟道区311相对两侧的两个侧沟道区312，所述中间沟道区311的形状包括但不限于呈矩形或三角形设置，呈矩形设置时，以易于所述氮化镓场效应管100制备过程中进行刻蚀以及利于半导体材料的生长，但异质结会变小，降低电流密度；呈三角型设置时则更有利于提高电流密度，在所述氮化镓场效应管100的实际应用中可以根据工艺难易程度以及使用需求对应设计。在图1提供的本发明实施例中，优选为所述中间沟道区311呈三角形设置。
在本发明实施例中，所述漂移层20与所述第一沟道层31的邻接处形成所述GaNAl/GaN异质结的方式为：所述漂移层20的材质为硅掺的N-型氮化镓，且掺杂浓度为1.0×1016～3.0×1016cm-3，例如可以是1.0×1016cm-3、2.0× 1016cm-3或3.0×1016cm-3；所述第一沟道层31对应所述两个侧沟道区312的材质为N型氮化镓铝，且掺杂浓度为2.0×1017～4.0×1017cm-3，例如可以是2.0 ×1017cm-3、3.0×1017cm-3或4.0×1017cm-3；所述第一沟道层31对应所述中间沟道区311的材质为N型氮化镓铝、镁掺的P型氮化镓或二氧化硅，且所述 N型氮化镓铝和P型氮化镓的掺杂浓度为2.0×1017～4.0×1017cm-3，例如可以是2.0×1017cm-3、3.0×1017cm-3或4.0×1017cm-3。如此，所述漂移层20与两个所述侧沟道区312以及所述中间沟道区311的邻接处均形成有所述GaNAl/GaN异质结。在本发明的另一实施例中，也可以将所述中间沟道区311 的材质由N型氮化镓铝替换成为P型氮化镓，如此可以提高器件的击穿电压，但是会造成耗尽区增大，电流密度会略微减小。在本发明的又一实施例中，还可以将所述中间沟道区311的材质由N型氮化镓替换成为二氧化硅，如此同样可以提高器件的击穿电压，但在二氧化硅上制备下一层结构时存在生长材料质量不好的问题，增加了制备所述氮化镓场效应管100的工艺难度。在本发明提供的所述氮化镓场效应管100的具体实施例中，综合器件的性能和工艺的难易程度，优选设置所述中间沟道区311的材质为N型氮化镓。
更进一步地，所述氮化镓衬底10的材质为N+型氮化镓，且掺杂浓度为 1.0×1018～3.0×1018cm-3，例如可以是1.0×1018cm-3、2.0×1018cm-3或3.0× 1018cm-3；所述沟道层30对应第二沟道层32处的材质为P型氮化镓，且掺杂浓度为2.0×1017～4.0×1017cm-3，例如可以是2.0×1017cm-3、3.0×1017cm-3或 4.0×1017cm-3；所述沟道层30对应所述导电沟道33处的材质为N-型氮化镓，且掺杂浓度为1.0×1016～3.0×1016cm-3，例如可以是1.0×1016cm-3、2.0× 1016cm-3或3.0×1016cm-3。同样地，所述第二沟道层32被两个所述导电沟道 33间隔成为位于中部的中间区域、以及分设于所述中间区域相对两侧的两个侧边区域，通过调整所述中间区域的形状及尺寸大小，即可调整所述导电沟道33位于所述第二沟道层32的沟道宽度，进而调整器件的阈值电压，实现器件阈值电压的可调节。
所述导电沟道33的沟道宽度主要由所述第一沟道层31的中间沟道区311 以及所述第二沟道层32的中间区域的形状及尺寸决定，在本发明提供的一些具体实施例中，所述导电沟道33的宽度为0.5～1.0μm，例如可以是0.5μm、 0.6μm、0.7μm、0.8μm、0.9μm或1.0μm等。在此范围内，所述氮化镓场效应管100同时具有较高的电流密度和电压阈值，能够更好的满足使用需求。
另外，在本发明提供的实施例中，所述漂移层的厚度不做限制，优选为 9～13μm，例如可以是9μm、10μm、11μm、12μm或13μm等。所述第一沟道层的厚度不做限制，优选为2～3μm，例如可以是2μm、2.5μm或3μm等。所述第二沟道层的厚度不做限制，优选为2～3μm，例如可以是2μm、2.5μm或3μm 等。
基于上述提供的氮化镓场效应管100，本发明还提出一种如上所述的氮化镓场效应,100的制备方法，图2所示为本发明提供的氮化镓场效应管100的制备方法的一实施例。参阅图2所示，在本实施例中，所述氮化镓场效应管100的制备方法包括以下步骤：
步骤S10、提供一双面抛光的氮化镓衬底10；
步骤S20、在所述氮化镓衬底10上制备漂移层20；
步骤S30、对所述漂移层20上先沉积第一半导体材料，然后对沉积的所述第一半导体材料进行刻蚀，形成第一刻蚀区域，并在所述第一刻蚀区域内沉积第二半导体材料，再对所述第二半导体材料进行刻蚀，形成第二刻蚀区域，并在所述第二刻蚀区域内沉积第一半导体材料，制备形成第一沟道层31；
步骤S40、在所述第一沟道层31上先沉积第三半导体材料，然后对沉积的所述第三半导体材料进行刻蚀，形成第三刻蚀区域，并在所述第三刻蚀区域内沉积所述第二半导体材料，再对所述第二半导体材料进行刻蚀，形成第四刻蚀区域，并在以在所述第四刻蚀区域内沉积第三半导体材料，制备形成第二沟道层32；
步骤S50、在所述第二沟道层32和所述氮化镓衬底10的外部制备金属膜，以形成源极41、栅极42和漏极43，制得氮化镓场效应管100。
以下以所述衬底10为N+型氮化镓衬底，所述漂移层20为N-型氮化镓，所述第一沟道层31对应所述中间沟道区311、两个侧沟道区312均为N型氮化镓铝，所述第二沟道层32对应所述中间区域和两个侧边区域均为P型氮化镓，所述导电沟道33为N-型氮化镓为例，对所述氮化镓场效应管100的制备方法进行更为详细的说明：
首先，提供一双面抛光的N+型氮化镓衬底10，然后利用有机化学气相沉积(MOCVD)在所述衬底10上生长11μm的硅掺(N-型)的氮化镓外延层，形成如图3所示的结构，完成所述漂移层20的制备；
然后，利用有机化学气相沉积法在所述N-型氮化镓外延层上继续生长 2.5μm的硅掺(N-型)的氮化镓铝外延层，形成如图4所示的结构，并按照图 4中所示虚线，采用Cl2/SiCl4干法刻蚀所述氮化镓铝外延层，刻蚀完毕后在所述氮化镓铝外延层上，利用有机化学气相沉积法再生长N-型氮化镓，形成如图5所示的结构(图5中中间沟道区311的三角形的两个锐角为45°，两个虚线三角形的两个锐角也是45°，即刻蚀时的倾斜角度为45°)，然后按照图5中所示虚线，采用Cl2/SiCl4干法刻蚀所述氮化镓铝外延层上所生长的N- 型氮化镓，并在刻蚀完毕后，利用有机化学气相沉积法继续生长N型氮化镓铝，形成如图6所示的结构，即完成所述第一沟道层31的制备；
接着，利用有机化学气相沉积法在所述第一沟道层31上生长2.5μm镁掺 (P型)的氮化镓，形成如图7所示的结构，并按照图7中所示虚线(图7 中虚线三角形的两个锐角为45°，即刻蚀时的倾斜角度为45°)，采用 Cl2/SiCl4干法刻蚀所述P型氮化镓，刻蚀完毕后在所述P型氮化镓上继续利用有机化学气相沉积法再生长硅掺(N-型)氮化镓，形成如图8所示的结构，然后按照图8中所示虚线(图8中虚线三角形的两个锐角为45°，即刻蚀时的倾斜角度为45°)，采用Cl2/SiCl4干法刻蚀所述P型氮化镓上所生长的N- 型氮化镓，并在刻蚀完毕后，利用有机化学气相沉积法继续生长P型氮化镓，形成如图9所示的结构，即完成所述第二沟道层32的制备；
然后，在图9所示的器件结构上制备欧姆接触电极，具体可采用热蒸发、磁控溅射或电子束蒸发等方法在器件表面蒸镀金属膜，所述金属膜例如可以是Ti(25nm)/Al(125nm)/Ni(25nm)/Au(125nm)的复合金属膜，在制备形成金属膜后，在650℃、N2环境下退火，制备形成源极41、栅极42和漏极43，即完成所述电极的制备，得到结构如图1所示的氮化镓场效应管100。
在本发明提供的氮化镓场效应管100的制备方法中，所述导电沟道33的沟道宽度可以通过控制步骤S40中对所述第二半导体材料的刻蚀深度实现，优选地，步骤S40中对所述第二半导体材料进行刻蚀的刻蚀深度为0.5～2.0μm，例如可以是0.5μm、1.0μm、1.5μm或2.0μm，制备得到的器件对应的仿真阈值电压在0.45～2.15v之间，如此在可以尽量保证避免误开启的同时，减小能耗。
本发明上述提供的氮化镓场效应管100的制备方法易于实现，且容易调控所述导电沟道33的沟道宽度，制备所得的氮化镓场效应管100的部分性能分析如下(本文中提供的为器件结构的仿真数据)：
施加栅极电压3v、漏极电压40v时，所述导电沟道33的电流密度最高可达到16.8kA/cm2，器件电流密度如图10所示，其平均电流密度可以达到 1.2kA/cm2，远高于相同电压调节下的普通垂直器件的电流密度。
图11所示为步骤S40中对所述第二半导体材料的蚀刻深度不同时(蚀刻深度分别为1.0μm、1.5μm和2.0μm)，对应制备得到的器件的转移特性曲线(log)。由图11可以看出，蚀刻深度不同时，器件的阈值电压有较为明显的变化，且阈值电压不会较小以至于出现误开启的问题，而不同蚀刻深度下电流开关比基本没有变化，均可以达到1015。
图12所示为本发明制备的氮化镓场效应管100的击穿电压曲线。由图12 可以看出，本发明制备的氮化镓场效应管100的击穿电压可以达到550v左右，明显高于普通垂直器件的击穿电压。
以上仅为本发明的优选实施例，并非因此限制本发明的专利范围，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包括在本发明的专利保护范围内。
Claims (10)
1.一种氮化镓场效应管，其特征在于，包括：
氮化镓衬底；
漂移层，设于所述氮化镓衬底的一侧；
沟道层，设于所述漂移层远离所述衬底的一侧，所述沟道层包括邻接所述漂移层设置的第一沟道层以及邻接所述第一沟道层设置的第二沟道层，所述沟道层内设有两个导电沟道，每一所述导电沟道同时贯穿所述第一沟道层和所述第二沟道层设置，且两个所述导电沟道呈交叉设置；以及，
电极，所述电极包括源极、漏极和栅极，所述源极设于所述第二沟道层的外部且连接两个所述导电沟道，所述漏极设于所述衬底远离所述漂移层的一侧，所述栅极设于所述第二沟道层的外部且避让所述导电沟道设置；
其中，所述漂移层与所述第一沟道层的邻接处形成有GaNAl/GaN异质结。
2.如权利要求1所述的氮化镓场效应管，其特征在于，所述第一沟道层被两个所述导电沟道间隔成为位于中部的中间沟道区、以及分设于所述中间沟道区相对两侧的两个侧沟道区，所述中间沟道区呈矩形或三角形设置。
3.如权利要求2所述的氮化镓场效应管，其特征在于，所述中间沟道区呈三角形设置。
4.如权利要求3所述的氮化镓场效应管，其特征在于，所述漂移层的材质为N-型氮化镓，且掺杂浓度为1.0×1016～3.0×1016cm-3；
所述第一沟道层对应所述两个侧沟道区的材质为N型氮化镓铝，且掺杂浓度为2.0×1017～4.0×1017cm-3；
所述第一沟道层对应所述中间沟道区的材质为N型氮化镓铝、P型氮化镓或二氧化硅，且所述N型氮化镓铝和P型氮化镓的掺杂浓度为2.0×1017～4.0×1017cm-3。
5.如权利要求1所述的氮化镓场效应管，其特征在于，所述氮化镓衬底的材质为N+型氮化镓，且掺杂浓度为1.0×1018～3.0×1018cm-3；
所述沟道层对应所述第二沟道层处的材质为P型氮化镓，且掺杂浓度为2.0×1017～4.0×1017cm-3；
所述沟道层对应所述导电沟道处的材质为N-型氮化镓，且掺杂浓度为1.0×1016～3.0×1016cm-3。
6.如权利要求1所述的氮化镓场效应管，其特征在于，所述导电沟道的宽度为0.5～1.0μm。
7.如权利要求1所述的氮化镓场效应管，其特征在于，所述漂移层的厚度为9～13μm。
8.如权利要求1所述的氮化镓场效应管，其特征在于，所述第一沟道层的厚度为2～3μm；和/或，所述第二沟道层的厚度为2～3μm。
9.一种如权利要求1至8任意一项所述的氮化镓场效应管的制备方法，其特征在于，包括以下步骤：
步骤S10、提供一双面抛光的氮化镓衬底；
步骤S20、在所述氮化镓衬底上制备漂移层；
步骤S30、对所述漂移层上先沉积第一半导体材料，然后对沉积的所述第一半导体材料进行刻蚀，形成第一刻蚀区域，并在所述第一刻蚀区域内沉积第二半导体材料，再对所述第二半导体材料进行刻蚀，形成第二刻蚀区域，并在所述第二刻蚀区域内沉积第一半导体材料，制备形成第一沟道层；
步骤S40、在所述第一沟道层上先沉积第三半导体材料，然后对沉积的所述第三半导体材料进行刻蚀，形成第三刻蚀区域，并在所述第三刻蚀区域内沉积所述第二半导体材料，再对所述第二半导体材料进行刻蚀，形成第四刻蚀区域，并在以在所述第四刻蚀区域内沉积第三半导体材料，制备形成第二沟道层；
步骤S50、在所述第二沟道层和所述氮化镓衬底的外部制备金属膜，以形成源极、栅极和漏极，制得氮化镓场效应管。
10.如权利要求9所述的氮化镓场效应管的制备方法，其特征在于，步骤S40中：对所述第二半导体材料进行刻蚀的刻蚀深度为0.5～2.0μm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110145845.XA CN113013243B (zh) | 2021-02-02 | 2021-02-02 | 一种氮化镓场效应管及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110145845.XA CN113013243B (zh) | 2021-02-02 | 2021-02-02 | 一种氮化镓场效应管及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113013243A CN113013243A (zh) | 2021-06-22 |
| CN113013243B true CN113013243B (zh) | 2022-05-10 |
Family
ID=76384983
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110145845.XA Active CN113013243B (zh) | 2021-02-02 | 2021-02-02 | 一种氮化镓场效应管及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113013243B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5514883A (en) * | 1992-03-30 | 1996-05-07 | Matsushita Electric Industrial Co., Ltd. | Field effect transistor |
| CN101667597A (zh) * | 2009-09-09 | 2010-03-10 | 上海宏力半导体制造有限公司 | 一种垂直双扩散mos晶体管测试结构 |
| CN101916773A (zh) * | 2010-07-23 | 2010-12-15 | 中国科学院上海技术物理研究所 | 一种双沟道mos-hemt器件及制作方法 |
| WO2015175915A1 (en) * | 2014-05-15 | 2015-11-19 | The Regents Of The University Of California | Trenched vertical power field-effect transistors with improved on-resistance and breakdown voltage |
| JP2016164926A (ja) * | 2015-03-06 | 2016-09-08 | 日本電信電話株式会社 | 窒化物半導体装置およびその製造方法 |
-
2021
- 2021-02-02 CN CN202110145845.XA patent/CN113013243B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5514883A (en) * | 1992-03-30 | 1996-05-07 | Matsushita Electric Industrial Co., Ltd. | Field effect transistor |
| CN101667597A (zh) * | 2009-09-09 | 2010-03-10 | 上海宏力半导体制造有限公司 | 一种垂直双扩散mos晶体管测试结构 |
| CN101916773A (zh) * | 2010-07-23 | 2010-12-15 | 中国科学院上海技术物理研究所 | 一种双沟道mos-hemt器件及制作方法 |
| WO2015175915A1 (en) * | 2014-05-15 | 2015-11-19 | The Regents Of The University Of California | Trenched vertical power field-effect transistors with improved on-resistance and breakdown voltage |
| JP2016164926A (ja) * | 2015-03-06 | 2016-09-08 | 日本電信電話株式会社 | 窒化物半導体装置およびその製造方法 |
Non-Patent Citations (1)
| Title |
|---|
| 杂质吸附对背栅MoS_2场效应晶体管电学性能的影响;蔡剑辉,陈治西,刘晨鹤,张栋梁,刘强,俞文杰,刘新科,马忠权;《电子器件》;20181231;第41卷(第6期);全文 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113013243A (zh) | 2021-06-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9202906B2 (en) | Superlattice crenelated gate field effect transistor | |
| CN104362181B (zh) | 一种GaN异质结二极管器件及其制备方法 | |
| JP2021510461A (ja) | 複合バリア層構造に基づくｉｉｉ族窒化物エンハンスメント型ｈｅｍｔ及びその製造方法 | |
| US9536949B2 (en) | Nitride semiconductor device comprising nitride semiconductor regrowth layer | |
| JP5780613B2 (ja) | 改良された接着力を有する半導体デバイス及びその製造方法 | |
| CN110148625B (zh) | 一种氧化镓垂直结型场效应晶体管及其制备方法 | |
| CN110648914B (zh) | 一种提升氮化镓晶体管击穿电压的方法 | |
| US20160276473A1 (en) | Access Conductivity Enhanced High Electron Mobility Transistor | |
| CN105470294A (zh) | 一种垂直型氮化镓功率开关器件及其制备方法 | |
| JP2007180330A (ja) | 半導体装置及びその製造方法 | |
| CN117438457B (zh) | 凹槽栅型GaN基HEMT器件及其制备方法 | |
| CN113013243B (zh) | 一种氮化镓场效应管及其制备方法 | |
| CN218274610U (zh) | 一种混合栅型GaN基的高电子迁移率晶体管 | |
| JP3690594B2 (ja) | ナイトライド系化合物半導体の電界効果トランジスタ | |
| CN205231071U (zh) | 一种垂直型氮化镓功率开关器件 | |
| CN113471283B (zh) | 氮化镓场效应管及其制备方法 | |
| JP5208439B2 (ja) | 窒化物半導体装置 | |
| CN114121657B (zh) | 一种氮化镓垂直结型场效应管的制备方法 | |
| CN115274845B (zh) | 一种凹陷式Fin-MESFET栅结构HEMT及制作方法 | |
| CN115579395A (zh) | 一种具有大电流密度的增强型氧化镓功率晶体管及制作方法 | |
| US20240222490A1 (en) | Semiconductor device and manufacturing method | |
| CN111599856B (zh) | 双沟道增强型准垂直结构GaN基JFET及其制备方法 | |
| CN111384165B (zh) | 半导体器件及其制造方法 | |
| CN108666360B (zh) | 一种提高GaN L-FER反向击穿电压的器件结构及实现方法 | |
| CN206672939U (zh) | 一种斜面沟道的SiCMOSFET器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20230727 Address after: B2904, Building 10, Shenzhen Bay Science and Technology Ecological Park, No. 10, Gaoxin South 9th Road, High tech District Community, Nanshan District, Shenzhen, Guangdong 518000 Patentee after: Shenzhen aidixin Semiconductor Co.,Ltd. Address before: No.3688 Nanhai Avenue, Yuehai street, Nanshan District, Shenzhen City, Guangdong Province Patentee before: SHENZHEN University |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20230911 Address after: 518000, Building B, Fujian Building, No. 2048 Caitian Road, Fushan Community, Futian Street, Futian District, Shenzhen City, Guangdong Province, 1405M5 Patentee after: Shenzhen Red and Blue Enterprise Management Center (L.P.) Address before: B2904, Building 10, Shenzhen Bay Science and Technology Ecological Park, No. 10, Gaoxin South 9th Road, High tech District Community, Nanshan District, Shenzhen, Guangdong 518000 Patentee before: Shenzhen aidixin Semiconductor Co.,Ltd. |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20231222 Address after: Building C, No.888, Huanhu West 2nd Road, Lingang New District, China (Shanghai) pilot Free Trade Zone, Pudong New Area, Shanghai Patentee after: Red and blue Microelectronics (Shanghai) Co.,Ltd. Address before: 518000, Building B, Fujian Building, No. 2048 Caitian Road, Fushan Community, Futian Street, Futian District, Shenzhen City, Guangdong Province, 1405M5 Patentee before: Shenzhen Red and Blue Enterprise Management Center (L.P.) |
|
| TR01 | Transfer of patent right |