CN108780811B - 层结构竖直场效应晶体管及其制造方法 - Google Patents

层结构竖直场效应晶体管及其制造方法 Download PDF

Info

Publication number
CN108780811B
CN108780811B CN201780010544.8A CN201780010544A CN108780811B CN 108780811 B CN108780811 B CN 108780811B CN 201780010544 A CN201780010544 A CN 201780010544A CN 108780811 B CN108780811 B CN 108780811B
Authority
CN
China
Prior art keywords
layer
vertical
drain region
substrate
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780010544.8A
Other languages
English (en)
Other versions
CN108780811A (zh
Inventor
姜全忠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Publication of CN108780811A publication Critical patent/CN108780811A/zh
Application granted granted Critical
Publication of CN108780811B publication Critical patent/CN108780811B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02642—Mask materials other than SiO2 or SiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823885—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of vertical transistor structures, i.e. with channel vertical to the substrate surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7788—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7789—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface the two-dimensional charge carrier gas being at least partially not parallel to a main surface of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H01L29/8083—Vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

层结构III族氮化物竖直场效应晶体管，包括：基板；覆盖所述基板具有窗口,且用于部分暴露所述基板的掩膜层；在所述基板上从所述掩膜层的窗口外延生长出来的漏区；外延生长在所述漏区顶表面上的绝缘层；外延生长在所述绝缘层顶面上的源区；和外延生长在所述漏区，绝缘层和源区的侧面上的竖直氮化物叠层，它被置于所述掩膜层的上方，提供连接所述源区和所述漏区的导电通道。在所述竖直氮化物叠层的侧面施加电压，调制从所述源区到所述漏区的电流。还有所需的电极和边缘项。

Description

层结构竖直场效应晶体管及其制造方法
技术领域
本发明涉及层结构半导体器件及其制造方法。
背景技术
电力电子晶体管广泛用于各种邻域，例如移动电话网络，太阳能发电厂和电动汽车，用于改变电输出波形，例如，从DC(直流)到AC(交流)或从一个电压水平到另一个电压水平。这些晶体管需要在很宽的功率范围内工作，从移动手机的毫瓦量级到高压电力传输系统的数百兆瓦；有时需要工作在不同的频率，覆盖从无线电波到微波和毫米波。尽管在Si，SiC，砷化物和III族氮化物(GaN，AlN，InGaN，AlGaN等)晶体管的制造取得了进展，但这些器件各有优点和缺点。特别是现有器件还缺少在高电压(>1KV)和高能量密度下保持低损耗工作的能力。
需要特别指出的是，在21世纪，人类在最优化电网中面临减少使用化石燃料和放射性材料的挑战。迄今为止，大规模地生产纯硅材料和硅太阳能电池，降低了太阳能电池板的成本，太阳能电站逐渐成为为全球电网的一部分。由太阳能电站产生的直流电必须使用逆变器高效率地变成三相交流电，或者使用升压器将电压提高到1200V以上，以减少电流，从而减少焦耳热。近年来，电动汽车(EV)和太阳能飞机的电力调控迫切需要类似的逆变器和升压器，即把电池的低直流电压(<40V)转换为大于1KV，或将直流电压转换为三相交流电来驱动电动机。对于电动汽车来说，这些电路可以占所有成本的四分之一。
这些逆变器和升压器的转换效率取决于所使用的开关晶体管。这些晶体管必须满足以下要求：1)低能量损失使太阳能电站更具有经济效益，或使汽车或太阳能飞机能够行驶更长的距离；2)高击穿电压；3)在恶劣的操作环境下，具有可靠性和稳定性；4)内部包括有效的散热机制。
然而，市场上出售的晶体管从来都不是理想的：1)Si绝缘栅双极晶体管(IGBT)已广泛用于逆变器/升压器模块。但是，它的主要缺点包括造成大的能量损失(>15％)，低击穿电压和低开关速率。2)由宽带隙SiC制成的晶体管(带隙：3.26eV)是迄今为止较好的。但SiC的生长技术还不成熟，晶圆成本预计在近几年内处于相同的水平(一般为400美元/片，2”或2000美元/片，4”)；此外，晶片含有微管和空心管等缺陷，它们被认为是SiC高功率、高压晶体管的致命缺陷。
III-氮化物(如AlN和GaN)具有类似于SiC的性质，包括宽带隙，良好的导热性和高耐压。但它们与SiC不同。它们是极性材料，沿着一个称为C轴的方向具有自发极化。因此，对于具有C轴作为其表面法线的III族氮化物薄层而言，其顶部C面和底部C面不相等。从技术上讲，一个被称为III极面(以下称为III面或(0001)面，例如用于GaN的Ga面)，另一个被称为氮极面((000-1)面或N面)。但是，当C轴平行于薄晶片时，晶片通常称为非极性III-氮化物，因此C面、III-面和氮极面将与薄晶片的表面法线平行。
在两种不同的C-平面III-氮化物(如Al0.25Ga0.75N/GaN和In0.36Al0.64N/GaN)的异质结处，，存在能量带和极化的不连续性。这些不连续性会导致高电子迁移率的电荷导电通道和二维电子气(2DEG)可由电场调制。因此，它们已经被用于形成场效应晶体管(FET)，也被称为高电子迁移率晶体管(HEMT)，其工作电流密度为1A/mm。但是这些晶体管的工作电压一般很低(<700V)。因此，已经尝试通过竖直结构设计来增加其击穿电压。
Okada等人提出了一种基于GaNGa极性基层倾斜C平面上具有2DEG导电通道的竖直结构。但是由于倾斜的C平面，导电通道在生长过程中形成台阶，因此，通道的电子迁移率降低，形成高电阻。此外，Ben-Yaacov等人和Kanechika等人先后提出并展示了孔径垂直电子晶体管(CAVET)，其水平2DEG构成通道的一部分。源区由AlGaN/GaN异质结(即2DEG)组成，利用III族氮化绝缘物层，与漏区在竖直方向上分离开来。绝缘层包含有导电的Si:GaN材料的垂直孔型通道，与漏区一样。因此，电子可以沿着2DEG从源区进入导电通道，通过垂直孔型通道，最终在漏区收集。栅极位于孔型通道正上方，且大于孔型通道，用于调制2DEG导电通道中的电荷，以控制通过孔型通道的电流量。但是由于孔径生长在ICP(电感耦合等离子体)蚀刻表面上，这些晶体管常常表现出内部漏电，从而导致器件击穿。此外，显然这样的2DEG导电通道会在非极性基片III-面或N-面上垂直排列(即C方向是水平的)，正如Khalil等人所提出的(Pub.N0.:US2015/0014700A1)，仅作为从栅极到漏区的导电通道。另外，还有利用块状氮化物材料的高电子迁移率进行的设计。这些包括GaN结场效应晶体管(JFET)和竖直GaN沟槽金属氧化物半导体场效应晶体管(MOSFET)。这些器件的高工作电压得益于竖直设计。但是，体状GaN的电子迁移率相对比较降低，导致器件电阻增加。因此，预计会出现较大的能源损耗。然而，InGaN的高电子迁移率尚未被利用。
但是这些现有技术存在各种问题：
首先，这些晶体管的制作过程通常包括在等离子体或化学蚀刻表面上进行III族氮化物MOVPE(金属有机气相外延)或MBE(分子束外延)的外延生长。因此，所得到的器件将具有高密度的缺陷，从而降低电子迁移率并增加漏电电流。
其次，GaN和AlN晶片非常稀少且昂贵(约500美元/cm2)，不能满足该行业的需求。因此，必须使用诸如GaN/蓝宝石或GaN/SiC等低成本基片。但是，这些基片通常具有高浓度的缺陷，在形成高质量器件时必须避免这些缺陷。
第三，现有的器件设计包括通过高电导、窄2DEG导电沟道(几纳米宽)与导电性较低的n型Si:GaN材料的连接来形成电流通道。因此，在器件运行过程中会产生“热点”，这可能会导致器件损坏。
最后也是最重要的是，对于使用2DEG的场效应晶体管，在关闭状态下，在漏区侧的栅极边缘形成巨大的电场，可以通过表面缺陷诱发器件击穿。这种电场必须转移到介电强度高的区域。
外延横向生长(ELOG)(在一些文献中，它被称为横向外延生长(LEO))用于生长低缺陷的III-氮化物已经是众所周知的方法，。它涉及使用诸如SO2或SixN的介质层作为掩膜层。这样掩膜层的某些区域被腐蚀掉，形成窗口式区域，露出III族氮化物基片的表面。因此，在生长期间，III族氮化物首先在开口窗口内部生长，然后不仅垂直生长，而且横向覆盖生长掩模。由于掩模阻挡缺陷的通过，在掩模上生长的III族氮化物具有很低的缺陷密度。该技术已成功用于蓝光激光二极管。然而，有实用价值的晶体管需要有不同导电特性的区域，所以尚未用于形成高质量晶体管。例如，晶体管的漏区和源区必须导电；它们之间的材料必须具有很高的电阻率，而用于连接它们的另一种材料必须具有较高的电子迁移率。因此，需要优化生长过程来避免“交叉沉积”，即高电阻材料不应该插入电流通路中，或者导电材料不能成为绝缘层的一部分。前者会局部增加串联电阻，导致热点，造成晶体管击穿；后者会导致漏电流，即晶体管不能关闭。此外，由于利用ELOG只能生长少量的材料，因此将其用于晶体管需要充分考虑。
因此，如果能对生长和制造程序进行全面的考量，能够至少帮助解决上述的一些问题。
发明内容
本发明的第一部分提供了III族氮化物竖直场效应晶体管(VFET)，包括：
基板；
掩膜层，覆盖所述基板并具有窗口用于露出部分所述基板；
从所述基板上的掩膜层的窗口外延生长出来的漏区，所述的漏区具有顶面和侧面；
外延生长在所述漏区顶表面上的绝缘层，所述绝缘层具有顶面和侧面；
外延生长在所述绝缘层顶面上的源区，所述源区具有顶面和侧面；
外延生长在所述漏区，绝缘层和源区的侧面上的竖直氮化物叠层，置于所述的掩膜层的上方，所述的竖直氮化物叠层提供连接所述源区和所述漏区的导电通道。
仅允许电子通过由所述竖直氮化物叠层提供的一个或多个导电通道在所述源区和所述漏区之间流动，并且电子流的量由施加到所述竖直氮化物叠层的电压来调整。
尽管所述基板可以是可用于III族氮化物的外延生长的蓝宝石，SiC，金刚石，Si等的异质基板，但最好使用具有高质量III族氮化物层的基片。
根据本发明的一些实施例，所述基板包括自支撑(FS)n型III族氮化物晶片，例如AlN，Si掺杂或Ge掺杂GaN(掺杂浓度：1×1017cm-3至3×1020cm-3)。因此，可以将漏区电极置于晶片的任一侧上。这些基片具有理想的导热性能，但是它们非常稀少且昂贵。
根据本发明的一些实施例，所述基板是通过外延生长或粘结合的方法，把一层氮化物置于诸如蓝宝石，Si，SiC，Mo，金刚石和AlN等的基底上，并且包括至少一层200nm到10μm的导电层作为种子层，例如n型Si或Ge掺杂的InyAlxGa1-x-yN(0≤y≤0.4，0≤x≤0.2，掺杂浓度：1×1017cm-3至3×1020cm-3)。在这种情况下，漏区电极和器件必须放置在所述基板的顶侧上。此外，这些基片具有高密度的缺陷，例如位错(～10+6至10+9cm-2)，它们能够降低器件的质量。因此，必须采用所述的掩膜层，通过外延横向生长(ELOG)以防止缺陷穿透到所述的竖直氮化物叠层件，保证高质量的导电沟道。
根据本发明的一些实施例，所述的掩膜层包括诸如SiO2，SixN，Ti，W，旋涂玻璃，旋涂电介质和可流动氧化物等中的至少一种，并有尺寸从5μm到500μm的所属的窗口。为了ELOG生长的需要，所属窗口的一边应平行于一个有高横向生长速率的竖直结晶平面。对于C面氮化物基板，所属窗口的边缘之一应该沿着[1-100]，即与a-面平面平行([11-20]为其法线方向)。a-面在高生长温度和高NH3流量下具有大的横向生长速率。对于非极性氮化物基板，所属窗口的边缘之一应当平行于竖直C平面，这不仅有利于高横向生长速率，还有助于形成竖直2DEG传导通道。然而，利用非极性氮面基片时，为了防止生长的氮面上出现的六角形缺陷，所属窗口的边缘故意与C平行的方向偏离小于10°的角度。
在本发明实施例的有关外延生长过程中，所述掩膜层是一种薄膜，III族氮化物材料不在其表面有显著的沉积。此外，作为晶体管的集成部分，为了安全操作，它将栅极电极与漏区电极分开。
根据本发明的一些实施例，所述漏区从所述掩膜层漏出至少100nm，以允许导电通道与所述漏区连接。
根据本发明的一些实施例，所述的漏区包括至少一层导电的n型掺杂的InyAlxGa1-y-x N(0≤y≤0.4，0≤x≤0.4，Si或Ge掺杂浓度：1×1017cm-3到3×1020cm-3)，厚度在200nm到10μm之间。由于具有较大的电子迁移率，含铟的III族氮化物更具吸引力。因此，可以使用较薄的导电层来减小生长过程中掩膜层的实际厚度。
根据本发明的一些实施例，所述漏区部分覆盖所述的掩膜层，ELOG用于所述漏区的形成。
根据本发明的一些实施例，当所述的漏区和所述绝缘层是不同的III族氮化物材料时，在它们之间存在渐变层，可以连续地或阶梯性的、逐渐从漏区向绝缘层的成分改变。如果它是n型掺杂(Si或Ge掺杂浓度：1×1017cm-3到3×1020cm-3)，则它被认为是所述漏区的一部分。否则，它被认为是绝缘层的一部分。这种渐变层降低了形成位错的可能性。并且在某些情况下，将2DEG导电通道扩展到所述漏区中以避免“热点”。
根据本发明的一些实施例，所述绝缘层至少包括一层InyAlxGa1-y-xN，其中0≤y≤0.1且0≤x≤1，并且其电阻率至少为10Ω·cm，厚度在200nm到202m之间。通常，高电阻率可以降低绝缘层的漏电电流，并且将使绝缘层有更大的工作电压。
根据本发明的一些实施例，所述的绝缘层包括至少一层p型掺杂的III族氮化物(p掺杂浓度：1×1016cm-3至3×1020cm-3)。掺杂的离子包括Mg，C，Fe等。P型掺杂有两个目的：1)增加所述的绝缘层的电阻率。无意掺杂的III-氮化物是N型材料，背景电子浓度可以通过p型掺杂来中和；2)由于在所述绝缘层中的p型掺杂层可以与所述的竖直氮化物叠层一起形成二极管，所以可以局部地消除导电沟道中的自由电子以形成常关晶体管。
根据本发明的一些实施例，所述源区包括至少一层InyAlxGa1-x-yN，其中0≤y≤0.4且0≤x≤0.2，厚度从200nm至10μm，n型掺杂浓度为1×1017cm3至3×1020cm-3。掺杂剂包括Si和Ge。
根据本发明的一些实施例，当所述源区和所述绝缘层是不同的III族氮化物材料时，它们之间可以存在渐变层，可以连续地或阶梯性的、逐步地从所述绝缘层的成分改变到所述源区。如果它是n型掺杂(Si或Ge掺杂浓度：至少1×1017cm-3)，则它被认为是所述源区的一部分。否则，它被认为是所述绝缘层的一部分。这种渐变层降低了形成位错的可能性，并且在某些情况下，将2DEG通道扩展到源区中以避免“热点”。
根据本发明的一些实施例，所述竖直氮化物叠层包括至少一层InyAlxGa1-x-yN，其中0≤y≤0.4，0≤x≤1，厚度：10nm至300nm，置于所述漏区，所述源区和所述绝缘层的侧面。主要用于优化侧面的表面形态，充当导电通道，在它们之间或与侧面之间形成2DEG导电通道或优化导电通道的性质。
根据本发明的一些实施例，所述竖直氮化物叠层包括至少一层InxGa1-xN，其中0≤x≤0.4作为导电沟道，其厚度从200nm至2000nm、掺杂浓度为1×1017cm-3至3×1020cm-3。掺杂剂包括Si或Ge。
根据本发明的一些实施例，当所述漏区，所述绝缘层和所述源区包括非极性氮化物层时，所述竖直氮化物叠层提供至少一个二维电子气导电通道，其包括至少一层InyAlxGa1-x-yN，其中0≤y≤0.4,0≤x≤1、厚度在0.5nm到100nm之间。
根据本发明的一些实施例，所述竖直氮化物叠层包括与二维电子气导电通道相邻的AlN层(厚度：0.5nm至2nm)，以减轻所谓的“合金散射”来保持高电子迁移率。
根据本发明的一些实施例，当在非极性氮化物的III-面上形成2DEG导电通道，所述竖直氮化物叠层至少一层InyAlxGa1-x-yN层，其中0≤y≤0.4，0.1≤x≤1，其厚度在5nm至100nm之间。这样的一层被称为壁垒层。例如，如果所述漏区，所述绝缘层和所述源区是GaN，并且所述竖直氮化物叠层是Al0.23Ga0.77N或AlN/Al0.23Ga0.77N，则在它们的交界面处形成2DEG。
根据本发明的一些实施例，为了在非极性氮化物的氮面上形成2DEG导电通道层，所述竖直氮化物叠层至少包括一层InxGa1-xN，其中0≤x≤0.4，并且厚度在2nm-100nm。例如，如果所述漏区和所述源区是Si：GaN，所述绝缘层是Al0.23Ga0.77N，并且所述竖直氮化物叠层是GaN或AlN/GaN，则在它们的交界面处形成2DEG。
根据本发明的一些实施例，所产生的2DEG导电通道包含自由电子。这些器件被称为常开型晶体管。
根据本发明的一些实施例，所述2DEG导电通道中的自由电子完全或局部耗尽。这些器件被称为常关型晶体管。
根据本发明的一些实施例，所述竖直氮化物叠层包括p型掺杂III族氮化物层(10nm-400nm，掺杂浓度：8×1017cm-3至8×1020cm-3)。p型掺杂III族氮化物层能够耗尽2DEG导电通道中的自由电子形成常关晶体管。通过向所述竖直氮化物叠层施加正电压可以恢复2DEG。
为了使晶体管工作，还需要相关的部分，例如减少表面泄漏电流的边缘项，基板上的漏电极，源区顶部的源电极以及竖直氮化物叠层上的栅电极(或栅极)。
本发明相对于现有技术有以下优点。
首先，除了由竖直多层结构提供的工作电压，2DEG通道提供的高电流密度(高达1A/mm)和小的电阻之外，本发明还提供了一种新的竖直器件设计，其涉及掩膜层。它不仅把源区，栅极和漏区分开，而且允许使用ELOG生长过程，从而所述基板的缺陷不会进入导电通道，所以，导电通道将具有最优的电子迁移率。因此，所得到的晶体管在运行中的能量损失更少。
其次，导电通道可以从背面覆盖具有显著长度的漏区和源区。因此，避免了导电通道直接与漏区或源区相连时形成的热点。
第三也是最重要的是，使用2DEG导电通道遇到的问题是源区，栅极和漏区的电极处于基底的同一侧时；在使用高电压(>200V)时，在漏区侧的栅极边缘处出现高电场，这个电场将工作电压限制到小于650V。这使得III族氮化物晶体管不能与SiC制成的晶体管相竞争。在本发明的实例中，漏区和源区在2DEG导电通道的背面,而栅极在其正面，结果，栅极边缘内电场被掩埋在所述绝缘层内。因此，它们可以在>650V的电压下工作。
第四，为了安全，常闭型的开关装置是优选。常闭型的III族氮化物晶体管经常有不稳定性和导电性的下降的问题。在本发明的实施例中，绝缘层可以包括一层薄p-型掺杂层，其与竖直氮化物叠层局部地形成二极管，以消耗小区域内的电子，这将形成稳定和高阈值的常关晶体管。
第五，III族氮化物垂直晶体管的现有技术采用在ICP蚀刻氮化物表面上形成导电通道或材料的再生长，所以它们的质量差且通常会导致所不希望的电流泄漏。
最后，利用这种结构设计，很容易以低成本引入散热片，如铜或金刚石，这些散热片可以夹紧或沉积在侧面上。因此，可以使用低成本的氮化镓-蓝宝石基片，在工业规模上实现低成本的晶体管。
本发明的第二方面提供了一种制造层结构半导体器件制造的方法，包括：
提供基板；
设置掩膜层于所述的基板上，并且形成窗口以部分暴露所述基板；
从所述掩膜层的窗口外延生长漏区到所述基板上；
在所述漏区上外延生长绝缘层；
将源区外延生长到所述绝缘层上；和
在所述漏区、绝缘层和源区的侧面上，外延生长竖直氮化物叠层；所述竖直氮化物叠层在所述掩膜层上方，并提供至少一个竖直导电通道，将所述源区和所述漏区连接起来。
对于本发明的一些实施例，使用MOVPE或MBE方法，将晶体管结构生长到所述基板上，基板包括掺杂有Si或Ge的自撑(FS)n型GaN基底。基板的替代方案包括这样的基片：AlN，蓝宝石，Si和SiC之类的基底和在它们上的生长的导电的n型InyAlxGa1-x-yN(0≤y≤0.2,0≤x≤0.4,200nm至10μm厚)。FS GaN或AlN是有优点，但它们很昂贵。但是，其他基板通常具有较高的缺陷密度。
对于本发明的一些实施例，所述掩膜层至少包括这些材料中的一种，诸如SixN，Si2O，可流动氧化物，旋涂玻璃，旋涂电介质，Ti，或者这些材料由于不同的生长条件，具有不同的蚀刻速率。
形成本发明实施例的挑战是在生长所述漏区、绝缘层和源区时，避免所谓的“交叉沉积”，因为它们具有不同的导电属性。详细地说，在所述绝缘层的生长过程中，所述漏区的侧面上的外延生长应该最小化或完全避免生长，因为漏区侧面上的绝缘层的材料会增大串联电阻。在另一种情况下，所述源区包含导电的氮化物，在它的生长期间，导电的源区材料生长在绝缘层的侧面上将导致电流泄漏，所以其生长应当最小化或完全避免，除非它是导电通道的一部分。尽管通过选择适当的生长条件，如相对较低的温度，较高的压力或较低的NH3流量，可以鼓励垂直增长，并减少交叉沉积，但最好通过设计生长过程，在生长期间根除。
对于本发明的一些实施例，在生长所述漏区之后，或者在生长所述绝缘层之后,中断生长，已经生长的侧面上覆盖下列材料，起到生长掩模的作用，如SiO2，SixN，旋涂玻璃，旋涂电介质，Ti，W，碳和可流动氧化物，从而避免交叉沉积。这涉及多个生长步骤，因此成本会很高。
对于本发明的一些实施例，可以允许所述源区和绝缘层完全在生长掩模内部生长，这样，所述掩膜层要比器件厚得多。因此，在沉积所述竖直氮化物叠层之前，生长掩模将要减薄。
在漏区生长的过程中必须要有ELOG生长。因此，专门设计的掩膜层如图2和3所示。每种掩模具有两个宽度：一个用于暴露基片；另一个较宽，用于限定所述漏区的最终宽度，以及所述绝缘层和所述源区的宽度。从一个宽度到另一个可以连续地变化或者阶梯性变化。因此，在ELOG生长条件下和在掩膜内部的生长期间，所述漏区不仅在垂直方向上生长，而且侧面也在生长，直到它达到窗口的宽度。
下面，这些掩模被称为“双宽生长掩模”，图2和3显示了两种典型的制造工艺。一种制造工艺(图2)基于使用在相同条件下具有不同蚀刻速率的两层掩模材料，包括：I)提供底板；II)沉积双层掩模，其中在同一蚀刻溶液中，上层的掩模蚀刻速率较大；III)形成条状窗口，以露出所述基板的表面；IV)浸入溶液中以进一步横向蚀刻。所以，上层的材料横向刻蚀的更多。例如，上层是利用电子束蒸发沉积的SiO2，底层是在高温下沉积的Si3N4；在HF溶液中，Si3N4比SiO2有更小的蚀刻速率。
另一种制造工艺(如图3所示)基于蚀刻基板，包括：I)提供基板；II)用负光刻胶设定窗口的宽度，负光学胶用作ICP刻蚀基板的掩膜和随后的剥离；III)深度蚀刻成基板，要比计划的ELOG生长的III族氮化物的宽度要更多；IV)沉积所属掩模材料；V)光刻剥离；VI)浸入蚀刻溶液中在垂直方向和横向蚀刻所属掩模材料。
SiO2和SixN适用于作为掩膜层。但是这些材料中的Si原子，可以扩散到所述漏区，绝缘层和源区的侧面，因为它们与生长掩模紧密接触。因此，在所述绝缘层的侧面上可能存在泄漏电流。对于这个问题有两种解决方案：1)用离子束轰击或在60℃以上的Cl2气体中，实行热处理，除去侧面上的几个纳米材料；2)用金属例如W覆盖生长掩模的侧壁。
尽管ELOG生长条件随着MOVPE设备的模型而变化，但总的来说，它们包括较高的生长温度，较高的氨流量和较低的生长压力。另一方面，为了促进垂直增长率，需要相对低的生长温度，相对低的氨流量和相对高的生长压力。
所述竖直氮化物叠层总是使用ELOG生长过程，因为它是生长在掩膜层的上方。在其生长过程中，沉积可能发生在源区的顶部，但可以在器件制造期间蚀刻掉。
对于本发明的一些实施例，在生长所述竖直氮化物叠层之前，可以使用无选择性的减薄技术，例如在60℃以上在Cl2中的热退火和离子束轰击来优化侧面。
形成可以使用的晶体管的制造工艺包括常规光刻，金属沉积电极材料，绝缘层沉积以及等离子体(ICP)蚀刻。在一些情况下，为了最小化栅极漏电电流，在沉积栅极电极之前，在所述竖直氮化物叠层的侧面上沉积约10nm至30nm的绝缘介电层(SiO2或SixN)。
由于窄栅极导致低漏电电流和小栅极电容，因此几乎所有晶体管都可以受益于窄栅极电极(低至100nm)。这样的电极对于传统的晶体管来说是困难的或昂贵的，因为必须使用电子束光刻技术，导致速度慢且成本较高。然而，对于本发明的实施例，可以容易地制作狭窄的栅极电极，如图4所示。因此，本发明的第三方面提供了一种用于减小在侧面上的、栅极的竖直长度的方法，包括：
提供一种生长的器件，其包括竖直导电通道，其在竖直面表面附近，并与其平行的；
在与竖直导电通道相垂直的水平表面上，沉积第一控制层；
除去所述垂直面上的第一控制层；
在所述的垂直面上和第一控制层的水平面上沉积栅极电极；
主要在栅极电极的水平部分而不是在栅极电极的竖直部分沉积第二控制层；
去除在竖直表面上的第二控制层以暴露部分栅电极；和
去除露出的栅电极。
在本发明的一些实施例中，通过使用诸如电子束蒸发，热蒸发和溅射的方法之一沉积第一和第二控制层。
在沉积过程中，已经生长好的器件与控制层的源材料形成一定角度，以实现在所述水平表面上比在所述垂直表面上沉积速率高两倍以上。
因此，从栅极到漏区的距离等于剩余的第一控制层的厚度；并且栅极长度等于剩余的第二控制层的厚度。
溶液蚀刻，ICP蚀刻或两者的组合可以用来去除控制层和暴露的栅电极。如果第二控制层是导电的，则可以保持电连接。否则，必须将其移除，以露出水平表面上的栅极金属，形成电接触。在最终去除第二控制层之前，竖直表面可以用诸如SiO2或SixN做钝化。
附图说明
图1示意性地展示了本发明实施例的III族氮化物竖直场效应晶体管的横截面，其包括：1-基板；2-掩膜层；3-漏区；4-绝缘层；5-源区；6-竖直氮化物叠层；7-漏电极；8-栅电极；9-边缘项；10-源电极。(箭头指示电子流动方向)。
图2示意性地展示了形成双宽掩模的工艺过程，在其内部可以进行ELOG生长：1-基板；2-底部掩膜层；3-上部掩膜层和4-III族氮化物，在底部掩膜层上，实现III族氮化物横向生长，但它被顶部掩膜层限制和保护，以避免交叉沉积。
图3示意性地展示了形成掩模层的工艺过程，在其内部可以进行ELOG生长：1-基板；2-负性光刻胶；3-掩膜层；4-III族氮化物，包括在掩模层上生长部分。
图4示意性地展示了形成窄栅电极的工艺过程：1-基板；2-漏区；3-绝缘层；4-源区；5-竖直氮化物叠层；6-掩膜层；7-负性光刻胶；8-第一控制层；9-栅电极；10-第二控制层。
图5示意性地展示了根据本发明实施例的VFET的横截面，使用掺杂Mg的半绝缘GaN作为绝缘层，其包括：1-非极性Si:GaN作为基板；2-Si:GaN作为漏区；3-Mg掺杂半绝缘GaN作为绝缘层；4-Si:GaN作为源区；5-GaN/AlN/Al0.23 Ga0.77N作为竖直III族氮化物叠层；6-介电层Si3N4作为掩膜层；7-漏电极；8-栅电极；9-边缘项；10-源电极。
图6提供了一个流程图，解释了含有Mg掺杂半绝缘GaN作为绝缘层的VFET的形成过程：1-非极性Si:GaN作为基板；2-Si:GaN作为漏区；3-半绝缘Mg掺杂GaN绝缘层；4-Si:GaN作为源；5-GaN/AlN/Al0.25G0.75N作为竖直氮化物叠层；6-Si3N4和7-SiO2作掩膜层；8-漏电极；9-栅电极；10-边缘项；11-源电极。
图7示意性地展示出了根据本发明实施例的VFET，它的2DEG导电通道在氮面上，并用Al0.25Ga0.75N层作为绝缘层：1a-R面蓝宝石衬底；1-Si:GaN生长在R面蓝宝石衬底上，作为基板；2-Si:GaN和2a-Si:Al0.15Ga0.85N作为漏区；3-Al0.25Ga0.75N作为绝缘层；4a-Si：Al0.15Ga0.85N和4-Si:GaN作为源；竖直III族氮化物叠层是5-Al0.25Ga0.75N(3nm)/AlN(1nm)/GaN(30nm)；6-SiO2作为绝缘层；7-漏区电极；8-栅电极；9-边缘项；10-源电极。
具体实施方式
1.实施例1
I)图5示意性地展示出了器件的横截面，它包括：
一个非极性、自支撑(FS)(11-20)Si：GaN衬底(0.4mm厚)作为基板，其+C方向(即[0001])平行于其顶部抛光表面；由于这种基片很昂贵，因此也可以使用在诸如Si，蓝宝石，SiC等的许多异质衬底上、由MOVPE或MBE生长的非极性III族氮化物基片作为基板。尽管上述氮化物层中存在高密度的缺陷，但是使用本发明提供的方法，缺陷不能进入导电通道。因此，导电通道的电子迁移率将得到保证。也可以使用C-平面氮化物基片，FS衬底或在异质衬底上生长的氮化物基片都可以；但是2DEG导电通道不可用，n型掺杂的InGaN可以用于竖直氮化物叠层作为替代导电通道；
掩膜层由高温Si3N4层(400nm)组成的，含有条形窗口，沿着[0001]有50μm，并且沿着[1-100]有250μm([1-100]垂直于横截面(图5))；从而设定漏区的底部尺寸并将栅极区域与基板分开。在较低温度(<600℃)下制备的其他掩模材料，如SiO2，SixN，旋涂玻璃，旋涂电介质，Ti，碳，W和可流动的氧化物容易用作掩膜层。它们在HF溶液中具有高蚀刻速率；但是这个问题已经通过提供的两种方法(图2和图3)解决了，这两种方法用于制造双宽度掩膜以适应可能的器件生长过程。窗口可以与基板的尺寸一样长，在这种情况下，器件制造过程将包括把长条分成单独器件的隔离工艺。对于非极性和C面基片，打开窗口的方向应使得所得到的侧面具有较高的生长速率；
漏区由Si:GaN层(1.5μm，掺杂浓度：2×10+18cm-3)所构成的，在Ga面侧(～1μm)上有ELOG生长的Si:GaN；Si:AlxGa1-xN(0≤x≤0.4)也可以替代；但是Si：InxGa1-xN是有优势的，因为它比Si:GaN和Si:AlxGa1-xN具有更好的导电性；
绝缘层生长在Si:GaN漏区上，由Mg掺杂的半绝缘GaN层(4μm，电阻率：～10+7Ω.cm，Mg-掺杂浓度：6-9×1017cm-3)所组成的；无意掺杂(UID)GaN也可以用作绝缘层，尽管它不如Mg:GaN那么具有阻抗性，但是避免了Mg可能扩散到导电通道中，从而降低了电子迁移率。此外，AlxGa1-xN(0≤x≤0.4)也可以用作替代物,条件是竖直氮化物叠层中生长在绝缘层的侧面上的UID GaN应该完全无应力的。
源区是基于绝缘层顶部的Si:GaN层(2μm)。它可以和漏区有相同的替代品；但其表面可以用～10nm高掺杂的Si：GaN(～5×10+19cm-3)，来减少金属-GaN接触电阻。
以及竖直氮化物叠层，包括用于优化漏区、绝缘层和源区的Ga面(即侧面)UID GaN层(～30nm)，AlN层(1nm)和Al0.25Ga0.75N层(30nm)势垒层。因此，在UID GaN和势垒层之间的交界面处形成2DEG传导沟道。可以用Si：GaN(～2×10+18cm-3)代替UID GaN，以减少导电沟道和漏区之间以及导电沟道和源区之间的串联电阻。为了代替2DEG导电通道，Si：InxGa1-xN也可以用作导电通道。
还有其它相关部分，如由SiO2组成的边缘项，以及所有必要的电极，包括在基板上的漏电极，在源区上的源电极和在竖直氮化物叠层上的栅电极(或栅极)。
该器件的工作原理如下：在源区和漏区之间施加上高电压时，被驱动的电子可以通过充满电子的2DEG导电通道从源区流向漏区。所以，它是一个常开晶体管。为了让晶体管进入关闭状态，需要把负电压(～8V)施加到栅极或竖直氮化物叠层，以消耗导电通道中的电子，因此，来自源区的电子不能到达漏区。所以，它表现为由电压控制的开关。
但是当绝缘层由AlN(5nm)/Mg:GaN(～300nm，掺杂浓度：4×10+19cm-3)/AlN(5nm)组成时，它可以成为常关器件。Mg：GaN在界面局部耗尽2DEG。在这种情况下，需要施加正电压到Mg：GaN层上才可以使晶体管进入导通状态。
II)这种结构的形成过程如图6所示：
1)提供FS Si：GaN非极性(11-20)晶片(Si掺杂浓度：>8×1017cm-3)。由于它是导电的，所以晶片的一侧可用于形成电极，另一侧用于形成器件结构。由于FS晶片价格昂贵，因此可以使用在(1102)蓝宝石衬底上生长的非极性(11-20)Si:GaN层(～2.0μm)的基片，并且在这种情况下，漏区电极和器件位于基片的同一侧。
2)在MOVPE生长系统中，在晶片上沉积400nm的高温Si3N4介电层，然后用电子束蒸发沉积约5μm的SiO2层。这些材料对GaN表面具有良好的粘附性，并且通常无应力。但是前者在BOE(缓冲氧化物蚀刻，HF和NH4F的混合物)溶液中具有较小的蚀刻速率。
3)用ICP(电感耦合等离子体)蚀刻法形成窗口(50μm×250μm)，并暴露Si：GaN衬底表面。该过程还涉及用剥离工艺制造Cr蚀刻掩模(～200nm厚)。最后，将基片浸入BOEs溶液中，使SiO2层侧向蚀刻约300nm，而Si3N4几乎不蚀刻，如图2所示。最终结果是形成双宽生长掩模。
4)在窗口内，首先使用ELOG生长条件(即高温，低压和高氨流量)生长Si:GaN作为漏区，以确保其侧Ga-面达到双宽掩模的限制，然后生长Mg轻微掺杂的GaN作为绝缘层和部分源区(Si:GaN)，接着利用垂直生长条件，即相对较低的氨流量，相对较高地压力和相对较低的温度,竖直掩膜层层上方的其余部分。源区和漏区掺有Si(～4×10+18cm-3)。绝缘层采用轻微的Mg掺杂(～6×10+17cm-3)，以中和背景电子来形成半绝缘III族氮化物，也可以使用其他掺杂离子如C或/和Fe。
5)将SiO2溶解在HF：NHF3：H2O BOE溶液中以暴露漏区，源区和绝缘层的侧面；由于BOE溶液电子束蒸发的SiO2和高温Si3N4有选择性，大部分Si3N4层将留下来。这个过程也可以用ICP蚀刻进行。剩余的Si3N4层不仅用作竖直氮化物叠层生长的生长掩模，而且还用作栅电极和漏区之间的绝缘层。
6)在ICP设备中，在120℃下用Cl2气体处理绝缘层，源区和漏区的侧面,以去除Si污染的表面层。
7)在ELOG生长条件下；在Ga面上生长GaN缓冲层(约30nm)以优化沟道中的电子迁移率，然后沉积AlN层(1nm)和Al0.25Ga0.75N势垒层(30nm)。GaN层不能很厚，因为它会增加串联电阻。因此，形成了自由电子的2DEG导电通道。在这个生长过程中，在源区的顶部会有一些沉积，但是在形成电极和边缘项时，可以用ICP蚀刻区掉。
8)器件制造：一般来说，该工艺包括：a)用ICP刻蚀形成台面,并用SiO2填充间隙,形成单个器件区，实现隔离；b)边缘项蚀刻和填充SiO2；c)旋涂负性光学胶，暴露栅极侧面和Si3N4绝缘层，并沉积栅电极；为了减少可能的栅极泄漏电流，可以在沉积栅电极之前利用电子束蒸发将一层SiO2沉积到竖直氮化物叠层的侧面上。d)形成源极电极；e)形成漏电极。
9)包装：可以把导热材料性能好的材料诸如铜、金刚石等夹持或沉积到器件上，达到热量传输的目的。
2.实施例2
1)图7示意性地展示出了另一实施例的横截面，使用宽带隙和高电阻率的AlGaN作为绝缘层，竖直氮化物叠层在氮面上。具体来说，它包括：
基板由包括使用MOVPE生长在R-平面蓝宝石衬底上、非极性(11-20)Si:GaN薄层(4.5μm，掺杂浓度：4×10+18cm-3)；为了形成用于欧姆接触的漏电极，Si:GaN层的顶表面有高掺杂浓度(～4×10+19cm-3)。
漏区包括约一层大约1μm Si:GaN(底部尺寸：50μm×250μm)和一层Si:Al0.15Ga0.85N层(0.3μm，掺杂浓度：8×10+18cm-3)。在其氮面上有横向生长的GaN和AlGaN(200nm)。
绝缘层是Al0.25Ga0.75N层(3.5μm)。
源区在绝缘层的顶部上,包括一层Si:Al0.15Ga0.85N(0.2μm)和一层Si:GaN(2.0μm)；
竖直氮化物叠层在氮面上，包括约3nm的Al0.25Ga0.75N，约1nm的AlN层和GaN导电通道层(约30nm)；
一层SiO2(1μm)把栅极与基板分离。
还有由SiO2组成的边缘项，所有必要的电极。因此，在竖直氮化物叠层内，在Al0.25Ga0.75N和GaN通道层之间存在导电通道，使用两个Si:Al0.15Ga0.85N层将导电通道分别延伸到源区和漏区，以消除“热点”。
该器件的工作原理如下：当在源区和漏区之间施加高电压时，电子从源区的Si：GaN流到源区的Si:Al0.15Ga0.85N，到达2DEG导电沟道，流向漏区的Si：Al0.15Ga0.85N，最后到漏区的Si：GaN。为了关闭器件，可以施加负电压以，将电子推向AlGaN绝缘层。所以，它表现为由电压控制的开关。
它可以成为常关型器件,仅需要在当绝缘层中加入AlN(5nm)/Mg:Al0.25Ga0.75N(～300nm，掺杂浓度：4×10+19cm-3)/AlN(5nm)。Mg：Al0.25Ga0.75N在界面局部耗尽2DEG。在这种情况下，需要施加正电压到Mg：Al0.25Ga0.75N层上，使晶体管导通。
形成该结构的一种过程，包括：
1)提供基板，包括在R-面蓝宝石衬底上生长的(11-20)Si：GaN层(4μm，掺杂浓度：4×10+18cm-3)。
2)形成具有开口窗口(50μm×250μm)的双宽度掩膜层。窗口的最长边缘偏离(1-100)方向4°。双宽度生长掩模用以下步骤形成：i)旋涂一层负性光刻胶(～8.0μm)并用光刻法、曝漏将沉积SiO2的区域；ii)利用ICP刻蚀Si：GaN层，刻蚀深度～1μm，并使用负型光刻胶作为刻蚀掩模；iii)用电子束蒸发，沉积SiO2(～7.0μm)；iv)为了下一步生长漏区，利用剥离工艺以暴露完整的(11-20)基片表面；和v)将样品浸入溶液BOE(20：1)中4分钟，以使开口窗口全部扩大约300nm。最后，将样品置于电子束蒸发设备中，使得掩模的侧壁的90％面向钨(W)源坩埚，同时基板的表面被遮蔽，并且沉积W层(约50nm)。
3)用ELOG工艺生长一层Si：GaN(0.5μm)和一层Si：Al0.15Ga0.85N(0.5μm)以完成漏区生长。例如采用较高的生长温度，较低的反应器压力和较高的氨流量(取决于MOVPE反应器模型)的条件，即沿着[11-20]竖直方向生长，又沿着-C水平延伸(即[000-1]，与氮面面垂直)。
4)在ELOG生长条件下，在双宽度掩膜层内生长Al0.25Ga0.75N绝缘层(3.5μm)和源区Si：Al0.15Ga0.85N(200nm)。
5)垂直生长Si：GaN以形成漏区。生长条件包括相对低的生长温度，相对高的反应电力和相对低的氨流量
6)将生长的样品浸入BOE(5：1)溶液中，将(SiO2)的厚度减小至约1μm。
7)在氮面上生长约3nm的Al0.25Ga0.75N，约1nm的AlN层和GaN层(30nm)以完成结构。
8)用常用工艺制造器件。
3.实施例3
当控制层是SiO2时，栅电极是Ni/Au,参照图4所示，可以容易地制造窄栅电极(～800nm)。该过程包括：
i.提供如图7所示的生长器件结构；
ii.在栅极侧，通过以下步骤沉积SiO2层作为第一控制层：1)用负性光刻胶覆盖器件结构；2)用光刻工艺暴露具有竖直氮化物叠层的氮面；3)用电子束蒸发沉积SiO2(3μm厚)。在蒸发期间，掩膜层(以下称为水平表面)直接面向SiO2源坩埚。因此，沉积在水平表面上的SiO2层比淀积在竖直氮化物叠层的氮面(垂直表面)上的SiO2层(<200nm)厚得多；
iii.通过控制蚀刻时间(几分钟)，使用10:1的BOE溶液除去垂直表面上的SiO2。水平表面上的SiO2层也被除去相似的厚度，但可以达到～2.5μm。该层控制从栅极边缘到漏区的距离；
iv.在多坩埚电子束蒸发装置中沉积栅电极(诸如Ni(20nm)/Au(100nm))。在蒸发期间，倾斜样品使垂直表面和水平表面以～45°的角度面对坩埚。因此，水平表面上的金属层几乎等同于垂直表面上的金属层。
v.重复步骤ii，只是SiO2的厚度减半；
vi.以约15°的倾斜角度置样品，在ICP刻蚀设备中，不仅除去垂直表面上的SiO2，而且露出栅电极的顶部部分，使水平表面上的SiO2变薄至～800nm；
vii.用王水溶液,除去暴露的电极；和
viii.用剥离工艺，除去器件顶部的光刻胶及其上面的SiO2和金属。

Claims (10)

1.一种III族氮化物竖直场效应晶体管，包括：
基板；
掩膜层，覆盖所述基板并具有用于部分暴露所述基板的开口窗口；
在所述的基板上，从所述掩膜层的窗口外延生长出来的漏区，所述的漏区具有一个顶面和一个侧面；
外延生长在所述漏区顶表面上的绝缘层，所述绝缘层具有一个顶面和一个侧面；
外延生长在所述绝缘层顶面上的源区，所述源区具有一个顶面和一个侧面；
外延生长在所述漏区，绝缘层和源区的侧面上的竖直氮化物叠层，置于所述掩膜层的上方，该叠层提供连接所述源区和所述漏区的导电通道；
漏区和源区在所述导电通道的背面,而栅极在竖直氮化物叠层的正面。
2.根据权利要求1所述的竖直场效应晶体管，其中所述漏区至少部分地覆盖所述掩膜层。
3.根据权利要求1所述的竖直场效应晶体管，其中所述漏区包括InyAlxGa1-x-yN中的至少一个，其中0≤y≤0.4且0≤x≤0.4。
4.根据权利要求3所述的竖直场效应晶体管，其中所述InyAlxGa1-x-yN具有200nm至50μm的厚度和1×1017cm-3至3×1020cm-3的n型掺杂浓度。
5.根据权利要求1所述的竖直场效应晶体管，其中所述绝缘层包括InyAlxGa1-x-yN中的至少一种材料，其中0≤y≤0.2且0≤x≤1，并且具有300nm至30μm的厚度。
6.根据权利要求1所述的竖直场效应晶体管，其中所述源区包括InyAlxGa1-x-yN中的至少一种材料，其中0≤y≤0.4,0≤x≤0.4。
7.根据权利要求6所述的竖直场效应晶体管，其中所述InyAlxGa1-x-yN具有的厚度在200nm至50μm之间和n型掺杂浓度在1×1017cm-3至3×1020cm-3之间。
8.根据权利要求1所述的竖直场效应晶体管，其中所述竖直氮化物叠层包括至少一层n型InxGa1-xN，其中0≤x≤0.4作为导电通道，其厚度在20nm至300nm之间，以及n型掺杂浓度在1×1015cm-3至1×1020cm-3之间。
9.根据权利要求1所述的竖直场效应晶体管，当所述漏区、绝缘层和源区包括非极性氮化物层时，其中所述竖直氮化物叠层提供至少一个竖直二维电子气导电沟道。
10.一种制作层结构III族氮化物竖直场效应晶体管的方法，包括：
提供基板；
置掩膜层于所述基板上，且具有部分暴露所述基板的窗口；
从所述掩膜层的窗口，通过外延生长，置漏区到所述基板上；
通过外延生长，置绝缘层在所述漏区上；
通过外延生长，置源区于所述绝缘层上；和
通过外延生长，置竖直氮化物叠层于所述漏区、绝缘层和所述源区的侧面上，并置所述竖直氮化物叠层于所述掩膜层上方，并提供至少一个竖直导电通道、将所述源区和所述漏区连接起来；其中，漏区和源区在所述导电通道的背面,而栅极在竖直氮化物叠层的正面。
CN201780010544.8A 2016-02-24 2017-02-08 层结构竖直场效应晶体管及其制造方法 Active CN108780811B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GB1603187.4A GB2547661A (en) 2016-02-24 2016-02-24 Layered vertical field effect transistor and methods of fabrication
GB1603187.4 2016-02-24
PCT/GB2017/050316 WO2017144852A1 (en) 2016-02-24 2017-02-08 Layered vertical field effect transistor and methods of fabrication

Publications (2)

Publication Number Publication Date
CN108780811A CN108780811A (zh) 2018-11-09
CN108780811B true CN108780811B (zh) 2021-03-30

Family

ID=55753106

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780010544.8A Active CN108780811B (zh) 2016-02-24 2017-02-08 层结构竖直场效应晶体管及其制造方法

Country Status (4)

Country Link
US (1) US10629720B2 (zh)
CN (1) CN108780811B (zh)
GB (1) GB2547661A (zh)
WO (1) WO2017144852A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9847233B2 (en) * 2014-07-29 2017-12-19 Taiwan Semiconductor Manufacturing Company Limited Semiconductor device and formation thereof
US10957599B2 (en) 2018-11-07 2021-03-23 International Business Machines Corporation Integrating extra gate VFET with single gate VFET
CN110085674B (zh) * 2019-03-13 2021-02-26 西安电子科技大学 一种垂直功率器件及其制作方法
US20220223726A1 (en) * 2019-04-12 2022-07-14 Guangdong Zhineng Technologies, Co. Ltd. High electron mobility transistor (hemt) and method of manufacturing the same
CN110224019B (zh) * 2019-04-12 2023-12-01 广东致能科技有限公司 一种半导体器件及其制造方法
DE102020004758A1 (de) * 2019-08-30 2021-03-04 Semiconductor Components Industries, Llc Siliciumcarbid-feldeffekttransistoren
JP2021114496A (ja) 2020-01-16 2021-08-05 信一郎 高谷 縦型窒化物半導体トランジスタ装置
CN111682067B (zh) * 2020-06-23 2023-04-25 东南大学 一种具有横向耗尽区的高电子迁移率晶体管
CN114512380B (zh) * 2022-01-28 2023-03-28 电子科技大学 一种栅极自对准的垂直纳米空气沟道三极管制备方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003051508A (ja) * 2001-06-01 2003-02-21 Furukawa Electric Co Ltd:The ＧａＮ系半導体装置
US6576927B2 (en) * 2001-03-06 2003-06-10 The Furukawa Electric Co., Ltd. Semiconductor device and GaN-based field effect transistor for use in the same
JP2006286942A (ja) * 2005-03-31 2006-10-19 Eudyna Devices Inc 半導体装置及びその製造方法
CN201069775Y (zh) * 2007-05-23 2008-06-04 广州南科集成电子有限公司 一种低电压垂直型场效应晶体管
CN101465372A (zh) * 2009-01-08 2009-06-24 西安电子科技大学 AlN/GaN增强型金属-绝缘体-半导体场效应晶体管及其制作方法
CN102648527A (zh) * 2009-10-08 2012-08-22 住友电气工业株式会社 半导体器件及其制造方法
CN103210495A (zh) * 2010-10-27 2013-07-17 住友电气工业株式会社 半导体器件及其制造方法
CN103594344A (zh) * 2012-08-15 2014-02-19 中芯国际集成电路制造(上海)有限公司 多高度FinFET器件的制造方法
CN103765592A (zh) * 2011-07-18 2014-04-30 埃皮根股份有限公司 用于生长iii-v外延层的方法
CN104465745A (zh) * 2013-09-24 2015-03-25 瑞萨电子株式会社 制造半导体器件的方法和半导体器件

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004507096A (ja) * 2000-08-18 2004-03-04 シーメンス　アクチエンゲゼルシヤフト 有機電界効果トランジスタ（ｏｆｅｔ），該有機電界効果トランジスタの製造方法、前記有機電界効果トランジスタから形成される集積回路、及び該集積回路の使用
US6683346B2 (en) * 2001-03-09 2004-01-27 Fairchild Semiconductor Corporation Ultra dense trench-gated power-device with the reduced drain-source feedback capacitance and Miller charge
JP4865189B2 (ja) * 2002-02-21 2012-02-01 古河電気工業株式会社 ＧａＮ系電界効果トランジスタ
US7098093B2 (en) * 2004-09-13 2006-08-29 Northrop Grumman Corporation HEMT device and method of making
US7834380B2 (en) * 2004-12-09 2010-11-16 Panasonic Corporation Field effect transistor and method for fabricating the same
JP2012104568A (ja) * 2010-11-08 2012-05-31 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法
US9184305B2 (en) * 2011-08-04 2015-11-10 Avogy, Inc. Method and system for a GAN vertical JFET utilizing a regrown gate
EP2738809A3 (en) * 2012-11-30 2017-05-10 Enpirion, Inc. Semiconductor device including gate drivers around a periphery thereof
WO2015004853A1 (ja) * 2013-07-12 2015-01-15 パナソニックＩｐマネジメント株式会社 半導体装置
US9490357B2 (en) * 2013-07-15 2016-11-08 Hrl Laboratories, Llc Vertical III-nitride semiconductor device with a vertically formed two dimensional electron gas

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6576927B2 (en) * 2001-03-06 2003-06-10 The Furukawa Electric Co., Ltd. Semiconductor device and GaN-based field effect transistor for use in the same
JP2003051508A (ja) * 2001-06-01 2003-02-21 Furukawa Electric Co Ltd:The ＧａＮ系半導体装置
JP2006286942A (ja) * 2005-03-31 2006-10-19 Eudyna Devices Inc 半導体装置及びその製造方法
CN201069775Y (zh) * 2007-05-23 2008-06-04 广州南科集成电子有限公司 一种低电压垂直型场效应晶体管
CN101465372A (zh) * 2009-01-08 2009-06-24 西安电子科技大学 AlN/GaN增强型金属-绝缘体-半导体场效应晶体管及其制作方法
CN102648527A (zh) * 2009-10-08 2012-08-22 住友电气工业株式会社 半导体器件及其制造方法
CN103210495A (zh) * 2010-10-27 2013-07-17 住友电气工业株式会社 半导体器件及其制造方法
CN103765592A (zh) * 2011-07-18 2014-04-30 埃皮根股份有限公司 用于生长iii-v外延层的方法
CN103594344A (zh) * 2012-08-15 2014-02-19 中芯国际集成电路制造(上海)有限公司 多高度FinFET器件的制造方法
CN104465745A (zh) * 2013-09-24 2015-03-25 瑞萨电子株式会社 制造半导体器件的方法和半导体器件

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
Field Effect Transistor on Hetero-Structure GaN/InxGa1-xN;Dimiter Alexandrov,Rozalina Dimitrrova,K. Scott Butcher,Marie Wi;《2006 Canadian Conference on Electrical and Computer Engineering》;20070115;537-540 *
Growth of crack-free GaN epitaxial thin films on composite Si(111)/polycrystalline diamond substrates by MOVPE;Quanzhong Jiang, Michael J. Edwards, Philip A. Shields, Duncan W;《Physica Status Solidi-C》;20120214;650-653 *
Microstructure of a-plane (2 1 1 0) GaN ELOG stripe patterns with different in-plane orientation;Tim Wernicke,Ute Zeimer,Martin Herms,Markus Weyers,Michael Kneis;《J MATER SCI》;20080311;46-50 *
Vertical heterojunction field‐effect transistors utilizing re‐grown AlGaN/GaN two‐dimensional electron gas channels on GaN substrates;Seiji Yaegassi,Masaya Okada,Yuu Saitou,Mitsunori Yokoyama,Ken Na;《Physica Status Solidi-C》;20101027;450-452 *

Also Published As

Publication number Publication date
US20190334024A1 (en) 2019-10-31
US10629720B2 (en) 2020-04-21
CN108780811A (zh) 2018-11-09
GB201603187D0 (en) 2016-04-06
WO2017144852A1 (en) 2017-08-31
GB2547661A (en) 2017-08-30

Similar Documents

Publication Publication Date Title
CN108780811B (zh) 层结构竖直场效应晶体管及其制造方法
EP3413353B1 (en) Normally-off hemt transistor with selective generation of 2deg channel, and manufacturing method thereof
US9219137B2 (en) Vertical gallium nitride transistors and methods of fabricating the same
US8039872B2 (en) Nitride semiconductor device including a group III nitride semiconductor structure
US20120217512A1 (en) Lateral power transistor device and method of manufacturing the same
JP5190923B2 (ja) ＧａＮをチャネル層とする窒化物半導体トランジスタ及びその作製方法
JP5731687B2 (ja) 窒化物半導体素子及びその製造方法
EP2502274B1 (en) Vertical power transistor device, semiconductor die and method of manufacturing a vertical power transistor device
US20080203471A1 (en) Nitride semiconductor device and method for producing nitride semiconductor device
US11430875B2 (en) Method for manufacturing transistor
US9099491B2 (en) Process for fabricating an enhancement mode heterojunction transistor
EP3637475A1 (en) Reinforced switch device and method for manufacturing same
JP2009170546A (ja) ＧａＮ系電界効果トランジスタ
KR20150091705A (ko) 질화물 반도체 소자 및 그 제조 방법
CN111863957A (zh) 一种常闭型高电子迁移率晶体管及其制造方法
US20230360911A1 (en) Semiconductor multilayer structure and manufacturing method therefor, and manufacturing method for semiconductor device
CN114496788A (zh) 一种p型沟道氮化镓晶体管及其制备方法
KR102067596B1 (ko) 질화물 반도체 소자 및 그 제조 방법
CN112420827A (zh) N面GaN HEMT器件及其制作方法
KR20150091703A (ko) 질화물 반도체 소자 및 그 제조 방법
CN116936359A (zh) 具有阻挡层的p-GaN栅HEMT器件及其制备方法
KR20150091704A (ko) 질화물 반도체 소자 및 그 제조 방법
CN116884999A (zh) 一种极性氧化镓极化异质结hemt器件及其制备方法
KR20190108357A (ko) 나노 장벽 게이트를 이용한 GaN FET 및 그 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant