CN116884999A - 一种极性氧化镓极化异质结hemt器件及其制备方法 - Google Patents
一种极性氧化镓极化异质结hemt器件及其制备方法 Download PDFInfo
- Publication number
- CN116884999A CN116884999A CN202310794388.6A CN202310794388A CN116884999A CN 116884999 A CN116884999 A CN 116884999A CN 202310794388 A CN202310794388 A CN 202310794388A CN 116884999 A CN116884999 A CN 116884999A
- Authority
- CN
- China
- Prior art keywords
- layer
- gallium oxide
- hemt device
- polarized
- barrier layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 title claims abstract description 35
- 229910001195 gallium oxide Inorganic materials 0.000 title claims abstract description 35
- 238000002360 preparation method Methods 0.000 title abstract description 10
- 230000004888 barrier function Effects 0.000 claims abstract description 53
- 239000000758 substrate Substances 0.000 claims abstract description 41
- 239000004065 semiconductor Substances 0.000 claims abstract description 5
- 239000010410 layer Substances 0.000 claims description 186
- 229910005191 Ga 2 O 3 Inorganic materials 0.000 claims description 31
- 238000005530 etching Methods 0.000 claims description 18
- 229910052751 metal Inorganic materials 0.000 claims description 14
- 239000002184 metal Substances 0.000 claims description 14
- 238000000151 deposition Methods 0.000 claims description 9
- 238000004519 manufacturing process Methods 0.000 claims description 9
- 238000001312 dry etching Methods 0.000 claims description 4
- 229910003460 diamond Inorganic materials 0.000 claims description 3
- 239000010432 diamond Substances 0.000 claims description 3
- 229910052594 sapphire Inorganic materials 0.000 claims description 3
- 239000010980 sapphire Substances 0.000 claims description 3
- 230000010287 polarization Effects 0.000 abstract description 31
- 230000005533 two-dimensional electron gas Effects 0.000 abstract description 3
- 239000000969 carrier Substances 0.000 abstract 1
- 239000000463 material Substances 0.000 description 22
- 230000007547 defect Effects 0.000 description 19
- 229910002601 GaN Inorganic materials 0.000 description 15
- 230000015556 catabolic process Effects 0.000 description 10
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 9
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 9
- 238000000034 method Methods 0.000 description 9
- 238000000407 epitaxy Methods 0.000 description 8
- 229920002120 photoresistant polymer Polymers 0.000 description 8
- 230000002269 spontaneous effect Effects 0.000 description 8
- 230000005855 radiation Effects 0.000 description 6
- 238000000137 annealing Methods 0.000 description 5
- 229910002704 AlGaN Inorganic materials 0.000 description 4
- 238000005566 electron beam evaporation Methods 0.000 description 4
- 238000001657 homoepitaxy Methods 0.000 description 4
- 238000001755 magnetron sputter deposition Methods 0.000 description 4
- 238000001451 molecular beam epitaxy Methods 0.000 description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000000670 limiting effect Effects 0.000 description 3
- 238000001459 lithography Methods 0.000 description 3
- RNQKDQAVIXDKAG-UHFFFAOYSA-N aluminum gallium Chemical compound [Al].[Ga] RNQKDQAVIXDKAG-UHFFFAOYSA-N 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000010893 electron trap Methods 0.000 description 1
- 238000000609 electron-beam lithography Methods 0.000 description 1
- 238000000265 homogenisation Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7781—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with inverted single heterostructure, i.e. with active layer formed on top of wide bandgap layer, e.g. IHEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66431—Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
本发明提供一种极性氧化镓极化异质结HEMT器件及其制备方法，上述的极性氧化镓极化异质结HEMT器件包括：衬底、缓冲层、沟道层、势垒层、栅极、源极及漏极；缓冲层设于衬底上，沟道层和势垒层依次设于缓冲层背离衬底的一侧，沟道层与势垒层界面因极化产生二维电子气(2DEG)；栅极设于势垒层背离沟道层的一侧；源极和漏极间隔布设、分别与沟道层和势垒层的两侧欧姆接触。制备的极性氧化镓极化异质结HEMT器件，不需要通过δ调制掺杂产生2DEG，不仅结构更加简单，而且提高了沟道载流子的限域性和迁移率，能够有效提高器件性能，及工作的稳定性和可靠性。
Description
技术领域
本发明涉及半导体技术领域，具体涉及一种极性氧化镓极化异质结HEMT器件及其制备方法。
背景技术
氧化镓(Ga2O3)材料作为一种新兴的超宽带隙半导体材料，最常见的晶体结构包括α、β、γ、δ、ε和过渡态的κ相，能带带隙达到4.8～5.2eV，击穿电场高达8MV/cm。其中最稳定的结构为β相，其次为ε相(转换温度达870℃)，其他三种异构体的转换温度低于600℃。
β相Ga2O3以其稳定性被应用的最广，由于β相为非极性相，不能通过自发极化在异质结处产生高浓度的2DEG，只能通过δ调制掺杂的方式产生，(不仅工艺难度较大，其沟道的限域性和迁移率也不如极化异质结)。尽管其迁移率不如GaAs和GaN，但结合材料的高临界击穿电场，其饱和漂移速度也达到了1.8～2×107cm/s，超过了GaAs的1.2×107cm/s，与GaN的2.5×107cm/s相当。
在高耐压、强辐照的工作环境，GaAs由于禁带宽度窄、临界击穿场强低而限制器件的耐压和抗辐照能力；GaN由于异质衬底外延缺陷密度大，带隙中缺陷能级较多，不仅会导致电流崩塌，还会影响器件的耐压特性和抗辐照特性。ε相Ga2O3为六方晶系的极性相，本身具有很强的自发极化(自发极化电荷高达2×1014cm-2，比GaN高出一个数量级)。
ε-Ga2O3极化异质结对2DEG浓度的大幅提升和对沟道迁移率的明显改善，结合其超宽禁带宽度和高临界击穿场强，使其在高耐压抗辐照的高频领域有着巨大的应用潜力，因此，本发明提出一种极性氧化镓极化异质结HEMT器件及其制备方法。
发明内容
基于上述表述，本发明提供了一种极性氧化镓极化异质结HEMT器件及其制备方法，以开发适用于同质衬底外延的、禁带宽度更大的极化异质结材料，降低材料缺陷密度，提高异质结沟道HEMT器件的电学性能和可靠性。
本发明解决上述技术问题的技术方案如下：
第一方面，本发明提供一种极性氧化镓极化异质结HEMT器件，包括：衬底、缓冲层、沟道层、势垒层、栅极、源极及漏极；
所述缓冲层设于所述衬底上，所述沟道层和所述势垒层依次设于所述缓冲层背离所述衬底的一侧，所述沟道层与所述势垒层界面存在2DEG；
所述栅极设于所述势垒层背离所述沟道层的一侧；
所述源极和所述漏极间隔布设、分别与所述沟道层和所述势垒层的两侧欧姆接触。
在上述技术方案的基础上，本发明还可以做如下改进。
进一步地，所述极性氧化镓极化异质结HEMT器件还包括第一接触层及第二接触层；
所述第一接触层和所述第二接触层设于所述缓冲层背离所述衬底的一侧，且间隔布设于所述势垒层的两侧；
所述源极设于所述第一接触层上，所述漏极设于所述第二接触层上。
进一步地，所述栅极为T型栅。
进一步地，所述衬底为掺Fe的ε-Ga2O3层、SiC层、GaN层、金刚石或蓝宝石。
进一步地，所述缓冲层为ε-Ga2O3层。
进一步地，所述沟道层为ε-Ga2O3层。
进一步地，所述势垒层为ε-(AlxGa1-x)2O3层，其中，0＜x＜1。
进一步地，所述第一接触层和所述第二接触层均为重掺杂N型Ga2O3层。
第二方面，本发明还提供一种用于制备如第一方面中任一项所述的极性氧化镓极化异质结HEMT器件的制备方法，包括：
在衬底上依次外延生长缓冲层、沟道层和势垒层；
在所述势垒层的上表面沉积再生长硬掩模；
将软掩模图案转移至所述硬掩模上，并进行干法刻蚀，得到源极区域和漏极区域；
在所述源极区域和所述漏极区域分别沉积金属电极，得到源极和漏极；
在源漏区域之间的所述势垒层的上表面一次曝光显影制作栅极。
在上述技术方案的基础上，本发明还可以做如下改进。
进一步地，所述得到源极区域和漏极区域之后，还包括：
在所述源极区域和所述漏极区域分别重掺杂N型Ga2O3，得到第一接触层和第二接触层；
采用缓冲氧化物刻蚀液去除所述硬掩模。
与现有技术相比，本申请的技术方案具有以下有益技术效果：
本发明提供的极性氧化镓极化异质结HEMT器件设置有衬底、缓冲层、沟道层、势垒层、栅极、源极及漏极；缓冲层设于衬底上，沟道层和势垒层依次设于缓冲层背离衬底的一侧，沟道层与势垒层的接触面存在2DEG；栅极设于势垒层背离沟道层的一侧；源极和漏极间隔布设、分别与沟道层和势垒层的两侧欧姆接触。即沟道层与势垒层能够构建形成异质结结构，通过自发极化和压电极化在异质结界面处中产生2DEG，降低导通电阻，通过源漏区域再生长的方式，保证沟道2DEG与源漏区域相连，有助于形成良好的欧姆接触。制备的极化异质结HEMT器件具有以下技术效果：
(1)提高耐压：对于GaAs和GaN，ε-Ga2O3的具有5eV的禁带宽度和8MV/cm临界击穿场强，有效提升了器件的耐压特性；
(2)提高迁移率：对于只能通过δ-Si调制掺杂形成2DEG沟道的非极性β-Ga2O3，极性ε-(AlxGa1-x)2O3/Ga2O3异质结沟道的限域性和迁移率具有明显提升。
(3)降低电流崩塌：对于异质衬底外延的GaN HEMT，ε-Ga2O3可以选用同质衬底进行异质结外延，小的缺陷密度有效改善电流崩塌现象。
(4)提升抗辐照：对于GaAs禁带宽度小和GaN缺陷能级多，ε-Ga2O3不仅禁带宽度大，而且同质外延缺陷密度小，在抗辐照方面有显著优势。
(5)增大输出功率：极性ε-(AlxGa1-x)2O3/Ga2O3异质结较高的沟道迁移率，结合材料高达8MV/cm的临界击穿场强，可以应用于高压大电流的工作场景，产生高输出功率。
(6)降低材料结构复杂度：对于δ调制掺杂，ε-(AlxGa1-x)2O3/Ga2O3异质通过极化在结界面处产生2DEG，仅需要沟道层和势垒层，而不需要故意掺杂的δ-Si调制层，以此降低材料结构的复杂度。
因此，制备的异质结HEMT器件不需要通过δ调制掺杂产生，不仅结构更加简单，而且提高了沟道的限域性和迁移率，能够有效提高器件性能，及工作的稳定性和可靠性。
附图说明
图1为本发明实施例一提供的极性氧化镓极化异质结HEMT器件的结构示意图；
图2为本发明实施例二提供的极性氧化镓极化异质结HEMT器件的结构示意图；
图3为本发明实施例三提供的制备极性氧化镓极化异质结HEMT器件的制备方法流程图；
附图标记：
1、衬底；2、缓冲层；3、沟道层；4、势垒层；5、栅极；6、源极；7、漏极；8、2DEG；9、第一接触层；10、第二接触层。
具体实施方式
为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的实施例。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使本申请的公开内容更加透彻全面。
缩略语和关键术语定义：
Ga2O3：Gallium Oxide，氧化镓
GaN：Gallium Nitrogen，氮化镓
GaAs：gallium arsenide，砷化镓
HEMT：High Electron Mobility Transistor，高电子迁移率晶体管
SiC：silicon carbide，碳化硅
2DEG：two dimensional electron gas，二维电子气
AlGaN：aluminum gallium nitride，铝镓氮
AlN：aluminum nitirde，氮化铝
(AlxGa1-x)2O3：aluminum gallium nitride，铝镓氮
在现有技术中，常规方式为基于β相(AlxGa1-x)2O3/Ga2O3异质结的HEMT，通过δ调制掺杂在沟道层产生2DEG。其存在的缺陷是：1、外延结构复杂，材料生长难度大，δ调制掺杂层所需要的掺杂较高；2、沟道限域性差，沟道迁移率低。亟待解决的问题是优化异质结外延材料的结构复杂度，改善异质结外延层的材料生长难度。
或，为GaN极化异质结HEMT，通过增加自发极化和压电极化在异质结界面处产生2DEG。其存在的缺陷是1、同质衬底外延尺寸小，价格高，不适合产业化推广；2、异质衬底外延缺陷密度大，降低电子迁移率，增加导通电阻；3、缺陷能级对电子的俘获不仅会导致严重的电流崩塌，还会降低器件的耐压特性和抗辐照特性，严重影响器件工作的可靠性。亟待解决的问题是开发适用于同质衬底外延的、禁带宽度更大的极化异质结材料，以降低材料缺陷密度，从而提高异质结沟道HEMT器件的电学性能和可靠性。
基于此，本发明提供了一种极性氧化镓极化异质结HEMT器件，下面结合附图和实施例对本发明的实施方式作进一步详细描述，以下实施例用于说明本发明，但不能用来限制本发明的范围。
实施例一
如图1所示，本实施例提供的极性氧化镓极化异质结HEMT器件由衬底1、缓冲层2、沟道层3、势垒层4、栅极5、源极6及漏极7组成。
缓冲层2设于衬底1上，沟道层3和势垒层4依次设于缓冲层2背离衬底1的一侧，沟道层3与势垒层4界面存在2DEG8。
栅极5设于势垒层4背离沟道层3的一侧。
源极6和漏极7间隔布设、分别与沟道层3和势垒层4的两侧欧姆接触。
具体地，衬底1的选用包括但不限于：掺Fe的ε-Ga2O3层、SiC层、GaN层、金刚石和蓝宝石等各类高阻衬底，本实施例以掺Fe的ε-Ga2O3层衬底作为示例。
通过MOCVD(金属有机化学气相沉积)或MBE(分子束外延)方式依次生长缓冲层2、沟道层3和势垒层4，其中，缓冲层2可采用非故意掺杂厚度为T＝100nm的ε-Ga2O3结构，沟道的基本结构由沟道层3和势垒层4组成，其中沟道层3采用非故意掺杂厚度为T1＝30nm的ε-Ga2O3，势垒层4采用非故意掺杂厚度T2＝25nm的ε-(AlxGa1-x)2O3(其中x≠0)，0＜x＜1，形成ε-(AlxGa1-x)2O3/ε-Ga2O3异质结结构。
该结构类似于AlGaN/GaN异质结，通过自发极化和压电极化在异质结界面处产生高浓度的2DEG，相较于现有技术，该结构是转变2DEG沟道的产生机制，通过极化在异质结界面处形成2DEG8，且开发出了适用于同质衬底外延的、禁带宽度更大的极化异质结材料，以降低材料缺陷密度，从而提高异质结沟道HEMT器件的电学性能和可靠性。此外，还可以通过选用同质衬底提升材料质量，降低缺陷，提高电子迁移率。
进一步地，为了实现源极6及漏极7的制作，如图1所示，极性氧化镓极化异质结HEMT器件还包括第一接触层9及第二接触层10；第一接触层9和第二接触层10设于缓冲层2背离衬底1的一侧，且间隔布设于势垒层4的两侧；源极6设于第一接触层9上，漏极7设于第二接触层10上。
其中，第一接触层9和第二接触层10均为重掺杂N型Ga2O层。第一接触层9和第二接触层10均由二次外延得到，源极6和漏极7可以通过电子束蒸发或磁控溅射沉积金属获得。
此外，栅极5设于势垒层4的上表面，且该栅极5为T型栅，在实际操作中，可通过一次曝光一次显影技术形成T型栅电极光刻形貌，利用电子束蒸发或磁控溅射进行栅极金属的沉积，以得到栅极5，从而得到如图1所示的器件。
具体地，本发明实施例提供的极性氧化镓极化异质结HEMT器件设置有衬底1、缓冲层2、沟道层3、势垒层4、栅极5、源极6及漏极7；沟道层3与势垒层4能够构建形成异质结结构，通过自发极化和压电极化在异质结界面处中产生2DEG，降低导通电阻，通过源漏区域再生长的方式，保证沟道2DEG与源漏区域相连，有助于形成良好的欧姆接触。
制备的极化异质结HEMT器件具有以下技术效果：
(1)提高耐压：对于GaAs和GaN，ε-Ga2O3的具有5eV的禁带宽度和8MV/cm临界击穿场强，有效提升了器件的耐压特性；
(2)提高迁移率：对于只能通过δ-Si调制掺杂形成2DEG沟道的非极性β-Ga2O3，极性ε-(AlxGa1-x)2O3/Ga2O3异质结沟道的限域性和迁移率具有明显提升。
(3)降低电流崩塌：对于异质衬底外延的GaN HEMT，ε-Ga2O3可以选用同质衬底进行异质结外延，小的缺陷密度有效改善电流崩塌现象。
(4)提升抗辐照：对于GaAs禁带宽度小和GaN缺陷能级多，ε-Ga2O3不仅禁带宽度大，而且同质外延缺陷密度小，在抗辐照方面有显著优势。
(5)增大输出功率：极性ε-(AlxGa1-x)2O3/Ga2O3异质结较高的沟道迁移率，结合材料高达8MV/cm的临界击穿场强，可以应用于高压大电流的工作场景，产生高输出功率。
(6)降低材料结构复杂度：对于δ调制掺杂，ε-(AlxGa1-x)2O3/Ga2O3异质通过极化在结界面处产生2DEG，仅需要沟道层和势垒层，而不需要故意掺杂的δ-Si调制层，以此降低材料结构的复杂度。
因此，制备的异质结HEMT器件不需要通过δ调制掺杂产生，不仅结构更加简单，而且提高了沟道的限域性和迁移率，能够有效提高器件性能的稳定性和可靠性。
实施例二
在上述实施例一的基础上，如图2所示，与实施例一的区别在于：不必设置第一接触层和第二接触层，即在源漏凹槽欧姆连接金属电极，具体地，由于沟道层数较少，源漏再生长所需要的刻蚀深度较浅，对晶片平整度影响不大时，可以源漏区域再生长刻蚀完成后，从而省略再生长二次外延，采用直接沉积欧姆金属的方式，使2DEG直接与侧壁金属接触，经退火形成凹槽金属欧姆电极。
该实施例同样具备实施例一的所有有益效果，此处不再赘述。
实施例三
本发明实施例还提供一种用于制备实施例一介绍的极性氧化镓极化异质结HEMT器件的制备方法，包括：
在衬底上依次外延生长缓冲层、沟道层和势垒层。
在势垒层的上表面沉积再生长硬掩模。
将软掩模图案转移至硬掩模上，并进行干法刻蚀，得到源极区域和漏极区域。
在源极区域和漏极区域分别重掺杂N型Ga2O3，得到第一接触层和第二接触层，采用缓冲氧化物刻蚀液去除硬掩模。
在源极区域和漏极区域分别沉积金属电极，得到源极和漏极。
在源漏区域之间的势垒层的上表面一次曝光显影制作栅极。
如图3所示，具体包括：
步骤S1：制备外延衬底。
步骤S101：在衬底上外延生长缓冲层；
步骤S102：在缓冲层依次生长沟道层和势垒层。
具体地，在掺Fe的ε-Ga2O3衬底上外延生长非故意掺杂的ε-Ga2O3缓冲层，在缓冲层上通过MOCVD或MBE方式生长沟道层和势垒层，沟道层采用非故意掺杂的ε-Ga2O3，势垒层采用非故意掺杂的ε-(AlxGa1-x)2O3(其中x≠0)，沟道层和势垒层能够形成异质结结构，通过自发极化和压电极化在异质结界面处产生高浓度的2DEG，此外还可以通过选用同质衬底提升材料质量，降低缺陷，提高电子迁移率。
步骤S2：再生长硬掩模溅射。
具体地，为保证沟道2DEG与源漏电极良好接触，可以选择采用选区刻蚀和再生长的方式制作源漏电极。由于Ga2O3在Cl基ICP刻蚀中与光刻胶的刻蚀选择比(Ga2O3：光刻胶)较小，并且高功率长时间刻蚀有煳胶的风险，软掩模难以满足刻蚀需求，因此采用硬掩模，硬掩模包括但不限于各类介质层及金属掩模，例如SiO2、SiN、Ni等，本实施例中选择SiO2硬掩模作为掩模层。
步骤S3：再生长区域刻蚀。
具体地，经过光刻和刻蚀，将软掩模图案转移到硬掩模上，随后利用含Cl基的等离子体进行干法刻蚀，刻蚀终止在底端缓冲层结构中，以保证高掺杂的再生长可以与异质结沟道的2DEG接触。
步骤S4：源漏区域再生长。
具体地，利用MBE进行刻蚀区再生长，生长出重掺杂N型Ga2O接触层，即第一接触层和第二接触层，随后采用BOE溶液去除SiO2掩模。
步骤S5：制作源极和漏极。
具体地，完成二次外延后，利用电子束蒸发或磁控溅射沉积源漏金属电极，金属体系以常用Ti/Al/Ni/Au为例。
在实际操作中，如果再生长掺杂浓度不够高，不能直接形成良好的欧姆接触，还可以通过退火来进行改善，退火温度可采用400～600℃，退火氛围为氮气，退火时间30～60s。
步骤S6：制作栅极。
具体地，采用电子束光刻机进行栅电极光刻，选用PMMA系列电子光刻胶，进行三次匀胶，通过改变烘胶温度改变光刻胶的灵敏度和分辨率，并搭配合适的曝光区域和曝光剂量，使得复合层光刻胶在一次曝光一次显影后，形成T型栅电极光刻形貌。
之后利用电子束蒸发或磁控溅射进行栅极金属的沉积，金属体系可选用但不限于Ni/Au组合。栅极沉积完成后进行剥离，最终完成器件的制作。
由于该制备方法是用于制备极性氧化镓极化异质结HEMT器件的，因此极性氧化镓极化异质结HEMT器件具有的有益效果同样适用于该制备方法，对于其有益效果可参照实施例一，此处不作加以赘述。
实施例四
在上述实施例三的基础上，与实施例四的区别在于：在再生长区域刻蚀软掩模。
具体地，再生长区域的刻蚀深度在软掩模的耐受范围内，可以选用软掩模的方式进行刻蚀，刻蚀完成后洗胶，进行全片再生长后，通过刻蚀的方式去掉源漏之间的二次外延层。
本说明书的描述中，参考术语“具体示例”或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明实施例的至少一个实施例或示例中。在本说明书中，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。
Claims (10)
1.一种极性氧化镓极化异质结HEMT器件，其特征在于，包括：衬底、缓冲层、沟道层、势垒层、栅极、源极及漏极；
所述缓冲层设于所述衬底上，所述沟道层和所述势垒层依次设于所述缓冲层背离所述衬底的一侧，所述沟道层与所述势垒层界面存在2DEG；
所述栅极设于所述势垒层背离所述沟道层的一侧；
所述源极和所述漏极间隔布设、分别与所述沟道层和所述势垒层的两侧欧姆接触。
2.根据权利要求1所述的极性氧化镓极化异质结HEMT器件，其特征在于，所述极性氧化镓极化异质结HEMT器件还包括第一接触层及第二接触层；
所述第一接触层和所述第二接触层设于所述缓冲层背离所述衬底的一侧，且间隔布设于所述势垒层的两侧；
所述源极设于所述第一接触层上，所述漏极设于所述第二接触层上。
3.根据权利要求1所述的极性氧化镓极化异质结HEMT器件，其特征在于，所述栅极为T型栅。
4.根据权利要求1所述的极性氧化镓极化异质结HEMT器件，其特征在于，所述衬底为掺Fe的ε-Ga2O3层、SiC层、GaN层、金刚石或蓝宝石。
5.根据权利要求4所述的极性氧化镓极化异质结HEMT器件，其特征在于，所述缓冲层为ε-Ga2O3层。
6.根据权利要求5所述的极性氧化镓极化异质结HEMT器件，其特征在于，所述沟道层为ε-Ga2O3层。
7.根据权利要求6所述的极性氧化镓极化异质结HEMT器件，其特征在于，所述势垒层为ε-(AlxGa1-x)2O3层，其中，0＜x＜1。
8.根据权利要求2所述的极性氧化镓极化异质结HEMT器件，其特征在于，所述第一接触层和所述第二接触层均为重掺杂N型Ga2O3层。
9.一种用于制备如权利要求1至8任一项所述的极性氧化镓极化异质结HEMT器件的制备方法，其特征在于，包括：
在衬底上依次外延生长缓冲层、沟道层和势垒层；
在所述势垒层的上表面沉积再生长硬掩模；
将软掩模图案转移至所述硬掩模上，并进行干法刻蚀，得到源极区域和漏极区域；
在所述源极区域和所述漏极区域分别沉积金属电极，得到源极和漏极；
在源漏区域之间的所述势垒层的上表面一次曝光显影制作栅极。
10.根据权利要求9所述的制备方法，其特征在于，所述得到源极区域和漏极区域之后，还包括：
在所述源极区域和所述漏极区域分别重掺杂N型Ga2O3，得到第一接触层和第二接触层；
采用缓冲氧化物刻蚀液去除所述硬掩模。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310794388.6A CN116884999A (zh) | 2023-06-29 | 2023-06-29 | 一种极性氧化镓极化异质结hemt器件及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310794388.6A CN116884999A (zh) | 2023-06-29 | 2023-06-29 | 一种极性氧化镓极化异质结hemt器件及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116884999A true CN116884999A (zh) | 2023-10-13 |
Family
ID=88265505
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310794388.6A Pending CN116884999A (zh) | 2023-06-29 | 2023-06-29 | 一种极性氧化镓极化异质结hemt器件及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116884999A (zh) |
-
2023
- 2023-06-29 CN CN202310794388.6A patent/CN116884999A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101252088B (zh) | 一种增强型A1GaN/GaN HEMT器件的实现方法 | |
| US20110227093A1 (en) | Field effect transistor and method of manufacturing the same | |
| CN108780811B (zh) | 层结构竖直场效应晶体管及其制造方法 | |
| KR102080745B1 (ko) | 질화물 반도체 소자 및 그 제조 방법 | |
| WO2004008495A2 (en) | Nitride-based transistors and methods of fabrication thereof using non-etched contact recesses | |
| EP1805790A2 (en) | Hemt device and method of making | |
| CN109037326B (zh) | 一种具有p型埋层结构的增强型hemt器件及其制备方法 | |
| CN109950323B (zh) | 极化超结的ⅲ族氮化物二极管器件及其制作方法 | |
| CN114899227A (zh) | 一种增强型氮化镓基晶体管及其制备方法 | |
| CN210429824U (zh) | 一种增强型AlN/AlGaN/GaN HEMT器件 | |
| US9691890B2 (en) | Compound semiconductor device and manufacturing method thereof | |
| CN113555429B (zh) | 高击穿电压和低导通电阻的常开hfet器件及其制备方法 | |
| TWI523148B (zh) | 提升高電子遷移率電晶體元件崩潰電壓的方法 | |
| JP4228250B2 (ja) | 化合物半導体装置 | |
| CN116884999A (zh) | 一种极性氧化镓极化异质结hemt器件及其制备方法 | |
| CN114361121A (zh) | 一种带有p-SnO栅帽层的新型金刚石基垂直GaN-HEMT器件及其制备方法 | |
| CN112420827A (zh) | N面GaN HEMT器件及其制作方法 | |
| CN111211176A (zh) | 一种氮化镓基异质结集成器件结构及制造方法 | |
| KR20140131167A (ko) | 질화물 반도체 소자 및 그 제조 방법 | |
| TWI832676B (zh) | 高電子遷移率電晶體之製造方法 | |
| CN216749909U (zh) | 一种集成多工作模式的GaN半导体器件 | |
| CN117038711A (zh) | 极性氧化镓极化异质结多沟道Fin-HEMT器件及其制备方法 | |
| CN116936359A (zh) | 具有阻挡层的p-GaN栅HEMT器件及其制备方法 | |
| CN117542886A (zh) | 一种强极化异质结Fin-HEMT器件及制备方法 | |
| CN117012811A (zh) | 一种氧化镓非极化异质结多沟道Fin-HEMT器件及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |