CN103140921A - 探卡及其制造方法 - Google Patents

探卡及其制造方法 Download PDF

Info

Publication number
CN103140921A
CN103140921A CN2011800479383A CN201180047938A CN103140921A CN 103140921 A CN103140921 A CN 103140921A CN 2011800479383 A CN2011800479383 A CN 2011800479383A CN 201180047938 A CN201180047938 A CN 201180047938A CN 103140921 A CN103140921 A CN 103140921A
Authority
CN
China
Prior art keywords
cell
contact probe
exploration card
layer
peristome
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011800479383A
Other languages
English (en)
Other versions
CN103140921B (zh
Inventor
李学珠
金正烨
朴准夹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Korea Institute of Machinery and Materials KIMM
Original Assignee
Korea Institute of Machinery and Materials KIMM
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Korea Institute of Machinery and Materials KIMM filed Critical Korea Institute of Machinery and Materials KIMM
Publication of CN103140921A publication Critical patent/CN103140921A/zh
Application granted granted Critical
Publication of CN103140921B publication Critical patent/CN103140921B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/073Multiple probes
    • G01R1/07307Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/073Multiple probes
    • G01R1/07307Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07364Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch
    • G01R1/07378Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch using an intermediate adapter, e.g. space transformers
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R3/00Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126Assembling bases

Abstract

本发明涉及探卡,其包括包含了焊盘区域和接触式探头区域的多个单元板、形成在焊盘区域中的多个电极焊盘、形成在接触式探头区域中的多个接触式探头、以及将电极焊盘和接触式探头电连接在一起的多个布线层。多个单元板形被成为具有不同的尺寸,并被对齐和堆叠,使得每个单元板的焊盘区域被露出。

Description

探卡及其制造方法
技术领域
本发明涉及探卡,更具体地涉及包括高度密集排列多个接触式探头用于检测高度集成的半导体芯片的检测电路的探卡及其制造方法。
背景技术
通常,制造的半导体芯片在封装前和封装后实施电检测,且根据封装前的检测结果,封装好的产品,并丢弃不良产品。电连接嵌入测量设备的测试器和半导体芯片的电极焊盘的探卡被用于电检测。
与半导体芯片的每个电极焊盘接触以与每个电极焊盘电连接的多个接触式探头从探卡突出。每个接触式探头与探卡的电极焊盘通过配线层相连接,以及多个电极焊盘被与测试器相连接,以接收从测试器进行检测所需的电信号。
近年来,随着半导体技术的发展,具有多个电极焊盘的半导体芯片形成在单独的圆晶上。其结果是,在电检测期间,由圆晶单元执行测试,被测试的半导体芯片和电极焊盘的数量被增加,并且相应地,探卡中包括的接触式探头的数量需要被增加。
然而,由于制造工艺,很难形成足以在一张探卡中通过一个过程测试圆晶上的所有的芯片的多个接触式探头。因此,在相关技术中,大面积圆晶的要被测试的区域被分成多个单位区域,并且测试方法被按顺序地施加到相应的单位区域。然而,在这种情况下,也存在缺点,因为测试过程变得复杂并需要很多的时间进行测试。
发明内容
技术问题
本发明致力于提供探卡和其制造方法,其具有的优势是,减少接触式探头之间的间距,并增加接触式探头的数量以通过一个测试过程来关于大面积圆晶检测所有的半导体芯片。
技术解决方案
本发明的示例性实施方案提供了探卡,包括:多个单元板,其包括焊盘区域和接触式探头区域;在焊盘区域中形成的多个电极焊盘;在接触式探头区域中形成的多个接触式探头;以及电连接电极焊盘和接触式探头的多个配线层。多个单元板具有不同的尺寸,并被排列和层叠以便露出每个单元板的所有的焊盘区域。
接触式探头区域可以具有相同的宽度,以及多个接触式探头与多个单元板具有相同的数量。多个单元板可以被排列为使得多个接触式探头在每个单元板的厚度方向上被排成一列。
所述单元板可在与相邻单元板的所述接触式探头相对的背面上形成有凹部。多个单元板可以另外包括位于凹部上的绝缘层和位于绝缘层上的并由导体材料所制成的润滑层。
在另一方面,多个单元板还可包括与相邻单元板相对的背面上形成的绝缘层和位于所述多个接触式探头之间的侧壁。
多个单元板可另外包括检测电路,以及配线层可位于电极焊盘和检测电路之间以及检测电路和接触式探头之间。
本发明的另外的实施方案提供了探卡,其包括:i)多个单元板,其包括焊盘区域和接触式探头区域,并具有不同的尺寸,其中接触式探头区域相互重叠,并被排列和层叠为使得露出所有的焊盘区域;ii)多个形成在焊盘区域中的电极焊盘;ⅲ)形成在接触式探头区域中的多个接触式探头;和iv)电连接电极焊盘和接触式探头的多个配线层。在多个单元板中,焊盘区域在第一方向上相对的两边上被形成;以及接触式探头区域在与第一方向垂直的第二方向上相对的两个边中的任一边上被形成。
多个单元板可以包括第一单元板和接触第一单元板的第二单元板,以及第二单元板的尺寸可以等于通过将两个焊盘区域的尺寸加到第一单元板的尺寸而获得的尺寸总和。
在多个单元板中,焊盘区域可以在第二方向上相对的两个边中的另一个边上被另外形成。在这种情况下,第二单元板的尺寸可以等于通过将三个焊盘区域的尺寸加到第一单元板的尺寸而获得的尺寸总和。
探卡还包括整体固定多个单元板的固定构件。固定构件至少可包括由穿过多个单元板的两个螺栓和分别与螺栓缔结的螺母构成的组装件以及位于多个单元板之间的粘合层中的一个。
探卡还可以包括位于多个单元板中的顶部单元板的外部的第一保护板、以及位于多个单元板的底部单元板的外侧的第二保护板。第一保护板和第二保护板也可以由固定构件整体地固定到多个单元板。
第一保护板可以具有比顶部单元板更小的尺寸,并且第二保护板可具有与底部单元板相同的尺寸。第一保护板和第二保护板可能比每个单元板具有更大的尺寸。
多个电极焊盘可以被排列在第二方向上,多个接触式探头被排列在第一方向上,以及配线层可以包括接触电极焊盘的第一水平部、接触所述接触式探头的第二水平部、以及连接第一水平部和第二水平部的连接部。
第一水平部和第二水平部可以平行于第一方向,连接部可以平行于第二方向或在第二方向上被置为倾斜。第一水平部的间距可能会大于第二水平部的间距,以及连接部的间距可以等于第二水平部的间距或被设置为第一水平部的间距和第二水平部的间距之间的中间值。
第二水平部可以具有不同的长度,第二水平部的端部可以在第二方向上具有不同的高度,而多个接触式探头可以与相邻的接触式探头具有不同的长度。
本发明的另一个实施方案提供了探卡的制造方法,其包括:在电路板上形成电极焊盘的第一层、配线层和基层;在电路板上形成牺牲层,该牺牲层具有露出第一层的第一开口部和露出部分的基层的第二开口部;通过将导电材料填入第一开口部和第二开口部中,形成电极焊盘的第二层和接触式探头的突起;在牺牲层上形成成型层,该成型层具有露出第二层的第三开口部和对应于接触式探头的形状的第四开口部;通过将导电材料填入第三开口部和第四开口部,形成电极焊盘的第三层和接触式探头的柱部以及前端;通过上述步骤层叠和组装多个单元板;以及通过移除部分电路板和成型层,在整个前端和部分柱部伸出电路板的外侧之后,移除接触式探头下面的牺牲层。
牺牲层可以由绝缘材料制成,并且第二开口部可形成于接触所述配线层的所述基层的端部。
探卡的制造方法还可以包括在形成接触式探头的柱部和前端之后通过在成型层中形成第五开口部,露出部分的牺牲层。第五开口部可以在柱部的左侧和右侧逐个地形成,并在前端的左侧和右侧逐个地形成。
探卡的制造方法还可以包括在形成第五开口部之后,在与电路板的背侧的接触式探头对应的位置上形成凹部和绝缘层,并通过在绝缘层上涂覆导电材料形成润滑层。
另一方面,探卡的制造方法可包括在单元板的背面上形成绝缘层和形成第五开口部之后,在成型层之上的接触式探头之间形成侧壁。成型层和侧壁可以由光刻胶材料制成。
探卡的制造方法可以另外包括在层叠多个单元板之前,形成至少两个穿过电路板和成型层的贯穿孔。至少两个贯穿孔可以关于多个单元板在相同的位置具有相同的尺寸。
当组装多个单元板时,第一保护板可被设在顶部单元板的外侧,以及第二保护板可以被设在底部单元板的外侧。多个单元板和第一和第二保护板可以在层叠多个单元板之后通过使用固定构件被整体地固定。
基层被形成为与所述电路板的所述端部具有一段距离,在形成接触式探头的柱部和前端之后,在所述电路板和所述成型层围绕整个所述前端和部分所述柱部的第六开口部被形成。另外,电路板和成型层可以在多个单元板组装后沿平行于面对突起的第六开口部的一侧的切割线被切割。
电路板可以具有400μm或更厚的初始厚度,以及相邻单元板可在多个单元板组装前,通过在电路板的背面中心形成间隙和绝缘层而使相邻于所述间隙的单元板可以插入。
可以在固定多个单元板之后,通过切割电路板和成型层的边缘,使部分所述接触式探头突出到所述电路板的外部,以及对于接触所述电极焊盘的所述电路板的边缘,多个单元板可以被顺序地切割,使得相对于顶部单元板的切割线,相邻单元板的切割线位于更外侧。
有利的效果
根据本发明的实施方案,在探卡中,通过增加单元板的数目而不是增加设置在一个单元板中的接触式探头的数量,由于制造工艺,接触式探头的数量可以没有困难地有效增加。另外,由于不需要根据接触式探头的数量的增加来减小电极焊盘的间距,制程范围可在探卡的制造过程中被保证,以及探卡可以很容易地对应于已知的商业化的测试器的电极间距,同时,改变或修改的测试器的操作可以被最小化。
附图说明
图1是示出根据本发明的第一示例性实施方案的探卡的透视图。
图2是图1中所示的探卡的底视图。
图3是图1中示出的探头防护件的第一单元板的透视图。
图4是示出根据本发明的第二示例性实施方案的探卡的透视图。
图5至14是示出根据本发明的探卡的第一制造方法的工序图。
图15和16是示出根据本发明的探卡的第二制造方法的工序图。
图17和18是示出根据本发明的探卡的第三制造方法的工序图。
本发明的实施方式
本发明将被参照附图更充分地在下面描述,附图中示出了本发明的示例性实施方案。正如本领域的技术人员将认识到地,所描述的实施方案可以以各种不同的方式修改,所有的修改没有脱离本发明的精神或范围。
图1是示出根据本发明的第一示例性实施方案的探卡的透视图,以及图2是图1中所示的探卡的底视图。
参照图1和2,第一示例性实施方案中的探卡100的结构为:在该结构中具有不同尺寸的多个单元板11至15被层叠。在图1和2中,五个单元板作为示例被示出,但单元板的数量并不限定于所示的例子,且可以进行各种修改。
在每个单元板11到15中,形成有多个电极焊盘20、多个接触式探头30、和多个配线层40。此外,电路(未示出)具有各种功能,如检测功能,例如,检测电路可以设在每个单元板11到15的中心。因此,探卡100具有与检验电路集成的结构。
电极焊盘20是与嵌入有测量设备的测试器电连接的部分,接触式探头30是与半导体芯片的电极焊盘接触的部分,半导体芯片是与电极焊盘要电连接的检测目标。为此,接触式探头30被置成从单元板11到15向外突出。电极焊盘20和接触式探头30具有相同数量,以及每个配线层40被形成在电极焊盘20和接触式探头30之间,以一对一地连接电极焊盘20和接触式探头30。此外,每个配线层40形成在电极焊盘20和电路之间,以连接电极焊盘20和电路,并形成在电路和接触式探头30之间,以连接电路和接触式探头30。
每个单元板11至15可具有四边形,例如矩形。此外,单元板11至15中的每个包括两个焊盘区域PA和至少一个接触式探头区域CA。焊盘区域PA意味着布置有多个电极焊盘20的区域,以及接触式探头区域CA意味着布置有多个接触式探头30的区域。
两个焊盘区域PA在第一方向(图的x轴方向)上被置于相互面对的单元板11到15的两侧。接触式探头区域CA在第二方向(图的y轴方向)上被置于相互面对的单元板11到15的两侧。第一方向和第二方向是相互垂直的。在图1中,接触式探头区域CA被至于单元板11到15的每一个的下部中心,但接触式探头区域CA的数量并不限定于图示的例子,且也可以设置为多个。
多个单元板11至15可包括具有相同宽度的接触式探头区域CA和具有相同数量的接触式探头30。另外,多个单元板11至15被排列成使得所述多个接触式探头30在每个单元板11到15的厚度方向(z轴方向上的图纸的)上被成排地布置。
因此,在探头防护件100中,接触式探头30的数量按照单元板11到15的数量加倍增长,接触式探头30的增加的数量没有被分散,而是在预定区域被集中为以高密度排列。也就是说,当多个单元板11至15被层叠时,接触式探头区域CA的位置在单元板11到15的厚度方向相互一致,并作为结果,如在图2中所示,多个接触式探头30可以是高密集地排列在具有预定的水平宽度和预定的垂直宽度的区域中。
因此,在探卡100中,通过增加单元板11到15的数量而不是增加设在一个单元板中的接触式探头的数量,由于制造工艺,接触式探头30的数量可以没有困难地有效提高。
在这种情况下,多个单元板11到15可以包括具有相同的宽度的焊盘区域PA,并且在多个单元板11到15中彼此相邻的两个单元板可以按照两个焊盘区域PA在尺寸上具有差异。
即,在图1和2中,具有最小的尺寸的单元板是第一单元板11,以及相邻第一单元板11的单元板是第二单元板12,第二单元板12的尺寸等于通过将两个焊盘区域PA的尺寸加到第一单元板11的尺寸所获得的尺寸大小。
换句话说,第二单元板12形成的形状为,中心的宽度被延伸,使得两个焊盘区域PA之间的距离等于第一单元板11的整个宽度(关于x轴方向)。相应地,第二单元板12的焊盘区域PA与第一单元板11不重叠,但被放置成突出到第一单元板11的外部。
单元板11到15的宽度的延伸、以及因此的焊盘区域PA的突起结构同样地被施加到接触第二单元板12的第三单元板13、接触第三单元板13的第四单元板14、以及接触第四单元板14的第五单元板14。
因此,在所有的多个单元板11至15中,每个单元板11到15的焊盘区域PA没有与相邻单元板重叠,但被放置成突出到相邻单元板的外部。相应地,所有的单元板11至15的电极焊盘20被露出到外面,以与测试器电连接。
如上所述,每个单元板11至15中焊盘区域PA分成两个,并且同时,多个焊盘区域PA顺序地扩展,并作为结果,即使电极焊盘20的数量由于接触式探头30的数量增加而增加,电极焊盘20的间距(电极焊盘的中心之间的距离)也可以在很大程度上被保证。
也就是说,基于图1,由于电极焊盘20在第二方向(x轴方向)上和第一方向(y轴方向)上被彼此分开,在探卡100中,增加的电极焊盘20可广泛地分布在第一方向和第二方向上。
相应地,由于电极焊盘20的间距并不需要根据接触式探头30的数量的增加而减少,可以在制造探卡100的期间确保制程范围,以及探卡100可以很容易地对应到公知的商业化的测试器的电极间距,同时改变或修改的测试器的操作可以被最小化。
图3是图1中示出的探头防护件的第一单元板的透视图。
参照图3,由于焊盘区域PA被分为两个,多个电极焊盘20、多个配线层40,和多个接触式探头30可具有双侧对称。这里,双侧的方向是与第一方向(x轴方向)一致的方向。
接触式探头30包括在端部接触配线层40处的具有预定厚度的突起31。作为结果,接触式探头30由突起31的厚度与第一单元板11的表面分开。另外,由于接触式探头30需要接触半导体芯片的电极焊盘,部分的接触式探头30在第二方向上(y轴方向)从第一单元板11的端部突出到外部。
配线层40被形成来一对一地连接排列在第二方向(y轴方向)上的电极焊盘20和排列在第一方向(x轴方向)上的接触式探头30。为此,可以按照第一水平部41接触电极焊盘20、第二水平部42接触接触式探头30、且连接部43连接第一水平部41和第二水平部42,来配置配线层40。第一水平部41和第二水平部42平行于第一方向(x轴方向),并连接部43可以是平行于第二方向(y轴方向),或以预定的斜率被倾斜地放置。
第一水平部41的间距大于第二水平部42的间距。另外,连接部43的间距可以被设置为等于第二水平部42的间距,或被设置为第一水平部41的间距和第二水平部42的间距之间的中间值。在图3中,连接部43的间距被设定为第一水平部41的间距和第二水平部42的间距之间的中间值的情况被作为例子示出。
在这种情况下,相对于从被设置在任何一个焊盘区域PA中的多个电极焊盘20延伸的多个配线层40,第二水平部42具有不同的长度,使得接触式探头30没有相互重叠。此外,第二水平部42的端部在第二方向(y轴方向)上具有不同的高度(或位置),并作为结果,多个接触式探头30具有不同的长度。
也就是说,由于接触半导体芯片的多个接触式探头30的端部的位置彼此相同,接触式探头30与相邻的接触式探头30的长度相差了第二水平部42的高度。
图3中,在位于多个接触式探头30中的最外侧的接触式探头30具有最大的长度的情况下,以及作为示例,示出的与接触式探头30连接的第二水平部42具有最小长度。然而,与此相反,位于多个接触式探头30的最外侧的接触式探头30可能具有最小的长度,以及与接触式探头30连接的第二水平部42可以具有最大的长度。
由于配线层40的结构,多个单元板11至15可平滑地将多个接触式探头30和具有不同间距的多个电极焊盘20相连接。
返回参照图2,第一示例性实施方案中的探卡100还可以包括位于第一单元板11的外部的作为顶部单元板的第一保护板21、和位于第五单元板15的外部的作为最下部单元板的第二保护板22。
第一保护板21比第一单元板11具有更小的尺寸,以露出第一单元板11的焊盘区域PA。第二保护板22可与第五单元板15具有相同的尺寸。第一和第二保护板21和22比每个单元板11到15具有更大的厚度,并由硬的和固体的材料制造,以在多个单元板11到15的外部覆盖和保护多个单元板11到15。
多个单元板11到15以及第一和第二保护板21和22被排列为整体地固定到固定构件50。固定构件50可以由穿过多个单元板11至15以及第一和第二保护板21和22的至少两个螺栓51以及与螺栓51耦合的螺母52的组装件来配置。在这种情况下,用于穿过螺栓的至少两个贯穿孔被形成在多个单元板11到15以及第一和第二保护板21和22中。
另一方面,固定构件50可以由位于第一保护板21和的第一单元板11之间的、位于多个单元板11至15之间的、和位于第五单元板15和第二保护板22之间的粘合层(未示出)配置。另一方面,固定构件50可以包括粘合层以及螺栓51和螺母52的组装件。
在图2中,由螺栓51和螺母52的组装件所配置的固定构件50被作为示例示出,但固定构件50并不限定于图示的示例中,能够整体地固定多个单元板11至15以及第一和第二保护板21和22的所有配置可以作为固定构件50被应用。
同时,在图1和3中所示,在每个单元板11至15形成的多个配线层40凸出到外部,但多个配线层40可以由成型层(未示出)覆盖。成型层将在探卡的制造方法中被详细描述。
图4是示出了根据本发明的第二示例性实施方案的探卡的透视图。
参照图4,第二示例性实施方案的探卡200与第一示例性实施方案的探卡100具有相同的配置,除非三个焊盘区域PA被形成在单元板11至16的每个中,以及由于三个焊盘区域PA,两个相邻单元板具有不同的尺寸。与第一示例性实施方案相同的构件使用相同的参考标号,并且将主要描述与第一示例性实施方案的差异。
在第二示例性实施方案的探卡200中,单元板11到16中的每个都包括焊盘区域PA,其形成在第一方向(x轴方向)上相互面对的两个侧面上和在第二方向(y轴方向)上面对接触式探头区域CA的一个侧面上。另外,多个电极焊盘20以预定的间距被排列在焊盘区域PA中。
两个相邻单元板中的大的单元板被形成为具有与通过将三个焊盘区域PA自身的尺寸加到小的单元板的尺寸而获得的尺寸相同的尺寸。相应的,形成在大单元板中的焊盘区域PA没有与小单元板重叠,但突出到小单元板的外侧。
在第二示例性实施方案的探卡200中,在单元板11到16的每个中包括三个焊盘区域PA,因为由于焊盘区域PA的延展而引起的电极焊盘20的间距和配线层40的间距可大于第一示例性实施方案中的那些,可以在探卡200的制造期间进一步确保制程范围。
同时,在图1至4中,接触式探头30具有预定宽度的形状被示意性地示出,但接触式探头30可以具有如下的可变刚性结构。
在下文中,将参照图5至18描述探卡的制造方法。
图5至14是示出了根据本发明的探卡的第一制造方法的工序图,图15和16是示出根据本发明的探卡的第二制造方法的工序图,图17和18是示出根据本发明的探卡的第三制造方法的工序图。
为了便于描述,图5至18示意性地示出了配线层和接触式探头的形状,以及实际上,配线层和接触式探头的形状被形成为与图1到4中所示的那些是相同的。另外,图5至13和15一起示出了探卡的平面图和截面图,以及截面图示出了平面图沿Ⅱ-Ⅱ线所采取的部分。
参照图5,通过在电路板60上形成导电层,来整体地形成电极焊盘的第一层201、配线层40、和基层61。基层61是在其中稍后形成接触式探头的突起的区域、和与接触式探头的柱部相重叠的区域。基层61与电路板60的端部相距预定的距离G。导电层由金属制成,例如,可以由金(Au)和钛(Ti)形成的层叠的层来形成。
参照图6,通过在电路板60上形成牺牲层62以覆盖第一层201、配线层40和基层61并图案化牺牲层62,来形成露出电极焊盘的第一层201的第一开口71以及露出部分的基层61的第二开口72。第二开口72被形成在接触配线层40的基层61的端部,并和稍后要形成的接触式探头的突起的位置相对应。牺牲层62由绝缘材料制成,并且例如可以由氧化硅制成。
参照图7,电极焊盘的第二层202和接触式探头的突起31是通过在牺牲层62的第一开口71和第二开口72中填充导电材料来形成。该导电材料可以包括金属材料,例如镍(Ni)。
参照图8,通过在整个电路板60上形成成型层63以覆盖牺牲层62并图案化所形成的成型层63,来形成露出电极焊盘的第二层202的第三开口73和与接触式探头的形状相对应的第四开口74。第四开口74露出突起31和牺牲层62,并具有对应于接触式探头的柱部和前端的形状。成型层63可以由光刻胶材料制成并用作形成接触式探头的模具。
参照图9,电极焊盘的第三层203和接触式探头30的柱部33和前端34是通过在成型层63的第三开口73和第四开口74中填充导电材料而形成的。导电材料可以包括金属材料,例如镍(Ni)。其结果是,电极焊盘20由第一层201、第二层202和第三层203所配置,以及接触式探头30由突起31、柱部33和前端34所配置。
参照图10,露出接触式探头30周围的牺牲层62的第五开口75通过将成型层63图案化来形成。第五开口75被逐个地形成在柱部33的左侧和右侧,并且可以逐个地形成在前端34的左侧和右侧。成型层63的第五开口75提供了额外的间隙,其中接触式探头30可以随后在接触式探头30的宽度方向和长度方向上变形。
参照图11,凹部64形成在电路板60的背侧的与接触式探头30相对应的位置上,并且绝缘层70形成在凹部64的表面上。另外,通过在绝缘层70上涂覆导电材料,形成润滑层65。润滑层65可以包括金(Au)。在层叠多个单元板时,凹部64面对相邻单元的接触式探头30,并提供额外的间隙,在其中接触式探头30可以在单元板的厚度方向上变形(参见图14)。
当柱部在使用中移动或接触相邻单元板的润滑层65时,接触式探头30接触相应的单元板的基层61。润滑层65包括与基层61相同的组件,使得接触式探头30和基材层61之间的摩擦与接触式探头30和润滑层65之间的摩擦是相同的。因此,润滑层65用于促进操作接触式探头30,并增加接触式探头30的寿命。
随后,通过电路板60和成型层63的至少两个贯穿孔66被形成。在图11中,两个贯穿孔66被示意性地示出,但实际上,贯穿孔66在矩形电路板中逐个地形成在电极焊盘20的上、下、左和右边缘,并且可以在配线层40的内部逐个地形成在电极焊盘20的上、下、左和右边缘。
贯穿孔66相对于多个具有不同尺寸的单元板在相同的位置以相同的尺寸被形成。在固定多个单元板的固定构件50是由螺栓51和螺母52的组装件来配置的情况下,以及在仅由粘合层配置固定构件50情况下,贯穿孔66被形成,省略了贯穿孔66的成形操作。
参照图12,通过蚀刻除去围绕成型层63和电路板60的接触式探头30的部分柱部33和整个前端34的部分,形成第六开口76。在这种情况下,柱部33和前端部34下面的牺牲层62没有被移除,而被保留。
在这个过程中,前端34外部的电路板60和成型层63的部分没有被移除而被保留的原因是用于在随后的组装工序期间保护接触式探头30,并促进单元板的处理。
参照图13和14,通过上述过程排列单元板11和12,并且多个单元板通过使用固定构件(未示出)整体地固定。其后,通过沿着与面对突起31的第六开口部76的一侧平行的切割线切割电路板60和成型层63,整个前端34和柱部33的部分突出到电路板60的外部。另外,接触式探头30下面的牺牲层62通过蚀刻被移除,以完成探卡。
相应的,接触式探头30当受到外力时,可以在电路板60的厚度方向上变形,以及柱部33当受到外力时,保持距成型层63的预定距离d2(参见图14),以在接触式探头30的宽度方向和长度方向上变形。
同时,在探卡中,可以在成型层63之上的接触式探头30之间形成侧壁,而不是在电路板60的背侧形成凹部65。参照图15和16,仅绝缘层70代替凹部被形成在电路板60的背侧上,以及具有预定厚度的侧壁67被形成在接触式探头30之间。侧壁67可以在整个接触式探头区域中形成,并且可以以与成型层63相同的材料形成。
侧壁67位于每个单元板的成型层63之上的接触式探头30之间,并作为结果,由电路板60的背面侧和相邻单元板的侧壁67形成了间隙。相应地,侧壁可以提供额外的间隙,在其中可在单元板的厚度方向上形成接触式探头30。
同时,在上述的第一示例性实施方案和第二示例性实施方案中,每个单元板的电路板60和成型层63的厚度的总和近似50μm或更薄,并且作为结果,由于极其薄的厚度,在处理时可能会发生困难。
参照图17和18,准备了具有约为400μm或更厚的厚度的电路板60,以及牺牲层62、成型层63、和接触式探头30通过第一示例性实施方案中或第二示例性实施方案的过程被形成在电路板60上。然后,由于电路板60的厚的厚度,可以便于在上述的过程中处理电路板60。在图17中,在电路板60和成型层63的厚度的总和由t1来表示,以及t1可以为约500μm。在这种情况下,电路板可能首先是具有400μm或更厚的厚度的单独的圆晶或绝缘硅(SOI)。
在图17和18中,侧壁67位于接触式探头30之间的情况被作为示例示出。此外,图17和18将三个单元板11至13示出为示意图,用于描述探卡的制造方法,但单元板的数目并不限定于图示的示例。
在组装多个单元板11至13之前,通过蚀刻电路板60的背部中央,形成相邻单元板可被插入的间隙。在这种情况下,每个间隙形成绝缘层70。也就是说,通过在第一单元板11的背部中央形成第一间隙681和绝缘层70,第二个单元板12被插入第一间隙681。另外,通过在第二单元板12的背部中央形成第二间隙682和绝缘层70,第三单元板13被插入第二间隙682。该结构适用于除了底部单元板的所有其余单元板。
通过使用固定构件50固定多个单元板11至13,在层叠多个单元板11到13并沿着平行于面对突起31的第六开口76的一侧的切割线的切割电路板60和成型层63(参照图12)后,接触式探头30的部分柱部33和整个前端34突出到电路板60的外部。在这种情况下,切割线被示出为线A-A(参见图17)。
接着,所有单元板的电极焊盘20通过顺序地切割多个单元板,被露出到外面,使得下一个单元板12的切割线与顶部单元板11相比,相对于接触电极焊盘20的电路板60的边缘被露出在外面。在这种情况下,切割线被示出为线B-B(参照图17)。另外,接触式探头30之下的牺牲层62通过蚀刻被移除,以完成探卡。
然后,如图中18所示,在完成的探卡中,电路板60和成型层63的厚度和t2约为50μm或更小,并且作为结果,接触式探头30之间的距离按照探卡的厚度方向可以保持在50μm或更小。
同样地,根据探卡的第三示例性实施方案,通过形成牺牲层62、成型层63、以及在具有大的厚度的电路板60上的接触式探头30,并在组装多个单元板11至13后切割及移除电路板60的边缘,可以在制造工艺中便于电路板60的处理。
虽然本发明已结合目前被认为是实际的示例性实施方案来描述,但应理解的是,本发明并不限定于所公开的实施方案,而是相反地,其旨在涵盖被包括在所附权利要求书的精神和范围之内的各种修改和等效的排列。

Claims (35)

1.一种探卡,包括:
多个单元板,其包括焊盘区域和接触式探头区域;
多个电极焊盘,其形成在所述焊盘区域中;
多个接触式探头,其形成在所述接触式探头区域中;以及
多个配线层,其电连接所述电极焊盘和所述接触式探头,
其中所述多个单元板具有不同的尺寸,并且被排列和层叠,以使得露出每个单元板的所有的所述焊盘区域。
2.如权利要求1所述的探卡,其中:
在所述多个单元板中,所述接触式探头区域具有相同的宽度,所述多个接触式探头具有相同的数量。
3.如权利要求2所述的探卡,其中:
所述多个单元板被排列为使得所述多个接触式探头在每个所述单元板的厚度方向上被排成一列。
4.如权利要求3所述的探卡,其中:
所述单元板在与相邻单元板的所述接触式探头相对的背面上形成有凹部。
5.如权利要求4所述的探卡,其中:
所述多个单元板还包括位于所述凹部上的绝缘层和位于所述绝缘层上并由导电性材料制成的润滑层。
6.如权利要求3所述的探卡,其中:
所述多个单元板还包括与相邻单元板相对的背面上形成的绝缘层和位于所述多个接触式探头之间的侧壁。
7.如权利要求1到6中任一项所述的探卡,其中:
所述多个单元板还包括检测电路,且所述配线层位于所述电极焊盘和所述检测电路之间以及所述检测电路和所述接触式探头之间。
8.一种探卡,包括:
多个单元板,其包括焊盘区域和接触式探头区域,并具有不同的尺寸,并被排列和叠层为使得所述接触式探头区域相互重叠,并使所有的所述焊盘区域被露出;
多个电极焊盘,其形成在所述焊盘区域中;
多个接触式探头,其形成在所述接触式探头区域中;以及
多个配线层,其电连接所述电极焊盘和所述接触式探头,
其中在所述多个单元板中,所述焊盘区域在第一方向上相对的两边上被形成,所述接触式探头区域在与所述第一方向垂直的第二方向上相对的两个边中的任一边上被形成。
9.如权利要求8所述的探卡,其中:
所述多个单元板包括第一单元板和接触所述第一单元板的第二单元板,
所述第二单元板的尺寸等于两个所述焊盘区域的尺寸加上所述第一单元板的尺寸。
10.如权利要求8所述的探卡,其中:
在所述多个单元板中,所述焊盘区域在所述第二方向上相对的两个边中的另一个边上被另外形成。
11.如权利要求10所述的探卡,其中:
所述多个单元板包括第一单元板和接触所述第一单元板的第二单元板,以及
所述第二单元板的尺寸等于将三个所述焊盘区域的尺寸加上所述第一单元板的尺寸。
12.如权利要求8到11中任一项所述的探卡,还包括:
整体地固定所述多个单元板的固定构件。
13.如权利要求12所述的探卡,其中:
所述固定构件至少包括由穿过所述多个单元板的至少两个螺栓和分别与所述螺栓缔结的螺母构成的组装件、以及位于所述多个单元板之间的粘合层中的一个。
14.如权利要求13所述的探卡,还包括:
第一保护板和第二保护板,所述第一保护板位于所述多个单元板中的顶部单元板的外侧,所述第二保护板位于所述多个单元板中的底部单元板的外侧,
其中所述第一保护板和所述第二保护板由所述固定构件整体地固定到所述多个单元板。
15.如权利要求14所述的探卡,其中:
所述第一保护板比所述顶部单元板具有更小的尺寸,以及所述第二保护板与所述底部单元板具有相同的尺寸。
16.如权利要求15所述的探卡,其中:
所述第一保护板和所述第二保护板比各所述单元板具有更大的厚度。
17.如权利要求8-11中任一项所述的探卡,其中:
所述多个电极焊盘沿所述第二方向排列,所述多个接触式探头沿所述第一方向排列,
所述配线层包括接触所述电极焊盘的第一水平部、接触所述接触式探头的第二水平部、以及连接所述第一水平部和所述第二水平部的连接部。
18.如权利要求17所述的探卡,其中:
所述第一水平部和所述第二水平部平行于所述第一方向,所述连接部平行于所述第二方向或倾斜于所述第二方向。
19.如权利要求18所述的探卡,其中:
所述第一水平部的间距大于所述第二水平部的间距,所述连接部的间距等于所述第二水平部的间距、或被设为所述第一水平部的间距和所述第二水平部的间距之间的中间值。
20.如权利要求18所述的探卡,其中:
所述第二水平部具有不同的长度,所述第二水平部的端部在所述第二方向上具有不同的高度,所述多个接触式探头具有与相邻接触式探头不同的长度。
21.一种探卡的制造方法,包括:
在电路板上形成电极焊盘的第一层、配线层和基层;
在所述电路板上形成牺牲层,所述牺牲层具有露出所述第一层的第一开口部和露出部分所述基层的第二开口部;
通过将导电材料填充到所述第一开口部和所述第二开口部中,形成所述电极焊盘的第二层和接触式探头的突起部;
在所述牺牲层上形成成型层,所述成型层具有露出所述第二层的第三开口部和对应于所述接触式探头的形状的第四开口部;
通过将导电材料填入所述第三开口部和所述第四开口部,形成所述电极焊盘的第三层以及所述接触式探头的柱部和前端;
通过所述步骤层叠和组装多个单元板;以及
通过移除部分所述电路板和所述成型层,在整个所述前端和所述柱部的部分突出于所述电路板的外侧之后,移除所述接触式探头下的所述牺牲层。
22.如权利要求21所述的探卡的制造方法,其中:
所述牺牲层由绝缘材料制成,所述第二开口部形成于接触所述配线层的所述基层的端部。
23.如权利要求21所述的探卡的制造方法,还包括:
在形成所述接触式探头的所述柱部和所述前端之后,通过在所述成型层中形成第五开口部来部分露出所述牺牲层。
24.如权利要求23所述的探卡的制造方法,其中:
所述第五开口部被逐个地形成在所述柱部的左侧和右侧,并被逐个地形成在所述前端的左侧和右侧。
25.如权利要求23所述的探卡的制造方法,还包括:
在形成所述第五开口部后,在与所述电路板的背面的所述接触式探头对应的位置形成凹部和绝缘层。
26.如权利要求24所述的探卡的制造方法,还包括:
通过在所述绝缘层上涂覆导电材料来形成润滑层。
27.如权利要求23所述的探卡的制造方法,还包括:
在所述单元板的背面上形成所述绝缘层和形成所述第五开口部后,在所述成型层之上的所述接触式探头之间形成侧壁。
28.如权利要求27所述的探卡的制造方法,其中:
所述成型层和所述侧壁由光刻胶材料制成。
29.如权利要求21所述的探卡的制造方法,还包括:
在层叠所述多个单元板之前,形成穿过所述电路板和所述成型层的至少两个贯穿孔。
30.如权利要求29所述的探卡的制造方法,其中:
所述至少两个贯穿孔相对于所述多个单元板在相同的位置处具有相同的尺寸。
31.如权利要求21到30中任一项所述的探卡的制造方法,其中:
当组装所述多个单元板时,第一保护板被布置在顶部单元板的外侧,以及第二保护板被布置在底部单元板的外侧。
32.如权利要求31所述的探卡的制造方法,其中:
在层叠所述多个单元板后,通过使用固定构件整体地固定所述多个单元板和所述第一保护板和所述第二保护板。
33.如权利要求21到30中任一项所述的探卡的制造方法,其中:
所述基层被形成为与所述电路板的端部具有一段距离,
在形成所述接触式探头的所述柱部和所述前端之后,在所述电路板和所述成型层围绕整个所述前端和部分所述柱部的第六开口部被形成,以及
在组装所述多个单元板后,沿平行于面向所述突起的所述第六开口部的一边的切割线切割所述电路板和所述成型层。
34.如权利要求21到30中任一项所述的探卡的制造方法,其中:
所述电路板具有400μm或更厚的初始厚度,以及在组装所述多个单元板前,通过在所述电路板的背面中心形成间隙和所述绝缘层,而使相邻于所述间隙的单元板可以插入。
35.如权利要求34所述的探卡的制造方法,其中:
在固定所述多个单元板之后,通过切割所述电路板和所述成型层的边缘,使部分所述接触式探头突出到所述电路板的外部,以及对于接触所述电极焊盘的所述电路板的边缘,所述多个单元板被顺序地切割,使得相对于顶部单元板的切割线,相邻单元板的切割线位于更外侧。
CN201180047938.3A 2010-09-07 2011-09-07 探卡及其制造方法 Expired - Fee Related CN103140921B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020100087598A KR101136534B1 (ko) 2010-09-07 2010-09-07 프로브 카드 및 이의 제조 방법
KR10-2010-0087598 2010-09-07
PCT/KR2011/006615 WO2012033338A2 (ko) 2010-09-07 2011-09-07 프로브 카드 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
CN103140921A true CN103140921A (zh) 2013-06-05
CN103140921B CN103140921B (zh) 2015-11-25

Family

ID=45811074

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180047938.3A Expired - Fee Related CN103140921B (zh) 2010-09-07 2011-09-07 探卡及其制造方法

Country Status (6)

Country Link
US (1) US9194889B2 (zh)
EP (1) EP2615636B1 (zh)
JP (1) JP2013541705A (zh)
KR (1) KR101136534B1 (zh)
CN (1) CN103140921B (zh)
WO (1) WO2012033338A2 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110928446A (zh) * 2016-07-29 2020-03-27 三星显示有限公司 显示装置
CN111693738A (zh) * 2020-05-13 2020-09-22 中国科学院上海微系统与信息技术研究所 一种多通道高频芯片的低温测试结构

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108027335B (zh) 2015-06-25 2021-05-04 罗斯韦尔生物技术股份有限公司 生物分子传感器和方法
JP7280590B2 (ja) 2016-01-28 2023-05-24 ロズウェル バイオテクノロジーズ,インコーポレイテッド 大スケールの分子電子工学センサアレイを使用する被分析物を測定するための方法および装置
WO2017132567A1 (en) 2016-01-28 2017-08-03 Roswell Biotechnologies, Inc. Massively parallel dna sequencing apparatus
JP6854532B2 (ja) 2016-02-09 2021-04-07 ロズウェル バイオテクノロジーズ,インコーポレイテッド 電子的、標識フリーのdnaおよびゲノムシークエンシング
US10597767B2 (en) 2016-02-22 2020-03-24 Roswell Biotechnologies, Inc. Nanoparticle fabrication
US9829456B1 (en) 2016-07-26 2017-11-28 Roswell Biotechnologies, Inc. Method of making a multi-electrode structure usable in molecular sensing devices
EP3568407A4 (en) 2017-01-10 2020-12-23 Roswell Biotechnologies, Inc DNA DATA STORAGE METHODS AND SYSTEMS
WO2018136148A1 (en) 2017-01-19 2018-07-26 Roswell Biotechnologies, Inc. Solid state sequencing devices comprising two dimensional layer materials
KR20200002897A (ko) 2017-04-25 2020-01-08 로스웰 바이오테크놀로지스 인코포레이티드 분자 센서들을 위한 효소 회로들
US10508296B2 (en) 2017-04-25 2019-12-17 Roswell Biotechnologies, Inc. Enzymatic circuits for molecular sensors
EP4023764A3 (en) 2017-05-09 2022-09-21 Roswell Biotechnologies, Inc. Binding probe circuits for molecular sensors
WO2019046589A1 (en) 2017-08-30 2019-03-07 Roswell Biotechnologies, Inc. PROCESSIVE ENZYME MOLECULAR ELECTRONIC SENSORS FOR STORING DNA DATA
CN111373051A (zh) 2017-10-10 2020-07-03 罗斯威尔生命技术公司 用于无扩增dna数据存储的方法、装置和系统
KR102164378B1 (ko) * 2019-07-17 2020-10-12 윌테크놀러지(주) 기판형 공간변환기를 갖는 프로브 카드
JP7231168B2 (ja) * 2019-11-14 2023-03-01 Nok株式会社 細胞外電位測定装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04184264A (ja) * 1990-11-20 1992-07-01 Nippon Maikuronikusu:Kk 表示パネル用プローバ
CN1113604A (zh) * 1994-09-20 1995-12-20 三菱电机株式会社 探针型检测仪,使用这种检测仪的ic检测方法以及ic
JPH10111316A (ja) * 1996-10-04 1998-04-28 Fujitsu Ltd 半導体検査装置及び半導体検査方法
JP2006266697A (ja) * 2005-03-22 2006-10-05 Yamaha Corp プローブユニット及びプローブユニットの製造方法

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5998864A (en) * 1995-05-26 1999-12-07 Formfactor, Inc. Stacking semiconductor devices, particularly memory chips
JPH10160759A (ja) 1996-12-04 1998-06-19 Mitsubishi Materials Corp コンタクトプローブおよびこれを用いたプローブ装置
KR100471341B1 (ko) 1996-05-23 2005-07-21 제네시스 테크놀로지 가부시키가이샤 콘택트프로브및그것을구비한프로브장치
JPH10319044A (ja) 1997-05-15 1998-12-04 Mitsubishi Electric Corp プローブカード
JPH11337579A (ja) 1998-05-25 1999-12-10 Mitsubishi Materials Corp コンタクトプローブ及びプローブ装置
JP2000162239A (ja) 1998-11-27 2000-06-16 Japan Electronic Materials Corp 垂直型プローブカード
JP3990232B2 (ja) 2002-08-26 2007-10-10 Necエンジニアリング株式会社 プローブカードのプローブテストヘッド構造
JP2006010629A (ja) * 2004-06-29 2006-01-12 Tokyo Electron Ltd 平行調整機構を備えたプローブカード
JP4384724B2 (ja) * 2005-09-26 2009-12-16 日本電子材料株式会社 プローブカードの製造方法
US20100104739A1 (en) * 2005-12-20 2010-04-29 Wen-Yu Lu Surface treating method for probe card in vacuum deposition device
KR100683444B1 (ko) * 2005-12-29 2007-02-22 주식회사 파이컴 프로브 카드의 기판 및 그 기판의 재생 방법
KR100712561B1 (ko) * 2006-08-23 2007-05-02 삼성전자주식회사 웨이퍼 형태의 프로브 카드 및 그 제조방법과 웨이퍼형태의 프로브 카드를 구비한 반도체 검사장치
US7498826B2 (en) * 2006-08-25 2009-03-03 Interconnect Devices, Inc. Probe array wafer
US7573276B2 (en) * 2006-11-03 2009-08-11 Micron Technology, Inc. Probe card layout
US7652491B2 (en) * 2006-11-17 2010-01-26 Suss Microtec Test Systems Gmbh Probe support with shield for the examination of test substrates under use of probe supports
KR20080109270A (ko) 2007-06-12 2008-12-17 세크론 주식회사 프로브 카드 제조 방법
KR100791945B1 (ko) * 2007-08-23 2008-01-04 (주)기가레인 프로브 카드
KR20090050387A (ko) 2007-11-15 2009-05-20 주식회사 코리아 인스트루먼트 프로브 카드용 탐침 블록 및 이를 포함하는 프로브 카드
US8026600B2 (en) * 2008-01-02 2011-09-27 Samsung Electronics Co., Ltd. Controlled impedance structures for high density interconnections
US8033012B2 (en) * 2008-03-07 2011-10-11 Taiwan Semiconductor Manufacturing Co., Ltd. Method for fabricating a semiconductor test probe card space transformer
KR101016387B1 (ko) * 2008-08-11 2011-02-21 티에스씨멤시스(주) 프로브 구조물
US7737714B2 (en) * 2008-11-05 2010-06-15 Winmems Technologies Holdings Co., Ltd. Probe assembly arrangement
JP2010135635A (ja) 2008-12-05 2010-06-17 Toshiba Corp 半導体集積回路試験用基板および半導体集積回路試験システム
TW201028695A (en) * 2009-01-22 2010-08-01 King Yuan Electronics Co Ltd Probe card
KR100927157B1 (ko) 2009-02-26 2009-11-18 (주)기가레인 프로브블록
JP2011141126A (ja) * 2010-01-05 2011-07-21 Toshiba Corp プローブカード
JP5631131B2 (ja) * 2010-09-17 2014-11-26 株式会社日本マイクロニクス 通電試験用プローブ及びプローブ組立体
US20140091826A1 (en) * 2012-10-03 2014-04-03 Corad Technology Inc. Fine pitch interface for probe card

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04184264A (ja) * 1990-11-20 1992-07-01 Nippon Maikuronikusu:Kk 表示パネル用プローバ
CN1113604A (zh) * 1994-09-20 1995-12-20 三菱电机株式会社 探针型检测仪,使用这种检测仪的ic检测方法以及ic
JPH10111316A (ja) * 1996-10-04 1998-04-28 Fujitsu Ltd 半導体検査装置及び半導体検査方法
JP2006266697A (ja) * 2005-03-22 2006-10-05 Yamaha Corp プローブユニット及びプローブユニットの製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110928446A (zh) * 2016-07-29 2020-03-27 三星显示有限公司 显示装置
CN110928446B (zh) * 2016-07-29 2023-09-22 三星显示有限公司 显示装置
CN111693738A (zh) * 2020-05-13 2020-09-22 中国科学院上海微系统与信息技术研究所 一种多通道高频芯片的低温测试结构

Also Published As

Publication number Publication date
EP2615636A4 (en) 2017-06-14
KR101136534B1 (ko) 2012-04-17
JP2013541705A (ja) 2013-11-14
EP2615636A2 (en) 2013-07-17
WO2012033338A2 (ko) 2012-03-15
CN103140921B (zh) 2015-11-25
WO2012033338A3 (ko) 2012-06-14
US9194889B2 (en) 2015-11-24
KR20120025302A (ko) 2012-03-15
EP2615636B1 (en) 2019-08-07
US20130162276A1 (en) 2013-06-27

Similar Documents

Publication Publication Date Title
CN103140921A (zh) 探卡及其制造方法
US20150101858A1 (en) Cavities containing multi-wiring structures and devices
EP1707967B1 (en) Electric connecting device and contactor
TWI549254B (zh) 具有堅固晶片結構的微電子封裝
TWI591758B (zh) 用於只包含已驗證的電路板的三維電子模組之集體製造的方法
KR20100087329A (ko) 칩 스케일 적층형 다이 패키지
US10679912B2 (en) Wafer scale testing and initialization of small die chips
KR20080100458A (ko) 적층형 보호 구조물
JP2001085465A (ja) 半導体装置
WO2003034491A2 (en) Semiconductor component
US20160020192A1 (en) Non-Circular Die Package Interconnect
US6512288B1 (en) Circuit board semiconductor package
TW200414335A (en) Semiconductor wafer, semiconductor chip and dicing method of a semiconductor wafer
EP1998371A1 (en) Method of manufacturing electrical conductors for a semiconductor device
KR20200111369A (ko) 잔여 테스트 패턴을 포함하는 반도체 장치
US7926165B2 (en) Micro antenna and method of manufacturing the same
CN104157623A (zh) 芯片装置以及用于形成芯片装置的方法
JP6975802B2 (ja) 集積回路インタフェースおよびその製造方法
JP5297113B2 (ja) コンタクトプローブの製造方法
US9165905B2 (en) Method for connecting a plurality of unpackaged substrates
KR20170084394A (ko) 인쇄회로 스트립 기판 및 이의 제조 방법
KR20150001423A (ko) 배터리 보호 회로 모듈용 기판, 배터리 보호 회로 모듈용 기판 제조 유닛, 배터리 보호 회로 모듈용 기판 제조 방법, 전자 장치
JP4774063B2 (ja) 電子部品検査用配線基板およびその製造方法
JP2004335948A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2003017621A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20151125

Termination date: 20210907

CF01 Termination of patent right due to non-payment of annual fee