KR100927157B1

KR100927157B1 - 프로브블록

Info

Publication number: KR100927157B1
Application number: KR1020090016116A
Authority: KR
Inventors: 이용구; 이맹열
Original assignee: (주)기가레인
Priority date: 2009-02-26
Filing date: 2009-02-26
Publication date: 2009-11-18
Also published as: TWI448691B; US20120074979A1; US8547127B2; WO2010098558A3; TW201102661A; WO2010098558A2

Abstract

프로브블록이 개시된다. 본 발명의 실시예에 따른 프로브블록은 제1핀부와 제2핀부 및 상기 제1핀부와 상기 제2핀부를 연결하는 빔부로 이루어지는 프로브와, 상기 프로브가 삽입되어 지지되는 가이드로 구성되어, 반도체칩을 검사하기 위한 프로브 카드(probe card)에 장착되는 프로브블록에 관한 것이다. 상기 가이드는, 상기 프로브의 제1핀부가 삽입되어 관통하는 복수개의 상부홀들이 형성되는 제1파트, 상기 프로브의 제2핀부가 삽입되어 관통하는 복수개의 하부홀들이 형성되는 제2파트 및 상기 제1파트와 상기 제2파트 사이에 배치되어, 상기 상부홀들과 상기 하부홀들에 삽입되는 각각의 프로브들의 빔부가 공통으로 삽입되는 중앙홀을 구비하는 제3파트를 구비하고, 상기 상부홀들과 상기 하부홀들은 상기 중앙홀의 수직방향의 연장면상에 위치한다.

Description

프로브블록{Probe block}

본 발명은 반도체 검사장치에 관한 것으로서, 특히 프로브 카드에 장착되는 프로브블록의 구조에 관한 것이다.

반도체 집적회로 소자(semiconductor integrated circuit device)등의 전기 회로 소자(electrical circuit device)를 제작할 때에는 소자의 제작 공정 중, 또는 그 후에, 그리고 패키지 공정 전에 그 전체적인 또는 부분적인 전기적 특성이 설계와 일치하게 형성되었는지를 테스트한다.

이러한 테스트에 사용되는 장비가 프로브 장비(probe station)이며, 프로브 장비에는 프로브 카드(Probe card)가 장착되는데, 프로브 카드는 프로브 장비 내의 각종 전기적 신호를 측정의 대상이 되는 반도체 웨이퍼(wafer)상에 형성된 소자들의 패드(Pad)에 전달한다.

프로브 카드는 두 부분으로 구성되는데 하나는 프로브를 구조적으로 지지하며 프로브 장비와 프로브를 연결하는 회로가 형성되어 있는 회로 기판이고, 다른 하나는 기판에 장착되는 프로브로서, 프로브는 회로 기판과 측정 대상 소자의 패드를 전기적으로 연결한다.

측정 대상 소자는 척 위에 놓이고 척이 X와 Y축 방향으로 이동하여 프로브 카드의 프로브와 측정 대상 소자의 패드가 일치되도록 한다. 그리고 척이 Z축 방향으로 이동하여 프로브와 측정 대상 소자의 패드와의 접촉이 일어난다.

그 후 테스트 장비에서 발생된 전기 신호가 프로브 카드의 회로 기판으로 전달되고 회로기판에서 프로브의 첨단까지 연결된 전기 배선을 통해 회로기판에서 프로브를 거쳐 측정 대상 소자로 전기 신호가 송수신됨으로써 테스트가 수행된다.

최근의 반도체 소자의 전기 접점은 매우 작아져서, 수십 마이크로미터 이하의 간격으로 소자당 수십에서 수백 개씩 전기 접점을 위한 패드들이 배열되어 있는 경우가 대부분이다.

최근의 프로브 카드는 여러 개의 소자를 동시에 측정하기 때문에 매우 많은 개수의 프로브들을 구비하여야 하고, 소자의 패드들간의 피치가 매우 작아 대응되는 패드에 접촉되는 프로브간의 피치도 매우 작다. 그러나, 협피치(fine pictch)의 프로브블록을 구현하는 데에는 고도의 공정기술이 필요하며 비용과 구현 시간 등의 많은 문제가 존재한다.

도 1은 스태거드 패드 배열된 반도체 칩의 구조를 설명하는 도면이다.

인라인 패드(In-line pad) 구조의 칩은 패드들이 한 줄로 배열되어 있는 구조이다. 스태거드 패드(staggered pad) 구조의 칩(100)은 패드들(P11, P12)이 지그재그 형태로 이중 배열됨으로써 작은 크기에서 최대한의 패드들(P11, P12)을 제공하도록 최적화되어 있다.

도 2는 도 1의 스태거드 패드 배열된 반도체 칩 위로 테스트를 위한 프로브 블록이 겹쳐져 있는 구조를 설명하는 도면이다.

도 2를 참조하면, 도 1의 스태거드 패드 구조의 칩(100)의 일측에 배열된 패드들이 도시되어 있고, 그 위로 프로브블록(미도시)의 프로브들(미도시)이 삽입되는 가이드의 홀들이 패드들에 겹쳐져서 도시되어 있다.

도 2의 스태거드 패드 구조의 칩은 패드들의 집적도를 높이기 위해서 지그재그 형상으로 패드들이 배열되어 있으며, 첫번째 열의 첫번째 패드(P11)와 두번째 열의 첫번째 패드(P21)를 중심으로 프로브들과의 연결구조가 설명된다.

첫번째 열의 첫번째 패드(P11)와 접촉하기 위하여 프로브의 제1핀부가 삽입되어 돌출되는 가이드의 상부홀(HU11)과 상부홀(HU11)의 반대쪽에서 테스트 신호를 수신하기 위하여 프로브의 제2핀부가 삽입되어 돌출되는 하부홀(HD11)과 프로브의 제1핀부와 제2핀부를 연결하는 빔부가 삽입되는 중앙홀(HC1)이 도 2에 개시된다.

또한 동일한 구조를 가지는 프로브가 두번째 열의 첫번째 패드(P21)와 접촉하기 위하여 도시된다. 즉, 두번째 열의 첫번째 패드(P21)와 접촉하기 위한 프로브가 삽입되는 상부홀(HU21)과 하부홀(HD21) 및 중앙홀(HC2)이 도시된다.

C11과 C21은 각각 첫번째 열의 첫번째 패드(P11)와 두번째 열의 첫번째 패드(P21)에 대응되는 각각의 프로브가 패드와 접촉하는 접촉지점(contact point)이다.

만일 패드가 한줄로 배열되는 인라인 패드 구조에서 패드와 이웃한 패드 사이의 거리(피치:pitch)가 50마이크로미터라면, 각각의 패드와 접촉하는 프로브들 사이의 거리나 또는 프로브들이 삽입되는 홀들 사이의 거리도 마찬가지로 50마이크 로미터가 된다.

그런데, 도 2와 같은 스태거드 패드 구조의 칩에서는 패드들이 지그재그로 엇갈려 있기 때문에 패드(P11)와 패드(P21) 사이의 거리가 인라인 패드 구조에 비하여 절반, 즉 25마이크로미터가 된다.

따라서, 패드(P11) 및 패드(P21)에 각각 접촉하는 프로브가 삽입되는 홀들(상부홀, 하부홀 및 중앙홀 포함) 사이의 거리도 25마이크로미터가 되어, 각각의 홀들의 폭은 10마이크로미터 수준으로 매우 작아지게 되어 제작이 쉽지 않고, 홀들 사이에 남아 있는 벽의 폭(D)도 매우 작아 구조적으로 매우 약해진다는 문제가 있다.

도 3은 도 2의 스태거드 패드 배열된 반도체 칩을 위한 프로브블록의 입체 사시도이고, 도 4는 도 3의 평면도이다.

도 2에서 설명된 바와 같이, 지그재그 형태로 엇갈리게 배열된 패드들(P11, P21)을 테스트 하기 위하여, 프로브블록의 가이드에 형성되는 상부홀들(HU11, HU21)도 엇갈리게 지그재그 형태로 형성된다. 그리고, 각각의 상부홀들(HU11, HU21)에 하나씩의 프로브들(PB1, PB2)이 각각 삽입된다. 도 3에는 프로브(PB2)가 삽입되는 상부홀(HU21), 중앙홀(HC2)과 하부홀(HD2)이 개시된다.

도 4는 도 3의 프로브블록을 위에서 본 평면도인데 패드들이 배열된 것과 동일한 방식으로 각각의 프로브가 삽입되는 홀들이 엇갈리게 지그재그 형상으로 형성된 것을 알 수 있다.

만일 프로브가 삽입되는 홀들 사이의 거리를 늘이기 위하여 2열로 배열된 패 드들 중 안쪽에 배열된 패드에 접촉하는 프로브들을 안쪽에 배치하고, 바깥쪽에 배열된 패드에 접촉하는 프로브들을 바깥쪽에 배치한다면, 도 4에 표시된 영역(40)은 세로방향으로 배열된 패드에 접촉하는 프로브들과 가로방향으로 윗쪽에 배열된 패드에 접촉하는 프로브들이 겹치게 되어 프로브블록을 구현할 수 없다.

따라서, 도4에 도시된 대로 프로브들을 삽입하는 홀들이 가이드에 형성되어야 하는데, 그러면 스태거드 패드 구조를 가지거나 그 이상의 복수열의 패드 배열구조를 가지는 반도체 칩을 테스트하기 위한 프로브블록의 제작이 프로브가 삽입되는 홀과 홀 사이의 거리가 매우 좁아지는 문제로 매우 어려워진다.

본 발명이 이루고자하는 기술적 과제는 여러 열로 배열된 패드들에 접촉하기위해 얇은 평판형 구조의 수직형 프로브와 가이드를 이용한 협피치용 프로브블록을 제공하는데 있다.

상기 기술적 과제를 달성하기 위한 본 발명의 실시예에 따른 프로브블록은 제1핀부와 제2핀부 및 상기 제1핀부와 상기 제2핀부를 연결하는 빔부로 이루어지는 프로브와, 상기 프로브가 삽입되어 지지되는 가이드로 구성되어, 반도체칩을 검사하기 위한 프로브 카드(probe card)에 장착되는 프로브블록에 관한 것이다.

상기 가이드는, 상기 프로브의 제1핀부가 삽입되어 관통하는 복수개의 상부홀들이 형성되는 제1파트, 상기 프로브의 제2핀부가 삽입되어 관통하는 복수개의 하부홀들이 형성되는 제2파트 및 상기 제1파트와 상기 제2파트 사이에 배치되어, 상기 상부홀들과 상기 하부홀들에 삽입되는 각각의 프로브들의 빔부가 공통으로 삽입되는 중앙홀을 구비하는 제3파트를 구비하고, 상기 상부홀들과 상기 하부홀들은 상기 중앙홀의 수직방향의 연장면상에 위치한다.

상기 중앙홀에 빔부가 공통으로 삽입되는 프로브들이 삽입되는 상기 상부홀들과 상기 하부홀들이 각각 하나의 상부홀세트와 하부홀세트를 형성하고, 상기 프로브블록은 복수개의 상부홀세트가 상기 반도체칩의 패드들에 대응되도록 배치되고 복수개의 하부홀세트가 공간변환기의 패드들에 대응되도록 배치된다.

상기 상부홀세트에 속하는 상부홀들 각각의 배열방향은, 상기 반도체칩의 패드들과 대응되는 상기 제1핀부의 접촉지점들을 연결해서 형성되는 직선방향과 평행하며, 상기 하부홀세트에 속하는 하부홀들의 배열방향은 상기 상부홀들의 배열방향과 동일하다.

상기 반도체칩이 스태거드 패드(staggered pad) 구조인 경우, 상기 상부홀세트 및 상기 하부홀세트는 각각 각각 2개의 상부홀들 및 하부홀들로 구성된다. 상기 중앙홀은, 상기 프로브들의 수직 방향 움직임만을 유도하기 위하여 이웃한 프로브들과의 사이가 막혀있고 상기 빔부들을 수납하는 판형상이다.

상기 중앙홀을 형성하는 제3파트는, 적어도 하나 이상의 단위부재의 결합으로 이루어진다.

상기 제1파트와 상기 제3파트가 일체로 형성되거나, 상기 제2파트와 상기 제3파트가 일체로 형성된다. 또한, 상기 제1 내지 제3파트가 일체로 형성될 수 있다.

상기 중앙홀에 공통으로 수납되는 상기 빔부들은 대응되는 제1핀부들이 상기 패드에 접촉시에도 서로 전기적으로 개방된다.

상기 프로브는, 상기 제1핀부 및 제2핀부와 상기 빔부가 평판형 구조이며, 상기 제1핀부와 상기 빔부가 연결되는 부분에 상기 제1핀부가 상기 상부홀의 위로 더 돌출되는 것을 방지하기 위한 걸림턱이 형성된다.

상술한 바와 같이 본 발명에 따른 프로브블록은 프로브가 매우 얇게 제작되 어도 가이드에 의해 지지되어 이웃한 홀에 삽입된 프로브와 단락되지 않고 패드에 접촉하기 때문에 협피치의 구현이 가능하며, 2열 이상 배열되는 패드들에 접촉하는 프로브블록을 제조할 때에도 가이드의 홀들 사이의 피치가 인라인 구조의 칩을 테스트 하기 위한 가이드 홀들 사이의 피치와 동일하게 제작할 수 있는 장점이 있다.

상기 기술적 과제를 달성하기 위한 본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 도면에 기재된 내용을 참조하여야 한다.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.

도 5는 본 발명의 실시예에 따른 프로브블록의 가이드 홀들과 패드들의 관계를 설명하는 개념도이다.

도 5는 스태거드 패드 배열된 반도체 칩과 반도체 칩의 테스트를 위한 본 발명의 실시예에 따른 프로브블록의 가이드 홀들을 위에서 투영한 도면이다.

도 6은 도 5의 프로브블록의 가이드와 이에 삽입되는 프로브의 구조를 설명하는 측면 단면도이다.

도 7은 도 6에 도시된 가이드와 프로브의 입체 사시도이다.

이하, 도 5 내지 도 7을 참조하여 본 발명의 실시예에 따른 프로브블록의 구 조와 동작이 설명된다.

본 발명의 실시예에 따른 프로브블록은 프로브와 가이드로 구성된다.

프로브는 제1핀부와 제2핀부 및 상기 제1핀부와 상기 제2핀부를 연결하는 빔부로 이루어지며, 프로브는 가이드에 삽입되어 지지된다. 가이드와 프로브로 이루어지는 프로브블록은 반도체칩을 검사하기 위한 프로브 카드(probe card)에 장착된다. 본 발명의 실시예에 따른 프로브블록은 테스트 대상이 되는 반도체 칩의 패드들이 적어도 2열 이상의 패드 배열을 가지는 구조에 모두 적용될 수 있다.

예를 들어 Wafer Level Chip Scale Packaging(WLCSP) 구조의 칩에 적용될 수 있다. 다만, 이하에서는 설명의 편의를 위하여 패드의 배열이 2열로 되어 있는 스태거드 패드 구조를 가지는 칩을 대상으로 설명한다.

본 발명의 실시예에서는 첫번째 열의 첫번째 패드(P11)와 두번째열의 첫번째 패드(P21)를 테스트하는 프로브들(PB11, PB21)이 가이드의 동일한 중앙홀에 삽입된다. 좀 더 정확히 설명하면, 프로브들(PB11, PB21)의 빔부(BPB11, BPB21)가 가이드의 중앙홀(HC1)에 공통으로 삽입되며 서로 전기적으로 연결되지 아니한다.

본 발명의 실시예에 따른 프로브블록의 가이드(G)는, 프로브(PB11, PB21)의 제1핀부(UPB11, UPB21)가 삽입되어 관통하는 복수개의 상부홀들(HU11, HU21)이 형성되는 제1파트(PLT1)와, 프로브(PB11, PB21)의 제2핀부(DPB11, DPB21)가 삽입되어 관통하는 복수개의 하부홀들(HD11, HD21)이 형성되는 제2파트(PLT2) 및 제1파트(PLT1)와 제2파트(PLT2) 사이에 배치되어, 상부홀들(HU11, HU21)과 하부홀들(HD11, HD21)에 삽입되는 각각의 프로브들(PB11, PB21)의 빔부(BPB11, BPB21)가 공통으로 삽입되는 중앙홀(HC1)을 구비하는 제3파트(PLT3)를 구비한다. 그리고, 상부홀들(HU11, HU21)과 하부홀들(HD11, HD21)은 중앙홀(HC1)의 수직방향의 연장면상에 위치한다.

도 5에는 복수개의 프로브들(PB11, PB21)의 빔부(BPB11, BPB21)가 공통으로 삽입되는 중앙홀(HC1)만이 도시되어 있으나, 물론, 프로브블록이 이러한 중앙홀(HC1) 구조만으로 구성되는 것은 아니며, 칩의 패드 배열 형상에 따라 하나의 프로브의 빔부만이 삽입되는 중앙홀(미도시)이 혼용될 수 있음은 당연하다.

중앙홀(HC1)에 빔부(BPB11, BPB21)가 공통으로 삽입되는 프로브들(PB11, PB21)의 제1핀부들(UPB11, UPB21)과 제2핀부들(DPB11, DPB21)이 각각 삽입되는 상부홀들(HU11, HU21)과 하부홀들(HD11, HD21)이 각각 하나의 상부홀세트와 하부홀세트를 형성한다. 그리고, 프로브블록은 복수개의 상부홀세트와 복수개의 하부홀세트가 반도체칩의 패드들에 대응되도록 배치된다.

즉, 도 5에서 2개의 상부홀들(HU11, HU21)이 하나의 상부홀세트를 형성하고 2개의 하부홀들(HD11, HD21)이 하나의 하부홀세트를 형성한다. 그리고, 2개의 상부홀들(HU12, HU22)이 이웃한 다른 하나의 상부홀세트를 형성하고 2개의 하부홀들(HD12, HD22)이 이웃한 다른 하나의 하부홀세트를 형성한다. 그리고, 이러한 각각의 상부홀세트가 도 5에 도시된 것처럼 반도체칩의 패드들에 대응되도록 배치된다.

그리고, 각각의 하부홀세트는 프로브 카드(미도시)의 공간변환기(미도시)의 패드들에 대응되도록 배치된다. 상부홀세트들 사이의 간격은 대응되는 패드들 사이 의 간격에 따라 달라지기 때문에 균일 할 수도 있고 다를 수도 있다.

반도체칩이 스태거드 패드(staggered pad) 구조인 경우, 도 5에 도시된 것처럼, 상부홀세트 및 하부홀세트는 각각 2개의 상부홀들(HU11, HU21) 및 하부홀들(HD11, HD21)로 구성된다. 예를 들어, 반도체칩이 4개의 패드 배열을 가지는 구조라면, 중앙홀을 공통으로 사용하는 프로브들이 각각 삽입되는 4개의 상부홀들 및 4개의 하부홀들이 각각 상부홀세트와 하부홀세트를 구성한다.

도 5에서 가장 윗쪽에 배치되는 두개의 패드들(P11, P21)에 접촉하기 위한 두개의 프로브(PB11, PB21)는 가이드의 중앙홀(HC1)에 공통으로 삽입되고, 프로브(PB11, PB21 )의 제 1핀부들(UPB11, UPB21)이 각각 삽입되는 상부홀들(HU11, HU21)은 패드들(P11, P21)의 배열방향과 동일한 방향으로 형성된다.

좀 더 구체적으로 설명하면, 하나의 상부홀세트에 속하는 상부홀(HU11, HU21)들 각각의 배열방향은, 반도체칩의 패드들(P11, P21)과 대응되는 제1핀부(UPB11, UPB21)의 접촉지점들(C11, C21)을 연결해서 형성되는 직선방향(DL)과 평행하다. 하나의 하부홀세트에 속하는 하부홀들(HD11, HD21)의 배열방향도 대응되는 상부홀들(HU11, HU21)의 배열방향과 동일하다.

즉, 도 5에서 보이듯이, 기존의 접촉방식(도 2참조)과 다르게, 패드들(P11, P21)과 각각 접촉하는 프로브들(PB11, PB21)을 위한 홀들이 별도로 형성되지 아니하고, 패드들(P11, P21)과 접촉하는 프로브들(PB11, PB21)의 제1핀부(UPB11, UPB21)가 삽입되는 상부홀들(HU11, HU21)은 패드(P11)와 패드(P21)를 연결해서 형성되는 직선방향과 평행하게 일렬로 형성되며, 제1핀부(UPB11, UPB21)에 연결되는 빔부들(BPB11, BPB21)은 하나의 중앙홀(HC1)에 공통으로 삽입되고, 빔부들(BPB11, BPB21)에 연결되는 제2핀부(DPB11, DPB21)는 다시 상부홀들(HU11, HU21)과 동일한 방향으로 배열된다.

스태거드 패드 구조를 가지는 반도체 칩의 패드들이 지그재그로 엇갈려서 배치되므로, 프로브들이 하나의 중앙홀에 삽입되면서 복수개의 상부홀들에 각각 삽입되어 대응되는 패드들과 접촉하려면, 도 5에 도시된 것처럼, 도 2의 구조와 비교할 때 약간 경사진 방향으로 상부홀들과 중앙홀 및 하부홀들이 형성된다.

도 5와 같은 구조로 프로브블록이 형성되면, 홀들과와 이웃한 홀들 사이의 벽의 거리(도 5에는 중앙홀(HC1)과 이웃한 중앙홀(HC2) 사이의 거리(D))가 인라인 패드(In-line pad) 구조인 반도체 칩을 테스트하기 위한 프로브블록의 홀들 사이의 벽의 거리와 동일해진다. 즉, 도 2와 같은 구조로 테스트하는 프로브블록의 2배의 홀 사이의 피치를 가지게 된다.

도 7에 도시된 것처럼, 중앙홀(HC1)은 프로브들(PB11, PB21)의 수직 방향 움직임만을 유도하기 위하여 이웃한 프로브들과의 사이가 막혀있고 빔부들(BPB11, BPB21)을 수납하는 판형상이다. 프로브들(PB11, PB21)의 제1핀부(UPB11, UPB21) 및 제2핀부(DPB11, DPB21)와 빔부(BPB11, BPB21)가 평판형 구조이다.

본원발명의 가이드는 하나의 상부홀세트와 하부홀세트를 구성하는 상부홀(HU11, HU21) 및 하부홀(HD11, HD21) 그리고 중앙홀(HC1)과, 그 옆에 이웃하여 형성되는 또 다른 상부홀세트와 하부홀세트의 상부홀(HU12, HU22) 및 하부홀(HD12, HD22) 그리고 중앙홀(HC2) 사이가 막혀있다.

중앙홀(HC1)을 형성하는 제3파트(PLT3)는, 적어도 하나 이상의 단위부재(PLT31, PLT32, PLT33)의 결합으로 이루어진다. 도 6에는 3개의 단위부재(PLT31, PLT32, PLT33)들로 이루어지는 것으로 도시되어 있으나, 2개의 단위부재로 구성될 수도 있고, 하나의 단위부재가 제3파트를 구성할 수도 있다.

그리고, 제1파트(PLT1)와 제3파트(PLT3)가 일체로 형성되고 제2파트(PLT2)가 별도로 형성되거나, 제2파트(PLT2)와 제3파트(PLT3)가 일체로 형성되고 제1파트(PLT1)가 별도로 형성될 수 있다. 또한, 프로브가 조립될 수 있다면 제1 내지 제3파트(PLT1, PLT2, PLT3)가 일체로 형성되어 가이드(G)가 하나의 단일 블록으로 만들어질 수도 있다.

중앙홀(HC1)에 공통으로 수납되는 빔부들(BPB11, BPB21)은 대응되는 제1핀부들(UPB11, UPB21)이 패드에 접촉시에도 서로 전기적으로 개방된다. 즉, 제1핀부들(UPB11, UPB21)이 대응되는 패드들에 각각 접촉되어 접촉에 의한 압력에 의하여 빔부가 수직 방향의 탄성 변형이 생기더라도 하나의 중앙홀(HC1)에 공통으로 삽입되어 있는 빔부들(BPB11, BPB21)은 서로 전기적으로 연결되지 않는다. 제1핀부들(UPB11, UPB21)이 패드들에 의해서 일정 거리만큼 눌릴 때 거의 동일한 압력이 제1핀부들(UPB11, UPB21)로 주어지고, 이에 따라 빔부들(BPB11, BPB21)이 휘어지는 정도가 동일하기 때문이다.

도 6에는 빔부들(BPB11, BPB21)이 윗쪽으로 부드러운 곡선 형상으로 튀어나온 모양으로 형성되어 있으나 반대방향으로 튀어나온 모양으로 형성될 수도 있으며, 테스트를 위해 제1핀부들(UPB11, UPB21)이 패드들에 의해서 일정 거리만큼 눌 릴 때 빔부가 서로 단락되지 않는다면 빔부들(BPB11, BPB21)의 모양은 어떤 형태도 가능하다. 또한, 빔부들이 서로 단락하지 않는다면 중앙홀(HC1)에 공통으로 삽입되는 프로브들은 각각의 빔부의 모양이 서로 다르게 형성될 수도 있다.

또한, 제1핀부(UPB11, UPB21)와 빔부(BPB11, BPB21)가 연결되는 부분에 제1핀부(UPB11, UPB21)가 상부홀(HU11, HU21)의 위로 더 돌출되는 것을 방지하기 위한 걸림턱(LK11, LK21)이 형성된다. 걸림턱(LK11, LK21)에 의해서 제1핀부(UPB11, UPB21)가 상부홀(HU11, HU21) 위로 돌출되는 양을 일정하게 조절하여 접촉지점의 평탄도가 균일하게 한다.

도 8은 본 발명의 실시예에 따른 프로브블록을 위에서 바라본 투영 평면도이다.

도 9는 도 8의 B~B'의 절개된 입체 사시도이다.

각각 일측에 2열의 패드배열을 가지는 스태거드 패드 구조를 가지는 반도체 칩을 테스트하기 위하여 본 발명의 실시예에 따른 프로브블록에 형성되는 상부홀과 중앙홀 및 하부홀이 패드들에 비하여 비스듬하게 경사져서 형성되고, 하나의 중앙홀에 프로브들의 빔부가 공통으로 삽입된다.

도 9는 도 3의 프로브블록과 달리, 상부홀들(HU11, HU21)이 엇갈리지 않고 일렬로 배열되고 상부홀들(HU11, HU21)에 각각 삽입된 제1핀부들과 각각 연결되는 빔부들이 하나의 중앙홀(HC1)에 공통으로 삽입되어 있고, 빔부들에 연결되는 제2핀부들이 다시 하부홀들(HD11, HD21)로 나누어져 삽입되는 것을 도시하고 있다.

반대측에도 동일한 구조로 프로브들이 삽입됨으로써 스태거드 패드배열을 4 면에 가지고 있는 반도체 칩의 프로브블록의 이웃한 가이드 홀들 사이의 피치가 인라인 패드배열을 가지고 있는 반도체 칩의 프로브블록의 이웃한 가이드 홀들 사이의 피치와 동일해질 수 있다.

도 10(a)는 3열 이상의 패드 배열구조를 가지는 반도체 칩을 나타내는 도면이다.

도 10(b)는 도 10(a)의 반도체 칩을 테스트하기 위한 본 발명의 실시예에 따른 프로브블록의 절개된 입체 사시도이다.

도10(a)에는 Wafer Level Chip Scale Packaging(WLCSP) 구조의 칩을 개시하고있다. 패드들이 칩의 가장자리를 둘러싸며 3열로 배열되고, 그 내부에 다시 3열로 패드들이 배치되어 있다.

이러한 구조의 반도체 칩도 본발명의 실시예에 따른 프로브블록을 이용하면 프로브들 사이의 피치를 인라인 패드배열을 가지고 있는 반도체 칩의 프로브블록의 이웃한 가이드 홀들 사이의 피치와 동일하게 구현할 수 있다

즉, 도 10(b)에서처럼, 가이드의 제1파트(PLT1)에 상부홀들(HU11, HU21,~,HU121)이 각각 형성되고 제2파트(PLT2)에 하부홀들(HD11, HD21,~,HD121)이 각각 형성된다. 그리고, 상부홀들(HU11, HU21, ~ ,HU121)과 하부홀들(HD11, HD21, ~ ,HD121)에 삽입되는 프로브들의(PB1, PB2,~,PB12) 빔부들이 제3파트에 형성된 하나의 중앙홀(HC1)에 공통으로 삽입된다. 중앙홀(HC1)에 삽입된 프로브들(PB1, PB2,~,PB12)은 패드에 접촉하여 일정 거리만큼 눌렸을 때 서로 전기적으로 연결되지 않도록 동일한 곡률과 회전반경을 가지는 동일한 프로브들로 도시되었으 나 전기적으로 연결되지 않는다면 각각 다른 형상이나 곡률을 갖도록 설계될 수 있다.

도 10(b)에서 알 수 있듯이, 본 발명의 실시예에 따른 프로브블록은 이웃한 가이드 홀들 사이의 피치를 넓게 유지하면서도 복수개의 패드들이 배열되는 구조에 효과적으로 적용될 수 있다.

이상에서와 같이 도면과 명세서에서 최적 실시예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.

본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.

도 1은 스태거드 패드 배열된 반도체 칩의 구조를 설명하는 도면이다

도 2는 도 1의 스태거드 패드 배열된 반도체 칩 위로 테스트를 위한 프로브블록이 겹쳐져 있는 구조를 설명하는 도면이다.

도 3은 도 2의 스태거드 패드 배열된 반도체 칩을 위한 프로브블록의 입체 사시도이다.

도 4는 도 3의 평면도이다.

도 7은 도 6에 도시된 가이드와 프로브의 입체 사시도이다.

도 9는 도 8의 B~B'의 절개된 입체 사시도이다

도 10(a)는 3열이상의 패드 배열구조를 가지는 반도체 칩을 나타내는 도면이다.

도 10(b)는 도 10(a)의 반도체 칩을 테스트하기 위한 본 발명의 실시예에 따 른 프로브블록의 절개된 입체 사시도이다

Claims

제1핀부와 제2핀부 및 상기 제1핀부와 상기 제2핀부를 연결하는 빔부로 이루어지는 프로브와, 상기 프로브가 삽입되어 지지되는 가이드로 구성되어, 반도체칩을 검사하기 위한 프로브 카드(probe card)에 장착되는 프로브블록에 있어서,

상기 가이드는,

상기 프로브의 제1핀부가 삽입되어 관통하는 복수개의 상부홀들이 형성되는 제1파트 ;

상기 프로브의 제2핀부가 삽입되어 관통하는 복수개의 하부홀들이 형성되는 제2파트 ; 및

상기 제1파트와 상기 제2파트 사이에 배치되어, 상기 상부홀들과 상기 하부홀들에 삽입되는 각각의 프로브들의 빔부가 공통으로 삽입되는 중앙홀을 구비하는 제3파트를 구비하고,

상기 상부홀들과 상기 하부홀들은 상기 중앙홀의 수직방향의 연장면상에 위치하고,

상기 중앙홀은,

상기 프로브들의 수직 방향 움직임만을 유도하기 위하여 이웃한 프로브들과의 사이가 막혀있고 상기 빔부들을 수납하는 판형상이며,

상기 중앙홀에 빔부가 공통으로 삽입되는 프로브들이 삽입되는 상기 상부홀들과 상기 하부홀들이 각각 하나의 상부홀세트와 하부홀세트를 형성하고,

상기 프로브블록은 복수개의 상부홀세트가 상기 반도체칩의 패드들에 대응되도록 배치되고 복수개의 하부홀세트가 공간변환기의 패드들에 대응되도록 배치되고,

상기 상부홀세트에 속하는 상부홀들 각각의 배열방향은, 상기 반도체칩의 패드들과 대응되는 상기 제1핀부의 접촉지점들을 연결해서 형성되는 직선방향과 평행하며,

상기 하부홀세트에 속하는 하부홀들의 배열방향은 상기 상부홀들의 배열방향과 동일한 것을 특징으로 하는 프로브블록.
삭제
삭제
제 1항에 있어서,

상기 반도체 칩이 스태거드 패드(staggered pad) 구조인 경우, 상기 상부홀세트 및 상기 하부홀세트는 각각 2개의 상부홀들 및 하부홀들로 구성되는 것을 특징으로 하는 프로브블록.
삭제
제 1항에 있어서, 상기 중앙홀을 형성하는 제3파트는,

적어도 하나 이상의 단위부재의 결합으로 이루어지는 것을 특징으로 하는 프로브블록.
제 1항에 있어서, 상기 제1파트와 상기 제3파트가 일체로 형성되거나, 상기 제2파트와 상기 제3파트가 일체로 형성되는 것을 특징으로 하는 프로브블록.
제 1항에 있어서,

상기 제1 내지 제3파트가 일체로 형성되는 것을 특징으로 하는 프로브블록.
제 1항에 있어서,

상기 중앙홀에 공통으로 수납되는 상기 빔부들은 대응되는 제1핀부들이 패드에 접촉시에도 서로 전기적으로 개방되는 것을 특징으로 하는 프로브블록.
제 1항에 있어서, 상기 프로브는,

상기 제1핀부 및 제2핀부와 상기 빔부가 평판형 구조이며, 상기 제1핀부와 상기 빔부가 연결되는 부분에 상기 제1핀부가 상기 상부홀의 위로 더 돌출되는 것을 방지하기 위한 걸림턱이 형성되는 것을 특징으로 하는 프로브블록.