KR20170084394A

KR20170084394A - 인쇄회로 스트립 기판 및 이의 제조 방법

Info

Publication number: KR20170084394A
Application number: KR1020160003196A
Authority: KR
Inventors: 최경수; 심재철; 박숙희; 박경천
Original assignee: 주식회사 심텍
Priority date: 2016-01-11
Filing date: 2016-01-11
Publication date: 2017-07-20
Also published as: KR101853838B1

Abstract

일 실시 예에 따르는 인쇄회로 스트립 기판은, 복수의 유닛 기판이 형성된 유닛 기판 영역; 및 상기 유닛 기판 영역의 외곽부에 위치하고, 블록 더미가 형성된 스트립 더미 영역을 구비한다. 이때, 상기 블록 더미는, 복수의 제1 블록 더미 패턴; 및 상기 복수의 제1 블록 더미 패턴과 전기적으로 연결되며 상기 제1 블록 더미 보다 큰 표면적을 가지는 제2 블록 더미 패턴을 포함한다.

Description

인쇄회로 스트립 기판 및 이의 제조 방법{Printed Circuit Strip substrate and method of manufacturing the same}

본 발명은 인쇄회로 스트립 기판 및 이의 제조 방법에 관한 것이다.

전자 기기의 소형화 및 다기능화의 추세에 따라, 전자 부품이 보다 고기능화되고 보다 더 소형화되고 있다. 디지털 네트워크의 고도화에 의해, 휴대폰이나 휴대 컴퓨터 등과 같은 휴대 정보 단말 기기가 고성능, 다기능 및 고기능화되고 있으며, 다양한 기능이 하나의 기기에 융합되어 복합화되고 있다. 이와 같이, 전자 기기의 경박단소화에 따라, 인쇄회로기판의 두께 및 인쇄회로기판 상의 회로 선폭도 감소되고 있다. 이에 따라, 인쇄회로기판에 형성되는 회로 패턴의 밀도도 증가하고 있다.

이러한 인쇄회로기판 구조의 변화 속에, 최근에는 인쇄회로기판 및 소자칩의 조립과정에서, 정전기(Electrostatic Discharge)에 의한 인쇄회로기판의 파손 문제가 대두되고 있다. 정전기(Electrostatic Discharge)는 정전 전위가 다른 물체들이 서로 근접해 있거나, 접촉하는 경우, 한 물체에 대전되었던 전하가 다른 물체로 이동하는 현상을 말한다. 특히, 인쇄회로기판의 절연체 내에 전하가 고전압 상태로 대전되어 있다가, 특정한 전하 이동의 경로가 생성되는 순간, 상기 경로를 따라 이동하면서 인쇄회로기판 내 회로를 파손시킬 수 있다. 특히, 최근에 인쇄회로기판 내 회로 선폭이 좁아지고 회로 패턴의 밀도가 증가하는 상황에서, 이러한 정전기에 의한 파괴 현상에 대한 대처 방안이 요청되고 있다.

상술한 정전기 방지와 관련된 기술로는 한국공개특허 2013-0105605호 (발명의 명칭: 인쇄회로기판)이 있다.

본 발명이 해결하고자 하는 과제는 정전기에 의한 회로 패턴의 파손을 방지할 수 있는 인쇄회로 스트립 기판의 구조를 제공하는 것이다.

본 발명이 해결하고자 하는 과제는 상술한 정전기에 의한 회로 패턴의 파손을 방지할 수 있는 인쇄회로 스트립 기판의 제조 방법을 제공하는 것이다.

일 측면에 따르는 인쇄회로 스트립 기판은, 복수의 유닛 기판이 형성된 유닛 기판 영역; 및 상기 유닛 기판 영역의 외곽부에 위치하고, 블록 더미가 형성된 스트립 더미 영역을 구비한다. 이때, 상기 블록 더미는, 복수의 제1 블록 더미 패턴; 및 상기 복수의 제1 블록 더미 패턴과 전기적으로 연결되며 상기 제1 블록 더미 보다 큰 표면적을 가지는 제2 블록 더미 패턴을 포함한다.

다른 측면에 따르는 인쇄회로 스트립 기판의 제조 방법이 개시된다. 상기 제조 방법에 있어서, 캐리어 스트립 기판을 준비한다. 상기 캐리어 스트립 기판을 유닛 기판 영역, 및 유닛 기판 외곽부의 스트립 더미 영역으로 구분한다. 상기 캐리어 스트립 기판 상에 제1 전도성 패턴층을 형성한다. 상기 캐리어 스트립 기판 상에서, 상기 제1 전도성 패턴층을 매몰하는 층간 절연층을 형성한다. 상기 층간 절연층을 관통하여 상기 제1 전도성 패턴층과 연결되는 비아 및 상기 층간 절연층 상에서 상기 비아와 접속되는 구리 도금층을 형성한다. 상기 캐리어 스트립 기판을 분리 제거하고 상기 제1 전도성 패턴층을 노출시킨다. 상기 층간 절연층의 하면 상에서, 상기 구리 도금층으로부터 제2 전도성 패턴층을 형성한다. 상기 층간 절연층의 상면 및 하면 상에서 상기 제1 및 제2 전도성 패턴층을 선택적으로 노출시키는 솔더 레지스트 패턴층을 형성한다. 이때, 상기 스트립 더미 영역에서 상기 솔더 레지스트 패턴층에 의해 노출되는 상기 제1 및 제2 전도성 패턴층은, 외부 시스템의 접지 라인과 연결되어 상기 인쇄회로 스트립 기판 내부의 정전기를 방전시키는 기능을 수행한다.

또다른 측면에 따르는 인쇄회로 스트립 기판의 제조 방법이 개시된다. 상기 제조 방법에 있어서, 캐리어 스트립 기판을 준비한다. 상기 캐리어 스트립 기판을 유닛 기판 영역, 및 유닛 기판 외곽부의 스트립 더미 영역으로 구분한다. 상기 캐리어 스트립 기판 상에 제1 전도성 패턴층을 형성한다. 상기 유닛 기판 영역 내의 상기 제1 전도성 패턴층 상에 절연성 접착층을 형성하고 상기 접착층 상에 소자칩을 실장한다. 상기 제1 전도성 패턴층 상에서 상기 소자칩을 덮는 층간 절연층을 형성한다. 상기 캐리어 스트립 기판의 적어도 일부분을 분리 제거한다. 상기 유닛 기판 영역에 있어서, 상기 소자칩과 접속하는 복수의 제1 비아, 및 상기 층간 절연층의 상면 및 하면에 인접하여 배치되며 상기 복수의 제1 비아와 연결되는 제1 회로 패턴층 및 제2 회로 패턴층을 형성한다. 상기 스트립 더미 영역에 있어서, 적어도 상기 층간 절연층을 관통하는 제2 비아, 및 상기 층간 절연층의 상면 및 하면에 인접하여 배치되며 상기 제2 비아와 연결되는 상부 블록 더미 패턴 및 하부 블록 더미 패턴을 형성한다. 상기 층간 절연층 상에서 상기 제1 및 제2 회로 패턴층, 상기 상부 및 하부 블록 더미 패턴을 선택적으로 노출시키는 솔더 레지스트 패턴층을 형성한다. 이때, 상기 스트립 더미 영역에서 상기 솔더 레지스트 패턴층에 의해 노출되는 상기 상부 및 하부 블록 더미 패턴 중 적어도 일부분은, 외부 시스템의 접지 라인과 연결되어 상기 인쇄회로 스트립 기판 내부의 정전기를 방전시키는 기능을 수행한다.

또다른 측면에 따르는 인쇄회로 스트립 기판의 제조 방법이 개시된다. 상기 제조 방법에 있어서, 절연 코어층을 구비하는 캐리어 스트립 기판을 준비한다. 상기 캐리어 스트립 기판을 유닛 기판 영역, 및 유닛 기판 외곽부의 스트립 더미 영역으로 구분한다. 상기 유닛 기판 영역에 있어서, 상기 절연 코어층을 관통하는 제1 비아, 및 상기 절연 코어층의 상면 및 하면 상에 배치되며 상기 제1 비아와 연결되는 제1 회로 패턴층 및 제2 회로 패턴층을 형성한다. 상기 스트립 더미 영역에 있어서, 상기 절연 코어층을 관통하는 제2 비아, 및 상기 절연 코어층의 상면 및 하면 상에 배치되며 상기 제2 비아와 연결되는 상부 블록 더미 패턴 및 하부 블록 더미 패턴을 형성한다. 상기 절연 코어층 상에서 상기 상부 및 하부 블록 더미 패턴, 상기 제1 및 제2 회로 패턴층을 선택적으로 노출시키는 솔더 레지스트 패턴층을 형성한다. 이때, 상기 스트립 더미 영역에서 상기 솔더 레지스트 패턴층에 의해 노출되는 상기 상부 및 하부 블록 더미 패턴 중 적어도 일부분은, 외부 시스템의 접지 라인과 연결되어 상기 인쇄회로 스트립 기판 내부의 정전기를 방전시키는 기능을 수행한다.

또다른 측면에 따르는 인쇄회로 스트립 기판의 제조 방법이 개시된다. 상기 제조 방법에 있어서, 절연 코어층을 구비하는 캐리어 스트립 기판을 준비한다. 상기 캐리어 스트립 기판을 유닛 기판 영역, 및 유닛 기판 외곽부의 스트립 더미 영역으로 구분한다. 상기 유닛 기판 영역에 있어서, 상기 절연 코어층을 관통하는 제1 비아, 및 상기 절연 코어층의 상면 및 하면 상에 배치되며 상기 제1 비아와 연결되는 제1 회로 패턴층 및 제2 회로 패턴층을 형성한다. 상기 스트립 더미 영역에 있어서, 상기 절연 코어층을 관통하는 제2 비아, 및 상기 절연 코어층의 상면 및 하면 상에 배치되며 상기 제2 비아와 연결되는 상부 블록 더미 패턴 및 하부 블록 더미 패턴을 형성한다. 상기 유닛 기판 영역에 있어서, 상기 제1 회로 패턴층 및 상기 제2 회로 패턴층 상에, 적어도 하나 이상의 비아, 상기 비아와 연결되는 적어도 하나 이상의 회로 패턴층, 및 상기 비아 및 상기 회로 패턴층을 절연하는 적어도 하나 이상의 절연층을 적층한다. 상기 스트립 더미 영역에 있어서, 상기 상부 블록 더미 패턴 및 상기 하부 블록 더미 패턴 상에, 적어도 하나 이상의 비아, 상기 비아와 연결되는 적어도 하나 이상의 블록 더미 패턴, 및 상기 비아 및 상기 블록 더미 패턴을 절연하는 적어도 하나 이상의 절연층을 적층한다. 상기 적층된 적어도 하나 이상의 블록 더미 패턴 및 회로 패턴층 중 최종층을 선택적으로 노출시키는 솔더 레지스트 패턴층을 상기 적어도 하나 이상의 절연층 중 최종층 상에 형성한다. 이때, 상기 스트립 더미 영역에서 상기 솔더 레지스트 패턴층에 의해 노출되는 상기 최종층 중 적어도 일부분은, 외부 시스템의 접지 라인과 연결되어 상기 인쇄회로 스트립 기판 내부의 정전기를 방전시키는 기능을 수행한다.

일 실시 예에 따르면, 인쇄회로 스트립 기판의 스트립 더미 영역에 정전기를 방전시키는 블록 더미를 배치시킬 수 있다. 상기 블록 더미는 전도성 재질로 형성되고, 연결 라인 패턴에 의해 서로 연결될 수 있다. 또한 상기 블록 더미는 버스 라인에 의해 상기 인쇄회로 스트립 기판의 유닛 기판 영역과 연결될 수 있다. 이러한, 상기 블록 더미의 적어도 일부분은 외부 시스템의 접지 패드와 연결됨으로써, 스트립 더미 영역에 대전된 정전기를 효과적으로 외부로 방전시킬 수 있다.

종래의 경우, 인쇄회로 스트립 기판의 외곽 지역인 스트립 더미 영역은 내부의 유닛 기판 영역과 전기적으로 절연됨으로써, 전하가 대전된 상태를 유지할 가능성이 높았다. 또한, 상기 스트립 더미 영역은, 인쇄회로 스트립 기판에 대해 소자칩 조립 작업을 진행할 때, 외부 장비 또는 작업자와 접촉될 가능성이 높은 부분이다.

이에 따라, 상기 스트립 더미 영역은 대전된 전하의 방전이 발생할 위험성이 상대적으로 높은 영역이며, 이에 따라 인쇄회로기판을 파손시킬 정전기 방전이 발생할 가능성이 높은 영역일 수 있다. 본 발명의 실시 예에서는, 상술한 스트립 더미 영역의 회로 설계를 통해, 상기 스트립 더미 영역으로부터 기인하는 정전기 발생을 효과적으로 억제할 수 있다.

도 1은 본 발명의 일 실시 예에 따르는 인쇄회로 스트립 기판을 개략적으로 나타내는 평면도이다.
도 2는 도 1의 인쇄회로 스트립 기판의 B 영역을 확대한 평면도이다.
도 3은 도 2의 B 영역에 대한 회로 패턴도이다.
도 4a는 본 발명의 일 실시 예에 따르는 인쇄회로 스트립 기판의 상세 평면도이다.
도 4b는 도 4a의 인쇄회로 스트립 기판을 I-I’ 방향으로 절단한 단면도이다.
도 5 내지 도 11은 본 발명의 제1 실시 예에 따르는 인쇄회로 스트립 기판의 제조 방법을 개략적으로 나타내는 단면도이다.
도 12 내지 도 19는 본 발명의 제2 실시 예에 따르는 인쇄회로 스트립 기판의 제조 방법을 개략적으로 나타내는 단면도이다.
도 20 내지 도 23은 본 발명의 제3 실시 예에 따르는 인쇄회로 스트립 기판의 제조 방법을 개략적으로 나타내는 단면도이다.
도 24 내지 도 27은 본 발명의 제4 실시 예에 따르는 인쇄회로 스트립 기판의 제조 방법을 개략적으로 나타내는 단면도이다.

이하, 첨부한 도면들을 참조하여, 본 발명의 실시 예들을 보다 상세하게 설명하고자 한다. 그러나 본 발명에 개시된 기술은 여기서 설명되는 실시 예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 단지, 여기서 소개되는 실시 예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 개시의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다. 도면에서 각 장치의 구성요소를 명확하게 표현하기 위하여 상기 구성요소의 폭이나 두께 등의 크기를 다소 확대하여 나타내었다. 전체적으로 도면 설명시 관찰자 시점에서 설명하였고, 일 요소가 다른 요소 위에 위치하는 것으로 언급되는 경우, 이는 상기 일 요소가 다른 요소 위에 바로 위치하거나 또는 그들 요소들 사이에 추가적인 요소가 개재될 수 있다는 의미를 모두 포함한다.

복수의 도면들 상에서 동일 부호는 실질적으로 서로 동일한 요소를 지칭한다. 또, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한 복수의 표현을 포함하는 것으로 이해되어야 하고, '포함하다' 또는 '가지다' 등의 용어는 기술되는 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.

또한, 방법 또는 제조 방법을 수행함에 있어서, 상기 방법을 이루는 각 과정들은 문맥상 명백하게 특정 순서를 기재하지 않은 이상 명기된 순서와 다르게 일어날 수 있다. 즉, 각 과정들은 명기된 순서와 동일하게 일어날 수도 있고 실질적으로 동시에 수행될 수도 있으며 반대의 순서대로 수행될 수도 있다.

본 명세서에서 사용되는, 기판 또는 소자칩의 '상면' 또는 '하면'이라는 용어는 관찰자의 시점에서 관측되는 상대적인 개념이다. 따라서, 기판 또는 소자칩의 측면을 제외한 두 면 중 어느 한 면을 '상면' 또는 '하면'으로 지칭할 수 있으며, 이에 대응하여 나머지 한 면을 '하면' 또는 '상면'으로 지칭할 수 있다. 마찬가지로, 본 명세서에서, '상', '위' 또는 '하', '아래' 라는 개념도 마찬가지로 상대적인 개념으로 사용될 수 있다.

도 1은 본 발명의 일 실시 예에 따르는 인쇄회로 스트립 기판을 개략적으로 나타내는 평면도이다. 도 2는 도 1의 인쇄회로 스트립 기판의 B 영역을 확대한 평면도이다. 도 3은 도 2의 B 영역에 대한 회로 패턴도이다.

도 1을 참조하면, 인쇄회로 스트립 기판(1)은 유닛 기판 영역(A) 및 스트립 더미 영역(B)을 구비한다. 유닛 기판 영역(A)에는 복수의 유닛 기판(10)이 배치될 수 있다. 각각의 유닛 기판(10)은 인쇄회로 공정이 완료된 후에 분리되어, 개별의 인쇄회로기판으로 제공될 수 있다.

인쇄회로 스트립 기판(1)은 제1 길이(l1) 및 제1 폭(h1)을 가지는 원판이며, 유닛 기판 영역(A)은 인쇄회로 스트립 기판(1) 내부에서 제2 길이(l2) 및 제2 폭(h2)을 가지는 영역일 수 있다.

스트립 더미 영역(B)은 유닛 기판 영역(A)의 외곽부에 위치하며, 인쇄회로 스트립 기판(1)의 테두리를 따라 제1 너비(w1) 및 제2 너비(w2)를 가지는 밴드 형상으로 배치될 수 있다.

도 2 및 도 3을 참조하면, 스트립 더미 영역(B)에는 블록 더미(21, 22)가 배치될 수 있다. 블록 더미(21, 22)는 복수의 제1 블록 더미 패턴(21) 및 제2 블록 더미 패턴(22)을 구비할 수 있다. 제2 블록 더미 패턴(22)은 제1 블록 더미 패턴(21)보다 표면적이 크도록 형성될 수 있다. 일 예로서, 제2 블록 더미 패턴(22)은 제1 블록 더미 패턴(21)보다 적어도 4배 이상의 표면적을 가질 수 있다.

도 2에 도시된 바와 같이, 제1 블록 더미 패턴(21)은 솔더 레지스트 패턴층(30)에 의해 노출될 수 있으며, 제2 블록 더미 패턴(22)은 솔더 레지스트 패턴층(30)에 의해 덮일 수 있다. 도 3은, 도 2의 평면도에서, 솔더 레지스트 패턴층(30)을 제거한 평면도이며, 제1 블록 더미 패턴(21) 및 제2 블록 더미 패턴(22)의 회로 구성을 상세히 도시하고 있다.

제1 블록 더미 패턴(21) 및 제2 블록 더미 패턴(22)은 전도성 재질로 이루어질 수 있다. 제1 블록 더미 패턴(21) 및 제2 블록 더미 패턴(22)은 연결 라인 패턴(23)에 의해 서로 전기적으로 연결될 수 있다.

도 2에 도시된 바와 같이, 솔더 레지스트 패턴층(30)에 의해 외부로 노출된 제1 블록 더미 패턴(21)은, 외부 시스템의 접지 라인과 연결되어 인쇄회로 스트립 기판(1) 내부의 정전기를 방전시키는 기능을 수행할 수 있다. 또한, 제1 및 제2 블록 더미 패턴(21, 22)은 버스 라인 패턴(24)을 통해, 유닛 기판(10)에 형성되는 외부 접속 패드와 전기적으로 연결될 수 있다. 이로써, 스트립 더미 영역(B) 내에 대전된 전하를 유닛 기판 영역(A)으로 이동시켜, 유닛 기판(10)의 외부 접속 패드를 통해 외부 시스템의 접지 라인으로 방전시킬 수 있다. 다르게는 유닛 기판 영역(A) 내에 대전된 전하를 버스 라인 패턴(24)을 통해 스트립 더미 영역(B)으로 이동시켜, 상기 외부로 노출된 제1 블록 더미 패턴(21)을 통해 외부 시스템의 접지 라인으로 방전시킬 수 있다.

본 발명의 실시 예에서는 스트립 더미 영역(B)에 상술한 바와 같은 정전기 방전용 회로 구조를 구성함으로써, 인쇄회로 스트립 기판 내에 대전된 전하를 신속하게 인쇄회로 스트립 기판 외부로 방출할 수 있다. 종래의 경우, 인쇄회로 스트립 기판의 더미 영역은, 주로 작업자가 인쇄회로 스트립 기판을 핸들링하거나 인쇄회로 스트립 기판을 외부 장비에 고정하기 위한 영역으로 사용되었으며, 이에 따라, 인쇄회로 스트립 기판의 더미 영역은 솔더 레지스트층으로 덮여 있었다. 따라서, 더미 영역에 대전된 전하는 외부로 방전되지 않고 축적되었다가, 방전을 위한 경로가 형성되는 순간 정전기를 발생시킴으로써, 의도하지 않은 기판의 손상을 발생시킬 수 있었다.

이에 반해, 본 발명의 실시 예에 따르면, 작업자 또는 외부 장비와의 접촉이 빈번한 인쇄회로 스트립 기판의 더미 영역에 별도의 방전 경로를 형성함으로써, 정전기 발생에 의한 기판의 손상을 억제할 수 있다.

도 4a는 본 발명의 일 실시 예에 따르는 인쇄회로 스트립 기판의 상세 평면도이다. 도 4b는 도 4a의 인쇄회로 스트립 기판을 I-I’ 방향으로 절단한 단면도이다. 도 4a 및 도 4b를 참조하면, 인쇄회로 스트립 기판은 유닛 기판 영역(A)과 스트립 더미 영역(B)를 구비한다.

유닛 기판 영역(A)에서, 절연층(105) 내에 매몰된 상태에서, 절연층(105)의 상면에 제1 회로 패턴층(110)이 배치되고, 절연층(105)의 하면에 제2 회로 패턴층(120)이 배치된다. 도 4b를 참조하면, 절연층(105)의 상면과 제1 회로 패턴층(110)의 상면이 동일 평면 상에 배치되고, 절연층(105)의 하면과 제2 회로 패턴층(120)의 하면이 동일 평면 상에 배치되고 있다. 하지만, 반드시 이에 한정되는 것은 아니고, 절연층(105)의 상면 상에 제1 회로 패턴층(110)이 배치되거나, 절연층(105)의 하면 상에 제2 회로 패턴층(120)이 배치될 수도 있다.

제1 회로 패턴층(110) 및 제2 회로 패턴층(120)의 일부분은 비아(130)에 의해 서로 연결될 수 있다. 제1 회로 패턴층(110) 및 제2 회로 패턴층(120)은 솔더 레지스트 패턴(30)에 의해 선택적으로 외부로 노출될 수 있다. 솔더 레지스트 패턴(30)에 의해 노출된 제1 회로 패턴층(110) 및 제2 회로 패턴층(120)의 부분은 외부 시스템과 연결되는 외부 접속 패드로서 기능할 수 있다.

스트립 더미 영역(B)에서, 절연층(105) 내에 매몰된 상태에서, 절연층(105)의 상면에 인접하여 상부 제1 블록 더미 패턴(21), 상부 제2 블록 더미 패턴(22) 및 상부 연결 라인 패턴(23)이 배치될 수 있다. 상부 제2 블록 더미 패턴(22)은 상부 제1 블록 더미 패턴(21)보다 표면적이 크도록 형성될 수 있다. 상부 연결 라인 패턴(23)은 상부 제1 블록 더미 패턴(21) 및 상부 제2 블록 더미 패턴(22)을 전기적으로 연결할 수 있다.

절연층(105) 내에 매몰된 상태에서, 절연층(105)의 하면에 인접하여 하부 제1 블록 더미 패턴(미도시), 하부 제2 블록 더미 패턴(27) 및 하부 연결 라인 패턴(28)이 배치될 수 있다. 하부 제2 블록 더미 패턴(27)은 상기 하부 제1 블록 더미 패턴보다 표면적이 크도록 형성될 수 있다. 하부 연결 라인 패턴(28)은 상기 하부 제1 블록 더미 패턴(미도시) 및 하부 제2 블록 더미 패턴(27)을 전기적으로 연결할 수 있다.

상부 제1 블록 더미 패턴(21) 및 상기 하부 제1 블록 더미 패턴은 솔더 레지스트 패턴(30)에 의해 적어도 일부분이 선택적으로 노출됨으로써, 외부 시스템의 접지 라인과 전기적으로 연결될 수 있다.

상부 제2 블록 더미 패턴(22) 및 하부 제2 블록 더미 패턴(27)은 절연층(105)을 관통하는 관통 더미 비아(25)에 의해 서로 연결될 수 있다. 도 4b를 참조하면, 상부 제2 블록 더미 패턴(22) 및 하부 제2 블록 더미 패턴(27)은 솔더 레지스트 패턴(30)에 의해 덮이도록 배치됨으로써, 외부로 노출되지 않을 수 있다.

도 4b를 다시 참조하면, 상부 제1 블록 더미 패턴(21), 및 상부 제2 블록 더미 패턴(22)은 동일 평면 상에 배치될 수 있다. 또한, 상부 제1 블록 더미 패턴(21) 및 상부 제2 블록 더미 패턴(22)은 상부 버스 라인 패턴(24)에 의해 유닛 기판 영역(A)의 제1 회로 패턴층(110)과 전기적으로 연결될 수 있다. 마찬가지로, 상기 하부 제1 블록 더미 패턴 및 하부 제2 블록 더미 패턴(27)은 동일 평면 상에 배치될 수 있다. 또한, 상기 하부 제1 블록 더미 패턴 및 하부 제2 블록 더미 패턴(27)은 하부 버스 라인 패턴(29)에 의해 유닛 기판 영역(A)의 제2 회로 패턴층(120)과 전기적으로 연결될 수 있다.

도 4a 및 도 4b를 참조하면, 스트립 더미 영역(B)의 상부 및 하부 제2 블록 더미 패턴(22, 27)은 상부 및 하부 제1 블록 더미 패턴(21)보다 큰 표면적을 구비하고, 관통 더미 비아(25)를 통해 서로 연결될 수 있다. 일 예로서, 상부 및 하부 제2 블록 더미 패턴(22, 27)은 상부 및 하부 제1 블록 더미 패턴(21)보다 적어도 4배 이상의 표면적을 가질 수 있다.

상부 및 하부 제2 블록 더미 패턴(22, 27)은 인접하는 복수의 상부 및 하부 제1 블록 더미 패턴(21)으로 복수의 방전 패스를 제공하여, 상부 및 하부 제2 블록 더미 패턴(22, 27)이 대전된 전하를 신속하게 외부로 방전하도록 할 수 있다. 또한, 본 발명의 실시 예에서, 상부 및 하부 제2 블록 더미 패턴(22, 27)은 인접하는 복수의 상부 및 하부 제1 블록 더미 패턴(21)으로 대전된 전하를 분산시킬 수 있다. 전하를 이송 받은 복수의 상부 및 하부 제1 블록 더미 패턴(21)이 외부 시스템의 접지 라인과 연결됨으로써, 인쇄회로 스트립 기판 내부의 대전된 전하를 보다 안전하게 외부로 방전시킬 수 있다.

도 5 내지 도 11은 본 발명의 제1 실시 예에 따르는 인쇄회로 스트립 기판의 제조 방법을 개략적으로 나타내는 단면도이다. 먼저, 도 5를 참조하면, 캐리어 스트립 기판(50)을 준비한다. 캐리어 스트립 기판(50)은 절연 코어층(501), 제1 캐리어 구리층(502) 및 제2 캐리어 구리층(503)을 구비한다. 일 예로서, 캐리어 스트립 기판(50)은 구리 적층 기판(Copper Clad Laminate, CCL)일 수 있다. 이어서, 캐리어 스트립 기판(50)을 유닛 기판 영역(A), 및 유닛 기판 외곽부(A)에 위치하는 스트립 더미 영역(B)으로 구분한다.

도 6을 참조하면, 캐리어 스트립 기판(50) 상에 제1 전도성 패턴층(510a, 510b)을 형성한다. 제1 전도성 패턴층(510a, 510b)을 형성하는 구체적인 실시 예로서, 유닛 기판 영역(A) 및 스트립 더미 영역(B)의 제2 캐리어 구리층(503) 상에 제1 유닛 패턴층(510a) 및 제1 블록 더미 패턴층(510b)을 각각 형성한다. 제1 유닛 패턴층(510a) 및 제1 블록 더미 패턴층(510b)을 형성하는 방법은 일 예로서, 화학도금, 전해도금, 또는 이들의 조합을 적용할 수 있다. 제조 공법의 구체적인 일 예로서, 텐팅법, SAP(Semi Additive Process), MSAP법(Modified Semi-Additive Process) 등을 적용할 수 있다.

도 7을 참조하면, 제2 캐리어 구리층(503) 상에서, 제1 유닛 패턴층(510a) 및 제1 블록 더미 패턴층(510b)을 매몰하는 층간 절연층(521)을 형성한다. 이어서, 층간 절연층(521) 상에 구리 포일층(522)을 형성한다.

도 8을 참조하면, 구리 포일층(522) 및 층간 절연층(521)을 선택적으로 가공하여, 제1 유닛 패턴층(510a) 및 제1 블록 더미 패턴층(510b)을 노출시키는 비아홀을 형성한다. 이어서, 상기 비아홀을 구리 도금층으로 채움으로써, 제1 유닛 패턴층(510a)와 제1 블록 더미 패턴층(510b)와 각각 연결되는 유닛 비아(530a) 및 더미 비아(530b)를 형성할 수 있다. 이어서, 도금 공정을 계속 진행하여, 층간 절연층(521) 상에서 유닛 비아(530a)와 연결되는 구리 도금층(540a)을 형성할 수 있다. 또한, 층간 절연층(521) 상에서 더미 비아(530b)와 연결되는 구리 도금층(540b)를 형성할 수 있다.

상술한 공정은 일 예로서, 텐팅법, SAP(Semi Additive Process), MSAP법(Modified Semi-Additive Process) 등을 적용하여 진행할 수 있다

도 9를 참조하면, 캐리어 스트립 기판(50)의 제1 캐리어 구리층(502)과 제2 캐리어 구리층(503)의 계면을 분리시킨다. 이로써, 제2 캐리어 구리층(503) 상에 제1 유닛 패턴층(510a) 및 제1 블록 더미 패턴층(510b), 유닛 비아(530a) 및 더미 비아(530b), 구리 도금층(540a, 540b)이 각각 적층된 한쌍의 적층 구조물이 제조될 수 있다.

도 10을 참조하면, 도 9의 적층 구조물에서, 층간 절연층(521)의 상면에 위치하는 제2 캐리어 구리층(503)을 제거하여 제1 전도성 패턴층(510a, 510b)를 노출시킨다. 또한, 구리 포일층(522) 및 구리 도금층(540a, 540b)을 소정의 두께로 함께 식각함으로써, 층간 절연층(521)의 하면 상에 노출된 구리 포일층(522)을 제거한다. 이로써, 층간 절연층(521) 하면 상에, 제2 유닛 패턴층(545a) 및 제2 블록 더미 패턴층(545b)를 각각 형성할 수 있다.

도 11을 참조하면, 층간 절연층(521)의 상면 및 하면 상에서 제1 유닛 패턴층(510a) 및 제1 블록 더미 패턴층(510b), 제2 유닛 패턴층(545a) 및 제2 블록 더미 패턴층(545b)을 선택적으로 노출하는 솔더 레지스트 패턴층(30)을 형성할 수 있다.

솔더 레지스트 패턴층(30)에 의해 선택적으로 노출되는 제1 유닛 패턴층(510a) 및 제1 블록 더미 패턴층(510b), 제2 유닛 패턴층(545a) 및 제2 블록 더미 패턴층(545b)의 일부분은 외부 시스템과 연결되는 접속 패드로 기능할 수 있다. 이때, 제1 블록 더미 패턴층(510b) 및 제2 블록 더미 패턴층(545b)은 외부 시스템의 접지 라인과 접속됨으로써, 인쇄회로 스트립 기판 내부의 정전기를 외부로 효과적으로 방전시킬 수 있다.

상술한 공정을 진행함으로써, 인쇄회로 스트립 기판을 제조할 수 있다.

도 11을 다시 참조하면, 유닛 기판 영역(A)의 제1 유닛 패턴층(510a), 유닛 비아(530a), 및 제2 유닛 패턴층(545a)은 도 4a 및 도 4b와 관련하여 상술한 제1 회로 패턴층(110), 비아(130) 및 제2 회로 패턴층(120)에 각각 대응될 수 있다.

또한, 스트립 더미 영역(B)의 제1 블록 더미 패턴층(510b)은 상부 제1 블록 더미, 상부 제2 블록 더미, 및 상부 연결 라인 패턴을 포함할 수 있으며, 이들은 도 4a 및 도 4b와 관련하여 상술한 상부 제1 블록 더미(21), 상부 제2 블록 더미(22), 및 상부 연결 라인 패턴(23)과 구성이 실질적으로 동일할 수 있다. 더미 비아(530b)는 도 4a 및 도 4b와 관련하여 상술한 관통 더미 비아(25)와 그 구성이 실질적으로 동일할 수 있다. 제2 블록 더미 패턴층(545b)는 하부 제1 블록 더미, 하부 제2 블록 더미, 및 하부 연결 라인 패턴을 포함할 수 있으며, 이들은 도 4a 및 도 4b와 관련하여 상술한 하부 제1 블록 더미, 하부 제2 블록 더미(27), 및 하부 연결 라인 패턴(28)과 구성이 실질적으로 동일할 수 있다.

도 12 내지 도 19는 본 발명의 제2 실시 예에 따르는 인쇄회로 스트립 기판의 제조 방법을 개략적으로 나타내는 단면도이다. 도 12를 참조하면, 캐리어 스트립 기판(60)을 준비한다. 캐리어 스트립 기판(60)은 절연 코어층(601), 캐리어 구리층(602) 및 베이스 구리층(603)을 구비한다. 베이스 구리층(603)은 캐리어 구리층(602)보다 두께가 두꺼울 수 있다. 이어서, 캐리어 스트립 기판(60)을 유닛 기판 영역(A), 및 유닛 기판 외곽부(A)에 위치하는 스트립 더미 영역(B)으로 구분한다.

도 13을 참조하면, 유닛 기판 영역(A) 및 스트립 더미 영역(B)에 있어서, 캐리어 구리층(602) 상에서 베이스 구리층(603)을 선택적으로 식각하여 제1 전도성 패턴층(610)을 형성한다.

도 14를 참조하면, 유닛 기판 영역(A) 내의 제1 전도성 패턴층(610) 상에 절연성 접착층(620)을 형성하고 접착층(620) 상에 소자칩(300)을 실장한다. 소자칩(300)은 일 예로서, 유전층(301), 제1 전극(302) 및 제2 전극(303)을 구비하는 캐패시터 소자일 수 있으나, 반드시 이에 한정되지는 않고 소자칩(300)은 다양한 종류의 수동 소자 또는 능동 소자를 포함할 수 있다.

도 15를 참조하면, 제1 전도성 패턴층(610) 상에서 소자칩(300)을 덮는 층간 절연층(631, 632)을 형성한다. 구체적으로, 층간 절연층(631, 632)을 형성하는 공정은, 먼저, 소자칩(300)의 측면을 둘러싸는 제1 층간 절연층(631)을 형성한 후에, 소자칩(300) 및 제1 층간 절연층(631)의 상면을 덮는 제2 층간 절연층(632)을 형성하는 순서로 진행될 수 있다.

이어서, 제2 층간 절연층(632) 상에 제1 층간 구리층(633) 및 제2 층간 구리층(634)를 순차적으로 형성할 수 있다.

도 16을 참조하면, 캐리어 스트립 기판(60)의 절연 코어층(610) 및 캐리어 구리층(602)의 계면을 분리시켜, 절연 코어층(610)을 제거한다. 이로써, 베이스 구리층(603) 상에 제1 전도성 패턴층(610), 소자칩(300), 제1 및 제2 층간 절연층(631, 632), 제1 및 제2 층간 구리층(633, 634)이 적층된 구조물을 형성할 수 있다.

도 17을 참조하면, 유닛 기판 영역(A)에서, 캐리어 구리층(602), 제1 전도성 패턴층(610) 및 접착층(620)을 선택적으로 가공하여, 소자칩(300)의 제1 전극(302) 및 제2 전극(303)을 노출시키는 제1 블라인드 비아홀(61)을 형성한다. 또한, 제1 및 제2 층간 구리층(633, 634) 및 제2 층간 절연층(632)를 선택적으로 가공하여, 소자칩(300)의 제1 전극(302)과 제2 전극(303)을 제1 블라인드 비아홀(61)의 반대쪽에서 노출시키는 제2 블라인드 비아홀(62)를 형성한다.

도 17을 다시 참조하면, 스트립 더미 영역(B)에서, 캐리어 구리층(602), 제1 전도성 패턴층(610), 제1 및 제2 층간 구리층(633, 634), 제1 및 제2 층간 절연층(631, 632)를 선택적으로 가공하여 관통 더미 비아홀(63)을 형성한다. 관통 더미 비아홀(63)은 일 예로서, 레이저 가공법에 의해 형성될 수 있으며, 도시된 바와 같이, 도 17의 적층 구조물의 양쪽 표면으로부터 내부 방향으로, 가공을 각각 수행함으로써, 캐리어 구리층(602), 제1 전도성 패턴층(610), 제1 및 제2 층간 구리층(633, 634), 제1 및 제2 층간 절연층(631, 632)을 관통하도록 형성될 수 있다.

도 18을 참조하면, 유닛 기판 영역(A)에서, 제1 블라인드 비아홀(61)을 채우는 상부 제1 비아(652a), 및 상부 제1 비아(652a)와 연결되는 제1 회로 패턴층(640a)를 형성한다. 또한, 제2 블라인드 비아홀(62)을 채우는 하부 제1 비아(654a), 및 하부 제1 비아(654a)와 연결되는 제2 회로 패턴층(660a)을 형성한다. 상부 제1 비아(652a) 및 하부 제1 비아(654a)는 소자칩(300)과 접속할 수 있다.

제1 회로 패턴층(640a)은 제1 층간 절연층(631)의 상면에 인접하여 배치되며, 제2 회로 패턴층(660a)는 제2 층간 절연층(632)의 하면에 인접하여 배치될 수 있다. 구체적인 일 예로서, 도 18에서와 같이, 제1 회로 패턴층(640a)는 제1 층간 절연층(631)에 매몰된 상태에서, 제1 회로 패턴층(640a)의 상면이 제1 층간 절연층(631)의 상면과 동일 평면 상에 위치하도록 배치될 수 있다. 제2 회로 패턴층(660a)는 제2 층간 절연층(632)의 하면 상에 배치될 수 있다.

도 18을 다시 참조하면, 스트립 더미 영역(B)에서, 관통 더미 비아홀(63)을 채우는 제2 비아(650b), 및 제2 비아(650b)와 각각 연결되는 상부 블록 더미 패턴층(640b) 및 하부 블록 더미 패턴층(660b)를 형성한다.

상부 블록 더미 패턴층(640b)은 제1 층간 절연층(631)의 상면에 인접하여 배치되며, 하부 블록 더미 패턴층(660b)은 제2 층간 절연층(632)의 하면에 인접하여 배치될수 있다. 구체적인 일 예로서, 도 18에서와 같이, 상부 블록 더미 패턴층(640b)는 제1 층간 절연층(631)에 매몰된 상태에서, 상부 블록 더미 패턴층(640b)의 상면이 제1 층간 절연층(631)의 상면과 동일 평면 상에 위치하도록 배치될 수 있다. 하부 블록 더미 패턴층(660b)은 제2 층간 절연층(632) 상에 배치될 수 있다.

도 19를 참조하면, 솔더 레지스트 패턴층(30)을 제1 및 제2 층간 절연층(631, 632) 상에 형성될 수 있다. 솔더 레지스트 패턴층(30)은 제1 및 제2 회로 패턴층(640a, 660a), 상부 및 하부 블록 더미 패턴층(640b, 660b)을 선택적으로 노출시킬 수 있다.

솔더 레지스트 패턴층(30)에 의해 선택적으로 노출되는 제1 및 제2 회로 패턴층(640a, 660a), 상부 및 하부 블록 더미 패턴층(640b, 660b)의 부분은 외부 시스템과 연결되는 접속 패드로 기능할 수 있다. 이때, 상부 및 하부 블록 더미 패턴층(640b, 660b)은 외부 시스템의 접지 라인과 접속됨으로써, 인쇄회로 스트립 기판 내부의 정전기를 외부로 효과적으로 방전시킬 수 있다.

도 19를 다시 참조하면, 스트립 더미 영역(B)의 상부 블록 더미 패턴층(640b)은 상부 제1 블록 더미 패턴, 상부 제2 블록 더미 패턴, 및 상부 연결 라인 패턴을 포함할 수 있으며, 이들은 도 4a 및 도 4b와 관련하여 상술한 상부 제1 블록 더미 패터(21), 상부 제2 블록 더미 패턴(22), 및 상부 연결 라인 패턴(23)과 구성이 실질적으로 동일할 수 있다. 제2 비아(650b)는 도 4a 및 도 4b와 관련하여 상술한 관통 더미 비아(25)와 그 구성이 실질적으로 동일할 수 있다. 하부 블록 더미 패턴층(660b)는 하부 제1 블록 더미 패턴, 하부 제2 블록 더미 패턴, 및 하부 연결 라인 패턴을 포함할 수 있으며, 이들은 도 4a 및 도 4b와 관련하여 상술한 하부 제1 블록 더미 패턴, 하부 제2 블록 더미 패턴(27), 및 하부 연결 라인 패턴(28)과 구성이 실질적으로 동일할 수 있다.

도 20 내지 도 23은 본 발명의 제3 실시 예에 따르는 인쇄회로 스트립 기판의 제조 방법을 개략적으로 나타내는 단면도이다. 도 20을 참조하면, 캐리어 스트립 기판(70)을 준비한다. 상기 캐리어 스트립 기판(70)은 절연 코어층(701), 상부 베이스 구리층(702) 및 하부 베이스 구리층(703)을 구비할 수 있다. 이어서, 캐리어 스트립 기판(70)을 유닛 기판 영역(A), 및 유닛 기판 외곽부(A)에 위치하는 스트립 더미 영역(B)으로 구분한다.

도 21을 참조하면, 유닛 기판 영역(A)에서, 상부 베이스 구리층(702), 절연 코어층(701), 및 하부 베이스 구리층(703)을 관통하는 제1 관통 비아홀(71)을 형성한다. 또한, 스트립 더미 영역(B)에서, 상부 베이스 구리층(702), 절연 코어층(701), 및 하부 베이스 구리층(703)을 관통하는 제2 관통 비아홀(72)을 형성한다.

도 22를 참조하면, 유닛 기판 영역(A)에서, 제1 관통 비아홀(71)을 채우도록 구리 도금을 실시하여 제1 비아(720a)를 형성한다. 제1 비아(720a)는 절연 코어층(701)을 관통하는 구리 도금층일 수 있다. 또한, 도금 공정에 의해, 절연 코어층(701)의 상면 및 하면에 제1 회로 패턴층(710a) 및 제2 회로 패턴층(730a)를 각각 형성한다. 제1 및 제2 회로 패턴층(710a, 730a)는 제1 비아(720a)와 연결될 수 있다.

도 22를 다시 참조하면, 스트립 더미 영역(B)에서, 제2 관통 비아홀(72)를 채우도록 도금 공정을 실시하여 제2 비아(720b)를 형성한다. 제2 비아(720b)는 절연 코어층(701)을 관통하는 구리 도금층일 수 있다. 또한, 도금 공정에 의해, 절연 코어층(701)의 상면 및 하면에 상부 블록 더미 패턴층(710b) 및 하부 블록 더미 패턴층(730b)을 각각 형성한다. 상부 블록 더미 패턴층(710b) 및 하부 블록 더미 패턴층(730b)는 제2 비아(720a)와 연결될 수 있다.

이때, 상기 도금 공정은 구체적인 일 예로서, 텐팅법, SAP(Semi Additive Process), MSAP법(Modified Semi-Additive Process), 또는 이들의 조합을 적용할 수 있다.

도 23을 참조하면, 절연 코어층(701) 상에서 제1 회로 패턴층(710a) 및 상부 블록 더미 패턴층(710b), 제2 회로 패턴층(730b) 및 하부 블록 더미 패턴층(730b)을 선택적으로 노출시키는 솔더 레지스트 패턴층(30)을 형성한다. 이때, 스트립 더미 영역(B)에서 솔더 레지스트 패턴층(30)에 의해 노출되는 상부 및 하부 블록 더미 패턴층(710b, 730b) 중 적어도 일부분은, 외부 시스템의 접지 라인과 연결되어 인쇄회로 스트립 기판 내부의 정전기를 방전시키는 기능을 수행할 수 있다.

도 23을 다시 참조하면, 스트립 더미 영역(B)의 상부 블록 더미 패턴층(710b)은 상부 제1 블록 더미 패턴, 상부 제2 블록 더미 패턴, 및 상부 연결 라인 패턴을 포함할 수 있으며, 이들은 도 4a 및 도 4b와 관련하여 상술한 상부 제1 블록 더미 패턴(21), 상부 제2 블록 더미 패턴(22), 및 상부 연결 라인 패턴(23)과 구성이 실질적으로 동일할 수 있다. 제2 비아(720b)는 도 4a 및 도 4b와 관련하여 상술한 관통 더미 비아(25)와 그 구성이 실질적으로 동일할 수 있다. 하부 블록 더미 패턴층(730b)는 하부 제1 블록 더미 패턴, 하부 제2 블록 더미 패턴, 및 하부 연결 라인 패턴을 포함할 수 있으며, 이들은 도 4a 및 도 4b와 관련하여 상술한 하부 제1 블록 더미 패턴, 하부 제2 블록 더미 패턴(27), 및 하부 연결 라인 패턴(28)과 구성이 실질적으로 동일할 수 있다.

도 24 내지 도 27은 본 발명의 제4 실시 예에 따르는 인쇄회로 스트립 기판의 제조 방법을 개략적으로 나타내는 단면도이다. 먼저, 본 발명의 제3 실시 예의 도 20 내지 도 22와 관련된 공정과 실질적으로 동일한 공정을 진행하여, 도 22의 중간 구조물을 제조한다.

도 24를 참조하면, 코어 절연층(701) 상에서 제1 회로 패턴층(710a) 및 상부 블록 더미 패턴층(710b)을 덮는 상부 층간 절연층(740a)을 형성한다. 또한, 제2 회로 패턴층(730a) 및 하부 블록 더미 패턴층(730b)를 덮는 하부 층간 절연층(740b)을 형성한다. 이하에서는, 보다 명확한 식별을 위해, 상부 블록 더미 패턴층(710b)을 제1 상부 블록 더미 패턴층(710b)으로 지칭하고, 하부 블록 더미 패턴층(730b)을 제1 하부 블록 더미 패턴층(730b)으로 지칭하도록 한다.

도 25를 참조하면, 상부 층간 절연층(740a)을 선택적으로 식각하여, 제1 회로 패턴층(710a) 및 제1 상부 블록 더비 패턴층(710b)을 선택적으로 노출시키는 제1 비아홀(73) 및 제2 비아홀(75)을 형성한다. 또한, 하부 층간 절연층(740b)를 선택적으로 식각하여 제2 회로 패턴층(730a) 및 제1 하부 블록 더미 패턴층(730b)을 선택적으로 노출시키는 제3 비아홀(74) 및 제4 비아홀(76)을 형성한다.

도 26을 참조하면, 제1 비아홀(73) 및 제2 비아홀(75)을 각각 채우는 제3 비아(752a) 및 제4 비아(752b)를 형성하고, 상부 층간 절연층(740a) 상에 제3 회로 패턴층(762a) 및 제2 상부 블록 더미 패턴층(762b)을 형성한다.

마찬가지로, 제3 비아홀(74) 및 제4 비아홀(76)을 각각 채우는 제5 비아(754a) 및 제6 비아(754b)를 형성하고, 하부 층간 절연층(740b) 상에 제4 회로 패턴층(764a) 및 제2 하부 블록 더미 패턴층(764b)를 형성한다.

도시되지는 않았지만, 도 24 내지 도 26의 공정을 반복적으로 수행하여, 유닛 기판 영역(A)에서, 제3 회로 패턴층(762a) 및 제4 회로 패턴층(764a) 상에 적어도 하나 이상의 비아, 상기 비아와 연결되는 적어도 하나 이상의 회로 패턴층, 및 상기 비아 및 상기 회로 패턴층을 절연하는 적어도 하나 이상의 절연층을 적층할 수 있다.

마찬가지로, 스트립 더미 영역(B)에서, 제2 상부 블록 더미 패턴층(762a) 및 제2 하부 블록 더미 패턴층(764b) 상에 적어도 하나 이상의 비아, 상기 비아와 연결되는 적어도 하나 이상의 블록 더미 패턴, 및 상기 비아 및 상기 블록 더미 패턴을 절연하는 적어도 하나 이상의 절연층을 적층할 수 있다.

도 27을 참조하면, 상기 적어도 하나 이상 적층된 블록 더미 패턴 및 회로 패턴층 중 최종층(762a, 762b, 764a, 764b)을 선택적으로 노출시키는 솔더 레지스트 패턴층(30)을 상기 적어도 하나 이상의 절연층 중 최종층(740a, 740b) 상에 형성한다.

이때, 스트립 더미 영역(B)에서 솔더 레지스트 패턴층(30)에 의해 노출되는 최종층(762a, 762b, 764a, 764b)중 적어도 일부분은, 외부 시스템의 접지 라인과 연결되어 상기 인쇄회로 스트립 기판 내부의 정전기를 방전시키는 기능을 수행할 수 있다.

이상에서는 도면 및 실시 예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 출원의 기술적 사상으로부터 벗어나지 않는 범위 내에서 본 출원에 개시된 실시예들을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

1: 인쇄회로 스트립 기판,
A: 유닛 기판 영역, B: 스트립 더미 영역, 10: 유닛 기판,
21: 제1 블록 더미 패턴, 22: 제2 블록 더미 패턴,
23: 연결 라인 패턴, 24: 버스 라인 패턴, 25: 관통 더미 비아,
27: 하부 제2 블록 더미 패턴, 28: 하부 연결 라인 패턴,
29: 하부 버스 라인 패턴,
30: 솔더 레지스트 패턴층,
50 60 70: 캐리어 스트립 기판,
61: 제1 블라인드 비아홀, 62: 제2 블라인드 비아홀, 63: 관통 더미 비아홀,
71: 제1 관통 비아홀, 72: 제2 관통 비아홀,
73: 제1 비아홀, 75: 제2 비아홀,
74: 제3 비아홀, 76: 제4 비아홀,
105: 절연층, 110: 제1 회로 패턴층, 120: 제2 회로 패턴층,
130: 비아, 300: 소자칩,
501: 절연 코어층, 502: 제1 캐리어 구리층, 503: 제2 캐리어 구리층,
510a: 제1 유닛 패턴층, 510b: 제1 블록 더미 패턴층,
521: 층간 절연층, 522: 구리 포일층,
530a: 유닛 비아, 530b: 더미 비아,
540a, 540b: 구리 도금층, 545a: 제2 유닛 패턴층, 545b: 제2 블록 더미 패턴층,
601: 절연 코어층, 602: 캐리어 구리층, 603: 베이스 구리층,
610: 제1 전도성 패턴층, 620: 절연성 접착층,
631: 제1 층간 절연층, 632: 제2 층간 절연층,
633: 제1 층간 구리층, 634: 제2 층간 구리층,
640a: 제1 회로 패턴층, 640b: 상부 블록 더미 패턴층,
650b: 제2 비아, 652a: 상부 제1 비아, 654a: 하부 제1 비아,
660a: 제2 회로 패턴층, 660b: 하부 블록 더미 패턴층,
701: 절연 코어층, 702: 상부 베이스 구리층, 703: 하부 베이스 구리층,
710a: 제1 회로 패턴층, 720a: 제1 비아, 730a: 제2 회로 패턴층,
710b: 제1상부 블록 더미 패턴층, 720b: 제2 비아, 730b: 제1 하부 블록 더미 패턴층,
740a: 상부 층간 절연층, 740b: 하부 층간 절연층,
752a: 제3 비아, 752b: 제4 비아,
762a: 제3 회로 패턴층, 762b: 제2 상부 블록 더미 패턴층,
764a: 제5 비아, 764b: 제6 비아,
764a: 제4 회로 패턴층, 764b: 제2 하부 블록 더미 패턴층,

Claims

복수의 유닛 기판이 형성된 유닛 기판 영역; 및
상기 유닛 기판 영역의 외곽부에 위치하고, 블록 더미가 형성된 스트립 더미 영역을 구비하되,
상기 블록 더미는
복수의 제1 블록 더미 패턴; 및
상기 복수의 제1 블록 더미 패턴과 전기적으로 연결되며 상기 제1 블록 더미 보다 큰 표면적을 가지는 제2 블록 더미 패턴을 포함하는
인쇄회로 스트립 기판.
제1 항에 있어서,
상기 제1 및 제2 블록 더미 패턴은 전도성 재질로 이루어지는
인쇄회로 스트립 기판.
제1 항에 있어서,
상기 제1 및 제2 블록 더미 패턴은 연결 라인 패턴에 의해 서로 연결되는
인쇄회로 스트립 기판.
제1 항에 있어서,
상기 인쇄회로 스트립 기판을 두께 방향으로 절단한 단면상에서,
상기 제1 블록 더미 패턴은 상기 인쇄회로 스트립 기판의 상면 또는 하면에 배치되며 솔더 레지스트 패턴층에 의해 적어도 일부분이 외부로 노출되며
상기 제2 블록 더미 패턴은 상기 제1 블록 더미 패턴과 동일한 평면 상에 배치되되 상기 솔더 레지스트 패턴층에 의해 덮이도록 배치되는
인쇄회로 스트립 기판.
제4 항에 있어서,
상기 제2 블록 더미 패턴은, 상기 인쇄회로 스트립 기판의 상면 및 하면에 인접하여 배치되며 상기 인쇄회로 스트립 기판의 내부를 관통하는 관통 더미 비아에 의해 서로 연결되는
인쇄회로 스트립 기판.
제4 항에 있어서,
상기 솔더 레지스트 패턴층에 의해 외부로 노출된 상기 제1 블록 더미 패턴은, 외부 시스템의 접지 라인과 연결되어 상기 인쇄회로 스트립 기판 내부의 정전기를 방전시키는 기능을 수행하는
인쇄회로 스트립 기판.
제1 항에 있어서,
상기 제1 및 제2 블록 더미 패턴은 버스 라인 패턴에 의해 상기 유닛 기판의 외부 접속 패드와 전기적으로 연결되는
인쇄회로 스트립 기판.
제7 항에 있어서,
상기 유닛 기판은 적어도 2 층 이상의 회로 패턴층 및 상기 회로 패턴층을 연결하는 비아를 포함하고,
상기 회로 패턴층 중 최상층 및 최하층 중 적어도 일부분은 상기 외부 접속 패드로 기능하는
인쇄회로 스트립 기판.
제1 항에 있어서,
상기 스트립 더미 영역은 상기 인쇄회로 스트립 기판의 테두리를 따라 소정의 너비를 가지는 밴드 형상으로 형성되는
인쇄회로 스트립 기판.
제9 항에 있어서,
상기 제1 및 제2 블록 더미 패턴은 서로 이격하여 배치되며,
상기 제2 블록 더미 패턴은 상기 제1 블록 더미 패턴보다 적어도 4배 이상의 표면적을 구비하는
인쇄회로 스트립 기판.
제1 항에 있어서,
상기 인쇄회로 스트립 기판은 두께 방향의 단면 구조에서,
상면 및 하면을 구비하는 절연층;
상기 절연층 내부에 의해 매몰되고, 상기 절연층의 상면과 동일 평면 상에 상면을 구비하는 제1 전도성 패턴층;
상기 절연층의 하면 상에 배치되는 제2 전도성 패턴층;
상기 절연층을 관통하여 상기 제1 및 제2 전도성 패턴층을 연결하는 비아; 및
상기 절연층의 상면 및 하면 상에서 상기 제1 및 제2 전도성 패턴층의 일부분을 노출시키는 솔더 레지스트 패턴층을 구비하되,
상기 제1 및 제2 블록 더미 패턴은, 상기 제1 전도성 패턴층의 일부분 또는 상기 제2 전도성 패턴층의 일부분을 구성하는
인쇄회로 스트립 기판.
제1 항에 있어서,
상기 인쇄회로 스트립 기판은 두께 방향의 단면 구조에서,
상면 및 하면을 구비하는 절연층;
상기 절연층의 상면에 인접하여 배치되는 제1 전도성 패턴층;
상기 절연층의 하면에 인접하여 배치되는 제2 전도성 패턴층;
상기 절연층을 관통하여 상기 제1 및 제2 전도성 패턴층을 연결하는 비아;
상기 절연층에 의해 매몰되고, 상기 제1 전도성 패턴층 또는 상기 제2 전도성 패턴층과 전기적으로 연결되는 소자칩; 및
상기 절연층의 상면 및 하면 상에서 상기 제1 및 제2 전도성 패턴층의 일부분을 노출시키는 솔더 레지스트 패턴층을 구비하되,
상기 제1 및 제2 블록 더미 패턴은, 상기 제1 전도성 패턴층의 일부분 또는 상기 제2 전도성 패턴층의 일부분을 구성하는
인쇄회로 스트립 기판.
제1 항에 있어서,
상기 인쇄회로 스트립 기판은 두께 방향의 단면 구조에서,
상면 및 하면을 구비하는 절연층;
상기 절연층의 상면 상에 배치되는 제1 전도성 패턴층;
상기 절연층의 하면 상에 배치되는 제2 전도성 패턴층;
상기 절연층을 관통하여 상기 제1 및 제2 전도성 패턴층을 연결하는 비아;
상기 제1 전도성 패턴층 상에 적층되는 적어도 한층 이상의 상부 전도성 패턴층; 및
상기 제2 전도성 패턴층 상에 적층되는 적어도 한층 이상의 하부 전도성 패턴층을 포함하고,
상기 제1 및 제2 블록 더미 패턴은, 상기 상부 전도성 패턴층 중 최상층 또는 상기 하부 전도성 패턴층 중 최하층에 대응되는
인쇄회로 스트립 기판.
(a) 캐리어 스트립 기판을 준비하는 단계;
(b) 상기 캐리어 스트립 기판을 유닛 기판 영역, 및 유닛 기판 외곽부의 스트립 더미 영역으로 구분하는 단계;
(c) 상기 캐리어 스트립 기판 상에 제1 전도성 패턴층을 형성하는 단계;
(d) 상기 캐리어 스트립 기판 상에서, 상기 제1 전도성 패턴층을 매몰하는 층간 절연층을 형성하는 단계;
(e) 상기 층간 절연층을 관통하여 상기 제1 전도성 패턴층과 연결되는 비아 및 상기 층간 절연층 상에서 상기 비아와 접속되는 구리 도금층을 형성하는 단계;
(f) 상기 캐리어 스트립 기판을 분리 제거하고 상기 제1 전도성 패턴층을 노출시키는 단계;
(g) 상기 층간 절연층의 하면 상에서, 상기 구리 도금층으로부터 제2 전도성 패턴층을 형성하는 단계; 및
(h) 상기 층간 절연층의 상면 및 하면 상에서 상기 제1 및 제2 전도성 패턴층을 선택적으로 노출시키는 솔더 레지스트 패턴층을 형성하는 단계를 포함하고,
상기 스트립 더미 영역에서 상기 솔더 레지스트 패턴층에 의해 노출되는 상기 제1 및 제2 전도성 패턴층은, 외부 시스템의 접지 라인과 연결되어 상기 인쇄회로 스트립 기판 내부의 정전기를 방전시키는 기능을 수행하는
인쇄회로 스트립 기판의 제조 방법.
제14 항에 있어서,
상기 스트립 더미 영역의 상기 제1 전도성 패턴층은, 상부 제1 블록 더미 패턴, 상부 제2 블록 더미 패턴, 및 상기 상부 제1 및 제2 블록 더미 패턴을 연결하는 상부 연결 라인 패턴을 포함하고,
상기 스트립 더미 영역의 상기 제2 전도성 패턴층은 하부 제1 블록 더미 패턴, 하부 제2 블록 더미 패턴, 및 상기 하부 제1 및 제2 블록 더미 패턴을 연결하는 하부 연결 라인 패턴을 포함하고,
상기 상부 및 하부 제2 블록 더미 패턴은 상기 상부 및 하부 제1 블록 더미 패턴보다 표면적이 각각 크며,
상기 상부 제2 블록 더미 패턴 및 상기 하부 제2 블록 더미 패턴은 상기 비아에 의해 서로 연결되는
인쇄회로 스트립 기판의 제조 방법.
(a) 캐리어 스트립 기판을 준비하는 단계;
(b) 상기 캐리어 스트립 기판을 유닛 기판 영역, 및 유닛 기판 외곽부의 스트립 더미 영역으로 구분하는 단계;
(c) 상기 캐리어 스트립 기판 상에 제1 전도성 패턴층을 형성하는 단계;
(d) 상기 유닛 기판 영역 내의 상기 제1 전도성 패턴층 상에 절연성 접착층을 형성하고 상기 접착층 상에 소자칩을 실장하는 단계;
(e) 상기 제1 전도성 패턴층 상에서 상기 소자칩을 덮는 층간 절연층을 형성하는 단계;
(f) 상기 캐리어 스트립 기판의 적어도 일부분을 분리 제거하는 단계;
(g) 상기 유닛 기판 영역에 있어서, 상기 소자칩과 접속하는 복수의 제1 비아, 및 상기 층간 절연층의 상면 및 하면에 인접하여 배치되며 상기 복수의 제1 비아와 연결되는 제1 회로 패턴층 및 제2 회로 패턴층을 형성하는 단계; 및
(h) 상기 스트립 더미 영역에 있어서, 적어도 상기 층간 절연층을 관통하는 제2 비아, 및 상기 층간 절연층의 상면 및 하면에 인접하여 배치되며 상기 제2 비아와 연결되는 상부 블록 더미 패턴 및 하부 블록 더미 패턴을 형성하는 단계; 및
(i) 상기 층간 절연층 상에서 상기 제1 및 제2 회로 패턴층, 상기 상부 및 하부 블록 더미 패턴을 선택적으로 노출시키는 솔더 레지스트 패턴층을 형성하는 단계를 포함하고,
상기 스트립 더미 영역에서 상기 솔더 레지스트 패턴층에 의해 노출되는 상기 상부 및 하부 블록 더미 패턴 중 적어도 일부분은, 외부 시스템의 접지 라인과 연결되어 상기 인쇄회로 스트립 기판 내부의 정전기를 방전시키는 기능을 수행하는
인쇄회로 스트립 기판의 제조 방법.
제16 항에 있어서,
상기 상부 블록 더미 패턴은 상부 제1 블록 더미 패턴 및 상부 제2 블록 더미 패턴을 포함하며, 상기 상부 제2 블록 더미 패턴은 상기 상부 제1 블록 더미 패턴보다 표면적이 크며,
상기 하부 블록 더미 패턴은 하부 제1 블록 더미 패턴 및 하부 제2 블록 더미 패턴을 포함하며, 상기 하부 제2 블록 더미 패턴은 상기 하부 제1 블록 더미 패턴보다 표면적이 크며,
상기 상부 제2 블록 더미 패턴 및 상기 하부 제2 블록 더미 패턴은 상기 제2 비아에 의해 서로 연결되는
인쇄회로 스트립 기판의 제조 방법.
(a) 절연 코어층을 구비하는 캐리어 스트립 기판을 준비하는 단계;
(b) 상기 캐리어 스트립 기판을 유닛 기판 영역, 및 유닛 기판 외곽부의 스트립 더미 영역으로 구분하는 단계;
(c) 상기 유닛 기판 영역에 있어서, 상기 절연 코어층을 관통하는 제1 비아, 및 상기 절연 코어층의 상면 및 하면 상에 배치되며 상기 제1 비아와 연결되는 제1 회로 패턴층 및 제2 회로 패턴층을 형성하는 단계;
(d) 상기 스트립 더미 영역에 있어서, 상기 절연 코어층을 관통하는 제2 비아, 및 상기 절연 코어층의 상면 및 하면 상에 배치되며 상기 제2 비아와 연결되는 상부 블록 더미 패턴 및 하부 블록 더미 패턴을 형성하는 단계; 및
(e) 상기 절연 코어층 상에서 상기 상부 및 하부 블록 더미 패턴, 상기 제1 및 제2 회로 패턴층을 선택적으로 노출시키는 솔더 레지스트 패턴층을 형성하는 단계를 포함하고,
상기 스트립 더미 영역에서 상기 솔더 레지스트 패턴층에 의해 노출되는 상기 상부 및 하부 블록 더미 패턴 중 적어도 일부분은, 외부 시스템의 접지 라인과 연결되어 상기 인쇄회로 스트립 기판 내부의 정전기를 방전시키는 기능을 수행하는
인쇄회로 스트립 기판의 제조 방법.
제18 항에 있어서,
상기 상부 블록 더미 패턴은 상부 제1 블록 더미 패턴 및 상부 제2 블록 더미 패턴을 포함하며, 상기 상부 제2 블록 더미 패턴은 상기 상부 제1 블록 더미 패턴보다 표면적이 크며,
상기 하부 블록 더미 패턴은 하부 제1 블록 더미 패턴 및 하부 제2 블록 더미 패턴을 포함하며, 상기 하부 제2 블록 더미 패턴은 상기 하부 제1 블록 더미 패턴보다 표면적이 크며,
상기 상부 제2 블록 더미 패턴 및 상기 하부 제2 블록 더미 패턴은 상기 제1 비아에 의해 연결되는
인쇄회로 스트립 기판의 제조 방법.
(a) 절연 코어층을 구비하는 캐리어 스트립 기판을 준비하는 단계;
(b) 상기 캐리어 스트립 기판을 유닛 기판 영역, 및 유닛 기판 외곽부의 스트립 더미 영역으로 구분하는 단계;
(c) 상기 유닛 기판 영역에 있어서, 상기 절연 코어층을 관통하는 제1 비아, 및 상기 절연 코어층의 상면 및 하면 상에 배치되며 상기 제1 비아와 연결되는 제1 회로 패턴층 및 제2 회로 패턴층을 형성하는 단계;
(d) 상기 스트립 더미 영역에 있어서, 상기 절연 코어층을 관통하는 제2 비아, 및 상기 절연 코어층의 상면 및 하면 상에 배치되며 상기 제2 비아와 연결되는 상부 블록 더미 패턴 및 하부 블록 더미 패턴을 형성하는 단계;
(e) 상기 유닛 기판 영역에 있어서, 상기 제1 회로 패턴층 및 상기 제2 회로 패턴층 상에, 적어도 하나 이상의 비아, 상기 비아와 연결되는 적어도 하나 이상의 회로 패턴층, 및 상기 비아 및 상기 회로 패턴층을 절연하는 적어도 하나 이상의 절연층을 적층하는 단계;
(f) 상기 스트립 더미 영역에 있어서, 상기 상부 블록 더미 패턴 및 상기 하부 블록 더미 패턴 상에, 적어도 하나 이상의 비아, 상기 비아와 연결되는 적어도 하나 이상의 블록 더미 패턴, 및 상기 비아 및 상기 블록 더미 패턴을 절연하는 적어도 하나 이상의 절연층을 적층하는 단계;
(g) 상기 적층된 적어도 하나 이상의 블록 더미 패턴 및 회로 패턴층 중 최종층을 선택적으로 노출시키는 솔더 레지스트 패턴층을 상기 적어도 하나 이상의 절연층 중 최종층 상에 형성하는 단계를 포함하고,
상기 스트립 더미 영역에서 상기 솔더 레지스트 패턴층에 의해 노출되는 상기 최종층 중 적어도 일부분은, 외부 시스템의 접지 라인과 연결되어 상기 인쇄회로 스트립 기판 내부의 정전기를 방전시키는 기능을 수행하는
인쇄회로 스트립 기판의 제조 방법.