JP2010135635A - 半導体集積回路試験用基板および半導体集積回路試験システム - Google Patents
半導体集積回路試験用基板および半導体集積回路試験システム Download PDFInfo
- Publication number
- JP2010135635A JP2010135635A JP2008311274A JP2008311274A JP2010135635A JP 2010135635 A JP2010135635 A JP 2010135635A JP 2008311274 A JP2008311274 A JP 2008311274A JP 2008311274 A JP2008311274 A JP 2008311274A JP 2010135635 A JP2010135635 A JP 2010135635A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- integrated circuit
- semiconductor integrated
- connector
- wafer level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
【課題】ウェーハ状態のウェーハレベルCSPの電極の数が膨大であっても外部接続端子への引き出しが可能な半導体集積回路試験用基板、およびそれを用いた半導体集積回路試験システムを提供する
【解決手段】半導体集積回路試験用基板1は、それぞれが多層配線基板であり、その外周部上面にコネクタ2を備える、最下層基板11、2層目基板12、3層目基板13、最上層基板14を積層する。最下層基板11は、ウェーハレベルCSP1000の電極1100の総てがポゴピン2000を介して接続される下面端子111を備える。下面端子111に接続される最下層基板11の内部配線は、いずれかの多層配線基板のコネクタ2に接続される。
【選択図】図1
【解決手段】半導体集積回路試験用基板1は、それぞれが多層配線基板であり、その外周部上面にコネクタ2を備える、最下層基板11、2層目基板12、3層目基板13、最上層基板14を積層する。最下層基板11は、ウェーハレベルCSP1000の電極1100の総てがポゴピン2000を介して接続される下面端子111を備える。下面端子111に接続される最下層基板11の内部配線は、いずれかの多層配線基板のコネクタ2に接続される。
【選択図】図1
Description
本発明は、半導体集積回路試験用基板および半導体集積回路試験システムに関する。
電子機器の小型・軽量・薄型化の実現のために半導体集積回路の高密度実装が求められ、それに応えるパッケージの1つとして、CSP(Chip Size Package)が開発された。さらに、最近では、ウェーハ製造工程中で、ボンディングパッドからウェーハ表面上に再配線して実装用の端子をチップ上面に直接、もしくはCu等の応力緩和用ポストを介して形成し、ウェーハ内の全チップを一括してCSPに収納するウェーハレベルCSPが実用化されている。
このようなウェーハレベルCSPの機能試験やバーンイン試験などの試験を行なう場合、個々のCSPに切り離して行うより、ウェーハ状態で一括して行った方が効率がよい。
そこで、従来、ウェーハレベルCSPの各電極に接触させるためのコンタクト電極およびこのコンタクト電極から引き出される配線に接続される外部接続端子を備えるコンタクト基板を用いて、ウェーハレベルCSPをウェーハ状態で一括して試験する試験方法が提案されている(例えば、特許文献1参照。)。
ところが、近年ウェーハの大口径が進み、ウェーハ状態のウェーハレベルCSPの電極の数も、例えば10万個を超えるほどの膨大な数となっている。そのため、上述のようなコンタクト基板でウェーハレベルCSPの総ての電極を外部接続端子へ引き出そうとすると、そのサイズが非常に大きくなり、事実上、外部接続端子への引き出しが不可能、という問題が発生する。
特開2000−306961号公報 (第4−5ページ、図5)
そこで、本発明の目的は、ウェーハ状態のウェーハレベルCSPの電極の数が膨大であっても外部接続端子への引き出しが可能な半導体集積回路試験用基板、およびそれを用いた半導体集積回路試験システムを提供することにある。
本発明の一態様によれば、ウェーハレベルCSPの試験をウェーハ状態で行うときに用いる半導体集積回路試験用基板であって、積層された複数の多層配線基板を有し、前記複数の多層配線基板のそれぞれが、その外周部にコネクタを備え、前記積層の最下層基板は、前記ウェーハレベルCSPの全電極が弾力性のある接続手段を介して接続される下面端子を備え、前記下面端子に接続される内部配線の一部を前記コネクタに接続し、その残りの内部配線を上面に引き出し、前記積層の中間層の基板は、順次、その下層の基板から引き出された配線に接続される内部配線の一部を前記コネクタに接続し、その残りの内部配線を上面に引き出し、前記積層の最上層基板は、その下層の基板から引き出された配線に接続される内部配線を前記コネクタに接続することを特徴とする半導体集積回路試験用基板が提供される。
また、本発明の別の一態様によれば、ウェーハレベルCSPの試験をウェーハ状態で行う半導体集積回路試験システムであって、前記ウェーハレベルCSPの機能試験を行うLSIテスターと、前記LSIテスターにより生成されるテストパターンに応じて前記ウェーハレベルCSPへ与えるバーンイン入力信号を発生させるバーンイン試験装置と、積層された複数の多層配線基板を有し、前記複数の多層配線基板のそれぞれが、その外周部にコネクタを備え、前記積層の最下層基板は、前記ウェーハレベルCSPの全電極が弾力性のある接続手段を介して接続される下面端子を備え、前記下面端子に接続される内部配線の一部を前記コネクタに接続し、その残りの内部配線を上面に引き出し、前記積層の中間層の基板は、順次、その下層の基板から引き出された配線に接続される内部配線の一部を前記コネクタに接続し、その残りの内部配線を上面に引き出し、前記積層の最上層基板は、その下層の基板から引き出された配線に接続される内部配線を前記コネクタに接続する半導体集積回路試験用基板と、前記半導体集積回路試験用基板の前記コネクタのうち前記ウェーハレベルCSPの入力端子に接続されているコネクタを前記バーンイン試験装置の出力端子へ接続するとともに、前記半導体集積回路試験用基板の前記コネクタとの接続を順次スイッチングさせて、試験対象のウェーハレベルCSPの端子を前記LSIテスターへ接続する配線ユニットとを備えることを特徴とする半導体集積回路試験システムが提供される。
本発明によれば、ウェーハ状態のウェーハレベルCSPの電極の数が膨大であっても外部接続端子への引き出しが可能である。また、ウェーハレベルCSPのウェーハ状態でのバーンイン試験を行いながら、各CSPの機能試験を行うことができる。
以下、本発明の実施例を図面を参照して説明する。なお、各実施例では、半導体集積回路試験用基板として4枚の多層配線基板を積層した例を示すが、積層する多層配線基板の枚数は4枚に限定されるものではなく、任意の枚数とすることができる。
図1は、本発明の実施例1に係る半導体集積回路試験用基板の構造の例を示す模式的側面図である。
本実施例の半導体集積回路試験用基板1は、ウェーハレベルCSP1000の試験をウェーハ状態で行うときに用いるものであり、積層された4枚の多層配線基板、すなわち、最下層基板11、2層目基板12、3層目基板13、最上層基板14を有し、それぞれの多層配線基板が、その外周部上面にコネクタ2を備える。
上面にコネクタ2を備えるため、多層配線基板は、最下層基板11から最上層基板14へ向かって、その基板サイズが次第に小さくなる。
最下層基板11は、ウェーハレベルCSP1000の電極1100の総てがポゴピン2000を介して接続される下面端子111を備え、この下面端子111に接続される内部の多層配線の一部をコネクタ2に接続し、その残りの配線を上面に引き出す。
積層の中間層の基板である2層目基板12および3層目基板13は、順次、その下層の基板から引き出された配線に接続される内部配線の一部をコネクタ2に接続し、その残りの内部配線を上面に引き出す。
最上層基板14は、3層目基板13から引き出された配線に接続される内部配線をコネクタ2に接続する。
このような配線、接続により、ウェーハレベルCSP1000の電極1100の総てが、4枚の多層配線基板のいずれかのコネクタ2に接続される。
ここで、ポゴピン2000は、筒状の本体の内部に導電性材料からなる弦巻バネなどの弾性体を備え、電極1100との接触面に導電性材料からなる王冠状の電極を備えている。そのため、バーンイン試験で高温となった際、多層配線基板とウェーハの温度係数の違いにより、最下層基板11の下面端子111とウェーハレベルCSP1000の電極1100の位置ずれが多少生じても、その位置ずれを吸収することができる。
なお、本実施例では、ウェーハレベルCSP1000の電極1100との接続にポゴピン2000を用いる例を示しているが、弾力性のある素材であれば、導電シートなどの他の接続手段を用いるようにしてもよい。
また、本実施例では、最上層基板14の上面に、荷重ユニット3が載せられている。
荷重ユニット3は、底面サイズがウェーハレベルCSP1000のウェーハサイズと同じであり、金属等の均質の材質を用いて形成される。荷重ユニット3は、最下層基板11の下面端子111の配置領域に対応した領域に置かれる。
この荷重ユニット3を用いることにより、ウェーハレベルCSP1000の電極1100に均等に圧力が掛かり、ポゴピン2000との接触を良好に保つことができる。
図2は、本実施例の半導体集積回路試験用基板1の模式的平面図である。
最下層基板11、2層目基板12、3層目基板13および最上層基板14の外周部に、外周部を一周するようにコネクタ2が配置されている。
このような本実施例によれば、ウェーハレベルCSPの総ての電極を、積層された多層配線基板に備えられたコネクタに接続することができる。したがって、このコネクタへの配線接続を行うことにより、ウェーハレベルCSPのどの電極も外部の試験装置と接続することができる。
実施例1では、各多層配線基板の上面にコネクタを配置した例を示したが、このコネクタは、各多層配線基板の側面に配置することも可能である。そこで、本実施例では、各多層配線基板の側面にコネクタを配置した例を示す。
図3は、本発明の実施例2に係る半導体集積回路試験用基板の構造の例を示す模式的側面図である。
本実施例の半導体集積回路試験用基板1Aは、最下層基板11A、2層目基板12A、3層目基板13Aおよび最上層基板14Aを有し、それぞれの多層配線基板が、その側面にコネクタ2を備える。
各多層配線基板の側面にコネクタ2を備えるため、本実施例では、実施例1とは異なり、総ての多層配線基板の基板サイズを同一にすることができる。
最下層基板11Aは、ウェーハレベルCSP1000の電極1100の総てがポゴピン2000を介して接続される下面端子111Aを備え、この下面端子111Aに接続される内部の多層配線の一部をコネクタ2に接続し、その残りの配線を上面に引き出す。
積層の中間層の基板である2層目基板12Aおよび3層目基板13Aは、順次、その下層の基板から引き出された配線に接続される内部配線の一部をコネクタ2に接続し、その残りの内部配線を上面に引き出す。
最上層基板14Aは、3層目基板13Aから引き出された配線に接続される内部配線をコネクタ2に接続する。
このような配線、接続により、本実施例においても、実施例1と同様、ウェーハレベルCSP1000の電極1100の総てが、4枚の多層配線基板のいずれかのコネクタ2に接続される。
また、本実施例においても、最上層基板14Aの上面に荷重ユニット3を載せることにより、ウェーハレベルCSP1000の電極1100と、ポゴピン2000との接触を良好に保つことができる。
このような本実施例によれば、総ての多層配線基板の基板サイズを同一にすることができるので、上層の基板であっても、最下層基板と同数のコネクタを備えることができる。すなわち、実施例1と比べると、上層の基板に、より多くのコネクタを配置することができる。
また、総ての多層配線基板の基板サイズが同一であるので、多層配線基板を積層するときの各基板の位置合わせを容易に行うことができ、位置合わせの精度を向上させることができる。
本実施例では、実施例1あるいは実施例2で示したような半導体集積回路試験用基板を用いて、ウェーハレベルCSP1000のバーンイン試験をウェーハ状態で行いながら、並行してウェーハレベルCSP1000の機能試験を行なうことのできる半導体集積回路試験システムの例を示す。なお、本実施例では、半導体集積回路試験用基板として、実施例1の半導体集積回路試験用基板1を用いたときの例を示す。
図4は、本発明の実施例3に係る半導体集積回路試験システムの構成の例を示す模式的構成図である。
本実施例の半導体集積回路試験システムは、ウェーハレベルCSP1000の機能試験を行うLSIテスター4と、LSIテスター4により生成されるテストパターンに応じてウェーハレベルCSP1000へ与えるバーンイン入力信号を発生させるバーンイン試験装置5と、ポゴピン2000を介して接続されるウェーハレベルCSP1000の電極1100の総てをコネクタ2に接続する半導体集積回路試験用基板1と、半導体集積回路試験用基板1のコネクタ2のうちウェーハレベルCSP1000の入力端子に接続されているコネクタをバーンイン試験装置5の出力端子へ接続するとともに、半導体集積回路試験用基板1のコネクタ2との接続を順次スイッチングさせて、試験対象のウェーハレベルCSPの端子をLSIテスター4へ接続する配線ユニット6と、を備える。
配線ユニット6へは、半導体集積回路試験用基板1のコネクタ2を介して、ウェーハレベルCSP1000の電極1100の総てが接続される。
配線ユニット6は、分配部61と、スイッチング部62と、を有する。
分配部61は、半導体集積回路試験用基板1のコネクタ2のうちウェーハレベルCSP1000の入力端子に接続されているコネクタをバーンイン試験装置5の出力端子へ接続し、バーンイン試験装置5から出力されるバーンイン入力信号をウェーハレベルCSP1000の総てのCSPへ分配する。
スイッチング部62は、半導体集積回路試験用基板1のコネクタ2とLSIテスター4との間の接続を順次スイッチングさせ、試験対象のウェーハレベルCSPの端子をLSIテスター4に接続する。
スイッチング部62は、通常の機能試験の場合は、ウェーハレベルCSPの入力端子および出力端子をLSIテスター4に接続するが、バーンイン試験の場合は、ウェーハレベルCSPの出力端子のみをLSIテスター4に接続する。
本実施例の半導体集積回路試験システムにおいてバーンイン試験を行なうときは、まず、LSIテスター4からバーンイン試験装置5へテストパターンを送り、バーンイン試験装置5により所望のバーンイン入力信号を発生させる。このバーンイン入力信号は、配線ユニット6の分配部61を通して、ウェーハレベルCSP1000の各CSPの入力端子へ入力される。
一方、バーンイン試験中のウェーハレベルCSP100からは、各CSPの出力信号が配線ユニット6へ送られ、スイッチング部62のスイッチングにより、試験対象のCSPの出力信号が、順次、LSIテスター4へ出力される。
LSIテスター4は、この出力信号を規格値と比較し、各CSPが正常動作を行っているかどうかの良否判定を行う。
このような本実施例によれば、半導体集積回路試験用基板のコネクタへウェーハレベルCSPの全電極が接続されているため、ウェーハレベルCSPのウェーハ状態でのバーンイン試験を行いながら、並行して個々のCSPの機能試験を行うことができる。これにより、不良品の早期排除やテスト効率の向上を図ることができる。
1、1A 半導体集積回路試験用基板
11、11A 最下層基板
12、12A 2層目基板
13、13A 3層目基板
14、14A 最上層基板
111、111A 下面端子
2 コネクタ
3 荷重ユニット
4 LSIテスター
5 バーンイン試験装置
6 配線ユニット
61 分配部
62 スイッチング部
11、11A 最下層基板
12、12A 2層目基板
13、13A 3層目基板
14、14A 最上層基板
111、111A 下面端子
2 コネクタ
3 荷重ユニット
4 LSIテスター
5 バーンイン試験装置
6 配線ユニット
61 分配部
62 スイッチング部
Claims (5)
- ウェーハレベルCSPの試験をウェーハ状態で行うときに用いる半導体集積回路試験用基板であって、
積層された複数の多層配線基板を有し、
前記複数の多層配線基板のそれぞれが、その外周部にコネクタを備え、
前記積層の最下層基板は、前記ウェーハレベルCSPの全電極が弾力性のある接続手段を介して接続される下面端子を備え、前記下面端子に接続される内部配線の一部を前記コネクタに接続し、その残りの内部配線を上面に引き出し、
前記積層の中間層の基板は、順次、その下層の基板から引き出された配線に接続される内部配線の一部を前記コネクタに接続し、その残りの内部配線を上面に引き出し、
前記積層の最上層基板は、その下層の基板から引き出された配線に接続される内部配線を前記コネクタに接続する
ことを特徴とする半導体集積回路試験用基板。 - 前記積層された複数の多層配線基板は、
上層の基板ほどそのサイズが小さく、
前記コネクタが、それぞれの基板の上面に備えられている
ことを特徴とする請求項1に記載の半導体集積回路試験用基板。 - 前記積層された複数の多層配線基板は、
その基板サイズが総て同じで、
前記コネクタが、それぞれの基板の側面に備えられている
ことを特徴とする請求項1に記載の半導体集積回路試験用基板。 - 前記最上層基板の上面に、底面サイズが前記ウェーハレベルCSPのウェーハサイズと同じで均質の荷重ユニットが、前記最下層基板の前記下面端子の配置領域に対応した領域に載置される
ことを特徴とする請求項1乃至3のいずれか1項に記載の半導体集積回路試験用基板。 - ウェーハレベルCSPの試験をウェーハ状態で行う半導体集積回路試験システムであって、
前記ウェーハレベルCSPの機能試験を行うLSIテスターと、
前記LSIテスターにより生成されるテストパターンに応じて前記ウェーハレベルCSPへ与えるバーンイン入力信号を発生させるバーンイン試験装置と、
積層された複数の多層配線基板を有し、前記複数の多層配線基板のそれぞれが、その外周部にコネクタを備え、前記積層の最下層基板は、前記ウェーハレベルCSPの全電極が弾力性のある接続手段を介して接続される下面端子を備え、前記下面端子に接続される内部配線の一部を前記コネクタに接続し、その残りの内部配線を上面に引き出し、前記積層の中間層の基板は、順次、その下層の基板から引き出された配線に接続される内部配線の一部を前記コネクタに接続し、その残りの内部配線を上面に引き出し、前記積層の最上層基板は、その下層の基板から引き出された配線に接続される内部配線を前記コネクタに接続する半導体集積回路試験用基板と、
前記半導体集積回路試験用基板の前記コネクタのうち前記ウェーハレベルCSPの入力端子に接続されているコネクタを前記バーンイン試験装置の出力端子へ接続するとともに、
前記半導体集積回路試験用基板の前記コネクタとの接続を順次スイッチングさせて、試験対象のウェーハレベルCSPの端子を前記LSIテスターへ接続する配線ユニットと
を備えることを特徴とする半導体集積回路試験システム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008311274A JP2010135635A (ja) | 2008-12-05 | 2008-12-05 | 半導体集積回路試験用基板および半導体集積回路試験システム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008311274A JP2010135635A (ja) | 2008-12-05 | 2008-12-05 | 半導体集積回路試験用基板および半導体集積回路試験システム |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010135635A true JP2010135635A (ja) | 2010-06-17 |
Family
ID=42346613
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008311274A Pending JP2010135635A (ja) | 2008-12-05 | 2008-12-05 | 半導体集積回路試験用基板および半導体集積回路試験システム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010135635A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9194889B2 (en) | 2010-09-07 | 2015-11-24 | Korea Institute Of Machinery & Materials | Probe card and manufacturing method thereof |
-
2008
- 2008-12-05 JP JP2008311274A patent/JP2010135635A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9194889B2 (en) | 2010-09-07 | 2015-11-24 | Korea Institute Of Machinery & Materials | Probe card and manufacturing method thereof |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7541680B2 (en) | Semiconductor device package | |
KR101120683B1 (ko) | 3차원 칩 스택의 실리콘 삽입기 시험 | |
US8541889B2 (en) | Probe card including frame and cover plate for testing a semiconductor device | |
JP2010165984A (ja) | 半導体デバイス | |
US20090127716A1 (en) | Integrated circuit chip component, multi-chip module, their integration structure, and their fabrication method | |
JP2008124080A (ja) | 基板、これを用いた半導体装置、半導体装置の検査方法および半導体装置の製造方法 | |
US20160313393A1 (en) | Multilayer circuit board and tester including the same | |
KR102016419B1 (ko) | 인터포저 칩 및 인터포저 칩의 테스트 방법 | |
JP2007163327A (ja) | 半導体装置および半導体装置の検査方法 | |
US20070170935A1 (en) | Test module for wafer | |
CN110531125B (zh) | 空间转换器、探针卡及其制造方法 | |
KR101123804B1 (ko) | 반도체 칩 및 이를 갖는 적층 반도체 패키지 | |
TWI743171B (zh) | 用於探針卡之空間轉換器及相關之系統及方法 | |
US7238962B2 (en) | Semiconductor chip with test pads and tape carrier package using the same | |
JP2004347591A (ja) | 集積回路用プローブ・カード | |
JP2008130905A (ja) | 半導体装置の製造方法及びそのテスト装置 | |
JP2010135635A (ja) | 半導体集積回路試験用基板および半導体集積回路試験システム | |
JP2007134427A (ja) | モジュールパッケージ及びモジュールパッケージの製造方法 | |
US8044498B2 (en) | Interposer, semiconductor chip mounted sub-board, and semiconductor package | |
CN113053772A (zh) | 用于封装后硅通孔叠层芯片的测试结构 | |
JP4699953B2 (ja) | マルチチップモジュールとその製造方法 | |
US7714429B2 (en) | Wafer structure with a plurality of functional macro chips for chip-on-chip configuration | |
US20030234660A1 (en) | Direct landing technology for wafer probe | |
KR20090047314A (ko) | 기판 검사 장치 | |
TWI721424B (zh) | 空間轉換器、探針卡及其製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20111125 |
|
RD04 | Notification of resignation of power of attorney |
Effective date: 20111205 Free format text: JAPANESE INTERMEDIATE CODE: A7424 |