KR20120025302A - 프로브 카드 및 이의 제조 방법 - Google Patents

프로브 카드 및 이의 제조 방법 Download PDF

Info

Publication number
KR20120025302A
KR20120025302A KR1020100087598A KR20100087598A KR20120025302A KR 20120025302 A KR20120025302 A KR 20120025302A KR 1020100087598 A KR1020100087598 A KR 1020100087598A KR 20100087598 A KR20100087598 A KR 20100087598A KR 20120025302 A KR20120025302 A KR 20120025302A
Authority
KR
South Korea
Prior art keywords
unit
layer
contact
unit plates
plate
Prior art date
Application number
KR1020100087598A
Other languages
English (en)
Other versions
KR101136534B1 (ko
Inventor
이학주
김정엽
박준협
Original Assignee
한국기계연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국기계연구원 filed Critical 한국기계연구원
Priority to KR1020100087598A priority Critical patent/KR101136534B1/ko
Priority to PCT/KR2011/006615 priority patent/WO2012033338A2/ko
Priority to CN201180047938.3A priority patent/CN103140921B/zh
Priority to EP11823771.8A priority patent/EP2615636B1/en
Priority to JP2013528114A priority patent/JP2013541705A/ja
Priority to US13/821,045 priority patent/US9194889B2/en
Publication of KR20120025302A publication Critical patent/KR20120025302A/ko
Application granted granted Critical
Publication of KR101136534B1 publication Critical patent/KR101136534B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07364—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch
    • G01R1/07378—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch using an intermediate adapter, e.g. space transformers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R3/00—Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Measuring Leads Or Probes (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

프로브 카드는 패드 영역과 접촉 프로브 영역을 포함하는 복수의 단위 플레이트와, 패드 영역에 형성된 복수의 전극 패드와, 접촉 프로브 영역에 형성된 복수의 접촉 프로브와, 전극 패드와 접촉 프로브를 전기적으로 연결하는 복수의 배선층을 포함한다. 복수의 단위 플레이트는 서로 다른 크기로 형성되고, 각 단위 플레이트의 패드 영역을 모두 노출시키도록 정렬 및 적층된다.

Description

프로브 카드 및 이의 제조 방법 {PROBE CARD AND MANUFACTURING METHOD THEREOF}
본 발명은 프로브 카드에 관한 것으로서, 보다 상세하게는 고집적화된 반도체 칩의 검사에 유리하도록 복수의 접촉 프로브를 고집적으로 배열하면서 검사 회로를 통합한 프로브 카드 및 이의 제조 방법에 관한 것이다.
일반적으로 제조가 완료된 반도체 칩은 패키징되기 전과 패키징된 후에 전기적 검사를 실시하며, 패키징되기 전의 검사 결과에 따라 양품은 패키징하고 불량품은 폐기 처분된다. 이러한 전기적 검사에는 측정 기기가 내장된 테스터와 반도체 칩의 전극 패드 사이를 전기적으로 연결시켜주는 프로브 카드가 사용된다.
프로브 카드에는 반도체 칩의 각 전극 패드와 접촉하여 이들과 전기적으로 연결되는 복수의 접촉 프로브가 돌출 형성된다. 각각의 접촉 프로브는 배선층을 통해 프로브 카드의 전극 패드와 연결되며, 복수의 전극 패드는 테스터와 전기적으로 연결되어 테스터로부터 검사에 필요한 전기 신호를 인가받는다.
최근 반도체 기술이 발전함에 따라 보다 많은 수의 전극 패드를 가진 반도체 칩이 단일 웨이퍼에 형성되고 있다. 이로써 웨이퍼 단위로 테스트를 진행하는 전기적 검사 과정에서 테스트해야 할 반도체 칩과 전극 패드의 수가 증가하고 있고, 이에 대응하여 프로브 카드에 구비되는 접촉 프로브의 개수를 증가시켜야 한다.
그러나 하나의 프로브 카드에 웨이퍼의 모든 반도체 칩을 1회 공정으로 테스트할 정도로 많은 수의 접촉 프로브를 형성하는 것은 제조 상의 어려움이 크다. 따라서 종래에는 대면적 웨이퍼에 대해 테스트할 영역을 복수의 단위 영역으로 나누고, 각 단위 영역에 대해 순차적으로 테스트하는 방법을 적용하고 있다. 그러나 이 경우 테스트 공정이 복잡해지고 테스트에 많은 시간이 소요되는 단점이 있다.
본 발명은 접촉 프로브의 간격을 줄이면서 접촉 프로브의 개수를 증가시켜 대면적 웨이퍼에 대해 1회 테스트 공정으로 모든 반도체 칩을 검사할 수 있는 프로브 카드 및 이의 제조 방법을 제공하고자 한다.
본 발명의 일 실시예에 따른 프로브 카드는 패드 영역과 접촉 프로브 영역을 포함하는 복수의 단위 플레이트와, 패드 영역에 형성된 복수의 전극 패드와, 접촉 프로브 영역에 형성된 복수의 접촉 프로브와, 전극 패드와 접촉 프로브를 전기적으로 연결하는 복수의 배선층을 포함한다. 복수의 단위 플레이트는 서로 다른 크기로 형성되고, 각 단위 플레이트의 패드 영역을 모두 노출시키도록 정렬 및 적층된다.
복수의 단위 플레이트에서 접촉 프로브 영역은 같은 폭으로 형성되고, 복수의 접촉 프로브는 같은 개수로 구비될 수 있다. 복수의 단위 플레이트는 각 단위 플레이트의 두께 방향을 따라 복수의 접촉 프로브가 일렬로 위치하도록 정렬될 수 있다.
단위 플레이트는 이웃한 단위 플레이트의 접촉 프로브와 마주하는 뒷면에 오목부를 형성할 수 있다. 복수의 단위 플레이트는 오목부에 위치하는 절연층 및 절연층 상에 위치하며 도전 물질로 형성된 윤활층을 더 포함할 수 있다.
다른 한편으로, 복수의 단위 플레이트는 이웃한 단위 플레이트와 마주하는 뒷면에 형성된 절연층 및 복수의 접촉 프로브 사이에 위치하는 측벽을 더 포함할 수 있다.
복수의 단위 플레이트는 검사 회로를 더 포함할 수 있으며, 배선층은 전극 패드와 검사 회로 사이 및 검사 회로와 접촉 프로브 사이에 위치할 수 있다.
본 발명의 다른 일 실시예에 따른 프로브 카드는, ⅰ) 패드 영역과 접촉 프로브 영역을 포함하며 서로 다른 크기로 형성되고, 접촉 프로브 영역은 서로 중첩되면서 패드 영역은 모두 노출되도록 정렬 및 적층된 복수의 단위 플레이트와, ⅱ) 패드 영역에 형성된 복수의 전극 패드와, ⅲ) 접촉 프로브 영역에 형성된 복수의 접촉 프로브와, ⅳ) 전극 패드와 접촉 프로브를 전기적으로 연결하는 복수의 배선층을 포함한다. 복수의 단위 플레이트는 제1 방향을 따라 마주하는 두 변에 패드 영역을 형성하고, 제1 방향과 직교하는 제2 방향을 따라 마주하는 두 변 중 어느 한 변에 접촉 프로브 영역을 형성한다.
복수의 단위 플레이트는 제1 단위 플레이트와, 제1 단위 플레이트와 접하는 제2 단위 플레이트를 포함하며, 제2 단위 플레이트의 크기는 제1 단위 플레이트의 크기에 두개의 패드 영역의 크기를 더한 것과 같을 수 있다.
복수의 단위 플레이트는 제2 방향을 따라 마주하는 두 변 중 다른 한 변에 패드 영역을 추가로 형성할 수 있다. 이 경우, 제2 단위 플레이트의 크기는 제1 단위 플레이트의 크기에 세개의 패드 영역의 크기를 더한 것과 같을 수 있다.
프로브 카드는 복수의 단위 플레이트를 일체로 고정시키는 고정 부재를 더 포함할 수 있다. 고정 부재는 복수의 단위 플레이트를 관통하는 적어도 2개의 볼트 및 볼트에 각각 체결되는 너트의 조립체와, 복수의 단위 플레이트 사이에 위치하는 접착층 가운데 적어도 하나를 포함할 수 있다.
프로브 카드는 복수의 단위 플레이트 중 최상부 단위 플레이트의 외측에 위치하는 제1 보호 플레이트와, 복수의 단위 플레이트 중 최하부 단위 플레이트의 외측에 위치하는 제2 보호 플레이트를 더 포함할 수 있다. 제1 보호 플레이트와 제2 보호 플레이트는 고정 부재에 의해 복수의 플레이트에 일체로 고정될 수 있다.
제1 보호 플레이트는 최상부 단위 플레이트보다 작은 크기로 형성되고, 제2 보호 플레이트는 최하부 단위 플레이트와 같은 크기로 형성될 수 있다. 제1 보호 플레이트와 제2 보호 플레이트는 각 단위 플레이트보다 큰 두께로 형성될 수 있다.
복수의 전극 패드는 제2 방향을 따라 배열되고, 복수의 접촉 프로브는 제1 방향을 따라 배열되며, 배선층은 전극 패드와 접하는 제1 수평부와, 접촉 프로브와 접하는 제2 수평부, 및 제1 수평부와 제2 수평부를 연결하는 연결부를 포함할 수 있다.
제1 수평부와 제2 수평부는 제1 방향과 나란하고, 연결부는 제2 방향과 나란하거나 제2 방향에 대해 경사지게 위치할 수 있다. 제1 수평부의 피치는 제2 수평부의 피치보다 크고, 연결부의 피치는 제2 수평부의 피치와 같거나 제1 수평부 피치와 제2 수평부 피치의 중간값으로 설정될 수 있다.
제2 수평부는 서로 다른 길이로 형성되고, 제2 수평부의 단부는 제2 방향에 대해 서로 다른 높이로 형성되며, 복수의 접촉 프로브는 이웃한 접촉 프로브와 다른 길이로 형성될 수 있다.
본 발명의 일 실시예에 따른 프로브 카드의 제조 방법은 기판 위에 전극 패드의 제1층과 배선층 및 베이스층을 형성하는 단계와, 기판 위에 제1층을 노출시키는 제1 개구부와 베이스층의 일부를 노출시키는 제2 개구부를 가지는 희생층을 형성하는 단계와, 제1 개구부와 제2 개구부에 도전 물질을 채워 전극 패드의 제2층과 접촉 프로브의 돌출부를 형성하는 단계와, 희생층 위에 제2층을 노출시키는 제3 개구부 및 접촉 프로브의 형상에 대응하는 제4 개구부를 가지는 몰드층을 형성하는 단계와, 제3 개구부와 제4 개구부에 도전 물질을 채워 전극 패드의 제3층과 접촉 프로브의 기둥부 및 선단부를 형성하는 단계와, 상기 단계들을 거친 복수의 단위 플레이트를 적층 및 조립하는 단계와, 기판과 몰드층의 일부를 제거하여 선단부 전체 및 기둥부의 일부가 기판의 외측으로 돌출되도록 한 다음 접촉 프로브 아래의 희생층을 제거하는 단계를 포함한다.
희생층은 절연 물질로 형성되고, 제2 개구부는 배선층과 접하는 베이스층의 단부에 형성될 수 있다.
프로브 카드의 제조 방법은 접촉 프로브의 기둥부 및 선단부를 형성한 후 몰드층에 제5 개구부를 형성하여 희생층의 일부를 노출시키는 단계를 더 포함할 수 있다. 제5 개구부는 기둥부의 좌우측에 하나씩 형성되고, 선단부의 좌우측에 하나씩 형성될 수 있다.
프로브 카드의 제조 방법은 제5 개구부 형성 후 기판의 뒷면 중 접촉 프로브에 대응하는 위치에 오목부와 절연층을 형성하는 단계와, 절연층에 도전 물질을 도포하여 윤활층을 형성하는 단계를 더 포함할 수 있다.
다른 한편으로, 프로브 카드의 제조 방법은 단위 플레이트의 뒷면에 절연층을 형성하고, 제5 개구부 형성 후 몰드층 위로 접촉 프로브들 사이에 측벽을 형성하는 단계를 더 포함할 수 있다. 몰드층과 측벽은 포토레지스트 물질로 형성될 수 있다.
프로브 카드의 제조 방법은 복수의 단위 플레이트를 적층하기 전에 기판과 몰드층을 관통하는 적어도 2개의 관통홀을 형성하는 단계를 더 포함할 수 있다. 적어도 2개의 관통홀은 복수의 단위 플레이트에 대해 같은 위치에 같은 크기로 형성될 수 있다.
복수의 단위 플레이트를 조립할 때 최상부 단위 플레이트의 외측에 제1 보호 플레이트를 배치하고, 최하부 단위 플레이트의 외측에 제2 보호 플레이트를 배치할 수 있다. 복수의 단위 플레이트를 적층한 다음 고정 부재를 이용하여 복수의 단위 플레이트와 제1 및 제2 보호 플레이트를 일체로 고정할 수 있다.
베이스층을 형성할 때 기판의 단부와 거리를 갖도록 형성할 수 있으며, 접촉 프로브의 기둥부와 선단부를 형성한 후 기판과 몰드층에 선단부 전체와 기둥부의 일부를 둘러싸는 제6 개구부를 형성할 수 있다. 그리고 복수의 단위 플레이트 조립 후 돌출부를 향한 제6 개구부의 한 변과 나란한 절단선을 따라 기판과 몰드층을 절단할 수 있다.
기판은 최초 400㎛ 이상의 두께를 가질 수 있으며, 복수의 단위 플레이트를 조립하기 전 기판의 뒷면 중앙에 공간부와 절연층을 형성하여 공간부에 이웃한 단위 플레이트가 끼워지도록 할 수 있다.
복수의 단위 플레이트를 고정한 다음 기판과 몰드층의 가장자리를 절단하여 접촉 프로브의 일부가 기판의 바깥으로 돌출되도록 하고, 전극 패드와 접하는 기판의 가장자리에 대해서는 최상부 단위 플레이트의 절단선보다 이웃한 단위 플레이트의 절단선이 외측에 위치하도록 복수의 단위 플레이트를 순차적으로 절단할 수 있다.
프로브 카드는 하나의 단위 플레이트에 마련되는 접촉 프로브의 개수를 증가시키는 대신 단위 플레이트의 개수를 늘림에 따라 제조 공정 상의 어려움 없이 접촉 프로브의 개수를 효과적으로 증가시킬 수 있다. 그리고 접촉 프로브의 개수 증가에 대응하여 전극 패드의 피치를 줄이지 않아도 되므로 프로브 카드 제조시 공정 여유를 확보할 수 있고, 테스터를 변경하거나 개조하는 작업을 최소화하면서 기존 상용화된 테스터의 전극 피치에 용이하게 대응할 수 있다.
도 1은 본 발명의 제1 실시예에 따른 프로브 카드의 사시도이다.
도 2는 도 1에 도시한 프로브 카드의 저면도이다.
도 3은 도 1에 도시한 프로브 카드 중 제1 단위 플레이트의 사시도이다.
도 4는 본 발명의 제2 실시예에 따른 프로브 카드의 사시도이다.
도 5 내지 도 14는 본 발명에 따른 프로브 카드의 첫 번째 제조 방법을 나타낸 공정도이다.
도 15와 도 16은 본 발명에 따른 프로브 카드의 두 번째 제조 방법을 나타낸 공정도이다.
도 17과 도 18은 본 발명에 따른 프로브 카드의 세 번째 제조 방법을 나타낸 공정도이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도 1은 본 발명의 제1 실시예에 따른 프로브 카드의 사시도이고, 도 2는 도 1에 도시한 프로브 카드의 저면도이다.
도 1과 도 2를 참고하면, 제1 실시예의 프로브 카드(100)는 서로 다른 크기를 가지는 복수의 단위 플레이트(11~15)를 적층한 구조로 이루어진다. 도 1과 도 2에서는 5개의 단위 플레이트를 예로 들어 도시하였으나, 단위 플레이트의 개수는 도시한 예로 한정되지 않고 다양하게 변할 수 있다.
각 단위 플레이트(11~15)에는 복수의 전극 패드(20)와 복수의 접촉 프로브(30) 및 복수의 배선층(40)이 형성된다. 그리고 각 단위 플레이트(11~15)의 중앙부에는 검사 기능과 같은 각종 기능을 가진 전기 회로(도시하지 않음), 예를 들어 검사 회로가 구비될 수 있다. 따라서 프로브 카드(100)는 검사 회로를 통합한 구조로 이루어진다.
전극 패드(20)는 측정 기기가 내장된 테스터와 전기적으로 연결되는 부분이고, 접촉 프로브(30)는 검사 대상인 반도체 칩의 전극 패드와 접촉하여 이와 전기적으로 연결되는 부분이다. 이를 위해 접촉 프로브(30)는 단위 플레이트(11~15)로부터 외측으로 돌출되어 위치한다. 전극 패드(20)와 접촉 프로브(30)는 같은 개수로 구비되며, 각 배선층(40)이 전극 패드(20)와 접촉 프로브(30) 사이에 형성되어 이들을 일대일로 연결한다. 또는 각 배선층(40)이 전극 패드(20)와 전기 회로 사이에 형성되어 이들을 연결하고, 전기 회로와 접촉 프로브(30) 사이에 형성되어 이들을 연결한다.
각 단위 플레이트(11~15)는 사각형, 예를 들어 직사각형으로 형성될 수 있다. 그리고 각 단위 플레이트(11~15)는 두개의 패드 영역(PA)과 적어도 하나의 접촉 프로브 영역(CA)을 포함한다. 패드 영역(PA)은 복수의 전극 패드(20)가 위치하는 영역이고, 접촉 프로브 영역(CA)은 복수의 접촉 프로브(30)가 위치하는 영역을 의미한다.
두개의 패드 영역(PA)은 제1 방향(도면의 x축 방향)을 따라 마주하는 단위 플레이트(11~15)의 두 변에 위치한다. 접촉 프로브 영역(CA)은 제2 방향(도면의 y축 방향)을 따라 마주하는 단위 플레이트(11~15)의 두 변 중 어느 한 변에 위치한다. 제1 방향과 제2 방향은 서로 직교한다. 도 1에서는 각 플레이트(11~15)의 하단 중앙에 하나의 접촉 프로브 영역(CA)이 위치하는 것으로 도시하였으나, 접촉 프로브 영역(CA)의 개수는 도시한 예에 한정되지 않으며 복수개로 구비될 수 있다.
복수의 단위 플레이트(11~15)는 같은 폭의 접촉 프로브 영역(CA)과, 같은 개수의 접촉 프로브(30)를 구비할 수 있다. 그리고 복수의 단위 플레이트(11~15)는 각 단위 플레이트(11~15)의 두께 방향(도면의 z축 방향)을 따라 복수의 접촉 프로브(30)가 일렬로 위치하도록 정렬된다.
따라서 프로브 카드(100)는 단위 플레이트(11~15)의 개수만큼 접촉 프로브(30)의 개수를 배로 증가시키고 있으며, 증가된 개수의 접촉 프로브(30)를 분산시키지 않고 특정 영역에 집중시켜 고집적으로 배열할 수 있다. 즉, 복수의 단위 플레이트(11~15)를 적층할 때 접촉 프로브 영역(CA)을 단위 플레이트(11~15)의 두께 방향을 따라 그 위치를 일치시킴으로써 도 2에서와 같이 특정 가로 폭과 특정 세로 폭을 가지는 영역 내에 복수의 접촉 프로브(30)를 고집적으로 배열할 수 있다.
이와 같이 프로브 카드(100)는 하나의 단위 플레이트에 마련되는 접촉 프로브의 개수를 증가시키는 대신 단위 플레이트(11~15)의 개수를 늘림에 따라 제조 공정 상의 어려움 없이 접촉 프로브(30)의 개수를 효과적으로 증가시킬 수 있다.
이때 복수의 단위 플레이트(11~15)는 같은 폭의 패드 영역(PA)을 구비할 수 있으며, 복수의 단위 플레이트(11~15)에서 서로 이웃한 2개의 단위 플레이트는 두 패드 영역(PA)만큼의 크기 차이를 가질 수 있다.
즉, 도 1과 도 2에서 크기가 가장 작은 단위 플레이트를 제1 단위 플레이트(11)라 하고, 제1 단위 플레이트(11)와 접하는 단위 플레이트를 제2 단위 플레이트(12)라 하면, 제2 단위 플레이트(12)의 크기는 제1 단위 플레이트(11)의 크기에 2개의 패드 영역(PA)의 크기를 더한 것과 같다.
다시 말해, 제2 단위 플레이트(12)는 두 패드 영역(PA)간 거리가 제1 단위 플레이트(11)의 전체 폭(x축 방향에 따른 폭)과 같아지도록 중앙 부분의 폭이 확장된 형태로 이루어진다. 따라서 제2 단위 플레이트(12)의 패드 영역(PA)은 제1 단위 플레이트(11)와 중첩되지 않고 제1 단위 플레이트(11)의 외측으로 돌출되어 위치한다.
전술한 단위 플레이트(11~15)의 폭 확장과 이에 따른 패드 영역(PA)의 돌출 구조는 제2 단위 플레이트(12)와 접하는 제3 단위 플레이트(13), 제3 단위 플레이트(13)와 접하는 제4 단위 플레이트(14), 및 제4 단위 플레이트(14)와 접하는 제5 단위 플레이트(15)에도 동일하게 적용된다.
이로써 복수의 단위 플레이트(11~15) 모두에서 각 단위 플레이트(11~15)의 패드 영역(PA)은 이웃한 단위 플레이트와 중첩되지 않고 이웃한 단위 플레이트의 외측으로 돌출되어 위치한다. 따라서 모든 단위 플레이트(11~15)의 전극 패드(20)가 외부로 노출되어 테스터와 전기적으로 연결될 수 있다.
전술한 바와 같이 각 단위 플레이트(11~15)에서 패드 영역(PA)이 두개로 나뉘어 형성됨과 동시에 복수의 패드 영역(PA)이 순차적으로 확장되어 위치함에 따라, 접촉 프로브(30)의 개수 증가로 전극 패드(20)의 개수가 증가하여도 전극 패드(20)의 피치(전극 패드의 중심간 거리)를 크게 확보할 수 있다.
즉, 도 1을 기준으로 전극 패드들(20)은 제2 방향(y축 방향)뿐만 아니라 제1 방향(x축 방향)으로도 서로 떨어져 위치하므로 프로브 카드(100)는 증가된 개수의 전극 패드(20)를 제1 방향과 제2 방향 모두로 넓게 분산시킬 수 있다.
따라서 접촉 프로브(30)의 개수 증가에 대응하여 전극 패드(20)의 피치를 줄이지 않아도 되므로 프로브 카드(100) 제조시 공정 여유를 확보할 수 있고, 테스터를 변경하거나 개조하는 작업을 최소화하면서 기존 상용화된 테스터의 전극 피치에 용이하게 대응할 수 있다.
도 3은 도 1에 도시한 프로브 카드 중 제1 단위 플레이트의 사시도이다.
도 3을 참고하면, 패드 영역(PA)이 2개로 나뉘어 형성되므로 복수의 전극 패드(20)와 복수의 배선층(40) 및 복수의 접촉 프로브(30)는 좌우 대칭으로 형성될 수 있다. 여기서 말하는 좌우 방향은 제1 방향(x축 방향)과 일치하는 방향이다.
접촉 프로브(30)는 배선층(40)과 접하는 단부에 소정 두께의 돌출부(31)를 형성한다. 이로써 접촉 프로브(30)는 돌출부(31)의 두께만큼 제1 단위 플레이트(11)의 표면과 떨어져 위치한다. 또한 접촉 프로브(30)는 반도체 칩의 전극 패드와 접촉해야 하므로 그 일부가 제2 방향(y축 방향)을 따라 제1 단위 플레이트(11)의 단부로부터 바깥으로 돌출된다.
배선층(40)은 제2 방향(y축 방향)을 따라 배열된 전극 패드들(20)과 제1 방향(x축 방향)을 따라 배열된 접촉 프로브들(30)을 일대일로 연결하도록 형성된다. 이를 위해 배선층(40)은 전극 패드(20)와 접하는 제1 수평부(41)와, 접촉 프로브(30)와 접하는 제2 수평부(42), 및 제1 수평부(41)와 제2 수평부(42)를 연결하는 연결부(43)로 구성될 수 있다. 제1 수평부(41)와 제2 수평부(42)는 제1 방향(x축 방향)과 나란하며, 연결부(43)는 제2 방향(y축 방향)과 나란하거나 소정의 기울기로 경사지게 위치할 수 있다.
제1 수평부(41)는 피치는 제2 수평부(42)의 피치보다 크다. 그리고 연결부(43)의 피치는 제2 수평부(42)의 피치와 같거나 제1 수평부(41) 피치와 제2 수평부(42) 피치의 중간값으로 설정될 수 있다. 도 3에서는 연결부(43)의 피치가 제1 수평부(41) 피치와 제2 수평부(42) 피치의 중간값으로 설정된 경우를 예로 들어 도시하였다.
이때 어느 하나의 패드 영역(PA)에 위치하는 복수의 전극 패드(20)로부터 연장된 복수의 배선층(40)에 대해, 제2 수평부(42)는 서로 다른 길이로 형성되어 접촉 프로브(30)가 겹치지 않도록 한다. 또한, 제2 수평부(42)의 단부는 제2 방향(y축 방향)에 대해 서로 다른 높이(또는 위치)를 가지며, 이에 따라 복수의 접촉 프로브(30)는 서로 다른 길이로 형성된다.
즉, 복수의 접촉 프로브(30)는 반도체 칩과 접하는 단부의 위치가 같아야 하므로 이웃한 접촉 프로브(30)에 대해 제2 수평부(42)의 높이 차이만큼의 길이 차이를 가진다.
도 3에서는 복수의 접촉 프로브(30) 중 최외곽에 위치하는 접촉 프로브(30)가 가장 큰 길이로 형성되고, 이 접촉 프로브와 연결된 제2 수평부(42)가 가장 짧은 길이로 형성된 경우를 예로 들어 도시하였다. 그러나 그 반대의 경우, 즉 복수의 접촉 프로브(30) 중 최외곽에 위치하는 접촉 프로브(30)가 가장 짧은 길이로 형성되고, 이 접촉 프로브(30)와 연결된 제2 수평부(42)가 가장 큰 길이로 형성되는 경우도 가능하다.
복수의 단위 플레이트(11~15)는 전술한 배선층(40) 구조로 인해 피치가 서로 다른 복수의 전극 패드(20)와 복수의 접촉 프로브(30)를 원활하게 연결할 수 있다.
다시 도 2를 참고하면, 제1 실시예의 프로브 카드(100)는 최상부 단위 플레이트인 제1 단위 플레이트(11)의 외측에 위치하는 제1 보호 플레이트(21)와, 최하부 단위 플레이트인 제5 단위 플레이트(15)의 외측에 위치하는 제2 보호 플레이트(22)를 더 포함한다.
제1 보호 플레이트(21)는 제1 단위 플레이트(11)의 패드 영역(PA)을 노출시키도록 제1 단위 플레이트(11)보다 작은 크기로 형성된다. 제2 보호 플레이트(22)는 제5 단위 플레이트(15)와 같은 크기로 형성될 수 있다. 제1 및 제2 보호 플레이트(21, 22)는 각 단위 플레이트(11~15)의 두께보다 큰 두께를 가지면서 단단하고 견고한 소재로 제조되며, 복수의 단위 플레이트(11~15)의 외측에서 이들을 덮어 보호한다.
복수의 단위 플레이트(11~15)와 제1 및 제2 보호 플레이트(21, 22)는 정렬된 상태에서 고정 부재(50)에 의해 일체로 고정된다. 고정 부재(50)는 복수의 단위 플레이트(11~15)와 제1 및 제2 보호 플레이트(21, 22)를 관통하는 적어도 2개의 볼트와(51), 각 볼트(51)에 체결되는 너트(52)의 조립체로 이루어질 수 있다. 이 경우 복수의 단위 플레이트(11~15)와 제1 및 제2 보호 플레이트(21, 22)에는 볼트(51) 관통을 위한 적어도 2개의 관통홀이 형성된다.
다른 한편으로, 고정 부재(50)는 제1 보호 플레이트(21)와 제1 단위 플레이트(11) 사이, 복수의 단위 플레이트(11~15) 사이, 및 제5 단위 플레이트(15)와 제2 보호 플레이트(22) 사이에 위치하는 접착층(도시하지 않음)으로 이루어질 수 있다. 다른 한편으로, 고정 부재(50)는 접착층 및 볼트(51)와 너트(52)의 조립체 모두를 포함할 수 있다.
도 2에서는 볼트(51)와 너트(52)의 조립체로 이루어진 고정 부재(50)를 예로 들어 도시하였으나, 고정 부재(50)는 도시한 예에 한정되지 않으며, 복수의 단위 플레이트(11~15)와 제1 및 제2 보호 플레이트(21, 22)를 일체로 고정시킬 수 있는 구성이면 모두 적용 가능하다.
한편 도 1과 도 3에서는 각 단위 플레이트(11~15)에 형성된 복수의 배선층(40)이 외부로 노출된 것으로 도시하였으나, 복수의 배선층(40)은 몰드층(도시하지 않음)으로 덮일 수 있다. 몰드층에 대해서는 프로브 카드의 제조 방법 부분에서 자세하게 설명한다.
도 4는 본 발명의 제2 실시예에 따른 프로브 카드의 사시도이다.
도 4를 참고하면, 제2 실시예의 프로브 카드(200)는 각 단위 플레이트(11~16)에 3개의 패드 영역(PA)이 형성되고, 서로 이웃한 2개의 단위 플레이트가 세 패드 영역(PA)만큼의 크기 차이를 가지는 것을 제외하고 전술한 제1 실시예의 프로브 카드(100)와 동일한 구성으로 이루어진다. 제1 실시예와 같은 부재에 대해서는 같은 도면 부호를 사용하며, 아래에서는 제1 실시예와 다른 점에 대해 주로 설명한다.
제2 실시예의 프로브 카드(200)에서 각 단위 플레이트(11~16)는 제1 방향(x축 방향)을 따라 마주하는 두 변과, 제2 방향(y축 방향)을 따라 접촉 프로브 영역(CA)과 마주하는 어느 한 변에 패드 영역(PA)을 형성한다. 그리고 이들 패드 영역(PA)에 복수의 전극 패드(20)가 소정의 피치로 배열된다.
서로 접하는 2개의 단위 플레이트 중 큰 단위 플레이트는 작은 단위 플레이트의 크기에 자신의 세 패드 영역(PA)의 크기를 더한 것과 같은 크기로 형성된다. 따라서 큰 단위 플레이트에 형성된 패드 영역(PA)은 작은 단위 플레이트와 중첩되지 않고 작은 단위 플레이트의 외측으로 돌출되어 위치한다.
각 단위 플레이트(11~16)가 3개의 패드 영역(PA)을 구비한 제2 실시예의 프로브 카드(200)에서는 패드 영역(PA)의 확장으로 인해 전극 패드(20)의 피치와 배선층(40)의 피치를 전술한 제1 실시예보다 크게 할 수 있으므로 프로브 카드(200) 제조시 공정 여유를 보다 높게 확보할 수 있다.
한편, 도 1 내지 도 4에서는 접촉 프로브(30)가 일정한 폭을 가지는 것으로 그 형상을 개략화하여 도시하였으나, 실제 접촉 프로브(30)는 다음과 같은 가변 강성 구조를 가질 수 있다.
이하, 도 5 내지 도 18을 참고하여 전술한 프로브 카드의 제조 방법에 대해 설명한다.
도 5 내지 도 14는 본 발명에 따른 프로브 카드의 첫 번째 제조 방법을 나타낸 공정도이고, 도 15와 도 16은 본 발명에 따른 프로브 카드의 두 번째 제조 방법을 나타낸 공정도이며, 도 17과 도 18은 본 발명에 따른 프로브 카드의 세 번째 제조 방법을 나타낸 공정도이다.
도 5 내지 도 18은 설명의 편의를 위해 배선층과 접촉 프로브의 형상을 개략화한 것으로서 실제 배선층과 접촉 프로브의 형상은 도 1 내지 도 4에 도시한 것과 동일하게 이루어진다. 그리고 도 5 내지 도 13, 도 15에서 프로브 카드의 평면도와 단면도를 함께 도시하였으며, 단면도는 평면도의 Ⅱ-Ⅱ선에 따른 절단면을 나타낸다.
도 5를 참고하면, 기판(60) 위에 도전막을 형성 후 이를 패터닝하여 전극 패드의 제1층(201)과 배선층(40) 및 베이스층(61)을 일체로 형성한다. 베이스층(61)은 추후 접촉 프로브의 돌출부가 형성되는 영역임과 동시에 접촉 프로브의 기둥부와 중첩되는 영역이다. 베이스층(61)은 기판(60)의 단부와 소정의 거리(G)를 두고 위치한다. 도전막은 금속으로 형성되며, 예를 들어 금(Au)과 티타늄(Ti)의 적층막으로 형성될 수 있다.
도 6을 참고하면, 제1층(201)과 배선층(40) 및 베이스층(61)을 덮도록 기판(60) 위에 희생층(62)을 형성하고 이를 패터닝하여 전극 패드의 제1층(201)을 노출시키는 제1 개구부(71)와, 베이스층(61)의 일부를 노출시키는 제2 개구부(72)를 형성한다. 제2 개구부(72)는 배선층(40)과 접하는 베이스층(61)의 단부에 형성되고, 추후 형성될 접촉 프로브의 돌출부 위치에 대응한다. 희생층(62)은 절연 물질로 형성되며, 예를 들어 실리콘산화물로 형성될 수 있다.
도 7을 참고하면, 희생층(62)의 제1 개구부(71)와 제2 개구부(72)에 도전 물질을 채워 전극 패드의 제2층(202)과 접촉 프로브의 돌출부(31)를 형성한다. 도전 물질은 금속 물질, 예를 들어 니켈(Ni)을 포함할 수 있다.
도 8을 참고하면, 희생층(62)을 덮도록 기판(60) 위 전체에 몰드층(63)을 형성하고 이를 패터닝하여 전극 패드의 제2층(202)을 노출시키는 제3 개구부(73)와, 접촉 프로브의 형상에 대응하는 제4 개구부(74)를 형성한다. 제4 개구부(74)는 돌출부(31)와 희생층(62)을 노출시키며, 접촉 프로브의 기둥부와 선단부에 대응하는 모양으로 형성된다. 몰드층(63)은 포토레지스트 물질로 형성될 수 있으며, 접촉 프로브 형성을 위한 성형틀로 기능한다.
도 9를 참고하면, 몰드층(63)의 제3 개구부(73)와 제4 개구부(74)에 도전 물질을 채워 전극 패드의 제3층(203)과 접촉 프로브(30)의 기둥부(33) 및 선단부(34)를 형성한다. 도전 물질은 금속 물질, 예를 들어 니켈(Ni)을 포함할 수 있다. 이로써 제1층(201)과 제2층(202) 및 제3층(203)으로 이루어진 전극 패드(20)와, 돌출부(31)와 기둥부(33) 및 선단부(34)로 이루어진 접촉 프로브(30)를 형성한다.
도 10을 참고하면, 몰드층(63)을 패터닝하여 접촉 프로브(30) 주위의 희생층(62)을 노출시키는 제5 개구부(75)를 형성한다. 제5 개구부(75)는 기둥부(33)의 좌우측에 하나씩 형성되고, 선단부(34)의 좌우측에도 하나씩 형성될 수 있다. 몰드층(63)의 제5 개구부(75)는 추후 접촉 프로브(30)가 자신의 폭 방향 및 길이 방향을 따라 변형할 수 있는 여유 공간을 제공한다.
도 11을 참고하면, 기판(60)의 뒷면 중 접촉 프로브(30)에 대응하는 위치에 오목부(64)를 형성하고, 오목부(64) 표면에 절연층(70)을 형성한다. 그리고 절연층(70) 위에 도전 물질을 도포하여 윤활층(65)을 형성한다. 윤활층(65)은 금(Au)을 포함할 수 있다. 오목부(64)는 복수의 단위 플레이트 적층시 이웃한 단위 플레이트의 접촉 프로브(30)와 마주하며, 이 접촉 프로브(30)가 단위 플레이트의 두께 방향을 따라 변형할 수 있는 여유 공간을 제공한다(도 14 참조).
접촉 프로브(30)는 사용 과정에서 기둥부(33)가 움직이면서 해당 단위 플레이트의 베이스층(61)과 접촉하거나 이웃한 단위 플레이트의 윤활층(65)과 접촉하게 된다. 윤활층(65)은 베이스층(61)과 같은 성분을 포함하여 접촉 프로브(30)와 베이스층(61)간 마찰과 접촉 프로브(30)와 윤활층(65)간 마찰이 같아지도록 한다. 따라서 윤활층(65)은 접촉 프로브(30)의 작동을 원활하게 하며, 접촉 프로브(30)의 수명을 늘리는 역할을 한다.
이어서 기판(60)과 몰드층(63)을 관통하는 적어도 2개의 관통홀(66)을 형성한다. 도 11에서는 2개의 관통홀(66)을 개략적으로 도시하였으나, 실제 관통홀(66)은 직사각형 기판에서 전극 패드(20)의 상하좌우 모서리에 하나씩 형성되고, 배선층(40)의 내측에서 상하좌우 모서리에 하나씩 형성될 수 있다.
관통홀(66)은 크기가 서로 다른 복수의 단위 플레이트에 대해 같은 위치에 같은 크기로 형성된다. 관통홀(66)은 복수의 단위 플레이트를 고정시키는 고정 부재(50)가 볼트(51)와 너트(52)의 조립체로 이루어진 경우에 해당하며, 고정 부재(50)가 접착층만으로 구성되는 경우 관통홀(66) 형성 작업은 생략한다.
도 12를 참고하면, 기판(60)과 몰드층(63) 가운데 접촉 프로브(30)의 선단부(34) 전체 및 기둥부(33)의 일부를 둘러싸는 부분을 식각으로 제거하여 제6 개구부(76)를 형성한다. 이때 기둥부(33)와 선단부(34) 아래의 희생층(62)은 제거되지 않고 잔류한다.
이 단계에서 선단부(34) 바깥의 기판(60)과 몰드층(63) 부분을 제거하지 않고 남기는 것은 다음에 이어지는 조립 과정에서 접촉 프로브(30)를 보호함과 아울러 단위 플레이트의 취급을 쉽게 하기 위한 것이다.
도 13과 도 14를 참고하면, 전술한 단계들을 거친 단위 플레이트(11, 12)를 정렬하고, 고정 부재(도시하지 않음)를 이용하여 복수의 단위 플레이트를 일체로 고정시킨다. 이후 돌출부(31)를 향한 제6 개구부(76)의 한 변과 나란한 절단선을 따라 기판(60)과 몰드층(63)을 절단하여 선단부(34) 전체 및 기둥부(33)의 일부가 기판(60)의 바깥으로 돌출되도록 한다. 그리고 접촉 프로브(30) 아래의 희생층(62)을 식각으로 제거하여 프로브 카드를 완성한다.
따라서 접촉 프로브(30)는 외력에 의해 힘을 받을 때 기판(60)의 두께 방향을 따라 변형할 수 있으며, 기둥부(33)가 몰드층(63)과 소정의 거리(d2, 도 14 참조)를 유지함에 따라 외력에 의해 힘을 받을 때 접촉 프로브(30)의 폭 방향 및 길이 방향을 따라 변형할 수 있다.
한편, 프로브 카드는 기판(60)의 뒷면에 오목부(65)를 형성하신 대신 몰드층(63) 위로 각 접촉 프로브(30) 사이에 측벽을 형성할 수 있다. 도 15와 도 16을 참고하면, 기판(60)의 뒷면에 오목부 대신 절연층(70)만 형성하고, 접촉 프로브들(30) 사이에 일정 두께의 측벽(67)을 형성한다. 측벽(67)은 접촉 프로브 영역 전체에 형성될 수 있으며, 몰드층(63)과 같은 소재로 형성될 수 있다.
각 단위 플레이트의 몰드층(63) 위로 접촉 프로브(30) 사이에 측벽(67)이 위치함에 따라, 이웃한 단위 플레이트의 기판(60) 뒷면과 측벽(67)에 의해 공간이 형성된다. 이로써 접촉 프로브(30)가 단위 플레이트의 두께 방향을 따라 변형할 수 있는 여유 공간을 마련할 수 있다.
한편, 전술한 첫 번째 실시예 및 두 번째 실시예에서 각 단위 플레이트의 기판(60)과 몰드층(63)의 두께 합은 대략 50㎛ 이하로서 극히 얇은 두께로 인해 취급에 어려움이 생길 수 있다.
도 17과 도 18을 참고하면, 대략 400㎛ 이상의 두께를 가지는 기판(60)을 준비하고, 기판(60) 위에 첫 번째 실시예 또는 두 번째 실시예의 단계들을 거쳐 희생층(62)과 몰드층(63) 및 접촉 프로브(30)를 형성한다. 그러면 기판(60)의 큰 두께로 인해 전술한 단계들에서 기판(60)의 취급을 용이하게 할 수 있다. 도 17에서 기판(60)과 몰드층(63)의 두께 합을 t1으로 표시하였으며, t1은 대략 500㎛일 수 있다. 이때 기판은 최초 400㎛ 이상의 두께를 가진 단일 웨이퍼 또는 SOI(silicon on insulator) 웨이퍼일 수 있다.
도 17과 도 18에서는 접촉 프로브(30) 사이로 측벽(67)이 위치하는 경우를 예로 들어 도시하였다. 그리고 도 17과 도 18은 프로브 카드의 제조 방법을 설명하기 위한 개략도로서 3개의 단위 플레이트(11~13)를 도시하였으나, 단위 플레이트의 개수는 도시한 예에 한정되지 않는다.
복수의 단위 플레이트(11~13)를 조립하기 전, 기판(60)의 뒷면 중앙을 식각하여 이웃한 단위 플레이트가 끼워질 수 있는 공간부를 형성한다. 이때 공간부마다 절연층(70)을 형성한다. 즉, 제1 단위 플레이트(11)의 뒷면 중앙에 제1 공간부(681)와 절연층(70)을 형성하여 제1 공간부(681)에 제2 단위 플레이트(12)가 끼워지도록 한다. 그리고 제2 단위 플레이트(12)의 뒷면 중앙에 제2 공간부(682)와 절연층(70)을 형성하여 제2 공간부(682)에 제3 단위 플레이트(13)가 끼워지도록 한다. 이러한 구조는 최하부 단위 플레이트를 제외한 나머지 단위 플레이트 전체에 적용된다.
복수의 단위 플레이트(11~13)를 적층한 다음 고정 부재(50)를 이용하여 복수의 단위 플레이트(11~13)를 고정시키고, 돌출부(31)를 향한 제6 개구부(76)(도 12 참조)의 한 변과 나란한 절단선을 따라 기판(60)과 몰드층(63)을 절단하여 접촉 프로브(30)의 선단부(34) 전체 및 기둥부(33)의 일부가 기판(60)의 바깥으로 돌출되도록 한다. 이때의 절단선을 A-A선(도 17 참조)으로 도시하였다.
이어서 전극 패드(20)와 접하는 기판(60)의 가장자리에 대해서는 최상부 단위 플레이트(11)의 절단선보다 그 다음 단위 플레이트(12)의 절단선이 외측에 위치하도록 복수의 단위 플레이트를 순차적으로 절단하여 모든 단위 플레이트의 전극 패드(20)가 외부로 노출되도록 한다. 이때의 절단선을 B-B선(도 17 참조)으로 도시하였다. 그리고 접촉 프로브(30) 아래의 희생층(62)을 식각으로 제거하여 프로브 카드를 완성한다.
그러면 도 18에 도시한 바와 같이 완성된 프로브 카드에서 기판(60)과 몰드층(63)의 두께 합(t2)은 대략 50㎛ 이하로서, 프로브 카드의 두께 방향에 따른 접촉 프로브들(30) 사이의 간격을 50㎛ 이하로 유지할 수 있다.
이와 같이 프로브 카드의 세 번째 실시예에 따르면, 두께가 큰 기판(60) 상에 희생층(62)과 몰드층(63) 및 접촉 프로브(30)를 형성하고, 복수의 단위 플레이트(11~13)를 조립 후 기판(60)의 가장자리 부분을 절단하여 제거함으로써 제조 과정에서 기판(60)의 핸들링을 용이하게 할 수 있다.
상기에서는 본 발명의 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명의 범위에 속하는 것은 당연하다.
100, 200: 프로브 카드 11~16: 단위 플레이트
20: 전극 패드 21: 제1 보호 플레이트
22: 제2 보호 플레이트 30: 접촉 프로브
31: 돌출부 32: 단위 유닛
33: 기둥부 34: 선단부
35: 프로브 몸체 36: 돌기
40: 배선층 50: 고정 부재
60: 기판 61: 베이스층
62: 희생층 63: 몰드층
64: 오목부 65: 윤활층
66: 관통홀 67: 측벽

Claims (35)

  1. 패드 영역과 접촉 프로브 영역을 포함하는 복수의 단위 플레이트;
    상기 패드 영역에 형성된 복수의 전극 패드;
    상기 접촉 프로브 영역에 형성된 복수의 접촉 프로브; 및
    상기 전극 패드와 상기 접촉 프로브를 전기적으로 연결하는 복수의 배선층
    을 포함하며,
    상기 복수의 단위 플레이트는 서로 다른 크기로 형성되고, 각 단위 플레이트의 패드 영역을 모두 노출시키도록 정렬 및 적층된 프로브 카드.
  2. 제1항에 있어서,
    상기 복수의 단위 플레이트에서 상기 접촉 프로브 영역은 같은 폭으로 형성되고, 상기 복수의 접촉 프로브는 같은 개수로 구비되는 프로브 카드.
  3. 제2항에 있어서,
    상기 복수의 단위 플레이트는 상기 각 단위 플레이트의 두께 방향을 따라 상기 복수의 접촉 프로브가 일렬로 위치하도록 정렬되는 프로브 카드.
  4. 제3항에 있어서,
    상기 단위 플레이트는 이웃한 단위 플레이트의 상기 접촉 프로브와 마주하는 뒷면에 오목부를 형성하는 프로브 카드.
  5. 제4항에 있어서,
    상기 복수의 단위 플레이트는 상기 오목부에 위치하는 절연층 및 상기 절연층 상에 위치하며 도전 물질로 형성된 윤활층을 더 포함하는 프로브 카드.
  6. 제3항에 있어서,
    상기 복수의 단위 플레이트는 이웃한 단위 플레이트와 마주하는 뒷면에 형성된 절연층 및 상기 복수의 접촉 프로브 사이에 위치하는 측벽을 더 포함하는 프로브 카드.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서,
    상기 복수의 단위 플레이트는 검사 회로를 더 포함하며, 상기 배선층은 상기 전극 패드와 상기 검사 회로 사이 및 상기 검사 회로와 상기 접촉 프로브 사이에 위치하는 프로브 카드.
  8. 패드 영역과 접촉 프로브 영역을 포함하며 서로 다른 크기로 형성되고, 상기 접촉 프로브 영역은 서로 중첩되면서 상기 패드 영역은 모두 노출되도록 정렬 및 적층된 복수의 단위 플레이트;
    상기 패드 영역에 형성된 복수의 전극 패드;
    상기 접촉 프로브 영역에 형성된 복수의 접촉 프로브; 및
    상기 전극 패드와 상기 접촉 프로브를 전기적으로 연결하는 복수의 배선층
    을 포함하며,
    상기 복수의 단위 플레이트는 제1 방향을 따라 마주하는 두 변에 상기 패드 영역을 형성하고, 상기 제1 방향과 직교하는 제2 방향을 따라 마주하는 두 변 중 어느 한 변에 상기 접촉 프로브 영역을 형성하는 프로브 카드.
  9. 제8항에 있어서,
    상기 복수의 단위 플레이트는 제1 단위 플레이트와, 상기 제1 단위 플레이트와 접하는 제2 단위 플레이트를 포함하며,
    상기 제2 단위 플레이트의 크기는 상기 제1 단위 플레이트의 크기에 상기 두개의 패드 영역의 크기를 더한 것과 동일한 프로브 카드.
  10. 제8항에 있어서,
    상기 복수의 단위 플레이트는 상기 제2 방향을 따라 마주하는 두 변 중 다른 한 변에 상기 패드 영역을 추가로 형성하는 프로브 카드.
  11. 제10항에 있어서,
    상기 복수의 단위 플레이트는 제1 단위 플레이트와, 상기 제1 단위 플레이트와 접하는 제2 단위 플레이트를 포함하며,
    상기 제2 단위 플레이트의 크기는 상기 제1 단위 플레이트의 크기에 상기 세개의 패드 영역의 크기를 더한 것과 동일한 프로브 카드.
  12. 제8항 내지 제11항 중 어느 한 항에 있어서,
    상기 복수의 단위 플레이트를 일체로 고정시키는 고정 부재를 더 포함하는 프로브 카드.
  13. 제12항에 있어서,
    상기 고정 부재는 상기 복수의 단위 플레이트를 관통하는 적어도 2개의 볼트 및 상기 볼트에 각각 체결되는 너트의 조립체와, 상기 복수의 단위 플레이트 사이에 위치하는 접착층 가운데 적어도 하나를 포함하는 프로브 카드.
  14. 제13항에 있어서,
    상기 복수의 단위 플레이트 중 최상부 단위 플레이트의 외측에 위치하는 제1 보호 플레이트와, 상기 복수의 단위 플레이트 중 최하부 단위 플레이트의 외측에 위치하는 제2 보호 플레이트를 더 포함하며,
    상기 제1 보호 플레이트와 상기 제2 보호 플레이트는 상기 고정 부재에 의해 상기 복수의 플레이트에 일체로 고정되는 프로브 카드.
  15. 제14항에 있어서,
    상기 제1 보호 플레이트는 상기 최상부 단위 플레이트보다 작은 크기로 형성되고, 상기 제2 보호 플레이트는 상기 최하부 단위 플레이트와 같은 크기로 형성되는 프로브 카드.
  16. 제15항에 있어서,
    상기 제1 보호 플레이트와 상기 제2 보호 플레이트는 상기 각 단위 플레이트보다 큰 두께로 형성되는 프로브 카드.
  17. 제8항 내지 제11항 중 어느 한 항에 있어서,
    상기 복수의 전극 패드는 상기 제2 방향을 따라 배열되고, 상기 복수의 접촉 프로브는 상기 제1 방향을 따라 배열되며,
    상기 배선층은 상기 전극 패드와 접하는 제1 수평부와, 상기 접촉 프로브와 접하는 제2 수평부, 및 상기 제1 수평부와 상기 제2 수평부를 연결하는 연결부를 포함하는 프로브 카드.
  18. 제17항에 있어서,
    상기 제1 수평부와 상기 제2 수평부는 상기 제1 방향과 나란하고, 상기 연결부는 상기 제2 방향과 나란하거나 상기 제2 방향에 대해 경사지게 위치하는 프로브 카드.
  19. 제18항에 있어서,
    상기 제1 수평부의 피치는 상기 제2 수평부의 피치보다 크고, 상기 연결부의 피치는 상기 제2 수평부의 피치와 같거나 상기 제1 수평부 피치와 상기 제2 수평부 피치의 중간값으로 설정되는 프로브 카드.
  20. 제18항에 있어서,
    상기 제2 수평부는 서로 다른 길이로 형성되고, 상기 제2 수평부의 단부는 상기 제2 방향에 대해 서로 다른 높이로 형성되며, 상기 복수의 접촉 프로브는 이웃한 접촉 프로브와 다른 길이로 형성되는 프로브 카드.
  21. 기판 위에 전극 패드의 제1층과 배선층 및 베이스층을 형성하는 단계;
    상기 기판 위에 상기 제1층을 노출시키는 제1 개구부와 상기 베이스층의 일부를 노출시키는 제2 개구부를 가지는 희생층을 형성하는 단계;
    상기 제1 개구부와 상기 제2 개구부에 도전 물질을 채워 전극 패드의 제2층과 접촉 프로브의 돌출부를 형성하는 단계;
    상기 희생층 위에 상기 제2층을 노출시키는 제3 개구부 및 상기 접촉 프로브의 형상에 대응하는 제4 개구부를 가지는 몰드층을 형성하는 단계;
    상기 제3 개구부와 상기 제4 개구부에 도전 물질을 채워 전극 패드의 제3층과 상기 접촉 프로브의 기둥부 및 선단부를 형성하는 단계;
    상기 단계들을 거친 복수의 단위 플레이트를 적층 및 조립하는 단계;
    상기 기판과 상기 몰드층의 일부를 제거하여 상기 선단부 전체 및 상기 기둥부의 일부가 상기 기판의 외측으로 돌출되도록 한 다음 상기 접촉 프로브 아래의 상기 희생층을 제거하는 단계
    를 포함하는 프로브 카드의 제조 방법.
  22. 제21항에 있어서,
    상기 희생층은 절연 물질로 형성되고, 상기 제2 개구부는 상기 배선층과 접하는 상기 베이스층의 단부에 형성된 프로브 카드의 제조 방법.
  23. 제21항에 있어서,
    상기 접촉 프로브의 기둥부 및 선단부를 형성한 후 상기 몰드층에 제5 개구부를 형성하여 상기 희생층의 일부를 노출시키는 단계를 더 포함하는 프로브 카드의 제조 방법.
  24. 제23항에 있어서,
    상기 제5 개구부는 상기 기둥부의 좌우측에 하나씩 형성되고, 상기 선단부의 좌우측에 하나씩 형성되는 프로브 카드의 제조 방법.
  25. 제23항에 있어서,
    상기 제5 개구부 형성 후 상기 기판의 뒷면 중 상기 접촉 프로브에 대응하는 위치에 오목부와 절연층을 형성하는 단계를 더 포함하는 프로브 카드의 제조 방법.
  26. 제24항에 있어서,
    상기 절연층에 도전 물질을 도포하여 윤활층을 형성하는 단계를 더 포함하는 프로브 카드의 제조 방법.
  27. 제23항에 있어서,
    상기 단위 플레이트의 뒷면에 절연층을 형성하고, 상기 제5 개구부 형성 후 상기 몰드층 위로 상기 접촉 프로브들 사이에 측벽을 형성하는 단계를 더 포함하는 프로브 카드의 제조 방법.
  28. 제27항에 있어서,
    상기 몰드층과 상기 측벽은 포토레지스트 물질로 형성되는 프로브 카드의 제조 방법.
  29. 제21항에 있어서,
    상기 복수의 단위 플레이트를 적층하기 전 상기 기판과 상기 몰드층을 관통하는 적어도 2개의 관통홀을 형성하는 단계를 더 포함하는 프로브 카드의 제조 방법.
  30. 제29항에 있어서,
    상기 적어도 2개의 관통홀은 상기 복수의 단위 플레이트에 대해 같은 위치에 같은 크기로 형성되는 프로브 카드의 제조 방법.
  31. 제21항 내지 제30항 중 어느 한 항에 있어서,
    상기 복수의 단위 플레이트를 조립할 때 최상부 단위 플레이트의 외측에 제1 보호 플레이트를 배치하고, 최하부 단위 플레이트의 외측에 제2 보호 플레이트를 배치하는 프로브 카드의 제조 방법.
  32. 제31항에 있어서,
    상기 복수의 단위 플레이트를 적층한 다음 고정 부재를 이용하여 상기 복수의 단위 플레이트와 상기 제1 및 제2 보호 플레이트를 일체로 고정하는 프로브 카드의 제조 방법.
  33. 제21항 내지 제30항 중 어느 한 항에 있어서,
    상기 베이스층을 형성할 때 상기 기판의 단부와 거리를 갖도록 형성하고,
    상기 접촉 프로브의 기둥부와 선단부를 형성한 후 상기 기판과 상기 몰드층에 상기 선단부 전체와 상기 기둥부의 일부를 둘러싸는 제6 개구부를 형성하며,
    상기 복수의 단위 플레이트 조립 후 상기 돌출부를 향한 상기 제6 개구부의 한 변과 나란한 절단선을 따라 상기 기판과 상기 몰드층을 절단하는 프로브 카드의 제조 방법.
  34. 제21항 내지 제30항 중 어느 한 항에 있어서,
    상기 기판은 최초 400㎛ 이상의 두께를 가지며, 상기 복수의 단위 플레이트를 조립하기 전 상기 기판의 뒷면 중앙에 공간부와 절연층을 형성하여 상기 공간부에 이웃한 단위 플레이트가 끼워지도록 하는 프로브 카드의 제조 방법.
  35. 제34항에 있어서,
    상기 복수의 단위 플레이트를 고정한 다음 상기 기판과 상기 몰드층의 가장자리를 절단하여 상기 접촉 프로브의 일부가 상기 기판의 바깥으로 돌출되도록 하고, 상기 전극 패드와 접하는 상기 기판의 가장자리에 대해서는 최상부 단위 플레이트의 절단선보다 이웃한 단위 플레이트의 절단선이 외측에 위치하도록 복수의 단위 플레이트를 순차적으로 절단하는 프로브 카드의 제조 방법.
KR1020100087598A 2010-09-07 2010-09-07 프로브 카드 및 이의 제조 방법 KR101136534B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020100087598A KR101136534B1 (ko) 2010-09-07 2010-09-07 프로브 카드 및 이의 제조 방법
PCT/KR2011/006615 WO2012033338A2 (ko) 2010-09-07 2011-09-07 프로브 카드 및 이의 제조 방법
CN201180047938.3A CN103140921B (zh) 2010-09-07 2011-09-07 探卡及其制造方法
EP11823771.8A EP2615636B1 (en) 2010-09-07 2011-09-07 Probe card and method for manufacturing same
JP2013528114A JP2013541705A (ja) 2010-09-07 2011-09-07 プローブカードおよびその製造方法
US13/821,045 US9194889B2 (en) 2010-09-07 2011-09-07 Probe card and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100087598A KR101136534B1 (ko) 2010-09-07 2010-09-07 프로브 카드 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20120025302A true KR20120025302A (ko) 2012-03-15
KR101136534B1 KR101136534B1 (ko) 2012-04-17

Family

ID=45811074

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100087598A KR101136534B1 (ko) 2010-09-07 2010-09-07 프로브 카드 및 이의 제조 방법

Country Status (6)

Country Link
US (1) US9194889B2 (ko)
EP (1) EP2615636B1 (ko)
JP (1) JP2013541705A (ko)
KR (1) KR101136534B1 (ko)
CN (1) CN103140921B (ko)
WO (1) WO2012033338A2 (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180054558A (ko) 2015-06-25 2018-05-24 로스웰 바이오테크놀로지스 인코포레이티드 생체분자 센서들 및 방법들
CN109328301B (zh) 2016-01-28 2021-03-12 罗斯韦尔生物技术股份有限公司 大规模并行dna测序装置
US11624725B2 (en) 2016-01-28 2023-04-11 Roswell Blotechnologies, Inc. Methods and apparatus for measuring analytes using polymerase in large scale molecular electronics sensor arrays
WO2017139493A2 (en) 2016-02-09 2017-08-17 Roswell Biotechnologies, Inc. Electronic label-free dna and genome sequencing
US10597767B2 (en) 2016-02-22 2020-03-24 Roswell Biotechnologies, Inc. Nanoparticle fabrication
US9829456B1 (en) 2016-07-26 2017-11-28 Roswell Biotechnologies, Inc. Method of making a multi-electrode structure usable in molecular sensing devices
KR101998831B1 (ko) * 2016-07-29 2019-07-11 삼성디스플레이 주식회사 표시 장치
WO2018132457A1 (en) 2017-01-10 2018-07-19 Roswell Biotechnologies, Inc. Methods and systems for dna data storage
EP3571286A4 (en) 2017-01-19 2020-10-28 Roswell Biotechnologies, Inc SOLID STATE SEQUENCING DEVICES WITH TWO-DIMENSIONAL LAYER MATERIALS
CA3057151A1 (en) 2017-04-25 2018-11-01 Roswell Biotechnologies, Inc. Enzymatic circuits for molecular sensors
US10508296B2 (en) 2017-04-25 2019-12-17 Roswell Biotechnologies, Inc. Enzymatic circuits for molecular sensors
KR102606670B1 (ko) 2017-05-09 2023-11-24 로스웰 바이오테크놀로지스 인코포레이티드 분자 센서들을 위한 결합 프로브 회로들
WO2019046589A1 (en) 2017-08-30 2019-03-07 Roswell Biotechnologies, Inc. PROCESSIVE ENZYME MOLECULAR ELECTRONIC SENSORS FOR STORING DNA DATA
KR20200067871A (ko) 2017-10-10 2020-06-12 로스웰 바이오테크놀로지스 인코포레이티드 무증폭 dna 데이터 저장을 위한 방법, 장치 및 시스템
KR102164378B1 (ko) * 2019-07-17 2020-10-12 윌테크놀러지(주) 기판형 공간변환기를 갖는 프로브 카드
EP4060018A4 (en) * 2019-11-14 2023-03-01 NOK Corporation DEVICE FOR MEASUREMENT OF EXTRACELLULAR POTENTIAL
CN111693738A (zh) * 2020-05-13 2020-09-22 中国科学院上海微系统与信息技术研究所 一种多通道高频芯片的低温测试结构

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3076600B2 (ja) 1990-11-20 2000-08-14 株式会社日本マイクロニクス 表示パネル用プローバ
JP2929948B2 (ja) 1994-09-20 1999-08-03 三菱電機株式会社 プローブ式テストハンドラー及びそれを用いたｉｃのテスト方法
US5998864A (en) * 1995-05-26 1999-12-07 Formfactor, Inc. Stacking semiconductor devices, particularly memory chips
KR100471341B1 (ko) 1996-05-23 2005-07-21 제네시스 테크놀로지 가부시키가이샤 콘택트프로브및그것을구비한프로브장치
JPH10160759A (ja) 1996-12-04 1998-06-19 Mitsubishi Materials Corp コンタクトプローブおよびこれを用いたプローブ装置
JPH10111316A (ja) 1996-10-04 1998-04-28 Fujitsu Ltd 半導体検査装置及び半導体検査方法
JPH10319044A (ja) 1997-05-15 1998-12-04 Mitsubishi Electric Corp プローブカード
JPH11337579A (ja) 1998-05-25 1999-12-10 Mitsubishi Materials Corp コンタクトプローブ及びプローブ装置
JP2000162239A (ja) 1998-11-27 2000-06-16 Japan Electronic Materials Corp 垂直型プローブカード
JP3990232B2 (ja) 2002-08-26 2007-10-10 Ｎｅｃエンジニアリング株式会社 プローブカードのプローブテストヘッド構造
JP2006010629A (ja) * 2004-06-29 2006-01-12 Tokyo Electron Ltd 平行調整機構を備えたプローブカード
JP4649248B2 (ja) * 2005-03-22 2011-03-09 山一電機株式会社 プローブユニット
JP4384724B2 (ja) * 2005-09-26 2009-12-16 日本電子材料株式会社 プローブカードの製造方法
US20100104739A1 (en) * 2005-12-20 2010-04-29 Wen-Yu Lu Surface treating method for probe card in vacuum deposition device
KR100683444B1 (ko) * 2005-12-29 2007-02-22 주식회사 파이컴 프로브 카드의 기판 및 그 기판의 재생 방법
KR100712561B1 (ko) * 2006-08-23 2007-05-02 삼성전자주식회사 웨이퍼 형태의 프로브 카드 및 그 제조방법과 웨이퍼형태의 프로브 카드를 구비한 반도체 검사장치
US7498826B2 (en) * 2006-08-25 2009-03-03 Interconnect Devices, Inc. Probe array wafer
US7573276B2 (en) * 2006-11-03 2009-08-11 Micron Technology, Inc. Probe card layout
US7652491B2 (en) * 2006-11-17 2010-01-26 Suss Microtec Test Systems Gmbh Probe support with shield for the examination of test substrates under use of probe supports
KR20080109270A (ko) * 2007-06-12 2008-12-17 세크론 주식회사 프로브 카드 제조 방법
KR100791945B1 (ko) * 2007-08-23 2008-01-04 (주)기가레인 프로브 카드
KR20090050387A (ko) 2007-11-15 2009-05-20 주식회사 코리아 인스트루먼트 프로브 카드용 탐침 블록 및 이를 포함하는 프로브 카드
US8026600B2 (en) * 2008-01-02 2011-09-27 Samsung Electronics Co., Ltd. Controlled impedance structures for high density interconnections
US8033012B2 (en) * 2008-03-07 2011-10-11 Taiwan Semiconductor Manufacturing Co., Ltd. Method for fabricating a semiconductor test probe card space transformer
KR101016387B1 (ko) * 2008-08-11 2011-02-21 티에스씨멤시스(주) 프로브 구조물
US7737714B2 (en) * 2008-11-05 2010-06-15 Winmems Technologies Holdings Co., Ltd. Probe assembly arrangement
JP2010135635A (ja) 2008-12-05 2010-06-17 Toshiba Corp 半導体集積回路試験用基板および半導体集積回路試験システム
TW201028695A (en) * 2009-01-22 2010-08-01 King Yuan Electronics Co Ltd Probe card
KR100927157B1 (ko) 2009-02-26 2009-11-18 (주)기가레인 프로브블록
JP2011141126A (ja) * 2010-01-05 2011-07-21 Toshiba Corp プローブカード
JP5631131B2 (ja) * 2010-09-17 2014-11-26 株式会社日本マイクロニクス 通電試験用プローブ及びプローブ組立体
US20140091826A1 (en) * 2012-10-03 2014-04-03 Corad Technology Inc. Fine pitch interface for probe card

Also Published As

Publication number Publication date
US20130162276A1 (en) 2013-06-27
JP2013541705A (ja) 2013-11-14
CN103140921B (zh) 2015-11-25
KR101136534B1 (ko) 2012-04-17
WO2012033338A3 (ko) 2012-06-14
EP2615636A2 (en) 2013-07-17
EP2615636B1 (en) 2019-08-07
US9194889B2 (en) 2015-11-24
WO2012033338A2 (ko) 2012-03-15
EP2615636A4 (en) 2017-06-14
CN103140921A (zh) 2013-06-05

Similar Documents

Publication Publication Date Title
KR101136534B1 (ko) 프로브 카드 및 이의 제조 방법
TWI600099B (zh) 平面延伸電導體超越基材邊緣的方法和設備
JP3843624B2 (ja) 半導体集積回路装置及び半導体集積回路装置の組立方法
US8525167B2 (en) Laminated chips package, semiconductor substrate and method of manufacturing the laminated chips package
TW201530150A (zh) 應用於探針測試裝置的支撐結構及其製作方法
US7271026B2 (en) Method for producing chip stacks and chip stacks formed by integrated devices
JP5148825B2 (ja) 半導体装置および半導体装置の製造方法
KR102372355B1 (ko) 반도체 칩, 이의 제조방법, 및 이를 포함하는 반도체 패키지
US20050206899A1 (en) Manufacturing method for semiconductor device and determination method for position of semiconductor element
TW201505141A (zh) 晶片封裝體及其製造方法
KR20200111369A (ko) 잔여 테스트 패턴을 포함하는 반도체 장치
US9069015B2 (en) Interface board of a testing head for a test equipment of electronic devices and corresponding probe head
JP5707222B2 (ja) 半導体集積回路装置の製造方法
EP2872906B1 (en) Interface board of a testing head for a test equipment of electronic devices and corresponding testing head
US20070181967A1 (en) Semiconductor device with visible indicator and method of fabricating the same
WO2023231081A1 (zh) 封装结构及其制作方法、半导体器件
JP4564423B2 (ja) 半導体素子検査用基板の製造方法
JP5333829B2 (ja) プローブ組立体
KR100773801B1 (ko) 반도체 장치 및 그 제조 방법
JP4827077B2 (ja) バンプ付きメンブレンリング、コンタクトボード、バンプ付きメンブレンリングの製造方法、及びコンタクトボードの製造方法
JP5509746B2 (ja) スパイラル型のインダクタ、スパイラル型のインダクタの電気的特性の検査方法
JP5428001B2 (ja) 耐性評価用ウェハ及び耐性評価方法
JP2012058090A (ja) 半導体集積回路装置の製造方法およびプローブカード
KR20140116004A (ko) 검사용 지그
KR20100059487A (ko) 패키지 구조물

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160308

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170308

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20200309

Year of fee payment: 9