CN102798738B - 半导体测试夹具 - Google Patents
半导体测试夹具 Download PDFInfo
- Publication number
- CN102798738B CN102798738B CN201210068143.7A CN201210068143A CN102798738B CN 102798738 B CN102798738 B CN 102798738B CN 201210068143 A CN201210068143 A CN 201210068143A CN 102798738 B CN102798738 B CN 102798738B
- Authority
- CN
- China
- Prior art keywords
- jig
- insulant
- subject
- semiconductor test
- test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/04—Housings; Supporting members; Arrangements of terminals
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/06777—High voltage probes
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/12—Testing dielectric strength or breakdown voltage ; Testing or monitoring effectiveness or level of insulation, e.g. of a cable or of an apparatus, for example using partial discharge measurements; Electrostatic testing
- G01R31/1227—Testing dielectric strength or breakdown voltage ; Testing or monitoring effectiveness or level of insulation, e.g. of a cable or of an apparatus, for example using partial discharge measurements; Electrostatic testing of components, parts or materials
- G01R31/1263—Testing dielectric strength or breakdown voltage ; Testing or monitoring effectiveness or level of insulation, e.g. of a cable or of an apparatus, for example using partial discharge measurements; Electrostatic testing of components, parts or materials of solid or fluid materials, e.g. insulation films, bulk material; of semiconductors or LV electronic components or parts; of cable, line or wire insulation
- G01R31/129—Testing dielectric strength or breakdown voltage ; Testing or monitoring effectiveness or level of insulation, e.g. of a cable or of an apparatus, for example using partial discharge measurements; Electrostatic testing of components, parts or materials of solid or fluid materials, e.g. insulation films, bulk material; of semiconductors or LV electronic components or parts; of cable, line or wire insulation of components or parts made of semiconducting materials; of LV components or parts
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
- G01R31/2879—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to electrical aspects, e.g. to voltage or current supply or stimuli or to electrical loads
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
- G01R31/2887—Features relating to contacting the IC under test, e.g. probe heads; chucks involving moving the probe head or the IC under test; docking stations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Measuring Leads Or Probes (AREA)
Abstract
本发明的目的在于提供一种在测试时能够防止在半导体的终端部的放电的半导体测试夹具。本发明的半导体测试夹具的特征在于,具备:台座(1),配设有探针(3)和以在平面视图中包围探针(3)的方式设置的绝缘物(2);载物台(6),与台座(1)的配设有探针(3)以及绝缘物(2)的一侧的面对置地配置并且能够在台座(1)侧的面上载置被检体(4),在载物台(6)载置被检体(4)并且台座(1)和载物台(6)向接近的方向移动时,探针(3)与形成于被检体(4)的电极接触,并且,绝缘物(2)接触到被检体(4)。
Description
技术领域
本发明涉及半导体测试夹具,特别涉及能够适合在宽带隙(wide-gap)半导体的检查中使用的半导体测试夹具。
背景技术
以往,对于作为高耐压的半导体的宽带隙半导体来说,在装配之前实施半导体芯片的耐压试验、断路试验等的高电压施加试验(以下,也称为测试),为了预先抽出、除去不合格芯片,存在以利用由绝缘性树脂构成的芯片框架进行保护而免受在接合终端部的沿面放电的影响的方式构成的情况(例如,参照专利文献1)。
专利文献1:日本特开2000-183282号公报(第1图)。
由于晶片工艺的性能以及晶片材料的性质的提高,宽带隙半导体的终端部能够缩小(微细化)。此外,使终端部缩小,从而在半导体芯片的制造成本的降低方面得到较大的效果,因此设想终端部今后也将继续缩小。
在专利文献1中,为了保护半导体芯片免受在终端部的放电的影响,以利用由绝缘性树脂构成的芯片框架覆盖终端部的方式构成。但是,当如上述那样终端部缩小时,存在进行测试时在终端部产生放电的问题。
发明内容
本发明是为了解决这些问题而提出的,其目的在于提供一种能够在测试时防止在半导体的终端部的放电的半导体测试夹具。
为了解决上述课题,本发明提供一种半导体测试夹具,其特征在于,具备:夹具台座,配设有探针(probe pin)和以在平面视图(plan view)中包围探针的方式设置的绝缘物;以及载物台(stage),与夹具台座的配设有探针以及绝缘物的一侧的面对置地配置并能够在夹具台座侧的面上载置被检体,在载物台载置被检体并且夹具台座和载物台向接近的方向移动时,探针与形成在被检体的电极接触,并且,绝缘物接触到被检体。
根据本发明,具备:夹具台座,配设有探针和以在平面视图中包围探针的方式设置的绝缘物;以及载物台,与夹具台座的配设有探针以及绝缘物的一侧的面对置地配置并能够在夹具台座侧的面上载置被检体,在载物台载置被检体并且夹具台座和载物台向接近的方向移动时,探针与形成在被检体的电极接触,并且,绝缘物接触到被检体,因此在测试时能够防止在半导体的终端部的放电。
附图说明
图1是示出本发明的实施方式的半导体测试夹具的结构的一个例子的图。
图2是示出本发明的实施方式的半导体测试夹具在测试时的情况的图。
图3是示出本发明的实施方式的半导体测试夹具的结构的一个例子的图。
图4是示出本发明的实施方式的半导体测试夹具的结构的一个例子的图。
图5是示出本发明的实施方式的半导体测试夹具的结构的一个例子的图。
图6是示出本发明的实施方式的绝缘物的形状的一个例子的图。
图7是示出前提技术的半导体测试夹具的结构的一个例子的图。
图8是示出前提技术的半导体测试夹具在测试时的情况的图。
具体实施方式
以下,基于附图对本发明的实施方式进行说明。
首先,对成为本发明的前提的技术(前提技术)进行说明。
<前提技术>
图7是示出前提技术的半导体测试夹具的结构的一个例子的图。图7(b)、(c)示出图7(a)的F-F剖面图。此外,图7(a)示出在从图7(b)的载物台6侧观察台座1时的平面图。如图7所示,前提技术的半导体测试夹具具备台座1、探针3以及载物台6。
如图7(b)所示,在台座1设置有探针3,在载物台6上载置有具有终端部5的被检体4。此外,如图7(c)所示,当对被检体4进行测试时,探针3与在被检体4的表面形成的电极(表面电极)接触。
图8是示出前提技术的半导体测试夹具在测试时的情况的图。如图8所示,当被检体4的终端部5缩小时,在被检体4的表面形成的GND面和在载物台6的表面形成的高电位面(以细的阴影线示出)的绝缘距离变近,存在在终端部5产生放电的问题。
本发明是为了解决上述的问题而提出的,以下对详细情况进行说明。
<实施方式>
图1是示出本发明的实施方式的半导体测试夹具的结构的一个例子的图。图1(b)、(c)示出图1(a)的A-A剖面图。此外,图1(a)示出从图1(b)的载物台6侧观察台座1时的平面图。
如图1所示,本实施方式的半导体测试夹具具备:台座1(夹具台座),配设有探针3和以在平面视图中呈中空地包围探针3的方式设置的绝缘物2;以及载物台6,与台座1的配设有探针3以及绝缘物2的一侧的面对置地配置并且能够在台座1侧的面上载置被检体4。此外,在被检体4设置有终端部5。
图2是示出本实施方式的半导体测试夹具在测试时的情况的图。如图2所示,在测试时,探针3与在被检体4的表面形成的表面电极接触,并且,绝缘物2接触到被检体4的终端部5。即,在载物台6载置被检体4并且台座1和载物台6向接近的方向移动时,探针3与形成于被检体4的表面电极(电极)接触,并且,绝缘物2接触到被检体4。
再有,作为在被检体4的表面形成并且与探针3接触的表面电极,例如有如下电极等:在二极管(Diode)的情况下为阳极电极;在IGBT(Insulated Gate Bipolar Transistor:绝缘栅双极型晶体管)的情况下为发射极电极;在MOSFET(metal-oxide semiconductor field effect transistor:金属氧化物半导体场效应晶体管)的情况下为源极电极。
当绝缘物2与被检体4接触时,在被检体4的表面形成的GND面和在载物台6的表面形成的高电位面被隔离,GND面和高电位面的绝缘距离变长,因此,能够防止在终端部5的放电。这样,在本实施方式中,仅在测试时利用绝缘物2将GND面和高电位面绝缘。
再有,在本实施方式中,绝缘物2接触到被检体4的终端部5,但是,如果能够如图2所示那样将高电位面和GND面隔离,则绝缘物2不限于与终端部5接触也可以在任何部位接触。
图3是示出本实施方式的半导体测试夹具的结构的另外一个例子的图。图3(b)、(c)示出图3(a)的B-B剖面图。此外,图3(a)示出从图3(b)的载物台6侧观察台座1时的平面图。
如图3所示,探针3在平面视图中被绝缘物2实心地包围,前端部分从绝缘物2露出。其他结构以及效果与图1相同。
图4是示出本实施方式的半导体测试夹具的结构的又一个例子的图。图4(b)、(c)示出图4(a)的C-C剖面图。此外,图4(a)示出从图4(b)的载物台6侧观察台座1时的平面图。
如图4所示,台座1具备介于台座1和绝缘物2之间的弹性构件7。其他结构以及效果与图1相同。
作为弹性构件7,例如存在弹簧销(spring pin)、弹簧等。具备弹性构件7,由此,作为进一步的效果,被检体4的厚度的允许范围扩大,并且,能够缓和针对被检体4的应力。
图5是示出本实施方式的半导体测试夹具的结构的又一个例子的图。图5(b)、(c)示出图5(a)的D-D剖面图。此外,图5(a)示出从图5(b)的载物台6侧观察台座1时的平面图。
如图5所示,探针3在平面视图中被绝缘物2实心地包围,前端部从绝缘物2露出。其他结构以及效果与图4相同。
图6是示出本实施方式的绝缘物的形状的一个例子的图。图6的形状例1~3示出绝缘物2的E-E剖面的形状。
如图6的形状例1~3所示,对于绝缘物2来说,以与被检体4对置的面的仅一部分与该被检体4接触的方式形成所述对置面的形状。
对绝缘物2的表面实施图6的形状例1~3所示那样的加工,由此,与绝缘物2的表面平坦的情况相比较,能够使绝缘物2和被检体4的接触面积变小。此外,使接触面积变小,由此,在测试时确保绝缘物2和被检体4的贴紧性,在测试后的脱离时降低绝缘物2和被检体4的贴紧性。这样,能够减少绝缘物2与被检体4接触的部分的损伤。
此外,即使对绝缘物2的表面(即,与被检体4对置的面)实施特氟龙(注册商标)涂敷(coating)等的处理,从而也能够在测试时确保绝缘物2和被检体4的贴紧性,能够在测试后的脱离时降低绝缘物2和被检体4的贴紧性,能够减少绝缘物2与被检体4接触的部分的损伤。
再有,在图1、3中,为了容易对台座1设置绝缘物2,也可以在台座1的与绝缘物2的接触部分设置与绝缘物2相同形状的槽。即,台座1也可以设置规定绝缘物2的配设位置的槽。设置该槽,由此,与在没有槽的平面上设置绝缘物2的情况相比,绝缘物2的设置变得容易,能够防止将绝缘物2设置在台座1时的位置偏移。
此外,只要能够将高电位面和GND面隔离,那么绝缘物2的形状是什么样的形状都可以。例如,具有四个孔的实心的绝缘物2(图3、5)示出了在假定仅耐压泄漏测定的测试的情况下的形状,口字型的中空的绝缘物2(图1、4)示出了在假定耐压泄漏测定以及大电流测定的测试的情况下的形状。
此外,图1~5中的绝缘物2使用了作为用于防止放电的高绝缘性的原材料并且作为用于防止测试时对被检体4的损伤的柔软的原材料的硅类或者有机类原材料。即,绝缘物2包含硅类原材料或者有机类原材料。
此外,本实施方式的半导体测试夹具能够作为晶片测试或者芯片测试用的夹具来应用。
此外,本实施方式的半导体测试夹具能够作为DC测试或者AC测试用的夹具来应用。
此外,本实施方式的半导体测试夹具对于作为被检体4的Si或者SiC、GaN等宽带隙半导体是有效的。特别是,在针对宽带隙半导体的测试时,对作为被检体4的宽带隙半导体施加高电压,所以,容易在被检体4的终端部5产生放电,但是,在这样的情况下本发明的半导体测试夹具是有效的。
如上所述,根据本实施方式,在测试时能够防止在半导体的终端部的放电。
附图标记的说明:
1 台座
2 绝缘物
3 探针
4 被检体
5 终端部
6 载物台
7 弹性构件。
Claims (9)
1.一种半导体测试夹具,其特征在于,具备:
夹具台座(1),配设有探针(3)和以在平面视图中包围所述探针(3)的方式设置的绝缘物(2);以及
载物台(6),与所述夹具台座(1)的配设有所述探针(3)以及所述绝缘物(2)的一侧的面对置地配置并且能够在所述夹具台座(1)侧的面上载置被检体(4),
在所述载物台(6)载置所述被检体(4)并且所述夹具台座(1)和所述载物台(6)向接近的方向移动时,所述探针(3)与形成于所述被检体(4)的电极接触,并且,所述绝缘物(2)接触到所述被检体(4),
所述绝缘物用于将在所述被检体的表面形成的GND面和在所述载物台的表面形成的高电位面绝缘。
2.如权利要求1所述的半导体测试夹具,其特征在于,
所述绝缘物(2)包含硅类原材料或者有机类原材料。
3.如权利要求1或者2所述的半导体测试夹具,其特征在于,
所述夹具台座(1)具有规定所述绝缘物(2)的配设位置的槽。
4.如权利要求1所述的半导体测试夹具,其特征在于,
所述夹具台座(1)还具备介于该夹具台座(1)和所述绝缘物(2)之间的弹性构件(7)。
5.如权利要求1或者2所述的半导体测试夹具,其特征在于,
所述半导体测试夹具是晶片测试或者芯片测试用的夹具。
6.如权利要求1或者2所述的半导体测试夹具,其特征在于,
所述半导体测试夹具是DC测试或者AC测试用的夹具。
7.如权利要求1或者2所述的半导体测试夹具,其特征在于,
所述绝缘物(2)以与所述被检体(4)对置的面的仅一部分与该被检体(4)接触的方式形成。
8.如权利要求1或者2所述的半导体测试夹具,其特征在于,
在所述绝缘物(2)的与所述被检体(4)对置的面实施了特氟龙涂敷。
9.如权利要求1或者2所述的半导体测试夹具,其特征在于,
所述被检体(4)是宽带隙半导体。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011-116583 | 2011-05-25 | ||
JP2011116583A JP5414739B2 (ja) | 2011-05-25 | 2011-05-25 | 半導体テスト治具 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102798738A CN102798738A (zh) | 2012-11-28 |
CN102798738B true CN102798738B (zh) | 2015-01-07 |
Family
ID=47140570
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210068143.7A Active CN102798738B (zh) | 2011-05-25 | 2012-03-15 | 半导体测试夹具 |
Country Status (5)
Country | Link |
---|---|
US (1) | US8860451B2 (zh) |
JP (1) | JP5414739B2 (zh) |
KR (1) | KR101322745B1 (zh) |
CN (1) | CN102798738B (zh) |
DE (1) | DE102012205786B4 (zh) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5687172B2 (ja) * | 2011-11-01 | 2015-03-18 | 三菱電機株式会社 | 半導体テスト治具およびそれを用いた耐圧測定方法 |
CN104422863B (zh) * | 2013-08-20 | 2017-05-24 | 致茂电子股份有限公司 | 半导体测试装置 |
JP6480099B2 (ja) * | 2013-11-13 | 2019-03-06 | 三菱電機株式会社 | 半導体試験治具、測定装置、試験方法 |
JP6285292B2 (ja) * | 2014-06-23 | 2018-02-28 | 株式会社日本マイクロニクス | プローブカードおよび検査装置 |
JP6265872B2 (ja) * | 2014-09-22 | 2018-01-24 | 三菱電機株式会社 | 半導体試験装置及び半導体試験方法 |
CN105116178A (zh) * | 2015-09-18 | 2015-12-02 | 江苏中科君芯科技有限公司 | 大电流igbt芯片的测试夹具 |
JP6686825B2 (ja) * | 2016-09-28 | 2020-04-22 | 三菱電機株式会社 | 評価装置、半導体装置の評価方法 |
JP6562896B2 (ja) * | 2016-12-22 | 2019-08-21 | 三菱電機株式会社 | 半導体装置の評価装置およびそれを用いた半導体装置の評価方法 |
JP6739326B2 (ja) * | 2016-12-27 | 2020-08-12 | 三菱電機株式会社 | 評価装置及び評価方法 |
JP6747374B2 (ja) * | 2017-05-09 | 2020-08-26 | 三菱電機株式会社 | 半導体装置の評価装置、半導体装置の評価方法 |
CN109298305B (zh) * | 2017-07-24 | 2020-12-11 | 株洲中车时代半导体有限公司 | 一种针对压接式igbt模块子模组的测试装置及方法 |
CN110389240B (zh) * | 2018-04-20 | 2020-11-20 | 株洲中车时代半导体有限公司 | 一种电耐久试验用芯片工装 |
CN111487515B (zh) * | 2020-04-21 | 2021-03-16 | 华北电力大学 | 一种压接式功率器件静态特性测量系统 |
JP7422642B2 (ja) | 2020-10-27 | 2024-01-26 | 三菱電機株式会社 | 半導体テスト装置および半導体テスト方法 |
CN114184902B (zh) * | 2021-11-04 | 2022-11-18 | 荣耀终端有限公司 | 绝缘胶测试装置、绝缘胶测试系统及绝缘胶测试方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1198817A (zh) * | 1996-08-09 | 1998-11-11 | 株式会社爱德万测试 | 半导体元件测试装置 |
TW200606436A (en) * | 2004-07-07 | 2006-02-16 | Cascade Microtech Inc | Probe head having a membrane suspended probe |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2559242B2 (ja) * | 1987-12-25 | 1996-12-04 | 東京エレクトロン株式会社 | プローブカード |
JPH04165653A (ja) | 1990-10-30 | 1992-06-11 | Fuji Electric Co Ltd | 半導体装置 |
JPH1021070A (ja) * | 1996-07-03 | 1998-01-23 | Sony Corp | システムプログラム自動更新機能を備えたデータストリーマ装置およびシステムプログラム自動更新方法 |
GB9800569D0 (en) | 1998-01-12 | 1998-03-11 | Glaxo Group Ltd | Heterocyclic compounds |
JP3612226B2 (ja) | 1998-12-21 | 2005-01-19 | 株式会社東芝 | 半導体装置及び半導体モジュール |
KR20010010503A (ko) | 1999-07-21 | 2001-02-15 | 이석행 | 웨이퍼 테스트용 박판탐침유니트 |
JP2001051011A (ja) | 1999-08-12 | 2001-02-23 | Toshiba Corp | 高耐圧半導体チップの評価方法、高耐圧電子機器基板およびその製造方法、および高耐圧半導体装置 |
JP5134864B2 (ja) * | 2007-05-30 | 2013-01-30 | 株式会社日本マイクロニクス | 半導体検査装置 |
JP5420274B2 (ja) | 2009-03-02 | 2014-02-19 | パナソニック株式会社 | 半導体装置及びその製造方法 |
KR101079384B1 (ko) * | 2009-08-10 | 2011-11-02 | 삼성전기주식회사 | 인쇄회로기판의 검사 장치 |
-
2011
- 2011-05-25 JP JP2011116583A patent/JP5414739B2/ja active Active
-
2012
- 2012-02-08 US US13/368,558 patent/US8860451B2/en active Active
- 2012-03-15 CN CN201210068143.7A patent/CN102798738B/zh active Active
- 2012-04-10 DE DE102012205786.2A patent/DE102012205786B4/de active Active
- 2012-05-10 KR KR1020120049506A patent/KR101322745B1/ko active IP Right Grant
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1198817A (zh) * | 1996-08-09 | 1998-11-11 | 株式会社爱德万测试 | 半导体元件测试装置 |
TW200606436A (en) * | 2004-07-07 | 2006-02-16 | Cascade Microtech Inc | Probe head having a membrane suspended probe |
Also Published As
Publication number | Publication date |
---|---|
KR101322745B1 (ko) | 2013-10-29 |
CN102798738A (zh) | 2012-11-28 |
DE102012205786A1 (de) | 2012-11-29 |
US20120299613A1 (en) | 2012-11-29 |
KR20130028994A (ko) | 2013-03-20 |
JP2012247196A (ja) | 2012-12-13 |
DE102012205786B4 (de) | 2022-06-02 |
JP5414739B2 (ja) | 2014-02-12 |
US8860451B2 (en) | 2014-10-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102798738B (zh) | 半导体测试夹具 | |
KR101389812B1 (ko) | 반도체 테스트 치구 및 그것을 이용한 내압 측정방법 | |
JP5067280B2 (ja) | 半導体ウエハ測定装置 | |
TWI228597B (en) | Device monitor for RF and DC measurements | |
KR20060119719A (ko) | 피검사체의 전기적 특성을 검사하는 검사 방법 및 검사장치 | |
TWI759588B (zh) | 探針器 | |
JP5529611B2 (ja) | 半導体装置及び抵抗測定方法 | |
Karaventzas et al. | Reliability assessment of SiC power MOSFETs from the end user's perspective | |
CN113196459A (zh) | 具有改进的电场抑制的高压半导体器件的制造方法 | |
KR101248439B1 (ko) | 반도체 소자의 특성 측정방법 및 반도체장치의 제조방법 | |
US10802047B2 (en) | Inspection device and inspection method | |
CN107870294B (zh) | 评价装置、半导体装置的评价方法 | |
JP6982549B2 (ja) | 炭化ケイ素半導体装置の製造方法および炭化ケイ素半導体検査装置 | |
US10319648B2 (en) | Conditions for burn-in of high power semiconductors | |
CN113287192A (zh) | 具有改进的电场抑制的高压半导体器件 | |
JP6747374B2 (ja) | 半導体装置の評価装置、半導体装置の評価方法 | |
US9722060B2 (en) | Semiconductor device and semiconductor module | |
JP2015055550A (ja) | 半導体測定装置 | |
JP2011204708A (ja) | 半導体ウェハ | |
Waseem et al. | Evaluation of Temperature-Humidity-Reverse Bias Robustness of 3 rd Generation 650V Class 4H-SiC Discrete Power MOSFET Devices | |
CN106443410B (zh) | 一种集成电路测试方法 | |
JP2018115941A (ja) | 半導体装置の評価装置 | |
US8686564B2 (en) | Semiconductor device | |
KR20220022993A (ko) | 게이트 절연 특성 검출이 가능한 보호 회로를 갖는 전력 반도체 장치 | |
TW563220B (en) | Method for picking defected dielectric in semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |