JP7422642B2 - 半導体テスト装置および半導体テスト方法 - Google Patents

半導体テスト装置および半導体テスト方法 Download PDF

Info

Publication number
JP7422642B2
JP7422642B2 JP2020179378A JP2020179378A JP7422642B2 JP 7422642 B2 JP7422642 B2 JP 7422642B2 JP 2020179378 A JP2020179378 A JP 2020179378A JP 2020179378 A JP2020179378 A JP 2020179378A JP 7422642 B2 JP7422642 B2 JP 7422642B2
Authority
JP
Japan
Prior art keywords
opening
pressure
stage
semiconductor test
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020179378A
Other languages
English (en)
Other versions
JP2022070357A (ja
Inventor
保志 高木
欽也 山下
和起 上野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2020179378A priority Critical patent/JP7422642B2/ja
Priority to US17/386,032 priority patent/US11624767B2/en
Priority to DE102021124070.0A priority patent/DE102021124070A1/de
Priority to CN202111232242.XA priority patent/CN114509646A/zh
Publication of JP2022070357A publication Critical patent/JP2022070357A/ja
Application granted granted Critical
Publication of JP7422642B2 publication Critical patent/JP7422642B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26Testing of individual semiconductor devices
    • G01R31/2601Apparatus or methods therefor
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2886Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2891Features relating to contacting the IC under test, e.g. probe heads; chucks related to sensing or controlling of force, position, temperature
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/12Testing dielectric strength or breakdown voltage ; Testing or monitoring effectiveness or level of insulation, e.g. of a cable or of an apparatus, for example using partial discharge measurements; Electrostatic testing
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/073Multiple probes
    • G01R1/07307Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07342Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being at an angle other than perpendicular to test object, e.g. probe card
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26Testing of individual semiconductor devices
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26Testing of individual semiconductor devices
    • G01R31/2607Circuits therefor
    • G01R31/2608Circuits therefor for testing bipolar transistors
    • G01R31/261Circuits therefor for testing bipolar transistors for measuring break-down voltage or punch through voltage therefor
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26Testing of individual semiconductor devices
    • G01R31/2607Circuits therefor
    • G01R31/2621Circuits therefor for testing field effect transistors, i.e. FET's
    • G01R31/2623Circuits therefor for testing field effect transistors, i.e. FET's for measuring break-down voltage therefor
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/282Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
    • G01R31/2831Testing of materials or semi-finished products, e.g. semiconductor wafers or substrates

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Description

本開示は、ウエハ状態で半導体デバイスの耐圧試験を行う半導体テスト装置および半導体テスト方法に関する。
半導体デバイスの終端部をシュリンクして耐圧試験を行う際、終端部での放電を抑制する方法として種々の方法が考案されている(例えば、特許文献1参照)。特許文献1では、チップ状態の半導体デバイスの終端部に絶縁物を押し付けることによって、終端部での放電を抑制している。
特許第5414739号公報
特許文献1の技術では、ウエハをダイシングしてチップ状態の半導体デバイスにした後に耐圧試験を行う必要がある。この場合、ダイシング後の個々の半導体デバイスに対して耐圧試験を行うため、複数の半導体デバイスに対して同時に耐圧試験を行おうとすると装置が複雑かつ大型化するという問題がある。一方、ウエハ状態で半導体デバイスの耐圧試験を行うことができれば、複数の半導体デバイスに対して同時に耐圧試験を行うことが容易となる。
本開示は、このような問題を解決するためになされたものであり、ウエハ状態で半導体デバイスの耐圧試験を行うことが可能な半導体テスト装置および半導体テスト方法を提供することを目的とする。
上記の課題を解決するために、本開示による半導体テスト装置は、複数の被検体を含むウエハを載置するステージと、ステージの上方に配置されたプローブカードと、プローブカードのステージに対向する面上に設けられ、ステージに向かって延在しかつ開口部を有する加圧壁と、加圧壁のステージに対向する面である加圧壁下面に設けられたマークと、開口部内に設けられたプローブと、プローブカードの貫通孔に接続され、貫通孔を通って開口部内にエアーを送り込むチューブと、プローブの先端とマークとの第1間隔を検知する検知器と、検知器が検知した第1間隔に基づいて、ウエハと加圧壁下面との第2間隔を制御する制御部とを備え、ウエハにおける各被検体の電気的特性を測定するとき、制御部は第2間隔が予め定められた間隔となるように制御し、開口部内にはチューブからエアーが送り込まれて開口部内が加圧され、予め定められた間隔は、電気的特性を測定する時に開口部内を加圧することが可能な間隔である。

本開示によれば、ウエハ状態で半導体デバイスの耐圧試験を行うことが可能となる。
実施の形態による半導体テスト装置の構成の一例を示す図である。 実施の形態による加圧壁をステージ側から見た図である。 図2のA1-A2断面図である。 実施の形態による加圧壁をステージ側から見た図である。 図4のB1-B2断面図である。 実施の形態による半導体テスト方法の一例を示すフローチャートである。 実施の形態による半導体テスト装置の構成の一例を示す図である。 実施の形態による半導体テスト装置の構成の一例を示す図である。 実施の形態による半導体テスト装置の構成の一例を示す図である。 実施の形態による半導体テスト装置の構成の一例を示す図である。
<半導体テスト装置の構成>
図1は、実施の形態による半導体テスト装置の構成の一例を示す図である。半導体テスト装置は、ウエハ状態で半導体デバイスの耐圧試験を行う装置であり、例えば1200V以上の高耐圧測定時における放電を抑制するために、プローブ周辺を加圧しながら測定する装置である。
図1に示すように、半導体テスト装置は、ステージ1と、プローブカード3と、エアーチューブ6と、検知器8と、制御部9と、可動部10とを備えている。
ステージ1上には、複数の被検体を含むウエハ2を載置することが可能である。ステージ1の上方には、プローブカード3が配置されている。プローブカード3のステージ1に対向する面上には、ステージ1に向かって延在しかつ開口部を有する加圧壁4が設けられている。
図2は、加圧壁4をステージ1側から見た図である。図3は、図2のA1-A2断面図である。加圧壁4は、平面視においてチップ12(被検体)を内包する開口部を有している。チップ12は、半導体デバイスである。
なお、図1では、説明容易のために加圧壁4の一部の図示を省略しているが、実際には加圧壁4は図2に示すような開口部を有している。後述の図7~10についても同様である。また、図2では、説明容易のために1つのチップ12を示しているが、実際には複数のチップ12がウエハ2に形成されている。さらに、平面視における加圧壁4の形状は、図2に示す形状に限らず、開口部を有する環状であればよい。
加圧壁4の下面(加圧壁4のステージ1と対向する面)には、4つのマーク11が設けられている。マーク11は、後述の検知器8が加圧壁4の下面の高さを計測する際に用いられるため、マーク11の先端は加圧壁4の下面と面一となっている。具体的には、マーク11は、加圧壁4の下面に溝を設け、当該溝の中心に金属製の針を埋め込むことによって形成される。
なお、マーク11の数、およびマーク11が設けられる位置は、図2に示す数および位置に限るものではない。また、マーク11の形状は、図2に示す形状に限るものではなく、先端が加圧壁4の下面と面一となっていればよい。
図4は、加圧壁4をステージ1側から見た図である。図5は、図4のB1-B2断面図である。エアーチューブ6は、継手13を介してプローブカード3の貫通孔に接続されている。図示しない電空レギュレータで調圧されたエアー7は、エアーチューブ6、継手13、およびプローブカード3の貫通孔を通って加圧壁4の開口部に送り込まれる。
図1の説明に戻り、プローブカード3には、導電性のプローブ5が設けられている。プローブ5の先端(測定時に被検体と接触する部分)は、加圧壁4の開口部内に存在している。
検知器8は、プローブ5の先端と、加圧壁4の下面に設けられたマーク11とのクリアランスd(第1間隔)を検知する。検知器8は、例えばカメラである。制御部9は、検知器8から受け取った検知結果に基づいて、可動部10の動きを制御する。具体的には、制御部9は、検知器8が検知した第1間隔に基づいて、ウエハ2と加圧壁4の下面との第2間隔を制御する。
可動部10は、ステージ1をプローブカード3に近づくまたは離れる方向に可動する。なお、可動部10は、ステージ1ではなくプローブカード3を可動してもよく、ステージ1およびプローブカード3の両方を同時に可動してもよい。
<半導体テスト方法>
図6は、半導体テスト装置による半導体テスト方法の一例を示すフローチャートである。
ステップS1において、ウエハ2をステージ1上に搬送する。これにより、ステージ1上にウエハ2が載置される。
ステップS2において、検知器8は、ウエハ2の表面から加圧壁4の下面に設けられたマーク11の先端までの高さ(ウエハ2の表面から加圧壁4の下面までの高さ)を計測する。図2に示すようにマーク11が4つある場合、各マーク11の高さにはばらつきがある。この場合、検知器8は、各マーク11の高さの平均値をマーク11の高さとして計測する。検知器8には予め各マーク11の位置座標が記憶されており、当該位置座標に基づいて各マーク11の高さを計測することができる。
ステップS3において、検知器8は、ウエハ2の表面からプローブ5の先端までの高さを計測する。検知器8は、複数のプローブ5の先端の高さの平均値をプローブ5の先端の高さとして計測してもよく、代表する1つのプローブ5の先端の高さを計測してもよい。
ステップS4において、検知器8は、ステップS2で検知器8が計測した加圧壁4の下面の高さと、ステップS3で検知器8が計測したプローブ5の先端の高さとに基づいて、加圧壁4の下面とプローブ5の先端とのクリアランス(第1間隔)を算出する。そして、制御部9は、第1間隔に基づいて、ウエハ2と加圧壁4の下面とのクリアランス(第2間隔)を算出する。
例えば、加圧壁4の下面とプローブ5の先端とのクリアランス(第1間隔)が200μmであり、プローブ5の先端がウエハ2に接触後のオーバードライブ量を100μmとすると、測定時におけるウエハ2と加圧壁4の下面とのクリアランス(第2間隔)は100μmである。本実施の形態では、加圧壁4の下面とプローブ5の先端とのクリアランス(第1間隔)は150μm~210μmで設計されており、測定時におけるウエハ2と加圧壁4の下面とのクリアランス(第2間隔)は50μm~130μmである。
ウエハ2と加圧壁4の下面とのクリアランス(第2間隔)を設ける理由は、加圧壁4の下面がウエハ2に接触してウエハ2の表面に傷が付かないようにするためである。しかし、ウエハ2と加圧壁4の下面とのクリアランス(第2間隔)が大きくなると、エアーチューブ6から加圧壁4の開口部に送り込まれたエアー7の多くが加圧壁4の外に抜け出てしまい、開口部内を十分に加圧することができなくなる。従って、測定時におけるウエハ2と加圧壁4の下面とのクリアランス(第2間隔)は50μm~130μmが適当である。
ステップS4で測定時におけるウエハ2と加圧壁4の下面とのクリアランス(第2間隔)が50μm以上になることを確認した後、ステップS5において、可動部10は、プローブカード3の直下にステージ1が位置するように、ステージ1を可動する。
ステップS6において、電空レギュレータで調圧されたエアー7が加圧壁4の開口部内に送り込まれる。電空レギュレータで調圧されるエアー7の圧力は、200kPa~500kPa程度である。このような圧力は、パッシェンの法則に基づき、1200V~6.5kVの放電を抑制するために必要な圧力である。なお、電空レギュレータは、半導体テスト装置と電気的に接続されており、半導体テスト装置で設定した圧力となるようにエアー7の圧力を調整する。
図5に示すように、エアーチューブ6から加圧壁4の開口部までの間にエアー7が通る断面積のうち、継手13のエアーが通る断面積が最も小さい。加圧壁4の開口部内の圧力を高めるためには、加圧壁4の開口部内に送り込まれてくるエアー7の量を、加圧壁4の外に抜け出るエアーの量よりも多くする必要がある。そのためには、加圧壁4の外にエアーが抜け出る際の断面積(出口面積)を、継手13のエアー7が通る断面積(入口面積)よりも小さくする。出口面積は、加圧壁4の内周(開口部の内周)と、加圧壁4の下面からプローブの先端までの長さとの積で求めることができる。このように、ステップS5の後におけるプローブカード3とステージ1との位置関係は、出口面積が入口面積よりも小さくなるような位置関係である。
加圧壁4の開口部内の圧力を調圧する方法は、電空レギュレータ内で圧力をモニターすることによって、電空レギュレータの出力側のエアー7の圧力が設定圧力となるように調整することが可能である。しかし、実際には、電空レギュレータとプローブカード3とを接続しているエアーチューブ6内で圧損が生じるため、プローブカード3近傍におけるエアー7の圧力は設定圧力よりも低くなる。従って、加圧壁4の開口部内の圧力も設定圧力よりも低くなる。
加圧壁4の開口部内の圧力を設定圧力により近くする方法として、例えば図7~9に示す方法がある。図7に示す半導体テスト装置は、プローブカード3の近傍でエアーチューブ6からエアーチューブ14を分岐し、分岐したエアーチューブ14に検圧器15を接続している。検圧器15で測定したエアー7の圧力を電空レギュレータにフィードバックすることによって、加圧壁4の開口部内の圧力が設定圧力に近づくように、電空レギュレータから出力されるエアー7の圧力を調圧することができる。
図8に示す半導体テスト装置は、エアーチューブ16(追加チューブ)の一端を加圧壁4の開口部に接続し、エアーチューブ16の他端を検圧器17に接続している。検圧器17で測定した開口部内のエアー7の圧力を電空レギュレータにフィードバックすることによって、開口部内の圧力が設定圧力に近づくように、電空レギュレータから出力されるエアー7の圧力を調圧することができる。これにより、よりチップ12に近い位置の圧力を管理することが可能となる。
図9に示す半導体テスト装置は、加圧壁4の開口部内に圧力センサとして圧電素子18を設けている。圧電素子18で測定した開口部内のエアー7の圧力を電空レギュレータにフィードバックすることによって、開口部内の圧力が設定圧力に近づくように、電空レギュレータから出力されるエアー7の圧力を調圧することができる。これにより、加圧壁4の開口部内の圧力をより高精度に管理することが可能となる。
電空レギュレータが設定圧力に達すると、ステップS7において、ウエハにおける各チップ12(被検体)の耐圧測定を開始する。あるチップ12に対する耐圧測定が終了すると、加圧壁4の開口部内にエアー7を送り込んでいる状態で、次のチップ12の耐圧測定を行うためにステージ1またはプローブカード3を移動させ、次のチップ12の耐圧測定を開始する。
また、高温下で耐圧測定を行う場合は、エアー7によってチップ12およびステージ1の温度が設定温度よりも低くなる可能性がある。この対策として、図10に示すように、ステージ1の温度を測定する温度測定部19と、温度測定部19が測定した温度に基づいてエアー7の温度を制御するエアー温度制御部20とを備えてもよい。この場合、エアー温度制御部20は、ステージ温度または設定温度に調温されたエアー7を加圧壁4の開口部内に送り込むよう制御することができる。これにより、チップ12の表面を所望の温度に維持することが可能となる。
<効果>
以上で説明した半導体テスト装置によれば、ウエハ状態で半導体デバイスの耐圧試験を行うことが可能となる。特に、SiC(炭化珪素)を用いた半導体デバイスは、チップの終端をシュリンクすることが可能であるため、定格電圧以上で放電が発生しやすい。そのような半導体デバイスについても放電を抑制しつつ耐圧試験を行うことが可能となる。
なお、本開示の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略したりすることが可能である。
1 ステージ、2 ウエハ、3 プローブカード、4 加圧壁、5 プローブ、6 エアーチューブ、7 エアー、8 検知器、9 制御部、10 可動部、11 マーク、12 チップ、13 継手、14 エアーチューブ、15 検圧器、16 エアーチューブ、17 検圧器、18 圧力素子、19 温度測定部、20 エアー温度制御部。

Claims (8)

  1. 複数の被検体を含むウエハを載置するステージと、
    前記ステージの上方に配置されたプローブカードと、
    前記プローブカードの前記ステージに対向する面上に設けられ、前記ステージに向かって延在しかつ開口部を有する加圧壁と、
    前記加圧壁の前記ステージに対向する面である加圧壁下面に設けられたマークと、
    前記開口部内に設けられたプローブと、
    前記プローブカードの貫通孔に接続され、前記貫通孔を通って前記開口部内にエアーを送り込むチューブと、
    前記プローブの先端と前記マークとの第1間隔を検知する検知器と、
    前記検知器が検知した前記第1間隔に基づいて、前記ウエハと前記加圧壁下面との第2間隔を制御する制御部と、
    を備え、
    前記ウエハにおける各前記被検体の電気的特性を測定するとき、前記制御部は前記第2間隔が予め定められた間隔となるように制御し、前記開口部内には前記チューブから前記エアーが送り込まれて前記開口部内が加圧され、
    前記予め定められた間隔は、前記電気的特性を測定する時に前記開口部内を加圧することが可能な間隔である、半導体テスト装置。
  2. 前記ステージおよび前記プローブカードのうちの少なくとも一方を、互いに対向する方向に可動する可動部をさらに備える、請求項1に記載の半導体テスト装置。
  3. 前記プローブカードは、前記開口部に繋がる貫通孔を有し、
    前記チューブは、継手を介して前記貫通孔に接続され、
    前記継手の前記エアーが通過する断面積を入口面積とし、前記加圧壁の内周と前記加圧壁下面から前記プローブの先端までの長さとの積を出口面積とした場合、前記出口面積は前記入口面積よりも小さい、請求項1または2に記載の半導体テスト装置。
  4. 一端が前記開口部に接続され、他端が検圧器に接続された追加チューブをさらに備える、請求項1から3のいずれか1項に記載の半導体テスト装置。
  5. 前記開口部内に設けられ、前記開口部内の圧力を測定する圧力センサをさらに備える、請求項1から3のいずれか1項に記載の半導体テスト装置。
  6. 前記ステージの温度を測定する温度測定部と、
    前記温度測定部が測定した温度に基づいて、前記エアーの温度を制御するエアー温度制御部と、
    を備える、請求項1から5のいずれか1項に記載の半導体テスト装置。
  7. 前記予め定められた間隔は50μm~130μmである、請求項1から6のいずれか1項に記載の半導体テスト装置。
  8. 請求項1から7のいずれか1項に記載の半導体テスト装置によって前記ウエハにおける各前記被検体の電気的特性を測定する半導体テスト方法であって、
    (a)前記ステージに前記ウエハを載置する工程と、
    (b)前記検知器が検知した前記第1間隔に基づいて、前記電気的特性を測定する時における前記ウエハと前記加圧壁下面との第2間隔を算出する工程と、
    (c)前記工程(b)で算出した前記第2間隔に基づいて、前記ステージと前記プローブカードとを近接させる工程と、
    (d)前記チューブから前記開口部内に前記エアーを送り込み、前記開口部内を加圧する工程と、
    (e)前記ウエハにおける各前記被検体の電気的特性を測定する工程と、
    を備える、半導体テスト方法。
JP2020179378A 2020-10-27 2020-10-27 半導体テスト装置および半導体テスト方法 Active JP7422642B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2020179378A JP7422642B2 (ja) 2020-10-27 2020-10-27 半導体テスト装置および半導体テスト方法
US17/386,032 US11624767B2 (en) 2020-10-27 2021-07-27 Semiconductor test apparatus and semiconductor test method
DE102021124070.0A DE102021124070A1 (de) 2020-10-27 2021-09-17 Halbleitertestvorrichtung und Halbleitertestverfahren
CN202111232242.XA CN114509646A (zh) 2020-10-27 2021-10-22 半导体测试装置及半导体测试方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020179378A JP7422642B2 (ja) 2020-10-27 2020-10-27 半導体テスト装置および半導体テスト方法

Publications (2)

Publication Number Publication Date
JP2022070357A JP2022070357A (ja) 2022-05-13
JP7422642B2 true JP7422642B2 (ja) 2024-01-26

Family

ID=81077122

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020179378A Active JP7422642B2 (ja) 2020-10-27 2020-10-27 半導体テスト装置および半導体テスト方法

Country Status (4)

Country Link
US (1) US11624767B2 (ja)
JP (1) JP7422642B2 (ja)
CN (1) CN114509646A (ja)
DE (1) DE102021124070A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006153620A (ja) 2004-11-29 2006-06-15 Oki Electric Ind Co Ltd プローブカードおよびそれを用いた半導体素子の検査方法、並びにその検査方法により検査した半導体装置
US20070247177A1 (en) 2006-04-19 2007-10-25 Friedrich Ruckenbauer Test Apparatus For Semiconductor Elements On A Semiconductor Wafer, And A Test Method Using The Test Apparatus
JP2011252792A (ja) 2010-06-02 2011-12-15 Fuji Electric Co Ltd 試験装置および試験方法
JP2015035577A (ja) 2013-07-11 2015-02-19 東京エレクトロン株式会社 プローブ装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5414739B2 (ja) 1973-05-22 1979-06-09
JP2008192861A (ja) * 2007-02-06 2008-08-21 Matsushita Electric Ind Co Ltd 半導体検査装置および半導体検査方法
JP5414739B2 (ja) 2011-05-25 2014-02-12 三菱電機株式会社 半導体テスト治具
JP6504971B2 (ja) 2015-08-20 2019-04-24 三菱電機株式会社 半導体チップテスト装置および半導体チップテスト方法
US10732218B2 (en) * 2015-08-26 2020-08-04 Texas Instruments Incorporated Seal monitor for probe or test chamber
JP6905179B2 (ja) 2017-03-23 2021-07-21 株式会社東京精密 プローバ

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006153620A (ja) 2004-11-29 2006-06-15 Oki Electric Ind Co Ltd プローブカードおよびそれを用いた半導体素子の検査方法、並びにその検査方法により検査した半導体装置
US20070247177A1 (en) 2006-04-19 2007-10-25 Friedrich Ruckenbauer Test Apparatus For Semiconductor Elements On A Semiconductor Wafer, And A Test Method Using The Test Apparatus
JP2011252792A (ja) 2010-06-02 2011-12-15 Fuji Electric Co Ltd 試験装置および試験方法
JP2015035577A (ja) 2013-07-11 2015-02-19 東京エレクトロン株式会社 プローブ装置

Also Published As

Publication number Publication date
JP2022070357A (ja) 2022-05-13
US11624767B2 (en) 2023-04-11
DE102021124070A1 (de) 2022-04-28
CN114509646A (zh) 2022-05-17
US20220128616A1 (en) 2022-04-28

Similar Documents

Publication Publication Date Title
US6552561B2 (en) Apparatus and method for controlling temperature in a device under test using integrated temperature sensitive diode
CN107037346B (zh) 半导体装置的评价装置及评价方法
US20030141883A1 (en) Multiple contact vertical probe solution enabling kelvin connection benefits for conductive bump probing
JP2005055330A (ja) 半導体装置への加圧装置
US20160377486A1 (en) Contact-probe type temperature detector, semiconductor device evaluation apparatus and semiconductor device evaluating method
US7262617B2 (en) Method for testing integrated circuit, and wafer
JP6739326B2 (ja) 評価装置及び評価方法
US6545494B1 (en) Apparatus and method for controlling temperature in a wafer using integrated temperature sensitive diode
JP7422642B2 (ja) 半導体テスト装置および半導体テスト方法
US7365551B2 (en) Excess overdrive detector for probe cards
US11002761B2 (en) Probe card system for testing an integrated circuit
JP6418070B2 (ja) 測定装置、半導体装置の測定方法
US20140069165A1 (en) Inert gas delivery system for electrical inspection apparatus
US10768206B2 (en) Loop-back probe test and verification method
JP2006186130A (ja) 半導体検査装置
US9702906B2 (en) Non-permanent termination structure for microprobe measurements
US20150198496A1 (en) Pressure testing with controlled applied fluid
US9684015B2 (en) Measuring apparatus and measuring method utilizing insulating liquid
US11709182B2 (en) Electrical connecting device and inspection method
JP2006170700A (ja) プローブ校正用治具、校正用治具付きプローブカードおよび半導体ウェハ測定装置
US7705473B2 (en) Methods and apparatus for determining pad height for a wire-bonding operation in an integrated circuit
JP2021111639A (ja) 半導体ウエハ試験装置、半導体ウエハ試験方法および半導体装置の製造方法
JP2022117692A (ja) 半導体試験装置および半導体試験方法
KR100529453B1 (ko) 프로브 카드용 니들과 그 제조 방법
CN105784213A (zh) 一种基于压电材料的数显卡尺的测力装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221102

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230817

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230829

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230927

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231219

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240116

R150 Certificate of patent or registration of utility model

Ref document number: 7422642

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150