KR20130028994A - 반도체 테스트 치구 - Google Patents
반도체 테스트 치구 Download PDFInfo
- Publication number
- KR20130028994A KR20130028994A KR1020120049506A KR20120049506A KR20130028994A KR 20130028994 A KR20130028994 A KR 20130028994A KR 1020120049506 A KR1020120049506 A KR 1020120049506A KR 20120049506 A KR20120049506 A KR 20120049506A KR 20130028994 A KR20130028994 A KR 20130028994A
- Authority
- KR
- South Korea
- Prior art keywords
- insulator
- test
- semiconductor
- probe pin
- jig
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/04—Housings; Supporting members; Arrangements of terminals
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/06777—High voltage probes
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/12—Testing dielectric strength or breakdown voltage ; Testing or monitoring effectiveness or level of insulation, e.g. of a cable or of an apparatus, for example using partial discharge measurements; Electrostatic testing
- G01R31/1227—Testing dielectric strength or breakdown voltage ; Testing or monitoring effectiveness or level of insulation, e.g. of a cable or of an apparatus, for example using partial discharge measurements; Electrostatic testing of components, parts or materials
- G01R31/1263—Testing dielectric strength or breakdown voltage ; Testing or monitoring effectiveness or level of insulation, e.g. of a cable or of an apparatus, for example using partial discharge measurements; Electrostatic testing of components, parts or materials of solid or fluid materials, e.g. insulation films, bulk material; of semiconductors or LV electronic components or parts; of cable, line or wire insulation
- G01R31/129—Testing dielectric strength or breakdown voltage ; Testing or monitoring effectiveness or level of insulation, e.g. of a cable or of an apparatus, for example using partial discharge measurements; Electrostatic testing of components, parts or materials of solid or fluid materials, e.g. insulation films, bulk material; of semiconductors or LV electronic components or parts; of cable, line or wire insulation of components or parts made of semiconducting materials; of LV components or parts
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
- G01R31/2879—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to electrical aspects, e.g. to voltage or current supply or stimuli or to electrical loads
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
- G01R31/2887—Features relating to contacting the IC under test, e.g. probe heads; chucks involving moving the probe head or the IC under test; docking stations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Measuring Leads Or Probes (AREA)
Abstract
본 발명은, 테스트시에 반도체의 종단부에서의 방전을 방지하는 것이 가능한 반도체 테스트 치구를 제공하는 것을 목적으로 한다. 본 발명에 따른 반도체 테스트 치구는, 프로브 핀(3)과, 프로브 핀(3)을 평면에서 볼 때 둘러싸도록 설치된 절연물(2)이 배치된 토대(1)와, 토대(1)의 프로브 핀(3) 및 절연물(2)이 베치된 측의 면에 대향해서 배치되고, 토대(1)측의 면 위에 피검체(4)를 재치하는 것이 가능한 스테이지(6)를 구비하고, 스테이지(6)에 피검체(4)를 재치해서 토대(1)와 스테이지(6)가 접근하는 방향으로 이동할 때, 프로브 핀(3)이 피검체(4)에 형성된 전극과 접촉하는 동시에, 절연물(2)이 피검체(4)에 접촉하는 것을 특징으로 한다.
Description
본 발명은, 반도체 테스트 치구에 관한 것으로서, 특히, 와이드 갭 반도체의 검사에 바람직하게 사용할 수 있는 반도체 테스트 치구에 관한 것이다.
종래, 고내압의 반도체인 와이드 갭 반도체는, 마운트에 앞서 반도체 칩의 내압시험, 차단시험 등의 고전압 인가시험(이하, 테스트라고도 칭한다)을 실시하고, 불량 칩을 미리 추출·제거하기 위해, 절연성 수지로 이루어진 칩 프레임에 의해 접합 종단부에서의 연면방전(沿面放電)으로부터 보호되도록 구성되어 있는 것이 있다(예를 들면, 특허문헌 1 참조).
와이드 갭 반도체의 종단부는, 웨이퍼 프로세스의 성능, 및 웨이퍼 재료의 성질의 향상에 의해, 슈링크(미세화)가 가능하게 되어 있다. 또한, 종단부를 슈링크함으로써, 반도체 칩의 제조 코스트의 저감에 큰 효과가 얻어지기 때문에, 종단부는 앞으로도 슈링크해 갈 것이 상정된다.
특허문헌 1에서는, 종단부에서의 방전으로부터 반도체 칩을 보호하기 위해, 종단부를 절연성 수지로 이루어진 칩 프레임으로 덮도록 구성되어 있다. 그러나, 상기한 것과 같이 종단부가 슈링크하면, 테스트를 행했을 때에 종단부에서 방전이 생긴다고 하는 문제가 있다.
본 발명은, 이들 문제를 해결하기 위해 이루어진 것으로, 테스트시에 반도체의 종단부에서의 방전을 방지하는 것이 가능한 반도체 테스트 치구를 제공하는 것을 목적으로 한다.
상기 과제를 해결하기 위해, 본 발명에 의한 반도체 테스트 치구는, 프로브 핀과, 프로브 핀을 평면에서 볼 때 둘러싸도록 설치된 절연물이 배치된 치구 토대(base)와, 치구 토대의 프로브 핀 및 절연물이 배치된 측의 면에 대향해서 배치되고, 치구 토대측의 면 위에 피검체를 재치하는 것이 가능한 스테이지를 구비하고, 스테이지에 피검체를 재치해서 치구 토대와 스테이지가 접근하는 방향으로 이동할 때, 프로브 핀이 피검체에 형성된 전극과 접촉하는 동시에, 절연물이 피검체에 접촉하는 것을 특징으로 한다.
본 발명에 따르면, 프로브 핀과, 프로브 핀을 평면에서 볼 때 둘러싸도록 설치된 절연물이 배치된 치구 토대와, 치구 토대의 프로브 핀 및 절연물이 배치된 측의 면에 대향해서 배치되고, 치구 토대측의 면 위에 피검체를 재치하는 것이 가능한 스테이지를 구비하고, 스테이지에 피검체를 재치해서 치구 토대와 스테이지가 접근하는 방향으로 이동할 때, 프로브 핀이 피검체에 형성된 전극과 접촉하는 동시에, 절연물이 피검체에 접촉하는 것을 특징으로 하기 때문에, 테스트시에 반도체의 종단부에서의 방전을 방지하는 것이 가능해진다.
도 1은 본 발명의 실시형태에 따른 반도체 테스트 치구의 구성의 일례를 도시한 도면이다.
도 2는 본 발명의 실시형태에 따른 반도체 테스트 치구의 테스트시의 모양을 도시한 도면이다.
도 3은 본 발명의 실시형태에 따른 반도체 테스트 치구의 구성의 일례를 도시한 도면이다.
도 4는 본 발명의 실시형태에 따른 반도체 테스트 치구의 구성의 일례를 도시한 도면이다.
도 5는 본 발명의 실시형태에 따른 반도체 테스트 치구의 구성의 일례를 도시한 도면이다.
도 6은 본 발명의 실시형태에 따른 절연물의 형상의 일례를 도시한 도면이다.
도 7은 전제기술에 의한 반도체 테스트 치구의 구성의 일례를 도시한 도면이다.
도 8은 전제기술에 의한 반도체 테스트 치구의 테스트시의 모양을 도시한 도면이다.
도 2는 본 발명의 실시형태에 따른 반도체 테스트 치구의 테스트시의 모양을 도시한 도면이다.
도 3은 본 발명의 실시형태에 따른 반도체 테스트 치구의 구성의 일례를 도시한 도면이다.
도 4는 본 발명의 실시형태에 따른 반도체 테스트 치구의 구성의 일례를 도시한 도면이다.
도 5는 본 발명의 실시형태에 따른 반도체 테스트 치구의 구성의 일례를 도시한 도면이다.
도 6은 본 발명의 실시형태에 따른 절연물의 형상의 일례를 도시한 도면이다.
도 7은 전제기술에 의한 반도체 테스트 치구의 구성의 일례를 도시한 도면이다.
도 8은 전제기술에 의한 반도체 테스트 치구의 테스트시의 모양을 도시한 도면이다.
본 발명의 실시형태에 대해, 도면에 근거하여 이하에서 설명한다.
우선, 본 발명의 전제가 되는 기술(전제기술)에 대해 설명한다.
<전제기술>
도 7은, 전제기술에 의한 반도체 테스트 치구의 구성의 일례를 도시한 도면이다. 도 7b 및 도 7c는, 도 7a의 F-F 단면도를 나타내고 있다. 또한, 도 7a는, 도 7b의 스테이지(6)측에서 토대(1)를 보았을 때의 평면도를 나타내고 있다. 도 7에 나타낸 것과 같이, 전제기술에 의한 반도체 테스트 치구는, 토대(1), 프로브 핀(3), 및 스테이지(6)를 구비하고 있다.
도 7b에 나타낸 것과 같이, 토대(1)에는 프로브 핀(3)이 설치되어 있고, 스테이지(6)에는 종단부(5)를 갖는 피검체(4)가 재치되어 있다. 또한, 도 7c에 나타낸 것과 같이, 피검체(4)에 대해 테스트를 행할 때에는, 프로브 핀(3)이 피검체(4)의 표면에 형성된 전극(표면 전극)과 접촉한다.
도 8은, 전제기술에 의한 반도체 테스트 치구의 테스트시의 모양을 도시한 도면이다. 도 8에 나타낸 것과 같이, 피검체(4)의 종단부(5)가 슈링크하면, 피검체(4)의 표면에 형성되는 GND면과 스테이지(6)의 표면에 형성되는 고전위면(가는 해칭으로 나타낸다)의 절연 거리가 가까워져, 종단부(5)에서 방전이 생긴다고 하는 문제가 있다.
본 발명은, 상기한 문제를 해결하기 위해 이루어진 것으로, 이하에서 상세를 설명한다.
<실시형태>
도 1은, 본 발명의 실시형태에 따른 반도체 테스트 치구의 구성의 일례를 도시한 도면이다. 도 1b 및 도 1c는, 도 1a의 A-A 단면도를 나타내고 있다. 또한, 도 1a는, 도 1b의 스테이지(6)측에서 토대(1)를 보았을 때의 평면도를 나타내고 있다.
도 1에 나타낸 것과 같이, 본 실시형태에 따른 반도체 테스트 치구는, 프로브 핀(3)과, 프로브 핀(3)을 평면에서 볼 때에 중공으로 둘러싸도록 설치된 절연물(2)이 배치된 토대(1)(치구 토대)와, 토대(1)의 프로브 핀(3) 및 절연물(2)이 배치된 측의 면에 대향해서 배치되고, 토대(1)측의 면 위에 피검체(4)를 재치하는 것이 가능한 스테이지(6)를 구비하고 있다. 또한, 피검체(4)에는, 종단부(5)가 설치되어 있다.
도 2는, 본 실시형태에 따른 반도체 테스트 치구의 테스트시의 모양을 도시한 도면이다. 도 2에 나타낸 것과 같이, 테스트시에는, 프로브 핀(3)이 피검체(4)의 표면에 형성된 표면 전극과 접촉하는 동시에, 절연물(2)이 피검체(4)의 종단부(5)에 접촉한다. 즉, 스테이지(6)에 피검체(4)를 재치해서 토대(1)와 스테이지(6)가 접근하는 방향으로 이동할 때, 프로브 핀(3)이 피검체(4)에 형성된 표면 전극(전극)과 접촉하는 동시에, 절연물(2)이 피검체(4)에 접촉한다.
이때, 피검체(4)의 표면에 형성되어 프로브 핀(3)과 접촉하는 표면 전극으로서는, 예를 들면, 다이오드의 경우에는 애노드 전극, IGBT(Insulated Gate Bipolar Transistor)의 경우에는 에미터 전극, MOSFET(metal-oxide semiconductor field effect transistor)의 경우에는 소스 전극 등이 있다.
절연물(2)과 피검체(4)가 접촉하면, 피검체(4)의 표면에 형성된 GND면과 스테이지(6)의 표면에 형성된 고전위면이 분리되어, GND면과 고전위면의 절연 거리가 길어지기 때문에, 종단부(5)에서의 방전을 방지할 수 있다. 이와 같이, 본 실시형태에서는 테스트시에만 GND면과 고전위면을 절연물(2)에 의해 절연하고 있다.
이때, 본 실시형태에서는 절연물(2)은 피검체(4)의 종단부(5)에 접촉하고 있지만, 도 2에 나타낸 것과 같이, 고전위면과 GND면을 분리 할 수 있으면, 절연물(2)은 종단부(5)에 한정되지 않고 어떤 개소에서 접촉해도 된다.
도 3은, 본 실시형태에 따른 반도체 테스트 치구의 구성의 다른 일례를 도시한 도면이다. 도 3b 및 도 3c는, 도 3a의 B-B 단면도를 나타내고 있다. 또한, 도 3a는, 도 3b의 스테이지(6)측에서 토대(1)를 보았을 때의 평면도를 나타내고 있다.
도 3에 나타낸 것과 같이, 프로브 핀(3)은, 절연물(2)에 의해 평면에서 볼 때에 속이 꽉 차게(solid) 둘러싸여 있고, 선단 부분이 절연물(2)로부터 노출되어 있다. 그 밖의 구성 및 효과는, 도 1과 같다.
도 4는, 본 실시형태에 따른 반도체 테스트 치구의 구성의 또 다른 일례를 도시한 도면이다. 도 4b 및 도 4c는, 도 4a의 C-C 단면도를 나타내고 있다. 또한, 도 4a는, 도 4b의 스테이지(6)측에서 토대(1)를 보았을 때의 평면도를 나타내고 있다.
도 4에 나타낸 것과 같이, 토대(1)는, 토대(1)와 절연물(2) 사이에 개재하는 탄성부재(7)를 구비하고 있다. 그 밖의 구성 및 효과는, 도 1과 같다.
탄성부재(7)로서는, 예를 들면, 스프링 핀, 스프링 등이 있다. 탄성부재(7)를 구비함으로써, 추가적인 효과로서, 피검체(4)의 두께의 허용범위가 확대되는 동시에, 피검체(4)에 대한 응력을 완화할 수 있다.
도 5는, 본 실시형태에 따른 반도체 테스트 치구의 구성의 또 다른 일례를 도시한 도면이다. 도 5b 및 도 5c는, 도 5a의 D-D 단면도를 나타내고 있다. 또한, 도 5a는, 도 5b의 스테이지(6)측으로부터 토대(1)를 보았을 때의 평면도를 나타내고 있다.
도 5에 나타낸 것과 같이, 프로브 핀(3)은, 절연물(2)에 의해 평면에서 볼 때에 속이 꽉 차게 둘러싸여 있고, 선단부가 절연물(2)로부터 노출되어 있다. 그 밖의 구성 및 효과는, 도 4와 같다.
도 6은, 본 실시형태에 따른 절연물의 형상의 일례를 도시한 도면이다. 도 6의 형상예 1~3은, 절연물(2)의 E-E 단면의 형상을 나타내고 있다.
도 6의 형상예 1~3에 나타낸 것과 같이, 절연물(2)은, 피검체(4)와 대향하는 면의 일부만이 해당 피검체(4)와 접촉하도록 상기 대향면의 형상이 형성되어 있다.
절연물(2)의 표면에 대해, 도 6의 형상예 1~3에 나타낸 것과 같은 가공을 행함으로써, 절연물(2)의 표면이 평탄한 경우와 비교하여, 절연물(2)과 피검체(4)와의 접촉 면적을 작게 할 수 있다. 또한, 접촉 면적을 작게 함으로써, 테스트시에는 절연물(2)과 피검체(4)의 밀착성을 확보하고, 테스트후의 이탈시에는 절연물(2)과 피검체(4)의 밀착성을 저감하고 있다. 이와 같이, 절연물(2)과 피검체(4)가 접촉하는 부분의 대미지를 저감할 수 있다.
또한, 절연물(2)의 표면(즉, 피검체(4)와 대향하는 면)에 테프론(등록상표) 코팅 등의 처리를 실시하는 것에 의해서도, 테스트시에는 절연물(2)과 피검체(4)의 밀착성을 확보하고, 테스트후의 이탈시에는 절연물(2)과 피검체(4)의 밀착성을 저감할 수 있고, 절연물(2)과 피검체(4)가 접촉하는 부분의 대미지를 저감할 수 있다.
이때, 도 1 및 도 3에 있어서, 토대(1)에의 절연물(2)의 설치를 쉽게 하기 위해, 토대(1)의 절연물(2)과의 접촉 부분에, 절연물(2)과 동일한 형상의 홈을 형성해도 된다. 즉, 토대(1)는, 절연물(2)의 배치 위치를 규정하는 홈을 형성해도 된다. 해당 홈을 설치함으로써, 홈이 없는 평면 위에 절연물(2)을 설치하는 경우에 비해 절연물(2)의 설치가 용이해져, 절연물(2)을 토대(1)에 설치할 때의 위치 어긋남을 방지할 수 있다.
또한, 절연물(2)의 형상은, 고전위면과 GND면을 분리할 수 있으면, 어떤 형상이어도 된다. 예를 들면, 4개의 구멍을 갖는 속이 꽉 찬 절연물(2)은(도 3, 도 5), 내압 리크 측정만의 테스트를 상정한 경우의 형상을 나타내고 있어, □ 형상의 중공의 절연물(2)은(도 1, 도 4), 내압 리크 측정 및 대전류 측정의 테스트를 상정한 경우의 형상을 나타내고 있다.
또한, 도 1~도 5에 있어서의 절연물(2)은, 방전 방지를 위해 고절연성의 소재이며, 또한, 테스트시의 피검체(4)에의 대미지 방지를 위해 연한 소재인, 실리콘계 혹은 유기계 소재를 사용하고 있다. 즉, 절연물(2)은, 실리콘계 소재 혹은 유기계 소재를 포함하고 있다.
또한, 본 실시형태에 따른 반도체 테스트 치구는, 웨이퍼 테스트 혹은 칩 테스트용의 치구로서 적용가능하다.
또한, 본 실시형태에 따른 반도체 테스트 치구는, DC 테스트 혹은 AC 테스트용의 치구로서 적용가능하다.
또한, 본 실시형태에 따른 반도체 테스트 치구는, 피검체(4)로서 Si, 혹은 SiC, GaN 등의 와이드 갭 반도체에 유효하다. 특히, 와이드 갭 반도체에 대한 테스트시에는, 피검체(4)인 와이드 갭 반도체에 고전압이 인가되기 때문에 피검체(4)의 종단부(5)에서 방전이 생기기 쉬워지지만, 그러한 경우에 본 발명에 따른 반도체 테스트 치구는 유효하다.
이상의 내용으로부터, 본 실시형태에 따르면, 테스트시에 반도체의 종단부에서의 방전을 방지하는 것이 가능해진다.
1 토대, 2 절연물, 3 프로브 핀, 4 피검체, 5 종단부, 6 스테이지, 7 탄성부재.
Claims (9)
- 프로브 핀(3)과,
상기 프로브 핀(3)을 평면에서 볼 때 둘러싸도록 설치된 절연물(2)이 배치된 치구 토대(1)와,
상기 치구 토대(1)의 상기 프로브 핀(3) 및 상기 절연물(2)이 설치된 측의 면에 대향해서 배치되고, 상기 치구 토대(1)측의 면 위에 피검체(4)를 재치하는 것이 가능한 스테이지(6)를 구비하고,
상기 스테이지(6)에 상기 피검체(4)를 재치해서 상기 치구 토대(1)와 상기 스테이지(6)가 접근하는 방향으로 이동할 때, 상기 프로브 핀(3)이 상기 피검체(4)에 형성된 전극과 접촉하는 동시에, 상기 절연물(2)이 상기 피검체(4)에 접촉하는 것을 특징으로 하는, 반도체 테스트 치구.
- 제 1항에 있어서,
상기 절연물(2)은, 실리콘계 소재 혹은 유기계 소재를 포함하는 것을 특징으로 하는, 반도체 테스트 치구.
- 제 1항 또는 제 2항에 있어서,
상기 치구 토대(1)는, 상기 절연물(2)의 배치 위치를 규정하는 홈을 갖는 것을 특징으로 하는, 반도체 테스트 치구.
- 제 1항에 있어서,
상기 치구 토대(1)는, 해당 치구 토대(1)와 상기 절연물(2) 사이에 개재하는 탄성부재(7)를 더 구비한 것을 특징으로 하는, 반도체 테스트 치구.
- 제 1항 또는 제 2항에 있어서,
상기 반도체 테스트 치구는, 웨이퍼 테스트 혹은 칩 테스트용의 치구인 것을 특징으로 하는, 반도체 테스트 치구.
- 제 1항 또는 제 2항에 있어서,
상기 반도체 테스트 치구는, DC테스트 혹은 AC 테스트용의 치구인 것을 특징으로 하는, 반도체 테스트 치구.
- 제 1항 또는 제 2항에 있어서,
상기 절연물(2)은, 상기 피검체(4)와 대향하는 면의 일부만이 해당 피검체(4)와 접촉하도록 형성되는 것을 특징으로 하는, 반도체 테스트 치구.
- 제 1항 또는 제 2항에 있어서,
상기 절연물(2)은, 상기 피검체(4)와 대향하는 면에 테프론(등록상표) 코팅이 실시되어 있는 것을 특징으로 하는, 반도체 테스트 치구.
- 제 1항 또는 제 2항에 있어서,
상기 피검체(4)는, 와이드 갭 반도체인 것을 특징으로 하는, 반도체 테스트 치구.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011116583A JP5414739B2 (ja) | 2011-05-25 | 2011-05-25 | 半導体テスト治具 |
JPJP-P-2011-116583 | 2011-05-25 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20130028994A true KR20130028994A (ko) | 2013-03-20 |
KR101322745B1 KR101322745B1 (ko) | 2013-10-29 |
Family
ID=47140570
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020120049506A KR101322745B1 (ko) | 2011-05-25 | 2012-05-10 | 반도체 테스트 치구 |
Country Status (5)
Country | Link |
---|---|
US (1) | US8860451B2 (ko) |
JP (1) | JP5414739B2 (ko) |
KR (1) | KR101322745B1 (ko) |
CN (1) | CN102798738B (ko) |
DE (1) | DE102012205786B4 (ko) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5687172B2 (ja) * | 2011-11-01 | 2015-03-18 | 三菱電機株式会社 | 半導体テスト治具およびそれを用いた耐圧測定方法 |
CN104422863B (zh) * | 2013-08-20 | 2017-05-24 | 致茂电子股份有限公司 | 半导体测试装置 |
JP6480099B2 (ja) * | 2013-11-13 | 2019-03-06 | 三菱電機株式会社 | 半導体試験治具、測定装置、試験方法 |
JP6285292B2 (ja) * | 2014-06-23 | 2018-02-28 | 株式会社日本マイクロニクス | プローブカードおよび検査装置 |
JP6265872B2 (ja) * | 2014-09-22 | 2018-01-24 | 三菱電機株式会社 | 半導体試験装置及び半導体試験方法 |
CN105116178A (zh) * | 2015-09-18 | 2015-12-02 | 江苏中科君芯科技有限公司 | 大电流igbt芯片的测试夹具 |
JP6686825B2 (ja) | 2016-09-28 | 2020-04-22 | 三菱電機株式会社 | 評価装置、半導体装置の評価方法 |
JP6562896B2 (ja) * | 2016-12-22 | 2019-08-21 | 三菱電機株式会社 | 半導体装置の評価装置およびそれを用いた半導体装置の評価方法 |
JP6739326B2 (ja) * | 2016-12-27 | 2020-08-12 | 三菱電機株式会社 | 評価装置及び評価方法 |
JP6747374B2 (ja) * | 2017-05-09 | 2020-08-26 | 三菱電機株式会社 | 半導体装置の評価装置、半導体装置の評価方法 |
CN109298305B (zh) * | 2017-07-24 | 2020-12-11 | 株洲中车时代半导体有限公司 | 一种针对压接式igbt模块子模组的测试装置及方法 |
CN110389240B (zh) * | 2018-04-20 | 2020-11-20 | 株洲中车时代半导体有限公司 | 一种电耐久试验用芯片工装 |
CN111487515B (zh) * | 2020-04-21 | 2021-03-16 | 华北电力大学 | 一种压接式功率器件静态特性测量系统 |
JP7422642B2 (ja) | 2020-10-27 | 2024-01-26 | 三菱電機株式会社 | 半導体テスト装置および半導体テスト方法 |
CN114184902B (zh) * | 2021-11-04 | 2022-11-18 | 荣耀终端有限公司 | 绝缘胶测试装置、绝缘胶测试系统及绝缘胶测试方法 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2559242B2 (ja) * | 1987-12-25 | 1996-12-04 | 東京エレクトロン株式会社 | プローブカード |
JPH04165653A (ja) | 1990-10-30 | 1992-06-11 | Fuji Electric Co Ltd | 半導体装置 |
JPH1021070A (ja) * | 1996-07-03 | 1998-01-23 | Sony Corp | システムプログラム自動更新機能を備えたデータストリーマ装置およびシステムプログラム自動更新方法 |
TW368603B (en) | 1996-08-09 | 1999-09-01 | Advantest Corp | Testing apparatus for semiconductor device |
GB9800569D0 (en) | 1998-01-12 | 1998-03-11 | Glaxo Group Ltd | Heterocyclic compounds |
JP3612226B2 (ja) | 1998-12-21 | 2005-01-19 | 株式会社東芝 | 半導体装置及び半導体モジュール |
KR20010010503A (ko) | 1999-07-21 | 2001-02-15 | 이석행 | 웨이퍼 테스트용 박판탐침유니트 |
JP2001051011A (ja) | 1999-08-12 | 2001-02-23 | Toshiba Corp | 高耐圧半導体チップの評価方法、高耐圧電子機器基板およびその製造方法、および高耐圧半導体装置 |
WO2006017078A2 (en) | 2004-07-07 | 2006-02-16 | Cascade Microtech, Inc. | Probe head having a membrane suspended probe |
JP5134864B2 (ja) * | 2007-05-30 | 2013-01-30 | 株式会社日本マイクロニクス | 半導体検査装置 |
JP5420274B2 (ja) | 2009-03-02 | 2014-02-19 | パナソニック株式会社 | 半導体装置及びその製造方法 |
KR101079384B1 (ko) * | 2009-08-10 | 2011-11-02 | 삼성전기주식회사 | 인쇄회로기판의 검사 장치 |
-
2011
- 2011-05-25 JP JP2011116583A patent/JP5414739B2/ja active Active
-
2012
- 2012-02-08 US US13/368,558 patent/US8860451B2/en active Active
- 2012-03-15 CN CN201210068143.7A patent/CN102798738B/zh active Active
- 2012-04-10 DE DE102012205786.2A patent/DE102012205786B4/de active Active
- 2012-05-10 KR KR1020120049506A patent/KR101322745B1/ko active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
DE102012205786B4 (de) | 2022-06-02 |
JP5414739B2 (ja) | 2014-02-12 |
CN102798738B (zh) | 2015-01-07 |
KR101322745B1 (ko) | 2013-10-29 |
CN102798738A (zh) | 2012-11-28 |
DE102012205786A1 (de) | 2012-11-29 |
US8860451B2 (en) | 2014-10-14 |
JP2012247196A (ja) | 2012-12-13 |
US20120299613A1 (en) | 2012-11-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101322745B1 (ko) | 반도체 테스트 치구 | |
KR101389812B1 (ko) | 반도체 테스트 치구 및 그것을 이용한 내압 측정방법 | |
KR100810550B1 (ko) | 피검사체의 전기적 특성을 검사하는 검사 방법 및 검사장치 | |
KR101630612B1 (ko) | 반도체장치의 검사방법 | |
JP2012141267A (ja) | 半導体装置の電気的特性検査装置の電極構造およびそれを備えた半導体装置の電気的特性検査装置 | |
US10892237B2 (en) | Methods of fabricating high voltage semiconductor devices having improved electric field suppression | |
KR20120047763A (ko) | 반도체장치 | |
CN107870294B (zh) | 评价装置、半导体装置的评价方法 | |
JP6747374B2 (ja) | 半導体装置の評価装置、半導体装置の評価方法 | |
JP7304827B2 (ja) | 半導体装置およびクラック検出方法 | |
JP6731862B2 (ja) | 半導体装置の評価装置 | |
US9972705B2 (en) | Method for manufacturing semiconductor device | |
US8686564B2 (en) | Semiconductor device | |
JP2022156307A (ja) | コンタクタおよび半導体検査装置 | |
WO2020105113A1 (ja) | 半導体装置および半導体装置の製造方法 | |
CN117894840A (zh) | 具有正侧的测量电极的基于氮化镓的垂直的半导体构件 | |
JP2015070087A (ja) | 半導体装置および半導体装置の実装方法 | |
JPH05209932A (ja) | 樹脂モールド半導体装置の絶縁耐圧測定方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20160921 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20170920 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20181004 Year of fee payment: 6 |