DE102012205786B4 - Haltevorrichtung für Halbleitertest - Google Patents

Haltevorrichtung für Halbleitertest Download PDF

Info

Publication number
DE102012205786B4
DE102012205786B4 DE102012205786.2A DE102012205786A DE102012205786B4 DE 102012205786 B4 DE102012205786 B4 DE 102012205786B4 DE 102012205786 A DE102012205786 A DE 102012205786A DE 102012205786 B4 DE102012205786 B4 DE 102012205786B4
Authority
DE
Germany
Prior art keywords
test
insulating material
semiconductor
test object
fixture
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102012205786.2A
Other languages
English (en)
Other versions
DE102012205786A1 (de
Inventor
Naoto KAGUCHI
Masaaki Ikegami
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE102012205786A1 publication Critical patent/DE102012205786A1/de
Application granted granted Critical
Publication of DE102012205786B4 publication Critical patent/DE102012205786B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26Testing of individual semiconductor devices
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/04Housings; Supporting members; Arrangements of terminals
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/06777High voltage probes
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2886Features relating to contacting the IC under test, e.g. probe heads; chucks
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/12Testing dielectric strength or breakdown voltage ; Testing or monitoring effectiveness or level of insulation, e.g. of a cable or of an apparatus, for example using partial discharge measurements; Electrostatic testing
    • G01R31/1227Testing dielectric strength or breakdown voltage ; Testing or monitoring effectiveness or level of insulation, e.g. of a cable or of an apparatus, for example using partial discharge measurements; Electrostatic testing of components, parts or materials
    • G01R31/1263Testing dielectric strength or breakdown voltage ; Testing or monitoring effectiveness or level of insulation, e.g. of a cable or of an apparatus, for example using partial discharge measurements; Electrostatic testing of components, parts or materials of solid or fluid materials, e.g. insulation films, bulk material; of semiconductors or LV electronic components or parts; of cable, line or wire insulation
    • G01R31/129Testing dielectric strength or breakdown voltage ; Testing or monitoring effectiveness or level of insulation, e.g. of a cable or of an apparatus, for example using partial discharge measurements; Electrostatic testing of components, parts or materials of solid or fluid materials, e.g. insulation films, bulk material; of semiconductors or LV electronic components or parts; of cable, line or wire insulation of components or parts made of semiconducting materials; of LV components or parts
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2855Environmental, reliability or burn-in testing
    • G01R31/2872Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
    • G01R31/2879Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to electrical aspects, e.g. to voltage or current supply or stimuli or to electrical loads
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2886Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2887Features relating to contacting the IC under test, e.g. probe heads; chucks involving moving the probe head or the IC under test; docking stations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/14Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Measuring Leads Or Probes (AREA)

Abstract

Haltevorrichtung zur Verwendung in einem Halbleitertest, wobei die Haltevorrichtung umfasst:eine Haltevorrichtungsgrundplatte (1), auf der ein Prüffinger (3) und ein Isoliermaterial (2) angeordnet sind, wobei das Isoliermaterial (2) den Prüffinger (3) in der Draufsicht umgibt; undeinen Tisch (6), der so angeordnet ist, dass er einer Oberfläche der Haltevorrichtungsgrundplatte (1), auf der der Prüffinger (3) und das Isoliermaterial (2) angeordnet sind, gegenüberliegt, wobei der Tisch (6) ein Testobjekt (4) auf einer der Haltevorrichtungsgrundplatte (1) gegenüberliegenden Oberfläche des Tischs (6) halten kann, wobei dann,wenn sich die Haltevorrichtungsgrundplatte (1) und der Tisch (6) in Richtung einer gegenseitigen Annäherung bewegen, während das Testobjekt (4) auf dem Tisch (6) angeordnet ist, der Prüffinger (3) mit einer auf dem Testobjekt (4) gebildeten Elektrode in Kontakt gelangt und das Isoliermaterial (2) mit dem Testobjekt (4) in Kontakt gelangt,die Haltevorrichtungsgrundplatte (1) mit einer Aussparung in derselben Form wie das Isoliermaterial (2) versehen ist, die eine Stelle zum Anordnen des Isoliermaterials (2) definiert, unddie Haltevorrichtungsgrundplatte (1) ein elastisches Element (7) enthält, das zwischen der Haltevorrichtungsgrundplatte (1) und dem Isoliermaterial (2) angeordnet ist,wobei das elastische Element (7) ein Federstift oder eine Feder ist.

Description

  • Die Erfindung betrifft das Gebiet der Halbleitertests und insbesondere eine Haltevorrichtung zur Verwendung beim Test eines Halbleiters mit breiter Bandlücke.
  • KR 10 2011 0 015 902 A offenbart eine Relaisbasisplatte zum Prüfen einer Leiterplatte mit einer oder mehreren Prüfnadeln und einer Verdeckungsplatte, die die Prüfnadeln umgibt.
  • WO 2010/100 703 A1 offenbart eine Halbleitervorrichtung, die einen Halbleiterchip mit einem Elektrodenpad und ein Haltesubstrat mit einem Anschlusspad aufweist. Auf dem Halbleiterchip sind ein Schutzfilm und ein Isolierfilm mit einer Öffnung gebildet, durch die das Elektrodenpad freigelegt ist. Auf dem Elektrodenpad ist ein Verbindungsanschluss gebildet, und der Verbindungsauschluss ist mit dem Anschlusspad verbunden und ist von dem Isolierfilm umgeben. Der Isolierfilm ist am Haltesubstrat angeheftet.
  • JP2001051011A beschreibt eine Vorrichtung, mit der Eigenschaften eines Halbleiterchips mit hoher Durchbruchspannung in einem Zustand bewertet werden, in dem ein aus Silikonkautschuk gebildeter elastischer Isolator auf den Abschlussteil des Halbleiterchips gepresst und eine Hochspannung angelegt wird. Dadurch kann ein Funkenpfad von einer Seitenfläche des Chips zu einer Emitterelektrode durch den Silikonkautschuk 8 abgeschnitten werden. Dadurch ist es möglich, die Erzeugung eines Funkens zu unterdrücken, selbst wenn eine hohe Spannung, z. B. von 4000 bis 4500 V, angelegt wird.
  • Hinsichtlich eines Halbleiters mit breiter Bandlücke, d. h eines Halbleiters mit hoher Durchbruchspannung, wird ein Halbleiterchip eines solchen Halbleiters herkömmlich einem Test einer Durchbruchspannung und einem Test durch Anlegen einer hohen Spannung wie etwa einem Abschalttest (im Folgenden ein Test genannt) ausgesetzt, bevor der Halbleiterchip eingebaut wird. Um einen defekten Chip im Voraus zu entnehmen und zu entfernen, kann der Halbleiterchip (wie z. B. aus JP-2000-183282-A (1), im Folgenden Patentliteratur 1 genannt, bekannt ist) mit einem Chiprahmen versehen sein, der aus einem Isolierharz hergestellt ist, um den Halbleiterchip vor der Erzeugung einer Kriechentladung an einem Anschlussabschnitt eines Übergangs zu schützen.
  • Die Verkürzung (Größenverringerung) eines Anschlussabschnitts eines Halbleiters mit breiter Bandlücke wird durch Verbessern der Leistung eines Waferprozesses und durch Erhöhen der Qualität eines Wafermaterials verwirklicht. Die Verkürzung des Anschlussabschnitts trägt stark zur Senkung der Herstellungskosten eines Halbleiterchips bei. Daher besteht die Auffassung, dass die Verkürzung des Anschlussabschnitts in Zukunft weiter fortschreiten wird.
  • Die Patentliteratur 1 offenbart eine Struktur, bei der ein Anschlussabschnitt von einem Chiprahmen bedeckt ist, der aus einem Isolierharz besteht, um den Halbleiterchip davor zu schützen, dass bei dem Anschlussabschnitt eine Entladung erzeugt wird. Allerdings wird bei dem Anschlussabschnitt weiter eine Entladung erzeugt, falls der Anschlussabschnitt wie oben beschrieben verkürzt wird.
  • Der Erfindung liegt daher die Aufgabe zugrunde, eine Haltevorrichtung zur Verwendung in einem Halbleitertest zu schaffen, mit der die Erzeugung einer Entladung bei einem Anschlussabschnitt des Halbleiters während eines Tests verhindert werden kann.
  • Diese Aufgabe wird erfindungsgemäß gelöst durch eine Haltevorrichtung zur Verwendung in einem Halbleitertest nach Anspruch 1. Weiterbildungen der Erfindung sind in den abhängigen Ansprüchen angegeben.
  • Durch eine Haltevorrichtung zur Verwendung in einem Halbleitertest nach Anspruch 1 wird die Erzeugung einer Entladung bei einem Anschlussabschnitt des Halbleiters während des Tests verhindert.
  • Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der Beschreibung von Ausführungsformen anhand der Figuren. Von den Figuren zeigen:
    • 1A-C eine beispielhafte Struktur einer Haltevorrichtung zur Verwendung in einem Halbleitertest in Übereinstimmung mit einer Ausführungsform, die kein Bestandteil der vorliegenden Erfindung ist;
    • 2 die Durchführung eines Tests mit der Haltevorrichtung in Übereinstimmung mit einer Ausführungsform, die kein Bestandteil der vorliegenden Erfindung ist;
    • 3A-C eine beispielhafte Struktur einer Haltevorrichtung zur Verwendung in einem Halbleitertest in Übereinstimmung mit einer Ausführungsform, die kein Bestandteil der vorliegenden Erfindung ist;
    • 4A-C eine beispielhafte Struktur einer Haltevorrichtung zur Verwendung in einem Halbleitertest in Übereinstimmung mit einer Ausführungsform, die Bestandteil der vorliegenden Erfindung ist;
    • 5A-C eine beispielhafte Struktur einer Haltevorrichtung zur Verwendung in einem Halbleitertest in Übereinstimmung mit einer Ausführungsform, die Bestandteil der vorliegenden Erfindung ist;
    • 6 beispielhafte Formen eines Isoliermaterials in Übereinstimmung mit einer Ausführungsform der vorliegenden Erfindung;
    • 7A-C eine beispielhafte Struktur einer Haltevorrichtung zur Verwendung in einem Halbleitertest in Übereinstimmung mit einer Voraussetzungstechnik; und
    • 8 die Durchführung eines Tests mit der Haltevorrichtung zur Verwendung in einem Halbleitertest in Übereinstimmung mit der Voraussetzungstechnik.
  • Im Folgenden werden anhand der Zeichnungen Ausführungsformen beschrieben. Dabei sind die mit Bezug auf 4 bis 6 gezeigten Ausführungsformen Bestandteil der vorliegenden Erfindung. Die mit Bezug auf 1 bis 3 gezeigten Ausführungsformen sind nicht Bestandteil der vorliegenden Erfindung, dienen aber zum besseren Verständnis der vorliegenden Erfindung.
  • Zunächst wird eine Technik (Voraussetzungstechnik) beschrieben, die eine Voraussetzung der Technik der Erfindung ist.
  • Voraussetzungstechnik
  • Die 7A-C zeigen eine beispielhafte Struktur einer Haltevorrichtung zur Verwendung in einem Halbleitertest in Übereinstimmung mit der Voraussetzungstechnik. 7B und 7C sind Schnittansichten längs der Linie F-F aus 7A. 7A ist eine Draufsicht einer Grundplatte 1 von einem Tisch 6 aus 7B aus gesehen. Wie in 7A-7C gezeigt ist, enthält die Haltevorrichtung zur Verwendung in einem Halbleitertest die Grundplatte 1, die Prüffinger 3 und den Tisch 6.
  • Die Grundplatte 1 ist mit den Prüffingern 3 versehen, wobei auf dem Tisch 6 wie in 7B gezeigt ein Testobjekt 4 mit einem Anschlussabschnitt 5 angeordnet wird. Während eines Tests für das Testobjekt 4 stehen die Prüffinger 3 in Kontakt mit einer auf einer Oberfläche des Testobjekts 4 wie in 7C gezeigt gebildeten Elektrode (Oberflächenelektrode).
  • 8 zeigt, wie mit der Haltevorrichtung zur Verwendung in einem Halbleitertest in Übereinstimmung mit der Voraussetzungstechnik ein Test durchgeführt wird. Wie in 8 gezeigt ist, verkürzt die Verkürzung des Anschlussabschnitts 5 des Testobjekts 4 eine Isolationsentfernung zwischen einer auf der Oberfläche des Testobjekts 4 gebildeten GND-Oberfläche und einer auf einer Oberfläche des Tischs 6 gebildeten Oberfläche auf hohem Potential (durch eng schraffierte Linien angegeben), was zu einem Problem der Erzeugung einer Entladung bei dem Anschlussabschnitt 5 führt.
  • Die 1A-C zeigen eine beispielhafte Struktur einer Haltevorrichtung zur Verwendung in einem Halbleitertest in Übereinstimmung mit einer Ausführungsform. 1 B und 1C sind Schnittansichten längs der Linie A-A aus 1A. 1A ist eine Draufsicht einer Grundplatte 1, von einem Tisch 6 aus 1 B aus gesehen.
  • Wie in 1A-C gezeigt ist, enthält die Haltevorrichtung zur Verwendung in einem Halbleitertest in Übereinstimmung mit der vorliegenden Ausführungsform: eine Grundplatte 1 (Haltevorrichtungsgrundplatte), auf der Messfühler 3 und ein Isoliermaterial 2 mit einer Hohlstruktur, das die Messfühler 3 in der Draufsicht umgibt, angeordnet sind; und einen Tisch 6, der einer Oberfläche der Grundplatte 1, auf der die Messfühler 3 und das Isoliermaterial 2 angeordnet sind, gegenüberliegt. Der Tisch 6 kann das Testobjekt 4 auf einer der Grundplatte 1 gegenüberliegenden Oberfläche des Tischs 6 halten. Das Testobjekt 4 ist mit einem Anschlussabschnitt 5 versehen.
  • 2 zeigt die Durchführung eines Tests mit der Haltevorrichtung zur Verwendung in einem Halbleitertest in Übereinstimmung mit der vorliegenden Ausführungsform. Wie in 2 gezeigt ist, stehen während des Tests die Messfühler 3 mit einer auf einer Oberfläche des Testobjekts 4 gebildeten Oberflächenelektrode in Kontakt und steht das Isoliermaterial 2 mit dem Anschlussabschnitt 5 des Testobjekts 4 in Kontakt. Genauer gelangen die Messfühler 3 mit der an dem Testobjekt 4 gebildeten Oberflächenelektrode (Elektrode) in Kontakt und gelangt das Isoliermaterial 2 mit dem Testobjekt 4 in Kontakt, wenn sich die Grundplatte 1 und der Tisch 6 in einer Richtung gegenseitiger Annäherung bewegen, während das Testobjekt 4 auf dem Tisch 6 angeordnet ist.
  • Als ein Beispiel ist die auf der Oberfläche des Testobjekts 4 gebildete Oberflächenelektrode, die mit den Messfühlern 3 in Kontakt gelangen soll, eine Anodenelektrode, wenn das Testobjekt 4 eine Diode ist, eine Emitterelektrode, wenn das Testobjekt 4 ein IGBT (Isolierschicht-Bipolartransistor) ist, und eine Source-Elektrode, wenn das Testobjekt 4 ein MOSFET (Metalloxid-Halbleiter-Feldeffekttransistor) ist.
  • Der Kontakt zwischen dem Isoliermaterial 2 und dem Testobjekt 4 isoliert eine auf der Oberfläche des Testobjekts 4 gebildete GND-Oberfläche und eine auf der Oberfläche des Tischs 6 gebildete Oberfläche auf hohem Potential. Dies verlängert eine Isolationsentfernung zwischen der GND-Oberfläche und der Oberfläche auf hohem Potential, so dass eine Entladung bei dem Anschlussabschnitt 5 verhindert wird. Somit isoliert das Isoliermaterial 2 in der vorliegenden Ausführungsform die GND-Oberfläche und die Oberfläche auf hohem Potential nur während der Durchführung eines Tests voneinander.
  • Das Isoliermaterial 2 der vorliegenden Ausführungsform steht in Kontakt mit dem Anschlussabschnitt 5 des Testobjekts 4. Allerdings kann das Isoliermaterial 2 mit irgendeiner anderen Stelle des Testobjekts 4 als dem Anschlussabschnitt 5 in Kontakt stehen, solange die Isolation zwischen der Oberfläche auf hohem Potential und der GND-Oberfläche wie in 2 sichergestellt ist.
  • Die 3A-C zeigen eine weitere beispielhafte Struktur einer Haltevorrichtung zur Verwendung in einem Halbleitertest in Übereinstimmung mit einer Ausführungsform. 3B und 3C sind Schnittansichten längs der Linie B-B aus 3A. 3A ist eine Draufsicht der Grundplatte 1, von dem Tisch 6 aus 3B aus gesehen.
  • Wie in 3A-C gezeigt ist, sind die Messfühler 3 in der Draufsicht von dem Isoliermaterial 2 mit einer Vollstruktur umgeben, wobei die Endabschnitte der Messfühler 3 von dem Isoliermaterial 2 freiliegen. In anderer Hinsicht weist die Haltevorrichtung aus 3A-C dieselbe Struktur wie die aus 1A-C auf und erzielt dieselbe Wirkung wie diese.
  • Die 4A-C zeigen eine weitere beispielhafte Struktur einer Haltevorrichtung zur Verwendung in einem Halbleitertest in Übereinstimmung mit einer Ausführungsform.
  • 4B und 4C sind Schnittansichten längs der Linie C-C aus 4A. 4A ist eine Draufsicht der Grundplatte 1, von dem Tisch 6 aus 4B aus gesehen.
  • Wie in 4A-C gezeigt ist, enthält die Grundplatte 1 zwischen der Grundplatte 1 und dem Isoliermaterial 2 angeordnete elastische Elemente 7. In anderer Hinsicht weist die Haltevorrichtung aus 4A-C dieselbe Struktur wie die aus 1A-C auf und erzielt dieselbe Wirkung wie diese.
  • Beispiele elastischer Elemente 7 enthalten Federstifte und Federn. Die Bereitstellung der elastischen Elemente 7 erzielt eine zusätzliche Wirkung, da ein zulässiger Dickenbereich des Testobjekts 4 erweitert wird und die mechanische Spannung an dem Testobjekt 4 verringert wird.
  • Die 5A-C zeigen eine weitere beispielhafte Struktur einer Haltevorrichtung zur Verwendung in einem Halbleitertest in Übereinstimmung mit einerAusführungsform. 5B und 5C sind Schnittansichten längs der Linie D-D aus 5A. 5A ist eine Draufsicht der Grundplatte 1, von dem Tisch 6 aus 5B aus gesehen.
  • Wie in 5A-C gezeigt ist, sind die Prüffinger 3 in der Draufsicht von dem Isoliermaterial 2 mit einer Vollstruktur umgeben, wobei die Endabschnitte der Prüffinger 3 von dem Isoliermaterial 2 freiliegen. In anderer Hinsicht weist die Haltevorrichtung aus 5A-C dieselbe Struktur wie die aus 4A-C auf und erzielt dieselbe Wirkung wie diese.
  • 6 zeigt beispielhafte Formen eines Isoliermaterials einer Ausführungsform. Beispielhafte Formen 1, 2 und 3 aus 6 entsprechen Formen des Isoliermaterials 2 längs der Linie E-E.
  • Wie in den beispielhaften Formen 1, 2 und 3 aus 6 gezeigt ist, ist die Form einer Oberfläche des Isoliermaterials 2, die dem Testobjekt 4 gegenüberliegt, derart, dass nur ein Teil der gegenüberliegenden Oberfläche mit dem Testobjekt 4 in Kontakt gelangt.
  • Die Verarbeitung der Oberfläche des Isoliermaterials 2 zum Erzielen der in 6 gezeigten beispielhaften Formen 1 bis 3 ermöglicht es, eine Kontaktfläche zwischen dem Isoliermaterial 2 und dem Testobjekt 4 im Vergleich zu einem Fall, in dem die Oberfläche des Isoliermaterials 2 flach ist, zu verringern. Das Verringern der Kontaktfläche hält den engen Kontakt zwischen dem Isoliermaterial 2 und dem Testobjekt 4 während des Tests aufrecht und entspannt den engen Kontakt dazwischen, wenn der Kontakt des Isoliermaterials 2 und des Testobjekts 4 nach dem Test entfernt wird. Dies verringert eine Beschädigung, die in einem Abschnitt, in dem das Isoliermaterial 2 und das Testobjekt 4 miteinander in Kontakt gelangen, erzeugt werden kann.
  • Ein Prozess wie etwa das Beschichten der Oberfläche mit dem Isoliermaterial 2 (der Oberfläche, die dem Testobjekt 4 gegenüberliegen soll) mit Teflon (eingetragenes Warenzeichen) hält ebenfalls während des Tests einen engen Kontakt zwischen dem Isoliermaterial 2 und dem Testobjekt 4 aufrecht und verringert den engen Kontakt dazwischen, wenn der Kontakt des Isoliermaterials 2 und des Testobjekts 4 nach dem Test entfernt wird. Dies verringert eine Beschädigung, die in einem Abschnitt, in dem das Isoliermaterial 2 und das Testobjekt 4 miteinander in Kontakt stehen, erzeugt werden kann.
  • Um das Anordnen des Isoliermaterials 2 auf der Grundplatte 1 in 1A-C und in 3A-C zu erleichtern, kann in der Grundplatte 1 an einer Stelle, an der sie mit dem Isoliermaterial 2 in Kontakt gelangt, eine Aussparung in derselben Form wie das Isoliermaterial 2 gebildet sein. Genauer kann die Grundplatte 1 mit einer Aussparung versehen sein, die eine Stelle zum Anordnen des Isoliermaterials 2 definiert. Die Bereitstellung dieser Aussparung ermöglicht es, das Anordnen des Isoliermaterials 2 im Vergleich zu einem Fall, in dem das Isoliermaterial 2 auf einer Ebene ohne Aussparung angeordnet wird, zu erleichtern, wodurch verhindert wird, dass eine Verlagerung des Isoliermaterials 2 erzeugt wird, wenn das Isoliermaterial 2 auf der Grundplatte 1 angeordnet wird.
  • Das Isoliermaterial 2 kann eine beliebige Form aufweisen, solange diese die Isolation zwischen der Oberfläche auf hohem Potential und der GND-Oberfläche sicherstellt. Als ein Beispiel ist die massive Form des Isoliermaterials 2 mit vier Löchern (3A-C und 5A-5C) für einen Test vorgesehen, der nur zur Messung des Lecks einer Durchbruchspannung bestimmt ist. Währenddessen dient die hohle Form des massiven Isoliermaterials 2, das im Umriss quadratisch ist (1A-C und 4A-C) für einen Test, der für die Messung des Lecks einer Durchbruchspannung und für die Messung eines hohen Stroms bestimmt ist.
  • Das in 1A-C, 2, 3A-C, 4A-C und 5A-C gezeigte Isoliermaterial 2 besteht aus einem Material auf Silikongrundlage oder aus einem organischen Material mit guten Isoliereigenschaften, um eine Entladung zu verhindern, und ist weich, um eine Beschädigung an dem Testobjekt 4 während eines Tests zu verhindern. Genauer enthält das Isoliermaterial 2 ein Material auf Silikongrundlage oder ein organisches Material.
  • Die Haltevorrichtung zur Verwendung in einem Halbleitertest kann in einem Wafertest oder in einem Chiptest angewendet werden.
  • Die Haltevorrichtung zur Verwendung in einem Halbleitertest kann in einem Gleichstromtest oder in einem Wechselstromtest angewendet werden.
  • Die Haltevorrichtung zur Verwendung in einem Halbleitertest wird wirksam angewendet, wenn das Testobjekt 4 aus Si oder aus einem Halbleiter mit breiter Bandlücke wie etwa SiC und GaN besteht. Insbesondere wird die Haltevorrichtung zur Verwendung in einem Halbleitertest der Erfindung in einem Test für einen Halbleiter mit breiter Bandlücke effektiv verwendet, in dem bei dem Anschlussabschnitt 5 des Testobjekts 4 im Ergebnis des Anlegens einer hohen Spannung an den Halbleiter mit breiter Bandlücke, d. h. an das Testobjekt 4, leicht eine Entladung erzeugt wird.
  • Wie oben beschrieben wurde, kann eine Entladung bei einem Anschlussabschnitt eines Halbleiters während eines Tests verhindert werden.

Claims (7)

  1. Haltevorrichtung zur Verwendung in einem Halbleitertest, wobei die Haltevorrichtung umfasst: eine Haltevorrichtungsgrundplatte (1), auf der ein Prüffinger (3) und ein Isoliermaterial (2) angeordnet sind, wobei das Isoliermaterial (2) den Prüffinger (3) in der Draufsicht umgibt; und einen Tisch (6), der so angeordnet ist, dass er einer Oberfläche der Haltevorrichtungsgrundplatte (1), auf der der Prüffinger (3) und das Isoliermaterial (2) angeordnet sind, gegenüberliegt, wobei der Tisch (6) ein Testobjekt (4) auf einer der Haltevorrichtungsgrundplatte (1) gegenüberliegenden Oberfläche des Tischs (6) halten kann, wobei dann, wenn sich die Haltevorrichtungsgrundplatte (1) und der Tisch (6) in Richtung einer gegenseitigen Annäherung bewegen, während das Testobjekt (4) auf dem Tisch (6) angeordnet ist, der Prüffinger (3) mit einer auf dem Testobjekt (4) gebildeten Elektrode in Kontakt gelangt und das Isoliermaterial (2) mit dem Testobjekt (4) in Kontakt gelangt, die Haltevorrichtungsgrundplatte (1) mit einer Aussparung in derselben Form wie das Isoliermaterial (2) versehen ist, die eine Stelle zum Anordnen des Isoliermaterials (2) definiert, und die Haltevorrichtungsgrundplatte (1) ein elastisches Element (7) enthält, das zwischen der Haltevorrichtungsgrundplatte (1) und dem Isoliermaterial (2) angeordnet ist, wobei das elastische Element (7) ein Federstift oder eine Feder ist.
  2. Haltevorrichtung zur Verwendung in einem Halbleitertest nach Anspruch 1, dadurch gekennzeichnet, dass das Isoliermaterial (2) ein Material auf Silikongrundlage oder ein organisches Material enthält.
  3. Haltevorrichtung zur Verwendung in einem Halbleitertest nach einem vorhergehenden Anspruch, dadurch gekennzeichnet, dass sie zur Verwendung in einem Wafertest oder in einem Chiptest dient.
  4. Haltevorrichtung zur Verwendung in einem Halbleitertest nach einem vorhergehenden Anspruch, dadurch gekennzeichnet, dass sie zur Verwendung in einem Gleichstromtest oder in einem Wechselstromtest dient.
  5. Haltevorrichtung zur Verwendung in einem Halbleitertest nach einem vorhergehenden Anspruch, dadurch gekennzeichnet, dass nur ein Teil einer Oberfläche des Isoliermaterials (2), der dem Testobjekt (4) gegenüberliegt, mit dem Testobjekt (4) in Kontakt gelangt.
  6. Haltevorrichtung zur Verwendung in einem Halbleitertest nach einem vorhergehenden Anspruch, dadurch gekennzeichnet, dass eine Oberfläche des Isoliermaterials (2), die dem Testobjekt (4) gegenüberliegt, mit Teflon (eingetragenes Warenzeichen) beschichtet ist.
  7. Haltevorrichtung zur Verwendung in einem Halbleitertest nach einem vorhergehenden Anspruch, dadurch gekennzeichnet, dass das Testobjekt (4) ein Halbleiter mit breiter Bandlücke ist.
DE102012205786.2A 2011-05-25 2012-04-10 Haltevorrichtung für Halbleitertest Active DE102012205786B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011116583A JP5414739B2 (ja) 2011-05-25 2011-05-25 半導体テスト治具
JP2011-116583 2011-05-25

Publications (2)

Publication Number Publication Date
DE102012205786A1 DE102012205786A1 (de) 2012-11-29
DE102012205786B4 true DE102012205786B4 (de) 2022-06-02

Family

ID=47140570

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102012205786.2A Active DE102012205786B4 (de) 2011-05-25 2012-04-10 Haltevorrichtung für Halbleitertest

Country Status (5)

Country Link
US (1) US8860451B2 (de)
JP (1) JP5414739B2 (de)
KR (1) KR101322745B1 (de)
CN (1) CN102798738B (de)
DE (1) DE102012205786B4 (de)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5687172B2 (ja) * 2011-11-01 2015-03-18 三菱電機株式会社 半導体テスト治具およびそれを用いた耐圧測定方法
CN104422863B (zh) * 2013-08-20 2017-05-24 致茂电子股份有限公司 半导体测试装置
JP6480099B2 (ja) * 2013-11-13 2019-03-06 三菱電機株式会社 半導体試験治具、測定装置、試験方法
JP6285292B2 (ja) * 2014-06-23 2018-02-28 株式会社日本マイクロニクス プローブカードおよび検査装置
JP6265872B2 (ja) * 2014-09-22 2018-01-24 三菱電機株式会社 半導体試験装置及び半導体試験方法
CN105116178A (zh) * 2015-09-18 2015-12-02 江苏中科君芯科技有限公司 大电流igbt芯片的测试夹具
JP6686825B2 (ja) 2016-09-28 2020-04-22 三菱電機株式会社 評価装置、半導体装置の評価方法
JP6562896B2 (ja) * 2016-12-22 2019-08-21 三菱電機株式会社 半導体装置の評価装置およびそれを用いた半導体装置の評価方法
JP6739326B2 (ja) * 2016-12-27 2020-08-12 三菱電機株式会社 評価装置及び評価方法
JP6747374B2 (ja) * 2017-05-09 2020-08-26 三菱電機株式会社 半導体装置の評価装置、半導体装置の評価方法
CN109298305B (zh) * 2017-07-24 2020-12-11 株洲中车时代半导体有限公司 一种针对压接式igbt模块子模组的测试装置及方法
CN110389240B (zh) * 2018-04-20 2020-11-20 株洲中车时代半导体有限公司 一种电耐久试验用芯片工装
CN111487515B (zh) * 2020-04-21 2021-03-16 华北电力大学 一种压接式功率器件静态特性测量系统
JP7422642B2 (ja) 2020-10-27 2024-01-26 三菱電機株式会社 半導体テスト装置および半導体テスト方法
CN114184902B (zh) * 2021-11-04 2022-11-18 荣耀终端有限公司 绝缘胶测试装置、绝缘胶测试系统及绝缘胶测试方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000183282A (ja) 1998-12-21 2000-06-30 Toshiba Corp 半導体装置及び半導体モジュール
JP2001051011A (ja) 1999-08-12 2001-02-23 Toshiba Corp 高耐圧半導体チップの評価方法、高耐圧電子機器基板およびその製造方法、および高耐圧半導体装置
WO2010100703A1 (ja) 2009-03-02 2010-09-10 パナソニック株式会社 半導体装置及びその製造方法
KR20110015902A (ko) 2009-08-10 2011-02-17 삼성전기주식회사 인쇄회로기판의 검사 장치

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2559242B2 (ja) * 1987-12-25 1996-12-04 東京エレクトロン株式会社 プローブカード
JPH04165653A (ja) 1990-10-30 1992-06-11 Fuji Electric Co Ltd 半導体装置
JPH1021070A (ja) * 1996-07-03 1998-01-23 Sony Corp システムプログラム自動更新機能を備えたデータストリーマ装置およびシステムプログラム自動更新方法
TW368603B (en) 1996-08-09 1999-09-01 Advantest Corp Testing apparatus for semiconductor device
GB9800569D0 (en) 1998-01-12 1998-03-11 Glaxo Group Ltd Heterocyclic compounds
KR20010010503A (ko) 1999-07-21 2001-02-15 이석행 웨이퍼 테스트용 박판탐침유니트
WO2006017078A2 (en) 2004-07-07 2006-02-16 Cascade Microtech, Inc. Probe head having a membrane suspended probe
JP5134864B2 (ja) * 2007-05-30 2013-01-30 株式会社日本マイクロニクス 半導体検査装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000183282A (ja) 1998-12-21 2000-06-30 Toshiba Corp 半導体装置及び半導体モジュール
JP2001051011A (ja) 1999-08-12 2001-02-23 Toshiba Corp 高耐圧半導体チップの評価方法、高耐圧電子機器基板およびその製造方法、および高耐圧半導体装置
WO2010100703A1 (ja) 2009-03-02 2010-09-10 パナソニック株式会社 半導体装置及びその製造方法
KR20110015902A (ko) 2009-08-10 2011-02-17 삼성전기주식회사 인쇄회로기판의 검사 장치

Also Published As

Publication number Publication date
KR20130028994A (ko) 2013-03-20
JP5414739B2 (ja) 2014-02-12
CN102798738B (zh) 2015-01-07
KR101322745B1 (ko) 2013-10-29
CN102798738A (zh) 2012-11-28
DE102012205786A1 (de) 2012-11-29
US8860451B2 (en) 2014-10-14
JP2012247196A (ja) 2012-12-13
US20120299613A1 (en) 2012-11-29

Similar Documents

Publication Publication Date Title
DE102012205786B4 (de) Haltevorrichtung für Halbleitertest
DE102012218492B4 (de) Aufspannvorrichtung zur Verwendung im Halbleitertest und Verfahren für das Messen einer Durchschlagspannung unter Verwendung der Aufspannvorrichtung
DE112014004770B4 (de) Hochspannungs-Leistungs-Chipmodul
DE102014200869A1 (de) Integrierter Kondensator und Verfahren zum Herstellen desselben
DE102010008485A1 (de) Leistungshalbleitergerät
DE102004027489A1 (de) Verfahren zum Anordnen von Chips eines ersten Substrats auf einem zweiten Substrat
DE2359152A1 (de) Anordnung von integrierten schaltungen
DE112016005409T5 (de) Leistungs-halbleitereinrichtung
DE112014007221T5 (de) Halbleitervorrichtung, Verfahren zur Herstellung selbiger und Halbleitermodul
DE112016006433T5 (de) Halbleitereinrichtung und verfahren zum herstellen derselben
WO2011069737A4 (de) Schaltungseinrichtung mit einem halbleiter-bauelement
DE112016005219T5 (de) Leistungsmodul
DE102014209932A1 (de) Verfahren zum Testen einer Halbleitervorrichtung
DE102019213514B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE102017120747A1 (de) SMD-Gehäuse mit Oberseitenkühlung
DE10065495C2 (de) Leistungshalbleitermodul
DE102014217266B4 (de) Halbleitervorrichtung
DE102013113770B4 (de) Verfahren zum Überprüfen von Halbleiterchips und Einrichtung zum Überprüfen
DE102019102457B3 (de) Prüfvorrichtung mit sammelschienenmechanismus zum testen einer zu testenden vorrichtung
DE112015002596B4 (de) Halbleitervorrichtung
DE112017004495T5 (de) Leistungshalbleitereinrichtung
DE102014111995B4 (de) Verfahren zum ergreifen, zum bewegen und zum elektrischen testen eines halbleitermoduls
DE102011077778B4 (de) Verfahren zum Messen der Eigenschaften eines Halbleiterelements und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102017103476B4 (de) Gehäuseanordnung in Source-Schaltung
DE102017222198A1 (de) System und verfahren zur untersuchung von halbleitersubstraten

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R084 Declaration of willingness to licence
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final