CN1198817A - 半导体元件测试装置 - Google Patents

Abstract

提供一种半导体元件测试装置,便于在即使IC组件类型变化时免除更换各IC插座的必要性。一容纳有待测试的IC的元件容放托架100具有其敞开的底部。一纤细导线埋置构件110安装于元件容放托架的敞开底部。此导线埋置构件包括一弹性的橡胶板件111和许多埋置在橡胶板件之中的纤细导线112,各纤细导线在电气上彼此绝缘并穿过橡胶板件的厚度,而对置的两端在橡胶板件的对置两表面处外露出来。有待测试的IC置放在导线埋置构件上。一垫板70装于测试头,所述垫板具有在其表面上以电气上绝缘的方式、在至少对置于安放在导线埋置构件顶面上有待测试的IC各终端的各位置上所制成的一些金垫。在IC在测试部分中经受测试期间,导线埋置构件的底面与垫板接触以便通过导线埋置构件的各纤细导线建立IC的各终端与垫板的各相应金垫之间的电气连接。

Description

半导体元件测试装置

本发明涉及一种半导体元件测试装置，用于测试半导体元件是否在正常状态下工作，而更为具体地涉及一种类型的半导体元件测试装置，其中一有待测试的半导体元件，特别是作为半导体元件典型实例的一半导体集成电路，在一测试盘架上被传送到一测试部分，在那里，在依次安放在测试盘架上的同时，就其电气特性经受测试，而一当完成测试，经过测试的半导体集成电路与测试盘架一起被送出测试部分，随后根据测试结果的数据予以分拣。

许多用于测定半导体集成电路(此后将称作IC)电气特性的半导体元件测试装置(一般称作IC测试器)，利用的是一种传给正在测试的IC的、具有某一预定型式的测试信号，此装置具有一半导体元件传送和加工或处理装置(一般称作处理器)与之连成一体，用于把有待测试的IC(经受测试的IC)传送到一测试部分，在此使电气上接触测试头(半导体测试装置的一测定部分，用于施加和接收各种各样的测试信号)的一插座，随后把经过测试的IC送出测试部分并按照测试结果的数据把它们分拣成为合格和不合格元件。此测试装置，具有与之连成一体的上述类型的处理器，在此也各为“半导体元件测试装置”。在以下的阐述中，为便于解释本发明，将采取作为半导体元件的典型的IC，通过实例予以说明。

首先，一项称作“水平传送系统”的先前技术中的处理器将参照图7予以说明。图中所示为处理器10包括一装载部分11，在此，有待测试的各IC15，已经事先由一用户装载在一顾客盘架(用户盘架)13上，被传送和重新装载到一能够承受高/低温的测试盘架14上去；一恒温室20，包括一测试部分21，用于接收和测试从装载部分11传送来的各IC；以及一缸载部分12，在此，经过测试的各IC15，已经在测试盘架14上、测试部分21中经受一次测试之后被依次送出恒温室，从测试盘架14被传送到顾客盘架13以重新装载在它上面(通常，经过测试的各IC往往根据测试结果的数据按类别加以分拣而传送到相应的各顾客盘架上去)。

测试盘架14以流通方式陆续经过恒温室20和缸载部分12推出和推回装载部分11。更为具体地说，装有有待测试的各IC的测试盘架14从装载部分11被传送到恒温室之内的一热处理室(soak chamber)22，安放在盘架14上的各IC15在其中加热或冷却到一预定的恒温。通常，热处理室22设计得可以贮放许多(比如说10)只彼此叠置的测试盘架14，以致一只新近从装载部分11接收到的测试盘架14被贮放在一叠的顶部处，而一叠的最下面一只测试盘架同时被发送到比如恒温室20之中的测试部分21。有待测试的各IC15加热或冷却到一预定的恒温，而测试盘架14在热处理室22之内从一叠的顶部到底部被陆续移动，以致各IC15带有或是一种预定的高温或是一种预定的低温温度应力。

加热或冷却到恒热的各IC与测试盘架14一起随后在保持该温度的同时从热处理室22被传送到测试部分21，在那里，经受测试的各IC，在依然装在测试盘架14上的同时，在电气上接触设置在测试部分21之中及一个或多个IC插座(未画出)以针对其电气特性作出测定。一当完成测试，经过测试的各IC与测试盘架14一起从测试部分21被传送到一退出室23，在那里，各IC15恢复到室温。

象热处理室22那样，退出室23也设计得可以容纳状为一叠的各测试盘架。比如是这样安排的，即各经过测试的IC15随着相关的测试盘架在退出室23之中从一叠的底部到顶部陆续被移动而返回到室温。此后，装在测试盘架14上经过测试的各IC15被传送到缸载部分12，在那里，经过测试的各IC根据测试结果的数据按类别被分拣出来并被传送到相应的各顾客盘架13上面去。在卸载部分12之中腔空的测试盘架14被送回装载部分12，在那里，它又从顾客盘架13处装上有待测试的各IC15以重复各种同样的操作序骤。

在此应当指出，在顾客盘架13与测试盘架14之间传送已经测试的各IC以及传送有待测试的各IC一般是利用一种真空泵依靠吸吮传送装置来实现的，此装置可一次拣起一或多个IC以从事传送。在装载部分11之中，顾客盘架13由相关的传送臂杆30移动到一传送位置，在那里，各有等测试的IC从顾客盘架13被传送到测试盘架14，而在卸载部分12之中，顾客盘架13由相关的传送臂杆30移动到一接收位置以接收来自测试盘架14的各经过测试的IC。

如上所述，有待测试的各IC在一测试盘架14上从装载部分11被送到测试部分21，从那里，它们在已经经受测试之后，装在测试盘架上被传送到卸载部分12。在测试部分21之中，经受测试的各IC，在依然安放在测试盘架上的同时，在电气上接触各IC插座，这些插座被供以一种来自半导体元件测试装置(此后称作IC测试器)的一预定测试型式的信号，从而各IC就其电气特性受到测试。处理器的测试部分21设置在恒温恒室20之内，由于它需要在一预定温度的环境下从事对于经受测试的各IC15的测试。装于测试头的一个或多个IC插座也需要设置在恒温恒室20之内的绝热状态之中。

图8表明测试盘架14结构的一项实例。测试盘架14包括一矩形框架16，具有许多(在图中实例中为三个)在框架的对置纵向侧面框架构件16a与16b之间沿框架纵向伸展的各个等距间隔开来的加劲条17。每一加劲条17具有许多在其两侧上从它突出的等距间隔起来的安装凸耳18，而同样，对置于相邻各加劲条的每一纵向侧面框架构件16a、16b具有从它们那里突出的各类似安装凸耳18。从每一加劲条在其两侧上突出的各安装凸耳18设置得从致在加劲条17一侧上从其突出的每一安装凸耳18位于在加劲条17对置一侧上从其突出的两个相应安装凸耳18之间的中央。同样，从各纵向侧面框架构件16a、16b突出的每一安装凸耳18位于从相应对置加劲条17突出的两个相应安装凸耳18之间的中央。许多元件容放托架24(在本技术领域中称作盘架嵌座)以交错关系被容纳在限定在一对对置加劲条17之间和一个加劲条与两个对置的纵向侧面框架构件16a、16b之中的任何一个构件之间的各贮放空间之中。

每一元件容放托架24容纳在每一贮放空间的一个托架隔间19之中，此隔间由包含两个沿对角对置的角落处的两个安装凸耳18的一矩形地段限定。在图示实例中，由于每一加劲条17在其每侧上具有16个安装凸耳18，所以16个托架隔间19形成在每一贮放空间之内，以致16个元件容放托架24可以安装在每贮放空间之内。在图示的其中具有四个这种贮放空间的实例中，总共64(16×4)个元件容放托架24可以装在一个测试盘架14上。每一元件容放托架24借助于比如各固紧件与固定于两个安装凸耳18。

每一元件容放托架24在其外部轮廓上都具有等同的形状和尺寸，并具有一制成在中心处用于在其中容纳一有待测试的IC的IC凹穴。在此实例中，IC凹穴25具有一大体上正方凹槽的形状。IC凹穴25的形状和尺寸是根据有待测试的特定IC的形状和尺寸来确定的，正是为此原因，制备了具有各种各样形状和尺寸的元件容放托架24并且储备起来，以致每当IC类型改变时有可能把一种类型的元件容放托架24改换成具有一相应形状和尺寸的另一种以适应IC的任何特定形状和尺寸。

元件容放托架24的外部尺寸空得可以松动地配装在限定在托架隔间19的两对置安装凸耳之间的空间之内。元件容放托架24具有各凸缘，从其对置两端伸出并适合于置放在相应的各安装凸耳18上面，这些凸缘具有制成在其侧面边缘附近的各安装孔眼26，用于容放各固紧件28，以及制成在中心处的各孔口27，用于各定位销从中穿过。图9表明若在具有上述结构的测试盘架14之中的各个元件容放托架24。

有待测试的各IC各自装载在测试盘架14之中的一个元件容放托架24上，如图8所示，以便从装载部分11送到恒温室20之中的测试部分21，在那里，它们在依然安放在测试盘架上的同时在电气上接触装在测试头上的各IC插座，就其电气特征经受测试。

图10所示是在采用具有图8所示结构的的测试盘架14时装在测试头上的各IC插座的一项实例。此实例表明排列成一4行(横向行)×8列(纵向行)矩阵的一组IC插座60。虽然在这组中IC插座60的行数等于装在测试盘架之中的元件容放托座24的个数，但IC插座的行数是元件容放托座24列数的一半(1/2)。原因是，在一IC测试器可以一次测试的IC数量是有限的，以致难以一次测试64个那么多的IC。

因此，对于具有图8所示结构的测试盘架18，由于各元件容放托架24排列成一4行×16列的矩阵，所以32(4×8)个IC插座60安装在测试头内，以便能够在如图10所示的测试盘架14之中一次测试每行(横向行)中每隔一列中的所有IC，在图1a中，IC测试器设计成一次可测试32个IC。更为具体地说，经(4×8)个IC插座60是为此排列的，改当测试盘架14已经传送到测试头时，它们被安放得在电气上接触总共32(4×8)个位于每行中第1、第3、第5、第7、第9、第11、第13和第15列之中的IC。

如图11所示，测试的第一次执行是在位于各个元件容放托架24之中每一行的第1、第3、第5、第7、第9、第11、第13和第15列的32个IC15(以斜阴影表明)上面进行的，而测试的第二次执行应在位于通过使测试盘架14移动一个对应于元件容放托架24的横向宽度的距离而在位于每一行的第2、第4、第6、第8、第10、第12、第14和第16列的32个IC15上面实现的。

在IC测试器配备着16(4×4)个IC插座60以致能够一下子测试在测试盘架14之中每一行的每一第4列的16个IC的情况下，测试的第一次执行是在位于每一行的第1、第5、第9和第13列的总共16个IC上面进行的；测试的第二次执行是通过把测试盘架14移动一个对应于元件容放托架24的横向宽度的距离而在安放于每一行的第2、第6、第10和第14列的另一16个IC上面实现的；测试的第三次执行是通过再把测试盘架14移动一个对应于元件容放托架24的横向宽度的距离而在每一行的第3、第7、第11和第15列的又一16个IC上面进行的；而最后，测试的第四次执行是通过另外把测试盘架14移动一个对应于元件容放托架的横向宽度的距离而在每一行的第4、第8、第12和第16的最后16个IC上面完成的，从而可以测试全部64个排列成4行×16列的IC。

应当指出，当测试装放在多引线组件中的各IC时，这些IC组件从一顾客盘架13传送出来并装载到装载部分11之中如图11所示的一个测试盘架14上去，而后传送到测试部分21，在那里，它们在依然安放在测试盘架上的同时经受测试。这些装放在多引线组件中的各IC包括一装放在球形网格排列组件(此后将称作BGA组件)之中的IC，此组件属于这样一种类型，即其中一半导体元件(IC)装在一绝缘基底的上部表面，基底由陶瓷、塑料或类似材料制成，而用作各终端或各电极的一些微小钎焊小球在基底的底面上排列成一二维网格阵列；一装放在表面固定式QFP(四边平面组件)之中的IC，此组件包括一薄薄的四方或矩形组件主体，具有从其四边沿水平方向突出的并彼此平行的各引线柱；以及一装放在表面固定式TSOP(薄少外形组件)之中的IC，此组件包括一薄薄的矩阵组件主体，具有从其对置边沿水平方向突出的并彼此平行的各引线柱。其次，TSOP指的就是SOP(小外形组件)，具有一安装高度小于1.27毫米的组件。还应当理解，QFP和TSOP的各引线柱制成为一海欧翅膀的形状并钎焊于印刷电路的电极。

在测试部分21中，供装在一测试盘架14上的各IC组件的引线柱在电气上接触装在测试头上的各IC插座60，随后通过一装接于测试头的执行型板从IC测试器向各IC插座60提供具有一预定型式的各测试信号，以便对于各IC组件中的各IC从事测试。出自各IC组件中各IC的反应信号通过各IC插座60和执行型板传递到IC测试器主体(主机座)，以便测定各IC的电气特性。

在BGA组件的情况下，在安放在一测试盘架14之中的一元件容放托架24之中的BGA组件底面上许多网格排列的球形终端41在电气上使之接触于测试部分21之中一IC插座60的各相应插座终端，如图12所示。为可确保各球形终端41与各插座终端61之间的电气接触，一用于推压和卡持BGA组件40向下的推压器80安装在测试头上方。推压器80设计成可以从上到下地推压容纳在每一元件容放托架24之中的相关BGA组件40，以便硬性地使各球形终端41在电气上接触对置的、IC插座60的各插座终端61。

装在测试盘架14之中的元件容放托架24保持BGA组件就位，而在测试盘架14从装载部分11经过测试部分21被移动到卸载部分12时组件的各球形终端通过托架的底边向下露出。由于各球形终端41以一网格状阵列设置在基本上BGA组件40底面的整个面积上，所以，元件容放托架24需要通过其底部制有一具有如图13所示相当宽大面积大体上矩阵的插座终端进出开孔243，以便使得所有的球形终端41可以接触IC插座60的各插座终端61。因此，由图13将会理解，元件容放托架24的底壁面积241大为减少而留下各边缘壁部241(主要在对置的纵边上)，用于在其上托持和支承BGA组件40。

由于BGA组件40的底面一般围绕其周边设有任何球形终端41被设置在上面的周边只留下很小的面积，所以，BGA组件40可以通过把余留的微小周边面积置放在元件容放托架24的边缘底壁部分241上而严密地受到挡持。不过，近几年来，已经制作出使各球形终端41设置得扁及底面整个面积的BGA组件。如果这种BGA组件置放在具有上述结构的元件容放托架24上面，则某些球形终端就不会通过插座终端进出开孔243露出在外，导致在依然装载在元件容放托架24上面的同时不能实现IC的测试。

元件容放托架24的底壁面积241因而已经没有什么面积留下来用于托持和支承其上的BGA组件，由于引线柱的数量随着装放在BGA组件之中的IC集成程度的提高而增加。

因而将会理解，适合于对于装在测试盘架14上的IC进行测试的、具有上述结构的IC测试器本来是不能被用于BGA组件的，除非某一或其他装置真的研制出来用于支承元件容放托架24上面的BGA组件。

在QFP组件的情况下，从安放在一测试盘架14之中的一元件容放托架之中的QFP454边上平行伸出的许多引线柱46在电气上接触测试部分21之中的一IC插座65各相应的插座终端66，如图14所示。为了确保各引线柱46与各插座终端66之间的电气接触，测试头在它上方配备一推压器82，用于从上到下地推压从置放在每一元件容放托架50上的QFP45四边平行地伸出的各引线柱46，使之贴靠对置的、IC插座65的各插座终端66。

装在测试盘架14之中的元件容放托架50保持QFP组件就位，而从QFP45四边平行地伸出的各引线柱46通过托架的底面向下外露。由于设置在QFP45之中的各引线柱46数量增加，在图15中可以看出，各引线柱46沿着组件45(在此实例螺矩形的)的四边制作出来，直至相应各边的各对置端部(直至相应各突角附近)。

如从图15所见，4个插座终端进出开缝52沿着QFP45四边制成在元件容放托架50的底壁51上，使得所有的引线柱46可以接触IC插座65的各插座终端66，以致每一开缝的对置两端伸展得非常接近相邻开缝的两端，在相邻各开缝的各端部之间只留下各狭窄的密实接合部分。结果，从图15可以理解，元件容放托架50的中心矩形底壁面积51，用于托持和支承QFP45，通过前述各狭窄结合部分连接于元件容放托架50的周边底壁部分，导致以下一些缺点，即不仅用于托持QFP45的元件容放托架50底壁面积51的机械强度会显著降低，而且元件容放托架50本身的机械强度也会降低。

这里应当指出，测试各高速IC要求施用高频信号，这反过来要求尽可能多地减小IC插座的厚度。IC插座的厚度减小进一步加大了在制成元件容放托架24方面的困难，托架带有用于在其上置放诸如BGA组件这种IC组件的一底壁，还加大了元件容放托架50底壁面积的机械强度减小问题。

如参照图7所曾说明那样，各IC(实际上是装放各IC的各组件)15，在被传送到装载部分11之中的测试盘架14上面去之后接受测试，被传送到恒温室20里面，在那里，它所加热或冷却到某一预定温度，而后送往恒温室20之内的测试部分，在那里，各IC在保持在该预定温度之下并装在测试盘架14的同时承受测试。一当完成测式，装载在测试盘架14上面的各经过测试的IC组件与测试盘架14一起被送出恒温室20。

另一方面，每当有待测试的IC组件类型改变时，诸如各球形终端41这样的各终端或IC组件的各引线柱46与之在电气上连接的IC插座也相应地予以改变。不过，如以下将要说明那样，进行这种变换操作并非易事。

IC测试器的各IC插座68装在测试头90的执行型板上，后者本身设置在恒温室20的底部。各IC插座68固定就位，大致包括插座各终端在内的各IC插座的上部露出在恒温室20之内，以便能够在保持在一预定温度下的同时对于各IC进行测试(见图6)。因此，要改变各IC插座68，首先需要从与温室20撤出各IC插座，随后卸掉固定在型板70上的各IC插座，以便用另一类型的各IC插座来掉换它们。

不过，从恒温室20撤出各IC插座要打开维持在某一预定温度的恒温室底部而允许外部空气流入其中，导致或是降低或是升高室内的温度。因而将会理解，在有待测试的IC组件类型已经改变之后，需要重新把恒温室20之中的温度调定到某一预定的温度，除了首先更换各IC插座和随后把测试头90送回到恒温室以使包括各插座终端在内的新的各IC插座的上部露出到恒温室20的内部。因此，需要大量的时间和麻烦的操作，而后才能恢复新型IC的测试，不必要地导致需要相当长的测试时间。

本发明的一项目的是，提供一种半导体元件测试装置，设计成可以当有待测试的IC组件类型改变时不需更换各IC插座。

本发明的另一项目的是，提供一种半导体元件测试装置，包括一具有装于其上的各元件容放托架的测试盘架，每一元件容放托架能够牢固地夹持一装放在一具有许多终端的组件之中的有待测试的半导体元件并使得可能以高度可靠性来测试装在托架上的半导体元件。

本发明的前述各项目的实现方式是，提供一种半导体元件测试装置，设计成：在一装载部分中，有待测试的各半导体元件各自被传送到装于一测试盘架的各元件容放托架上面，测试盘架然后从装载部分传送到一测试部分，在此，各半导体元件在保留安放在测试盘架上的同时接受对于其电气特性的测试，而一当测试完成，经过测试的各半导体元件与测试盘架一起被传送出测试部分之外，在此装置中，每一容纳有待测试的半导体元件的元件容放托架使其底部敞开，一纤细导线埋置构件安装于元件容放托架的敞开底部，纤细导线埋置构件包括一弹性绝缘板件或板片和许多埋置在缘缘板件之中的纤细导线，各导线在电气上是被此绝缘的并穿过绝缘板件的厚度，而对置的两端外露在绝缘板件的对置两表面处，以及元件容放托架置放在纤细导线埋置构件上面，以致此构件在测试期间一用于半导体元件的插座的作用。

在一项第一优先实施例中，纤细导线埋置构件固定地装配在制成在元件容放托架下部内壁上的一条沟槽之中。

最好是，纤细导线埋置构件的各相邻纤细导线之间的间距选择为0.1毫米或大约0.1毫米。

其次，在此第一实施例中，测试头具有装于其上的一些型板，各垫板适合于在测试部分之中测试各半导体元件期间接触纤细导线埋置构件的底部表面。每一垫板具有在至少对置于置放在纤细导线埋置构件的顶面上经受测试的相应半导体元件各终端的各位置处、以延续此电气绝缘的方式在其表面上制成的各导电衬垫，以便通过纤细埋置构件的纤细导线建立半导体元件各终端与每一垫板各相应导电衬垫之间的电气连接。

有待测试的半导体元件装放在一种球球网格阵列结构的组件之中，此组件具有一些以网格形式排列在其底部上的钎焊小球，各导电衬垫在对置于相应各钎焊小球的各位置处制成在所述垫板的表面上。

最好是，制成在垫板表面上的各导电衬垫是各金垫。另外，垫板具有制成在其中的各种多层布线型式，制成在垫板表面上的各导电衬垫在电气上连接于相应的各布线型式。

在一第二实施例中，有待测试的半导体元件若放在一表面固定式组件之中，此组件具有从其两对置侧面彼此平行地伸出的两终端。各导电衬垫制成在垫板表面上由一预定距离间隔开来的两排上，每排包括许多导电衬垫，每排中各导电衬垫的节距对应于有待测试的半导体元件各终端的节距，以及每一导电衬垫在一垂直于此排纵向的方向上是拉长的。

在第一和第二实施例中，纤细导线埋置构件由固紧装置固定于元件容放托架的底部。

此外，在第一和第二实施例中，纤细导线埋置构件由适当的粘接剂牢固地粘合于元件容放托架的底部。

测试头具有一电路板，装于测试头的垫板的各布线型式适合于与之连接，此电路板是可以按照有待测试的半导体元件类型的变化而予以更换的。

如上所述设计成的元件容放托架能够牢固地夹持芯至一个装放在一具有从其四边伸出的各终端的、矩形或正方表面固定式组件之中的半导体元件，并且使得可能以高度可靠性测试装在其上的半导体元件。

图1是一横截面示意图，表明符合本发明的半导体元件测试装置的一第一实施例的各相关部分；

图2是一横截面示意图，表明示于图1的第一实施例的一修改形式；

图3是一横截面示意图，表明示于图1的第一实施例的另一修改形式；

图4是一横截面示意图，表明符合本发明的半导体元件测试装置的一第二实施例的各相关部分；

图5是装在符合本发明的半导体元件测试装置测试头垫板中的各金垫的一项实施例的平面视图；

图6是一示意侧视图，表明处理器的常温室与符合本发明的半导体元件测试装置之间的位置关系，而常温室以横截面视图表示；

图7是一状为流程图的、一项常用的水平传输类型处理器实例的总体布置的示意图；

图8是一透视图，表明一项常用测试的实例；

图9是一透视图，表明图8的测试盘架具有装在它上面的各个元件容放托架；

图10是一透视图，表明一项常用的IC插座的实例；

图11是一示意图，表明装在图8测试盘架上的各半导体元件利用示于图10的各IC插座予以测试的方式；

图12是一横截面示意图，表明装在元件容放托架上的一BGA组件与一IC插座之间的电气连接；

图13是示于图12的元件容放托架的一顶视平面图；

图14是一横截面示意图，表明装在元件容放托架上的一QFP组件与一IC插座之间的电气连接；以及

图15是示于图14的元件容放托架的一顶视平面图。

现在将详细地说明本发明的各项优先实施例。虽然参照一种用于测试作为半导体元件典型的IC的IC测试器来说明本发明，但显然的是，本发明同时地可用于适合测试IC以外的其他各种类型半导体元件的、各种各样类型的半导体元件测试装置。

图1表明符合本发明的IC测试器的一第一实施例的各相关部分，此测试器当安放和支承在一元件容放托架100的各IC凹穴101之中的IC组件是BGA组件时，是可以应用的。此图是一横截面示意图，表明装在元件容放托架100上的一BGA组件与装在元件容放托架100的底部之中并用作一IC插座的一纤细导线埋置板件110之间的电气连接，以及此纤细导线埋置板件110与装在测试头垫板70之中的各导电垫72之间的电气连接。

由于示于图1的元件容放在托架100使其IC凹穴101的整个底部敞开而形成一矩形孔口102，BGA组件40的各球形终端41全部外露于元件容放托架100的底面，无论BGA组件40处于底部上何处，都可以设置各球形终端41，而且芯至各球形终端41可以设置得遍及BGA组件的底部表面。在元件容放托架100底部中的孔口102由纤细导线埋置板件110予以封闭。

元件容放托架100之中IC凹穴101的壁部使其内表面经受根切以形成一薄壁的、向下突出的、纤细导线埋置板件的卡持下部103。此纤细导线埋置板件的卡持部分103具有一纤细导线埋置板件的夹持沟槽，环绕在纤细导线埋置板件部分103的根部处的其整个由壁表面而制成，从而一当被迫向内向上而通过IC凹穴的孔口102，就导致纤细导线埋置板件110装进纤细导线埋置板件的夹持沟槽并被沟槽牢固地卡持住，因为此时板件已由IC凹穴101内壁的面向下的悬伸表面部分予以阻止再也不能向上移动。纤细导线埋置板件110因而安装在元件容放托架100的底部之中并封闭孔口102。

按照本发明，纤细导线埋置板件110制成为具有常用的IC插座功能。因而，在本发明中，各IC插座设置在用于在其上托持各IC组件的元件容放托架上面，而不是，象在使用上述先前技术中的IC测试器的情况下，设置在IC测试器的测试头上面。

纤细导线埋置板件110包括一电绝缘板件或板片，最好是一弹性的电绝缘板件或板片111，以及许多埋置在此绝缘板件111之中的纤细导电金属丝112，彼此平行而且彼此不相接触地穿过绝缘板件厚度的这些导线以对置的两端外露在绝缘板件的两外侧表面处。这些纤细导线112直径很细并以0.1毫米量级的很近的间距排列起来。

在此实施例中，一弹性的橡胶板件或板片用作绝缘板件111，而由一种诸如铜、银、金、或类似的金属制成的各纤细金属丝用作这些纤细导线。因此，在以下的说明中，绝缘板件111将称作橡胶板件而各纤细金属丝将称作纤细导线。

在纤细导线埋置板件110的结构一如上述的情况下，一当BGA组件40被安放在纤细导线埋置板件110的一个表面(顶面)上，BGA组件40的每一球形终端41就结触纤细导线埋置板件110顶面上的一个微小面积部分。由于每一微小面积部分包含许多纤细的金属丝112，每一球形终端41就在电气上通过各金属丝112伸出到纤细导线埋置板件110的底面，而各球形终端41在电气上是彼此绝缘的。如果对置于BGA组件的每一球形终端，在纤维细导线埋置板件110的底面上的微小面积部分处设置一适当的导电体，则各球形终端41将在电气上连接于设置在纤细导线埋置板件110的底面处的各导电体，而各球形终端在电气上是彼此绝缘的。因而应当理解，纤细导线埋置板件110起到与常用的IC插座同样的作用，即包含在每一微小面积部分中的各纤细金属丝112就象各插座终端一样发挥作用。

图1表明一项实施例，其中一良好导电体制成的衬垫(在此实例中，一金垫72)设置在对置于BGA组件40每一球形终端41的、纤细导线埋置板件110底面上的微小面积部分处，这些金垫72制成在测试头垫板70的表面上。由于垫板70以绝缘方式支承着象各IC插座终端一样发挥作用的各金垫72，许多金垫72在测试头90上排列成一四行(各侧行)×八列(各纵行)的矩阵，就象示于图10的各IC插座60一样，并从图6可以看出。

勿庸置言，若在测试头90上的金垫72数量取决于可以在一IC测试器中一次测试的IC数量。

从图1可以理解，每一垫板70具有形成在其中的多层布线型式(以各粗实线表明)。形成在垫板70表面上的各金垫72在电气上连接于相应的各布线型式，它们本身又通过测试头90连接于IC测试器主体。虽然金垫72制成为小圆和小椭圆形状以符合于BGA组件40的球形终端41的形状，但它当然可以具有任何其他适当的形状。

各元件容放托架100，各自具有一装在其底部上的纤细导线埋置板件110，都装接于一测试盘架14，而后在装载部分11之中，装放有待测试的各IC的各BGA组件40被安放和支承在相应的各元件容放托架100的各IC凹穴101之中。由于IC凹穴101的形状和大小是按照IC组件的形状和大小来确定的，为此前所述，安放在各IC凹穴之中的各BGA组件在其中以各球形终端41面向下的稳定方式被支承住。

测试盘架14被传送到常温室20之内的测试部分21，在此，一当使每一元件容放托架100的纤细导线埋置板件110接触装接于测试头的相应垫板70，则BGA组件40的每一球形终端41在电气上通过纤细导线埋置板件110连接于垫板70的相应金垫72，如图1所示。亦即，每一球形终端41，通过许多埋置在纤细导线埋置板件顶面上微小面积部分之中的各纤细金属丝112来接触纤细导线埋置板件110底面上的微小面积部分，被置于与金垫72的良好电气连接之下。

应当理解，当一定大小的压力施加于纤细导线埋置板件110时，由于橡胶板件111的弹性而易于变形(凹进)以借助于各个细金属丝112来确保上覆的BGA组件各球形终端41与下铺的各金垫72之间的接触，从而提高橡胶板件的使用可靠性。因此，就象使用先前技术的那种情况，一推压器80装在测试点上方，配置的方式是，推压器80可从上到下地推压IC凹穴101之中的相关BGA组件4a以通过各球形终端41压紧纤细导线埋置板件110。

因而应当理解，BGA组件40的各球形终端41在电气上通过纤细导线埋置板件110的各纤细金属丝112连接于垫板70的各金垫72，令人满意且高度可靠，即使各球形终端41设置得遍及BGA组件的底面而自然伴随着集成程度的提高和引线销子数量的增大。这样可便于前后一致和高度可靠地在各BGA组件之中的各IC上进行测试而不需象先前技术之中那样在测试头上设置一些IC插座。

此外，有可能避免降低元件容放托架108的机械强度，因为元件容放托架设计得在装接于托架的纤维导线埋置板件上托持和支承一BGA组件40。另外，实施IC插座功能的纤细导线埋置板件110使之可能设置一IC测试器，能够应用由于IC插座厚度显著减小而造成的一些高频信号。

此外，当有待测试的IC组件类型改变时，元件容放托架100可以在常温室的外面予以替换，因为元件容放托架安装于以一种流通方式移动而经过IC测试器的测试盘架14。这样可避免在常温室20的温度方面出现某种变化并提高操作的简便性，以致在测试可以恢复之前需要只是一短时间的测试中断。

虽然在第一实施例中在元件容放托架100之中IC凹穴101壁部是环绕带有一纤细导线埋置板件夹持沟槽的内表面制成的，以致纤细导线埋置板件110可以通过配装在纤细导线埋置板件夹持沟槽之中而固定于元件容放托架100的底部，但将会理解，基本上由第一实施例所提供的同样一些功能上的优点也可以通过一种改进的结构来取得，在此结构中，纤细导线埋置板件110借助于如图2所示的各固紧件63被固定于元件容放托架100的底面。

按照分别示于图1和2的第一实施例和改进形式的结构，纤细导线埋置板件110可以容易地固定于元件容放托架100的内壁下部表面或底面上的沟槽并从中取出，以致当有待测试的IC组件的类型已经改变时，只需要更换纤细导线埋置板件110，从而表现出进一步提高操作效率的优点。不过，另一方面，由于纤细导线埋置板件110固定于元件容放托架100的内壁下部表面或底面上的沟槽之中的这种结构，需要分别地在图1和2的配置中在垫板70上制成一凹槽或通孔71，用于容放元件容放托架100的下端部分，以及各通孔73，用于穿引各固紧件63。

图3表明图1第一实施例的另一改进形式，其中纤细导线埋置板件110借助于适当粘接剂固定于元件容放托架100的底面。在此情况下当然也是，基本上可以获得由第一实施例所提供的同样一些功能上的优点。

应当指出，在示于图3的改进形式中，不可能只是替换纤细导线埋置板件110，尽管也无必要在垫板70上制成任何凹槽或通孔。

图4表明符合本发明的IC测试器的一第二实施例的各相关部分，此测试器，当安放和支承在一元件容放托架100的各IC凹穴101之中的IC组件是QFP组件时，是可以应用的。此图是一横截面示意图，表明装载在元件容放托架100上的一QFP45与装在元件容放托架100的底部之中并用作一IC插座的一纤细导线埋置板件110之间的电气连接，以及此纤细导线埋置板件110与制成在测试头垫板70上的各金垫72之间的电气连接。

由于元件容放托架的100的结构，除了IC凸穴的形状和尺寸按照QFP的形状和尺寸确定之外，等同于与BGA组件40一起使用的、示于图1的元件容放托架的结构，所以，图4中的各编号对应于图1中二者共同的各另件的各编号，而这些共同的另件，除非必需，就不再讨论了。

同样，关于垫板70，图4中的各编号对应于图1中二者共同的各另件的各编号，而其说明则删略了，因为装于测试头的垫板70等同于与BGA组件40一起使用的、图1中所示垫板，例外的是，制成在垫板70上的各金垫72排到得对应于从QFP45各侧面引出的各接线柱，而且垫板70之中的各多层布线型式(以粗实线表示)按照各金垫72的排列予以制作。勿庸置言，虽然各金垫72制成为矩形形状以适应QFP45接收柱46的端部形状，但它们可以具有任何其他的适当形状。

在此第二实施例中同样，一推压器82，用于向纤细导线埋置板件110施加一定大小的压力，装在测试头的上方，与先前技术中的情况一样，以便确保QFP45各上覆接线柱46的端部借助于各纤细金属丝112与各下铺金垫72之间的接触，借以提高橡胶板件的使用可靠性，配置情况是，推压器82从上向下推压IC凹穴101之中相关QFP45各接线柱46的端部以通过各接线柱46的端部压紧纤细导线埋置板件110。

关于第二实施例也是，显然在关于纤细导线埋置板件110安装于元件容放托架100的方式方面，可以采取类似于示于图1和2中的、各改进形式中的结构。具体地说，纤细导线埋置板件110可以借助于或是各固紧件63或是适当的粘接剂固定于元件容放托架的底面。

当具有装在托架100底部之中的一纤细导线埋置板件110的元件容放托架100装接于一测试盘架14时，安放在IC凹穴101之中的QFP45以稳定的方式支承在其中，而各接线柱46接触纤细导线埋置板件110的表面，由于IC凹穴的形状和尺寸是按照IC组件的形状和尺寸确定出来的。

测试盘架14被传送到常温室20之内的测试部分21，在此，一当使每一元件容放托架100的纤细导线埋置板件100接触装接于测试头的相应垫板70，则QFP45的每一接线柱46在电气上通过纤细导线埋置板件110连接于垫板70的相应金垫72，如图4所示。亦即，每一接线柱46，通过许多埋置在纤细导线埋置板件110顶面上微小面积部分之中的许多纤细金属丝112来接触纤细导线埋置板件110底面上的微小面积部分，被置于与金垫72的良好电气接触之下。在此位置上，推压器82被启动以从上到下地推压各相应接线柱46的端部而通过各接线柱46的端部来压紧纤细导线埋置板件110。

因而应当理解，QFP45的各接线柱46在电气上通过纤细导线埋置板件110的各纤细金属丝112连接于垫板70的各金垫72，令人满意且高度可靠，从而可以前后一致和高度可靠地在各QFP的各IC上进行测试而不需象先前技术之中取样在测试头上设置一些IC插座。

此外，有可能避免降低元件容放托架100的机械强度，因为没有必要制作四条穿过IC凹穴101底部的槽孔。

再有，当有待测试的IC组件类型改变时，元件容放托架100可以在常温室的外面予以替换，因为元件容放托架安装于以一种流通方式移动而经过IC测试器的测试盘架14。这样可避免在常温室20的温度方面出现某种变化并提高操作的简便性，以致在测试可以恢复之前需要只是一短时间的测试中断。

图5表明一种制成在垫板70之中的各金垫72型式，适合用于安放和支承一元件容放托架100上的一个TSOP。此TSOP是一种表面固定式组件，包括一薄薄的矩形组件主体，此主体具有从其对置两侧沿水平方向伸出并彼此平行的各引线柱。虽然此组件的形状是矩形或方形的，但在外径大小和引线柱数量方面还会有许多差异。因此，在垫板70表面上制成沿横向间隔开来的两排矩形微小金垫时，每排金垫的长度(以每排一端到另一端)选择得适应于具有一排引线柱最大长度的TSOP的所有引线柱。其次，每一金垫的纵向长度(在图中看到的在左右方向上的长度)做成尽可能地长。每排中相邻各金垫之间的间距(节距)选择得等于或小于TSOP各引线柱之间的最小节距。

在采用制成在垫板70表面上的一选定的金垫型式72的情况下，当装于元件容放托架100的纤细导线埋置板件110在测试部分21之中贴合于垫板70的表面时，一具有标准外部尺寸的TSOP 120将相对于金垫型式置放得如图5(a)所示，以致各引线柱将在它们的纵向中间部位处接触各个金垫72，几个位于每排金垫对置两端处的金垫除外。对于具有一排引线柱的最大长度的一种TSOP 121，将相对于金垫型式置放得如图5(b)所示，以致各引线柱将它们的纵向中间部位处接触每排金垫中的所有金垫72。其次，对于一种具有一排引线柱的标准长度但较大宽度(宽于标准值)的TSOP 122，将相对于金垫型式置放得如图5(c)所示，以致各引线柱接触与图5(a)情况下相同的一些金垫72，但趋近各个金垫的纵向外侧两端部分。

因而将会理解，由于即使有待测试的TSOP有所改变时也使用同一垫板70的这一优点，可以达到特佳的效率。

为了测试上述装放在各BGA组件之中的各IC，再次可取的是，一些微小的圆形或椭圆金垫72制成得遍及对应于最大尺寸BGA组件的底面面积的垫板70的表面面积，以适应所有尺寸的BGA组件。这样就不需要每当有待测试的TSOP类型改变时替换垫板70。显然，垫板70表面上的各金垫72可以用不是金子的导体制成的各衬垫或用各终端元件来代替。

应当指出，示于图6的测试头90设计得能够通过替换测试头底座92的电路板而改变对于垫板70的电气连接方式。因此，即使有待测试的TSOP类型需要改变对于垫板70的电气连接方式，也只是需要替换位于常温室20以外的测试头电路板，这有助于提高操作效率。

虽然前述各实施例已经结合其中本发明应用于IC测试器的情况而加以说明，但本技术领域中的熟练人员显然了解，具有同样的一些功能上的优点，本发明可用于适合测试其他一些类型的不同于各种IC半导体元件的、各种各样类型的半导体元件测试装置。此外，虽然本发明已经针对于测试在一元件容放托架上托持和传送的BGA组件、QFP和TSOP之中的各种IC而作了说明，但是显然，具有同样的一些功能上的优点，本发明可用于测试装放在其他一些组件和其他一些类型半导体设备之中的各种IC。

一如从前述中所理解的那样，按照本发明，元件容放托架配有制成得具有常用IC插座功能的纤细导线埋置板件110，从而不再需要在测试头上设置先前技术中所需需要的一些IC插座。因而，当有待测试的半导体元件类型改变时，根本不需要更换各IC插座。此外，由于元件容放托架和/或纤细导线埋置板件可以通过简易操作在常温室以外予加更换，所以固有待测试的半导体元件类型改变而偶然出现的测试中断只是很短一段时间，所以可导致测试时间大为减少，以及操作简易性显著提高。

再有，由于一托持在一元件容放托架上的半导体元件放置和支承在纤细导线埋置板件上，芯至IC组件终端的数量增大既不会使元件容放托架失去用于托持半导体元件的那部分，也不会极为降低那部分的机械强度，且不说元件容放托架本身的机械强度了。除此之外，纤细导线埋置板件可以实现IC插座功能的能力意味着，可以设置一种很薄的插座，其本身使得设置一种能够应用各种高频信号的IC测试器成为可能。

其次，本发明提供了以下优点，即确保，不论终端的数量如何，半导体元件的各终端可以可靠地连接于测试头垫板上的各导电衬垫或各终端，因为元件容放托架设计得被支承在纤细导线埋置板件上，以致半导体元件的各终端通过埋置在橡胶板片之中的各纤细导电金属丝而连接于垫板上的各导电衬垫或各终端。

Claims (15)

1.一种半导体元件测试装置，设计成：在一装载部分中，一有待测试的半导体元件被传送到一装于一测试盘架的元件容放托架上面，所述测试盘架然后从所述装载部分传送到一测试部分，在此，半导体元件在保持安放在测试盘架上的同时接受对于其电气特性的测试，而一当测试完成，经过测试的半导体元件与测试盘架一起被传送出测试部分之外，其中：

容纳有待测试的半导体元件的所述元件容放托架底部敞开，一纤细导线埋置构件安装于元件容放托架的敞开底部，所述纤细导线埋置构件包括一由绝缘体制成的板件和许多埋置在绝缘板件之中的纤细导线，所述各纤细导线在电气上彼此绝缘，并穿过绝缘板件的厚度，而对置的两端外露在绝缘板件的相对两表面处，且所述元件容放托架置放在所述纤细导线埋置构件上面，以致所述纤细导线埋置构件在测试期间起到一用于所述半导体元件的插座的作用。

2.按照权利要求1所述的半导体元件测试装置，其中所述纤细导线埋置构件固定地配装在制成在所述元件容放托架下部内壁上的一条沟槽之中。

3.按照权利要求1所述的半导体元件测试装置，其中所述纤细导线埋置构件依靠固紧装置固定于所述元件容放托架的底部。

4.按照权利要求1所述的半导体元件测试装置，其中所述纤细导线埋置构件依靠适当的粘接剂固定地粘合于所述元件容放托架的底部。

5.按照权利要求1所述的半导体元件测试装置，其中所述纤细导线埋置构件各相邻纤细导线之间的间距选择为0.1毫米或大约0.1毫米。

6.按照权利要求1所述的半导体元件测试装置，其中所述纤细导线埋置构件的绝缘板件是一弹性橡胶板件或板片，而所述各纤细导线是一些纤细金属丝。

7.按照权利要求1所述的半导体元件测试装置，其中半导体元件测试装置的测试头具有装于其上的一些垫板，所述各垫板适合于在所述测试部分之中测试半导体元件期间接触所述纤细导线埋置构件的底部表面，每一所述垫板在至少对置于置放在纤细导线埋置构件顶面上的经受测试的相应半导体元件各终端的各位置处具有以彼此电气绝缘的方式在其表面上制成的各导电衬垫，以便通过所述纤细导线埋置构件的纤细导线建立半导体元件所述各终端与所述垫板的各对应导电衬垫之间的电气连接。

8.按照权利要求7所述的半导体元件测试装置，其中所述制成在所述垫板表面上的各导电衬垫是一些金垫。

9.按照权利要求7所述的半导体元件测试装置，其中所述垫板具有制成在其中的各多层布线图，所述制成在垫板表面上的各导电衬垫在电气上连接于相应各布线图。

10.按照权利要求7所述的半导体元件测试装置，其中有待测试的半导体元件装放在一表面固定式组件之中，此组件具有从其两对置侧面彼此平行地伸出的终端，所述各导电衬垫制成在所述垫板表面上由一预定距离间隔开来的两排上，每排包括许多导电衬垫，每排中各导电衬垫的节距对应于所述有待测试的半导体元件各终端的节距，且每一导电衬垫在一垂直于此排纵向的方向上是拉长的。

11.按照权利要求10所述的半导体元件测试装置，其中所述表面固定式组件是TSOP。

12.按照权利要求7所述的半导体元件测试装置，其中所述有待测试的半导体元件装放在一个表面固定式组件之中，此组件具有从其四个侧面彼此平行地伸出的各终端，所述各导电衬垫在对置于正在测试的半导体元件的相应各终端的各位置处制成在所述垫板的表面上。

13.按照权利要求12所述的半导体元件测试装置，其中所述表面固定式组件是QFP。

14.按照权利要求7所述的半导体元件测试装置，其中所述有待测试的半导体元件装放在一球形网格阵列结构的组件之中，此组件具有以网格形式排列在其底部上的各个小焊球，所述各导电衬垫在对置于相应各焊球的各位置处制成在所述垫板的表面上。

15.按照权利要求7所述的半导体元件测试装置，其中测试头具有一电路板，所述装于测试头的垫板的所述各布线图适合于与之连接，所述电路板是可以按照有待测试的半导体元件类型的变化而予以更换的。

Images