CN102782847B - 电阻变化器件以及存储器基元阵列 - Google Patents

电阻变化器件以及存储器基元阵列 Download PDF

Info

Publication number
CN102782847B
CN102782847B CN201180011998.XA CN201180011998A CN102782847B CN 102782847 B CN102782847 B CN 102782847B CN 201180011998 A CN201180011998 A CN 201180011998A CN 102782847 B CN102782847 B CN 102782847B
Authority
CN
China
Prior art keywords
electrode
coating
oxide skin
concentration gradient
filament
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201180011998.XA
Other languages
English (en)
Other versions
CN102782847A (zh
Inventor
藤井章辅
松下大介
三谷祐一郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN102782847A publication Critical patent/CN102782847A/zh
Application granted granted Critical
Publication of CN102782847B publication Critical patent/CN102782847B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • H10N70/24Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B63/00Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B63/00Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B63/00Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • H10N70/24Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H10N70/826Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/841Electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/841Electrodes
    • H10N70/8416Electrodes adapted for supplying ionic species
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C2213/00Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70Resistive array aspects
    • G11C2213/79Array wherein the access device being a transistor

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

根据一个实施例,一种电阻变化器件包括:包含金属的第一电极;第二电极;以及在所述第一和第二电极之间的包含Si和O的非晶氧化物层,该层在从所述第一电极到所述第二电极的方向上具有O的浓度梯度及其第一峰值。

Description

电阻变化器件以及存储器基元阵列
相关申请的交叉引用
本申请基于并要求在2010年3月26日提交的序列号为2010-073697的日本专利申请的优先权;通过引用将其全部内容并入到本文中。
技术领域
本文中描述的实施例一般而言涉及电阻变化器件以及存储器基元(memory cell)阵列。
背景技术
在被夹在上下电极之间并包含镍(Ni)和氧(O)且其中O的浓度从下电极朝向上电极增加的电阻切换金属氧化物层中,电阻切换金属氧化物层中的O在电流从上电极向下电极流动时通过焦耳热扩散,由此局部地形成重掺杂的Ni部分。在该结构中,由于电阻切换金属氧化物中的O的浓度不均匀,因此难以控制电阻变化。
发明内容
概括而言,根据一个实施例,一种电阻变化器件包括:包含金属的第一电极;第二电极;以及在所述第一和第二电极之间的包含Si和O的非晶氧化物层,该层在从所述第一电极到所述第二电极的方向上具有O的浓度梯度及其第一峰值。
一种存储器基元阵列包括:多个第一布线,其包含金属并向第一方向延伸;多个第二布线,其向与所述第一方向相交的第二方向延伸;以及多个存储器基元,其被设置在所述第一和第二布线之间,所述存储器基元中的每一个包括串联连接的电阻变化元件和整流元件,其中,所述电阻变化元件包括包含Si和O的非晶氧化物层,并在与所述第一和第二方向相交的第三方向上具有O的浓度梯度及其第一峰值。
一种电阻变化器件包括:多个第一电极,每一个所述第一电极包含金属且沿第一方向设置;多个第二电极,其沿所述第一方向设置,并在与所述第一方向相交的第二方向上逐一面向各所述第一电极;以及在所述第一电极与所述第二电极之间的包含Si和O的非晶氧化物层,该层在所述第二方向上具有O的浓度梯度及其第一峰值。
附图说明
图1示出了电阻变化元件;
图2A和2B示出了氧化物层的组成;
图3A和3B示出了电阻变化元件的工作原理;
图4A到4D示出了电阻变化元件的多值(multilevel)操作;
图5示出了电阻变化元件;
图6示出了金属元素的离子半径;
图7示出了存储器基元阵列;
图8示出了电阻变化器件;以及
图9和10示出了电阻变化存储器。
具体实施方式
(第一实施例)
图1是示出了根据第一实施例的电阻变化元件10的视图。
在电阻变化元件10中,氧化物层1被夹在两个电极2和3之间。
作为电极2,可以使用选自例如Ag、Ti、Ni、Co、Al、Cr、Cu、W、Hf、Ta和Zr的金属。还以使用上述金属中的任一种的氮化物或碳化物作为电极2。此外,可以使用包含这些金属中的至少一种的合金。
作为电极3,可以使用例如其中重掺杂B的Si。这是因为Si的电阻率可以通过重掺杂B而被设定到0.005Ωcm或更小。电极3不限于例如其中重掺杂B的Si,并且还可以为掺杂其他杂质的Si。杂质的实例为As和P。还可以使用诸如Ti、Ta、W及其氮化物的公知电极材料。
氧化物层1为非晶的并包含O和Si。在氧化物层1中,O的浓度从电极2朝向电极3增加,且存在其中O的浓度梯度具有峰值的至少一个区域。也就是,存在其中O的浓度梯度在氧化物层1的层叠方向上具有峰值的至少一个区域。换言之,氧化物层1包括其中O的浓度低的层和其中氧的浓度高的层,并且在其中O的浓度高的层与其中氧的浓度低的层之间的边界中浓度梯度增大。即使在电极2和3之间施加电压时,O的成分也几乎不变。这是由于氧化物层1是非晶的,因而不具有晶体结构,或者Si通过共价键而强键合到O。氧化物层1的膜厚度为例如1(含1)到300nm。当电阻变化元件10的尺寸缩小时,氧化物层1的膜厚度优选尽可能小。当考虑到这一点时,氧化物层1的膜厚度优选为2(含2)到50(含50)nm。
图2A和2B为用于说明在氧化物层1中包含的O的浓度梯度的视图。横坐标(图面中向右)表示浓度梯度的值,纵坐标(图面中向下)表示从电极2到电极3的距离x。
如图2A所示,当氧化物层1包括例如具有成分SiO0.1的层(第一层4)和具有成分SiO0.5的层(第二层5)时,O的成分在第一层4与第二层5之间的边界中升高0.4。在该状态下,浓度梯度在第一层4与第二层5之间的边界中具有峰值。在该情况下,第一层4和第二层5的膜厚度为例如50nm。
同样,当氧化物层1具有浓度梯度的两个峰值时,存在第三层6,该第三层6的浓度高于第二层5的浓度,如图2B所示。注意,在第三层6中的O的成分为0.8。
接下来,将在下面说明根据该实施例的电阻变化元件10的工作原理。图3A和3B为用于说明根据该实施例的电阻变化元件10的工作原理的视图。将通过采用其中氧化物层1中的O的浓度梯度具有一个峰值的设置作为实例来说明工作原理。通过假设氧化物层1包括第一层4和第二层5来进行说明。
如图3A所示,当施加使电阻变化元件10的电极2相对于电极3变为正的电压时,包含在电极2中的金属改变为离子。在氧化物层1中,金属离子朝向电极3扩散。以该方式形成丝极(filament)7。丝极7具有高导电性,这是因为其是由金属形成。因此,第一层4的电阻减小。丝极7的形成在第一层4与第二层5之间的边界中停止。这是因为第二层5中的O的浓度高于第一层4中的O的浓度,因此金属离子扩散速度在第二层5中降低。注意,通过从电极2到电极3供应弱电流来读取电阻的值。还应注意,如果丝极7仅仅形成到第一层4,则隧穿电流流过第二层5。
如图3B所示,当在该状态下施加使电极2相对于电极3变负的电压时,存在于第一层4中的形成丝极7的金属离子从电极3朝向电极2扩散,因而丝极7消失。结果,第一层4的电阻增大。
如图3A所示,当再次施加使电阻变化元件10的电极2相对于电极3变正的电压时,包含在电极2中的金属变为离子,并且这些金属离子在氧化物层中朝向电极3扩散,由此形成丝极7。也就是,通过施加使电极2相对于电极3变正或变负的电压,可以在氧化物层1中形成丝极7或使丝极7从氧化物层1消灭。
因此,通过将例如其中在氧化物层7中形成丝极7的状态设定为‘1’且将其中没有形成丝极7的状态设定为‘0’,可以提供二值(binary)电阻变化元件10。由此在电阻变化元件10中记录信息。注意,由于丝极7被形成为不延伸到电极3,因此可以减少从电极2到电极3供应的电流的量。
同样,通过将丝极7延伸到电极3,并将其中丝极7形成到电极3的状态设定为‘2’,可以获得三值(多值)元件。“多值”表示其中值(level)的数目为三个或更多的状态。
在上述氧化物层1中,O的浓度从电极2朝向电极3增加,并且存在其中浓度梯度具有峰值的至少一个区域。因此,参考例如图2A和2B说明的电阻变化元件10的第一层4和第二层5中的O的成分比是不同的。相应地,金属离子从电极2扩散的扩散速度在第一层4和第二层5中是不同的。可以通过使用金属离子扩散速度之间的该差异而实现多值电阻变化元件10。
现在将说明将根据该实施例的电阻变化元件10的值的数目增加到三个或更多的方法(即,获得多值元件的方法)。
图4A、4B、4C以及4D为示例图,每个图都示出了当施加使电极2相对于电极3变正的电压时的电流-电压特性,以及电阻变化元件10的对应结构。注意,通过假设氧化物层1包括第一层4、第二层5以及第三层6来进行说明。
由于氧化物层1具有不同的O的成分比,金属离子从电极2朝向电极3扩散的速度在各层间是变化的。
图4A为示出了其中电极2的金属不在氧化物层1中扩散的状态的图。当在该状态下将使电极2相对于电极3变正的电压施加到电阻变化元件10并且达到给定电压(V1)时,电极2的金属改变为离子,且这些金属离子在第一层4中形成丝极7,如图4B所示。在该状态下,电流值突然升高,如图4B的下半部中的实心圆所示。这是因为在第一层4中形成导电丝极7,且这大地减小了电阻变化元件10的电阻值。丝极7的形成在第一层4与第二层5之间的边界中停止。这是因为第二层5中的O的浓度高于第一层4中的O的浓度,因而金属离子扩散速度在第二层5中降低。
然后,施加高于电压V1的电压(V2),以便电极2相对于电极3变正。因此,如图4C所示,在第一层4中形成丝极7的金属离子在第二层5中扩散,从而丝极7延伸。在该状态下,电流值进一步升高(图4C中的下半部的实心圆)。这是因为,导电丝极7的长度进一步增加。丝极7的形成在第二层5与第三层6之间的边界中停止。这是因为在第三层6中的O的浓度高于在第二层5中的O的浓度,因而金属离子扩散速度在第三层6中降低。
随后,施加高于电压V2的电压(V3),以便电极2相对于电极3变正。因此,如图4D所示,在第二电极5中形成丝极7的金属离子在第三层6中扩散,从而丝极7延伸。在该状态下,电流值进一步升高(图4D中的下半部的实心圆)。这是因为,导电丝极7的长度进一步增加。由此,丝极7从电极2形成到电极3。
如上所述,图4A、4B、4C以及4D中示出的状态关于具有特定阈值的电压V1、V2以及V3而逐步改变。这可以实现多值电阻变化元件10。注意,通过例如0.1(含0.1)到15(含15)V的范围限定电压V1、V2以及V3的值。当电阻变化元件10的尺寸减小到例如约50nm的尺寸时,电压V1、V2以及V3的值优选由0.1(含0.1)到6(含6)V的范围限定。
同样地,当在图4B、4C以及4D中示出的状态(即,其中在氧化物层1中形成丝极7的状态)下施加使电极2相对于电极3变负的电压时,由于所施加的电场,形成丝极7的金属离子从电极3朝向电极2扩散,因此丝极7可被消灭。也就是,可以通过施加使电极2相对于电极3变负或变正的电压而在氧化物层1中形成丝极7或从氧化物层1消灭丝极7。同样,通过由例如-0.1(含-0.1)到-15(含-15)V的范围限定使电极2相对于电极3变负的该电压的值。当电阻变化元件10的尺寸减小到例如约50nm的尺寸时,该电压值优选由-0.1(含-0.1)到-6(含-6)V的范围限定。
相应地,可以通过例如将其中在氧化物层1中没有形成丝极7的状态设定为‘0’,将其中丝极7形成直到第一层4的状态设定为‘1’,将其中丝极7形成直到第二层5的状态设定为‘2’,以及将其中丝极7形成直到第三层6的状态设定为‘3’,提供多值电阻变化元件10。
还可以通过控制阈值电压以便氧化物层1中存在多个下述区域而提供具有更大的值数目的电阻变化元件:在所述多个区域的每一个中浓度梯度都具有峰值。
下面将说明获得多值电阻变化元件10所需的在氧化物层1中包含的O的有利的量。为了简化说明,通过假设如图5所示在电极2和电极3之间形成具有不同氧浓度的两个层(第一和第二层)而进行说明。也就是,在氧化物层1中存在一个浓度梯度峰值。
如上所述,根据该实施例的电阻变化元件10的工作原理为通过在电极2和3之间施加电压而使电极2的金属作为离子在氧化物层1中扩散,由此在氧化物层1中形成丝极7。根据由本发明人进行的研究的结果,可以通过100ns或更小的快电压脉冲而形成丝极7。这表明,形成丝极的金属离子并不以相对慢的扩散形式(例如,空位交换型或晶格替位型扩散形式)扩散而是以间隙插入型扩散形式扩散。也就是,形成丝极7的金属离子在带电状态下扩散,因为金属离子在氧化物层7中的晶格之间跳跃(hop)。在该状态下,金属离子在氧化物层1中的扩散的容易度通常由金属离子的跳跃的容易度确定。也就是,金属离子的跳跃率(hopping rate)ν(S-1)由下式表示:
v = v 0 exp ( - E A kT ) . . . ( 1 )
其中ν0(S-1)为跳跃的尝试频率(attempt frequency)和等价于大约德拜(Debye)频率的值,EA为跳跃所需的激活能量。形成丝极7的金属通过电场而被推到氧化物层1内部。也就是,由于金属因被电场推到氧化物层1中而移动,因此移动的容易度与金属的离子半径有紧密关系。也就是,离子半径越大,间隙跳跃所需的激活能量越高。
图6为示出了金属的离子半径的图。将使用Ag和Cu作为这些金属的代表来进行说明。
下面将说明能够实现多值操作的在氧化物层1中的O含量的条件。首选,将说明其中在氧化物层1中没有形成丝极7的状态(初始状态)。当在该状态下在电极2和3之间施加电压时,包含在电极2中的金属因由下式指示的扩散通量Jtop(A)和Jmid(A)而在氧化物层1中扩散:
J top = q Ev top = q Ev 0 exp ( - E A kT ) (第一层)…(2)
j mid = q E ′ v mid = q E ′ v 0 exp ( - E A ′ kT ) (第二层)…(3)
其中k为玻尔兹曼常数,T为温度(K),EA和E'A为金属离子在第一和第二层中的跳跃激活能量(eV),以及E和E'为施加到第一和第二层的电场(V/cm)。
接下来,将说明其中在第一层中形成丝极7的状态。当在第一层中形成丝极7时,形成部分变为导电的,因此在第一层中不出现电压降。因此,归因于由于对其施加电压的膜厚度减小而获得的效果,施加到第二层的电场升高。因此,在第一层中形成丝极7之后的扩散通量Jmid'由下式表示:
J mid ′ = q E ′ ′ v mid = q E ′ ′ v 0 exp ( - E A ′ kT ) . . . ( 4 )
(在第一层中形成丝极的状态下的第二层)
由于E'<E″,该电场的升高增加了带电离子的扩散通量。如果在开始设定之前的即刻在第二层中的扩散通量等于或大于在第一层中的扩散通量,即,如果第二层中的扩散通量处于由下式指示的状态,则不能实现多值操作。
q E &prime; &prime; v 0 exp ( - E A &prime; kT ) &GreaterEqual; q Ev 0 exp ( - E A kT ) . . . ( 5 )
这是因为,金属离子在第二层中形成丝极7之前比在第一层中扩散更容易,因此在第二层中丝极7的形成不会停止,带电离子同样在第二层中扩散并形成丝极7。
在该状态下,不能实现该实施例所旨在的多值操作。因此,即使当丝极7在第一层中形成时也没有金属离子扩散到第二层的条件为实现多值操作的条件。该条件由下式指示。
q E &prime; &prime; v 0 exp ( - E A &prime; kT ) < < q Ev 0 exp ( - E A kT ) . . . ( 6 )
为了在氧化物层1中精确地形成丝极7,扩散通量优选改变一个数量级或更多,并且该条件由下式指示。
&DoubleLeftRightArrow; exp ( E A - E A &prime; kT ) < 1 10 . . . ( 8 )
&DoubleLeftRightArrow; E A &prime; - E A > kT ln ( 1 10 ) . . . ( 9 )
由于工作温度为室温(300K),根据计算,激活能量差(E'A-EA)必须为0.06eV或更大。也就是,如果在第一和第二层之间的金属离子的间隙跳跃的激活能量之间的差为0.06eV,可以可靠地实现该实施例所旨在的多值操作。在该实施例中,通过改变在第一和第二层中包含的O的浓度而控制激活能量。
例如,下面将说明当电极由Cu制成时多值操作所需的Si和O的含量。在Si(O含量=0%)中的Cu离子的扩散激活能量为0.18eV。相比之下,在SiO2(O含量=67%)中的激活能量为1.2eV。当插入时,将激活能量从上述值改变0.06eV所需的O含量的改变为4%。也就是,当第二层中的O含量比第一层中的O含量高4%或更大时,可以实现多值操作。
当使用Ag离子时,在SiO2(O含量=67%)中的激活能量为1.3eV。而在Si中的激活能量为0.87eV。在该情况下,当O含量差为9.3%或更大时,多值操作是可能的。
通常,通过控制要供应到电阻变化元件的电流的值来形成丝极(该方法在下文中称为电流顺从方法(current compliance method)。然而,在电流顺从方法中,由于例如来自连接到电阻变化元件的布线的寄生电容而流入的电流对元件的可靠性具有大的影响,丝极难以形成。
由于在形成丝极时布线的寄生电容的影响尤其大,因此必须在电阻变化元件附近形成晶体管以通过电流顺从方法精确地形成丝极。相应地,电流顺从方法不适合于电阻变化元件的尺寸减小(downsizing)。此外,电流顺从方法在氧化物层中产生焦耳热。如果电阻变化元件被设置为彼此邻近,因此,由给定电阻变化元件产生的热会改变邻近的电阻变化元件中的氧化物层的成分。
另一方面,根据该实施例的电阻变化元件10使用电压控制以及由氧化物层1中的浓度差导致的金属离子扩散速度差异。这使得可以通过电压控制实现多值操作,并消除形成任何附加晶体管的需要。相应地,与使用常规电流顺从方法相比,可以更精确地形成丝极。
接下来,将说明根据该实施例的电阻变化元件10的制造方法。
首先以例如30keV的加速电压和2×1015cm-2的剂量将B离子注入到由Si单晶衬底制成的电极3中,并进行激活退火,由此形成p型Si区域。
然后,通过例如CVD(化学气相沉积)沉积由Si制成的氧化物层1。在该步骤中,通过调整作为源气体的SiH4对氧的流动速度比率来控制氧化物层1中的O的比率。在该实施例的结构中,O含量从氧化物层1的多层膜的最下层依次减小。例如,O含量从最下层依次为20%、10%和0.5%。可以通过例如XPS(X射线光电子谱)、SIMS(二次离子质谱)或TEM-EDS(透射电子显微-能量色散谱)分析O含量。
之后,通过沉积由Ag制成的电极2获得根据该实施例的电阻变化元件10。
上面已经说明了实施例。注意,在不背离基础构思的精神和范围的情况下,可以进行对实施例的各种修改和改变。
实施例还涉及电阻变化元件自身的技术,并可应用于任何电路而不考虑连接电阻变化元件的方法。
如图7所示,一个实例为所谓的相交点型存储器阵列,其中在下布线和上布线的每个相交处形成电阻变化元件10和整流元件(整流元件更具体地为诸如P-I-N二极管的二极管元件)。在该设置中,沿列方向形成上布线,以及沿行方向形成下布线。该存储器基元阵列的工作原理为将电压施加到通过选择上布线中的一个和下布线中的一个而作为记录目标的电阻变化元件10。更具体而言,控制部将任意电压施加到所选择的上布线和下布线。
当电阻变化元件具有整流功能时,则可以略去整流元件。
如图8所示,另一实例为三位多层结构(电阻变化器件),其中氧化物层1被夹在通过在衬底(未示出)上交替层叠电极2和绝缘层8而形成的结构(第一叠层)与通过交替层叠电极3和绝缘膜8而形成的结构(第二叠层)之间。在该结构中,电极3被形成为面向电极2,且电极2和3的每个对形成丝极7。绝缘膜8由例如Al2O3或SiO2制成。
图9示出电阻变化存储器的实例。
存储器基元阵列具有一个晶体管-一个元件(one transistor-oneelement)类型。
字线WLi-1、WLi以及WLi+1沿X方向延伸,位线UBLj-1、UBLj、UBLj+1、LBLj-1、LBLj以及LBLj+1沿Y方向延伸。
字线WLi-1、WLi以及WLi+1中的每一个的一端通过作为选择开关的MOS晶体管RSW而被连接到字线驱动器和解码器11。位线UBLj-1、UBLj、UBLj+1中的每一个的一端被连接到位线驱动器/换能器(sinker)和解码器和读取电路12A。位线LBLj-1、LBLj以及LBLj+1中的每一个的一端被连接到位线驱动器/换能器和解码器12B。
用于选择一个字线(行)的选择信号Ri-1、Ri和Ri+1被输入到MOS晶体管RSW的栅极。位线驱动器/换能器和解码器和读取电路12A具有选择位线UBLj-1、UBLj、UBLj+1中的一个的功能。位线驱动器/换能器和解码器和读取电路12B具有选择位线LBLj-1、LBLj和LBLj+1中的一个的功能。
经由MOS晶体管T的源极和漏极,存储器基元13的一个端子被连接到位线UBLj-1、UBLj和UBLj+1中对应的一个,且存储器基元13的另一端子被连接到位线LBLj-1、LBLj和LBLj+1中对应的一个。MOS晶体管T的栅极被连接到字线WLi-1、WLi和WLi+1
在该结构中,一个MOS晶体管T被连接到一个存储器基元13。因此,不会出现在交点类型中导致问题的潜行电流(sneak current),因此可改善读取/写入可靠性。
图10示出了图9中的部分X的结构。
MOS晶体管T形成在半导体衬底100上。MOS晶体管T的源极和漏极中的一个通过存储器基元13(1)而被连接到位线UBLj。MOS晶体管T的源极和漏极中的另一个被连接到位线LBLj
存储器基元13为实施例的电阻变化元件。因此,一个存储器基元13可以存储具有三个或更多值的多值数据。
上述一个晶体管-一个基元类型的特征为可以改善读取/写入可靠性,这是因为一个MOS晶体被连接到每一个存储器基元13。还可以通过改善例如字线WLi-1、WLi和WLi+1以及位线UBLj-1、UBLj、UBLj+1、LBLj-1、LBLj和LBLj+1的布局(layout),来提高存储器基元13的集成度。
虽然已经描述了特定实施例,但这些实施例仅通过实例给出,并不旨在限制本发明的范围。事实上,本文中描述的新颖实施例可以各种其他形式体现;此外,在不背离本发明的精神的情况下,可以在本文中描述的实施例的形式上进行各种省略、替代和改变。所附权利要求及其等价物旨在涵盖落入本发明的范围和精神内的这样的形式或修改。

Claims (21)

1.一种电阻变化器件,包括:
包含金属的第一电极,所述金属包含Ag、Ti、Co、Cr、Cu、W、Hf、Ta和Zr中的至少一种;
第二电极;以及
在所述第一电极和所述第二电极之间的包含Si和O的非晶氧化物层,该层在从所述第一电极到所述第二电极的方向上具有O的浓度梯度及其第一峰值,
其中,所述第二电极为掺杂有杂质的Si,并且所述非晶氧化物层中O的浓度在从所述第一电极到所述第二电极的方向上增加。
2.根据权利要求1的器件,
其中,所述氧化物层具有沿所述方向的所述浓度梯度的第二峰值。
3.根据权利要求1的器件,
其中,所述氧化物层具有沿所述方向的所述浓度梯度的包括所述第一峰值的多个峰值。
4.根据权利要求1的器件,
其中,所述器件通过将所述第一电极和所述第二电极之间的电压改变到选自彼此不同的两个或更多个值中的一个来存储多值数据。
5.根据权利要求4的器件,
其中,所述多值数据的值由在所述第一电极和所述第二电极之间提供的且包含所述金属的丝极的长度确定。
6.一种存储器基元阵列,包括:
多个第一布线,其包含金属并向第一方向延伸,所述金属包含Ag、Ti、Co、Cr、Cu、W、Hf、Ta和Zr中的至少一种;
多个第二布线,其向与所述第一方向相交的第二方向延伸;以及
多个存储器基元,其被设置在所述第一布线和所述第二布线之间,所述多个存储器基元中的每一个包括电阻变化元件,
其中,所述电阻变化元件包括包含Si和O的非晶氧化物层,并在与所述第一和第二方向相交的第三方向上具有O的浓度梯度及其第一峰值,且
其中,所述多个第二布线为掺杂有杂质的Si,并且所述非晶氧化物层中O的浓度从所述第一布线到所述第二布线在所述第三方向上增加。
7.根据权利要求6的阵列,
其中,所述氧化物层具有沿所述第三方向的所述浓度梯度的第二峰值。
8.根据权利要求6的阵列,
其中,所述氧化物层具有沿所述第三方向的所述浓度梯度的包括所述第一峰值的多个峰值。
9.根据权利要求6的器件,
其中,所述多个存储器基元中的一个所选择的存储器基元通过将所述多个第一布线中的所选择的第一布线与所述多个第二布线中的所选择的第二布线之间的电压改变到选自彼此不同的两个或更多个值中的一个来存储多值数据。
10.根据权利要求9的阵列,
其中,所述多值数据的值由在所述所选择的第一布线和所述所选择的第二布线之间提供的且包含所述金属的丝极的长度确定。
11.一种电阻变化器件,包括:
多个第一电极,每一个所述第一电极包含金属且沿第一方向设置,所述金属包含Ag、Ti、Co、Cr、Cu、W、Hf、Ta和Zr中的至少一种;
多个第二电极,其沿所述第一方向设置,并在与所述第一方向相交的第二方向上逐一面向各所述第一电极;以及
在所述第一电极与所述第二电极之间的包含Si和O的非晶氧化物层,该层在所述第二方向上具有O的浓度梯度及其第一峰值,
其中,所述多个第二电极为掺杂有杂质的Si,并且所述非晶氧化物层中O的浓度从所述多个第一电极到所述多个第二电极在所述第二方向上增加。
12.根据权利要求11的器件,
其中,所述氧化物层具有沿所述第二方向的所述浓度梯度的第二峰值。
13.根据权利要求11的器件,
其中,所述氧化物层具有沿所述第二方向的所述浓度梯度的包括所述第一峰值的多个峰值。
14.根据权利要求11的器件,
其中,所述器件通过将所述第一电极和所述第二电极之间的电压改变到选自彼此不同的两个或更多个值中的一个来在所述第一电极与所述第二电极之间的一部分中存储多值数据。
15.根据权利要求14的器件,
其中,所述多值数据的值由在所述第一电极中的一个和所述第二电极中的一个之间提供的且包含所述金属的丝极的长度确定。
16.一种电阻变化器件,包括:
包含金属的第一电极,所述金属包含Ag、Ti、Co、Cr、Cu、W、Hf、Ta和Zr中的至少一种;
第二电极,其包含掺杂有杂质的Si;以及
在所述第一电极和所述第二电极之间的包含Si和O的非晶氧化物层,并且所述非晶氧化物层中O的浓度在从所述第一电极到所述第二电极的方向上增加。
17.根据权利要求16的器件,
其中,所述氧化物层在所述方向上具有O的浓度梯度及其第一峰值。
18.根据权利要求17的器件,
其中,所述氧化物层具有沿所述方向的所述浓度梯度的第二峰值。
19.根据权利要求17的器件,
其中,所述氧化物层具有沿所述方向的所述浓度梯度的包括所述第一峰值的多个峰值。
20.根据权利要求16的器件,
其中,所述器件通过将所述第一电极和所述第二电极之间的电压改变到选自彼此不同的两个或更多个值中的一个来存储多值数据。
21.根据权利要求20的器件,
其中,所述多值数据的值由在所述第一电极和所述第二电极之间提供的且包含所述金属的丝极的长度确定。
CN201180011998.XA 2010-03-26 2011-03-11 电阻变化器件以及存储器基元阵列 Expired - Fee Related CN102782847B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010073697A JP5543819B2 (ja) 2010-03-26 2010-03-26 抵抗変化素子、メモリセルアレイ、及び抵抗変化装置
JP2010-073697 2010-03-26
PCT/JP2011/056506 WO2011118513A1 (en) 2010-03-26 2011-03-11 Resistance change device and memory cell array

Publications (2)

Publication Number Publication Date
CN102782847A CN102782847A (zh) 2012-11-14
CN102782847B true CN102782847B (zh) 2015-09-09

Family

ID=44673068

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180011998.XA Expired - Fee Related CN102782847B (zh) 2010-03-26 2011-03-11 电阻变化器件以及存储器基元阵列

Country Status (5)

Country Link
US (2) US8916848B2 (zh)
JP (1) JP5543819B2 (zh)
CN (1) CN102782847B (zh)
TW (1) TWI613807B (zh)
WO (1) WO2011118513A1 (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013026459A (ja) 2011-07-21 2013-02-04 Toshiba Corp 不揮発性抵抗変化素子
JP5798052B2 (ja) * 2012-01-31 2015-10-21 株式会社東芝 記憶装置
JP5634426B2 (ja) * 2012-03-22 2014-12-03 株式会社東芝 記憶装置
JP2013162086A (ja) * 2012-02-08 2013-08-19 Toshiba Corp 不揮発性抵抗変化素子
US9685608B2 (en) * 2012-04-13 2017-06-20 Crossbar, Inc. Reduced diffusion in metal electrode for two-terminal memory
US8916846B2 (en) 2012-09-05 2014-12-23 Kabushiki Kaisha Toshiba Nonvolatile memory device
JP5835697B2 (ja) 2012-12-28 2015-12-24 株式会社東芝 Ask変調増幅回路
JP6230090B2 (ja) * 2013-01-28 2017-11-15 国立研究開発法人物質・材料研究機構 多機能電気伝導素子
US9153624B2 (en) * 2013-03-14 2015-10-06 Crossbar, Inc. Scaling of filament based RRAM
TWI543337B (zh) * 2013-03-19 2016-07-21 東芝股份有限公司 電阻式隨機存取記憶裝置
US9087770B2 (en) 2013-03-20 2015-07-21 Kabushiki Kaisha Toshiba Semiconductor memory device
JP2015090881A (ja) * 2013-11-05 2015-05-11 株式会社船井電機新応用技術研究所 記憶素子
KR101512728B1 (ko) * 2014-09-12 2015-04-23 연세대학교 산학협력단 적층 구조를 갖는 저항 스위칭 메모리 및 그 제조 방법
JP6386349B2 (ja) * 2014-11-19 2018-09-05 東芝メモリ株式会社 不揮発性記憶装置
US10497871B2 (en) 2015-12-26 2019-12-03 Intel Corporation High retention resistive random access memory
US10573809B2 (en) 2016-03-31 2020-02-25 Intel Corporation Resistive random access memory with deuterium
JP2018085361A (ja) 2016-11-21 2018-05-31 東芝メモリ株式会社 抵抗変化素子及び記憶装置
US11106966B2 (en) * 2017-03-13 2021-08-31 International Business Machines Corporation Battery-based neural network weights
US11003981B2 (en) * 2017-05-25 2021-05-11 International Business Machines Corporation Two-terminal metastable mixed-conductor memristive devices
US11342499B2 (en) 2017-09-18 2022-05-24 Intel Corporation RRAM devices with reduced forming voltage
US11430948B2 (en) 2017-09-28 2022-08-30 Intel Corporation Resistive random access memory device with switching multi-layer stack and methods of fabrication
CN108807668B (zh) * 2018-06-25 2020-07-10 华中科技大学 基于金属氧化物氧浓度梯度的高性能忆阻器件及其制备
JP2020009937A (ja) * 2018-07-10 2020-01-16 キオクシア株式会社 記憶装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101501849A (zh) * 2006-08-25 2009-08-05 松下电器产业株式会社 存储元件、存储器装置和半导体集成电路
CN101621114A (zh) * 2009-07-21 2010-01-06 中国科学院上海硅酸盐研究所 一类氧化物多层梯度薄膜及其构建的rram元器件

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007046144A1 (ja) * 2005-10-19 2007-04-26 Fujitsu Limited 抵抗記憶素子及びその製造方法、並びに不揮発性半導体記憶装置
JP5049491B2 (ja) * 2005-12-22 2012-10-17 パナソニック株式会社 電気素子,メモリ装置,および半導体集積回路
KR100755409B1 (ko) * 2006-08-28 2007-09-04 삼성전자주식회사 저항 메모리 소자의 프로그래밍 방법
US20080054270A1 (en) * 2006-09-05 2008-03-06 Yoshiyuki Suda Semiconductor memory device and the production method
US10134985B2 (en) * 2006-10-20 2018-11-20 The Regents Of The University Of Michigan Non-volatile solid state resistive switching devices
US7915603B2 (en) * 2006-10-27 2011-03-29 Qimonda Ag Modifiable gate stack memory element
US7960224B2 (en) * 2007-04-03 2011-06-14 Macronix International Co., Ltd. Operation method for multi-level switching of metal-oxide based RRAM
JP5308105B2 (ja) * 2007-10-05 2013-10-09 シャープ株式会社 可変抵抗素子及びその製造方法
JP2009164580A (ja) 2007-11-07 2009-07-23 Interuniv Micro Electronica Centrum Vzw 抵抗スイッチングNiO層を含むメモリ素子の製造方法、およびそのデバイス
JP2009135291A (ja) * 2007-11-30 2009-06-18 Sanyo Electric Co Ltd 半導体メモリ装置
JP2009135290A (ja) * 2007-11-30 2009-06-18 Sanyo Electric Co Ltd 半導体メモリ装置
US8030634B2 (en) * 2008-03-31 2011-10-04 Macronix International Co., Ltd. Memory array with diode driver and method for fabricating the same
JP4460646B2 (ja) * 2008-06-03 2010-05-12 パナソニック株式会社 不揮発性記憶素子、不揮発性記憶装置、および不揮発性半導体装置
TW201005880A (en) * 2008-07-23 2010-02-01 Nanya Technology Corp Method of fabricating RRAM
JP5702725B2 (ja) 2008-10-08 2015-04-15 ザ・リージェンツ・オブ・ザ・ユニバーシティ・オブ・ミシガンThe Regents Of The University Of Michigan 調整可能な抵抗を備えたシリコン系ナノスケール抵抗素子
US20120007035A1 (en) * 2010-07-12 2012-01-12 Crossbar, Inc. Intrinsic Programming Current Control for a RRAM
US8884261B2 (en) * 2010-08-23 2014-11-11 Crossbar, Inc. Device switching using layered device structure
JP2012089567A (ja) * 2010-10-15 2012-05-10 Toshiba Corp 不揮発性抵抗変化素子
JP5547111B2 (ja) * 2011-02-15 2014-07-09 株式会社東芝 不揮発性抵抗変化素子および不揮発性抵抗変化素子の製造方法
JP2012174766A (ja) * 2011-02-18 2012-09-10 Toshiba Corp 不揮発性抵抗変化素子
JP5439420B2 (ja) * 2011-03-22 2014-03-12 株式会社東芝 記憶装置
US8664632B2 (en) * 2012-01-31 2014-03-04 Kabushiki Kaisha Toshiba Memory device
JP2013162086A (ja) * 2012-02-08 2013-08-19 Toshiba Corp 不揮発性抵抗変化素子
JP2013187336A (ja) * 2012-03-07 2013-09-19 Toshiba Corp 不揮発性半導体記憶装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101501849A (zh) * 2006-08-25 2009-08-05 松下电器产业株式会社 存储元件、存储器装置和半导体集成电路
CN101621114A (zh) * 2009-07-21 2010-01-06 中国科学院上海硅酸盐研究所 一类氧化物多层梯度薄膜及其构建的rram元器件

Also Published As

Publication number Publication date
JP2011205045A (ja) 2011-10-13
US20150102279A1 (en) 2015-04-16
US8916848B2 (en) 2014-12-23
CN102782847A (zh) 2012-11-14
JP5543819B2 (ja) 2014-07-09
WO2011118513A1 (en) 2011-09-29
TW201138089A (en) 2011-11-01
US9219229B2 (en) 2015-12-22
US20120319074A1 (en) 2012-12-20
TWI613807B (zh) 2018-02-01

Similar Documents

Publication Publication Date Title
CN102782847B (zh) 电阻变化器件以及存储器基元阵列
US9472756B2 (en) Nonvolatile memory device
KR102356740B1 (ko) 스위치 소자 및 기억 장치
US7910914B2 (en) Semiconductor memory and method for manufacturing the same
JP4088324B1 (ja) 不揮発性半導体記憶装置
US8610101B2 (en) Nonvolatile variable resistance element having a variable resistive layer disposed between first and second electrodes
JP5364739B2 (ja) 不揮発性抵抗変化素子
JP2012089567A (ja) 不揮発性抵抗変化素子
JP5072967B2 (ja) 電流制限素子とそれを用いたメモリ装置およびその製造方法
CN102855929B (zh) 存储元件、制造存储元件的方法以及存储装置
JP2012174766A (ja) 不揮発性抵抗変化素子
KR102133615B1 (ko) 기억 소자 및 기억 장치
TW201023345A (en) Aluminum copper oxide based memory devices and methods for manufacture
TWI555245B (zh) 非揮發性阻值變化元件
JP2013162086A (ja) 不揮発性抵抗変化素子
TW201209824A (en) Memory cell with resistance-switching layers including breakdown layer
US20150380464A1 (en) Memristive devices with layered junctions and methods for fabricating the same
TW201216455A (en) Nonvolatile variable resistance element and method of manufacturing the nonvolatile variable resistance element
US9337238B1 (en) Photo-induced MSM stack
JP5291270B1 (ja) 不揮発性記憶素子、不揮発性記憶装置、及び不揮発性記憶素子の書き込み方法
US9779812B1 (en) Semiconductor memory device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20170801

Address after: Tokyo, Japan

Patentee after: TOSHIBA MEMORY Corp.

Address before: Tokyo, Japan

Patentee before: Toshiba Corp.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150909