CN102751334B - 非易失性存储器元件及其制造方法 - Google Patents

Abstract

本发明公开一种非易失性存储器元件及其制造方法，该存储器元件包括基底、栅极堆叠结构、选择栅、擦除栅、源极区、漏极区、第一介电层与第二介电层。位于基底上的栅极堆叠结构，该栅极堆叠结构由下而上包括隧穿介电层、浮置栅、栅间介电层与控制栅，以及间隙壁，位于控制栅以及栅间介电层的侧壁且浮置栅与擦除栅相邻的一侧为具有尖角的包覆轮廓，凸出于间隙壁的纵表面。选择栅与擦除栅分别位于栅极堆叠结构的第一侧与第二侧的基底上。源极区位于擦除栅下方的基底中。漏极区位于选择栅的一侧的基底中。第一介电层位于栅极堆叠结构与擦除栅之间以及栅极堆叠结构与源极区之间。第二介电层位于选择栅与基底之间。

Description

非易失性存储器元件及其制造方法

技术领域

本发明涉及一种存储器元件及其制造方法，且特别是涉及一种非易失性存储器元件及其制造方法。

背景技术

非易失性存储器元件具有可多次进行数据的存入、读取、擦除且存入的数据在断电后也不会消失的优点，已成为个人电脑和电子设备所广泛采用的一种存储器元件。

典型的非易失性存储器元件包括浮置栅(floating gate)与控制栅(controlgate)。而且，控制栅是直接设置在浮置栅上，浮置栅与控制栅之间以介电层相隔，而浮置栅与基底之间是以隧穿氧化层(tunneling oxide)相隔(亦即所谓堆叠栅极快闪存储器)。

在对非易失性存储器进行擦除操作时，从浮置栅排出的电子数量不易控制，易使浮置栅排出过多电子而带有正电荷，这谓之过度擦除(over-erase)。当此过度擦除现象太过严重时，甚至会使浮置栅下方的沟道在控制栅未加工作电压时即持续呈导通状态，并导致数据的误判。因此，为了解决元件过度擦除的问题，许多非易失性存储器会采用分离栅极(split gate)的设计，其结构特征为除了控制栅与浮置栅之外，还具有位于控制栅与浮置栅侧壁、基底上方的选择栅(或称为擦除栅)，此选择栅(擦除栅)与控制栅、浮置栅和基底之间以栅介电层相隔。如此则当过度擦除现象太过严重，而使浮置栅下方沟道在控制栅未加工作电压状态下即持续打开时，选择栅(擦除栅)下方的沟道仍能保持关闭状态，使得漏极/源极区无法导通，而能防止数据的误判。

福勒-诺德汉隧穿(Fowler-Nordheim tunneling)是一种常用来擦除的方法，其是使得载流子在浮置栅与擦除栅之间隧穿。然而，在浮置栅与擦除栅之间的电场强度与浮置栅侧边的轮廓有关，而浮置栅侧边的轮廓在工艺上控制不易，导致擦除的效率非常不稳定。

发明内容

本发明提供一种非易失性存储器元件，其浮置栅侧边具有尖角包覆轮廓，可以增加电场强度，改善擦除的效率与可靠度，提升擦除的效能。

本发明提供一种非易失性存储器元件的制造方法，可以利用简单且易于控制的工艺来形成侧边具有尖角包覆轮廓的浮置栅，且所形成的浮置栅的轮廓一致性相当高。

本发明提供一种非易失性存储器，包括基底、第一栅极堆叠结构、选择栅、擦除栅、源极区、漏极区、第一介电层与第二介电层。第一栅极堆叠结构，位于基底上，其包括由下而上依序堆叠的隧穿介电层、浮置栅、栅间介电层与控制栅，以及间隙壁，位于控制栅以及栅间介电层的侧壁，且浮置栅与擦除栅相邻的一侧为具有尖角的包覆轮廓，凸出于间隙壁的纵表面。选择栅位于第一栅极堆叠结构的第一侧的基底上。擦除栅位于第一栅极堆叠结构的第二侧的基底上。源极区位于擦除栅下方的基底中。漏极区位于选择栅的一侧的基底中。第一介电层位于第一栅极堆叠结构与擦除栅之间以及第一栅极堆叠结构与源极区之间。第二介电层位于选择栅与基底之间。

依照本发明实施例所述，上述擦除栅在对应上述浮置栅的上述尖角之处具有内凹的轮廓。

依照本发明实施例所述，上述第一介电层共形覆盖于上述第一栅极堆叠结构的表面以及上述源极区的表面上。

依照本发明实施例所述，上述间隙壁与上述浮置栅之间还包括缓冲层。

依照本发明实施例所述，上述第一栅极堆叠结构还包括位于上述控制栅上的顶盖层。

依照本发明实施例所述，上述非易失性存储器还包括第二栅极堆叠结构与另一漏极区。第二栅极堆叠结构与第一栅极堆叠结构具有相同的结构，共构成栅极堆叠结构组。另一漏极区位于第二栅极堆叠结构的一侧的基底中。

本发明还提出一种非易失性存储器的制造方法。此方法包括于基底上依序形成隧穿介电层以及图案化的第一导体层。接着，在图案化的第一导体层的第一表面上堆叠图案化的栅间介电层与图案化的第二导体层，裸露出上述图案化的第一导体层的第二表面。前述第二表面与前述第一表面相邻。然后，在基底上覆盖保护层，仅裸露出图案化的第一导体层的第一侧壁。之后，在图案化的第一导体层的第一侧壁形成凹口，使其具有尖角的轮廓。其后，在邻近图案化的第一导体层的第一侧壁的基底中形成源极区。继之，移除第二表面上的部分保护层，使图案化的第一导体层的尖角裸露出来。之后，在图案化的第一导体层的第二侧壁以外的基底中形成漏极区。

依照本发明实施例所述，上述形成保护层的步骤包括于上述图案化的第一导体层的上述第二表面上形成缓冲层，接着，在上述缓冲层上以及上述图案化的第二导体层的第一侧的基底上形成间隙壁与遮蔽层。间隙壁位于上述图案化的第二导体层与遮蔽层之间。

依照本发明实施例所述，移除上述第二表面上的部分上述保护层是移除上述遮蔽层及其下方的上述缓冲层，使上述图案化的第一导体层的上述尖角裸露出来。

依照本发明实施例所述，形成上述图案化的第一导体层、上述图案化的栅间介电层与上述图案化的第二导体层、上述缓冲层、上述间隙壁与上述遮蔽层的步骤包括于上述隧穿介电层上形成第一导体层，裸露出部分上述隧穿介电层。接着，在上述第一导体层上形成上述图案化的栅间介电层与上述图案化的第二导体层。之后，移除上述图案化的第二导体层第一侧的部分的上述第一导体层。之后，在上述图案化的第二导体层第二侧的上述第一导体层上形成缓冲材料层。其后，在上述图案化的第二导体层的侧壁、上述图案化的栅间介电层的侧壁以及上述图案化的第一导体层的第二侧壁形成上述间隙壁与上述遮蔽层，裸露上述第二侧的上述缓冲材料层。之后，移除上述第二侧的上述遮蔽层所裸露的上述缓冲层及其下方的上述第一导体层，留下的上述第一导体层为上述图案化的第一导体层。

依照本发明实施例所述，上述遮蔽层的形成方法包括于上述基底上形成遮蔽材料层，接着，在上述基底上形成第一掩模层。第一掩模层具有开口，裸露出上述第二侧的上述遮蔽材料层。之后，各向异性蚀刻上述开口所裸露的上述遮蔽材料层，裸露出上述缓冲层。

依照本发明实施例所述，上述遮蔽材料层的材料与上述间隙壁的材料不同。

依照本发明实施例所述，上述遮蔽材料层的材料包括氧化硅、碳化硅、碳氮化硅、碳氧化硅、碳氮氧化硅或其组合。

依照本发明实施例所述，上述遮蔽材料层的材料包括以硅酸四乙酯做为反应气体所形成的氧化硅。

依照本发明实施例所述，上述缓冲材料层的材料包括氧化硅。

依照本发明实施例所述，上述缓冲材料层的形成方法包括进行热氧化工艺。

依照本发明实施例所述，上述图案化的第一导体层的上述第一侧壁形成上述凹口的方法包括各向同性蚀刻工艺。

依照本发明实施例所述，形成上述漏极区之前还包括移除未被上述图案化的上述第一导体层覆盖的上述隧穿介电层，裸露出上述基底表面。上述间隙壁、上述第二导体层、上述图案化的栅间介电层、上述图案化的第一导体层以及上述隧穿介电层构成第一栅极堆叠结构。接着，在上述基底上形成第一介电层，覆盖上述间隙壁与上述图案化的第二导电层以及上述源极区。之后，在上述第一栅极堆叠结构与上述漏极区之间的上述基底上形成第二介电层。然后，在上述源极区上方形成擦除栅并且于上述第二介电层上形成选择栅。

依照本发明实施例所述，上述第一栅极堆叠结构还包括顶盖层，位于上述第二导体层上。

依照本发明实施例所述，上述非易失性存储器的制造方法还包括在形成上述第一栅极堆叠结构时，同时于上述基底上形成第二栅极堆叠结构。上述第一栅极堆叠结构与上述第二栅极堆叠结构构成栅极堆叠结构组，并且在形成上述漏极区的同时，在上述第二栅极堆叠结构的一侧形成另一漏极区。

基于上述，本发明实施例的非易失性存储器元件，其浮置栅侧边具有尖角的包覆轮廓，可以增加电场强度，改善擦除的效率与可靠度，提升擦除的效能，而且可以增加读取电流的强度。

本发明实施例的非易失性存储器元件的制造方法，可以利用简单且易于控制的工艺来形成侧边具有尖角的包覆轮廓的浮置栅，且所形成的浮置栅的轮廓一致性相当高。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。

附图说明

图1A至图1G为依照本发明实施例所绘示的非易失性存储器的制造方法的流程剖面示意图。

附图标记说明

100：基底                            122a、122b：遮蔽层

102、102a：隧穿介电层                126：开口

130、131：介电层                     128：源极区

104、104a、104b、108、132a：擦除栅

108a、132：导体层                    132b：选择栅

106、106a：栅间介电层                134：漏极区

107：掺杂多晶硅                      136：沟道区

110：金属硅化物层                    140：栅极堆叠结构

112、112a：顶盖层                    150：凹口

114：衬层                            160：保护层

116、124：图案化的掩模层             200、300：部分

118：缓冲材料层                      A、B：尖角

118a、118b：缓冲层                   C、D：内凹

120：间隙壁                          E、F：表面

120a：纵表面                         G、H：侧壁

122：遮蔽材料层

具体实施方式

图1A至图1G为依照本发明实施例所绘示的非易失性存储器的制造方法的流程剖面示意图。

首先，请参照图1A，在基底100上形成隧穿介电层102。基底100可以是半导体基底，例如是硅基底。基底100中可以依据实际的需要进行掺杂，形成一个阱区或数个阱区，此部分为已知技术，故于此不赘述。隧穿介电层102的材料例如是氧化硅，隧穿介电层102的形成方法例如是热氧化法。隧穿介电层102的厚度例如是约为70至130埃。

接着，在隧穿介电层102上形成导体层104，其材料例如是掺杂的多晶硅。导体层104的形成方法例如是利用化学气相沉积法形成未掺杂多晶硅层后，进行离子注入步骤以形成之。导体层104的形成方法也可以是利用化学气相沉积法形成掺杂多晶硅层并在临场进行掺杂。导体层104的厚度例如是约为150至300埃。

然后，在导体层104上形成栅间介电层106。栅间介电层106可以是由单层材料层或是多层材料层所构成的堆叠结构。栅间介电层106的材料例如是氧化硅/氮化硅/氧化硅(ONO)堆叠层，其形成步骤例如是先以热氧化法形成一层氧化硅层后，利用化学气相沉积法于氧化硅层上形成氮化硅层，接着再用湿氢以及氧气(H₂/O₂)氧化部分氮化硅层而形成另一层氧化硅层。氧化硅/氮化硅/氧化硅(ONO)堆叠层的厚度例如分别是约为30至60埃/40至70埃/30至60埃。当然，栅间介电层106的材料也可以是氧化硅或氧化硅/氮化硅(ON)堆叠层等，其形成方法例如是依照其材料以不同的反应气体进行化学气相沉积法。

之后，在栅间介电层106上形成导体层108。导体层108可以是单层或是多层材料所构成的堆叠层。导体层108的材料例如是掺杂的多晶硅、金属硅化物层、金属或其组合。在实施例中，导体层108是由掺杂多晶硅层所构成。在另一实施例中，导体层108是由掺杂多晶硅层107以及金属硅化物层110所构成。掺杂多晶硅层107的形成方法例如是利用化学气相沉积法形成一层未掺杂多晶硅层后，进行离子注入步骤以形成之，也可以是利用化学气相沉积法形成掺杂多晶硅层并在临场进行掺杂。掺杂多晶硅层107的厚度例如是约为400至600埃。金属硅化物层110的材料例如是耐火金属的硅化物，耐火金属例如是镍、钴、钛、铜、钼、钽、钨、铒、锆、铂与该多种金属的合金的其中之一。金属硅化物层110的厚度例如是约为600至1000埃。在另一实施例中，还可在金属硅化物层110上形成顶盖层112，以保护导体层108在后续工艺(例如，蚀刻工艺)中不会受到损伤(damage)，而此顶盖层112的材料可例如是氧化硅、氮化硅或其他合适的材料。顶盖层112的厚度例如是约为700至1500埃。

之后，请参照图1B，将顶盖层112以及导体层108图案化成顶盖层112a以及导体层108a，裸露出栅间介电层106。图案化的方法例如是于基底100上形成图案化的掩模层(未绘示)，再透过蚀刻工艺移除部分的顶盖层112以及导体层108。图案化的掩模层的材料例如是光致抗蚀剂或是氮化硅。图案化的掩模层形成方法例如是于基底100上涂布一层光致抗蚀剂材料后，进行曝光、显影等工艺而形成之。在形成图案化的掩模层时所使用的光掩模例如是用于定义出控制栅(字线)的光掩模，使得经图案化的导体层108a作为控制栅(字线)。之后，进行热氧化工艺，在导体层108a的侧壁形成衬层114，并进行蚀刻工艺，以全面性移除未被顶盖层112覆盖的栅间介电层106，留下顶盖层112下方的栅间介电层106a，裸露出导体层104。热氧化工艺与栅间介电层106的移除工艺可以依据实际的需要调整施行的顺序。在实施例中，可以先进行热氧化工艺，之后再进行栅间介电层106的移除工艺。在另一实施例中，则可以先进行栅间介电层106的移除工艺，之后再进行热氧化工艺。热氧化工艺例如是快速热回火工艺(RTA)或是快速热氧化工艺(RTO)。栅间介电层106的移除工艺可以采用各向异性蚀刻法，例如是干式蚀刻法，或是利用各向同性蚀刻法，例如是湿式蚀刻法。

然后，请参照图1C，移除顶盖层112a一侧(附图中两顶盖层112a外侧)的部分导体层104，直至暴露出隧穿介电层102表面，留下导体层104a。上述移除导体层108一侧的导体层104的方法例如是形成一层图案化的掩模层116，以覆盖住部分的顶盖层112a及其之间的导体层104a。图案化的掩模层116例如是经曝光与显影等工艺而形成的图案化的光致抗蚀剂层。然后，以此图案化的掩模层116为掩模，蚀刻未被覆盖住的导体层104。蚀刻导体层104的方法可以采用各向异性蚀刻法，例如是干式蚀刻法。

随后，请参照图1D，移除图案化的掩模层116。之后，在导体层108a之间的导体层104a的表面上形成缓冲材料层118。缓冲材料层118的材料例如是氧化硅。缓冲材料层118的厚度例如是约为70至110埃。缓冲材料层118的形成方法例如是进行热氧化工艺，使两顶盖层112a之间所裸露的导体层104a的表面氧化。热氧化工艺例如是快速热氧化工艺。

之后，在顶盖层112a、导体层108a与栅间介电层106a的侧壁形成间隙壁120。间隙壁120的材料例如是氮化硅、氧化硅或其组合，或其他合适的介电材料。间隙壁120的形成方法例如是以化学气相沉积法于基底100上方顺应性地形成间隙壁材料层(未绘示)，其厚度例如是约为100至200埃。之后，移除部分之间隙壁材料层以形成之。上述移除部分之间隙壁材料层以形成间隙壁120的方法例如是进行全面性蚀刻工艺(blanket etch process)。全面性蚀刻工艺采用各向异性蚀刻法，例如是干式蚀刻法。

之后，形成遮蔽材料层122，覆盖隧穿介电层102、间隙壁120、顶盖层112a以及缓冲材料层118。遮蔽材料层122的材料与间隙壁120的材料不同。遮蔽材料层122的材料例如是氧化硅、碳化硅(SiC)、碳氮化硅(siliconcarbonitride，SiCN)、碳氧化硅(silicon carbon oxide，SiCO)、碳氮氧化硅(siliconcarbon oxynitride，SiCON)或其组合。遮蔽材料层122的形成方法例如是化学气相沉积法。遮蔽材料层122的厚度例如是100至500埃。在实施例中，遮蔽材料层122的材料为氧化硅，其形成方法例如是以硅酸四乙酯(TetraethylOrthosilicate，TEOS)作为反应气体源，利用化学气相沉积法来形成之，所形成的氧化硅简称为TEOS氧化硅。在另一实施例中，遮蔽材料层122的材料为氧化硅，其形成方法例如是利用高温热氧化法(HTO)来形成。

接着，请参照图1E，在基底100上形成图案化的掩模层124，图案化的掩模层124具有开口126，至少裸露出二顶盖层112a之间的遮蔽材料层122。图案化的掩模层124的厚度例如是约为4000至5000埃。图案化的掩模层124例如是经曝光与显影等工艺而形成的图案化的光致抗蚀剂层。

之后，各向异性蚀刻开口126所裸露的遮蔽材料层122。遮蔽材料层122经各向异性蚀刻之后分成遮蔽层122a与遮蔽层122b。遮蔽层122b的轮廓类似间隙壁120的轮廓，裸露出缓冲材料层118(未绘示)。接着，移除未被遮蔽层122b覆盖的缓冲材料层118及其下方的导体层104，直至裸露出隧穿介电层102表面，留下的缓冲材料层为缓冲层118a。前述各向异性蚀刻以及移除缓冲材料层118及其下方的导体层104的方法例如是干式蚀刻法。至此，导体层104a的第一表面E上堆叠了栅间介电层106a、导体层108a与顶盖层112a。导体层104a的第二表面F则覆盖了缓冲层118a、间隙壁120以及遮蔽层122b。缓冲层118a上方的间隙壁120自顶盖层112a的侧壁延伸覆盖至栅间介电层106a之间各层的侧壁，但使得导体层104的侧壁G裸露出来。缓冲层118a上的遮蔽层122b则覆盖于间隙壁120外围。间隙壁120以及遮蔽层122a不仅自顶盖层112a的侧壁延伸覆盖至栅间介电层106a的各层的侧壁，还覆盖导体层104a的侧壁H。换个角度来说，遮蔽层122a、122b、间隙壁120与缓冲层118a可以视为一个保护层160，其覆盖基底100上的各层，仅裸露出导体层104a的侧壁G。

其后，以掩模层124为掩模，进行离子注入步骤，以于开口126下方的基底100中注入掺质而形成源极区128。

之后，请参照图1F，移除图案化的掩模层124。然后，以图1E所示的保护层160为掩模(更具体地说，是以遮蔽层122a与122b为掩模)，移除未被保护层160所覆盖的第一侧壁G的部分导体层104a，使留下来的导体层104b的第一侧壁G具有凹口150，形成具有上尖角(锐角)A以及下尖角B的轮廓(wrap around profile)的导体层104b。移除遮蔽层122a下方的部分导体层104a的方法例如是各向同性蚀刻法，例如是以溴化氢与氯气作为蚀刻气体，进行干式蚀刻工艺。

然后，移除外围的遮蔽层122a及其下方的隧穿介电层102a，裸露出基底100表面，并且移除内侧的遮蔽层122b及其下方的缓冲层118a，使导体层104b的上尖角A裸露出来，但将间隙壁120下方的缓冲层118b留下来。导体层104b作为浮置栅，自栅间介电层106下方延伸至两个导体层108a之间的间隙壁120下方，并且其上尖角(锐角)A以及下尖角B皆凸出于内侧的间隙壁120的纵表面120a。换言之，可以将导体层104b视为由第一部分200与第二部分300所构成。第一部分200是与栅间介电层106a接触的部分；第二部分300则是包覆于第一部分200周围，为具有尖角(锐角)A以及下尖角B的凸缘结构，此凸缘结构凸出于间隙壁120的纵表面120a。

接着，在基底100上形成介电层130，以共形覆盖间隙壁120、顶盖层112a及导体层104b。介电层130例如是高温氧化硅(high temperature oxide，HTO)层。介电层130的厚度约为70至130埃左右，且源极区128上方的介电层130的厚度会较厚。介电层130的形成方法例如是先形成介电材料层(未绘示)，以覆盖隧穿介电层102a、间隙壁120a、顶盖层112a以及导体层104b。然后，再形成图案化的掩模层(未绘示)，覆盖住间隙壁120以及顶盖层112a上方的介电材料层并填满二导体层108a之间的间隙，然后以此图案化的掩模层为蚀刻掩模，移除部分的介电材料层以形成之。

接着，在介电层130外围的基底100上形成介电层131。介电层131例如是低压氧化硅(low voltage oxide，LV oxide)层，其厚度为60至70埃之间。之后，在基底100上形成导体层132，以覆盖住介电层130以及介电层131。导体层132的材料例如是掺杂的多晶硅，其形成方法例如是利用化学气相沉积法形成一层未掺杂多晶硅层，之后进行离子注入步骤，或在沉积的同时临场掺杂。导体层132的厚度例如是约为2000至3000埃。

之后，请参照图1G，移除部分的导体层132，以于源极区128上方形成擦除栅132a，并且于间隙壁120的侧壁上形成选择栅132b。上述移除部分的导体层132的方法例如是进行全面性蚀刻工艺。擦除栅132a在对应第一导电层104b(浮置栅)的尖角A与B之处分别具有内凹C、D的轮廓。擦除栅132a与源极区128之间的介电层132作为擦除栅介电层；擦除栅132a与导体层(浮置栅)104b之间作为隧穿介电层；选择栅132b与基底100之间的介电层131作为选择栅介电层。然后，在选择栅132a外侧的基底100中形成漏极区134，其中漏极区134与选择栅132a不相邻。漏极区134的形成方法例如是进行离子注入工艺。漏极区134中的掺质与源极区128中的掺杂具有相同的导电型，例如是同为N型或是同为P型。漏极区134中的掺质与源极区128之间为沟道区136。

后续完成非易失性存储器的工艺为已知技术者所周知，在此不再赘述。

请再参照图1G，本实施例的非易失性存储器是由基底100、栅极堆叠结构140、源极区128、漏极区134、介电层130与131、擦除栅132a以及选择栅132b所构成。

在实施例中，两个相邻栅极堆叠结构140为一个栅极堆叠结构组。擦除栅132a位于两个相邻栅极堆叠结构140之间。选择栅132b位于两个相邻栅极堆叠结构140的外侧。源极区128设置于二栅极堆叠结构140之间的擦除栅132a下方的基底100中。漏极区134设置于选择栅132b外侧的基底100中，且漏极区134不与选择栅132b相连。介电层130设置于栅极堆叠结构140表面及源极区128上。更具体地说，介电层130分隔栅极堆叠结构140与选择栅132b，且分隔栅极堆叠结构140与擦除栅132a，且分隔擦除栅132a与源极区128。介电层131则设置于选择栅132b外侧的基底100上方，分隔基底100与选择栅132b。

栅极堆叠结构140设置于基底100上。在实施例中，栅极堆叠结构140是由隧穿介电层102a、导体层(浮置栅)104b、栅间介电层106a、导体层(控制栅)108a以及间隙壁120所构成。隧穿介电层102a设置于基底100上。导体层(浮置栅)104b设置于隧穿介电层102上。导体层(浮置栅)104b的侧壁具有凹口150，形成具有尖角(锐角)A与B的包覆轮廓(wrap around profile)。栅间介电层106设置于导体层(浮置栅)104b与控制栅108a之间。导体层(控制栅)108a设置于栅间介电层106上。邻近漏极区134(外侧)的间隙壁120设置于导体层(控制栅)108a、栅间介电层106a以及导体层(浮置栅)104b的侧壁；而邻近源极区128(内侧)的间隙壁120则设置于导体层(控制栅)108a的侧壁以及栅间介电层106a的侧壁。间隙壁120与下方的导体层104b以缓冲层118b相隔，且导体层(浮置栅)104b的上尖角(锐角)A以及下尖角B皆凸出于内侧的间隙壁120的纵表面120a。擦除栅132a在对应导体层104b的尖角A、B之处分别具有内凹C、D的轮廓。

在另一实施例中，栅极堆叠结构140除了包括隧穿介电层102a、导体层(浮置栅)104b、栅间介电层106a、导体层(控制栅)108a以及间隙壁120之外，在导体层108a上方还包括顶盖层112a。另外，在又一实施例中，间隙壁120与导体层108a之间还可包括衬层114。

综上所述，本发明实施例的非易失性存储器可以利用简单且易于控制的工艺来形成侧边具有尖角的包覆轮廓的浮置栅。各个浮置栅的轮廓一致性相当高，且浮置栅的尖角处具有相当高的电场强度，可以改善擦除的效率与可靠度，提升擦除的效能，而且可以增加读取电流的强度。

虽然本发明已以实施例披露如上，然其并非用以限定本发明，任何所属技术领域中普通技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视权利要求所界定为准。

Claims (20)

1.一种非易失性存储器，包括：

基底；

第一栅极堆叠结构，位于该基底上；

选择栅，位于该第一栅极堆叠结构的第一侧的该基底上；

擦除栅，位于该第一栅极堆叠结构的第二侧的该基底上；

源极区，位于该擦除栅下方的该基底中；

漏极区，位于该选择栅的一侧的该基底中；

第一介电层，位于该第一栅极堆叠结构与该擦除栅之间以及该第一栅极堆叠结构与该源极区之间；以及

第二介电层，位于该选择栅与该基底之间，

其中该第一栅极堆叠结构包括：

由下而上依序堆叠的隧穿介电层、浮置栅、栅间介电层与控制栅；以及

间隙壁，位于该控制栅以及该栅间介电层的侧壁，

其中该浮置栅与该擦除栅相邻的一侧具有尖角的包覆轮廓，该尖角凸出于该间隙壁的朝向该擦除栅的纵表面。

2.如权利要求1所述的非易失性存储器，其中该擦除栅在对应该浮置栅的该尖角之处具有内凹的轮廓。

3.如权利要求1所述的非易失性存储器，其中该第一介电层共形覆盖于该第一栅极堆叠结构的表面以及该源极区的表面上。

4.如权利要求1所述的非易失性存储器，其中该间隙壁与该浮置栅之间还包括缓冲层。

5.如权利要求1所述的非易失性存储器，其中该第一栅极堆叠结构还包括顶盖层，该顶盖层位于该控制栅上。

6.如权利要求1所述的非易失性存储器，还包括：

第二栅极堆叠结构，该第二栅极堆叠结构与该第一栅极堆叠结构具有相同的结构，共同构成栅极堆叠结构组；以及

另一漏极区，位于该第二栅极堆叠结构的一侧的该基底中。

7.一种非易失性存储器的制造方法，包括：

于基底上依序形成隧穿介电层以及图案化的第一导体层；

于该图案化的第一导体层的第一表面上依序堆叠图案化的栅间介电层与图案化的第二导体层，裸露出该图案化的第一导体层的第二表面，该第二表面与该第一表面相邻；

于该基底上覆盖保护层，仅裸露出该图案化的第一导体层的第一侧壁；

于该图案化的第一导体层的该第一侧壁形成凹口，使其具有尖角的轮廓；

于邻近该图案化的第一导体层的该第一侧壁的该基底中形成源极区；

移除该第二表面上的部分该保护层，使该图案化的第一导体层的该尖角裸露出来；以及

于该图案化的第一导体层的第二侧壁以外的该基底中形成漏极区。

8.如权利要求7所述的非易失性存储器的制造方法，其中形成该保护层的步骤包括：

于该图案化的第一导体层的该第二表面上形成缓冲层；以及

于该缓冲层上以及该图案化的第二导体层的第一侧的该基底上形成间隙壁与遮蔽层，其中该间隙壁位于该图案化的第二导体层与该遮蔽层之间。

9.如权利要求8所述的非易失性存储器的制造方法，其中移除该第二表面上的部分该保护层是移除该遮蔽层及其下方的该缓冲层，使该图案化的第一导体层的该尖角裸露出来。

10.如权利要求8所述的非易失性存储器的制造方法，其中形成该图案化的第一导体层、该图案化的栅间介电层与该图案化的第二导体层、该缓冲层、该间隙壁与该遮蔽层的步骤包括：

于该隧穿介电层上形成第一导体层，裸露出部分该隧穿介电层；

于该第一导体层上形成该图案化的栅间介电层与该图案化的第二导体层；

移除该图案化的第二导体层第一侧的部分的该第一导体层；

于该图案化的第二导体层第二侧的该第一导体层上形成缓冲材料层；

于该图案化的第二导体层的侧壁、该图案化的栅间介电层的侧壁以及该图案化的第一导体层的第二侧壁形成该间隙壁与该遮蔽层，裸露该第二侧的该缓冲材料层；以及

移除该第二侧的该遮蔽层所裸露的该缓冲材料层及其下方的该第一导体层，留下的该第一导体层为上述该图案化的第一导体层，以及留下的该缓冲材料层为上述该缓冲层。

11.如权利要求10所述的非易失性存储器的制造方法，其中该遮蔽层的形成方法包括：

于该基底上形成遮蔽材料层；

于该基底上形成第一掩模层，该第一掩模层具有开口，裸露出该第二侧的该遮蔽材料层；以及

各向异性蚀刻该开口所裸露的该遮蔽材料层，裸露出该缓冲层。

12.如权利要求11所述的非易失性存储器的制造方法，其中该遮蔽材料层的材料与该间隙壁的材料不同。

13.如权利要求11所述的非易失性存储器的制造方法，其中该遮蔽材料层的材料包括氧化硅、碳化硅、碳氮化硅、碳氧化硅、碳氮氧化硅或其组合。

14.如权利要求11所述的非易失性存储器的制造方法，其中该遮蔽材料层的材料包括以硅酸四乙酯作为反应气体所形成的氧化硅。

15.如权利要求10所述的非易失性存储器的制造方法，其中该缓冲材料层的材料包括氧化硅。

16.如权利要求10所述的非易失性存储器的制造方法，其中该缓冲材料层的形成方法包括进行热氧化工艺。

17.如权利要求7所述的非易失性存储器的制造方法，其中于该图案化的第一导体层的该第一侧壁形成该凹口的方法包括各向同性蚀刻工艺。

18.如权利要求8所述的非易失性存储器的制造方法，其中形成该漏极区之前还包括：

移除未被该图案化的该第一导体层覆盖的该隧穿介电层，裸露出该基底表面，其中该间隙壁、该图案化的第二导体层、该图案化的栅间介电层、该图案化的第一导体层以及该隧穿介电层构成第一栅极堆叠结构；

于该基底上形成第一介电层，覆盖该间隙壁与该图案化的第二导电层以及该源极区；

于该漏极区与该第一栅极堆叠结构之间的该基底上形成第二介电层；以及

于该源极区上方形成擦除栅并且于该第二介电层上形成选择栅。

19.如权利要求18所述的非易失性存储器的制造方法，其中该第一栅极堆叠结构还包括顶盖层，位于该第二导体层上。

20.如权利要求18所述的非易失性存储器的制造方法，还包括在形成该第一栅极堆叠结构时，同时于该基底上形成第二栅极堆叠结构，该第一栅极堆叠结构与该第二栅极堆叠结构构成栅极堆叠结构组，并且在形成该漏极区的同时，在该第二栅极堆叠结构的一侧形成另一漏极区。