CN102637688B - 半导体记忆装置 - Google Patents

半导体记忆装置 Download PDF

Info

Publication number
CN102637688B
CN102637688B CN201210027558.XA CN201210027558A CN102637688B CN 102637688 B CN102637688 B CN 102637688B CN 201210027558 A CN201210027558 A CN 201210027558A CN 102637688 B CN102637688 B CN 102637688B
Authority
CN
China
Prior art keywords
bit line
voltage
element blocks
transistor
game
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210027558.XA
Other languages
English (en)
Other versions
CN102637688A (zh
Inventor
鹈饲和久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of CN102637688A publication Critical patent/CN102637688A/zh
Application granted granted Critical
Publication of CN102637688B publication Critical patent/CN102637688B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/412—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using field-effect transistors only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/1201—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising I/O circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/14—Dummy cell management; Sense reference voltage generators
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/18—Peripheral circuit regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/50—Peripheral circuit region structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4099—Dummy cell treatment; Reference voltage generators

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Engineering & Computer Science (AREA)
  • Dram (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明公开一种半导体记忆装置，该半导体记忆装置包括：含有多个元素块的存储器阵列，多个元素块包括布置在存储器阵列终端部的终端部元素块；与终端部元素块相邻接设置，而实际上不被使用的至少一个虚拟块；其中，至少一个虚拟块的布局图案仅对应于多个元素块的布局图案的一部分。

Description

半导体记忆装置
技术领域
本发明涉及包含搭载存储器的LSI(大规模集成电路Large ScaleIntegrated Circuit)的半导体记忆装置的图案设计。
背景技术
图12是示出现有技术存储器阵列(Memory array)终端部之布局图案(Layout pattern)的示意图。如图12所示，对于现有技术的半导体记忆装置而言，为了在配置于存储器阵列终端部(与存储器阵列的外周部相邻的部分)的元素块A(用于形成存储单元和感测放大器等的晶体管群)与未配置于存储器阵列终端部的元素块B(与元素块A同样地用于形成存储单元和感测放大器等的晶体管群)之间，不产生掩膜图案的疏密差(进一步来讲，由此导致的特性差异)，而邻接元素块A设置有实际上不被使用的虚拟块D1和D2。
但是，上述现有技术的半导体记忆装置，由于设置有与元素块A同样尺寸的虚拟块D1和D2，因此存在存储器阵列的面积被不必要地增大的问题。尤其如图13所示，存储器阵列被分割成多个而配置的情况下，随着存储器阵列终端部的增加，虚拟块D1及D2的形成区域也随之增大，因此所述的问题变得尤为显著。
发明内容
本发明是鉴于本申请的发明人指出的上述现有技术的问题而提出的，其目的在于提供一种不会增大存储器阵列不必要的面积，且能够减小掩膜图案的疏密差所引起的特性差异的半导体记忆装置。
为了达到上述目的的本发明的半导体记忆装置，包括：含有多个元素块的存储器阵列，所述多个元素快包括布置在所述存储器阵列的终端部的终端部元素块；与所述终端部元素块相邻接设置，而实际上不被使用的至少一个虚拟块；其中，所述至少一个虚拟块的布局图案仅对应于所述多个元素块的布局图案的一部分。
并且，所述多个元素块的每一个为含有选择晶体管和电容器的存储单元，所述电容器的连接布线从所述存储器阵列的终端部铺设到相距预定距离的位置为止，所述至少一个虚拟块包含从所述存储器阵列的终端部将所述选择晶体管的栅极最多延伸至所述预定距离的位置为止的虚拟栅极。
而且，所述多个元素块的每一个为含有按格子的形状排列的六个晶体管的感测放大器或存储单元，所述至少一个虚拟块的布局图案与邻接于所述虚拟块的所述格子的一行或一列的晶体管的布局图案相对应。
另外，对于所述至少一个虚拟块而言，以所述至少一个虚拟模块与所述多个元素块之间的边界线为对称轴，按与所述多个元素块的布局图案的一部分构成线对称的关系，设计有其布局图案。
另外，所述存储器阵列被分割成多个而布置。
另外，所述多个元素块的每一个为含有按格子的形状排列的六个晶体管的感测放大器或存储单元，所述至少一个虚拟块的布局图案与邻接于所述虚拟块的所述格子的一行或一列的晶体管的栅极的布局图案相对应。
根据本发明，可以提供一种不会增大存储器阵列不必要的面积，且能够减小掩膜图案的疏密差所引起的特性差异的半导体记忆装置。
附图说明
图1为示出本发明半导体记忆装置的一实施例的方块图；
图2为示出本发明DRAM的第一构成例的电路图；
图3为用于说明数据“1”的写入动作的时序图；
图4为用于说明数据“0”的写入动作的时序图；
图5为用于说明数据“0”的读取动作的时序图；
图6为用于说明数据“1”的读取动作的时序图；
图7为DRAM的存储单元BLCELL的布局图案；
图8为6T-SRAM的存储单元的布局图案；
图9为示出DRAM的第二构成例的电路图；
图10为示出6T-SRAM的一构成例的电路图；
图11为示出存储器阵列终端部的布局图案的示意图；
图12为示出存储器阵列终端部的现有技术布局图案的示意图；
图13为示出存储器阵列被分割成多个而配置时情形的示意图；
图14为本地感测放大器BLSA的布局图案。
具体实施方式
现参照附图描述各种实施例，其中，在整个附图中，相同的符号用于指示相同的元素。在下面的描述中，为了解释的目的，阐述了多个特定细节，以便透彻理解一个或多个实施例。然而，明显的是，在没有这些特定细节的情况下也可以实现这些实施例。在其他情况下，以框图形式示出已知结构和设备，有助于一个或多个实施例的描述。
【方块图】
图1是示出本发明半导体记忆装置的一实施例的方块图。本实施例的半导体记忆装置包含存储器阵列10、周边电路20、存储控制器30、测试电路40以及多路复用器50。
存储器阵列10包括以阵列状排列的多个存储单元CELL和感测放大器SA。存储单元可以采用DRAM(Dynamic RAM)以及6T-SRAM形式。
周边电路20，基于从存储控制器30和测试电路40经由多路复用器50所输入的地址信号ADDR、时钟信号CLK、数据信号DATA以及读取/写入选择信号R/W，进行存储器阵列10的访问控制及输出信号Q的输出控制。在此，周边电路20包括用于产生存储器陈列10的读取/写入动作所必须的各种驱动信号的驱动器和时序控制部。
存储控制器30，基于设在半导体记忆装置1外部的主机装置(CPU：Central Processing Unit等)的指示，生成地址信号ADDR、时钟信号CLK、数据信号DATA以及读取/写入选择信号R/W，并将这些信号经由多路复用器50输出到周边电路20，同时将从周边电路20经由多路复用器50所输入的输出信号Q传送至主机装置。
测试电路40，基于来自设在半导体记忆装置1外部的测试装置的指示，生成测试用地址信号ADDR、时钟信号CLK、数据信号DATA以及读取/写入选择信号R/W用于测试，并将这些信号经由多路复用器50输出到周边电路20，同时将从周边电路20经由多路复用器50所输入的输出信号Q传送至测试装置。
多路复用器50，基于从半导体记忆装置1的外部所输入的测试激活(Testenable)信号，决定是否将存储控制器30与测试电路40中的一个连接到周边电路20。
【DRAM】
图2是示出根据一个实施例的DRAM的电路图。在图2，DRAM对应于存储单元CELL，所述存储单元CELL包括：DRAM型的存储单元BLCELL<k＝0，1，…>；以及6T-SRAM型的本地感测放大器BLSA。
存储单元BLCELL<k>包括：选择晶体管PG<k>(P通道型金氧半场效应晶体管(MOSFET；Metal Oxide Semiconductor Field Effect Transistor)；和电容器C<k>(P通道型金氧半场效应晶体管的栅电容器)。电容器C<k>的第一端(感测节点sn)，经由选择晶体管PG<k>，与第一局部位线(Local bit line)b1或第二局部位线b1b相连。电容器C<k>的第二端(晶体管的栅极)与基准电压VBBS的接通端相连。选择晶体管PG<k>的栅极与字线WL<k>相连。
在图2，本地感测放大器BLSA包括：P通道型金氧半场效应晶体管P1和P2；以及N通道型金氧半场效应晶体管N1～N6。晶体管P1和P2的源极(source)都与信号线phi_rst相连，phi_rst对应于PMOS驱动信号线。晶体管N1和N2的源极都与信号线phi_sb相连，phi_sb对应于NMOS驱动信号线。
晶体管P1的漏极(drain)和晶体管N1的漏极在连接节点a相连。连接节点a与第一局部位线b1相连。连接节点a经由晶体管N3与第一全局位线gb1相连。连接节点a经由晶体管N5与信号线phi_sb相连。连接节点a分别与晶体管P2和N2的栅极相连。晶体管N3的栅极与信号线cs(单元选择信号线)相连。晶体管N5的栅极与信号线eq相连，eq对应于第一局部位线b1及第二局部位线b1b的预充电(Pre-charge)/补偿(Equalize)用信号线。
晶体管P2的漏极和晶体管N2的漏极在连接节点b相连。连接节点b与第二局部位线b1b相连。连接节点b经由晶体管N4与第二全局位线b1b相连。连接节点b经由晶体管N6与信号线phi_sb相连。连接节点b分别与晶体管P1和N1的栅极相连。晶体管N4的栅极与信号线cs相连。晶体管N6的栅极与信号线eq相连。
参考图2，本地感测放大器BLSA，对存储单元BLCELL的微弱输出信号(分别体现在第一局部位线b1及第二局部位线b1b上的电压信号)进行放大而输出到第一全局位线gb1及第二全局位线gb1b。而且，本地感测放大器BLSA执行对存储单元BLCELL<k>的数据写入和刷新(refresh)。
另外，虽然图2中的第一局部位线b1和第二局部位线b1b上，各自分别连接有一个存储单元BLCELL，但实际上，第一局部位线b1和第二局部位线b1b上各自分别连接有多个存储单元BLCELL。
另外，虽然图2中的第一全局位线gb1与第二全局位线gb1b之间，仅连接有一个存储单元CELL，但实际上，第一全局位线gb1与第二全局位线gb1b之间，连接有多个存储单元CELL。
【数据“1”的写入动作】
图3是用于说明数据“1”的写入动作的时序图，从上到下依次示出了第一局部位线b1/第二局部位线b1b、信号线eq、信号线phi_rst、信号线phi_sb、信号线cs、第一全局位线gb1/第二全局位线gb1b、感测节点sn的电压波形。
首先，说明有关图3中电压的符号。VDD、VSS、VCCB、VCCHI以及VCCHO分别表示电源电压、接地电压、接通到信号线eq的高电平(HL)电压、用于局部位线的预充电平电压以及用于全局位线的预充电平电压。在此，电源电压可以为1.2V，接地电压为0V，高电平电压可以为1.6V。用于局部位线的预充电平电压可以为0.73V。用于全局位线的预充电平电压可以为0.71V。ΔV是|b1-b1b|。
接着，说明有关图3中时间的符号。tCYC_BL是读取/写入动作的驱动周期。teq_phi1是从信号线eq的电压下降为低电平开始至信号线phi_rst/phi_sb的电压转换为高电平/低电平为止的时间。trd是从信号线phi_rst/phi_sb的电压转换为高电平/低电平开始至第一局部位线b1/第二局部位线b1b的电压稳定为止的时间。tphi_cs是信号线phi_rst/phi_sb的电压转换为高电平/低电平开始至信号线cs的电压上升为高电平为止的时间。twd是信号线cs的电压上升为高电平开始至感测节点sn的电压稳定为止的时间。tcs_eq是信号线cs的电压下降为低电平开始至信号线eq的电压上升为高电平为止的时间。teq_phi2是信号线eq的电压上升为高电平开始至信号线phi_rst/phi_sb的电压转换为低电平/高电平为止的时间。tPRE是信号线eq的电压上升为高电平开始至第一局部位线b1/第二局部位线b1b的电压被预充电为止的时间。
以下，参照图3说明向已经记录有数据“0”的存储单元BLCELL<0>重写(Overwrite)数据“1”时的动作。信号线eq的电压处于高电平的期间，由于晶体管N5及N6都处在接通(on)状态，因此第一局部位线b1和第二局部位线b1b均与信号线phi_sb导通而各自接通预定的充电电压VCCHI。
之后，若字线WL<0>变为低电平，则选择晶体管PG<0>被接通(on)，因此电容器C<0>的感测节点sn与第一局部位线b1导通。并且，若信号线eq从高电平降低为低电平，则晶体管N5及N6都变为断开(off)，因此第一局部位线b1和第二局部位线b1b从信号线phi_sb分离而变为浮动(F1oating)状态。
此时，向电容器C<0>的感测节点sn提供相当于数据“0”的低电压VL。在此，低电压可以为200mV。从而，根据电容器C<0>与第一局部位线b1的容量分割，在第一局部位线b1产生电压降(ΔV)，在电容器C<0>的感测节点sn产生电压升。一方面，第二局部位线b1b的电压维持在充电电压VCCHI。
之后，当信号线phi_rst从低电平上升到高电平，信号线phi_sb从高电平下降到低电平时，本地感测放大器BLSA进入动作状态。其结果，第一局部位线b1的电压下降至接地电压VSS，第二局部位线b1b的电压升高至电源电压VDD。即，通过本地感测放大器BLSA，第一局部位线b1与第二局部位线b1b的电压差从ΔV增大到VDD-VSS。此时，电容器C<0>的感测节点sn返回到相当于数据“0”的低电压VL。并且，在本地感测放大器BLSA进入动作状态之前，为了准备数据“1”的写入动作，第一全局位线gb1及第二全局位线gb1b，各自成为高电平/低电平。
之后，当信号线cs从低电平上升到高电平时，由于晶体管N3及N4都变为接通(on)状态，因此第一局部位线b1与第一全局位线gb1之间，以及第二局部位线b1b与第二全局位线gb1b之间相互导通。其结果，第一局部位线b1的电压从接地电压VSS上升到电源电压VDD，第二局部位线b1b的电压从电源电压VDD下降到接地电压VSS。此时，在电容器C<0>的感测节点可以蓄存相当于数据“1”的接近VDD的高电压VH。
之后，当信号线cs从高电平下降到低电平时，由于晶体管N3及N4都变为断开(off)状态，因此第一局部位线b1与第一全局位线gb1之间，以及第二局部位线b1b与第二全局位线gb1b之间相互断开。并且，当信号线phi_rst/phi_sb各自变换为低电平/高电平时，本地感测放大器BLSA进入非动作状态。而且，当信号线eq从低电平上升到高电平时，由于晶体管N5及N6都变为接通(on)状态，因此第一局部位线b1和第二局部位线b1b均与信号线phi_sb导通而各自被接通预定的预充电电压VCCHI。另外，为了准备上述的预充电动作，第一全局位线gb1及第二全局位线gb1b，均变为高电平。
通过如上的一系列动作，可以向已经记录有数据“0”的存储单元BLCELL<0>重写数据“1”。另外，在上述说明中，例举说明了作为数据“1”的记录对象，选择了存储单元BLCELL<0>时的情形，但即使通过选择其他的存储单元BLCELL<k>来记录数据“1”，其基本动作与上述说明相同，只要根据需要适当逆转第一局部位线b1与第二局部位线b1b的关系，以及第一全局位线gb1与第二全局位线gb1b的关系即可。
【数据“0”的写入动作】
图4是用于说明数据“0”的写入动作的时序图，从上到下依次示出了第一局部位线b1/第二局部位线b1b、信号线eq、信号线phi_rst、信号线phi_sb、信号线cs、第一全局位线gb1/第二全局位线gb1b、感测节点sn的电压波形。另外，图4中有关电压的符号及有关时间的符号与图3相同，因此省略详细说明。
以下，参照图4说明向已经记录有数据“1”的存储单元BLCELL<0>重写数据“0”时的动作。信号线eq的电压处于高电平的期间，由于晶体管N5及N6都处在接通(on)状态，因此第一局部位线b1和第二局部位线b1b均与信号线phi_sb导通而各自接通预定的充电电压VCCHI。
之后，若字线WL<0>变为低电平，则选择晶体管PG<0>被接通(on)，因此电容器C<0>的感测节点sn与第一局部位线b1导通。并且，若信号线eq从高电平降低为低电平，则晶体管N5及N6都变为断开(off)，因此第一局部位线b1和第二局部位线b1b从信号线phi_sb分离而变为浮动(Floating)状态。
此时，向电容器C<0>的感测节点sn提供相当于数据“1”的接近VDD的高电压VH。从而，根据电容器C<0>与第一局部位线b1的容量分割，在第一局部位线b1产生电压升(ΔV)，在电容器C<0>的感测节点sn产生电压降。一方面，第二局部位线b1b的电压维持在充电电压VCCHI。
之后，当信号线phi_rst从低电平上升到高电平，信号线phi_sb从高电平下降到低电平时，本地感测放大器BLSA进入动作状态。其结果，第一局部位线b1的电压上升到电源电压VDD，第二局部位线b1b的电压下降到接地电压VSS。即，通过本地感测放大器BLSA，第一局部位线b1与第二局部位线b1b的电压差从ΔV增大到VDD-VSS。此时，电容器C<0>的感测节点sn返回到相当于数据“1”的高电压VH。并且，在本地感测放大器BLSA进入动作状态之前，为了准备数据“0”的写入动作，第一全局位线gb1及第二全局位线gb1b，各自成为低电平/高电平。
之后，当信号线cs从低电平上升到高电平时，由于晶体管N3及N4都变为接通(on)状态，因此第一局部位线b1与第一全局位线gb1之间，以及第二局部位线b1b与第二全局位线gb1b之间相互导通。其结果，第一局部位线b1的电压从电源电压VDD下降到接地电压VSS，第二局部位线b1b的电压从接地电压VSS上升到电源电压VDD。此时，在电容器C<0>的感测节点可以蓄存相当于数据“0”的低电压VL。低电压VL可以为200mV。
之后，当信号线cs从高电平下降到低电平时，由于晶体管N3及N4都变为断开(off)状态，因此第一局部位线b1与第一全局位线gb1之间，以及第二局部位线b1b与第二全局位线gb1b之间相互断开。并且，当信号线phi_rst/phi_sb各自变换为低电平/高电平时，本地感测放大器BLSA进入非动作状态。而且，当信号线eq从低电平上升到高电平时，由于晶体管N5及N6都变为接通(on)状态，因此第一局部位线b1和第二局部位线b1b均与信号线phi_sb导通而各自被接通预定的预充电电压VCCHI。另外，为了准备上述的预充电动作，第一全局位线gb1及第二全局位线gb1b，均变为高电平。
通过如上的一系列动作，可以向已经记录有数据“1”的存储单元BLCELL<0>重写数据“0”。另外，在上述说明中，例举说明了作为数据“0”的记录对象，选择了存储单元BLCELL<0>时的情形，但即使通过选择其他的存储单元BLCELL<k>来记录数据“0”，其基本动作与上述说明相同，只要根据需要适当逆转第一局部位线b1与第二局部位线b1b的关系，以及第一全局位线gb1与第二全局位线gb1b的关系即可。
【数据“0”的读取动作】
图5是用于说明数据“0”的读取动作的时序图，从上到下依次示出了第一局部位线b1/第二局部位线b1b、信号线eq、信号线phi_rst、信号线phi_sb、信号线cs、第一全局位线gb1/第二全局位线gb1b、感测节点sn的电压波形。另外，在图5中，对于有关电压的符号及有关时间的符号而言，除ΔVgb1和trgd以外，与前述图3及图4相同，因此省略相同符号详细说明。ΔVgb1是|gb1-gb1b|。trgd是从信号线cs上升至高电平开始ΔVgb1达到120mV为止的时间。
参照图5说明从存储单元BLCELL<0>读取数据“0”时的动作。信号线eq的电压处于高电平的期间，由于晶体管N5及N6都处在接通(on)状态，因此第一局部位线b1和第二局部位线b1b均与信号线phi_sb导通而各自接通预定的充电电压VCCHI。
之后，若字线WL<0>变为低电平，则选择晶体管PG<0>被接通(on)，因此电容器C<0>的感测节点sn与第一局部位线b1导通。并且，若信号线eq从高电平降低为低电平，则晶体管N5及N6都变为断开(off)，因此第一局部位线b1和第二局部位线b1b从信号线phi_sb分离而变为浮动(Floating)状态。
此时，向电容器C<0>的感测节点sn提供相当于数据“0”的低电压VL。低电压VL可以为200mV。从而，根据电容器C<0>与第一局部位线b1的容量分割，在第一局部位线b1产生电压降(ΔV)，在电容器C<0>的感测节点sn产生电压升。一方面，第二局部位线b1b的电压维持在充电电压VCCHI。
之后，当信号线phi_rst从低电平上升到高电平，信号线phi_sb从高电平下降到低电平时，本地感测放大器BLSA进入动作状态。其结果，第一局部位线b1的电压下降至接地电压VSS，第二局部位线b1b的电压升高至电源电压VDD。即，通过本地感测放大器BLSA，第一局部位线b1与第二局部位线b1b的电压差从ΔV增大到VDD-VSS。此时，电容器C<0>的感测节点sn返回到相当于数据“0”的低电压VL。并且，为了准备数据的读取动作，第一全局位线gb1及第二全局位线gb1b，均维持高电平。
之后，当信号线cs从低电平上升到高电平时，由于晶体管N3及N4都变为接通(on)状态，因此第一局部位线b1与第一全局位线gb1之间，以及第二局部位线b1b与第二全局位线gb1b之间相互导通。其结果，第一全局位线gb1的电压从电源电压VDD下降ΔVgb1。一方面，第二全局位线gb1b的电压维持在电源电压VDD。从而，在感测放大器SA，判断为第一全局位线gb1的电压低于第二全局位线gb1b的电压，以此从存储单元BLCELL<0>读取数据“0”。
之后，当信号线cs从高电平下降到低电平时，由于晶体管N3及N4都变为断开(off)状态，因此第一局部位线b1与第一全局位线gb1之间，以及第二局部位线b1b与第二全局位线gb1b之间相互断开。并且，当信号线phi_rst/phi_sb各自变换为低电平/高电平时，本地感测放大器BLSA进入非动作状态。而且，当信号线eq从低电平上升到高电平时，由于晶体管N5及N6都变为接通(on)状态，因此第一局部位线b1和第二局部位线b1b均与信号线phi_sb导通而各自被接通预定的预充电电压VCCHI。另外，为了准备上述的预充电动作，第一全局位线gb1及第二全局位线gb1b，均变为高电平。
通过如上的一系列动作，可以从存储单元BLCELL<0>读取数据“0”。另外，在上述说明中，例举说明了作为数据“0”的读取对象，选择了存储单元BLCELL<0>时的情形，但即使通过选择其他的存储单元BLCELL<k>来读取数据，其基本动作与上述说明相同，只要根据需要适当逆转第一局部位线b1与第二局部位线b1b的关系，以及第一全局位线gb1与第二全局位线gb1b的关系即可。
【数据“1”的读取动作】
图6是用于说明数据“1”的读取动作的时序图，从上到下依次示出了第一局部位线b1/第二局部位线b1b、信号线eq、信号线phi_rst、信号线phi_sb、信号线cs、第一全局位线gb1/第二全局位线gb1b、感测节点sn的电压波形。另外，在图6中，有关电压的符号及有关时间的符号与图5相同，因此省略详细说明。
参照图6说明从存储单元BLCELL<0>读取数据“1”时的动作。信号线eq的电压处于高电平的期间，由于晶体管N5及N6都处在接通(on)状态，因此第一局部位线b1和第二局部位线b1b均与信号线phi_sb导通而各自接通预定的充电电压VCCHI。
之后，若字线WL<0>变为低电平，则选择晶体管PG<0>被接通(on)，因此电容器C<0>的感测节点sn与第一局部位线b1导通。并且，若信号线eq从高电平降低为低电平，则晶体管N5及N6都变为断开(off)，因此第一局部位线b1和第二局部位线b1b从信号线phi_sb分离而变为浮动状态。
此时，向电容器C<0>的感测节点sn提供相当于数据“1”的接近VDD的高电压VH。从而，根据电容器C<0>与第一局部位线b1的容量分割，在第一局部位线b1产生电压升(ΔV)，在电容器C<0>的感测节点sn产生电压降。一方面，第二局部位线b1b的电压维持在充电电压VCCHI。
之后，当信号线phi_rst从低电平上升到高电平，信号线phi_sb从高电平下降到低电平时，本地感测放大器BLSA进入动作状态。其结果，第一局部位线b1的电压上升至电源电压VDD，第二局部位线b1b的电压下降至接地电压VSS。即，通过本地感测放大器BLSA，第一局部位线b1与第二局部位线b1b的电压差从ΔV增大到VDD-VSS。此时，电容器C<0>的感测节点sn返回到相当于数据“1”的高电压VH。并且，为了数据的读取动作，第一全局位线gb1及第二全局位线gb1b，均维持高电平。
之后，当信号线cs从低电平上升到高电平时，由于晶体管N3及N4都变为接通(on)状态，因此第一局部位线b1与第一全局位线gb1之间，以及第二局部位线b1b与第二全局位线gb1b之间相互导通。其结果，第二全局位线gb1b的电压从电源电压VDD下降ΔVgb1。一方面，第一全局位线gb1的电压维持在电源电压VDD。从而，在感测放大器SA，判断为第一全局位线gb1的电压高于第二全局位线gb1b的电压，以此从存储单元BLCELL<0>读取数据“1”。
之后，当信号线cs从高电平下降到低电平时，由于晶体管N3及N4都变为断开(off)状态，因此第一局部位线b1与第一全局位线gb1之间，以及第二局部位线b1b与第二全局位线gb1b之间相互断开。并且，当信号线phi_rst/phi_sb各自变换为低电平/高电平时，本地感测放大器BLSA进入非动作状态。而且，当信号线eq从低电平上升到高电平时，由于晶体管N5及N6都变为接通(on)状态，因此第一局部位线b1和第二局部位线b1b均与信号线phi_sb导通而各自被接通预定的预充电电压VCCHI。另外，为了准备上述的预充电动作，第一全局位线gb1及第二全局位线gb1b，均变为高电平。
通过如上的一系列动作，可以从存储单元BLCELL<0>读取数据“1”。另外，在上述说明中，例举说明了作为数据“1”的读取对象，选择了存储单元BLCELL<0>时的情形，但即使通过选择其他的存储单元BLCELL<k>来读取数据，其基本动作与上述说明相同，只要根据需要适当逆转第一局部位线b1与第二局部位线b1b的关系，以及第一全局位线gb1与第二全局位线gb1b的关系即可。
【布局图案】
图7是存储单元BLCELL的布局图案。如前述的图2所示，存储单元BLCELL包括选择晶体管PG和电容器C。图7中，符号X表示选择晶体管PG的栅极，符号Y表示半导体基板上形成的活性(Active)区域。并且，符号Z表示用于向电容器C接通基准电压VBBS的接触布线。另外，对于接通基准电压VBBS的接触处而言，为了尽可能稳定地形成该接触处，置于存储器阵列的终端部的外侧。从而，连接布线Z一直铺设到从存储器阵列的终端部开始预定距离d的位置为止。并且，选择晶体管PG的栅极X设置为与接触布线Z平行。
另外，对于半导体记忆装置1，为了在设置于存储器阵列的终端部(与存储器阵列的外周部相邻的部分)的存储单元BLCELL(A)与并非设置于存储器阵列的终端部的存储单元BLCELL(B)之间，不产生掩膜图案的疏密差(进一步来讲，由此导致的特性差异)，而与存储单元BLCELL(A)相邻接设置有实际上不被使用的虚拟块DUMMY。
在此，所述的虚拟块DUMMY包含：从存储器阵列的终端部仅将选择晶体管PG的栅极G最多延伸至预定的距离d的位置为止的虚拟栅极DG。如此，通过利用电容器C的接触布线Z之间的空间来设置仅延伸选择晶体管PG的栅极G的虚拟栅极DG，由此无需增加存储器阵列的面积，也能够降低掩膜图案的疏密差，因此可以提高半导体记忆装置1的动作速率和产量。
通过设置虚拟块DUMMY，可以降低例如图2所示选择晶体管PG<0>、PG<1>的特性差异，以及提高各阈值电压的精度。由此，可以防止不必要地增大图3中表示在感测节点sn的电压波形上的低电压VL与接地电压VSS的电压差，以及可以稳定地获得使得DRAM动作的充分的ΔV。
另外，上述的布局图案不仅适用于图2的第一构成例DRAM的存储单元BLCELL，而且还适用于图9的第二构成例DRAM的存储单元CELL。
图14是本地感测放大器BLSA的布局图案。如前述的图2所示，本地感测放大器BLSA含有八个晶体管P1、P2、N1～N6。
并且，对于半导体记忆装置1，为了在设置于存储器阵列的终端部(与存储器阵列的外周部相邻的部分)的本地感测放大器BLSA(A)与并非设置于存储器阵列的终端部的本地感测放大器BLSA(B)之间，不产生掩膜图案的疏密差(进一步来讲，由此导致的特性差异)，而与本地感测放大器BLSA(A)相邻接设置有实际上不被使用的虚拟块DUMMY。
在此，所述的虚拟块DUMMY以与本地感测放大器BLSA(A)的边界线为对称轴，按照与本地感测放大器BLSA(A)的布局图案的一部分构成线对称的关系设有其布局图案。具体地，所述的虚拟块DUMMY被配置为：在用于形成本地感测放大器BLSA(A)的八个晶体管之中，仅使得一行或一列的晶体管(图14中为晶体管N3、N4、N6)的栅极呈镜子状。上述结构可以抑制增大存储器阵列的面积的同时，能够降低掩膜图案的疏密差，因此能够提高半导体记忆装置1的动作速度和产量。
通过设置虚拟块DUMMY，可以降低例如图2所示晶体管P1、P2、N1、N2、N5、N6的特性差异。而且，通过降低晶体管P1、P2、N1、N2的特性差异，可以防止图3中的参照符号trd所表示的时间不必要地变长。并且，通过降低晶体管N5、N6的特性差异，可以防止图3中的参照符号tPRE所表示的时间不必要地变长。
图8是6T-SRAM的存储单元的布局图案。还如图10所示，6T-SRAM的存储单元CELL含有六个晶体管P1、P2、N1～N4。而且如图8所示，这些晶体管以格子状(2行×3列)排列。
并且，对于半导体记忆装置1，为了在设置于存储器阵列的终端部(与存储器阵列的外周部相邻的部分)的存储单元CELL(A)与并非设置于存储器阵列的终端部的存储单元CELL(B)之间，不产生掩膜图案的疏密差(进一步来讲，由此导致的特性差异)，而与存储单元CELL(A)相邻接设置有实际上不被使用的虚拟块DUMMY。
在此，所述的虚拟块DUMMY以与存储单元CELL(A)的边界线为对称轴，按照与存储单元CELL(A)的布局图案的一部分构成线对称的关系设有其布局图案。具体地，所述的虚拟块DUMMY被配置为：在用于形成存储单元CELL(A)的六个晶体管之中，仅使得一行或一列的晶体管呈镜子状。与设置了具有相同于存储单元CELL(A)的尺寸的虚拟块的现有构成相比，上述构成可以抑制增大存储器阵列的面积的同时，能够降低掩膜图案的疏密差，因此能够提高半导体记忆装置1的动作速度和产量。
图11是示出存储器阵列终端部的布局图案的示意图。如图11所示，半导体记忆装置1包括：含有多个元素块A及B的存储器阵列；与元素块A相邻设置的虚拟块D1及D2。这些虚拟块D1及D2布置在存储器阵列的终端部，且实际不被使用的虚拟块D1及D2。而虚拟块D1及D2的布局图案仅为元素块A之布局图案的一部分。通过这种结构，可以无需增大存储器阵列的面积的同时，能够降低掩膜图案的疏密差所导致的特性差异。
尤其，如图13所示，在存储器阵列被分割成多个而布置情况下，由于随着存储器阵列的终端部的增加，虚拟块D1及D2的形成区域也随之增大，因此可显著体现本发明的缩小存储器阵列面积的效果。
根据本发明的一些实施例，可以提供一种能够减小由于掩膜图案的疏密差导致的特性差异而不增加存储器阵列的不必要的面积的半导体记忆装置。
本发明作为无需增大包含在半导体记忆装置(包含搭载了存储器的LSI)中的存储器阵列的不必要的面积，而且能够降低掩膜图案的疏密差所导致的特性差异的技术，可以被广泛应用。
尽管已经描述了特定实施例，但是这些仅通过示例方式呈现，并且不限制本发明的范围。的确，在此描述的新方法和装置能够以多种不同形式体现出来；此外，在不脱离本发明的精神的情况下，可以在在此描述的实施例中进行各种省略、替换和改变。所附权利要求及其等同物意在覆盖落入本发明的范围和精神内的这些形式或修改。

Claims (5)

1.一种半导体记忆装置，其特征在于包括：
含有多个元素块的存储器阵列,所述多个元素块包括布置在所述存储器阵列终端部的终端部元素块；
与所述终端部元素块相邻接设置，而实际上不被使用的至少一个虚拟块；
其中，所述至少一个虚拟块的布局图案仅对应于所述终端部元素块的布局图案的一部分，使得形成所述至少一个虚拟块的虚拟块形成区域围绕所述存储器阵列，
所述多个元素块的每一个包括含有选择晶体管和电容器的存储单元，
所述电容器的接触布线，从所述存储器阵列的终端部铺设到相距预定距离的位置为止，
所述至少一个虚拟块，包含从所述存储器阵列的终端部将所述选择晶体管的栅极最多延伸至所述预定距离的位置为止的虚拟栅极。
2.根据权利要求1所述的半导体记忆装置，其特征在于所述多个元素块的每一个包括含有按格子的形状排列的六个晶体管的感测放大器或存储单元，
所述至少一个虚拟块的布局图案与邻接于所述虚拟块的所述格子的一行或一列的晶体管的布局图案相对应。
3.根据权利要求2所述的半导体记忆装置，其特征在于所述至少一个虚拟块，以所述至少一个虚拟模块与所述多个元素块之间的边界线为对称轴，按与所述多个元素块的布局图案的一部分构成线对称的关系，设计有布局图案。
4.根据权利要求1所述的半导体记忆装置，其特征在于所述存储器阵列被分割成多个而布置。
5.根据权利要求1所述的半导体记忆装置，其特征在于所述多个元素块的每一个包括含有按格子的形状排列的六个晶体管的感测放大器或存储单元，
所述至少一个虚拟块的布局图案与邻接于所述虚拟块的所述格子的一行或一列的晶体管的栅极的布局图案相对应。
CN201210027558.XA 2011-02-08 2012-02-08 半导体记忆装置 Active CN102637688B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011024857A JP2012164864A (ja) 2011-02-08 2011-02-08 半導体記憶装置
JP2011-024857 2011-02-08

Publications (2)

Publication Number Publication Date
CN102637688A CN102637688A (zh) 2012-08-15
CN102637688B true CN102637688B (zh) 2016-08-31

Family

ID=46600544

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210027558.XA Active CN102637688B (zh) 2011-02-08 2012-02-08 半导体记忆装置

Country Status (4)

Country Link
US (2) US9001562B2 (zh)
JP (1) JP2012164864A (zh)
KR (1) KR20120090867A (zh)
CN (1) CN102637688B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150002129A (ko) * 2013-06-28 2015-01-07 에스케이하이닉스 주식회사 반도체 장치, 그를 포함하는 반도체 시스템 및 그 반도체 시스템의 테스트 방법
TWI699781B (zh) * 2016-12-28 2020-07-21 聯華電子股份有限公司 靜態隨機存取記憶元件
US10559352B2 (en) * 2018-01-05 2020-02-11 Qualcomm Incorporated Bitline-driven sense amplifier clocking scheme
KR102461751B1 (ko) 2018-07-31 2022-11-02 에스케이하이닉스 주식회사 메모리 장치 및 이의 동작 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1615527A (zh) * 2002-02-20 2005-05-11 株式会社瑞萨科技 半导体集成电路
CN101207129A (zh) * 2006-12-21 2008-06-25 松下电器产业株式会社 半导体存储装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3098786B2 (ja) * 1991-04-05 2000-10-16 株式会社日立製作所 半導体集積回路装置
US6480407B1 (en) * 1995-08-25 2002-11-12 Micron Technology, Inc. Reduced area sense amplifier isolation layout in a dynamic RAM architecture
KR100197576B1 (ko) * 1996-10-31 1999-06-15 윤종용 서브 더미 비트라인 및 서브 더미 워드라인을 가지는반도체 메모리 장치
JP2001068635A (ja) 1999-08-27 2001-03-16 Mitsubishi Electric Corp 半導体装置
JP2003110033A (ja) * 2001-07-24 2003-04-11 Mitsubishi Electric Corp 半導体記憶装置
JP3922712B2 (ja) 2003-09-26 2007-05-30 松下電器産業株式会社 半導体装置
JP5083309B2 (ja) * 2007-03-19 2012-11-28 富士通セミコンダクター株式会社 半導体メモリ
JP2009065035A (ja) * 2007-09-07 2009-03-26 Nec Electronics Corp 半導体装置
JP5700907B2 (ja) * 2008-06-26 2015-04-15 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体記憶装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1615527A (zh) * 2002-02-20 2005-05-11 株式会社瑞萨科技 半导体集成电路
CN101207129A (zh) * 2006-12-21 2008-06-25 松下电器产业株式会社 半导体存储装置

Also Published As

Publication number Publication date
US20120201071A1 (en) 2012-08-09
US9741397B2 (en) 2017-08-22
CN102637688A (zh) 2012-08-15
KR20120090867A (ko) 2012-08-17
JP2012164864A (ja) 2012-08-30
US9001562B2 (en) 2015-04-07
US20150170713A1 (en) 2015-06-18

Similar Documents

Publication Publication Date Title
US11621258B2 (en) Memory circuit and method of operating same
US8009459B2 (en) Circuit for high speed dynamic memory
TWI447729B (zh) 靜態隨機存取記憶體以及靜態隨機存取記憶體方法
JP5328386B2 (ja) 半導体集積回路装置およびその動作方法
CN104952482A (zh) 半导体存储器件
CN104599700B (zh) 高密度存储器结构
US7701794B2 (en) Semiconductor memory device
US8520449B2 (en) Semiconductor device and control method thereof
EP1241676B1 (en) Pseudo differential sensing method and apparatus for dram cell
US9881655B2 (en) Memory circuit having data lines selectively coupled to a sense amplifier and method for operating the same
CN102637688B (zh) 半导体记忆装置
KR100215602B1 (ko) 반도체 기억장치
US20140293720A1 (en) Digit line equilibration using access devices at the edge of sub-arrays
USRE46202E1 (en) Semiconductor memory device of open bit line type
CN109390005A (zh) 半导体存储器件
US6574128B1 (en) Mid array isolate circuit layout
JPS61158095A (ja) ダイナミツク型メモリのビツト線プリチヤ−ジ回路
US8737118B2 (en) Semiconductor memory device and test method therefor
US20190189197A1 (en) Semiconductor memory device
KR100206917B1 (ko) 메모리 셀의 양방향성 글로벌 비트라인 센싱회로
JP3557175B2 (ja) 半導体記憶装置
JPH023146A (ja) 半導体記憶装置
JPH09199682A (ja) ダイナミック型記憶装置及びその駆動方法
WO2012117524A1 (ja) メモリ回路
JPS6049999B2 (ja) 半導体記憶装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant