CN102629594A - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN102629594A
CN102629594A CN2011102732316A CN201110273231A CN102629594A CN 102629594 A CN102629594 A CN 102629594A CN 2011102732316 A CN2011102732316 A CN 2011102732316A CN 201110273231 A CN201110273231 A CN 201110273231A CN 102629594 A CN102629594 A CN 102629594A
Authority
CN
China
Prior art keywords
mentioned
semiconductor wafer
cutting groove
bond layer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011102732316A
Other languages
English (en)
Other versions
CN102629594B (zh
Inventor
芳村淳
岩见文宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japanese Businessman Panjaya Co ltd
Kioxia Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN102629594A publication Critical patent/CN102629594A/zh
Application granted granted Critical
Publication of CN102629594B publication Critical patent/CN102629594B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/743—Apparatus for manufacturing layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L2224/743—Apparatus for manufacturing layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10158—Shape being other than a cuboid at the passive surface

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Dicing (AREA)
  • Die Bonding (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

在一个实施方式中，在通过在第一面粘贴的表面保护膜维持晶片形状的半导体晶片涂覆液状粘接剂，形成粘接剂层。在半导体晶片的第二面粘贴具有粘接层的支持片。在剥离表面保护膜之后，拉伸支持片，分断包括在切割槽内填充的粘接剂的粘接剂层。维持支持片的拉伸状态并洗涤。在洗涤前，选择地降低粘接层的与切割槽相对应的部分的粘接力。

Description

半导体装置及其制造方法
相关申请的交叉引用
本申请基于和要求享受2011年2月4日递交的日本专利申请No.2011-022621的优先权的利益；其全部内容以引用方式并入。
技术领域
概括地说，这里所述的实施例涉及半导体装置及其制造方法。
背景技术
半导体装置(半导体芯片)的制造工序大致分为：在半导体晶片的表面按照芯片区域形成具有半导体电路和布线层等的半导体元件部的工序，和按照芯片区域(芯片形状)切断半导体晶片的工序(单片化工序)。作为在加工半导体晶片时兼有晶片的薄厚化和芯片的单片化的加工工序，适用称为先切割(Dicing Before Grinding：先切割后研磨)的工序。先切割工序中，首先从在半导体晶片形成有半导体元件部的表面侧形成比晶片厚度浅、比芯片完成厚度深的槽。接着，在半导体晶片表面粘贴保护膜之后，研磨半导体晶片的背面，将半导体晶片单片化为各芯片。
然后，在用表面保护膜维持整体形状的半导体晶片的背面，粘贴片状的粘接剂膜和支持膜。粘接剂膜因为作为各芯片的粘接剂层发挥功能，所以按照各芯片形状被切断(单片化)。粘接剂膜例如在剥离了表面保护膜之后，从半导体晶片表面侧沿着切割槽照射激光，由此被切断。还提出了如下方法：通过在水平方向拉伸粘贴有半导体晶片的支持膜，选择地对在芯片间存在的粘接剂膜重整，切断粘接剂膜。
关于用激光切断粘接剂膜的方法，因为在重复半导体晶片的粘贴中芯片的排列性容易下降，所以粘接剂膜的切断速度下降，切断工时容易增大。并且，存在用激光切断粘接剂膜时产生的碎屑污染半导体芯片的可能。关于选择地重整粘接剂膜的方法，重整需要的成本容易增大切断成本，根据重整方法存在不能充分地提高粘接剂膜的切断性的可能。于是，在通过先切割等被单片化为芯片形状的半导体晶片的背面形成粘接剂层时，要求提高粘接剂层的切断性并且抑制在粘接剂层切断时半导体芯片的污染等。
发明内容
根据一个实施方式，提供一种半导体装置的制造方法，包括：准备具有按照切割槽被单片化后的多个芯片区域，通过在第1面粘贴的表面粘贴的保护膜维持晶片形状的半导体晶片的工序；将液状粘接剂在切割槽的至少一部分填充，并在半导体晶片的与上述第1面相反侧的第2面涂覆而形成粘接剂层的工序；在半导体晶片的第2面经由粘接剂层粘贴具有能够降低粘接力的粘接层的支持片的工序；从半导体晶片剥离表面保护膜的工序；拉伸在半导体晶片粘贴的上述支持片，包含在切割槽内填充的粘接剂而分断粘接剂层的工序；和维持拉伸支持片的状态，并洗涤半导体晶片的第1面和切割槽内的工序。在实施方式的半导体装置的制造方法中，在洗涤上述半导体晶片之前，选择地降低上述粘接层的与切割槽相对应的部分的粘接力。
附图说明
图1A至图1D是表示实施方式的半导体装置的制造方法的截面图。
图2A至图2C是表示在实施方式的半导体装置的制造方法中半导体晶片的先切割工序的截面图。
图3A至图3C是表示在实施方式的半导体装置的制造方法中粘接剂层的形成工序的截面图。
图4A至图4C是表示在实施方式的半导体装置的制造方法中粘接剂层的分断工序的第1例的截面图。
图5A至图5B是表示在实施方式的半导体装置的制造方法中粘接剂层的分断工序的第2例的截面图。
图6是表示在实施方式中支持片的拉伸量和切割槽宽的扩大量的关系的图。
图7是表示在实施方式中切割槽宽的扩大量和粘接剂层的分断成功率的关系的图。
图8是表示使用实施方式的制造方法制造的半导体芯片的半导体装置的一个例子的截面图。
具体实施方式
参照附图说明实施方式的半导体装置的制造方法。图1A至图1D是表示实施方式的半导体装置的制造方法的图。首先，如图1A所示，准备具有按照切割槽1被单片化后的多个芯片区域2，2的...半导体晶片3。在作为半导体晶片3的元件形成面的第1面3a粘贴表面保护膜4。半导体晶片3被单片化为各芯片区域2，但通过在第1面3a粘贴的表面保护膜4维持晶片形状。这样的半导体晶片3，例如通过先切割工序制作。
关于半导体晶片3的先切割工序，参照图2A至图2C叙述。如图2A所示，准备形成了具有半导体电路和线路层等的半导体元件部的半导体晶片3A。半导体晶片3A具有作为元件形成面的第1面(表面)3a和与此相反侧的第2面(背面)3b。半导体晶片3A具有多个芯片区域2，2...。在各芯片区域2的第1面3a侧形成具有半导体电路和线路层等的半导体元件部。在多个芯片区域2之间，设置切割区域5。通过沿着切割区域5，切断半导体晶片3A，分别使多个芯片区域2，2...单片化而制造半导体芯片。
在切断半导体晶片3A时，首先如图2A所示，在半导体晶片3A从第1面3a侧沿着切割区域5形成槽1。半导体晶片3A的槽1，例如使用具有对应于切割区域5的宽度的刃厚的刀片6形成。槽1的深度设定为比半导体晶片3A的厚度浅且比半导体芯片完成时的厚度深。槽1也可以用蚀刻法等形成。通过在半导体晶片3A形成这样的深度的槽(切割槽)1，多个芯片区域2，2...分别区分为与半导体芯片的完成厚度相应的状态。
接着，如图2B所示，在形成了切割槽1的半导体晶片3A的第1面3a粘贴表面保护膜4。表面保护膜4在以后工序中磨削半导体晶片3A的第2面(背面)3b时，保护在芯片区域2设置的半导体元件部，并且在第2面3b的磨削工序中维持使芯片区域2单片化之后的半导体晶片3A的形状。作为表面保护膜4，例如能采用具有粘接层的聚对苯二甲酸乙二酯(PET)膜那样的树脂膜。
然后，如图2C所示，磨削和研磨粘贴了表面保护膜4的半导体晶片3A的第2面(背面)3b。半导体晶片3A的第2面3b，例如采用打磨平台被机械地磨削，继续采用研磨平台研磨(例如干抛光)。实施半导体晶片3A的第2面3b的磨削·研磨工序，以达到从第1面3a侧形成的切割槽1。这样，通过磨削半导体晶片3A的第2面3b，各芯片区域2分别被单片化。
在这个阶段，各芯片区域2被单片化，但通过表面保护膜4保持，所以整体地维持晶片形状。即，如图2C所示，制造具有按照切割槽1被单片化的多个芯片区域2，2...，用在第1面3a粘贴的表面保护膜4维持晶片形状的半导体晶片3。在单片化后的芯片区域2之间，存在相当于切割槽1的宽度的间隙。半导体晶片3的制作工序不限于先切割工序，可以适用由激光进行的切割工序等。
其次，如图1B所示，在通过表面保护膜4维持整体形状的半导体晶片3的第2面3b，涂覆液状粘接剂形成粘接剂层7。液状粘接剂填充在切割槽1的至少一部分，并且涂覆在半导体晶片3的第2面3b。作为液状粘接剂，采用例如环氧树脂、聚酰亚胺树脂那样的热硬化型树脂的液状组成物。此外，也可以使用光以及热硬化型树脂、通过水分蒸发和再湿而可逆硬化的(再生粘接)树脂的液状组成物等。
作为在半导体晶片3的第2面3b涂覆液状粘接剂的方法，适用例如喷墨式法、喷涂法、滚涂法、网板印刷法等。其中，更优选适用能够与半导体晶片3以非接触的状态涂覆液状粘接剂的喷墨式法、喷涂法。并且，根据喷墨式法，能够比较均一地形成膜厚薄的液状粘接剂的涂覆层，所以优选喷墨式法作为向半导体晶片3的液状粘接剂的涂覆方法。
粘接剂层7，在线路基板和其他的半导体芯片上安装单片化后的半导体芯片(芯片区域2)时作为粘接层发挥作用，按照半导体芯片的外形切断(单片化)。粘接剂层7的厚度优选在1～20μm的范围。优选粘接剂层7设为在下一工序前在室温下不显示粘接力(粘着力)的状态。例如，作为液状粘接剂采用热硬化型树脂的液状组成物(A阶段)的情况下，优选对于粘接剂层7，以预定的温度干燥液状粘接剂的涂覆层，预先设为半硬化状态(B阶段)。优选在使用热硬化型以外的树脂的情况下，也预先实施与硬化形态相应的处理。
另外，在预先形成有切割槽1的半导体晶片3的第2面3b涂覆液状粘接剂而形成粘接剂层7时，如果仅仅在半导体晶片3的全面涂覆液状粘接剂，则液状粘接剂会流入切割槽1内，难以使各芯片区域2上的粘接剂层7的膜厚均一化。例如，在形成膜厚为10μm的粘接剂层7时，如果仅在半导体晶片3的全面涂覆液状粘接剂，则芯片区域(尺寸：11×13mm)2的中央部的厚度成为20μm程度，并且距端部50μm的位置的厚度成为1～2μm程度。如果粘接剂层7的膜厚不均一，则在以后工序的晶片接合工序中变得容易产生粘接不良。
对于这点，优选适用包括在切割槽1内填充液状粘接剂的第1工序和在半导体晶片3的第2面3b涂覆液状粘接剂的第2工序的粘接剂层7的形成工序。关于粘接剂层7的形成工序，参照图3A至图3C叙述。首先，如图3A所示，在宽度为30～40μm程度的切割槽1内填充液状粘接剂7A。这时，各芯片区域2在半导体晶片3(3A)的切割时具有排列性下降(切割槽1偏离)的可能，优选地通过涂覆切割槽1的宽度以上(例如槽宽的1.5倍以上3倍以下)，在切割槽1内填充液状粘接剂7A。
其次，如图3B所示，对在切割槽1内填充了液状粘接剂7A的半导体晶片3的第2面3b的整体，涂覆液状粘接剂7A。在此阶段，与仅仅在半导体晶片3的全面涂覆液状粘接剂7A的情况相比，能够使各芯片区域2内的粘接剂层7的膜厚的面内均一性大幅提高。但是，存在如下情况：由于在切割槽1内填充液状粘接剂7A时向第2面3b的隆起、在填充时液状粘接剂7A从切割槽1偏离等，局部上粘接剂层7的膜厚变得不均一。在那样的情况下，如图3C所示，优选地摇动涂覆了液状粘接剂7A的半导体晶片3整体，使液状粘接剂7A的涂覆厚度均一化。即，优选地使液状粘接剂7A的涂覆层的凹凸部分平坦化。
作为摇动半导体晶片3的方法，例如，前后左右机械地摇动半导体晶片3、向半导体晶片3施加旋进运动、向半导体晶片3施加超声波等。通过用这样的方法摇动半导体晶片3，能够使液状粘接剂7A的涂覆层的凹凸部分平坦化，进一步能提高粘接剂层7的膜厚的面内均一性。例如可以将粘接剂层7的膜厚的面内不均设为30％以下。膜厚的面内不均，通过测量芯片区域2内的粘接剂层7的膜厚，求出最大值和最小值，根据[{(最大值-最小值)/(最大值+最小值)}×100(％)]的式子求出。
例如，在尺寸为11×13mm的芯片区域2形成膜厚为10μm的粘接剂层7时，首先在宽度为30～40μm的切割槽1内填充(填充宽度＝槽宽的1.5倍)液状粘接剂7A之后，在半导体晶片3的第2面3b涂覆液状粘接剂7A。并且，在摇动半导体晶片3整体的情况下，能够将芯片区域2的中央部的厚度设为13μm程度，进一步能够将芯片区域2的端部的厚度设为7μm程度。如果将该情况的膜厚的面内不均(膜厚的面内分布)放入上式进行计算，则成为{(13-7)/(13+7)}×100＝30(％)。
通过提高在芯片区域2内的粘接剂层7的膜厚的面内均一性，能够抑制在半导体芯片的晶片接合工序的粘接不良。并且，通过在切割槽1内填充粘接剂，并且提高粘接剂层7的膜厚的面内均一性，可提高以后工序的粘接剂层7的分断工序的成功率。因为在后述的拉伸工序中，容易在切割槽1内填充的粘接剂产生分断的起点，能提高粘接剂层7的分断性。此外，能够使在切割槽1内填充的粘接剂，作为保护半导体芯片的侧面的层发挥作用。
其次，如图1C所示，经由粘接剂层7，在半导体晶片3的第2面3b粘贴具有粘接层8的支持片9。支持片9以使得粘接层8与粘接剂层7相接的方式粘贴于半导体晶片3。粘接层8包括可降低粘接力的材料。作为这样的粘接材料，列举通过紫外线的照射硬化而粘接力降低的紫外线硬化型树脂、通过激光等的照射硬化而粘接力降低的光及热硬化型树脂、基于与构成粘接剂层7的树脂的热膨胀差在冷却时粘接力降低的树脂等。作为具有粘接层8的支持片9，可以采用紫外线硬化型粘接带等。紫外线硬化型粘接带是在例如包括聚乙烯、聚丙烯那样的聚烯烃树脂、聚氯乙烯树脂等的基材片形成有包括紫外线硬化型树脂的粘接层的带。
如图1D所示，在从半导体晶片3剥离表面保护膜4之后，在水平方向(与半导体晶片3的各表面3a，3b平行的方向)拉伸(延展)支持片9，包含在切割槽1内填充的粘接剂而分断粘接剂层7。通过根据芯片区域2的形状分断粘接剂层7，在各芯片区域2形成粘接剂层7。即，制造具有被单片化后的粘接剂层7的芯片区域2，换句话说具有单片形状的粘接剂层7的半导体芯片。
在粘接剂层7分断工序之前，选择地降低粘接层8的与切割槽1对应的部分的粘接力。例如，在粘接层8包括紫外线硬化型树脂的情况下，如图4A所示，从半导体晶片3的第1面3a侧照射紫外线X。关于在半导体晶片3的第1面3a照射的紫外线X，将各芯片区域2用作掩模遮断紫外线X，仅透过切割槽1内，选择地硬化粘接层8的与切割槽1相对应的部分。即，能够选择地降低粘接层8的与切割槽1相对应的部分的粘接力。
在作为粘接层8使用光及热硬化型的树脂的情况下，通过例如在切割槽1内照射激光，降低粘接层8的与切割槽1相对应的部分的粘接力。这时，通过将激光的焦点对准粘接层8，能够不硬化切割槽1内的粘接剂层7，而仅选择地硬化粘接层8的与切割槽1对应的部分。即，能够选择地降低粘接层8的与切割槽1相对应的部分的粘接力。通过在使用其他的树脂的情况下也适用与粘接力的降低形态相应的处理，由此选择地降低粘接层8的与切割槽1相对应的部分的粘接力。
在选择地降低粘接层8的与切割槽1相对应的部分的粘接力之后，在水平方向拉伸支持片9，如图4B所示，在粘接剂层7的从粘接层8粘接状态被解除的部分产生分断的起点A。即，在切割槽1内与粘接剂层7的粘接层8形成界面的部分产生分断的起点A。通过从这个状态使支持片9的拉伸量(延展量)增加，如图4C所示，能够包含切割槽1内的粘接剂而良好地分断粘接剂层7。通过支持片9的拉伸提高切割槽1内的粘接剂层7的分断性，所以能够提高粘接剂层7的分断成功率。
在粘接剂层7例如不透过紫外线的情况下，如图5A所示，在水平方向拉伸支持片9而分断粘接剂层7的一部分后，维持支持片9的拉伸状态，并且从半导体晶片3的第1面3a侧照射紫外线X。经由粘接剂层7的分断部向粘接层8照射紫外线X，选择地硬化粘接层8的与切割槽1相对应的部分，使之降低粘接力。据此，如图5B所示，能良好地分断在切割槽1内存在的粘接剂层7的底部(与粘接层8形成界面的部分)。
图6示出支持片9的拉伸(延展)量和切割槽1扩大量的关系。图7表示切割槽1的扩大量和粘接剂层7的分断成功率的关系。从图6及图7明确可知，选择地降低粘接层8的与切割槽1相对应的部分的粘接力，并且使切割槽1的扩大量为30μm以上，由此能够使粘接剂层7分断成功率为100％。这不受切割槽1的最初的槽宽影响。与切割槽1的最初的槽宽无关地，使切割槽1的扩大量为30μm以上，由此大幅度提高粘接剂层7的分断成功率。
由此，通过选择地降低粘接层8的与切割槽1相对应的部分的粘接力，能够提高在支持片9的拉伸工序中粘接剂层7的分断成功率。关于选择地降低粘接层8的与切割槽1相对应的部分的粘接力的工序，在支持片9的拉伸工序前、拉伸工序时、或拉伸工序后都可以实施。可以在粘接片的阶段(向半导体晶片3粘贴前)，选择地降低粘接层8的与切割槽1相对应的部分的粘接力。粘接层8的粘接力的选择地降低的工序在后述的洗涤工序前实施即可。
并且，通过选择地降低粘接层8的与切割槽1相对应的部分的粘接力，能够抑制由粘接剂层7的分断引起的不良的发生。在不选择地降低粘接层8的粘接力的情况下，会增加粘接剂层7的分断时飞散的树脂片。另外，因为在切割槽1内容易产生分断不足的部分，所以存在即使在实施以后工序的洗涤工序也不能消除在切割槽1内飞散的树脂片、树脂残渣的可能性。切割槽1内的粘接剂层7，从例如图5A所示的状态强制地撕下，在分断边缘产生飞边(微细飞边等)，其在半导体芯片的拾取时脱落，污染电极垫等使之产生连接不良。飞散的分断树脂片、在分断边缘产生的飞边等成为增加半导体芯片的不良发生率的主要原因。
对于这一点，通过选择地降低粘接层8的与切割槽1相对应的部分的粘接力，提高切割槽1内的粘接剂层7的分断性，所以能降低分断时飞散的树脂片量。并且，能够抑制在分断边缘的飞边(微细飞边等)的产生。在切割槽1内飞散的树脂片、树脂残渣等，能够在以后工序的洗涤工序中充分地除去。由此，能够降低起因于飞散的树脂片、树脂残渣、在分断边缘产生的毛边等的半导体芯片的不良发生率。
对在洗涤工序前选择地降低粘接层8的粘接力的情况(实施例)与未实施粘接层8的粘接力的选择地降低的情况(比较例)，比较了由飞散的分断树脂片、拾取时的飞边的落下等引起的半导体芯片的不良发生率。两者都实施了后面工序的洗涤工序。其结果是，在洗涤工序前选择地降低粘接层8的粘接力的情况下，半导体芯片的不良发生率是0％，与此相对，在未选择地降低粘接层8的粘接力的情况下，半导体芯片的不良发生率上升到了16％。通过半导体芯片的不良发生率的降低和粘接剂层7的分断成功率的提高，可大幅度提高半导体芯片和使用该半导体芯片的半导体装置的制造成品率。
之后，维持支持片9的拉伸状态，并且洗涤半导体晶片3的第1面3a和切割槽1内。在洗涤工序中，优选地适用例如双流体洗涤、超声波洗涤、使用高温水的超声波洗涤、通过冰的喷涂进行的洗涤、通过加热水蒸气进行的洗涤等。双流体洗涤是使得在加速的空气等的气体混入纯水等而产生的雾(液滴)在洗涤面高速冲撞而洗涤的方法。通过适用这些的洗涤方法，有效地除去飞散的树脂片等。并且，通过在维持拉伸支持片9的状态下实施洗涤工序，能有效地除去切割槽1内的树脂片和树脂残渣等。因此，降低半导体芯片的不良发生率。
洗涤工序可以以除去所有在切割槽1内存在的粘接剂的方式实施，但优选以在芯片区域2的侧面残留的粘接剂按原样残留，仅除去在切割槽1内飞散的树脂片和树脂残渣的方式实施。在粘接剂层7的分断后在芯片区域2的侧面残留的粘接剂作为半导体芯片的保护层发挥作用，所以优选在半导体芯片的侧面存在。由此，能够抑制将半导体芯片进行树脂封止时填充而引起的半导体芯片的损伤等。
通过经过上述的各工序，制造具有单片形状的粘接剂层7的芯片区域(半导体芯片)2。根据该实施方式的制造工序，提高粘接剂层7的分断性，并且能够有效地除去在分断时产生的树脂片和树脂残渣等。因此，能够削减按照粘接剂层7的芯片区域2的形状进行的切断工序(单片化工序)需要的成本，并且能够抑制在分断时产生的树脂片、树脂残渣、飞边等引起的半导体芯片的制造成品率的降低。据此，能够实现适用了先切割的半导体芯片的制造工序的低成本化和高精度化等。并且，也能提高以后工序的半导体芯片的安装工序的可靠性等。
与通常的半导体装置的制造工序同样，向半导体芯片2拾取工序传送洗涤工序结束的半导体晶片3。即，具有单片形状的粘接剂层7的半导体芯片2，从支持片9被拾取之后，例如图8所示安装在布线基板11上。半导体芯片2的安装使用粘接剂层7来实施。在将半导体芯片2多段层叠的情况下，如图8所示在安装于布线基板11上的半导体芯片2上，通过粘接剂层7按顺序层叠其他的半导体芯片2。
在图8中，布线基板11和半导体芯片2通过金属线13电连接。半导体芯片2与金属电线13等一起通过封止树脂层14被封止。在布线基板11的下表面侧设置有外部电极15。图8示出在布线基板11上阶梯式层叠多个半导体芯片2的半导体装置12。半导体装置12可以适用各种公知的结构。例如，安装半导体芯片2的电路基材可以是引线框架。在半导体芯片2的层叠构造中，能适用露出电极垫的交替层叠、在电极垫上还覆盖其他的芯片的正上层叠等各种的层叠构造。关于这些以外的结构也同样。
尽管描述了某些实施例，但是这些实施例仅通过实例给出，并非用于限制本发明的范围。当然，这里所述的新颖方法可通过各种其他形式实现；此外，在不脱离本发明的主旨的情况下，可做出这里所述的方法形式的各种省略、替换和改变。所附的权利要求及其等同用于覆盖这样的形式或修改，也将落入本发明的范围和主旨内。

Claims (20)

1.一种半导体装置的制造方法，包括：
准备半导体晶片的工序，该半导体晶片具有按照切割槽被单片化后的多个芯片区域，通过在第1面粘贴的表面保护膜维持晶片形状；
将液状粘接剂在上述切割槽的至少一部分填充，并在上述半导体晶片的与上述第1面相反侧的第2面涂覆而形成粘接剂层的工序；
在上述半导体晶片的上述第2面经由上述粘接剂层粘贴具有能够降低粘接力的粘接层的支持片的工序；
从上述半导体晶片剥离上述表面保护膜的工序；
拉伸在上述半导体晶片粘贴的上述支持片，包含在上述切割槽内填充的粘接剂而分断上述粘接剂层的工序；和
维持拉伸上述支持片的状态，并洗涤上述半导体晶片的上述第1面和上述切割槽内的工序，
在洗涤上述半导体晶片之前，选择地降低上述粘接层的与上述切割槽相对应的部分的粘接力。
2.根据权利要求1记载的半导体装置的制造方法，其中，
在拉伸上述支持片之前，选择地降低上述粘接层的与上述切割槽相对应的部分的粘接力。
3.根据权利要求1记载的半导体装置的制造方法，其中，
在拉伸上述支持片之后，选择地降低上述粘接层的与上述切割槽相对应的部分的粘接力。
4.根据权利要求1记载的半导体装置的制造方法，其中，
上述粘接层包括：通过紫外线的照射而粘接力降低的紫外线硬化型树脂、通过光的照射而粘接力降低的光及热硬化型树脂、或基于与上述粘接剂层的热膨胀率的差在冷却时粘接力降低的树脂。
5.根据权利要求4记载的半导体装置的制造方法，其中，
上述粘接层包括上述紫外线硬化型树脂，
在上述粘接层的存在于上述切割槽内的部分选择地照射紫外线，选择地降低上述粘接层的粘接力。
6.根据权利要求5记载的半导体装置的制造方法，其中，
在拉伸上述支持片之前，从上述半导体晶片的上述第1面侧照射上述紫外线，接着拉伸上述支持片而分断上述粘接剂层。
7.根据权利要求5记载的半导体装置的制造方法，其中，
在拉伸上述支持片之后，从上述半导体晶片的上述第1面侧照射上述紫外线，进一步拉伸上述支持片而分断上述粘接剂层。
8.根据权利要求4记载的半导体装置的制造方法，其中，
上述粘接层包括上述光及热硬化型树脂，
在上述粘接层的存在于上述切割槽内的部分选择地照射激光，选择地降低上述粘接层的粘接力。
9.根据权利要求1记载的半导体装置的制造方法，其中，
在上述芯片领域的侧面残留上述粘接剂层。
10.根据权利要求1记载的半导体装置的制造方法，其中，
通过在上述切割槽内填充上述液状粘接剂，接着在上述半导体晶片的上述第2面涂覆上述液状粘接剂，形成上述粘接剂层。
11.根据权利要求10记载的半导体装置的制造方法，其中，
在上述半导体晶片的上述第2面涂覆上述液状粘接剂之后，摇动上述半导体晶片。
12.根据权利要求10记载的半导体装置的制造方法，其中，
上述粘接剂层的膜厚的面内不均是30％以下。
13.根据权利要求1记载的半导体装置的制造方法，其中
通过先切割准备上述半导体晶片。
14.一种半导体装置的制造方法，包括：
准备半导体晶片的工序，该半导体晶片具有按照切割槽被单片化后的多个芯片区域，通过在第1面粘贴的表面保护膜维持晶片形状；
从上述半导体晶片的与上述第1面相反侧的第2面侧在上述切割槽内填充液状粘接剂的工序；
在上述半导体晶片的上述第2面涂覆上述液状粘接剂，形成具有在上述切割槽内填充的部分的粘接剂层的工序；
在上述半导体晶片的上述第2面经由上述粘接剂层粘贴具有粘接层的支持片的工序；
从上述半导体晶片剥离上述表面保护膜的工序；
拉伸在上述半导体晶片粘贴的上述支持片，包含在上述切割槽内填充的部分而分断上述粘接剂层的工序；和
维持拉伸上述支持片的状态，并洗涤上述半导体晶片的第1面和上述切割槽内的工序。
15.根据权利要求12记载的半导体装置的制造方法，其中，
在上述半导体晶片的上述第2面涂覆上述液状粘接剂之后，摇动上述半导体晶片。
16.根据权利要求15记载的半导体装置的制造方法，其中，
通过机械地摇晃上述半导体晶片、在上述半导体晶片施加旋进运动、或在上述半导体晶片施加超声波，摇动上述半导体晶片。
17.根据权利要求12记载的半导体装置的制造方法，其中，
以上述切割槽的宽度1.5～3倍的宽度涂覆上述液状粘接剂，在上述切割槽内填充上述液状粘接剂。
18.根据权利要求12记载的半导体装置的制造方法，其中，
上述粘接剂层的膜厚的面内不均是30％以下。
19.根据权利要求12记载的半导体装置的制造方法，其中，
在上述芯片区域的侧面残留上述粘接剂层。
20.一种半导体装置，包括：
具备半导体元件部的第1面和具有与上述第1面相反侧的第2面的半导体芯片；以及
在上述半导体芯片的上述第2面以及侧面形成的粘接剂层。
CN201110273231.6A 2011-02-04 2011-09-15 半导体装置及其制造方法 Active CN102629594B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP022621/2011 2011-02-04
JP2011022621A JP5659033B2 (ja) 2011-02-04 2011-02-04 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN102629594A true CN102629594A (zh) 2012-08-08
CN102629594B CN102629594B (zh) 2014-11-12

Family

ID=46587821

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110273231.6A Active CN102629594B (zh) 2011-02-04 2011-09-15 半导体装置及其制造方法

Country Status (4)

Country Link
US (1) US8513088B2 (zh)
JP (1) JP5659033B2 (zh)
CN (1) CN102629594B (zh)
TW (1) TWI462167B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103847032A (zh) * 2014-03-20 2014-06-11 德清晶辉光电科技有限公司 一种大直径超薄石英晶片的生产工艺
CN104009002A (zh) * 2013-02-25 2014-08-27 株式会社迪思科 层叠晶片的加工方法
CN106098620A (zh) * 2015-04-27 2016-11-09 株式会社迪思科 器件芯片的制造方法
CN106409760A (zh) * 2015-07-27 2017-02-15 商升特公司 半导体器件和封装半导体管芯的方法
CN106560916A (zh) * 2015-10-01 2017-04-12 松下知识产权经营株式会社 元件芯片的制造方法以及元件芯片
CN108878355A (zh) * 2017-05-09 2018-11-23 株式会社迪思科 加工方法

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5537515B2 (ja) * 2011-09-01 2014-07-02 株式会社東芝 積層型半導体装置の製造方法と製造装置
JP6030938B2 (ja) * 2012-12-07 2016-11-24 リンテック株式会社 シート貼付装置およびシート貼付方法
JP6215755B2 (ja) 2014-04-14 2017-10-18 ルネサスエレクトロニクス株式会社 半導体装置
JP6438304B2 (ja) * 2015-01-09 2018-12-12 株式会社ディスコ ウエーハの加工方法
JP6438791B2 (ja) * 2015-02-06 2018-12-19 リンテック株式会社 半導体装置の製造方法
JP2017041574A (ja) * 2015-08-21 2017-02-23 株式会社ディスコ ウエーハの加工方法
JP2017168736A (ja) 2016-03-17 2017-09-21 株式会社ディスコ ウエーハの加工方法
US10204893B2 (en) 2016-05-19 2019-02-12 Invensas Bonding Technologies, Inc. Stacked dies and methods for forming bonded structures
JP6751337B2 (ja) * 2016-11-09 2020-09-02 株式会社ディスコ 接着フィルムの破断方法
JP2018085482A (ja) * 2016-11-25 2018-05-31 積水化学工業株式会社 接着剤部付き分割後半導体ウェハ、及び半導体装置の製造方法
JP6789083B2 (ja) * 2016-11-25 2020-11-25 積水化学工業株式会社 接着剤部付き分割後半導体ウェハ、及び半導体装置の製造方法
JP6773535B2 (ja) * 2016-11-25 2020-10-21 積水化学工業株式会社 半導体装置の製造方法
US20180182665A1 (en) 2016-12-28 2018-06-28 Invensas Bonding Technologies, Inc. Processed Substrate
JP2018113281A (ja) * 2017-01-06 2018-07-19 株式会社ディスコ 樹脂パッケージ基板の加工方法
JP6896472B2 (ja) * 2017-03-23 2021-06-30 株式会社ディスコ ウエーハの研磨方法及び研磨装置
JP7086528B2 (ja) * 2017-04-17 2022-06-20 株式会社アムコー・テクノロジー・ジャパン 半導体素子及び半導体装置
US10879212B2 (en) 2017-05-11 2020-12-29 Invensas Bonding Technologies, Inc. Processed stacked dies
JP2018198241A (ja) * 2017-05-23 2018-12-13 株式会社ディスコ ウェーハの加工方法
US10363629B2 (en) * 2017-06-01 2019-07-30 Applied Materials, Inc. Mitigation of particle contamination for wafer dicing processes
JP6866038B2 (ja) * 2017-06-21 2021-04-28 株式会社ディスコ パッケージデバイスの製造方法
CN107464780B (zh) * 2017-08-01 2018-07-20 四川科尔威光电科技有限公司 一种优化侧壁金属化基板金属毛刺的切割方法
CN107799394A (zh) * 2017-09-26 2018-03-13 合肥新汇成微电子有限公司 一种半导体晶圆的保护方法
JP6994965B2 (ja) * 2018-01-29 2022-02-04 株式会社ディスコ ダイボンド用樹脂の敷設方法
US11276676B2 (en) 2018-05-15 2022-03-15 Invensas Bonding Technologies, Inc. Stacked devices and methods of fabrication
CN108597989B (zh) * 2018-05-29 2020-12-22 阜阳市恒祥生产力促进有限公司 一种半导体晶圆扩晶工艺
US11462419B2 (en) 2018-07-06 2022-10-04 Invensas Bonding Technologies, Inc. Microelectronic assemblies
WO2020010136A1 (en) 2018-07-06 2020-01-09 Invensas Bonding Technologies, Inc. Molded direct bonded and interconnected stack
US20200075533A1 (en) 2018-08-29 2020-03-05 Invensas Bonding Technologies, Inc. Bond enhancement in microelectronics by trapping contaminants and arresting cracks during direct-bonding processes
CN113330557A (zh) 2019-01-14 2021-08-31 伊文萨思粘合技术公司 键合结构
US11296053B2 (en) 2019-06-26 2022-04-05 Invensas Bonding Technologies, Inc. Direct bonded stack structures for increased reliability and improved yield in microelectronics
US12080672B2 (en) 2019-09-26 2024-09-03 Adeia Semiconductor Bonding Technologies Inc. Direct gang bonding methods including directly bonding first element to second element to form bonded structure without adhesive
US11631647B2 (en) 2020-06-30 2023-04-18 Adeia Semiconductor Bonding Technologies Inc. Integrated device packages with integrated device die and dummy element
CN114464088A (zh) * 2022-01-07 2022-05-10 南京冠石科技股份有限公司 一种条型sus点胶注塑成品及其加工方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5792848A (en) * 1980-11-29 1982-06-09 Nec Home Electronics Ltd Manufacture of semiconductor pellet
US5749994A (en) * 1995-11-16 1998-05-12 Minnesota Mining And Manufacturing Company Laminate for precise application of graphics to a substrate
US7051428B2 (en) * 2002-07-12 2006-05-30 Samsung Electronics Co., Ltd. In line system used in a semiconductor package assembling
CN101567301A (zh) * 2008-04-21 2009-10-28 力成科技股份有限公司 粘性晶粒由晶圆分离的形成方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05206267A (ja) * 1992-01-29 1993-08-13 Fujitsu Ltd 半導体装置の製造方法
JP4301596B2 (ja) * 1998-06-12 2009-07-22 三菱電機株式会社 電子デバイスの製造方法および該製造方法に用いるスリット滴下ノズル
JP2001284497A (ja) * 2000-04-03 2001-10-12 Fujitsu Ltd 半導体装置及びその製造方法及び半導体チップ及びその製造方法
JP4822482B2 (ja) * 2001-05-23 2011-11-24 シチズン電子株式会社 発光ダイオードおよびその製造方法
JP2004066017A (ja) * 2002-08-01 2004-03-04 Nippon Paint Co Ltd ソルダーレジスト膜の形成方法
JP3978514B2 (ja) * 2002-12-24 2007-09-19 株式会社ナノテム 発光素子の製造方法および発光素子
JP4923398B2 (ja) 2004-09-21 2012-04-25 日立化成工業株式会社 接着剤層付き半導体素子の製造方法
JP2006120850A (ja) 2004-10-21 2006-05-11 Anritsu Corp 半導体チップの製造方法
JP2006332078A (ja) * 2005-05-23 2006-12-07 Matsushita Electric Ind Co Ltd 半導体チップの製造方法
JP2008114195A (ja) * 2006-11-08 2008-05-22 Tokyo Ohka Kogyo Co Ltd 平坦化塗布方法
US7833881B2 (en) * 2007-03-02 2010-11-16 Micron Technology, Inc. Methods for fabricating semiconductor components and packaged semiconductor components
JP4859716B2 (ja) * 2007-03-14 2012-01-25 オンセミコンダクター・トレーディング・リミテッド ウエハ及びその搬送システム
JP4818187B2 (ja) * 2007-04-16 2011-11-16 株式会社東芝 半導体装置の製造方法
JP2009152493A (ja) * 2007-12-21 2009-07-09 Shinko Electric Ind Co Ltd 半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5792848A (en) * 1980-11-29 1982-06-09 Nec Home Electronics Ltd Manufacture of semiconductor pellet
US5749994A (en) * 1995-11-16 1998-05-12 Minnesota Mining And Manufacturing Company Laminate for precise application of graphics to a substrate
US7051428B2 (en) * 2002-07-12 2006-05-30 Samsung Electronics Co., Ltd. In line system used in a semiconductor package assembling
CN101567301A (zh) * 2008-04-21 2009-10-28 力成科技股份有限公司 粘性晶粒由晶圆分离的形成方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104009002A (zh) * 2013-02-25 2014-08-27 株式会社迪思科 层叠晶片的加工方法
CN104009002B (zh) * 2013-02-25 2018-07-31 株式会社迪思科 层叠晶片的加工方法
CN103847032A (zh) * 2014-03-20 2014-06-11 德清晶辉光电科技有限公司 一种大直径超薄石英晶片的生产工艺
CN103847032B (zh) * 2014-03-20 2016-01-06 德清晶辉光电科技有限公司 一种大直径超薄石英晶片的生产工艺
CN106098620A (zh) * 2015-04-27 2016-11-09 株式会社迪思科 器件芯片的制造方法
CN106409760A (zh) * 2015-07-27 2017-02-15 商升特公司 半导体器件和封装半导体管芯的方法
CN106409760B (zh) * 2015-07-27 2019-04-19 商升特公司 半导体器件和封装半导体管芯的方法
CN106560916A (zh) * 2015-10-01 2017-04-12 松下知识产权经营株式会社 元件芯片的制造方法以及元件芯片
CN108878355A (zh) * 2017-05-09 2018-11-23 株式会社迪思科 加工方法
CN108878355B (zh) * 2017-05-09 2023-12-15 株式会社迪思科 加工方法

Also Published As

Publication number Publication date
JP5659033B2 (ja) 2015-01-28
US8513088B2 (en) 2013-08-20
US20120199993A1 (en) 2012-08-09
CN102629594B (zh) 2014-11-12
JP2012164739A (ja) 2012-08-30
TW201234447A (en) 2012-08-16
TWI462167B (zh) 2014-11-21

Similar Documents

Publication Publication Date Title
CN102629594B (zh) 半导体装置及其制造方法
CN102969264B (zh) 层叠型半导体装置的制作方法和制作装置
CN100530593C (zh) 切割晶圆的方法
US8124471B2 (en) Method of post-mold grinding a semiconductor package
JP5645678B2 (ja) 半導体装置の製造方法
JP2007266557A (ja) 半導体装置の製造方法
KR100785493B1 (ko) 접착제의 수분흡습을 방지하는 플립칩용 웨이퍼 레벨패키지 제조방법
JP2005533376A (ja) ウエハ上に超清浄なボンディングパッドを保つための方法およびウエハ
KR100452661B1 (ko) 웨이퍼의 분할 방법 및 반도체 장치의 제조 방법
JPH11204551A (ja) 半導体装置の製造方法
JP2011253940A (ja) ウエハのダイシング方法、接続方法及び接続構造体
JP3534347B2 (ja) 半導体素子の製造方法，ウエハ貼付用粘着シート
JP2006303180A (ja) 基板の固定方法
JP2007180252A (ja) 半導体装置の製造方法
JP6407060B2 (ja) ウエハ加工用テープ
JP3173464B2 (ja) 半導体装置の製造方法
TW202030806A (zh) 半導體裝置之製造方法
KR20060085848A (ko) 뒷면 연마 후 범프 형성 공정을 포함하는 반도체 웨이퍼제조 방법
TWI832923B (zh) 半導體裝置之製造方法
US11232987B2 (en) Method for fabricating a semiconductor device
CN118366914A (zh) 一种封装切割工艺及结构
JP2010129935A (ja) 半導体チップと半導体装置および半導体チップの製造方法
TWI739944B (zh) 半導體裝置之製造方法
KR20100093356A (ko) 퓨즈박스를 구비한 반도체 장치의 제조방법
TW202406050A (zh) 具有增強的熱機械可靠性的半導體元件封裝

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20170802

Address after: Tokyo, Japan

Patentee after: TOSHIBA MEMORY Corp.

Address before: Tokyo, Japan

Patentee before: Toshiba Corp.

CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: Tokyo, Japan

Patentee after: Kaixia Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: TOSHIBA MEMORY Corp.

Address after: Tokyo, Japan

Patentee after: TOSHIBA MEMORY Corp.

Address before: Tokyo, Japan

Patentee before: Japanese businessman Panjaya Co.,Ltd.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20220106

Address after: Tokyo, Japan

Patentee after: Japanese businessman Panjaya Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: TOSHIBA MEMORY Corp.