CN102612255B - 电路板和电子装置 - Google Patents
电路板和电子装置 Download PDFInfo
- Publication number
- CN102612255B CN102612255B CN201110418435.4A CN201110418435A CN102612255B CN 102612255 B CN102612255 B CN 102612255B CN 201110418435 A CN201110418435 A CN 201110418435A CN 102612255 B CN102612255 B CN 102612255B
- Authority
- CN
- China
- Prior art keywords
- solder mask
- circuit board
- electrode pad
- opening
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/099—Coating over pads, e.g. solder resist partly over pads
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Wire Bonding (AREA)
Abstract
电路板和电子装置。一种电子装置包括:电子部件,所述电子部件包括多个端子;以及电路板,所述电子部件安装在所述电路板上。所述电路板包括:板主体;多个电极焊盘,所述多个电极焊盘设置在所述板主体上,各个所述电极焊盘通过焊料连接到各个所述端子;第一阻焊层,所述第一阻焊层形成在所述板主体上并且具有多个第一开口,各个所述第一开口容纳各个所述电极焊盘;以及第二阻焊层,所述第二阻焊层形成在所述第一阻焊层上并且具有多个第二开口,各个所述第二开口大于各个所述第一开口,并且与各个所述第一开口连通。
Description
技术领域
本文讨论的实施方式涉及电路板和电子装置。
背景技术
例如,在电子装置中设置的电路板具有板主体、设置在板主体的表面上的电极焊盘、和阻焊层(solder resist)。阻焊层设置在板主体的表面上,具有在对应于电极焊盘的位置形成的开口,并且作为保护膜使用。阻焊层具有防止当焊接材料熔化时施加到电极焊盘上的焊接材料扩散到电路板上的功能。阻焊层还具有保护电路板的表面的功能。
为了将焊膏施加到电路板的电极焊盘上,在一些情况下使用所谓的印刷法。在该印刷法中,在焊接掩模(印刷板)布置在电路板的阻焊层上的同时,通过在焊接掩模中形成的掩模开口将焊膏施加到位于阻焊层的开口中的电极焊盘上。
为了将电子部件安装在电路板上,将电子部件的引线端子布置在电路板的电极焊盘上施加的焊膏上,并且在回流炉中加热焊膏。当焊膏熔化时,由于电子部件的重量,布置在焊膏上的电子部件的引线端子沉入焊膏。这造成电子部件的引线端子被焊膏中包含的焊接材料接合到电路板的电极焊盘,并且电连接到电极焊盘。
相关技术文件是日本专利特开公报No.10-335798。
电子部件的引线端子的高度不必彼此相等。电路板或者电子部件不必按照设计的形状形成。另外,电路板和电子部件中可能发生诸如翘曲的变形。由此,通常发生电极焊盘和引线端子之间的间隔的“变化”。
当施加在电极焊盘上的焊膏的量小并且电极部件由于焊膏的熔化而沉入焊膏时,焊膏可能不能适应电极焊盘和引线端子之间的间隔的“变化”,并且引线端子中的至少一个和所关注的电极焊盘之间的电解可能失效。特别地,在近几年,电极焊盘的大小趋向于减小,并且电极焊盘(和引线端子)的节距减小。由此,已经减小了要施加到电极焊盘上的焊膏的量。因此,电极焊盘和引线端子之间的连接可能容易失效。
为了减小电极焊盘和引线端子之间的连接的失效的发生率,增加焊接掩模的厚度,例如从150μm到200μm,并且在一些情况下增加要施加到电极焊盘上的焊膏的量。然而,当焊接掩模的厚度增加并且从电路板去除焊接掩模时,焊膏可能保留在掩模开口中,不能向电极焊盘上施加充分量的焊膏,或者充分量的焊膏不能施加到电极焊盘上,并且焊膏不能够适应引线端子的高度的变化。
为了增加要施加到电极焊盘上的焊膏的量而不增加焊接掩模的厚度,可认为例如在阻焊层中在对应于电极焊盘的位置形成的开口的大小增加。然而,考虑到阻焊层具有保护电路板的功能的事实,在阻焊层中形成的开口的大小的增大受到限制。
另外,为了增加要施加到电极焊盘上的焊膏的量而不增加焊接掩模的厚度,可认为阻焊层的厚度增加,从而例如在阻焊层中在对应于电极焊盘的位置形成的开口的深度增加。然而,当阻焊层的厚度增加时,施加到电极焊盘上的焊膏的厚度也增加。由此,当电子部件的引线端子沉入焊膏时,开口中存在的大量的焊料可能流到电路板上,形成所谓的焊料桥。
发明内容
因此,本实施方式的一个方面的目的是提供一种电路板和电子装置,该电路板和电子装置抑制要在电路板的表面上形成的保护膜的厚度,使得保护膜能够保护电路板的表面,并且能够增加要施加到电极焊盘上的焊膏的量。
根据本发明的一个方面,一种电子装置,所述电子装置包括:电子组件,所述电子组件包括多个端子;以及电路板,所述电子组件安装在所述电路板上,其中,所述电路板包括:板主体;多个电极焊盘,所述多个电极焊盘设置在所述板主体上,各个电极焊盘通过焊料连接到各个端子;第一阻焊层,所述第一阻焊层形成在所述板主体上并且具有多个第一开口,各个第一开口容纳各个电极焊盘;以及第二阻焊层,所述第二阻焊层形成在所述第一阻焊层上并且具有多个第二开口,各个第二开口大于各个第一开口并且与各个第一开口连通。
附图说明
图1A和图1B是例示根据第一实施方式的电路板的概要图;
图2A到图2C是例示制造根据第一实施方式的电路板的工艺的图;
图3是例示根据第一实施方式的电子装置的概要图;
图4A到图4C是例示制造根据第一实施方式的电子装置的工艺的图;
图5A和图5B是例示制造根据第一实施方式的电子装置的工艺的图;
图6A和图6B是例示根据第二实施方式的电路板的概要图;
图7A和图7B是例示根据第三实施方式的电子装置的概要图;
图8A到图8C是例示制造根据第四实施方式的电路板的工艺的图;
图9A到图9C是例示制造根据第四实施方式的电路板的工艺的图;
图10是例示制造根据第四实施方式的电路板的工艺的图;
图11A和图11B是例示根据第五实施方式的电路板的概要图;
图12A和图12B是例示制造根据第五实施方式的电路板的工艺的图;
图13A和图13B是例示根据第六实施方式的电路板的概要图。
具体实施方式
[第一实施方式]
首先,参照图1A到图5B描述第一实施方式。
(电路板10的配置)
图1A是例示根据第一实施方式的电路板10的概要图,并且例示电路板10的表面。图1B是例示根据第一实施方式的电路板10的概要图,并且例示沿着图1A例示的线IB-IB截取的电路板10的截面图。
如图1A和图1B所例示,电路板10包括基板11、布线多层12、电极焊盘13、第一阻焊层14和第二阻焊层15。电路板10的类型不受限制。例如,可以使用印刷板或者陶瓷板作为电路板10。
基板11在平面图中以矩形形成。当电路板10是印刷板时,例如使用通过将玻璃纤维渗入环氧树脂而形成的材料作为基板11的材料。当电路板10是陶瓷板时,例如使用氧化铝陶瓷等作为基板11的材料。
布线多层12包括布线图案12a、绝缘层12b、和通孔(via)12c。布线图案12a设置在基板11上。绝缘层12b设置在布线图案12a上。通孔12c嵌入在绝缘层12b中并且将布线图案12a电连接到电极焊盘13。通过对附接到基板11的表面的金属箔(等)进行构图来形成布线图案12a。例如,可以使用诸如铜或者铝的金属作为布线图案12a的材料。例如,可以使用环氧树脂、聚酰亚胺树脂等作为绝缘层12b的材料。可以使用诸如铜或者铝的金属作为各个通孔12c的材料。
电极焊盘13按照矩阵形式设置在布线多层12的绝缘层12b上。例如,电极焊盘13在平面图中分别以矩形形成。电子部件20的引线端子22S和22L(以下描述)分别连接到电极焊盘的正面。可以使用诸如铜的金属作为各个电极焊盘13的材料。可以在电极焊盘13的正面(包括外周面)上形成镍、金等的镀层。例如,电极焊盘13的厚度在40μm到60μm的范围内。电极焊盘13的节距P对应于电子部件20的引线端子22S和22L的节距(以下描述),并且例如在1.0mm到1.27mm的范围内。然而,根据本实施方式的电极焊盘13的节距P不限于上述范围。电极焊盘13的节距P可以在0.4mm到1.0mm的范围内,并且对应于电子部件20的引线端子22S和22L的节距。例如,电极焊盘13的宽度W(在电极焊盘13以节距P设置的方向)在0.1mm到0.4mm的范围内。然而,根据电极焊盘13的节距P,电极焊盘13的宽度W可以小于0.1mm。
第一阻焊层14和第二阻焊层15用作保护电路板10的表面的表面保护膜。第一阻焊层14和第二阻焊层15具有保护电路板10的表面的功能和防止在电极焊盘13上熔化的焊接材料扩散到电路板10上的功能。
第一阻焊层14设置在布线多层12的绝缘层12b上,并且具有位于对应于电极焊盘13的位置的第一开口14a。第一开口14a分别围绕电极焊盘13。下方的绝缘层12b从电极焊盘13和第一开口14a之间的间隙露出。在本实施方式中,电路板10具有这样的区域,在这些区域中电极焊盘13的周围不存在第一阻焊层14,从而露出电极焊盘13的侧面。由此,焊接构件30(以下描述)可接合到电极焊盘13的正面和电极焊盘13的侧面。由于第一阻焊层14具有保护布线多层12的功能,所以第一阻焊层14不能离电极焊盘13很远。由此,例如将电极焊盘13的侧面和第一开口14a的内表面之间的距离L1设定为50μm到100μm的范围。第一开口14a的形状可以对应于电极焊盘13的形状。例如,热固性树脂或者感光树脂是各个第一阻焊层14的材料。例如,第一阻焊层14的厚度在1μm到45μm的范围内。
第二阻焊层15设置在第一阻焊层14上并且具有位于对应于电极焊盘13或者第一开口14a的位置的第二开口15a。第二开口15a分别围绕电极焊盘13和第一开口14a。第一阻焊层14从第二开口15a露出。具体地,第一阻焊层14延伸到第二阻焊层15的第二开口15a的内侧。由此,围绕电极焊盘13形成由第一开口14a和第二开口15a限定的焊料存储区域16。在制造电子装置的工艺(以下描述)中将焊膏P存储在焊料存储区域16中。第一开口14a的内表面和第二开口15a的内表面之间的距离L2由焊膏P的必要体积、焊接掩模Ms的掩模开口Mso的内体积、第一开口14a的内体积、电极焊盘13的体积等确定。例如,在本实施方式中,将距离L2设定在10μm到100μm的范围。例如,第二开口15a的形状可以对应于第一开口14a的形状。第二阻焊层15的材料不受限制。然而,可以使用诸如热固性树脂或者感光树脂的树脂材料、用于执行绢印以在板上进行标记的墨水材料、或者诸如聚酰亚胺带或者kapton带的带材料作为第二阻焊层15的材料,只要第二阻焊层15的材料具有绝缘属性和阻燃属性即可。由此,第二阻焊层15的材料的示例是均具有绝缘属性和阻燃属性的材料(诸如树脂材料、墨水材料和带材料)。第二阻焊层15的材料可以不同于第一阻焊层14的材料。第二阻焊层15的厚度等于或者接近第一阻焊层14的厚度,并且例如在1μm到45μm的范围内。可以确定第一开口14a的内表面和第二开口15a的内表面之间的距离L2,以使得在彼此相邻的电极焊盘13之间存在第二阻焊层15的至少一部分。例如,在本实施方式中,距离L2在50μm到200μm的范围内。
如上所述,在本实施方式中,第一阻焊层14和第二阻焊层15的厚度均在1μm到45μm的范围内。然而,如果第一阻焊层14和第二阻焊层15的总厚度小于10μm,则电路板的表面可以被露出并且电路板可能不被保护。另外,如果第一阻焊层14和第二阻焊层15的总厚度大于50μm,则当电子部件20(以下描述)沉入而由此在电极焊盘13之间形成焊料桥时,很有可能大量的焊膏P流出焊料存储区域16。由此,设定第一阻焊层14和第二阻焊层15的厚度,使得第一阻焊层14和第二阻焊层15的总厚度在10μm到50μm的范围内。
(制造电路板10的工艺)
图2A到图2C是例示制造根据第一实施方式的电路板10的工艺的图。
如图2A所例示,首先制备板17。通过从电路板10去除第一阻焊层14和第二阻焊层15来形成板17。
接着,如图2B所例示,在板17的表面上形成具有第一开口14a的第一阻焊层14。作为形成第一阻焊层14的方法,可以使用诸如丝网印刷的印刷法。用于印刷第一阻焊层14的掩模是要布置在板17上的所谓的丝网并且具有掩模区域。掩模区域均按照对应于第一阻焊层14的各个第一开口14a的形状形成,并且均具有对应于第一阻焊层14的各个第一开口14a的大小。在形成第一阻焊层14之后,例如可以通过加热来硬化第一阻焊层14。
接着,如图2C所例示,在第一阻焊层14上形成具有第二开口15a的第二阻焊层15。由此,围绕电极焊盘13形成由第一开口14a和第二开口15a限定的焊料存储区域16。在形成第二阻焊层15之后,例如可以通过加热来硬化第二阻焊层15。当已硬化了第一阻焊层14时,在形成第二阻焊层15期间第二阻焊层15不会变形。由此,可以高精度形成第二阻焊层15的第二开口15a。作为形成第二阻焊层15的方法,例如可以按照与形成第一阻焊层14的方法相同的方式使用印刷法。用于印刷第二阻焊层15的掩模是要布置在第一阻焊层14上的丝网并且具有掩模区域。掩模区域均按照对应于第二阻焊层15的各个第二开口15a的形状形成,并且均具有对应于第二阻焊层15的各个第二开口15a的大小。
第一阻焊层14和第二阻焊层15的厚度和距离L1和L2取决于以下描述的施加到电极焊盘13上的焊膏P的体积。由此,在形成第一阻焊层14和第二阻焊层15之前,必须测量电子部件20的引线端子22S和22L的高度的变化,并且计算可适应该变化的焊膏P的体积。当计算了可适应该变化的焊膏P的体积时,基于焊接掩模Ms的掩模开口Mso的内体积和电极焊盘13的体积确定焊料存储区域16的必要内体积。确定第一阻焊层14和第二阻焊层15的厚度和距离L1和L2,从而确保焊料存储区域16的内体积。
根据本实施方式的电路板10是利用以上描述的制造工艺制造的。
(电子装置的配置)
图3是例示根据第一实施方式的电子装置的概要图。在图3中,省略了电路板10的详细结构的例示。
如图3所例示,该电子装置包括电路板10、电子部件20和焊接构件30。
电子部件20是表面安装电子部件并且包括部件主体21和多个引线端子22S和22L。引线端子22S和22L均包括第一延伸部分22a和第二延伸部分22b。第一延伸部分22a从部件主体21的安装表面21a向电路板10侧延伸,第二延伸部分22b在平行于部件主体21的安装表面21a的方向上从第一延伸部分22a延伸。
在本实施方式中,假定电子部件20是要安装在诸如服务器或者发射装置的电子装置中的板对板连接器,或者是要安装在诸如个人计算机的电子装置中的用于双列直插式存储模块(DIMM)存储器的连接器。由此,在本实施方式中将引线端子22S和22L的节距例如设定为1.0mm到1.27mm的范围。
以上描述的电子部件20的引线端子22S和22L分别通过焊接构件30连接到电路板10的电极焊盘13。部件主体21的安装表面21a和引线端子22S和22L的第二延伸部分22b的表面之间的距离(高度)可以根据引线端子22S和22L而彼此不同。这是由于制造电子部件20的工艺的变化、电路板10的翘曲、或者电子部件20的翘曲而造成的。由此,在电路板10上安装的电子部件20的引线端子22S和22L中,存在与电极焊盘13接触的引线端子22S、和不与电极焊盘13接触的引线端子22L。然而,在本实施方式中,由于如以下描述的在电极焊盘13上设置适应引线端子的高度的变化的充分量的焊接构件30,所以引线端子22S和22L分别通过焊接构件30电连接到电极焊盘13,如图3所例示。
然而,根据本实施方式的引线端子22S和22L的节距不限于上述范围,例如可以在0.4mm到1.0mm的范围内。另外,根据本实施方式的电子部件20不限于连接器,可以是其它电子部件。电子部件20的端子的类型不受限制。电子部件20的端子可以是凸块型端子或者其它端子。
在本实施方式中,电极焊盘13均在平面图中以矩形形成。当使用BGA型封装作为电子部件20时,电极焊盘13可均在平面图中以圆形形成。
(制造电子装置的方法)
图4A到图4C是例示制造根据第一实施方式的电子装置的方法的图。图5A和图5B是例示制造根据第一实施方式的电子装置的方法的图。在图4A到图5B中,省略了电路板10的详细结构的例示。
首先,如图4A所例示制备焊接掩模Ms。例如,通过在诸如不锈钢或者铝的柔性金属板中形成掩模开口Mso(要用于提供焊膏P)来形成焊接掩模Ms。掩模开口Mso的位置、形状和大小对应于第二阻焊层15的第二开口15a的位置、形状和大小。基于要提供的焊膏P的量(以下描述)确定焊接掩模Ms的厚度。在本实施方式中,例如,焊接掩模Ms的厚度在120μm到150μm的范围内。将由此配置的焊接掩模Ms布置在电路板10上。
基于电子部件20的引线端子22S和22L的共面性(coplanarity)确定要提供的焊膏P的量。例如,要提供的焊膏P的量可以是通过将引线端子22S和22L的共面性Cp乘以电极焊盘13的总面积获得的值。另外,可以基于引线端子22S和22L的共面性Cp、电路板10或者电子部件20的翘曲等确定要提供的焊膏P的量。
接着,使用刮刀(squeegee)S将在焊接掩模Ms上提供的焊膏P通过掩模开口Mso提供到第一开口14a和第二开口15a,从而第一开口14a和第二开口15a被填充焊膏P,如图4B所例示。由此,将具有与焊料存储区域16和掩模开口Mso相对应的量的焊膏P提供到电极焊盘13上。具体地,提供到电极焊盘13上的焊膏P的量是通过从掩模开口Mso的内体积、第一开口14a的内体积和第二开口15a的内体积的总和中减去电极焊盘13的体积而获得的值。由此,可将焊膏P提供到电极焊盘13,并且焊膏P的量比要提供到不具有第二阻焊层15的电路板的焊膏P的量大与第二阻焊层15的第二开口15a的内体积相对应的值。由此,可增加要提供到电极焊盘13上的焊膏P的量而不增加焊接掩模Ms的厚度。
接着,从电路板10去除焊接掩模Ms,如图4C所例示。在此情况下,由于焊接掩模Ms的厚度在120μm到150μm的范围内并且薄,所以焊膏P不保留在掩模开口Mso中,而保留在电路板10的电极焊盘13上。
接着,将电子部件20的引线端子22S和22L布置在提供到电极焊盘13上的焊膏P上,如图5A所例示。在此情况下,在多个引线端子22S和22L中,存在与焊膏P接触的引线端子22L、和不与焊膏P接触的引线端子22S。
接着,如图5B所例示,例如在回流炉中加热其上安装有电子部件20的电路板10,以使焊膏P中包含的焊料颗粒(未例示)熔化。当焊料颗粒熔化时,焊膏P流动。由此,由于电子部件20的重量,布置在焊膏P上的引线端子22L下沉。在此情况下,由于电子部件20的重量,不与焊膏P接触的引线端子22S也下沉。另外,由于焊料颗粒的表面张力,熔化的焊料颗粒黏附到电极焊盘13上,并且向电子部件20的引线端子22S和22L侧抬升(elevate)。由此,电子部件20的引线端子22S和22L通过熔化的焊料颗粒而合并(incorporate)并且通过熔化的焊料颗粒电连接到电极焊盘13。在此情况下,将具有大了与第二阻焊层15的第二开口15a的内体积相对应的量的量的焊膏P提供到电极焊盘13上。由此,将熔化的焊料颗粒充分抬升。由此,即使引线端子22S和22L的高度的变化等于或者大于150μm,引线端子22S和22L也能够可靠地连接到电极焊盘13。由此,即使引线端子22S和22L不能连接到不具有第二阻焊层15的电路板,引线端子22S和22L也能够连接到电极焊盘13。通过冷却将熔化的焊料颗粒自然地或者强制地冷却并且硬化,以形成上述焊接构件30。
在本实施方式中,在具有第一开口14a的第一阻焊层14上形成具有第二开口15a的第二阻焊层15,并且第二开口15a大于第一开口14a。由此,能够将具有适应引线端子22S和22L的高度的变化所需的量的焊膏P提供到电极焊盘13上,并且抑制第一阻焊层14和第二阻焊层15的总厚度并且保护电路板10的表面。
当简单增加常规的阻焊层的厚度时,可增加焊膏P的量。然而,如上所述,常规的阻焊层的厚度受到限制。由此,在抑制常规的阻焊层的厚度的同时增加焊膏P的量很重要。另外,当在常规的阻焊层中形成并且使电极焊盘露出的开口的大小增加时,可增加焊膏P的量。由此,考虑到电路板10的表面的保护,在减小电路板10的露出表面的面积的同时增加焊膏P的量很重要。
在本实施方式中,具有第一开口14a的第一阻焊层14具有保护电路板10的功能,并且具有第二开口15a的第二阻焊层15具有使得能够增加焊膏P的量的功能。第二开口15a比第一开口14a大。
在本实施方式中,第一阻焊层14和第二阻焊层15的厚度彼此相等或者接近。然而,本发明不限于此。例如,第二阻焊层15的厚度可以大于第一阻焊层14的厚度。第二开口15a比第一开口14a大。由此,当第二阻焊层15的厚度大于第一阻焊层14的厚度时,可有效地增加要提供到电极焊盘13上的焊膏P的量。
[第二实施方式]
接着,参照图6A和图6B描述第二实施方式。
图6A是例示根据第二实施方式的电路板40的概要图,并且例示电路板40的表面。图6B是例示根据第二实施方式的电路板40的概要图,并且例示沿着图6A例示的VIB-VIB线截取的电路板40的截面图。图6A例示的断裂区域H1指示从电路板40去除第二阻焊层15的区域。
如图6A和图6B例示,根据第二实施方式的电路板40还具有位于根据第一实施方式的电路板10的绝缘层12b上的布线图案12d。通过对附接到绝缘层12b的金属箔(等)构图而形成布线图案12d。例如,可以使用诸如铜或者铝的金属作为布线图案12d的材料。第一阻焊层14设置在布线图案12d和绝缘层12b上并且具有位于布线图案12d上的第一开口14a。第一开口14a使布线图案12d的多个部分露出。布线图案12d的露出部分形成电极焊盘13。由此,通过第一开口14a限定电极焊盘13。
即使当通过第一阻焊层14的第一开口14a限定电极焊盘13时,也可将具有大了与第二阻焊层15的第二开口15a的内体积相对应的量的量的焊膏P提供到电极焊盘13上。因此,按照与第一实施方式相同的方式,高度显著变化的引线端子22S和22L能够连接到电极焊盘13。
[第三实施方式]
接着,参照图7A和图7B描述第三实施方式。
图7A和图7B是例示根据第三实施方式的电子装置的概要图。在图7A和图7B中,省略了电路板41的详细结构的例示。
如图7A和图7B所例示,根据第三实施方式的电子装置具有电子部件20和电子部件50,并且电子部件20和电子部件50安装在电路板41上。通过向根据第一实施方式的电路板10添加用于安装电子部件50的区域来形成电路板41。
电子部件50包括部件主体51和多个端子52。电子部件50的端子52通过焊接构件54分别连接到电极焊盘53,并且在电路板41的安装区域中形成电极焊盘53。电子部件50不受限制并且例如可以是无源部件(诸如电阻性元件或者电容器)或者有源部件(诸如晶体管)。
为了将焊膏P提供到电极焊盘53上,使用焊接掩模(未例示)。作为要用于将焊膏P提供到电极焊盘53上的焊接掩模,可以使用通过向第一实施方式中使用的焊接掩模Ms添加要用于将焊膏P提供到电极焊盘53的开口而形成的焊接掩模。类似于焊接掩模Ms,该焊接掩模的厚度在120μm到150μm的范围内。由此,当该焊接掩模被压靠到电路板41时,由于电路板41的不规则性,焊接掩模翘曲。因此,仅通过将焊接掩模压靠到电路板41并且进行挤压,可将焊膏P提供到电极焊盘53上。
当要在电路板41上安装多个类型的电子部件时,可仅在用于安装电子部件20的区域中形成第二阻焊层15,如图7A所例示的。当仅在用于安装具有高度在不可接受范围内变化的引线端子22S和22L的电子部件20的区域中形成第二阻焊层15时,第二阻焊层15的材料的量可减少到最小量。然而,如图7B所例示,当安装具有高度在不可接受范围内变化的引线端子22S和22L的电子部件20时,可以在用于安装电子部件20的区域和用于安装电子部件50的区域两者中形成第二阻焊层15。
[第四实施方式]
接着,参照图8A到图10描述第四实施方式。
图8A到图8C是例示制造根据第四实施方式的电路板的方法的图。图9A到图9C是例示制造根据第四实施方式的电路板的方法的图。图10是例示制造根据第四实施方式的电路板的方法的图。
如图8A例示,首先制备板17。通过从电路板10去除第一阻焊层14和第二阻焊层15来形成板17。
接着,如图8B所例示,将液体光刻胶材料提供到板17的表面上,以形成第一光刻胶膜19a。作为光刻胶材料,可以使用感光聚酰亚胺树脂。作为提供感光材料的方法,可以使用喷洒(spray)法。当必要时可加热第一光刻胶膜19a。在此情况下,例如可以将加热温度设定为80℃,并且可以将用于加热的时间段设定在20分钟到30分钟的范围。例如,第一感光膜19a的厚度在1μm到45μm的范围内。
接着,如图8C所例示,使用第一光掩膜M1曝光第一感光膜19a。在图8C中,附图标记L1指示用于曝光的光源。第一光掩膜M1具有半透明的掩模开口M1o。当将第一光掩膜M1定位在板17上方时,将掩模开口M1o布置在对应于电极焊盘13的位置。掩模开口M1o均以矩形形成,该矩形比电极焊盘13大。由此,当使用第一光掩模M1曝光第一光刻胶膜19a时,用穿过掩模开口M1o的光照射第一光刻胶膜19a,从而在第一光刻胶膜19a上形成分别按照与第一阻焊层14的各个第一开口14a相对应的形状形成并且分别具有与第一阻焊层14的各个第一开口14a相对应的大小的曝光图案(未例示)。
接着,如图9A所例示,将显影剂提供到第一光刻胶膜19a,从而去除第一光刻胶膜19a的未曝光区域。由此,在板17上形成第一阻焊层14。可以基于第一光刻胶膜19a的材料来选择显影剂。例如,可以使用碱水(alkaline aqueous)溶液作为显影剂。接着,加热第一阻焊层14。在此情况下,设定加热温度和加热的时间段,以使第一光刻胶膜19a不具有感光性。在本实施方式中,加热温度是在100℃到200℃的范围内,并且加热的时间段在50分钟到60分钟的范围内。
接着,如图9B所例示,将液体光刻胶材料提供到第一阻焊层14的表面上,以形成第二光刻胶膜19b。作为光刻胶材料,可以使用感光聚酰亚胺树脂。作为提供光刻胶材料的方法,可以使用喷洒法。当必要时可加热第二光刻胶膜19b。在此情况下,可以将加热温度设定为80℃,并且可以将用于加热的时间段设定在20分钟到30分钟的范围。例如,第二光刻胶膜19b的厚度在1μm到45μm的范围内。
确定第一光刻胶膜19a和第二光刻胶膜19b的厚度,以使第一光刻胶膜19a和第二光刻胶膜19b的总厚度在10μm到50μm的范围内。
接着,如图9C所例示,使用第二光掩模M2曝光第二光刻胶膜19b。在图9C中,附图标记L2指示用于曝光的光源。第二光掩膜M2具有半透明的掩模开口M2o。当将第二光掩膜M2定位在板17上方时,将掩模开口M2o布置在与第一光掩模M1的掩模开口M1o相对应的位置。掩模开口M2o均以矩形形成,该矩形比第一光掩模M1的掩模开口M1o大。由此,当使用第二光掩模M2曝光第二光刻胶膜19b时,用穿过掩模开口M2o的光照射第二光刻胶膜19b,从而在第二光刻胶膜19b上形成分别按照与第二阻焊层15的各个第二开口15a相对应的形状形成并且分别具有与第二阻焊层15的各个第二开口15a相对应的大小的曝光图案(未例示)。
接着,如图10所例示,将显影剂提供到第二光刻胶膜19b,从而去除第二光刻胶膜19b的未曝光区域。在此情况下,由于第一阻焊层14不具有感光性,所以第一阻焊层14不变形。第二阻焊层15形成在第一阻焊层14上。可以基于第二光刻胶膜19b的光刻胶材料来选择显影剂。例如,可以使用碱水溶液作为显影剂。接着,加热第二阻焊层15。在此情况下,设定加热温度和加热的时间段,以使第二光刻胶膜19b不具有感光性。在本实施方式中,加热温度是在100℃到200℃的范围内,并且加热的时间段在50分钟到60分钟的范围内。根据本实施方式的电路板10是利用以上描述的工艺制造的。
当如上所述通过光刻形成第一阻焊层14和第二阻焊层15时,可以高精度地设定第一开口14a和第二开口15a的大小和形状。由此,可抑制要提供的焊膏P的量的变化。
[第五实施方式]
接着,参照图11A、图11B、图12A和图12B描述第五实施方式。
图11A是例示根据第五实施方式的电路板42的概要图,并且例示电路板42的表面。图11B是例示根据第五实施方式的电路板42的概要图,并且例示沿着图11A例示的XIB-XIB线截取的电路板42的截面图。图11A例示的断裂区域H2指示从电路板42去除第一阻焊层14和第二阻焊层15的区域。图12A和图12B是例示制造根据第五实施方式的电路板的工艺的图。
如图11A和图11B所例示,根据第五实施方式的电路板42具有位于绝缘层12b上的虚设图案(图案)18A。在虚设图案18A上形成第一阻焊层14。第二阻焊层15形成在第一阻焊层14上。虚设图案18A在平面图中以梯子(ladder)形状形成,从而电极焊盘13被虚设图案18A的框部分包围。按照与电极焊盘13的相同方式,虚设图案18A的厚度例如在40μm到60μm的范围内。虚设图案18A在平面图中的大小和形状可以与第二阻焊层15在平面图中的大小和形状相同。作为虚设图案18A的材料,按照与电极焊盘13相同方式,可以使用铜或者铝的金属。当使用与电极焊盘13相同的材料作为虚设图案18A的材料时,如图12A所例示,在布线多层12上的绝缘层12b上形成金属膜13m,并且如图12B所例示在形成金属膜13m之后通过蚀刻金属膜13m同时对电极焊盘13和虚设图案18A构图。由此,可简化制造工艺而不添加额外制造工艺。应注意的是,可以按照与虚设图案18A相同的方式形成根据第六实施方式的虚设图案18B(以下描述)。
在第五实施方式中,由于在虚设图案18A上形成第一阻焊层14并且在第一阻焊层14上形成第二阻焊层15,所以第一阻焊层14的表面比电极焊盘13的表面高虚设图案18A的厚度,并且第二阻焊层15的表面比电极焊盘13的表面高虚设图案18A的厚度和第一阻焊层14的厚度。由此,与提供到根据第一实施方式的电路板10的焊膏P的量相比较,可以将更大量的焊膏P提供到电极焊盘13上。
[第六实施方式]
接着,参照图13A和图13B描述第六实施方式。
图13A是例示根据第六实施方式的电路板43的平面图,并且例示电路板43的表面。图13B是例示根据第六实施方式的电路板43的平面图,并且例示沿着图13A例示的XIIIB-XIIIB线截取的电路板43的截面图。图13A例示的断裂区域H3指示从电路板43去除第一阻焊层14和第二阻焊层15的区域。
如图13A和图13B例示,根据第六实施方式的电路板43还具有位于根据第五实施方式的电路板42的绝缘层12b上的布线图案12e。例如,通过对附接到绝缘层12b的表面的金属箔构图而形成布线图案12e。作为布线图案12e的材料,可以使用诸如铜或者铝的金属。在布线图案12e和绝缘层12b上设置第一阻焊层14。在布线图案12e上形成第一开口14a。第一开口14a使布线图案12e的多个部分露出,从而布线图案12e的露出部分形成电极焊盘13。由此,通过第一开口14a限定电极焊盘13。虚设图案18B具有位于与布线图案12e的多个部分相对应的不连续部分S,以使布线图案12e的这些部分从电极焊盘13延伸到虚设图案18B的外部。由此,虚设图案18B不需要是连续的。当虚设图案18B具有不连续部分S时,布线图案12e和虚设图案18B之间的间隙小,第二阻焊层15的高度不被影响。由此,类似于第五实施方式,可将具有大的量的焊膏P施加到电极焊盘13上。
此处引用的全部示例和条件性语言旨在教导以帮助读者理解发明人为了拓展本领域而贡献的本发明和概念,并且不被认为是对具体引用的示例和条件的限制,并且这些示例在说明书中的组织不涉及示出本发明的优点和缺点。尽管详细描述了本发明的实施方式,但是应理解在不背离本发明的实质和范围的前提下可进行各种变化、替换、和修改。
Claims (14)
1.一种电子装置,所述电子装置包括:
电子部件,所述电子部件包括多个端子;以及
电路板,所述电子部件安装在所述电路板上,
其中,所述电路板包括:
板主体;
多个电极焊盘,所述多个电极焊盘设置在所述板主体上,各个所述电极焊盘通过焊料连接到各个所述端子;
第一阻焊层,所述第一阻焊层形成在所述板主体上并且具有多个第一开口,各个所述第一开口围绕各个所述电极焊盘;以及
第二阻焊层,所述第二阻焊层形成在所述第一阻焊层上并且具有多个第二开口,各个所述第二开口大于各个所述第一开口,并且与各个所述第一开口连通,
其中各个所述第一开口大于各个所述电极焊盘,
其中用于存储所述焊料的区域由围绕所述电极焊盘形成的所述第一开口和所述第二开口所限定。
2.根据权利要求1所述的电子装置,
其中所述电路板包括多个图案,所述多个图案从所述板主体突出,各个所述图案围绕各个所述电极焊盘,
所述第一阻焊层形成在所述图案上,并且
所述第二阻焊层形成在所述第一阻焊层上。
3.根据权利要求1所述的电子装置,
其中所述第二阻焊层的材料不同于所述第一阻焊层的材料。
4.根据权利要求1所述的电子装置,
其中所述第一阻焊层和所述第二阻焊层的总厚度等于或者小于50μm。
5.根据权利要求1所述的电子装置,
其中所述第二阻焊层的厚度大于所述第一阻焊层的厚度。
6.根据权利要求1所述的电子装置,
其中所述电路板包括第一区域和第二区域,所述第一区域上安装有所述电子部件,所述第二区域上安装有其它电子部件,并且
所述第二阻焊层选择性地形成在所述第一区域中。
7.一种电路板,所述电路板包括:
板主体;
多个电极焊盘,所述多个电极焊盘设置在所述板主体上;
第一阻焊层,所述第一阻焊层形成在所述板主体上并且具有多个第一开口,各个所述第一开口围绕各个所述电极焊盘;以及
第二阻焊层,所述第二阻焊层形成在所述第一阻焊层上并且具有多个第二开口,各个所述第二开口大于各个所述第一开口并且与各个所述第一开口连通,
其中各个所述第一开口大于各个所述电极焊盘,
其中用于存储焊料的区域由围绕所述电极焊盘形成的所述第一开口和所述第二开口所限定。
8.根据权利要求7所述的电路板,所述电路板还包括:
多个图案,所述多个图案从所述板主体突出,各个所述图案围绕各个所述电极焊盘,并且
其中所述第一阻焊层形成在所述图案上,并且
所述第二阻焊层形成在所述第一阻焊层上。
9.根据权利要求7所述的电路板,
其中所述第二阻焊层的材料不同于所述第一阻焊层的材料。
10.根据权利要求7所述的电路板,
其中所述第一阻焊层和所述第二阻焊层的总厚度等于或者小于50μm。
11.根据权利要求7所述的电路板,
其中所述第二阻焊层的厚度大于所述第一阻焊层的厚度。
12.根据权利要求7所述的电路板,
其中所述板主体包括第一区域和第二区域,所述第一区域上安装有第一电子部件,所述第二区域上安装有第二电子部件,并且
所述第二阻焊层选择性地形成在所述第一区域中。
13.一种电子装置,所述电子装置包括:
电子部件,所述电子部件包括端子;
电路板,所述电路板包括电极焊盘,所述端子通过焊料连接到所述电极焊盘;以及
保护膜,所述保护膜形成在所述电路板的第二区域以外的第一区域中,所述端子在所述第二区域中连接到所述电极焊盘;
其中所述保护膜包括多个层并且具有在所述第一区域中穿过所述多个层而形成的开口,并且
所述开口的面积从所述多个层中的下层向所述多个层中的上层变大,
其中所述开口大于所述电极焊盘,
其中设置在所述电极焊盘上的所述焊料的体积对应于所述开口的体积。
14.根据权利要求13所述的电子装置,
其中在所述电路板上形成有图案并且所述图案围绕所述电极焊盘,并且
所述保护膜形成在所述图案上。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011-013309 | 2011-01-25 | ||
JP2011013309A JP2012156257A (ja) | 2011-01-25 | 2011-01-25 | 回路基板及び電子装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102612255A CN102612255A (zh) | 2012-07-25 |
CN102612255B true CN102612255B (zh) | 2014-09-17 |
Family
ID=45092269
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201110418435.4A Expired - Fee Related CN102612255B (zh) | 2011-01-25 | 2011-12-14 | 电路板和电子装置 |
Country Status (4)
Country | Link |
---|---|
US (2) | US8958211B2 (zh) |
EP (1) | EP2482623B1 (zh) |
JP (1) | JP2012156257A (zh) |
CN (1) | CN102612255B (zh) |
Families Citing this family (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20130057314A (ko) * | 2011-11-23 | 2013-05-31 | 삼성전기주식회사 | 인쇄회로기판 및 인쇄회로기판 제조 방법 |
WO2014075251A1 (zh) * | 2012-11-15 | 2014-05-22 | 华为技术有限公司 | 一种印刷电路板、一种部件及一种电路组件 |
KR20140083580A (ko) * | 2012-12-26 | 2014-07-04 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조방법 |
CN103917057A (zh) * | 2012-12-31 | 2014-07-09 | 深南电路有限公司 | 一种印刷线路板小开窗焊盘的制作方法 |
CN205726710U (zh) * | 2014-02-07 | 2016-11-23 | 株式会社村田制作所 | 树脂多层基板及元器件模块 |
JP2016012702A (ja) * | 2014-06-30 | 2016-01-21 | ファナック株式会社 | ソルダコートの濡れ性と耐食性を両立させたプリント基板およびその製造方法 |
US9355898B2 (en) * | 2014-07-30 | 2016-05-31 | Qualcomm Incorporated | Package on package (PoP) integrated device comprising a plurality of solder resist layers |
US9442366B2 (en) * | 2014-12-31 | 2016-09-13 | Macronix International Co., Ltd. | Layout pattern and photomask including the same |
CN105826313B (zh) * | 2015-01-04 | 2019-01-15 | 旺宏电子股份有限公司 | 布局图案以及包含该布局图案的掩模 |
US9704792B2 (en) | 2015-03-04 | 2017-07-11 | Mediatek Inc. | Semiconductor package assembly |
JP6637674B2 (ja) * | 2015-04-30 | 2020-01-29 | 信越化学工業株式会社 | プリント配線板、プリント配線板の製造方法、及び半導体装置 |
CN104853525A (zh) * | 2015-05-08 | 2015-08-19 | 林云中 | 精细柔性线路板的制作方法 |
DE102015114522B4 (de) * | 2015-08-31 | 2017-07-13 | Infineon Technologies Ag | Verfahren zum Auflöten eines ersten Lötpartners auf einen zweiten Lötpartner unter Verwendung von Abstandhaltern |
KR102434435B1 (ko) * | 2015-10-26 | 2022-08-19 | 삼성전자주식회사 | 인쇄회로기판 및 이를 가지는 반도체 패키지 |
KR102259995B1 (ko) * | 2017-10-30 | 2021-06-02 | 니뽄 도쿠슈 도교 가부시키가이샤 | 전극 매설 부재 |
US11382209B2 (en) * | 2018-05-07 | 2022-07-05 | Canon Kabushiki Kaisha | Method for manufacturing printed circuit board, printed circuit board, and electronic device |
US10861785B2 (en) * | 2018-06-18 | 2020-12-08 | Canon Kabushiki Kaisha | Electronic module, electronic device, manufacturing method for electronic module, and manufacturing method for electronic device |
WO2020062195A1 (zh) * | 2018-09-29 | 2020-04-02 | 华为技术有限公司 | 一种焊盘、电子器件及其连接结构、阻焊层的制作方法 |
JP7199921B2 (ja) * | 2018-11-07 | 2023-01-06 | ローム株式会社 | 半導体装置 |
JP7014744B2 (ja) * | 2019-01-15 | 2022-02-01 | 株式会社京写 | プリント配線板の製造方法 |
CN110610932A (zh) * | 2019-08-27 | 2019-12-24 | 华东光电集成器件研究所 | 一种防止厚膜集成电路导电带断裂的方法 |
CN110729252B (zh) * | 2019-10-31 | 2021-12-24 | 中国电子科技集团公司第十三研究所 | 0.4mm节距的陶瓷四边引线扁平外壳 |
US11439008B2 (en) | 2020-08-13 | 2022-09-06 | Qualcomm Incorporated | Package with substrate comprising variable thickness solder resist layer |
CN112738987B (zh) * | 2021-04-02 | 2021-06-18 | 成都齐碳科技有限公司 | 印制电路板及其制备方法、芯片及电子设备 |
CN113130430A (zh) * | 2021-04-16 | 2021-07-16 | 南通大学 | 一种适用于lga封装的焊点及包含其的系统级封装结构 |
WO2022249408A1 (ja) * | 2021-05-27 | 2022-12-01 | 日本電信電話株式会社 | 半田接続方法 |
CN115933246B (zh) * | 2021-08-05 | 2024-05-31 | 海信视像科技股份有限公司 | 一种显示装置 |
CN114449753A (zh) * | 2022-01-27 | 2022-05-06 | 京东方科技集团股份有限公司 | 印制电路板及其封装方法、电子设备 |
CN117855182A (zh) * | 2022-09-30 | 2024-04-09 | 长鑫存储技术有限公司 | 半导体结构和半导体结构的制造方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4767892A (en) * | 1986-05-16 | 1988-08-30 | Alpine Electronics Inc. | Printed-wiring board |
US5400948A (en) * | 1992-09-18 | 1995-03-28 | Aptix Corporation | Circuit board for high pin count surface mount pin grid arrays |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01217994A (ja) | 1988-02-25 | 1989-08-31 | Nec Corp | 印刷配線板 |
JP2673098B2 (ja) | 1994-08-03 | 1997-11-05 | インターナショナル・ビジネス・マシーンズ・コーポレイション | プリント配線基板及び実装構造体 |
JP3699980B2 (ja) * | 1994-12-28 | 2005-09-28 | ソニー株式会社 | はんだレジスト及びその形成方法並びにはんだ供給方法 |
JPH10256715A (ja) * | 1997-03-12 | 1998-09-25 | Fujitsu Ltd | 予備はんだ形成方法及び予備はんだ形成装置 |
JPH10335798A (ja) | 1997-05-29 | 1998-12-18 | Sumitomo Bakelite Co Ltd | 半田バンプ付hdd用フレキシブルプリント配線板の製造方法 |
JP2005159102A (ja) * | 2003-11-27 | 2005-06-16 | Ngk Spark Plug Co Ltd | 配線基板及びその製造方法 |
JP2007059530A (ja) * | 2005-08-23 | 2007-03-08 | Ngk Spark Plug Co Ltd | 配線基板 |
JP4764731B2 (ja) * | 2006-01-30 | 2011-09-07 | 富士通株式会社 | 多層構造のプリント配線基板 |
JP4950500B2 (ja) | 2006-02-06 | 2012-06-13 | キヤノン株式会社 | プリント配線基板の接合構造 |
JP5243735B2 (ja) * | 2007-06-18 | 2013-07-24 | ローム株式会社 | 回路基板及び半導体装置 |
JP5430268B2 (ja) | 2008-08-21 | 2014-02-26 | キヤノン株式会社 | プリント基板 |
-
2011
- 2011-01-25 JP JP2011013309A patent/JP2012156257A/ja active Pending
- 2011-11-21 US US13/300,701 patent/US8958211B2/en active Active
- 2011-11-29 EP EP20110191173 patent/EP2482623B1/en not_active Not-in-force
- 2011-12-14 CN CN201110418435.4A patent/CN102612255B/zh not_active Expired - Fee Related
-
2014
- 2014-12-31 US US14/587,556 patent/US9148958B2/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4767892A (en) * | 1986-05-16 | 1988-08-30 | Alpine Electronics Inc. | Printed-wiring board |
US5400948A (en) * | 1992-09-18 | 1995-03-28 | Aptix Corporation | Circuit board for high pin count surface mount pin grid arrays |
Also Published As
Publication number | Publication date |
---|---|
US9148958B2 (en) | 2015-09-29 |
US20120188735A1 (en) | 2012-07-26 |
JP2012156257A (ja) | 2012-08-16 |
US20150116962A1 (en) | 2015-04-30 |
EP2482623B1 (en) | 2013-11-20 |
CN102612255A (zh) | 2012-07-25 |
EP2482623A1 (en) | 2012-08-01 |
US8958211B2 (en) | 2015-02-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102612255B (zh) | 电路板和电子装置 | |
CN101355847B (zh) | 印刷电路板及其制造方法 | |
JP4265578B2 (ja) | 回路基板 | |
JP5649788B2 (ja) | プリント板、プリント板実装構造、およびプリント板実装方法 | |
US20070241462A1 (en) | Wiring board, semiconductor device using the same, and method for manufacturing wiring board | |
US20170164472A1 (en) | Mounting substrate, method for manufacturing a mounting substrate, and mounted structure including an electronic component | |
JP4545615B2 (ja) | 組立部品、モジュール基板、モジュール基板製造方法、電子回路装置および電子機器 | |
JP4746990B2 (ja) | 電子回路基板 | |
JP2013211497A (ja) | 部品接合構造 | |
JP2013171963A (ja) | プリント基板装置および電子機器 | |
JP2010171125A (ja) | 半導体装置およびその製造方法 | |
KR20070062079A (ko) | 위치 정렬 마크를 갖는 인쇄회로기판과 그 제조 방법 | |
EP4355040A1 (en) | Circuit substrate, related circuit assembly, and electronic device | |
KR100584142B1 (ko) | 이동단말기용 월 인쇄회로기판과 칩셋 장치 | |
JP2003133714A (ja) | プリント配線板及びその製造方法 | |
KR100955279B1 (ko) | 메탈 마스크 | |
TWI645760B (zh) | 電路板及其製造方法 | |
JP6430894B2 (ja) | 半導体装置及びその製造方法 | |
JP2020064998A5 (zh) | ||
JP4840273B2 (ja) | Icチップ実装基板、およびicチップ実装方法 | |
JP3480005B2 (ja) | 半導体装置搭載用基板 | |
JP2007180078A (ja) | プリント基板 | |
JP2001144401A (ja) | 制御装置 | |
JP2009302315A (ja) | 複層基板およびそれを備えたgps通信装置 | |
CN112638054A (zh) | 线路板的制作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20140917 Termination date: 20151214 |
|
EXPY | Termination of patent right or utility model |