CN102576172A - 液晶显示设备、其驱动方法以及包括该液晶显示设备的电子电器 - Google Patents

液晶显示设备、其驱动方法以及包括该液晶显示设备的电子电器 Download PDF

Info

Publication number
CN102576172A
CN102576172A CN2010800430226A CN201080043022A CN102576172A CN 102576172 A CN102576172 A CN 102576172A CN 2010800430226 A CN2010800430226 A CN 2010800430226A CN 201080043022 A CN201080043022 A CN 201080043022A CN 102576172 A CN102576172 A CN 102576172A
Authority
CN
China
Prior art keywords
liquid crystal
oxide semiconductor
electrode
pixel
crystal display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010800430226A
Other languages
English (en)
Other versions
CN102576172B (zh
Inventor
山崎舜平
小山润
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN102576172A publication Critical patent/CN102576172A/zh
Application granted granted Critical
Publication of CN102576172B publication Critical patent/CN102576172B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Abstract

目的在于提供可实现低功耗的液晶显示设备。第一基板包括端子部分、开关晶体管、以及包括像素电极的像素电路。第二基板包括对电极。液晶元件插在像素电极和对电极之间。输入到对电极的电位通过开关晶体管从端子部分供应。开关晶体管中所包括的半导体层是氧化物半导体层。

Description

液晶显示设备、其驱动方法以及包括该液晶显示设备的电子电器
技术领域
本发明涉及液晶显示设备。此外，本发明涉及液晶显示设备的驱动方法。此外，本发明涉及包括液晶显示设备的电子电器。
背景技术
如通常在液晶显示设备中看到的，在诸如玻璃基板之类的平板上形成的薄膜晶体管使用非晶硅或多晶硅来制造。使用非晶硅制造的薄膜晶体管具有低场效应迁移率，但可在较大的玻璃基板上形成。相反，使用晶体硅制造的薄膜晶体管具有高场效应迁移率，但是由于诸如激光退火之类的结晶步骤，这种晶体管并不是总适于在较大的玻璃基板上形成。
鉴于上述内容，已注意到一种使用氧化物半导体制造薄膜晶体管的技术，而且这种晶体管应用于电子器件或光学器件。例如，专利文献1公开了使用氧化锌或基于In-Ga-Zn-O的氧化物半导体作为氧化物半导体膜来制造薄膜晶体管的技术，并且这种晶体管被用作液晶显示设备的开关元件等。
[参考文献]
[专利文献]
[专利文献1]日本公开专利申请No.2006-165528
本发明的公开内容
其中氧化物半导体被用作沟道区的薄膜晶体管的场效应迁移率高于其中非晶硅被用作沟道区的薄膜晶体管的场效应迁移率。期望包括使用氧化物半导体形成的这种薄膜晶体管的像素应用于显示设备，诸如液晶显示设备。
液晶显示设备中的每一像素设置有存储电容器，该电容器将其间插入有液晶材料的两个端子中的电极的电位保持预定时间段。为了保持其间插入有液晶材料的两个端子中的电极的电位，有必要减少其间插入有液晶材料的两个端子中的电极的电荷泄漏。由此，减小连接到每一像素中的像素电极的薄膜晶体管的截止状态电流是重要的。当薄膜晶体管的截止状态电流减小时，像素的电压保持周期可延长。因此，在实现显示静止图像等时的低功耗中减小截止状态电流是重要的。
注意在本说明书中，截止状态电流是当薄膜晶体管处于截止状态(也称为非导通状态)时在源极和漏极之间流动的电流。在n沟道薄膜晶体管(例如，具有约0至2V的阈值电压)的情况下，截止状态电流是指当负电压施加到栅极和源极之间时在源极和漏极之间流动的电流。
其间插入有液晶材料的一对电极包括对电极以及像素电极。当在对电极侧上电荷泄漏减少时，像素的电压保持周期可延长。在实现显示静止图像等时的低功耗，还在对电极侧上减少电荷泄漏和延长电压保持周期是重要的。
本发明的一个实施例的目的在于，提供液晶显示设备以及该液晶显示设备的驱动方法，在该液晶显示设备中，为了减少电荷从其间插入有液晶材料的电极泄漏，薄膜晶体管的截止状态电流可减小，从而可实现低功耗。
以下是要点：设置有其中液晶元件插在第一基板上的像素电极和第二基板上的对电极之间的液晶显示设备，其中供应到对电极的公共电位通过包括使用氧化物半导体形成的半导体层的开关晶体管从第一基板的端子部分输入。
本发明的一个实施例是一种液晶显示设备，包括：设置有端子部分、开关晶体管、以及包括具有像素晶体管和电连接到像素晶体管的像素电极的像素的像素电路的第一基板；设置有对电极的第二基板；以及插在像素电极和对电极之间的液晶。在液晶显示设备中，对电极通过开关晶体管电连接到端子部分，并且像素晶体管和开关晶体管各自包括氧化物半导体层。
根据本发明的一个实施例，栅极线驱动电路和信号线驱动电路可设置在液晶显示设备中的第一基板上。
根据本发明的一个实施例，液晶显示设备中的氧化物半导体层的氢浓度可以是1×1016/cm3或更低，其通过二次离子质谱法来测量。
根据本发明的一个实施例，液晶显示设备中的氧化物半导体层的载流子浓度可小于1×1014/cm3。
本发明的一个实施例是一种液晶显示设备的驱动方法，该液晶显示设备包括：设置有端子部分、具有氧化物半导体层的开关晶体管、以及包括具有像素晶体管和电连接到像素晶体管的像素电极的像素的像素电路的第一基板，该像素晶体管具有氧化物半导体层；设置有通过开关晶体管电连接到端子部分的对电极的第二基板；以及插在像素电极和对电极之间的液晶。该驱动方法包括以下步骤：在显示活动图像的周期中，使得开关晶体管的第一端子和开关晶体管的第二端子进入导通状态以将公共电位供应到对电极；以及在显示静止图像的周期中，使得开关晶体管的第一端子和开关晶体管的第二端子进入非导通状态以使对电极进入电浮动状态。
根据本发明的一个实施例，该驱动方法还可包括以下步骤：在显示活动图像的周期中，将用于驱动像素晶体管的第一信号从栅极线驱动电路供应到像素晶体管，并且将第二信号从信号线驱动电路供应到像素晶体管；以及在显示静止图像的周期中，停止第一信号和第二信号。
根据本发明的一个实施例，液晶显示设备的驱动方法可以是其中供应有公共电位的对电极和端子部分之间的导通状态或非导通状态由开关晶体管根据从端子部分供应到开关晶体管的栅极端子的信号来控制的方法。
通过本发明的一个实施例，可提供可通过减小薄膜晶体管的截止状态电流来实现低功耗的液晶显示设备。
附图简述
图1A至1C示出实施例1的液晶显示设备。
图2示出实施例1的液晶显示设备。
图3示出实施例1的液晶显示设备。
图4A至4C示出实施例2的液晶显示设备。
图5A至5E示出实施例3的薄膜晶体管的截面。
图6A至6E示出实施例4的薄膜晶体管的截面。
图7示出实施例5的薄膜晶体管的截面。
图8A至8C示出电子电器。
图9A至9C示出电子电器。
图10是用于示出实施例7的示图。
图11A和11B是用于示出实施例7的示图。
图12A和12B是用于示出实施例7的示图。
图13是用于示出实施例7的示图。
图14是用于示出实施例8的曲线图。
图15A和15B是用于示出实施例8的示图。
图16A和16B是用于示出实施例8的曲线图。
用于实现本发明的最佳模式
在下文中，将参考附图描述本发明的实施例。然而，本发明可以许多不同的方式实现，并且本领域技术人员容易理解本发明的模式和细节可以各种方式修改而不背离本发明的目的和范围。因此，本发明不被解释为限于实施例的描述。注意，相同部分或具有在下文中描述的本发明结构中的相同功能的部分用相同的附图标记表示。
注意，在一些情况下为了简单起见，实施例中的附图等所示的尺寸、层的厚度、或每一结构的区域等被放大。因此，本发明的实施例不必限于这些缩放比例。
注意，诸如在本说明书中看到的第一、第二、第三至第N(N是自然数)之类的术语是为了避免组件之间的混淆而使用的，并且不设置对数字的限制。
(实施例1)
在本实施例中，描述液晶显示设备的示意图、电路图、时序图等，并且描述本实施例的结构的作用。首先，参考图1A来描述液晶显示设备的示意图。
液晶显示设备包括第一基板101和第二基板102，如图1A所示。第一基板101包括像素电路103、栅极线驱动电路104、信号线驱动电路105、端子部分106、以及开关晶体管107。第二基板102包括公共连接部分108(也称为公共触点)和对电极109。
第一基板101和第二基板102必需具有足够的耐热性以耐受稍后要进行的热处理。此外，第一基板和第二基板中的至少一个必需具有透光性。可使用诸如铝硅酸盐玻璃基板、铝硼硅酸盐玻璃基板、或钡硼硅酸盐玻璃基板(也称为“无碱玻璃基板”)、石英基板、陶瓷基板、塑料基板等用于电子产业的玻璃基板作为第一基板和第二基板。
注意，图1A中的像素电路103、栅极线驱动电路104、信号线驱动电路105和开关晶体管107使用在第一基板101上形成的薄膜晶体管来形成。注意，图1A中的栅极线驱动电路104和信号线驱动电路105不一定使用在第一基板101上形成的薄膜晶体管来形成，并且可在第一基板101以外的另一基板等上形成。如作为示例的图2所示，用于图像显示的信号可通过从端子部分106延伸的布线被输入到像素电路103。
注意在像素电路103中，多条栅极线和多条信号线从栅极线驱动电路104和信号线驱动电路105延伸，并且多个像素被设置成这些像素被栅极线和信号线包围。供应到像素的像素电极的图像信号被供应到多条信号线。通过多条栅极线，控制像素晶体管来选择从信号线供应的图像信号并将其供应到像素的像素电极。栅极线驱动电路104是用于生成和输出要供应到栅极线的信号的电路，而信号线驱动电路105是用于生成和输出要供应到信号线的信号的电路。注意，可采用逐行扫描法、隔行扫描法等作为像素电路103中图像的显示方法。彩色显示时像素中受控的色彩分量不限于R、G和B(R、G和B分别对应于红色、绿色和蓝色)三种色彩；例如，可采用R、G、B和W(W对应于白色)、或者R、G、B和黄色、青色、品红色中的一种或多种等。此外，显示区的尺寸在各个色素点之间可不同。然而，本发明的实施例不限于用于彩色显示的液晶显示设备，并且适用于用于单色显示的液晶显示设备。
注意，本说明书中的开关晶体管是其中根据施加至栅极的电位选择两个端子(即，源极端子和漏极端子)之间的导通或非导通以实现开关操作的薄膜晶体管。例如，可控制施加至薄膜晶体管的栅极的电位以使薄膜晶体管在线性区中操作。注意，施加至开关晶体管107的栅极的电位可从端子部分106供应。开关晶体管107的源极端子和漏极端子中连接到端子部分106的一个被称为第一端子。开关晶体管107的源极端子和漏极端子中通过公共连接部分108连接到对电极的另一个被称为第二端子。注意，对电极109的公共电位从开关晶体管107的第一端子供应，并且用于控制开关晶体管107的导通或非导通的信号被供应到栅极端子。
注意，开关晶体管可具有以下结构中的任一个：倒交错结构或交错结构；其中沟道区被划分成多个区且所划分的沟道区串联连接的双栅结构；或者其中栅电极设置在沟道区的上面和下面的对栅结构。此外，可使用其中形成开关晶体管的半导体层被划分成多个岛式半导体层以实现开关操作的晶体管元件。
此外，以下信号和电位被供应到端子部分106：用于控制从栅极线驱动电路104和信号线驱动电路105输出的脉冲信号(诸如起动脉冲SP和时钟信号)的信号；图像信号(也称为视频电压、视频信号、或视频数据)；作为电源电位的高电源电位Vdd和低电源电位Vss；供应到对电极109的公共电位；用于操作开关晶体管107的信号等。
注意，高电源电位Vdd是高于基准电位的电位，而低电源电位Vss是低于或等于基准电位的电位。注意，高电源电位和低电源电位中的每一个都是晶体管可操作的电位是合乎需要的。
注意，在许多情况下，电压是指给定电位和基准电位(例如，地电位)之间的电位差。因此，电压、电位和电位差可分别被称为电位、电压和电压差。
公共电位可以是任何电位，只要它用作相对于供应到像素电极的图像信号的电位的基准。例如，公共电位可以是地电位。
公共连接部分108被设置成实现第一基板101中的开关晶体管107的第二端子和第二基板102中的对电极之间的电连接。公共电位通过开关晶体管107和公共连接部分108从端子部分106供应到对电极。可使用其中绝缘球涂敷有薄金属膜的导电粒子作为公共连接部分108的具体示例，从而进行电连接。注意，两个或更多个公共连接部分108可设置在第一基板101和第二基板102之间。
优选对电极109与像素电路103中所包括的像素电极重叠。此外，对电极109和像素电极103中所包括的像素电极可具有各种开口图案。
在像素电路103、栅极线驱动电路104、信号线驱动电路105和开关晶体管107在第一基板101上形成的情况、或像素电路103和开关晶体管107在第一基板101上形成的情况下，每一电路元件使用具有使用氧化物半导体形成的半导体层的n沟道薄膜晶体管来形成。
接下来，在本实施例的结构中，描述用于薄膜晶体管的半导体层的氧化物半导体层。
至于本实施例中所使用的氧化物半导体，在氧化物半导体中包含1×1016/cm3或更低的氢，并且去除氧化物半导体中所包含的氢使之尽可能地接近零。氧化物半导体膜具有小于1×1014/cm3的载流子浓度，优选小于或等于1×1011/cm3，并且被用于形成薄膜晶体管的沟道区。在本说明书中，氧化物半导体层中的氢浓度通过二次离子质谱法(SIMS)来测量。
氧化物半导体层的能隙被设为2eV或更大，优选2.5eV或更大，更优选3eV，并且形成部分施体的杂质(诸如氢)尽可能多地减少以使载流子浓度小于1×1014/cm3，优选小于或等于1×1012/cm3。即，氧化物半导体层的载流子浓度尽可能多地减少以极接近零。
通过从氧化物半导体层尽可能多地去除诸如氢之类的杂质来高度提纯的这种氧化物半导体被用于薄膜晶体管的沟道形成区，由此即使当沟道宽度为10mm时，漏电流也可在漏电压为1V和10V以及栅电压在-5V至-20V的范围内时小于或等于1×10-13A。
在开关元件等使用其截止状态电流极小的这种薄膜晶体管来制造的情况下，截止状态电流较小并且很难发生泄漏；因此，在连接到开关元件的节点处的电荷泄漏可尽可能多地减少。由此，用于保持该节点处的电位的周期可延长。
至于包括以上所述的氧化物半导体层的薄膜晶体管，沟道宽度的每微米截止状态电流可小于或等于10aA/μm(1×10-17A/μm)，并且进一步可小于或等于1aA/μm(1×10-18A/μm)。另一方面，在薄膜晶体管的截止状态电流约为1×10-12A的假设上进行包括低温多晶硅的薄膜晶体管的设计等。因此，当使用包括氧化物半导体的薄膜晶体管时，电位保持周期可以是使用包括低温多晶硅的薄膜晶体管时的电位的电位保持周期的10000倍长。至于包括非晶硅的薄膜晶体管，沟道宽度的每微米截止状态电流为1×10-13A/μm或更大。因此，在包括具有高度提纯的氧化物半导体的晶体管的像素(其存储电容(约0.1pF)等于包括具有非晶硅的晶体管的像素的存储电容)的情况下，电压保持周期可以是包括具有非晶硅的薄膜晶体管的像素的104倍长或更长。
具体地，由于用于保持每一像素中的图像信号的周期在使用包括氧化物半导体层的薄膜晶体管的情况下可延长，因此用于显示静止图像的写入时序之间的间隔可以是10秒或更长，优选30秒或更长，更优选1分钟或更长且短于10分钟。即，延长保持周期可降低将图像信号和公共电位供应到像素电极和对电极的频率，尤其是当显示静止图像时。因此，可实现低功耗。
注意，在静止图像显示中，考虑到在保持周期期间施加到液晶元件的电压的保持速率，可适当地进行刷新操作。例如，可在信号被写入液晶元件的像素电极之后不久电压相对于电压值(初始值)减小到预定电平时进行刷新操作。预定电平优选被设为相对于初始值未感测到闪烁的电压。具体地，在显示对象是图像的情况下，刷新操作(重写)优选在每次电压变成1.0％、优选0.3％(低于初始值)时进行。在显示对象是文本的情况下，刷新操作(重写)优选在每次电压变成10％、优选3％(低于初始值)时进行。
例如，在包括使用低温多晶硅形成的晶体管的像素的情况下，图形显示一般以每秒60帧(每帧16微秒)进行。相同的速率可适用于静止图像显示的情况，这是因为如果速率降低(写入时序之间的间隔增大)，则像素的电压减小，其不利地影响图像显示。另一方面，在使用包括氧化物半导体层的以上所述的晶体管的情况下，由于截止状态电流较小，因此每信号写入的保持周期可延长到160秒，其约为使用低温多晶硅形成的晶体管的保持周期的104倍长。
以此方式，静止图像显示甚至可通过不太频繁地写入图像信号而在显示部分上进行。由于保持周期可延长，因此信号写入的频率可降低，尤其是当显示静止图像时。例如，一个静止图像的显示周期中的信号写入的次数可以是1或n(n大于或等于2且小于或等于103)。由此，可实现显示设备的低功耗。
晶体管中的截止状态电流流动的阻力可被表示为截止状态电阻率。截止状态电阻率是晶体管截止时的沟道形成区的电阻率，其可根据截止状态电流来计算。
具体地，晶体管截止时的电阻(截止状态电阻R)可使用欧姆定律根据截止状态电流和漏电压来计算，这得到截止状态电阻率ρ，其使用公式ρ＝RA/L(R是截止状态电阻)根据沟道形成区的截面积A和沟道形成区的长度L(其对应于源电极和漏电极之间的距离)来计算。
截面积A可根据A＝dW(其中沟道形成区的厚度为d，而沟道宽度为W)来计算。沟道形成区的长度L是沟道长度L。以此方式，截止状态电阻率可根据截止状态电流来计算。
本实施例中的包括氧化物半导体层的晶体管的截止状态电阻率优选为1×109Ω·m或更大，更优选为1×1010Ω·m或更大。
注意，在其中通过切换静止图像和活动图像来进行显示的液晶显示设备的情况下，供应和停止用于控制从栅极线驱动电路104和信号线驱动电路105输出的脉冲信号的信号可重复地切换。因此，可实现低功耗。
活动图像是指通过快速切换按时间被划分成多个帧的多个图像来用人眼识别为活动图像的图像。具体地，活动图像是指通过以每秒至少60次(60帧)切换图像来用人眼识别为具有较少闪烁的活动图像的一系列图像信号。与活动图像不同，静止图像是指虽然按时间被划分成多个帧周期的多个图像快速地切换，但在一系列帧周期中(例如，在第n帧和第(n+1)帧中)不改变的图像信号。
注意，在通过切换静止图像和活动图像来进行显示的液晶显示设备的情况下，图像是活动图像还是静止图像可通过在另一基板等中进行的逐帧图像之间的比较来确定。例如，存储器电路和比较电路可被设置成一系列帧周期中的图像信号可从为了存储各帧的图像信号而单独设置的存储器电路选择性地读出，并且图像信号可由比较电路进行比较。此外，可设置用于在通过比较检测到差异时确定图像是活动图像、以及在通过比较未检测到差异时确定图像是静止图像的电路。具体地，当图像被比较电路确定为活动图像时，即，当检测到一系列帧中图像信号的差异时，图像信号和公共电位被供应到像素电路103中的像素和对电极。另一方面，当图像被比较电路确定为静止图像时，即当未检测到一系列帧中的图像信号的差异时，停止图像信号和公共电位向像素电路103中的像素和对电极的供应。在图像被确定为静止图像的情况下停止图像信号，并且另外，停止诸如高电源电位Vdd和低电源电位Vss的电源电位。因此，可进一步实现低功耗。
供应图像信号、电源电位和公共电位是指将预定电位供应到布线。停止电源电位是指停止预定电位向布线的供应、以及到供应有预定固定电位的布线的连接，例如，供应有低电源电位Vss的布线。停止图像信号和公共电位还指切断到供应有预定电位的布线的电连接，以使布线进入电浮动状态。
优选停止图像信号和公共电位完全在用于保持像素电路103中每一像素中的图像信号的周期中进行，并且在每一像素的保持周期之后再次供应图像信号和公共电位。
图1B是图1A的液晶显示设备的示意图的电路图，其中特别详细地示出像素电路103的结构。
图1B所示的液晶显示设备包括如图1A中的第一基板101和第二基板102。第一基板101包括像素电路103、栅极线驱动电路104、信号线驱动电路105、端子部分106、以及开关晶体管107。第二基板102包括公共连接部分108和对电极109。
在图1B中，多条栅极线111和多条信号线112在像素电路103中排列成矩阵，并且各自包括像素晶体管114和其中液晶插在第一电极和第二电极之间的液晶元件115的像素113设置在栅极线111和信号线112的交叉部分。在图1B中，像素晶体管114的源极端子和漏极端子中的一个被称为第一端子，而源极端子和漏极端子中的另一个被称为第二端子。像素晶体管114的第一端子连接到信号线112之一，像素晶体管114的栅极端子连接到栅极线111中的一个，而像素晶体管114的第二端子连接到液晶元件115的第一电极。注意，液晶元件115的第一电极与像素电极相对应，而液晶元件115的第二电极与对电极109相对应。
注意，像素中所包括的像素晶体管114的半导体层使用氧化物半导体来形成，与开关晶体管107中一样。通过在像素晶体管中使用氧化物半导体，流经像素晶体管的截止状态电流可减少很多，并且用于保持与供应到像素电极的图像信号相对应的电位的周期可延长。
图1C是包括像素电极的像素中的一个像素的电路图。图1C所示的电路图集中在像素晶体管114和开关晶体管107。像素晶体管114的栅极端子连接到栅极线111，像素晶体管114的第一端子连接到信号线112，而像素晶体管114的第二端子连接到像素电极121。开关晶体管107的栅极端子连接到端子部分106的端子106A，开关晶体管107的第一端子连接到端子部分106的端子106B，而开关晶体管107的第二端子通过公共连接部分108电连接到对电极122。注意，液晶123插在像素电极121和对电极122之间。像素电极121、对电极122和液晶123可统称为液晶元件。
注意在图1C中，存储电容器可并联连接到液晶元件。存储电容器的电容可鉴于设置在像素部分中的薄膜晶体管的漏电流等来设置，以使电荷可保持预定时间段。存储电容器的电容可鉴于薄膜晶体管的截止状态电流等来设置。在本实施例中，由于包括高纯度氧化物半导体层的晶体管被用作薄膜晶体管，因此在每一像素中提供液晶电容的1/3或更小(优选1/5或更小)的存储电容是足够的。
可使用液致液晶、低分子液晶、高分子液晶、聚合物分散液晶、铁电液晶、反铁电液晶等作为液晶123。这些液晶材料取决于条件呈现胆甾相、近晶相、立体相、手性向列相、各向同性相等。
液晶123的特定电阻率为1×1012Ω·cm或更大，优选大于1×1013Ω·cm，更优选大于1×1014Ω·cm。注意，本说明书中的特定电阻率在20℃测量。在使用液晶插在电极之间的液晶元件(也称为液晶单元)的情况下，在一些实例中由于存在杂质可从取向膜、密封剂等混合到液晶中的可能性，因此液晶的特定电阻率可以是1×1011Ω·cm或更大，优选大于1×1012Ω·cm。
随着液晶材料的特定电阻率增大，通过液晶材料泄漏的电荷量可减少，从而可抑制用于保持液晶元件的操作状态的电压随着时间的降低。因此，可延长保持周期，可降低信号写入的频率，并且可实现显示设备的低功耗。
此外，可使用呈现蓝相的液晶材料作为液晶123。蓝相是液晶相之一，当胆甾型液晶的温度升高时蓝相刚好在胆甾相变成各向同性相之前产生。由于蓝相只在窄温度范围内出现，因此混合有5wt％或更多的手性剂的液晶组合物被用于液晶层以改进温度范围。包括示出蓝相的液晶和手性剂的液晶组合物具有1毫秒或更短的响应时间，具有不需要取向工艺的光学各向同性，并且具有小的视角依赖性。另外，由于不需要设置取向膜且摩擦处理不是必需的，因此在制造工艺中可防止摩擦处理所引起的静电放电损坏，并且可减少液晶显示设备的缺陷和损坏。由此，可增加液晶显示设备的生产率。使用氧化物半导体层的薄膜晶体管尤其是具有薄膜晶体管的电特性受静电影响而显著波动并偏离所设计范围的可能性。因此，使用用于包括使用氧化物半导体层的薄膜晶体管的液晶显示设备的蓝相液晶材料更有效。
本实施例的结构不限于液晶显示设备，并且可以是使用诸如电致发光元件(也称为EL元件)之类的发光元件作为显示元件的EL显示设备。
图3是示出供应到图1C的电路图中的端子、栅极线驱动电路104和信号线驱动电路105的信号的状态的时序图。注意，为了描述时序图的示例，图3中的周期301被视为活动图像写入周期，而图3中的周期302被视为静止图像显示周期。图3中的周期可根据图像是活动图像还是静止图像的确定结果被确定为是活动图像写入周期还是静止图像显示周期。在图3中，GCK是指供应到栅极线驱动电路104的时钟信号；GSP是指供应到栅极线驱动电路104的起动脉冲；SCK是指供应到信号线驱动电路105的时钟信号；而SSP是指供应到信号线驱动电路105的起动脉冲。在图3中还示出像素电极121的电位、端子106A的端子、端子106B的电位、以及对电极122的电位。
注意，作为周期301的活动图像写入周期与通过比较一系列帧周期的图像信号检测到差异的周期相对应，而作为周期302的静止图像写入周期与通过比较一系列帧周期的图像信号未检测到差异的周期相对应。由此，在周期301中，执行操作以使图像信号和公共电位被供应到像素电路103中的像素和对电极。另一方面，在周期302中，停止图像信号和公共电位向像素电路103中的像素和对电极的供应。
具体地，在周期301中，一直供应时钟信号作为如图3所示的时钟信号GCK；而脉冲根据垂直同步频率来供应，作为如图3所示的起动脉冲GSP。在周期301中，一直供应时钟信号作为如图3所示的时钟信号SCK；脉冲根据一个栅极选择周期来供应，作为如图3所示的起动脉冲SSP；要供应到每一行的像素的图像信号“数据”被供应到信号线112，且信号线112的电位如图3所示地根据栅极线111的电位被供应到像素中的像素电极121；并且与开关晶体管107的栅极端子相对应的端子106A供应使开关晶体管107导通的电位，以使作为端子106B的电位的公共电位如图3所示被供应到对电极122。
在周期302中，如图3所示地停止时钟信号GCK和起动脉冲GSP两者；如图3所示地还停止时钟信号SCK和起动脉冲SSP两者；并且如图3所示地还停止已被供应到信号线112的图像信号“数据”。停止时钟信号GCK和起动脉冲GSP两者以使像素晶体管114截止，停止供应图像信号“数据”，并且像素电极121进入浮动状态，如图3所示。此外，与开关晶体管107的栅极端子相对应的端子106A供应使开关晶体管107截止的电位；由此，停止供应作为端子106B的电位的公共电位。因此，对电极122进入浮动状态。
即，在周期302中，液晶123的两个端子中的电极(即，像素电极121和对电极122)可进入浮动状态；由此，在周期302中不供应另一电位的情况下可显示静止图像。停止时钟信号和起动脉冲向栅极线驱动电路104和信号线驱动电路105的供应，由此可实现低功耗。通过使用包括使用氧化物半导体层形成的半导体层的薄膜晶体管，截止状态电流在液晶元件的两个端子处于非导通状态时可减小。各自使用这种薄膜晶体管形成的像素晶体管114和开关晶体管107可减小流经液晶元件的电流。
如上所述，在包括氧化物半导体层的薄膜晶体管中，截止状态电流可减小到小于或等于10aA/μm，从而与包括使用非晶硅等形成的半导体层的薄膜晶体管相比，像素电极121和对电极122进入浮动状态的保持周期可延长。因此，在本实施例中，期望在降低显示静止图像时的功耗中产生增强效应。
注意，图1C中的液晶123的电阻率约为1×1012Ω·cm至1×1013Ω·cm。在图3中的周期302中，在使用几乎没有截止状态电流的薄膜晶体管的情况下，液晶123的两个端子(即，像素电极121和对电极122)可进入浮动状态。由此，由于施加到液晶123的两个端子的电压，流经液晶123的截止状态电流可减小。
因此，可设置其中在显示静止图像时可实现低功耗且可减少图像失真的液晶显示设备。
可与其他实施例中所描述的任一结构适当组合地实现本实施例。
(实施例2)
参考图4A至4C中的特定俯视图和截面图来描述实施例1中的液晶显示设备的结构。
图4A是本发明的液晶显示设备的俯视图。图4A是其中柔性印刷电路(FPC)未附连到第一基板1210的液晶显示设备的俯视图。图4B是沿图4A的线G-H所取的截面图，其示出导电粒子和连接布线的连接区。图4C是沿图4A的线E-F所取的截面图，其示出像素电路和连接布线的连接区。
虽然图4A至4C示出透射液晶显示设备的示例，但是本实施例适用于透射反射液晶显示设备和反射液晶显示设备。
被用作有源矩阵基板的设置有像素电极的第一基板1210和设置有对电极1291的第二基板1204用密封材料1205彼此附连，并且密封材料1205所包围的内部空间用液晶1280来填充。信号线驱动电路1200、扫描线驱动电路1201、以及其中像素电极以矩阵形式形成的像素电路1202在第一基板1210上形成。
对电极1291通过从端子部分1240延伸的连接布线1208电连接到端子部分1240、开关晶体管1261、以及设置有插在该对基板之间的导电粒子的树脂层1235。对电极和端子部分之间的连接数量可以是至少一个，但是连接数量可以是两个或更多个。
作为驱动电路部分，示出包括第一基板1210上的驱动电路薄膜晶体管1223的电路的信号线驱动电路1200。此外，包括驱动电路薄膜晶体管的扫描线驱动电路1201设置在第一基板上。
像素电路1202包括像素晶体管1211。此外，连接到像素晶体管1211的像素电极1250在绝缘层1214上面和内部形成。
像素晶体管1211、驱动电路薄膜晶体管1223和开关晶体管1261各自使用氧化物半导体层、栅绝缘层和栅电极层来形成。与栅电极层和氧化物半导体层重叠的导电层1293设置在驱动电路薄膜晶体管1223上，导电层1293与栅电极层和氧化物半导体层之间插入有绝缘层1214。开关晶体管1261通过树脂层1235中的导电粒子1270电连接到对电极1291。
虽然在图4A中开关晶体管1261比密封材料1205位于更外侧，但是开关晶体管可比密封材料1205位于更内侧。例如，开关晶体管可设置在形成有信号线驱动电路1200的区域中。可保护比密封材料1205位于更内侧的开关晶体管1261不受外部源等的影响。由此，可使开关晶体管1261的寿命变长。
在驱动电路薄膜晶体管1223中，氧化物半导体层插在栅电极层和导电层1293之间。通过这种结构，驱动电路薄膜晶体管1223的阈值电压的变化可减少，从而可提供具有稳定电特性的、设置有驱动电路薄膜晶体管1223的液晶显示设备。导电层1293可处于与栅电极层相同的电位，或者可处于浮动电位或固定电位，诸如GND电位或0V。通过将导电层1293的电位设为适当值，可控制驱动电路薄膜晶体管1223的阈值电压。
可适当地使用诸如铝硅酸盐玻璃基板、铝硼硅酸盐玻璃基板、或钡硼硅酸盐玻璃基板(这种基板也称为“无碱玻璃基板”)、石英基板、陶瓷基板、塑料基板等用于电子产业的任何玻璃基板作为第一基板1210和第二基板1204中的每一个。通过使用柔性塑料基板作为第一基板1210和第二基板1204中的每一个，可制造柔性液晶显示设备。
密封材料1205通过丝网印刷法、或者用喷墨装置或分配装置施加在第一基板或第二基板上。通常，可使用包含可见光固化树脂、紫外线固化树脂、或热固树脂的材料作为密封材料1205。例如，可使用环氧树脂，诸如液态双酚-A树脂、固态双酚-A树脂、环氧含溴树脂、双酚-F树脂、双酚-AD树脂、苯酚树脂、甲酚树脂、酚醛树脂、环脂肪族环氧树脂、Epi-Bis型环氧树脂、缩水甘油酯树脂、缩水甘油胺树脂、杂环环氧树脂、或经改进的环氧树脂。使用粘度在40Pa至400Pa的范围内的材料作为密封材料1205。此外，可包含填料(直径为1μm至24μm)。注意，优选选择在液晶中不能溶解的密封材料作为密封材料，这些液晶后来与该密封材料接触。
可使用其中用薄金属膜覆盖绝缘球的导电粒子作为导电粒子1270。绝缘球使用二氧化硅玻璃、硬树脂等来形成。薄金属膜可使用金、银、钯、镍、ITO、和/或IZO的单层或叠层来形成。例如，可使用薄金膜、薄镍膜和薄金膜的叠层等作为薄金属膜。通过使用其中在中心包含绝缘球的导电粒子，可改进弹性，从而因来自外部源的压力的毁坏可减少。
在透射液晶显示设备和反射液晶显示设备中，像素电极1250的种类是不同的。在透射液晶显示设备的情况下，像素电极1250使用透光材料来形成。可给出氧化铟锡(ITO)、氧化锌(ZnO)、氧化铟锌(IZO)、镓掺杂的氧化锌(GZO)等作为透光材料的示例。此外，像素电极1250还可使用包括导电聚合物的导电组合物来形成。使用导电组合物形成的像素电极优选具有小于或等于10000欧姆/口的薄层电阻、以及在550nm的波长处大于或等于70％的透射率。此外，导电组合物中所包括的导电高分子的电阻率优选小于或等于0.1Ω·cm。
可使用所谓的π电子共轭导电聚合物作为导电聚合物。例如，可给出聚苯胺和/或其衍生物、聚吡咯和/或其衍生物、聚噻吩和/或其衍生物、或它们中的两种或更多种共聚物等。另一方面，在反射液晶显示设备的情况下，具有高反射率的金属电极被用作像素电极。具体地，使用铝、银等。此外，反射率通过使像素电极的表面变粗糙来增大。因此，可使像素电极的基膜变得粗糙。
此外，在透射液晶显示设备的情况下，透射材料和反射材料被用于像素电极。
此外，端子部分1240在第一基板1210的边缘部分中形成。在端子部分1240中，连接端子1241在连接布线1208上形成。
图4B是其中导电粒子1270和连接端子彼此连接的区域的截面图。连接布线1208和开关晶体管1261在第一基板1210上形成。与像素电极1250同时形成的连接端子1241在连接布线1208上形成。连接端子1241通过连接布线1208、开关晶体管1261和导电粒子1270电连接到对电极1291。此外，连接端子1241连接到FPC(未示出)。注意在图4B中，导电粒子1270通过树脂层1235来固定。树脂层1235可使用如用于密封材料1205的有机树脂材料来形成。
图4C是其中像素电极和连接端子彼此连接的区域的截面图。与薄膜晶体管的源电极层和漏电极层同时形成的连接布线1242在第一基板1210上形成。与像素电极1250同时形成的连接端子1243在连接布线1242上形成。连接端子1243通过连接布线1242电连接到像素电极1250。注意，由于在本实施例中使用有源矩阵液晶显示设备，因此像素电极1250和连接布线1242不直接相连，而是通过像素晶体管1211或信号线驱动电路1200连接。
取向膜1206设置在像素电极1250上，并且在其上进行摩擦。取决于液晶的模式，不一定需要取向膜1206和摩擦。
对于用作对基板的第二基板1204，黑矩阵可设置在与信号线驱动电路1200重叠的位置处，而滤色片、保护层等可设置在与像素电路1202重叠的位置处。形成对电极1291且取向膜1207设置在对电极1291上，并且在其上进行摩擦。与第一基板1210的情况一样，取决于液晶的模式，第二基板1204不一定需要取向膜和摩擦。
设置有对电极1291的第二基板1204或设置有像素电极1250的第一基板1210还设置有柱状间隔物1255。柱状间隔物1255被设置成保持第一基板1210和第二基板1204之间的距离。在本实施例中，描述了其中柱状间隔物1255设置在第二基板1204侧上的示例。柱状间隔物也被称为光刻(photolitho)间隔物、杆状间隔物、扇形间隔物、或圆柱形间隔物；在本实施例中，其称为柱状间隔物。替换地，可使用球形间隔物。在本实施例中，使用柱状间隔物。至于用于形成柱状间隔物1255的方法，诸如光敏丙烯酸树脂之类的有机绝缘材料通过旋涂法施加至基板的整个表面，并且在其上进行一系列光刻步骤，以使保留在基板上的光敏丙烯酸用作间隔物。通过该方法，用于设置间隔物的处所可根据曝光时的掩模图案暴露给光。设置在不驱动液晶的部分处的柱状间隔物可防止光透过液晶的泄漏、以及维持上基板和下基板之间的距离。此外，柱状间隔物1255可通过喷墨法使包含有机绝缘材料的组合物放电和在其上进行烘焙来形成。
导电粒子1270周围的空间可用导电聚合物来填充。作为导电聚合物的典型示例，可给出导电聚苯胺、导电聚吡咯、导电聚吩、多晶(3，4-亚乙二氧基噻吩)(PEDOT)和多晶(对苯乙烯磺酸)(PSS)的络合物等。此外，还可适当地使用可用于像素电极1250的导电聚合物的上述示例。导电聚合物通过用喷墨装置、分配装置等施加导电聚合物来形成。即，当导电聚合物与对电极或连接布线接触时，导电粒子1270和导电聚合物与对电极和连接布线接触，从而可减小对电极和连接布线之间的连接电阻。
注意，第二基板1204上所形成的连接布线1208和对电极1291通过导电粒子1270彼此电连接。
在第一基板1210或第二基板1204上使密封材料1205和导电粒子1270放电，并且随后在密封材料1205所包围的空间中对液晶放电。之后，第一基板1210和第二基板1204以减小的压力彼此附连，在其上进行UV光照射以固化密封材料1205，并且随后在其上进行热处理以进一步固化密封材料1205，从而牢固地固定第一基板和第二基板1204。此外，通过热处理使液晶的取向均匀。
因此，第一基板1210和第二基板1204可彼此连接。
然后，将第一基板1210和第二基板1204切成面板状。此外，为了改进对比度，分别在第一基板1210和第二基板1204外侧设置第一偏振板1290和第二偏振板1295。注意，在反射显示设备的情况下不必设置第一偏振板1290。
虽然在本实施例中未示出，但是可适当地设置黑矩阵(挡光层)、诸如偏振构件、阻滞构件、或防反射构件之类的光学构件(光学基板)等。例如，圆形偏振可通过使用偏振基板和阻滞基板来获取。另外，背光、侧光等可被用作光源。
在有源矩阵液晶显示设备中，驱动以矩阵形式排列的像素电极以在屏幕上形成显示图案。具体地，在所选像素电极和与该像素电极相对应的对电极之间施加电压，从而对设置在像素电极与对电极之间的液晶层进行光调制，并且该光调制被观察者识别为显示图案。
在包括使用氧化物半导体层形成的薄膜晶体管的液晶显示设备的结构中，如实施例1中一样，在显示静止图像时可实现低功耗，并且可减少图像失真。
可与其他实施例中所描述的任一结构适当组合地实现本实施例。
(实施例3)
在本实施例中，描述适用于本说明书中所公开的液晶显示设备的薄膜晶体管的示例。本实施例中要描述的薄膜晶体管410和薄膜晶体管420可分别被用作实施例2中的开关晶体管1261和像素晶体管1211。
参考图5A至5E描述本实施例的液晶显示设备和该液晶显示设备的制造方法的一个实施例。
图5A至5E示出液晶显示设备的截面结构的示例。图5A至5E中的薄膜晶体管410和420各自具有称为沟道蚀刻类型的一种底栅结构，并且可被称为倒交错薄膜晶体管。在图5A至5E中，薄膜晶体管410是开关晶体管，而薄膜晶体管420是像素晶体管。
虽然使用单栅薄膜晶体管作为薄膜晶体管410和420来给出描述，但是可按需形成各自包括多个沟道形成区的多栅薄膜晶体管。
在下文中参考图5A至5E描述在基板400上制造薄膜晶体管410和420的工艺。
首先，在具有绝缘表面的基板400上形成导电膜，并且随后，在第一光刻步骤中形成栅电极层411和421。注意，可通过喷墨法形成抗蚀剂掩模。通过喷墨法形成抗蚀剂掩模不需要光掩模；由此，可降低制造成本。
虽然对可用作具有绝缘表面的基板400的基板没有具体限制，但是基板具有至少足够的耐热性来耐受后来要进行的热处理是必要的。可使用由钡硼硅玻璃、铝硼硅酸盐玻璃等形成的玻璃基板。
在使用玻璃基板且后来要进行热处理的温度为高的情况下，优选使用其应变点高于或等于730℃的玻璃基板。例如，可使用诸如铝硅酸盐玻璃、铝硼硅酸盐玻璃、或钡硼硅酸盐玻璃之类的玻璃材料作为玻璃基板。注意，通过包含比氧化硼(B2O3)量更多的氧化钡(BaO)，可获取更实用的耐热玻璃基板。因此，优选使用包含比B2O3量更多的BaO的玻璃基板。
注意，可使用利用诸如陶瓷基板、石英基板、或兰宝石基板之类的绝缘体而形成的基板来替代以上玻璃基板。替换地，可使用结晶玻璃基板等。
用作基膜的绝缘膜可设置在基板400和栅电极层411之间、以及基板400和栅电极层421之间。该基膜具有防止杂质元素从基板400扩散的功能，并且可使用氮化硅膜、氧化硅膜、氮氧化硅膜、以及氧氮化硅膜中的一种或多种来形成为具有单层或叠层结构。
可使用诸如钼、钛、铬、钽、钨、铝、铜、钕、以及钪之类的金属材料中的任一种或包含这些材料中的任一种作为其主要组分的任何合金材料来使栅电极层411和421形成为各自具有单层或叠层结构。
作为栅电极层411和421各自的双层堆叠结构，例如，优选其中钼层堆叠在铝层上的双层堆叠结构、其中钼层堆叠在铜层上的双层堆叠结构、其中氮化钛层或氮化钽层堆叠在铜层上的双层堆叠结构、或者其中堆叠有氮化钛层和钼层的双层堆叠结构。作为三层堆叠结构，优选其中堆叠有钨层或氮化钨层、铝和硅的合金层或铝和钛的合金层、以及氮化钛层或钛层的叠层结构。
接下来，在栅电极层411和421上形成栅绝缘层402。
可通过等离子体CVD法、溅射法等来使栅绝缘层402形成为具有单层的氧化硅层、氮化硅层、氧氮化硅层、氮氧化硅层、或氧化铝层、或者其叠层。例如，可通过使用SiH4、氧气和氮气作为沉积气体的等离子体CVD法来形成氧氮化硅层。此外，诸如氧化铪(HfOx)或氧化钽(TaOx)之类的高k材料可被用作栅绝缘层。形成厚度为大于或等于100nm且小于或等于500nm的栅绝缘层402；在栅绝缘层402形成为具有叠层结构的情况下，例如，堆叠厚度为大于或等于50nm且小于或等于200nm的第一栅绝缘层和厚度为大于或等于5nm且小于或等于300nm的第二栅绝缘层。
在本实施例中，通过等离子体CVD法形成厚度为100nm或更薄的氧氮化硅层作为栅绝缘层402。
此外，可使用高密度等离子体装置来形成氧氮化硅膜作为栅绝缘层402。在此，高密度等离子体装置是指可实现高于或等于1×1011/cm3的等离子体密度的装置。例如，通过施加高于或等于3kW且低于或等于6kW的微波功率来生成等离子体，从而形成绝缘膜。
将甲硅烷气体(SiH4)、一氧化二氮(N2O)和稀有气体作为源气体引入腔室以在高于或等于10Pa且低于或等于30Pa的压力处生成高密度等离子体，从而在具有绝缘表面的基板(诸如玻璃基板)上形成绝缘膜。之后，停止供应甲硅烷气体，并且在不暴露给空气的情况下引入一氧化二氮(N2O)和稀有气体，从而可在绝缘膜的表面上进行等离子体处理。至少在形成绝缘膜之后进行通过引入一氧化二氮(N2O)和稀有气体而在绝缘膜的表面上进行的等离子体处理。通过以上工艺过程形成的绝缘膜具有薄的厚度，并且与即使其厚度小于100nm也可确保其可靠性的绝缘膜相对应。
在形成栅绝缘层402时，引入腔室的甲硅烷气体(SiH4)与一氧化二氮(N2O)的流量比在1∶10至1∶200的范围内。另外，可使用氦气、氩气、氪气、氙气等作为被引入腔室的稀有气体。具体而言，优选使用便宜的氩气。
另外，由于通过使用高密度等离子体装置而形成的绝缘膜可具有均匀的厚度，因此绝缘膜具有优良的阶梯覆盖率。此外，可精确地控制用高密度等离子体装置形成的薄绝缘膜的厚度。
通过以上工艺过程形成的绝缘膜与使用常规平行板等离子体CVD装置而形成的绝缘膜大大地不同。在用相同蚀刻剂的蚀刻速度彼此作比较的情况下，通过以上工艺过程形成的绝缘膜的蚀刻速度比使用常规平行板等离子体CVD装置而形成的绝缘膜的蚀刻速度低10％或更多、或者20％或更多。因此，可以说，使用高密度等离子体装置而形成的绝缘膜是致密膜。
在稍后的步骤中变成I型或基本上变成I型的氧化物半导体(提纯的氧化物半导体)对界面状态或界面电荷极其敏感；因此，具有栅绝缘膜的界面是重要的。由此，与高度提纯的氧化物半导体接触的栅绝缘膜(GI)要求更高的质量。因此，由于形成具有高耐压的致密且高质量的绝缘膜是可能的，因此优选采用使用微波(2.45GHz)的高密度等离子体CVD。当高度提纯的氧化物半导体和高质量的栅绝缘膜彼此紧密地接触时，可减小界面状态密度，并且可获取良好的界面特性。重要的是，作为栅绝缘膜，绝缘膜在氧化物半导体的情况下具有减小的界面状态密度，并且可形1成良好的界面、以及具有良好的膜质量。
然后，在栅绝缘层402上形成厚度为大于或等于2nm且小于或等于200nm的氧化物半导体膜430。氧化物半导体膜430的厚度优选为50nm或更薄，从而即使当用于脱水或脱氢的热处理在形成氧化物半导体膜430之后进行时也保持在非晶状态中。氧化物半导体膜的薄厚度使得在形成氧化物半导体膜之后进行热处理时防止氧化物半导体膜结晶成为可能。
注意，在通过溅射法形成氧化物半导体膜430之前，优选通过其中引入氩气并生成等离子体的反溅射来去除附连到栅绝缘层402的表面的灰尘。反溅射是指其中在未向靶侧施加电压的情况下，RF电源用于在氩气气氛中向基板侧施加电压以使表面改性的方法。注意，可使用氮气气氛、氦气气氛、氧气气氛等来替代氩气气氛。
可使用In-Ga-Zn-O基氧化物半导体膜、In-Sn-O基氧化物半导体膜、In-Sn-Zn-O基氧化物半导体膜、In-Al-Zn-O基氧化物半导体膜、Sn-Ga-Zn-O基氧化物半导体膜、Al-Ga-Zn-O基氧化物半导体膜、Sn-Al-Zn-O基氧化物半导体膜、In-Zn-O基氧化物半导体膜、Sn-Zn-O基氧化物半导体膜、Al-Zn-O基氧化物半导体膜、In-O基氧化物半导体膜、Sn-O基氧化物半导体膜、或Zn-O基氧化物半导体膜作为氧化物半导体膜430。在本实施例中，通过使用In-Ga-Zn-O基氧化物半导体靶的溅射法来形成氧化物半导体薄膜430。在图5A中示出在此阶段的截面图。替换地，可在稀有气体(通常是氩气)气氛、氧气气氛、或包含稀有气体(通常是氩气)和氧气的气氛中通过溅射法形成氧化物半导体膜430。在使用溅射法的情况下，优选使用包括大于或等于2wt％且小于或等于10wt％的SiO2的靶来形成氧化物半导体膜，从而抑制结晶的SiOx(x＞0)被包含在氧化物半导体膜430中以在用于后来要进行的脱水或脱氢的热处理时防止氧化物半导体膜结晶。
在本实施例中，使用包含In、Ga和Zn(In2O3∶Ga2O3∶ZnO＝1∶1∶1，即In∶Ga∶Zn＝1∶1∶0.5[at％])的氧化物半导体靶来进行膜沉积。沉积条件设置如下：基板和靶之间的距离为100mm，压力为0.2Pa，直流(DC)电源为0.5kW，而气氛是氩气和氧气的混合气氛(氩气∶氧气＝30sccm∶20sccm，并且氧气流速为40％)。注意，当使用脉冲直流(DC)电源时，可减少在膜沉积中生成的粉末物质(也称为粒子或灰尘)，并且膜厚度可能是均匀的。In-Ga-Zn-O基膜形成为厚度达大于或等于5nm且小于或等于200nm。在本实施例中，通过溅射法使用In-Ga-Zn-O基氧化物半导体靶来形成20nm厚的In-Ga-Zn-O基膜作为氧化物半导体膜。替换地，可使用具有In∶Ga∶Zn＝1∶1∶1[at％]或In∶Ga∶Zn＝1∶1∶2[at％]的组分比的靶作为包含In、Ga和Zn的氧化物半导体靶。
溅射法的示例包括高频电源被用作溅射电源的RF溅射法、使用DC电源的直流溅射法、以及以脉冲方式施加偏压的脉冲DC溅射法。在形成有绝缘膜的情况下主要使用RF溅射法，而在形成有金属膜的情况下主要使用DC溅射法。
另外，还存在其中可设置不同材料的多个靶的多源溅射装置。通过多源溅射装置，可形成在同一腔室中堆叠的不同材料的膜，或者可在同一腔室中通过放电同时形成多种材料的膜。
另外，存在腔室内部设置有磁铁系统且用于磁控溅射的溅射装置、以及在不使用辉光放电的情况下使用通过使用微波而生成的等离子体的用于ECR溅射的溅射装置。
此外，作为通过溅射法的沉积方法，还存在靶物质和溅射气体组分在沉积期间相互化学反应以形成其化合物薄膜的反应溅射法，以及在沉积期间也向基板施加电压的偏压溅射法。
然后，在第二光刻步骤中，将氧化物半导体膜430处理成岛状氧化物半导体层。可通过喷墨法形成用于形成岛状氧化物半导体层的抗蚀剂掩模。通过喷墨法形成抗蚀剂掩模不需要光掩模；由此，可降低制造成本。
接下来，进行氧化物半导体层的脱水或脱氢。用于脱水或脱氢的第一热处理的温度高于或等于400℃且低于或等于750℃，优选高于或等于400℃且低于基板的应变点。在本实施例中，将基板引入作为热处理装置之一的电炉，在氮气气氛中，在450℃对氧化物半导体层进行热处理达1小时。然后，氧化物半导体层不暴露给空气，从而防止水和氢气进入氧化物半导体层。由此，获取氧化物半导体层431和432(图5B)。
热处理装置不限于电炉，并且可设置有通过来自诸如电阻加热器等加热器的热传导或热辐射对要处理的对象加热的设备。例如，可使用诸如GRTA(气体快速热退火)装置或LRTA(灯快速热退火)装置之类的RTA(快速热退火)装置。LRTA装置是用于通过从诸如卤素灯、卤化金属灯、氙弧灯、碳弧灯、高压钠灯、或高压汞灯之类的灯发射的光(电磁波)辐射来对要处理的对象加热的装置。GRTA装置是用于使用高温气体来进行热处理的装置。可使用不与要通过热处理处理的对象反应的惰性气体(诸如氮气或稀有气体(诸如氩气))作为气体。
例如，可进行GRTA作为第一热处理，通过GRTA将基板移动到加热到高达650℃至700℃的高温的惰性气体中，加热数分钟，并且从加热到高温的惰性气体中移出。通过GRTA，可实现短时间段的高温热处理。
注意，在第一热处理中，优选在氮气或诸如氦气、氖气或氩气之类的稀有气体中不包含水、氢气等。优选引入热处理装置的氮气或者诸如氦气、氖气或氩气之类的稀有气体的纯度被设为6N(99.9999％)或更高，优选为7N(99.99999％)或更高(即，杂质浓度为1ppm或更低，优选为0.1ppm或更低)。
取决于第一热处理的条件或氧化物半导体层的材料，氧化物半导体膜在一些情况下可被结晶为微晶膜或多晶膜。例如，氧化物半导体层可结晶以变成结晶度为90％或更大、或者80％或更大的微晶氧化物半导体膜。替换地，取决于第一热处理的条件和氧化物半导体层的材料，氧化物半导体层可能变成不含结晶组分的非晶氧化物半导体膜。氧化物半导体层可变成其中将微晶部分(大于或等于1nm且小于或等于20nm的粒径，通常大于或等于2nm且小于或等于4nm)混合到非晶氧化物半导体中的氧化物半导体膜。在使用RTA(例如，GRTA或LRTA)进行高温热处理的情况下，可在氧化物半导体膜的表面侧上生成呈纵向(膜厚方向)的针状晶体。
可对还未处理成岛状氧化物半导体层的氧化物半导体膜430执行氧化物半导体层的第一热处理。在此情况下，在第一热处理之后从加热装置中取出基板，并且随后进行光刻步骤。
用于氧化物半导体层的脱水或脱氢的热处理可在任一以下时刻进行：在形成氧化物半导体层之后；在氧化物半导体层上形成源电极和漏电极之后；以及在源电极和漏电极上形成保护绝缘膜之后。
此外，在栅绝缘层402中形成开口部分的情况下，形成开口部分的步骤可在氧化物半导体膜430经受脱水或脱氢处理之前或之后进行。
注意，氧化物半导体膜的蚀刻可以是干法蚀刻，而不限于湿法蚀刻。
优选使用含氯的气体(诸如氯气(Cl2)、三氯化硼(BCl3)、四氯化硅(SiCl4)、或四氯化碳(CCl4)之类的氯基气体)作为用于干法蚀刻的溅射气体。
替换地，可使用含氟(诸如四氟化碳(CF4)、氟化硫(SF6)、氟化氮(NF3)、或三氟甲烷(CHF3)之类的氟基气体)的气体、溴化氢(HBr)、氧气(O2)、添加诸如氦(He)或氩(Ar)之类的稀有气体的这些气体中的任一种等。
可使用平行板RIE(反应离子蚀刻)法或ICP(感应耦合等离子体)蚀刻法作为干法蚀刻法。为了将膜蚀刻成期望形状，可适当地调整蚀刻条件(施加到线圈状电极的电功率量、施加到基板侧上的电极的电功率量、基板侧上电极的温度等)。
可使用通过混合磷酸、醋酸、以及硝酸获取的溶液、氨双氧水混合物(31wt％的双氧水∶28wt％的氨∶水＝5∶2∶2)等作为用于湿法蚀刻的蚀刻剂。另外，还可使用ITO07N(由KANTO化学公司(KANTO CHEMICAL CO.，INC.)生产)。
通过清洗来去除用于湿法蚀刻的蚀刻剂以及蚀刻掉的材料。可提纯包括蚀刻剂和蚀刻掉的材料的废液，并且可重新使用该材料。当在蚀刻之后从废液收集氧化物半导体层中所包括的诸如铟之类的材料，并且重新使用该材料时，可有效地使用资源，并且可降低成本。
根据材料适当地调整蚀刻条件(诸如蚀刻剂、蚀刻时间、以及温度)，从而可将该材料蚀刻成期望形状。
接下来，在栅绝缘层402、以及氧化物半导体层431和432上形成金属导电膜。金属导电膜可通过溅射法或真空蒸镀法来形成。作为金属导电膜的材料，存在从Al、Cr、Cu、Ta、Ti、Mo和W中选择的元素、包括这些元素中的任一种的合金、这些元素中的任一种所组合的合金等。此外，可使用从锰、镁、锆、铍和钕中选择的一种或多种材料。此外，金属导电膜可具有单层结构、或者两层或更多层的叠层结构。例如，可给出包括硅的铝膜的单层结构、其中在铝膜上堆叠钛膜的双层结构、其中以所呈现的次序堆叠Ti膜、铝膜、以及Ti膜的三层结构。替换地，可使用膜、合金膜、或者Al和从以下选择的一种或多种元素的组合：钛(Ti)、钽(Ta)、钨(W)、钼(Mo)、铬(Cr)、钕(Nd)、以及钪(Sc)。
如果在形成金属导电膜之后进行热处理，则优选金属导电膜具有足以耐受热处理的耐热性。
进行第三光刻步骤。在金属导电膜上形成抗蚀剂掩模，并且进行选择性蚀刻，由此形成源电极层415a、漏电极层415b、源电极层425a、以及漏电极层425b。然后，去除抗蚀剂掩模(参见图5C)。
注意，适当地调整材料和蚀刻条件，从而通过蚀刻金属导电膜不会去除氧化物半导体层431和432。
在本实施例中，Ti膜被用作金属导电膜，In-Ga-Zn-O基氧化物被用作氧化物半导体层431和432，并且氨双氧水混合物(31wt％的双氧水∶28wt％的氨∶水＝5∶2∶2)被用作蚀刻剂。
注意，在第三光刻步骤中，只蚀刻氧化物半导体层431和432的各部分，由此在一些情况下形成具有凹槽(凹陷部分)的氧化物半导体层。用于形成源电极层415a、漏电极层415b、源电极层425a、以及漏电极层425b的抗蚀剂掩模通过喷墨法来形成。通过喷墨法形成抗蚀剂掩模不需要光掩模；由此，可降低制造成本。
为了减少光刻步骤中所使用的光掩模的数量和减少光刻步骤的数量，蚀刻步骤可使用通过使用多色调掩模而形成的抗蚀剂掩模来进行，该多色调掩模是透射光以使其具有多个强度的曝光掩模。通过使用多色调掩模而形成的抗蚀剂掩模具有多个厚度，并且还可通过蚀刻改变形状；因此，抗蚀剂掩模可在用于处理成不同图案的多个蚀刻步骤中使用。因此，与至少两种或更多种不同的图案相对应的抗蚀剂掩模可通过一个多色调掩模来形成。由此，可减少曝光掩模的数量，并且还可减少相应的光刻步骤的数量，因此可实现工艺的简化。
接下来，在其上使用诸如N2O、N2、或Ar之类的气体来进行等离子体处理。通过该等离子体处理，去除附着到氧化物半导体层的暴露表面的所吸收的水等。也可使用氧气和氩气的混合气体来进行等离子体处理。
在等离子体处理之后，在不暴露给空气的情况下形成用作保护绝缘膜且与氧化物半导体层的各个部分接触的氧化物绝缘层416。
氧化物绝缘层416的厚度为至少1nm，并且可适当地通过使诸如水或氢气之类的杂质不进入氧化物绝缘层416的方法(诸如溅射法)来形成。当氧化物绝缘层416中含氢时，导致氢进入氧化物半导体层或通过氢提取氧化物半导体层中的氧，由此使得氧化物半导体层的背沟道具有较低电阻(具有n型导电性)并且形成寄生沟道。因此，采用不使用氢气的膜形成方法来形成含尽可能少的氢的氧化物绝缘层416是重要的。
在本实施例中，通过溅射法形成厚度为200nm的氧化硅膜作为氧化物绝缘层416。膜形成中的基板温度可能高于或等于室温且低于或等于300℃，而在本实施例中为100℃。可在稀有气体(通常是氩气)气氛、氧气气氛、或者稀有气体(通常是氩气)和氧气的气氛中通过溅射法进行氧化硅膜的形成。可使用氧化硅靶或硅靶作为靶。例如，通过使用硅靶，可在氧气和氮气的气氛中通过溅射法来形成氧化硅。使用不包括诸如水分、氢离子和OH-之类的杂质且阻挡这些杂质从外部进入的无机绝缘膜作为形成为与其电阻减小的氧化物半导体层接触的氧化物绝缘层416。通常，可使用氧化硅膜、氮氧化硅膜、氧化铝膜、或氧氮化铝膜等。
接下来，在惰性气体气氛或氧气气氛(优选高于或等于200℃且低于或等于400℃，例如高于或等于250℃且低于或等于350℃)中进行第二热处理。例如，在氮气气氛中，在250℃进行第二热处理达1小时。在第二热处理中，部分氧化物半导体层(沟道形成区)在与氧化物绝缘层416接触时被加热。
通过这些步骤，在所沉积的氧化物半导体膜上进行用于脱水或脱氢的热处理以减小氧化物半导体膜的电阻，并且随后选择性地使部分氧化物半导体膜处于过氧状态。因此，与栅电极层411重叠的沟道形成区413变成i型，并且以自对准方式形成与源电极层415a重叠的高电阻源区414a和与漏电极层415b重叠的高电阻漏区414b。由此，形成薄膜晶体管410。类似地，与栅电极层421重叠的沟道形成区423变成i型，并且以自对准方式形成与源电极层425a重叠的高电阻源区424a和与漏电极层425b重叠的高电阻漏区424b。通过上述步骤，可形成薄膜晶体管420。
当氧化物半导体中有杂质时，在85℃下通过2×106V/cm的电场强度达12小时的偏置温度测试(BT测试)中，可通过强电场(B：偏置)和高温(T：温度)来切断杂质和氧化物半导体的主要组分之间的组合，并且所生成的悬空键导致阈值电压(Vth)的偏移。另一方面，通过去除氧化物半导体中的杂质(特别是氢气或水)、以及给出如上所述的绝缘膜和氧化物半导体之间良好的界面特性，可设置甚至在BT测试中也稳定的晶体管。
还可在高于或等于100℃且低于或等于200℃的温度下在空气中进行热处理达大于或等于1小时且小于或等于30小时。在本实施例中，在150℃下进行热处理达10小时。可在固定加热温度进行该热处理。替换地，可重复多次地进行加热温度的以下改变：加热温度从室温上升到高于或等于100℃且低于或等于200℃的温度，并且随后下降到室温。此外，该热处理可在形成氧化物绝缘膜之前在减小的压力下进行。在减小的压力下，可缩短热处理时间。通过这种热处理，将氢从氧化物半导体层引入氧化物绝缘层；由此，可获取常态截止的薄膜晶体管。因此，可改进液晶显示设备的可靠性。
注意，通过形成氧化物半导体层中与漏电极层415b和425b(以及源电极层415a和425b)重叠的高电阻漏区414b和424b(或高电阻源区414a和424a)，可改进薄膜晶体管的可靠性。具体地，通过形成高电阻漏区414b和424b，可获取其中漏电极层415b和425b、高电阻漏区414b和424b、以及沟道形成区413和423的导电性逐步变化的结构。由此，在用连接到用于供应高电源电位Vdd的布线的漏电极层415b和425b进行操作的情况下，高电阻漏区用作缓冲层，并且由此即使在栅电极层411和漏电极层415b之间、以及在漏电极层421和漏电极层425b之间施加高电压，电场的局部集中也不易于发生，这导致晶体管的耐压增大。
此外，在氧化物半导体层的厚度为15nm或更薄的情况下，在整个厚度方向上形成氧化物半导体层中的高电阻源区或高电阻漏区。在氧化物半导体层的厚度为30nm或更厚且50nm或更薄的情况下，在氧化物半导体层的部分中(即，在氧化物半导体层中与源电极层或漏电极层接触区域中及其附近)，电阻减小，并且形成高电阻源区或高电阻漏区，同时使氧化物半导体层中接近栅绝缘膜的区域成为I型。
还可在氧化物绝缘层416上形成保护绝缘层。例如，通过RF溅射法形成氮化硅膜。由于RF溅射法具有高生产率，因此优选将其用作保护绝缘层的膜形成方法。优选使用不包括诸如水分、氢离子和OH-之类的杂质且阻挡这些杂质从外部进入的无机绝缘膜作为保护绝缘层。具体地，可使用氮化硅膜、氮化铝膜、氮氧化硅膜、氮氧化铝膜等。在本实施例中，使用氮化硅膜来形成保护绝缘层403作为保护绝缘层(参见图5D)。
用于平面化的平面化绝缘层可设置在保护绝缘层403上。如图5E所示，在薄膜晶体管420上平面化绝缘层404形成在保护绝缘层403上。
可从诸如聚酰亚胺、丙烯酸、苯并环丁烯、聚酰胺、或环氧树脂之类的具有耐热性的有机材料形成平面化绝缘层404。除了这些有机材料以外，还有可能使用低介电常数材料(低k材料)、硅氧烷基树脂、PSG(磷硅玻璃)、BPSG(硼磷硅玻璃)等。可通过堆叠使用这些材料形成的多层绝缘膜来形成平面化绝缘层404。
注意，硅氧烷基树脂对应于包括使用硅氧烷基材料作为起始材料形成的Si-O-Si键的树脂。硅氧烷基树脂可包括有机基团(例如，烷基团或芳香基团)或氟基团作为取代基。另外，该有机基团可包括氟基团。
平面化绝缘层404的形成方法不限于特定方法，并且可根据材料使用以下方法：溅射法、SOG法、旋涂法、浸渍法、喷涂法、液滴喷射法(喷墨法、丝网印刷、胶版印刷等)等。此外，可用刮刀、辊涂机、幕涂机、刀涂机等形成平面化绝缘层404。
接下来，进行第四光刻步骤。形成抗蚀剂掩模，并且选择性地进行蚀刻以去除部分氧化物绝缘层416、部分保护绝缘层403和部分平面化绝缘层404，从而形成到达漏电极层425b的开口。
然后，形成透光导电膜。通过溅射法、真空蒸镀法等使用氧化铟(In2O3)、氧化铟-氧化锡合金(In2O3-SnO2，简称为ITO)等来形成该透光导电膜。其示例为Al-Zn-O-N基非单晶膜、Zn-O基非单晶膜和含氮的Sn-Zn-O基非单晶膜的Al-Zn-O基非单晶膜也可被用作透光导电膜。注意，Al-Zn-O-N基膜中锌的组分比(原子百分比)小于或等于47原子百分比，并且高于该膜中铝的组分比；该膜中铝的组分比(原子百分比)高于该膜中氮的组分比。用盐酸基溶液来蚀刻这种材料。然而，由于在蚀刻ITO时特别容易生成残余物，因此可使用氧化铟-氧化锌合金(In2O3-ZnO)来改进蚀刻加工性。
注意，透光导电膜中的组分百分比的单位是原子百分比，并且通过使用电子探针X射线微量分析仪(EPMA)的分析来评估组分的百分比。
接下来，进行第五光刻步骤。形成抗蚀剂掩模，并且通过蚀刻来去除透光导电膜的不必要部分以形成像素电极427。然后，去除抗蚀剂掩模(参见图5E)。
在本实施例中，在栅绝缘层中形成开口的步骤在附图中未示出；然而，在栅绝缘层中形成开口的步骤可在与氧化物绝缘层和保护绝缘层相同的光刻步骤、或另一光刻步骤中进行。当该开口在另一光刻步骤中形成时，光刻步骤的数量为6。
包括使用在本实施例中描述的氧化物半导体层而形成的薄膜晶体管的液晶显示设备与实施例1中所描述的结构组合，由此在显示静止图像时可实现低功耗，并且可减少图像失真。
可与任一其他实施例适当组合地实现本实施例。
(实施例4)
在本实施例中，描述适用于本说明书中所公开的液晶显示设备的薄膜晶体管的另一示例。本实施例中要描述的薄膜晶体管240和薄膜晶体管260可分别被用作实施例2中的开关晶体管1261和像素晶体管1211。
参考图6A至6E描述本实施例的液晶显示设备和该液晶显示设备的制造方法的一个实施例。
虽然使用单栅薄膜晶体管作为薄膜晶体管240和260来给出描述，但是可按需形成各自包括多个沟道形成区的多栅薄膜晶体管。
参考图6A至6E描述在基板290上制造薄膜晶体管240和260的工艺。
首先，在具有绝缘表面的基板290上形成导电膜，并且随后，在第一光刻步骤中形成栅电极层241和261。在本实施例中，通过溅射法来形成厚度为150nm的钨膜，用作栅电极层241和261。
接下来，在栅电极层241和261上形成栅绝缘层292。在本实施例中，通过等离子体CVD法形成厚度为100nm或更薄的氧氮化硅层作为栅绝缘层292。
接下来，在栅绝缘层292上形成金属导电膜，并且进行第二光刻步骤。在金属导电膜上形成抗蚀剂掩模，并且进行选择性蚀刻，由此形成源电极层245a和265a、以及漏电极层245b和265b。然后，去除抗蚀剂掩模(参见图6A)。
接下来，形成氧化物半导体膜295(参见图6B)。在本实施例中，通过使用In-Ga-Zn-O基氧化物半导体靶的溅射法来形成氧化物半导体膜295。在第三光刻步骤中，将氧化物半导体膜295处理成岛状氧化物半导体层。
接下来，进行氧化物半导体层的脱水或脱氢。用于脱水或脱氢的第一热处理的温度高于或等于400℃且低于或等于750℃，优选高于或等于400℃且低于基板的应变点。在本实施例中，将基板引入作为热处理装置之一的电炉，并且在氮气气氛中，在450℃下对氧化物半导体层进行热处理达1小时。然后，氧化物半导体层不暴露给空气，从而防止水和氢气进入氧化物半导体层。由此，获取氧化物半导体层296和297(图6C)。
例如，可执行GRTA作为第一热处理，通过GRTA将基板移入加热到高达650℃至700℃的高温的惰性气体中，加热数分钟，并且从加热到高温的惰性气体中移出。通过GRTA，可实现短时间段的高温热处理。
形成与氧化物半导体层296和297接触的氧化物绝缘层246作为保护绝缘膜。
氧化物绝缘层246的厚度为至少1nm，并且可适当地通过使诸如水或氢气之类的杂质不进入氧化物绝缘层246的方法(诸如溅射法)来形成。当氧化物绝缘层246中含氢时，导致氢进入氧化物半导体层或通过氢提取氧化物半导体层中的氧，由此使得氧化物半导体层与氧化物绝缘层246接触的区域具有较低电阻(具有n型导电性)并且形成寄生沟道。因此，采用不使用氢气的膜形成方法来形成含尽可能少的氢的氧化物绝缘层246是重要的。
在本实施例中，通过溅射法形成厚度为200nm的氧化硅膜作为氧化物绝缘层246。膜形成中的基板温度可能高于或等于室温且低于或等于300℃，而在本实施例中为100℃。可在稀有气体(通常是氩气)气氛、氧气气氛、或者稀有气体(通常是氩气)和氧气的气氛中通过溅射法进行氧化硅膜的形成。可使用氧化硅靶或硅靶作为靶。例如，通过使用硅靶，可在氧气和氮气的气氛下通过溅射法来形成氧化硅。使用不包括诸如水分、氢离子和OH-之类的杂质且阻挡这些杂质从外部进入的无机绝缘膜作为形成为与其电阻减小的氧化物半导体层接触的氧化物绝缘层246。通常，可使用氧化硅膜、氮氧化硅膜、氧化铝膜、或氧氮化铝膜等。
接下来，在惰性气体气氛或氧气气氛(优选在高于或等于200℃且低于或等于400℃的温度，例如，在高于或等于250℃且低于或等于350℃)中进行第二热处理。例如，在氮气气氛中，在250℃下进行第二热处理达1小时。在第二热处理中，氧化物半导体层的各部分(沟道形成区)被加热，同时与氧化物绝缘层246接触。
通过这些步骤，在沉积的氧化物半导体膜上进行用于脱水或脱氢的热处理以减小氧化物半导体膜的电阻，并且随后选择性地使部分氧化物半导体膜处于过氧状态。因此，形成i型氧化物半导体层242和262。由此，形成薄膜晶体管240和260。
还可在高于或等于100℃且低于或等于200℃的温度下在空气中进行热处理达大于或等于1小时且小于或等于30小时。在本实施例中，在150℃下进行热处理达10小时。可在固定加热温度下进行该热处理。替换地，可重复多次地进行加热温度的以下改变：加热温度从室温上升到高于或等于100℃且低于或等于200℃，并且随后下降到室温。此外，该热处理可在形成氧化物绝缘膜之前在减小的压力下进行。在减小的压力下，可缩短热处理时间。通过这种热处理，将氢从氧化物半导体层引入氧化物绝缘层；由此，可获取常态截止的薄膜晶体管。因此，可改进液晶显示设备的可靠性。
还可在氧化物绝缘层246上形成保护绝缘层。例如，通过RF溅射法形成氮化硅膜。在本实施例中，使用氮化硅膜形成保护绝缘层293(参见图6D)。
用于平面化的平面化绝缘层可设置在保护绝缘层293上。在本实施例中，如图6E所示，在薄膜晶体管260上平面化绝缘层294形成在保护绝缘层293上。
接下来，进行第四光刻步骤。形成抗蚀剂掩模，并且选择性地进行蚀刻以去除部分平面化绝缘层294、部分保护绝缘层293和部分氧化物绝缘层246，从而形成到达漏电极层265b的开口。
接下来，形成透光导电膜，并且进行第五光刻步骤。形成抗蚀剂掩模，并且通过蚀刻来去除不必要的部分以形成像素电极267。然后，去除抗蚀剂掩模(参见图6E)。
在本实施例中，在栅绝缘层中形成开口的步骤在附图中未示出；然而，在栅绝缘层中形成开口的步骤可在与氧化物绝缘层和保护绝缘层相同的光刻步骤、或另一光刻步骤中进行。当该开口在另一光刻步骤中形成时，光刻步骤的数量为6。
包括使用在本实施例中描述的氧化物半导体层而形成的薄膜晶体管的液晶显示设备与实施例1中所描述的结构组合，由此在显示静止图像时可实现低功耗，并且可减少图像失真。
可与任一其他实施例适当组合地实现本实施例。
(实施例5)
在本实施例中，描述适用于本说明书中所公开的液晶显示设备的薄膜晶体管的示例。本实施例中要描述的薄膜晶体管470和薄膜晶体管480可分别被用作实施例2中的开关晶体管1261和像素晶体管1211。
在本实施例中，将参考图7描述薄膜晶体管的制造方法的示例，该示例与实施例3中的示例不同。由于除部分步骤以外图7示出的工艺部分与图5A至5E的工艺部分相同，因此相同的部分用相同的附图标记来指示，并且省略对相同部分的详细描述。
根据实施例1，在基板400上形成栅电极层471和481，并且在其上堆叠栅绝缘层402。
接下来，形成氧化物半导体膜，并且在光刻步骤中将其处理成岛状氧化物半导体层。
接下来，进行氧化物半导体层的脱水或脱氢。由于用于脱水或脱氢的第一热处理的温度被设为高于或等于400℃，优选425℃或更高。注意，在温度为425℃或更高的情况下，热处理时间可以是1小时或更短，而在温度低于425℃的情况下，热处理时间长于1小时。在本实施例中，将基板引入作为热处理装置之一的电炉，并且在氮气气氛中对氧化物半导体层进行热处理。然后，氧化物半导体层不暴露于空气，从而防止水和氢气进入氧化物半导体层。由此，获取氧化物半导体层。之后，通过将高纯度氧气、高纯度N2O气体、或超干空气(具有-40℃或更低的露点，优选-60℃或更低)引入同一炉来进行冷却优选氧气和N2O气体不包括水、氢气等。此外，被引入热处理装置的氧气或N2O气体的纯度优选为6N(99.9999％)或更高，更优选为7N(99.99999％))或更高(即，氧气气体或N2O气体的杂质浓度优选为1ppm或更低，更优选为0.1ppm或更低)。
热处理装置不限于电炉，并且例如可以是RTA(快速热退火)装置，诸如GRTA(气体快速热退火)装置或LRTA(等快速热退火)装置。LRTA装置是用于通过从诸如卤素灯、卤化金属灯、氙弧灯、碳弧灯、高压钠灯、或高压汞灯之类的灯发射的光(电磁波)辐射来对要处理对象加热的装置。另外，LRTA装置不仅可设置有灯，而且设置有对要通过热传导或来自加热器(诸如电阻加热器)的热辐射处理的对象加热的设备。GRTA是使用高温气体的热处理方法。可使用不与要通过热处理处理的对象反应的惰性气体(诸如氮气或稀有气体(诸如氩气))作为气体。可在600℃至750℃的温度下使用RTA法进行热处理达数分钟。
此外，在用于脱水或脱氢的第一热处理之后，可在氧气或N2O气体的气氛中，在高于或等于200℃且低于或等于400℃(优选高于或等于200℃且低于或等于300℃)的温度下进行热处理。
可对尚未处理成岛状氧化物半导体层的氧化物半导体膜进行氧化物半导体层的第一热处理。在此情况下，在第一热处理之后从加热装置取出基板，并且随后进行光刻步骤。
通过这些步骤使整个氧化物半导体膜包含过量氧，由此氧化物半导体膜具有更高的电阻，即变成i型。因此，形成其整个区域都是i型的氧化物半导体层472和482。
接下来，通过光刻步骤在氧化物半导体层472和482上形成抗蚀剂掩模，并且选择性地进行蚀刻以形成源电极层475a和485a、以及漏电极层475b和485b，并且随后通过溅射法形成氧化物绝缘层416。由此，可形成薄膜晶体管470和480。
接下来，为了减少薄膜晶体管的电特性的变化，在惰性气体气氛或氮气气氛中进行热处理(优选在150℃或更高且低于350℃)。例如，在氮气气氛中，在250℃进行热处理达1小时。
还可在高于或等于100℃且低于或等于200℃的温度下在空气中进行热处理达大于或等于1小时且小于或等于30小时。在本实施例中，在150℃下进行热处理达10小时。可在固定加热温度进行该热处理。替换地，可重复多次地进行加热温度的以下改变：加热温度从室温上升到高于或等于100℃且低于或等于200℃，并且随后下降到室温。此外，该热处理可在形成氧化物绝缘膜之前在减小的压力下进行。在减小的压力下，可缩短热处理时间。通过这种热处理，将氢从氧化物半导体层引入氧化物绝缘层；由此，可获取常态截止的薄膜晶体管。因此，可改进液晶显示设备的可靠性。
在氧化物绝缘层416上形成保护绝缘层403。在本实施例中，使用氮化硅膜形成保护绝缘层403作为保护绝缘层。
用于平面化的平面化绝缘层可设置在保护绝缘层403上。在本实施例中，如图7所示，在薄膜晶体管480上平面化绝缘层404形成在保护绝缘层403上。
接下来，进行光刻步骤。形成抗蚀剂掩模，并且选择性地进行蚀刻以去除部分平面化绝缘层404、部分保护绝缘层403和部分氧化物绝缘层416，从而形成到达漏电极层485b的开口。
接下来，形成透光导电膜，并且进行光刻步骤。形成抗蚀剂掩模，并且通过蚀刻来去除不必要的部分以形成像素电极487。然后，去除抗蚀剂掩模(参见图7)。
包括使用在本实施例中描述的氧化物半导体层而形成的薄膜晶体管的液晶显示设备与实施例1中所描述的结构组合，由此在显示静止图像时可实现低功耗，并且可减少图像失真。
可与任一其他实施例适当组合地实现本实施例。
(实施例6)
在本实施例中，描述各自包括任一实施例中所描述的液晶显示设备的电子电器的示例。
图8A示出可包括外壳9630、显示部分9631、扬声器9633、操作键9635、连接端子9636、记录介质读取部分9672等的便携式游戏机。图8A所示的便携式游戏机可具有读取存储在记录介质中的程序或数据以显示在显示部分上的功能、通过无线通信与另一便携式游戏机共享信息的功能等。图8A所示的便携式游戏机可具有不限于以上功能的各种功能。
图8B示出可包括外壳9630、显示部分9631、扬声器9633、操作键9635、连接端子9636、快门按钮9676、图像接收部分9677等的数码相机。具有图8B所示的电视接收功能的数码相机可具有各种功能，诸如拍摄静止图像和活动图像的功能，主动地或手动地调整拍摄图像的功能、从天线获取各种信息的功能、存储拍摄天线或从天线所获取的信息的功能、以及在显示部分上显示拍摄图像或从天线获取的信息的功能。注意，具有图8B所示的电视接收功能的数码相机的功能不限于这些功能，并且具有电视接收功能的数码相机可具有其他各种功能。
图8C示出可包括外壳9630、显示部分9631、扬声器9633、操作键9635、连接端子9636等的电视接收机。图8C所示的电视机具有处理电视电波并将该电波转换成图像信号的功能、处理图像信号并将该图像信号转换成适于显示的信号的功能、转换图像信号的帧频率的功能等。注意，图8C所示的电视机可具有不限于以上功能的各种功能。
图9A示出可包括外壳9630、显示部分9631、扬声器9633、操作键9635、定点设备9681等的计算机。图9A所示的计算机可具有在显示部分上显示各种信息(例如，静止图像、活动图像、以及文本图像)的功能、通过各种软件(程序)控制处理的功能、诸如无线通信或有线通信之类的通信功能、通过使用通信功能连接到各种计算机网络的功能、通过使用通信功能发射或接收各种数据的功能等。注意，图9A所示的计算机的功能不限于这些功能，并且计算机可具有其他各种功能。
图9B示出可包括外壳9630、显示部分9631、扬声器9633、操作键9635、话筒9638、外部连接部分9680等的移动电话。图9B所示的移动电话可具有在显示部分上显示各种信息(例如，静止图像、活动图像、以及文本图像)的功能、在显示部分上显示日历、日期、时间等的功能、操作或编辑显示部分上所显示的信息的功能、通过各种软件(程序)控制处理的功能等。注意，图9B所示的移动电话不限于具有这些功能，并且可具有各种功能。
图9C示出可包括外壳9630、显示部分9631、操作键9635等的设备，该设备可包括电子纸(也称为电子书或电子书阅读器)。图9C所示的电子书阅读器可具有在显示部分上显示各种信息(例如，静止图像、活动图像、以及文本图像)的功能、在显示部分上显示日历、日期、时间等的功能、操作或编辑显示部分上所显示的信息的功能、通过各种软件(程序)控制处理的功能等。注意，图9C所示的电子书阅读器可具有不限于以上功能的各种功能。
在本实施例中所描述的电子电器中，在显示静止图像时可实现低功耗，并且可减少图像失真。
可与其他实施例中所描述的任一结构适当组合地实现本实施例。
(实施例7)
在本实施例中，将描述包括氧化物半导体的底栅晶体管的操作原理。
图10是包括氧化物半导体的倒交错绝缘栅晶体管的截面图。氧化物半导体层(OS)设置在具有插在中间的栅绝缘膜(GI)的栅电极(GE1)上，并且源电极(S)和漏电极(D)设置在该栅绝缘膜上上。
图11A和11B是沿图10所示的A-A’截面的能带图(示意图)。图11A示出其中施加到源极的电压电位等于施加到漏极的电压电位(VD＝0V)的情况，而图11b示出其中相对于源极的正电位被施加到漏极(VD＞0)的情况。
图12A和12B是沿图10所示的B-B’截面的能带图(示意图)。图12A示出其中正电位(+VG)被施加到栅极(G1)并且载流子(电子)在源极和漏极之间流动的导通状态。图12B是其中负电位(-VG)被施加到栅极(G1)而少数载流子不流动的截止状态。
图13示出真空能级和金属的功函数(φM)之间、以及真空能级和氧化物半导体的电子亲和性(χ)之间的关系。
金属中的电子在室温下简并，从而费米能级位于导带中。相反，常规氧化物半导体一般为n型，并且此情况下的费米能级(Ef)位于更接近导带，并且远离位于带隙中间的本征费米能级(Ei)。氧化物半导体中的一些氢用作施体且是导致氧化物半导体成为n型的一个因素是已知的。
另一方面，本发明的氧化物半导体是本征(i型)或基本本征的氧化物半导体，其通过从氧化物半导体去除作为n型杂质的氢并且提纯氧化物半导体、以尽可能多地防止其中包含不同于氧化物半导体的主组分的杂质来获取。换句话说，特征在于，经提纯的i型(本征)半导体、或接近其的半导体不是通过添加杂质、而是通过尽可能多地去除杂质(诸如氢气或水)来获取。这使得费米能级(Ef)处于与本征费米能级(Ei)相同的能级。
在氧化物半导体的带隙(Eg)为3.15eV的情况下，电子亲和性(χ)为4.3eV。源电极和漏电极中所包括的钛(Ti)的功函数基本上等于氧化物半导体的电子亲和性(χ)。在此情况下，在金属和氧化物半导体之间的界面处不形成电子的肖特基势垒。
换句话说，在金属的功函数(φM)和氧化物半导体的电子亲和性(χ)彼此相等且金属和氧化物半导体彼此接触的情况下，获取图11A所示的能带图(示意图)。
在图11B中，黑圆圈(●)表示电子，并且当正电位被施加到漏极时，电子被注入势垒(h)上的氧化物半导体，并且流向漏极。在此情况下，势垒的高度(h)取决于栅电压和漏电压而改变；在施加正漏电压的情况下，势垒的高度(h)小于图11A中未施加电压时的势垒的高度(即，带隙(Eg)的1/2)。
此时注入氧化物半导体的电子在图12A所示的氧化物半导体中流动。另外，在图12B中，当负电位被施加到栅电极(G1)时，电流值极为接近零，因为作为少数载流子的空穴基本上为零。
例如，即使当如上所述的绝缘栅晶体管具有1×104μm的沟道宽度W和3μm的沟道长度时，截止状态电流为10-13A或更小，而子阈值摆动(S值)为0.1V/dec(栅绝缘膜的厚度：100nm)。
注意，硅半导体的本征载流子密度为1.45×1010/cm3(300K)，并且载流子甚至在室温下也存在。这意味着热激励载流子甚至在室温下也存在。实际上使用添加有诸如磷或硼之类的杂质的硅晶片。另外，即使在所谓本征硅晶片中，也存在无法控制的杂质。因此，实际上在硅半导体中存在1×1014/cm3或更多的载流子，这有助于源极和漏极之间的导通。此外，硅半导体的带间隙为1.12eV，并且由此包括硅半导体的晶体管的截止状态电流根据温度而显著地改变。
因此，不是通过简单地将具有宽带隙的氧化物半导体用于晶体管、而是通过提纯氧化物半导体来尽可能多地防止其中包含不同于主组分的杂质以使载流子浓度变成小于1×1014/cm3(优选1×1012/cm3或更小)，可消除在实际操作温度下热激励的载流子，并且晶体管可只用从源侧注入的载流子来操作。这使得截止状态电流下降到1×10-17A或更小并且获取其截止状态电流几乎不随着温度的改变而改变且能够极稳定操作的晶体管成为可能。
本发明的技术思想是，不向氧化物半导体添加杂质，而相反氧化物半导体本身通过去除不期望存在其中的杂质(诸如水或氢气)来提纯。换句话说，本发明的一个实施例的特征在于，氧化物半导体本身通过去除形成施体能级的水或氢气、并且进一步通过充分地供应氧以消除氧缺陷来提纯。
在氧化物半导体中，即使在沉积之后不久，通过二次离子质谱法(SIMS)观察到1020/cm3数量级的氢。本发明的一个技术思想是，通过有意去除形成施体能级的杂质(诸如水或氢)、并且进一步通过将在去除水或氢时减少的氧(氧化物半导体的组分之一)添加到氧化物半导体，来提纯氧化物半导体并获取电i型(本征)半导体。
因此，优选氢的量尽可能地少，并且还优选氧化物半导体中载流子的数量尽可能地少。氧化物半导体是经提纯的i型(本征)半导体，其在用于绝缘栅晶体管时已消除载流子且给出作为如半导体的载流子路径的含义(而不是有意包括载流子作为半导体)。
因此，通过从氧化物半导体完全消除载流子或显著地减少其中的载流子，截止状态电流可在绝缘栅晶体管中减小，这是本发明的一个实施例的技术思想。换句话说，作为准则，氢浓度应当为1×1016/cm3或更小，而载流子浓度应当为小于1×1014/cm3，优选1×1012/cm3或更小。根据本发明的技术思想，理想的氢浓度和载流子浓度为0、或者接近0。
另外，因此，氧化物半导体用作路径，并且氧化物半导体本身是被提纯以不包括载流子或极少载流子的i型(本征)半导体，并且载流子由源侧上的电极供应。供应的程度通过从氧化物半导体的电子亲和性χ、理想地与本征费米能级相对应的费米能级、以及源极或漏电极的功函数获取的势垒高度来确定。
因此，优选截止状态电流尽可能地小，并且本发明的一个实施例的特征在于，在施加1V至10V的漏电压的绝缘栅晶体管的特性中，截止状态电流为10aA/μm(沟道宽度W中的每微米)或更小，优选1aA/μm或更小。
(实施例8)
在本实施例中，将在下文中描述使用测试元件组(也称为TEG)所测量的截止状态电流值。
图14示出具有L/W＝3μm/10000μm的薄膜晶体管的初始特性，其中各自具有L/W＝3μm/50μm的薄膜晶体管并联连接。另外，俯视图在图15A中示出，而其部分放大的俯视图在图15B中示出。图15B中的虚线所包围的区域是具有L/W＝3μm/50μm和Lov＝1.5μm的一级的薄膜晶体管。为了测量薄膜晶体管的初始特性，在基板稳定被设为室温、源极和漏极之间的电压(在下文中为漏电压或Vd)被设为10V、以及源极和栅极之间的电压(在下文中为栅电压或Vg)从-20V改变到+20V的条件下测量源漏电流(在下文中称为漏电流或Id)的变化特性。注意，图14示出在从-20V到+5V的范围内的Vg。
如图14所示，沟道宽度W为10000μm的薄膜晶体管在1V和10V的Vd时具有1×10-12A或更小的截止状态电流，其小于或等于测量设备(Agilent科技公司制造的一种半导体参数分析仪Agilent 4156C)的分辨率(100fA)。
描述用于制造测量用的薄膜晶体管的方法。
首先，通过CVD法在玻璃基板上形成氮化硅层来作为基层，并且在该氮化硅层上形成氧氮化硅层。通过溅射法在氧氮化硅层上形成钨层来作为栅电极层。在此，通过选择性地蚀刻钨层来形成栅电极层。
然后，通过CVD法在栅电极层上形成厚度为100nm的氧氮化硅层来作为栅绝缘层。
然后，通过溅射法使用In-Ga-Zn-O基氧化物半导体靶(以In2O3∶Ga2O3∶ZnO＝1∶1∶2的摩尔比)在栅绝缘层上形成厚度为50nm的氧化物半导体层。在此，通过选择性地蚀刻氧化物半导体层来形成岛状氧化物半导体层。
然后，在氮气气氛中，在干净烘箱中在450℃对氧化物半导体层进行第一热处理达1小时。
然后，通过溅射法在氧化物半导体层上形成钛层(厚度为150nm)来作为源电极层和漏电极层。在此，通过选择性地蚀刻来形成源电极层和漏电极层，从而各自具有3μm的沟道长度L和50μm的沟道宽度W的200个薄膜晶体管并联连接以获取具有L/W＝3μm/10000μm的薄膜晶体管。
然后，通过反应溅射法形成厚度为300nm的氧化硅层来作为与氧化物半导体层接触的保护绝缘层。在此，通过选择性地蚀刻作为保护层的氧化硅层在栅电极层、源电极层、以及漏电极层中形成开口部分。之后，在氮气气氛中，在250℃进行第二热处理达1小时。
然后，在测量Vg-Id特性之前，在150℃进行热处理达10小时。
通过以上工艺，制造底栅薄膜晶体管。
如图14所示薄膜晶体管的截止状态电流约为1×10-12A的原因在于，氧化物半导体层中的氢浓度可能在以上制造工艺中充分地减小。氧化物半导体层中的氢浓度为1×1016原子/cm3或更小。注意，氧化物半导体层中的氢浓度通过二次离子质谱法(SIMS)来测量。
虽然描述了使用In-Ga-Zn-O基氧化物半导体的示例，但是本实施例不具体地受限于此。还可使用另一氧化物半导体材料，诸如In-Sn-Zn-O基氧化物半导体、Sn-Ga-Zn-O基氧化物半导体、Al-Ga-Zn-O基氧化物半导体、Sn-Al-Zn-O基氧化物半导体、In-Zn-O基氧化物半导体、In-Sn-O基氧化物半导体、Sn-Zn-O基氧化物半导体、Al-Zn-O基氧化物半导体、In-O基氧化物半导体、Sn-O基氧化物半导体、Zn-O基氧化物半导体。此外，可使用混合有2.5wt％至10wt％的AlOx的In-Al-Zn-O基氧化物半导体、或混合有2.5wt％至10wt％的SiOx的In-Zn-O基氧化物半导体作为氧化物半导体材料。
由载流子测量设备测量的氧化物半导体层的载流子浓度小于硅的载流子浓度为1×1014/cm3，优选1×1012/cm3或更小。换句话说，可使氧化物半导体层的载流子浓度尽可能地接近零。
薄膜晶体管的沟道长度L还可以是大于或等于10nm且小于或等于1000nm，这使得电路操作速度增大，而截止状态电流极小，这使得功耗进一步减少。
另外，在电路设计中，氧化物半导体层可被认为是薄膜晶体管处于截止状态时的绝缘体。
之后，评估本实施例中所制造的薄膜晶体管的截止状态电流的温度特性。考虑到使用薄膜晶体管的最终产品的耐环境性、性能的维护等，温度特性是重要的。应当理解，小量的改变更加优选，这增加用于产品设计的自由程度。
对于温度特性，在设置有薄膜晶体管的基板被保持于相应的恒温-30℃、0℃、25℃、40℃、60℃、80℃、100℃和120℃、漏电压被设为6V、以及栅电极从-20V改变到+20V的条件下使用恒温室来获取Vg-Id特性。
图16A示出在以上温度测量且彼此叠加的Vg-Id特性，而图16B示出图16A中的虚线所包围的截止状态电流的范围的放大图。示图中的箭头所指示的最右边的曲线是在-30℃获取的曲线；最左边的曲线是在120℃获取的曲线，而在其他温度获取的曲线位于它们之间。可能很难观察到导通状态电流的温度依赖性。另一方面，如图16B的放大图中清楚示出地，除-20V的栅电压附近处以外，在所有温度下截止状态电流小于或等于1×10-12A(其接近测量设备的分辨率)，并且未观察到其温度依赖性。换句话说，即使在120℃的高温，截止状态电流被保持为小于或等于1×10-12A，并且假设沟道宽度W为10000μm，可看到截止状态电流相当小。
包括如上所述的经提纯的氧化物半导体(经提纯的OS)的薄膜晶体管示出截止状态电流对温度几乎没有依赖性。可以说，氧化物半导体在被提纯时未示出温度依赖性，因为导电类型变成极接近本征类型，并且费米能级位于禁带中间，如图10的带图中所示出的。这还由氧化物半导体具有3eV的能隙并包括很少的热激励载流子的事实产生。另外，源区和漏区处于简并状态，这也是用于示出无温度依赖性的因素。薄膜晶体管主要用从经简并的源区注入氧化物半导体的载流子来操作，并且以上特性(截止状态电流对温度无依赖性)可通过载流子密度对温度无依赖性来进行解释。
在存储器电路(存储器元件)等使用具有这种极小截止状态电流的薄膜晶体管来制造的情况下，存在很少的泄漏。因此，图像信号和公共电位可保持更长的一段时间。
本申请基于2009年10月30日向日本专利局提交的日本专利申请S/N.2009-250517、2009年12月8日向日本专利局提交的日本专利申请S/N.2009-279000，这些申请的全部内容通过引用结合于此。

Claims (21)

1.一种液晶显示装置，包括：
第一基板，设置有：
端子部分，
开关晶体管，以及
包括像素的像素电路，所述像素具有像素晶体管和电连接到所述像素晶体管的像素电极；
设置有对电极的第二基板；以及
插在所述像素电极和所述对电极之间的液晶，
其中所述对电极通过所述开关晶体管电连接到所述端子部分，并且
其中所述像素晶体管和所述开关晶体管中的每一个都包括氧化物半导体层。
2.如权利要求1所述的液晶显示设备，其特征在于，
栅极线驱动电路和信号线驱动电路设置在所述第一基板上。
3.如权利要求1所述的液晶显示设备，其特征在于，
所述氧化物半导体层的氢浓度为1×1016/cm3或更低。
4.如权利要求1所述的液晶显示设备，其特征在于，
所述氧化物半导体层的载流子浓度小于1×1014/cm3。
5.一种包括如权利要求1所述的液晶显示设备的电子电器。
6.如权利要求1所述的液晶显示设备，其特征在于，所述氧化物半导体层包括In-Ga-Zn-O基半导体。
7.如权利要求1所述的液晶显示设备，其特征在于，所述氧化物半导体层的厚度为50nm或更薄。
8.如权利要求1所述的液晶显示设备，其特征在于，所述对电极通过导电粒子电连接到所述开关晶体管。
9.如权利要求8所述的液晶显示设备，其特征在于，还包括：
与所述液晶接触并包围所述液晶的密封材料；以及
与所述密封材料接触的树脂层，
其中所述导电粒子设置在所述树脂层中。
10.一种液晶显示装置，包括：
第一基板，设置有：
端子部分，
开关晶体管，以及
包括像素的像素电路，所述像素具有像素晶体管和电连接到所述像素晶体管的像素电极；
设置有对电极的第二基板；以及
插在所述像素电极和所述对电极之间的液晶，
其中所述对电极通过所述开关晶体管电连接到所述端子部分，
其中所述像素晶体管和所述开关晶体管各自包括氧化物半导体层，并且
其中所述像素晶体管和所述开关晶体管中的每一个都具有底栅结构。
11.如权利要求10所述的液晶显示设备，其特征在于，
栅极线驱动电路和信号线驱动电路设置在所述第一基板上。
12.如权利要求10所述的液晶显示设备，其特征在于，
所述氧化物半导体层的氢浓度为1×1016/cm3或更低。
13.如权利要求10所述的液晶显示设备，其特征在于，
所述氧化物半导体层的载流子浓度小于1×1014/cm3。
14.一种包括如权利要求10所述的液晶显示设备的电子电器。
15.如权利要求10所述的液晶显示设备，其特征在于，所述氧化物半导体层包括In-Ga-Zn-O基半导体。
16.如权利要求10所述的液晶显示设备，其特征在于，所述氧化物半导体层的厚度为50nm或更薄。
17.如权利要求10所述的液晶显示设备，其特征在于，所述对电极通过导电粒子电连接到所述开关晶体管。
18.如权利要求17所述的液晶显示设备，其特征在于，还包括：
与所述液晶接触并包围所述液晶的密封材料；以及
与所述密封材料接触的树脂层，
其中所述导电粒子设置在所述树脂层中。
19.一种液晶显示设备的驱动方法，所述液晶显示设备包括：设置有端子部分、具有第一氧化物半导体层的开关晶体管、以及包括具有像素晶体管和电连接到所述像素晶体管的像素电极的像素的像素电路的第一基板，所述像素晶体管具有第二氧化物半导体层；设置有通过所述开关晶体管电连接到所述端子部分的对电极的第二基板；以及插在所述像素电极和所述对电极之间的液晶，所述方法包括以下步骤：
在显示活动图像的第一周期中，使得所述开关晶体管的第一端子和所述开关晶体管的第二端子进入导通状态以使公共电位供应到所述对电极；以及
在显示静止图像的第二周期中，使得所述第一端子和所述第二端子进入非导通状态以使所述对电极进入电浮动状态。
20.如权利要求19所述的驱动方法，其特征在于，还包括：
在所述第一周期中，将用于驱动所述像素晶体管的第一信号从栅极线驱动电路供应到所述像素晶体管，并且将第二信号从信号线驱动电路供应到所述像素晶体管；以及
在所述第二周期中，停止所述第一信号和所述第二信号。
21.如权利要求19所述的驱动方法，其特征在于，
供应有所述公共电位的所述对电极和所述端子部分之间的导通状态或非导通状态由所述开关晶体管根据从所述端子部分供应到所述开关晶体管的栅极端子的信号来控制。
CN201080043022.6A 2009-10-30 2010-09-28 液晶显示设备、其驱动方法以及包括该液晶显示设备的电子电器 Active CN102576172B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2009250517 2009-10-30
US2009-250517 2009-10-30
JP2009279000 2009-12-08
US2009-279000 2009-12-08
PCT/JP2010/067323 WO2011052344A1 (en) 2009-10-30 2010-09-28 Liquid crystal display device, driving method of the same, and electronic appliance including the same

Publications (2)

Publication Number Publication Date
CN102576172A true CN102576172A (zh) 2012-07-11
CN102576172B CN102576172B (zh) 2016-01-27

Family

ID=43921771

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080043022.6A Active CN102576172B (zh) 2009-10-30 2010-09-28 液晶显示设备、其驱动方法以及包括该液晶显示设备的电子电器

Country Status (6)

Country Link
US (1) US9207511B2 (zh)
JP (2) JP5736143B2 (zh)
KR (1) KR101835155B1 (zh)
CN (1) CN102576172B (zh)
TW (1) TWI519874B (zh)
WO (1) WO2011052344A1 (zh)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102081795B1 (ko) 2009-10-16 2020-02-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 이를 구비한 전자 장치
WO2011058885A1 (en) * 2009-11-13 2011-05-19 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device including the same
WO2011074379A1 (en) * 2009-12-18 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and driving method thereof
KR101842860B1 (ko) 2010-01-20 2018-03-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치의 구동 방법
US9349325B2 (en) 2010-04-28 2016-05-24 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device
US8698852B2 (en) 2010-05-20 2014-04-15 Semiconductor Energy Laboratory Co., Ltd. Display device and method for driving the same
KR102082794B1 (ko) 2012-06-29 2020-02-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치의 구동 방법, 및 표시 장치
WO2014046031A1 (ja) * 2012-09-21 2014-03-27 シャープ株式会社 半導体装置及び表示装置
KR20150085035A (ko) 2012-11-15 2015-07-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치
JP2014130336A (ja) 2012-11-30 2014-07-10 Semiconductor Energy Lab Co Ltd 表示装置
TWI514055B (zh) * 2013-05-16 2015-12-21 Au Optronics Corp 顯示面板與其製造方法
JP2015072310A (ja) * 2013-10-01 2015-04-16 株式会社ジャパンディスプレイ 液晶表示装置
TW201603249A (zh) * 2014-07-14 2016-01-16 元太科技工業股份有限公司 電路保護結構與具有電路保護結構的顯示裝置
JP6581825B2 (ja) 2014-07-18 2019-09-25 株式会社半導体エネルギー研究所 表示システム
JP2016066065A (ja) 2014-09-05 2016-04-28 株式会社半導体エネルギー研究所 表示装置、および電子機器
KR20170091139A (ko) 2014-12-01 2017-08-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치, 상기 표시 장치를 갖는 표시 모듈, 및 상기 표시 장치 또는 상기 표시 모듈을 갖는 전자 기기
JP6681780B2 (ja) 2015-05-07 2020-04-15 株式会社半導体エネルギー研究所 表示システムおよび電子機器
KR102553553B1 (ko) 2015-06-12 2023-07-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 촬상 장치, 및 그 동작 방법 및 전자 기기
TWI590426B (zh) * 2015-12-01 2017-07-01 友達光電股份有限公司 光感測陣列之光感測單元的製造方法及其結構
JP6586358B2 (ja) * 2015-12-04 2019-10-02 株式会社ジャパンディスプレイ 液晶表示装置
KR102617041B1 (ko) 2015-12-28 2023-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 장치, 텔레비전 시스템, 및 전자 기기
US10504204B2 (en) 2016-07-13 2019-12-10 Semiconductor Energy Laboratory Co., Ltd. Electronic device
US10377189B2 (en) 2017-01-03 2019-08-13 Orange Electronic Co., Ltd Preliminary positioning method for a tire pressure monitoring system
KR20190104394A (ko) 2017-01-24 2019-09-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
KR20220030515A (ko) * 2020-09-02 2022-03-11 삼성디스플레이 주식회사 해상력 측정 장치 및 그것을 이용한 해상력 측정 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05224626A (ja) * 1992-02-14 1993-09-03 Fujitsu Ltd 液晶表示装置
US20080284933A1 (en) * 2007-05-16 2008-11-20 Toppan Printing Co., Ltd. Image Display Device
US20090057674A1 (en) * 2007-08-28 2009-03-05 Jong-Han Jeong Thin film transistor, light-emitting display device having the same and associated methods
CN101425280A (zh) * 2007-10-31 2009-05-06 卡西欧计算机株式会社 液晶显示装置及其驱动方法

Family Cites Families (126)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JP2669868B2 (ja) * 1988-10-18 1997-10-29 三洋電機株式会社 液晶表示装置
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JPH11505377A (ja) 1995-08-03 1999-05-18 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP3883641B2 (ja) 1997-03-27 2007-02-21 株式会社半導体エネルギー研究所 コンタクト構造およびアクティブマトリクス型表示装置
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP2000267066A (ja) * 1999-03-15 2000-09-29 Canon Inc 液晶素子
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP3465886B2 (ja) * 2000-03-31 2003-11-10 シャープ株式会社 液晶表示装置およびその駆動回路
EP1296174B1 (en) 2000-04-28 2016-03-09 Sharp Kabushiki Kaisha Display unit, drive method for display unit, electronic apparatus mounting display unit thereon
JP3384398B2 (ja) 2000-05-25 2003-03-10 セイコーエプソン株式会社 液晶装置、その製造方法および電子機器
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2003344823A (ja) * 2002-05-23 2003-12-03 Sharp Corp 液晶表示装置および液晶表示駆動方法
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
KR20070116889A (ko) 2004-03-12 2007-12-11 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 아몰퍼스 산화물 박막의 기상성막방법
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
BRPI0517568B8 (pt) 2004-11-10 2022-03-03 Canon Kk Transistor de efeito de campo
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
KR100889796B1 (ko) 2004-11-10 2009-03-20 캐논 가부시끼가이샤 비정질 산화물을 사용한 전계 효과 트랜지스터
CN101057333B (zh) 2004-11-10 2011-11-16 佳能株式会社 发光器件
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006308803A (ja) * 2005-04-27 2006-11-09 Nec Lcd Technologies Ltd 液晶表示装置
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP4039446B2 (ja) * 2005-08-02 2008-01-30 エプソンイメージングデバイス株式会社 電気光学装置及び電子機器
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4560502B2 (ja) 2005-09-06 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101397571B1 (ko) 2005-11-15 2014-05-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 그의 제조방법
JP5376750B2 (ja) * 2005-11-18 2013-12-25 出光興産株式会社 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ、アクティブマトリックス駆動表示パネル
US20070115219A1 (en) 2005-11-22 2007-05-24 Matsushita Electric Industrial Co., Ltd. Apparatus for driving plasma display panel and plasma display
US7998372B2 (en) 2005-11-18 2011-08-16 Idemitsu Kosan Co., Ltd. Semiconductor thin film, method for manufacturing the same, thin film transistor, and active-matrix-driven display panel
JP5395994B2 (ja) 2005-11-18 2014-01-22 出光興産株式会社 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ
US20090237000A1 (en) 2005-11-22 2009-09-24 Matsushita Electric Industrial Co., Ltd. Pdp driving apparatus and plasma display
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5110803B2 (ja) 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
KR20080003226A (ko) 2006-06-30 2008-01-07 엘지.필립스 엘시디 주식회사 액정표시소자
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
US8325310B2 (en) 2007-05-18 2012-12-04 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and manufacturing method thereof
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
KR100987589B1 (ko) * 2007-10-31 2010-10-12 가시오게산키 가부시키가이샤 액정표시장치 및 그 구동방법
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP5305696B2 (ja) * 2008-03-06 2013-10-02 キヤノン株式会社 半導体素子の処理方法
JP5467728B2 (ja) * 2008-03-14 2014-04-09 富士フイルム株式会社 薄膜電界効果型トランジスタおよびその製造方法
JP5325446B2 (ja) 2008-04-16 2013-10-23 株式会社日立製作所 半導体装置及びその製造方法
TWI372282B (en) * 2008-08-25 2012-09-11 Au Optronics Corp Liquid crystal display panel and manufacturing method thereof
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR101865546B1 (ko) 2009-10-16 2018-06-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 액정 표시 장치를 포함한 전자 기기
WO2011058885A1 (en) 2009-11-13 2011-05-19 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device including the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05224626A (ja) * 1992-02-14 1993-09-03 Fujitsu Ltd 液晶表示装置
US20080284933A1 (en) * 2007-05-16 2008-11-20 Toppan Printing Co., Ltd. Image Display Device
US20090057674A1 (en) * 2007-08-28 2009-03-05 Jong-Han Jeong Thin film transistor, light-emitting display device having the same and associated methods
CN101425280A (zh) * 2007-10-31 2009-05-06 卡西欧计算机株式会社 液晶显示装置及其驱动方法

Also Published As

Publication number Publication date
US9207511B2 (en) 2015-12-08
JP5736143B2 (ja) 2015-06-17
CN102576172B (zh) 2016-01-27
TW201202809A (en) 2012-01-16
TWI519874B (zh) 2016-02-01
JP2011141525A (ja) 2011-07-21
JP6006748B2 (ja) 2016-10-12
WO2011052344A1 (en) 2011-05-05
JP2014209250A (ja) 2014-11-06
US20110102696A1 (en) 2011-05-05
KR20120106936A (ko) 2012-09-27
KR101835155B1 (ko) 2018-03-06

Similar Documents

Publication Publication Date Title
CN102576172B (zh) 液晶显示设备、其驱动方法以及包括该液晶显示设备的电子电器
JP6802336B2 (ja) 表示装置
US10310348B2 (en) Liquid crystal display device and electronic apparatus having the same
JP6277228B2 (ja) 半導体装置
JP5973004B2 (ja) 発光表示装置
JP6225220B2 (ja) トランジスタの作製方法
JP2022141642A (ja) 半導体装置
TWI699741B (zh) 邏輯電路及半導體裝置
TWI704624B (zh) 半導體裝置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant