CN102569237B - 半导体芯片的封装体及组装方法 - Google Patents

半导体芯片的封装体及组装方法 Download PDF

Info

Publication number
CN102569237B
CN102569237B CN201110127158.1A CN201110127158A CN102569237B CN 102569237 B CN102569237 B CN 102569237B CN 201110127158 A CN201110127158 A CN 201110127158A CN 102569237 B CN102569237 B CN 102569237B
Authority
CN
China
Prior art keywords
chip
pad
sheet metal
face
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110127158.1A
Other languages
English (en)
Other versions
CN102569237A (zh
Inventor
薛彦迅
何约瑟
哈姆扎·依玛兹
安荷·叭刺
鲁军
刘凯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alpha and Omega Semiconductor Cayman Ltd
Original Assignee
Alpha and Omega Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alpha and Omega Semiconductor Inc filed Critical Alpha and Omega Semiconductor Inc
Publication of CN102569237A publication Critical patent/CN102569237A/zh
Application granted granted Critical
Publication of CN102569237B publication Critical patent/CN102569237B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/40139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous strap daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/40247—Connecting the strap to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73263—Layer and strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/8434—Bonding interfaces of the connector
    • H01L2224/84345—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/8438—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/84385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/8485—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本发明提出了一种半导体芯片的封装体及其组装方法，本发明的封装体无任何引脚延伸出塑封体，能够较好的保持其较小的尺寸、较薄的厚度，封装体中与芯片接触的基座和金属片均外露于塑封体，并作为释放封装内热量的途径。封装体内部的芯片与基座周围的多个焊盘之间的导电路径短，自感系数以及封装体内布线电阻很低，能提供卓越的电性能。本发明的制造方法能保障应用于封装体中的金属片的位置在工艺步骤中保持较好稳定性，不易滑动移位或倾斜，并进一步于塑封过程中，避免塑封料侵入芯片与金属片之间，并避免在金属片外露的顶面产生溢料飞边。

Description

半导体芯片的封装体及组装方法
技术领域
本发明一般涉及一种半导体功率器件，更确切的说，本发明涉及一种具备良好电气性能及散热性能的半导体芯片的封装体及其组装方法。
背景技术
通常，功率器件于电路系统中具有高速运作及高散热量的工作特点，具备良好的电气性能及散热性能是当前功率类集成电路器件发展的必然趋势。例如广泛应用于电源芯片中的金属氧化物半导体场效应管(MOSFET)，在完成对其塑封后，我们期望得到较小尺寸、较薄厚度的半导体封装体，并在将封装体组装至印刷电路板(PCB)上后具高散热性和极佳的电气性能，而这需要持续改善芯片的封装方式，对同样的芯片以不同形式的封装或采用不同的封装工艺，也直接影响着芯片的各项参数性能。
公开号为US2007/0108564的美国专利公开了一种利用倒装芯片制程制造的由功率芯片构成的半导体封装器件，参见本申请附图1(引用原申请附图2)所示，该半导体封装器件100包括应用于芯片102上方的金属架110的电性连接及散热途径，及通过如焊球类的互连结构104等将芯片102电性连接至引脚106、108上。在该半导体封装器件100中，金属架110及引脚106、108与芯片102的布局未能达到最佳的散热效果。在该器件的工艺制程中，其金属架110布置在芯片102顶部，在完成以塑封体112包覆金属架110之前，务必保障金属架110不能晃动移位或是发生倾斜，否则金属架110的底面与芯片102贴合不紧密；尤其是，于塑封模具中呈液态的具备高注塑压力的塑封料，可能使得塑封料侵入贴合不紧密的金属架110与芯片102之间而产生溢料(Bleeding)，或是在金属架110的顶面产生塑封料的溢料飞边(Molding Flash)。
专利号为US6777800的美国专利公开了一种利用倒装芯片制程制造的功率MOSFET器件及其制造方法，参见本申请附图2(引用原申请附图5)所示，该半导体器件的芯片108的顶部与金属片101焊接，金属片101包含的一弯曲部件117与引脚107的弯曲结构120通过焊锡膏118连接。芯片108的底部通过倒装焊球115与引脚103连接。上述已公开的专利的技术方案在解决半导体器件的整体性散热问题上取得的效果并不尽理想，引脚103与芯片108的布局未能达到最佳的散热效果。该专利类同在公开号为US2007/0108564的专利中提出的工艺缺点，在该器件100的工艺制造方法中，其金属片101在完成以塑封体102包覆金属架101之前，以及在金属片101通过锡焊膏116、118粘贴的过程中，必须保证金属片101不能晃动移位或是发生倾斜，否则金属片101的底面与芯片108贴合不紧密；进而，在塑封模具中呈液态的具备高注塑压力的塑封料，可能使得塑封料侵入贴合不紧密的金属片101与芯片108之间产生溢料，或在金属片101的顶面产生溢料飞边。尽管此类缺陷不是我们所期望的，而实际情况则恰恰相反，并且上述专利的技术方案所公开的制作工艺较为冗杂、于实际应用中的代价成本过高。
正是鉴于以上情况，基于应用于塑封工艺中的薄膜辅助成型技术(Film AssistedMolding Technology)，提出了本发明所提供的各种实施例。
发明内容
本发明提供一种半导体芯片封装体，包括：
一基座及设置在基座周围的多个焊盘；
一芯片，通过导电材料将芯片的底面粘贴在位于基座的顶面的基岛区；
设有一弯折的延伸结构的金属片，所述金属片的底面通过导电材料与在芯片的顶面设置的源极金属层黏接，且所述延伸结构位于所述焊盘包含的源极焊盘所设置的一V形结构的凹槽中；以及
用于塑封包覆所述芯片、基座、金属片、焊盘的塑封体，其中，所述基座的底面外露于塑封体的底面；
其中，所述源极金属层构成所述芯片的源极电极，所述芯片的漏极电极位于所述芯片的底面；
所述焊盘还包含一个栅极焊盘和多个漏极焊盘，所述漏极焊盘与基座连接。
上述的半导体芯片封装体，其中，所述金属片的顶面外露于塑封体的顶面。
上述的半导体芯片封装体，其中，所述V形结构的凹槽的两个斜面终止在所述源极焊盘的一水平上表面。
上述的半导体芯片封装体，其中，所述V形结构的凹槽为对称V形槽。
上述的半导体芯片封装体，其中，至少一个所述V形结构的凹槽所包含的斜面与所述延伸结构无缝隙紧密接触。
上述的半导体芯片封装体，其中，通过设置在所述V形结构的凹槽中的导电材料将所述延伸结构与所述源极焊盘电性连接。
上述的半导体芯片封装体，其中，还包括将芯片顶面设置的引线键合区所包含的栅极金属层与栅极焊盘电性连接的键合引线，其中栅极金属层构成芯片的栅极电极。
本发明提供的一种半导体芯片封装体的制造方法，包括以下步骤：
提供包含多个由互为镜像对称的第一基座、第二基座构成的芯片安装单元的引线框架，芯片安装单元还包含设置于第一基座周围的多个第一类焊盘及设置于第二基座周围的多个第二类焊盘，其中第一类焊盘和第二类焊盘互为镜像对称；
利用导电材料，将第一芯片粘贴至第一基座顶面的基岛区、第二芯片粘贴至第二基座顶面的基岛区，其中第一芯片与第二芯片互为镜像对称；
利用导电材料，将通过连接片连接在一起的第一金属片和第二金属片分别黏接在设置于第一芯片的顶面的第一源极金属层上和设置于第二芯片的顶面的第二源极金属层上，其中第一金属片和第二金属片互为镜像对称；
进行塑封工艺，利用塑封料塑封引线框架、第一芯片、第二芯片、第一金属片、第二金属片，形成引线框架上多个以塑封料塑封包覆芯片安装单元、第一芯片、第二芯片、第一金属片、第二金属片的组合封装单元；
切割连接片；
切割塑封料及引线框架以将组合封装单元对称分割开并从引线框架上分离以形成互为镜像对称的第一和第二封装体。
上述的方法，其中，第一源极金属层构成第一芯片的源极电极，粘贴于第一基座顶面的基岛区的第一芯片的底面构成第一芯片的漏极电极；
第二源极金属层构成第二芯片的源极电极，粘贴于第二基座顶面的基岛区的第二芯片的底面构成第二芯片的漏极电极；
所述的第一类焊盘包含第一栅极焊盘、第一源极焊盘和多个第一漏极焊盘，其中，第一漏极焊盘均与第一基座连接；并且
所述的第二类焊盘包含第二栅极焊盘、第二源极焊盘和多个第二漏极焊盘，其中，第二漏极焊盘均与第二基座连接；
其中，所述的第一栅极焊盘与所述的第二栅极焊盘结构相同且镜像对称，所述的第一源极焊盘与所述的第二源极焊盘结构相同且镜像对称，任意一个第一漏极焊盘相对应的与一个第二漏极焊盘结构相同且镜像对称。
上述的方法，其中，将第一金属片和第二金属片分别黏接在第一源极金属层上和第二源极金属层上的过程还包括：
将第一金属片设置的一弯折的第一延伸结构嵌入第一源极焊盘所设置的第一凹槽中，同时将第二金属片设置的一弯折的第二延伸结构嵌入第二源极焊盘所设置的第二凹槽中。
上述的方法，其中，利用键合引线，将第一芯片顶面设置的构成第一芯片栅极电极的第一栅极金属层与第一栅极焊盘键合连接、将第二芯片顶面设置的构成第二芯片栅极电极的第二栅极金属层与第二栅极焊盘键合连接。
上述的方法，其中，所述第一凹槽、第二凹槽均为V形结构的凹槽。
上述的方法，其中，通过设置在第一凹槽、第二凹槽中的导电材料将第一延伸结构、第二延伸结构分别与第一源极焊盘、第二源极焊盘电性连接。
上述的方法，其中，将第一金属片和第二金属片分别黏接在第一源极金属层上和第二源极金属层上的过程还包括：
于第一金属片的顶面、第二金属片的顶面以外力挤压第一金属片和第二金属片的步骤。
上述的方法，其中，还包括在塑封工艺之前以薄膜覆盖并粘合在第一金属片的顶面和第二金属片的顶面，并在塑封工艺之后移除薄膜以从塑封料中外露第一金属片的顶面和第二金属片的顶面。
本发明还提供另一种实施方式的半导体芯片的封装体，包括：
一第一基座及设置在第一基座周围的多个第一类焊盘，一第二基座及设置于第二基座周围的多个第二类焊盘；
一第一芯片，通过导电材料将第一芯片的底面粘贴在位于第一基座的顶面的基岛区；
一第二芯片，通过导电材料将第二芯片的底面粘贴在位于第二基座的顶面的基岛区；
设有一弯折的第一延伸结构的第一金属片，第一金属片的底面通过导电材料与在第一芯片的顶面设置的第一源极金属层黏接，且第一延伸结构位于在第二基座顶面所设置的一第一凹槽中；
设有一弯折的第二延伸结构的第二金属片，第二金属片的底面通过导电材料与在第二芯片的顶面设置的第二源极金属层黏接，且第二延伸结构位于第二类焊盘包含的源极焊盘所设置的一第二凹槽中；以及
用于塑封包覆第一芯片、第二芯片、第一基座、第二基座、第一金属片、第二金属片、第一类焊盘、第二类焊盘的塑封体，其中，第一基座的底面、第二基座的底面均外露于塑封体的底面。
上述的半导体芯片封装体，其中，第一源极金属层构成第一芯片的源极电极，第一芯片的漏极电极位于第一芯片的底面并与第一基座电性连接；第二源极金属层构成第二芯片的源极电极，第二芯片的漏极电极位于第二芯片的底面并与第二基座电性连接；
第一类焊盘还包含第一栅极焊盘和漏极焊盘，其中，漏极焊盘与第一基座连接；
第二类焊盘还包含第二栅极焊盘和源极焊盘；
所述的第一芯片的顶面还包含有构成第一芯片栅极电极的第一栅极金属层，并利用键合引线将第一栅极金属层和第一栅极焊盘电性连接；
所述的第二芯片的顶面还包含有构成第二芯片栅极电极的第二栅极金属层，并利用键合引线将第二栅极金属层和第二栅极焊盘电性连接。
上述的半导体芯片封装体，其中，漏极焊盘设有多个漏极引脚，漏极引脚的底面外露于所述塑封体的底面；源极焊盘设有多个源极引脚，源极引脚的底面外露于所述塑封体的底面，并且第一栅极焊盘的底面、第二栅极焊盘的底面均外露于所述塑封体的底面；以及
漏极引脚的一侧面、第一栅极焊盘的一侧面外露于所述塑封体的一侧面，源极引脚的一侧面、第二栅极焊盘的一侧面外露于所述塑封体的另一侧面，第一金属片的顶面、第二金属片的顶面均外露于塑封体的顶面。
上述的半导体芯片封装体，其中，所述第一凹槽、第二凹槽均为V形结构的凹槽。
上述的半导体芯片封装体，其中，通过设置在第一凹槽、第二凹槽中的导电材料将第一延伸结构、第二延伸结构分别与第二基座、源极焊盘电性连接。
上述的半导体芯片封装体，其中，所述封装体还包含位于所述塑封体顶面的一切割槽，所述切割槽用于将连接所述第一金属片和第二金属片的连接片切割断开。
上述的半导体芯片封装体，其中，所述第一芯片为一高端金属氧化物半导体场效应管，所述第二芯片为一低端金属氧化物半导体场效应管。
本发明提供另一种实施方式的半导体芯片封装体的制造方法，包括以下步骤：
提供包含多个由第一基座、第二基座构成的芯片安装单元的引线框架，芯片安装单元还包含设置于第一基座周围的多个第一类焊盘及设置于第二基座周围的多个第二类焊盘；
利用导电材料，将第一芯片粘贴至第一基座顶面的基岛区、将第二芯片粘贴至第二基座顶面的基岛区；
利用导电材料，将通过连接片连接在一起的第一金属片和第二金属片分别黏接在设置于第一芯片的顶面的第一源极金属层上和设置于第二芯片的顶面的第二源极金属层上，并将第一金属片设置的一弯折的第一延伸结构嵌入第二基座顶面所设置的第一凹槽中，同时将第二金属片设置的一弯折的第二延伸结构嵌入第二类焊盘所包含的源极焊盘所设置的第二凹槽中；
进行引线键合，通过键合引线将第一芯片顶面设置的引线键合区与部分第一类焊盘电性连接、将第二芯片顶面设置的引线键合区与部分第二类焊盘电性连接；
进行塑封工艺，利用塑封料塑封引线框架、第一芯片、第二芯片、第一金属片、第二金属片及键合引线，形成引线框架上多个以塑封料塑封包覆芯片安装单元、第一芯片、第二芯片、第一金属片、第二金属片及键合引线的组合封装单元；
切割连接片以分离第一金属片和第二金属片；
切割塑封料及引线框架以将组合封装单元从引线框架上分离以形成塑封包覆第一芯片、第二芯片、第一基座、第二基座、第一金属片、第二金属片、第一类焊盘、第二类焊盘、连接第一芯片顶面的引线键合区与部分第一类焊盘的键合引线以及连接第二芯片顶面的引线键合区与部分第二类焊盘的键合引线的塑封体。
上述的方法，其中，第一源极金属层构成第一芯片的源极电极，粘贴于第一基座顶面的基岛区的第一芯片的底面构成第一芯片的漏极电极；
第二源极金属层构成第二芯片的源极电极，粘贴于第二基座顶面的基岛区的第二芯片的底面构成第二芯片的漏极电极；
第一类焊盘包含第一栅极焊盘、漏极焊盘，其中，漏极焊盘与第一基座连接；并且
第二类焊盘还包含第二栅极焊盘；
其中，引线键合的步骤包括，将第一芯片的引线键合区所包含的构成第一芯片栅极电极的第一栅极金属层与第一栅极焊盘键合连接、将第二芯片的引线键合区所包含的构成第二芯片栅极电极的第二栅极金属层与第二栅极焊盘键合连接。
上述的方法，其中，所述第一凹槽、第二凹槽均为V形结构的凹槽。
上述的方法，其中，通过设置在第一凹槽、第二凹槽中的导电材料将第一延伸结构、第二延伸结构分别与第二基座、源极焊盘电性连接。
上述的方法，其中，将第一金属片和第二金属片分别黏接在第一源极金属层上和第二源极金属层上的过程还包括：
于第一金属片的顶面、第二金属片的顶面以外力挤压第一金属片和第二金属片的步骤。
上述的方法，其中，还包括在塑封工艺之前以薄膜覆盖并粘合在第一金属片的顶面和第二金属片的顶面，并在塑封工艺之后移除薄膜以从塑封料中外露第一金属片的顶面和第二金属片的顶面的步骤。
上述的方法，其中，在切割连接片过程中，形成位于塑封体的顶面的一切割槽，所述切割槽用于将连接片切割断开。
上述的方法，其中，所述第一芯片为一高端金属氧化物半导体场效应管，所述第二芯片为一低端金属氧化物半导体场效应管。
附图说明
参考所附附图，以更加充分的描述本发明的实施例。然而，所附附图仅用于说明和阐述，并不构成对本发明范围的限制。
图1是公开号为US2007/0108564的美国专利所公开的一种技术方案。
图2是专利号为US6777800的美国专利所公开的一种技术方案。
图3是本发明实施例一中封装体的顶面俯视结构示意图。
图4是本发明实施例一中封装体的底面俯视结构示意图。
图5是本发明实施例一中封装体的透视结构示意图。
图6是本发明实施例一中基座与粘贴在基座上的芯片的结构示意图。
图7是制造实施例一中封装体的引线框架的局部结构示意图。
图8是制造实施例一中封装体的引线框架的包含的芯片安装单元结构示意图。
图9-19是本发明实施例一的封装体的制造工艺流程示意图。
图20是本发明实施例二中封装体的顶面俯视结构示意图。
图21是本发明实施例二中封装体的底面俯视结构示意图。
图22是本发明实施例二中封装体的透视结构示意图。
图23是本发明实施例二中第一基座与粘贴在第一基座上的第一芯片、第二基座与粘贴在第二基座上的第二芯片的结构示意图。
图24是制造实施例二中封装体的引线框架的局部结构示意图。
图25是制造实施例二中封装体的引线框架的包含的芯片安装单元结构示意图。
图26-36是本发明实施例二的封装体的制造工艺流程示意图。
具体实施方式
根据本发明的权利要求和发明内容所公开的内容，本发明的技术方案具体如下所述：
实施例一：
参见图3-6所示，在封装体200中，金属片230的顶面230a外露于塑封体240的顶面201，基座220的底面220b外露于塑封体240的底面202。参见图6所示，在基座220周围设置有多个焊盘，基座220周围的焊盘包括源极焊盘223、栅极焊盘222和多个漏极焊盘221，漏极焊盘221与基座220连接；在源极焊盘223的顶面223a上设置有一V形结构的凹槽223b，通过导电材料(未示出)将芯片210的底面粘贴在位于基座220的顶面220a的基岛区，导电材料一般为焊锡膏(Solder Paste)或导电银浆(Epoxy)，其中，基岛区(Paddle)通常作为芯片粘贴区域并依据芯片的尺寸大小(Die Size)而面积产生变化，因此并未于基座220的顶面220a中具体标示。
图6示出的芯片210中，芯片210为垂直器件结构的金属氧化物半导体场效应管(MOSFET)，芯片210的顶面设置有用于键合引线的引线键合区(Bonding Pad)，引线键合区包含构成芯片210的栅极电极的栅极金属层211，芯片210的顶面还设置有源极金属层212，源极金属层212构成芯片210的源极电极，栅极金属层211和源极金属层212通过钝化层彼此相互绝缘，芯片210的漏极电极位于芯片210的底面。
在图5中，金属片230设有一弯折的延伸结构231，金属片230的底面230b通过焊锡膏或导电银浆类的导电材料(未示出)与在芯片210的顶面设置的源极金属层212黏接，且延伸结构231位于上述基座220周围的多个焊盘包含的源极焊盘223所设置的凹槽223b中，凹槽223b可以是对称V形槽或非对称V形槽，V形结构的凹槽223b的两个斜面终止在源极焊盘223的水平上表面(即顶面230a)，可以使V形结构的凹槽223b的至少一个斜面与延伸结构231无缝隙地紧密接触，以减低延伸结构231与源极焊盘223的接触阻抗；也可以通过在凹槽223b中设置的焊锡膏或导电银浆类的导电材料(未示出)用以黏接延伸结构231与源极焊盘223，以增强延伸结构231与源极焊盘223的电性接触性能；同时利用键合引线211a将栅极金属层211和栅极焊盘222电性连接。可选的，将构成栅极电极的栅极金属层211和栅极焊盘222进行电性连接，也可利用金属片或金属带代替键合引线211a。
在图3-6中，塑封体240用于塑封包覆芯片210、基座220、金属片230、键合引线211a，塑封体240还塑封包覆包含源极焊盘223、栅极焊盘222和漏极焊盘221的多个焊盘，塑封体240源于固化的环氧塑封料(Epoxy Molding Compound)。源极焊盘223设有多个源极引脚224，其中，相邻的两个源极引脚224的底面224b相互断开，源极引脚224的底面224b外露于塑封体240的底面202，并且栅极焊盘222的底面222b、漏极焊盘221的底面221b均外露于塑封体240的底面202；以及源极引脚224的一侧面224a、栅极焊盘222的一侧面222a外露于塑封体240的一侧面203，漏极焊盘221的一侧面221a外露于塑封体240的与侧面203相对的另一侧面204。封装体200无任何引脚延伸出塑封体240，能够较好的保持其较小的尺寸、较薄的厚度，基座220的底面220b利用SMT技术焊接在PCB的焊盘上作为芯片210的散热通道，金属片230的顶面230a外露，亦可以作为释放封装内热量的途径。在一些应用中，金属片230的顶面230a可以选择被任意一种绝缘体覆盖住并与外部绝缘，因此也可选择金属片230的顶面230a不外露。封装体200内部芯片210与基座220周围的多个焊盘之间的导电路径短，自感系数以及封装体内布线电阻很低，所以，它能提供卓越的电性能。
封装体200源于对一组合封装单元的对称分割，组合封装单元还包含与封装体200结构相同且镜像对称的镜像封装体，镜像封装体与封装体200结构一致，并且功能一样，在图4-5中，塑封体240的侧面204即是组合封装单元对称分割的切割面。在组合封装单元中，黏接在封装体200包含的芯片210上的金属片230与黏接在镜像封装体包含的芯片上的金属片结构相同且镜像对称并通过连接片连接，并在对组合封装单元的对称分割过程中，先将连接片切割断，在图4-5中，连接片232已经被切割断，连接片232外露于塑封体240的侧面204的切割面232a即是被切割处。
为了更详尽的阐明上述半导体芯片的封装体的制造方法，并对封装体200源于对一组合封装单元的对称分割作出进一步解释，提供下述工艺步骤进行说明，需注意的是，在下述步骤中，为了便于叙述说明，存在与上述实施例对相同部件所描述的名词略有差别的现象，然则，这并不影响对本申请的技术方案的理解：
提供包含多个由第一基座、第二基座构成的芯片安装单元的引线框架，芯片安装单元还包含设置于第一基座周围的多个第一类焊盘及设置于第二基座周围的多个第二类焊盘；
利用导电材料，将第一芯片粘贴至第一基座顶面的基岛区、将第二芯片粘贴至第二基座顶面的基岛区；
利用导电材料，将通过连接片连接在一起的第一金属片和第二金属片分别黏接在设置于第一芯片的顶面的第一源极金属层上和设置于第二芯片的顶面的第二源极金属层上；
通过键合引线，将第一芯片顶面设置的引线键合区与部分第一类焊盘电性连接、将第二芯片顶面设置的引线键合区与部分第二类焊盘电性连接；
以薄膜覆盖并粘合在第一金属片的顶面和第二金属片的顶面；
进行塑封工艺，利用塑封料塑封引线框架、第一芯片、第二芯片、第一金属片、第二金属片及键合引线，形成引线框架上多个以塑封料塑封包覆芯片安装单元、第一芯片、第二芯片、第一金属片、第二金属片及键合引线的组合封装单元；
移除薄膜以从塑封料中外露第一金属片的顶面和第二金属片的顶面；
切割连接片；
切割塑封料及引线框架以将组合封装单元对称分割开并从引线框架上分离。
具体而言，图7-19展示了上述步骤的流程，如下文所述：
参见图7-10所示，在引线框架510中，第一基座320、第二基座420以及设置于第一基座320周围的多个第一类焊盘和设置于第二基座420周围的多个第二类焊盘构成的芯片安装单元520，其中，第一类焊盘包含第一栅极焊盘322、第一源极焊盘323及多个第一漏极焊盘321，第一漏极焊盘321均与第一基座320连接；第二类焊盘包含第二栅极焊盘422、第二源极焊盘423和多个第二漏极焊盘421，第二漏极焊盘421均与第二基座420连接。在芯片安装单元520中，第一栅极焊盘322与第二栅极焊盘422结构相同且镜像对称，第一源极焊盘323与第二源极焊盘423结构相同且镜像对称，任意一个第一漏极焊盘321相对应的与一个第二漏极焊盘421结构相同且镜像对称；以及第一基座320与第二基座420结构相同且镜像对称。第一漏极焊盘321、第二漏极焊盘421均与引线框架510包含的连筋515连接，并镜像对称的分布在连筋515的两侧，第一栅极焊盘322、第一源极焊盘323通过其它的连筋516连接在引线框架510上，第二栅极焊盘422、第二源极焊盘423均通过其它的连筋517连接在引线框架510上，引线框架510包含多个这样的芯片安装单元520。
图8示出了第二基座420以及设置于其周围的多个第二类焊盘的结构，图9是芯片安装单元520的截面示意图，图10是芯片安装单元520的俯视示意图。为了详细的描述芯片安装单元520的结构，以第二基座420、第二漏极焊盘421、第二栅极焊盘422、第二源极焊盘423的结构为例进行说明，在图8中，第二源极焊盘423设有多个第二源极引脚424，在第二源极焊盘423的顶面423a上设置有一第二凹槽423b，其中，相邻的两个第二源极引脚424的底面424b相互断开互不连接。类似的，由于芯片安装单元520中位于连筋515两侧的各部分是镜像对称的相同结构，如图9-10中，第一源极焊盘323设有多个第一源极引脚324，在第一源极焊盘323的顶面323a上设置有一第一凹槽323b，其中，相邻的两个第一源极引脚324的底面324b相互断开互不连接。第一凹槽323b和第二凹槽423b均可取不同截面的形状，包括对称V形槽和非对称V形槽或是底部未完全切除的V形槽，或梯形槽。在一优选实例中，取V形结构的第一凹槽323b的两个斜面终止在第一源极焊盘323的水平上表面上(即顶面323a)；取V形结构的第二凹槽423b的两个斜面终止在第二源极焊盘423的水平上表面上(即顶面423a)。
在图7、8中，第一基座320的顶面320a、第二基座420的顶面420a位于引线框架510的正面510a的一侧，第一基座320的底面320b、第二基座420的底面420b位于引线框架510的反面510b的一侧。引线框架510常附带有粘贴于引线框架510的反面510b的一层贴膜(未示出)，第一基座320的底面320b、第二基座420的底面420b亦粘贴于该贴膜上，以保护它们不被污染或损伤。图9-10中，第二源极引脚424的底面424b、第一源极引脚324的底面324b、第一栅极焊盘322的底面(未示出)、第一漏极焊盘321的底面321b、第二漏极焊盘421的底面421b、第二栅极焊盘422的底面(未示出)与第一基座320的底面320b、第二基座420的底面420b位于同一平面，也即同样粘贴在引线框架510的反面510b的一层贴膜上。
参见图11所示，进行贴片工艺(Die Attach)，利用导电材料310a将第一芯片310粘贴至第一基座320的顶面320a的基岛区、利用导电材料410a将第二芯片410粘贴至第二基座420的顶面420a的基岛区，基岛区(Paddle)通常作为芯片粘贴区域并未于图中具体标示，图12是芯片安装单元520完成贴片后的俯视示意图。在图11、12中，第一芯片310、第二芯片410均是底漏顶源式的垂直器件，第一源极金属层312构成第一芯片310的源极电极，粘贴于第一基座320的顶面320a的基岛区的第一芯片310的底面构成第一芯片310的漏极电极；第二源极金属层412构成第二芯片410的源极电极，粘贴于第二基座420的顶面420a的基岛区的第二芯片410的底面构成第二芯片410的漏极电极。在第一芯片310的顶面设置有引线键合区(Bonding Pad)，第一芯片310的引线键合区包含构成第一芯片310的栅极电极的第一栅极金属层311；在第二芯片410的顶面设置有引线键合区(Bonding Pad)，第二芯片410的引线键合区包含构成第二芯片410的栅极电极的第二栅极金属层411。
第一芯片310、第二芯片410是内部构造完全一致、功能相同的芯片，如均为金属氧化物半导体场效应管(MOSFET)，在贴片工艺过程中，第一芯片310粘贴至第一基座320顶面320a的基岛区后，与粘贴至第二基座420顶面420a的基岛区的第二芯片410镜像对称。
参见图13、14所示，利用导电材料310b将第一金属片330黏接在设置于第一芯片310的顶面的第一源极金属层312上，利用导电材料410b将第二金属片430黏接在设置于第二芯片410的顶面的第二源极金属层412上，由于第一金属片330和第二金属片430通过连接片525相连接，所以将第一金属片330和第二金属片430分别黏接在第一源极金属层312上和第二源极金属层412上的过程是同时进行的，图14是完成第一金属片330、第二金属片430黏接后的俯视示意图。在此过程中，同时将第一金属片330设置的一弯折的第一延伸结构331嵌入第一源极焊盘323所设置的第一凹槽323b中，并将第二金属片430设置的一弯折的第二延伸结构431嵌入第二源极焊盘423所设置的第二凹槽423b中。为使得第一延伸结构331与第一凹槽323b紧密结合并保持良好电性连接，及第二延伸结构431与第二凹槽423b紧密结合并保持良好电性连接，一个有效方式是：将第一金属片330和第二金属片430分别黏接在第一源极金属层312上和第二源极金属层413上的过程还采取，于第一金属片330的顶面330a、第二金属片430的顶面430a以外力挤压第一金属片330和第二金属片430的步骤，结果是第一延伸结构331嵌入第一凹槽323b中更牢固，第二延伸结构431嵌入第二凹槽423b中更牢固，为避免造成第一芯片310、第二芯片410的碎裂(Die Crack)，这个外力值并不需要很大；另一个有效方式是：通过设置在第一凹槽323b、第二凹槽423b中的导电材料(未示出)，将第一延伸结构331、第二延伸结构431分别与第一源极焊盘323、第二源极焊盘423黏接并电性连接。上述措施相当于在之后的工艺步骤中固定了第一金属片330和第二金属片430的位置并防止它们滑动移位。
在图13、14中，在完成第一金属片330、第二金属片430的黏接过程中，第一金属片330的底部设置为一凸起面的底面330b并粘贴在第一源极金属层312上，第二金属片430的底部设置为一凸起面的底面430b粘贴在第二源极金属层412上，黏接在第一芯片310上的第一金属片330与黏接在第二芯片410上的第二金属片430结构相同且镜像对称。
参见图15所示，进行引线键合工艺(Wire Bonding)，利用键合引线311a将第一栅极金属层311与第一栅极焊盘322键合连接、利用键合引线411a将第二栅极金属层411与第二栅极焊盘422键合连接。可选的，将构成栅极电极的第一栅极金属层311、第二栅极金属层411分别和第一栅极焊盘322、第二栅极焊盘422进行电性连接，也可利用金属片或金属带代替键合引线311a、411a。
参见图16所示，进行塑封工艺(Molding)之前，先以薄膜530覆盖粘合第一金属片330的顶面330a和第二金属片430的顶面430a。利用薄膜530进行塑封工艺是基于薄膜辅助成型技术(Film Assisted Molding Technology)，通常，引线框架510包含的每个芯片安装单元520完成贴片、第一金属片330及第二金属片430的黏接、引线键合等必要工艺后，引线框架510被送入塑封模具(Mold Chase)中进行塑封。塑封模具包括上模具(Top Chase)和下模具(Bottom Chase)，于上模具(Top Chase)的模腔(Cavity)的顶面预先设置有一层薄膜530，并利用模腔顶部设置的真空系统(Vacuum System)吸附薄膜530使其平铺，当引线框架510送入模具后，每个芯片安装单元520上黏接的第一金属片330的顶面330a及第二金属片430的顶面430a均与薄膜530接触并被其覆盖，薄膜530可采用胶带(Tape)，使第一金属片330的顶面330a及第二金属片430的顶面430a与薄膜530粘合。
在图16-17中，完成以薄膜530覆盖粘合第一金属片330的顶面330a和第二金属片430的顶面430a后，进行塑封工艺，利用塑封料540塑封引线框架510和第一芯片310、第二芯片410、第一金属片330、第二金属片430及键合引线311a、411a，用于形成引线框架510上多个以塑封料540塑封包覆芯片安装单元520、第一芯片310、第二芯片410、第一金属片330、第二金属片430及键合引线311a、411a的组合封装单元550，塑封料540填充于第一芯片310、第二芯片410周围的空隙处，引线框架510上包含多个这样的相互铸造连接在一起的组合封装单元550。图17是完成塑封工艺后移除薄膜530所得到的组合封装单元550的俯视示意图。在组合封装单元550中，移除薄膜530，则第一金属片330的顶面330a和第二金属片430的顶面430a从塑封料540中予以外露。若不要求第一金属片330、第二金属片430从塑封料540中外露，则在塑封工艺之前以薄膜530覆盖并粘合在第一金属片330的顶面330a和第二金属片430的顶面430a，并在塑封工艺之后省略移除薄膜530的步骤。
参见图18，先将将图17中连接片525切割断，分离第一金属片330和第二金属片430。连接片525切割断后形成连接于第一金属片330上的第一连接片332和连接于第二金属片430上的第二连接片432，引线框架510上所有组合封装单元550的连接片525均被切割断后，进行切割工艺(Package Saw)，切割塑封料540及引线框架510以将组合封装单元550对称分割开并从引线框架510上分离。切割区560即是用于将组合封装单元550对称分割开而形成的切割线区域，并形成封装体550A、及与封装体550A结构相同且镜像对称的镜像封装体550B，封装体550A、镜像封装体550B最终从引线框架510上分离。其中，封装体550A与镜像封装体550B结构完全一致，内部构造及其功能也相同，只是在未切割前相互依靠部分塑封料540及连筋515、连接片525铸造连接在一起并呈现出镜像对称的结构模式。图19是完成对称分割后封装体550A与镜像封装体550B的俯视示意图。
参见图7-19及其工艺步骤，图18、19中的第一源极引脚324、第一栅极焊盘322原本与图7中连筋516连接，第二源极引脚424、第二栅极焊盘422原本与图7中连筋517连接，切割塑封料540及引线框架510后，在切割区550连筋515被切割掉，第一源极引脚324、第一栅极焊盘322被从图7中的连筋516上切割断开，第二源极引脚424、第二栅极焊盘422从图7中的连筋517上切割断开。图18、19中第一塑封体541、第二塑封体542是源于对塑封料540的切割。从而，形成图18中塑封包覆第一基座320、第一芯片310、第一金属片330、第一类焊盘及连接第一栅极焊盘322与第一栅极金属层311的键合引线311a的第一塑封体541、塑封包覆第二基座420、第二芯片410、第二金属片430、第二类焊盘及连接第二栅极焊盘422与第二栅极金属层411的键合引线411a的第二塑封体542。并形成第一塑封体541的一侧面541c、第二塑封体542的一侧面542c，同时在切割区550处形成图19中第一塑封体541的另一侧面541d、第二塑封体542的另一侧面542d，其中，图19中的第一塑封体541的侧面541c、侧面541d、侧面541e、侧面541f以及第二塑封体542的侧面542c、542d、侧面542e、542f均是切割塑封料540及引线框架510留下的切割面。
参照图18、19，在形成封装体550A的过程中，第一金属片330的顶面330a外露于第一塑封体541的顶面541a，并形成：外露于侧面541c的第一源极引脚324的一侧面324a，外露于侧面541c的第一栅极焊盘322的一侧面322a，外露于侧面541d的第一源极焊盘321的一侧面321a。在形成镜像封装体550B的过程中，第二金属片430的顶面430a外露于第二塑封体542的顶面542a，并形成：外露于侧面542c的第二源极引脚424的一侧面424a，外露于侧面542c的第二栅极焊盘422的一侧面422a，外露于侧面542d的第二源极焊盘421的一侧面421a。同时，第一连接片332的切割面332a外露于侧面541d、第二接片432的切割面432a外露于侧面542d。
在上述工艺步骤中，完成塑封工艺(Molding)后于引线框架510的反面510b剥离未示出的贴膜后，则，在图18、19中，底面321b、底面421b、底面424b、底面324b、第一栅极焊盘322的底面(未示出)、第二栅极焊盘422的底面(未示出)与底面320b、底面420b均在引线框架510的反面510b处外露出图16、17中的塑封料540，也即，粘贴在这些底面上的一层贴膜(未示出)被剥离移除后，底面324b、第一栅极焊盘322的底面(未示出)、底面321b和底面320b外露于第一塑封体541的底面541b；底面424b、第二栅极焊盘422的底面(未示出)、底面421b和底面420b外露于第二塑封体542的底面542b。在封装体550A中，底面324b、第一栅极焊盘322的底面、底面321b和底面320b用于通过焊锡膏组装至PCB电路板的焊盘上，作为与外部连接的信号连接端子，第一栅极焊盘322体现为栅极(Gate)，第一源极引脚324体现为源极(Source)，第一漏极焊盘321体现为漏极(Drain)。同样，在镜像封装体550B中，底面424b、第二栅极焊盘422的底面、底面421b和底面420b用于通过焊锡膏组装至PCB电路板的焊盘上，作为与外部连接的信号连接端子，第二栅极焊盘422体现为栅极(Gate)，第二源极引脚424体现为源极(Source)，第二漏极焊盘421体现为漏极(Drain)。封装体550A与镜像封装体550B并无差异，结构功能均相同。
实施例二：
参见图20-22所示，在封装体800中，第一金属片630的顶面630a外露于塑封体840的顶面801，第一基座620的底面620b外露于塑封体840的底面802；第二金属片730的顶面730a外露于塑封体840的顶面801，第二基座720的底面720b外露于塑封体840的底面802。第一金属片630与第二金属片730原本通过连接片825连接，但连接片825被位于塑封体840的顶面801的一切割槽845切割断。
参见图23所示，在第一基座620周围设置有多个第一类焊盘，第一类焊盘包含漏极焊盘623、第一栅极焊盘622，漏极焊盘623与第一基座620连接；在第二基座720周围设置有多个第二类焊盘，第二类焊盘包含源极焊盘723、第二栅极焊盘722。在第二基座720的顶面720a上设置有一第一凹槽721，在源极焊盘723的顶面723a上设置有一第二凹槽723b。第一凹槽721和第二凹槽723b均可取不同截面的形状，包括对称V形槽和非对称V形槽或是底部未完全切除的V形槽，或梯形槽。在一优选实例中，取V形结构的第一凹槽721的两个斜面终止在第二基座720的水平上表面(即顶面720a)；取V形结构的第二凹槽723b的两个斜面终止在源极焊盘723的水平上表面(即顶面723a)。通过导电材料(未示出)将第一芯片610的底面粘贴在位于第一基座620的顶面620a的基岛区，通过导电材料(未示出)将第二芯片710的底面粘贴在位于第二基座720的顶面720a的基岛区，导电材料一般为焊锡膏或导电银浆，其中，未于顶面620a、顶面720a中具体标示的基岛区通常作为芯片粘贴区域。
在图22-23中，第一芯片610、第二芯片710为垂直器件结构的金属氧化物半导体场效应管(MOSFET)，第一芯片610的顶面设置有通过钝化层彼此相互绝缘的第一栅极金属层611和第一源极金属层612，第一源极金属层612构成第一芯片610的源极电极，在第一芯片610的顶面设置有引线键合区(Bonding Pad)，第一芯片610的引线键合区所包含的第一栅极金属层611构成第一芯片610的栅极电极，第一芯片610的漏极电极位于第一芯片610的底面；第二芯片710的顶面设置有通过钝化层彼此相互绝缘的第二栅极金属层711和第二源极金属层712，第二源极金属层712构成第二芯片710的源极电极，在第二芯片710的顶面设置有引线键合区(Bonding Pad)，第二芯片710的引线键合区所包含的第二栅极金属层711构成第二芯片710的栅极电极，第二芯片710的漏极电极位于第二芯片710的底面。其中，第一芯片610为一高端的金属氧化物半导体场效应管(High Side MOSFET)，第二芯片710为一低端的金属氧化物半导体场效应管(LowSide MOSFET)。
在图22-23中，第一金属片630设有一弯折的第一延伸结构631，第一金属片630的底面630b通过焊锡膏或导电银浆类的导电材料(未示出)与在芯片610的顶面设置的第一源极金属层612黏接，且第一延伸结构631位于在第二基座720的顶面720a上设置的一V形结构的第一凹槽721中，可以通过设置在第一凹槽721中的焊锡膏或导电银浆类的导电材料(未示出)用以黏接第一延伸结构631与第二基座720，以增强第一延伸结构631与第二基座720的电性接触性能；同时利用键合引线611a将第一栅极金属层611和第一栅极焊盘622电性连接。第二金属片730设有一弯折的第二延伸结构731，第二金属片730的底面730b通过焊锡膏或导电银浆类的导电材料(未示出)与在第二芯片710的顶面设置的第二源极金属层712黏接，且第二延伸结构731位于在源极焊盘723的顶面723a上设置有一V形结构的第二凹槽723b中，可以通过设置在第二凹槽723b中的焊锡膏或导电银浆类的导电材料(未示出)用以黏接第二延伸结构731与源极焊盘723，以增强第二延伸结构731与源极焊盘723的电性接触性能；同时利用键合引线711a将第二栅极金属层711和第二栅极焊盘722电性连接。其中，通过具导电性的第一金属片630、第一延伸结构631以及第二基座720，第一芯片610的源极电极电性连接到第二芯片710的漏极电极。可选的，将构成栅极电极的第一栅极金属层611、第二栅极金属层711分别和第一栅极焊盘622、第二栅极焊盘722进行电性连接，也可利用金属片或金属带代替键合引线611a、711a。
在图20-23中，塑封体840用于塑封包覆第一芯片610、第二芯片710、第一基座620、第二基座720、第一金属片630、第二金属片730、键合引线611a和711a，塑封体840还用于塑封包覆包含漏极焊盘623、第一栅极焊盘622的第一类焊盘和包含源极焊盘723、第二栅极焊盘722的第二类焊盘。塑封体840一般为固化的环氧塑封料(EpoxyMolding Compound)。源极焊盘723设有多个源极引脚724，漏极焊盘623设有多个漏极引脚624，如图21、22所示，相邻的两个源极引脚724的底面724b相互断开，相邻的两个漏极引脚624的底面624b相互断开，源极引脚724的底面724b外露于塑封体840的底面802，并且第一栅极焊盘622的底面622b、第二栅极焊盘722的底面722b、漏极引脚624的底面624b均外露于塑封体840的底面802；以及源极引脚724的一侧面724a、第二栅极焊盘722的一侧面722a外露于塑封体840的一侧面804，漏极引脚624的一侧面624a、第一栅极焊盘622的一侧面622a外露于塑封体840的与侧面804相对的另一侧面803。封装体800无任何引脚延伸出塑封体840，能够较好的保持其较小的尺寸、较薄的厚度，第一基座620的底面620b、第二基座720的底面720b利用SMT技术焊接在PCB的焊盘上作为第一芯片610、第二芯片710的散热通道，第一金属片630的顶面630a、第二金属片730的顶面730a外露，亦可作为释放封装内第一芯片610、第二芯片710热量的途径。在一些应用中，第一金属片630的顶面630a和第二金属片730的顶面730a可以选择被任意一种绝缘体覆盖住并与外部绝缘，因此也可选择第一金属片630的顶面630a、第二金属片730的顶面730a不外露。封装体800内部第一芯片610、第二芯片710与第一类焊盘、第二类焊盘之间的导电路径短，自感系数以及封装体内布线电阻很低，所以，它能提供卓越的电性能。
为了更详尽的阐明上述半导体芯片的封装体的制造方法，提供下述工艺步骤进行说明：
提供包含多个由第一基座、第二基座构成的芯片安装单元的引线框架，芯片安装单元还包含设置于第一基座周围的多个第一类焊盘及设置于第二基座周围的多个第二类焊盘；
利用导电材料，将第一芯片粘贴至第一基座顶面的基岛区、将第二芯片粘贴至第二基座顶面的基岛区；
利用导电材料，将通过连接片连接在一起的第一金属片和第二金属片分别黏接在设置于第一芯片的顶面的第一源极金属层上和设置于第二芯片的顶面的第二源极金属层上；
通过键合引线，将第一芯片顶面设置的引线键合区与部分第一类焊盘电性连接、将第二芯片顶面设置的引线键合区与部分第二类焊盘电性连接；
以薄膜覆盖并粘合在第一金属片的顶面和第二金属片的顶面；
进行塑封工艺，利用塑封料塑封引线框架、第一芯片、第二芯片、第一金属片、第二金属片及键合引线，形成引线框架上多个以塑封料塑封包覆芯片安装单元、第一芯片、第二芯片、第一金属片、第二金属片及键合引线的组合封装单元；
移除薄膜以从塑封料中外露第一金属片的顶面和第二金属片的顶面；
切割连接片；
切割塑封料及引线框架以将组合封装单元从引线框架上分离。
具体而言，图24-36展示了上述步骤的流程，如下文所述：
参见图24-25所示，在引线框架910中，第一基座1020、第二基座1120以及设置于第一基座1020周围的多个第一类焊盘和设置于第二基座1120周围的多个第二类焊盘构成的芯片安装单元920，其中，第一类焊盘包含第一栅极焊盘1022、漏极焊盘1023，漏极焊盘1023与第一基座1020连接；第二类焊盘包含第二栅极焊盘1122、源极焊盘1123。第一栅极焊盘1022、漏极焊盘1023均与引线框架910包含的连筋916连接，第二栅极焊盘1122、源极焊盘1123均与引线框架910包含的连筋917连接，第二基座1120通过其它的未示出的连筋连接到引线框架910上，引线框架910包含多个这样的芯片安装单元920。
图25示出了芯片安装单元920的结构，图26是芯片安装单元920的截面示意图，图27是芯片安装单元920的俯视示意图。在图25-27中，源极焊盘1123设有多个源极引脚1124，在源极焊盘1123的顶面1123a上设置有一第二凹槽1123b，其中，相邻的两个源极引脚1124的底面1124b相互断开互不连接，在第二基座1120的顶面1120a上设置有一第一凹槽1121；漏极焊盘1023设有多个漏极引脚1024，其中，相邻的两个漏极引脚1024的底面1024b相互断开互不连接。第二凹槽1123b和第一凹槽1121可取不同截面的形状，包括对称V形槽和非对称V形槽或是底部未完全切除的V形槽，或梯形槽。在一优选实例中，取V形结构的第一凹槽1121的两个斜面终止在第二基座1120的水平上表面(即顶面1120a)；取V形结构的第二凹槽1123b的两个斜面终止在源极焊盘1123的水平上表面(即顶面1123a)。
在图24-25中，第一基座1020的顶面1020a、第二基座1120的顶面1120a位于引线框架910的正面910a的一侧，第一基座1020的底面1020b、第二基座1120的底面1120b位于引线框架910的反面910b的一侧。引线框架910常附带有粘贴于引线框架910的反面910b的一层贴膜(未示出)，第一基座1020的底面1020b、第二基座1120的底面1120b亦粘贴于该贴膜上，以保护它们不被污染或损伤。图26-27中，漏极引脚1024的底面1024b、第一栅极焊盘1022的底面(未示出)、源极引脚1124的底面1124b、第二栅极焊盘1122的底面(未示出)与第一基座1020的底面1020b、第二基座1120的底面1120b位于同一平面，同样也粘贴在上述提及的引线框架910的反面910b上设置的一层贴膜上。
参见图28所示，进行贴片工艺(Die Attach)，利用导电材料1010a将第一芯片1010粘贴至第一基座1020的顶面1020a的基岛区、利用导电材料1110a将第二芯片1110粘贴至第二基座1120的顶面1120a的基岛区，顶面1020a、1120a的基岛区均是作为芯片粘贴区域，图29是芯片安装单元920完成贴片后的俯视示意图。在图28、29中，第一芯片1010、第二芯片1110均是垂直器件，第一源极金属层1012构成第一芯片1010的源极电极，粘贴于第一基座1020的顶面1020a的基岛区的第一芯片1010的底面构成第一芯片1010的漏极电极；第二源极金属层1112构成第二芯片1110的源极电极，粘贴于第二基座1120的顶面1120a的基岛区的第二芯片1110的底面构成第二芯片1110的漏极电极。在第一芯片1010的顶面设置有引线键合区(Bonding Pad)，第一芯片1010的引线键合区所包含的第一栅极金属层1011构成第一芯片1010的栅极电极；在第二芯片1110的顶面设置有引线键合区(Bonding Pad)，第二芯片1110的引线键合区所包含的第二栅极金属层1111构成第二芯片1110的栅极电极。第一芯片1010为一高端的金属氧化物半导体场效应管(High Side MOSFET)，第二芯片1110为一低端的金属氧化物半导体场效应管(Low Side MOSFET)。
参见图30、31所示，利用导电材料1010b将第一金属片1030黏接在设置于第一芯片1010的顶面的第一源极金属层1012上，利用导电材料1110b将第二金属片1130黏接在设置于第二芯片1110的顶面的第二源极金属层1112上，由于第一金属片1030和第二金属片1130通过连接片925相连接，所以将第一金属片1030和第二金属片1130分别黏接在第一源极金属层1012上和第二源极金属层1112上的过程是同时进行的，图31是完成第一金属片1030、第二金属片1130黏接后的俯视示意图。在此过程中，同时将第一金属片1030设置的一弯折的第一延伸结构1031嵌入第二基座1120所设置的第一凹槽1121中，并将第二金属片1130设置的一弯折的第二延伸结构1131嵌入源极焊盘1123所设置的第二凹槽1123b中。为使得第一延伸结构1031与第一凹槽1121紧密结合并保持良好电性连接，及第二延伸结构1131与第二凹槽1123b紧密结合并保持良好电性连接，一个有效方式是：将第一金属片1030和第二金属片1130分别黏接在第一源极金属层1012上和第二源极金属层1113上的过程还采取，于第一金属片1030的顶面1030a、第二金属片1130的顶面1130a以外力挤压第一金属片1030和第二金属片1130的步骤，结果是第一延伸结构1031嵌入第一凹槽1121中更牢固，第二延伸结构1131嵌入第二凹槽1123b中更牢固，为避免造成第一芯片1010、第二芯片1110的碎裂(Die Crack)，这个外力值并不需要很大；另一个有效方式是：通过设置在第一凹槽1121、第二凹槽1123b中的导电材料(未示出)将第一延伸结构1031、第二延伸结构1131分别与第二基座1120、源极焊盘1123黏接并电性连接。上述措施相当于在之后的工艺步骤中固定了第一金属片1030和第二金属片1130的位置并防止它们滑动移位。
在图30、31中，在完成第一金属片1030、第二金属片1130的黏接过程中，第一金属片1030的底部设置为一凸起面的底面1030b粘贴在第一源极金属层1012上，第二金属片1130的底部设置为一凸起面的底面1130b粘贴在第二源极金属层1112上。
参见图32所示，进行引线键合工艺(Wire Bonding)，利用键合引线1011a将第一栅极金属层1011与第一栅极焊盘1022键合连接、利用键合引线1111a将第二栅极金属层1111与第二栅极焊盘1122键合连接。可选的，将构成栅极电极的第一栅极金属层1011、第二栅极金属层1111分别和第一栅极焊盘1022、第二栅极焊盘1122进行电性连接，也可利用金属片或金属带代替键合引线1011a、1111a。
参见图33所示，进行塑封工艺(Molding)之前，先以薄膜930覆盖粘合第一金属片1030的顶面1030a和第二金属片1130的顶面1130a。利用薄膜930进行塑封工艺是基于薄膜辅助成形技术(Film Assisted Molding Technology)，通常，引线框架910包含的每个芯片安装单元920完成贴片、第一金属片1030及第二金属片1130的黏接、引线键合等必要工艺后，引线框架910被送入塑封模具中进行塑封。塑封模具包括上模具和下模具，于上模具的模腔的顶面预先设置有一层薄膜930，并利用模腔顶部配置的真空系统吸附薄膜930使其平铺，当引线框架910送入模具后，每个芯片安装单元920上黏接的第一金属片1030的顶面1030a及第二金属片1130的顶面1130a均与薄膜930接触并被其覆盖，薄膜930可采用胶带(Tape)，使第一金属片1030的顶面1030a及第二金属片1130的顶面1130a与薄膜930粘合。
在图33-34中，完成以薄膜930覆盖粘合第一金属片1030的顶面1030a和第二金属片1130的顶面1130a后，进行塑封工艺，利用塑封料940塑封引线框架910和第一芯片1010、第二芯片1110、第一金属片1030、第二金属片1130及键合引线1011a、1111a，用于形成引线框架910上多个以塑封料940塑封包覆芯片安装单元920、第一芯片1010、第二芯片1110、第一金属片1030、第二金属片1130及键合引线1011a、1111a的组合封装单元1050，塑封料940填充于第一芯片1010、第二芯片1110周围的空隙处，引线框架910上包含多个这样的相互铸造连接在一起的组合封装单元1050。图34是完成塑封工艺后移除薄膜930所得到的组合封装单元1050的俯视示意图。在组合封装单元1050中，移除薄膜930，则第一金属片1030的顶面1030a和第二金属片1130的顶面1130a从塑封料940中予以外露。若不要求第一金属片1030、第二金属片1130从塑封料940中外露，则在塑封工艺之前以薄膜930覆盖并粘合在第一金属片1030的顶面1030a和第二金属片1130的顶面1130a，并在塑封工艺之后省略移除薄膜930的步骤。
参见图35，先将将图34中连接片925切割断，连接片925切割断的同时形成塑封料940上将连接片925切割断开的切割槽950，引线框架910上所有组合封装单元1050的连接片925均被切割断后，进行切割工艺(Package Saw)，切割塑封料940及引线框架910以将组合封装单元1050从引线框架910上分离。图35、36中塑封体941即是源于对塑封料940的切割。图36是完成将组合封装单元1050从引线框架910上分离的俯视示意图。
参见图24-36及其工艺步骤，图24、25中的漏极引脚1024原本与图24中连筋916连接、源极引脚1124原本与图24中连筋917连接，切割塑封料940及引线框架910后，漏极引脚1024、第一栅极焊盘1022被从图24中的连筋916上切割断开，源极引脚1124、第二栅极焊盘1122从图24中的连筋917上切割断开。从而，形成图35、36中塑封包覆第一芯片1010、第二芯片1110、第一基座1020、第二基座1120、第一金属片1030、第二金属片1130、第一类焊盘、第二类焊盘和键合引线1011a、1111a的塑封体941。同时形成塑封体941的一侧面941c、另一侧面941d，其中，图36中的塑封体941的侧面941c、侧面941d、侧面941e、侧面941f均是切割塑封料940及引线框架910所形成的切割面。
参照图35、36，在形成组合封装单元1050的过程中，第一金属片1030的顶面1030a外露于塑封体941的顶面941a，第二金属片1130的顶面1130a外露于塑封体941的顶面941a。并形成：外露于侧面941c的漏极引脚1024的一侧面1024a，外露于侧面941c的第一栅极焊盘1022的一侧面1022a，外露于侧面941d的源极引脚1124的一侧面1124a，外露于侧面941d的第二栅极焊盘1122的一侧面1122a。
在上述工艺步骤中，完成塑封工艺(Molding)后于引线框架910的反面910b剥离未示出的贴膜，在图35、36中，底面1124b、底面1024b、第一栅极焊盘1022的底面(未示出)、第二栅极焊盘1122的底面(未示出)与底面1020b、底面1120b均在引线框架910的反面910b处外露出图33、34中的塑封料940，也即，粘贴在这些底面上的一层贴膜(未示出)被剥离移除后，底面1124b、底面1024b、第一栅极焊盘1022的底面(未示出)、第二栅极焊盘1122的底面(未示出)与底面1020b、底面1120b外露于塑封体941的底面941b。组合封装单元1050集成有高端MOSFET(HS)的第一芯片1010和低端MOSFET(LS)的第二芯片1110，MOSFET(HS)及MOSFET(LS)组成DC/DC同步整流电路并由驱动器驱动，在正常工作时：高端MOSFET导通时，低端MOSFET截止；高端MOSFET截止时，低端MOSFET导通；这是通过经由第一栅极焊盘1022输入给第一芯片1010、经由第二栅极焊盘1122输入给第二芯片1110的信号控制。组合封装单元1050中外露的顶面1030a、顶面1130a、底面1120b、底面1124b保障了其具有良好的散热性。
通过说明和附图，给出了具体实施方式的特定结构的典型实施例。其中，某些术语在不同语境中可做适应性的调整，例如对塑封料和引线框架的切割(Package Saw)，亦可称之为分割(Singulation)，这只是针对不同材质的芯片粘合基板而做出的相应称呼变化，这些变化并不影响本发明的实质内容。本领域的技术人员应掌握，本发明具有多种其他特殊封装形式，无需过多实验，就能将本发明应用于这些实施例，例如本发明的封装方式均没有延伸出塑封体的引脚，如果在塑封体的四周或两侧设置有延伸出塑封体的引脚，其无疑只是本发明的变形形式而已。再如，本发明是以MOS晶体管为例说明，根据同样的发明理念，本发明也可应用于双极性晶体管电路。
尽管上述发明提出了现有的较佳实施例，然，这些内容并不作为局限。对于本领域的技术人员而言，阅读上述说明后，各种变化和修正无疑将显而易见。因此，所附的权利要求书应看作是涵盖本发明的真实意图和范围的全部变化和修正。在权利要求书范围内任何和所有等价的范围与内容，都应认为仍属本发明的意图和范围内。

Claims (23)

1.一种半导体芯片封装体的制造方法，其特征在于，包括以下步骤：
提供包含多个由互为镜像对称的第一基座、第二基座构成的芯片安装单元的引线框架，芯片安装单元还包含设置于第一基座周围的多个第一类焊盘及设置于第二基座周围的多个第二类焊盘，其中第一类焊盘和第二类焊盘互为镜像对称；
利用导电材料，将第一芯片粘贴至第一基座顶面的基岛区、第二芯片粘贴至第二基座顶面的基岛区，其中第一芯片与第二芯片互为镜像对称；
利用导电材料，将通过连接片连接在一起的第一金属片和第二金属片分别黏接在设置于第一芯片的顶面的第一源极金属层上和设置于第二芯片的顶面的第二源极金属层上，其中第一金属片和第二金属片互为镜像对称；
进行塑封工艺，利用塑封料塑封引线框架、第一芯片、第二芯片、第一金属片、第二金属片，形成引线框架上多个以塑封料塑封包覆芯片安装单元、第一芯片、第二芯片、第一金属片、第二金属片的组合封装单元；
切割连接片；
切割塑封料及引线框架以将组合封装单元对称分割开并从引线框架上分离以形成互为镜像对称的第一和第二封装体。
2.如权利要求1所述的方法，其特征在于，第一源极金属层构成第一芯片的源极电极，粘贴于第一基座顶面的基岛区的第一芯片的底面构成第一芯片的漏极电极；
第二源极金属层构成第二芯片的源极电极，粘贴于第二基座顶面的基岛区的第二芯片的底面构成第二芯片的漏极电极；
所述的第一类焊盘包含第一栅极焊盘、第一源极焊盘和多个第一漏极焊盘，其中，第一漏极焊盘均与第一基座连接；并且
所述的第二类焊盘包含第二栅极焊盘、第二源极焊盘和多个第二漏极焊盘，其中，第二漏极焊盘均与第二基座连接；
其中，所述的第一栅极焊盘与所述的第二栅极焊盘结构相同且镜像对称，所述的第一源极焊盘与所述的第二源极焊盘结构相同且镜像对称，任意一个第一漏极焊盘相对应的与一个第二漏极焊盘结构相同且镜像对称。
3.如权利要求2所述的方法，其特征在于，将第一金属片和第二金属片分别黏接在第一源极金属层上和第二源极金属层上的过程还包括：
将第一金属片设置的一弯折的第一延伸结构嵌入第一源极焊盘所设置的第一凹槽中，同时将第二金属片设置的一弯折的第二延伸结构嵌入第二源极焊盘所设置的第二凹槽中。
4.如权利要求3所述的方法，其特征在于，利用键合引线，将第一芯片顶面设置的构成第一芯片栅极电极的第一栅极金属层与第一栅极焊盘键合连接、将第二芯片顶面设置的构成第二芯片栅极电极的第二栅极金属层与第二栅极焊盘键合连接。
5.如权利要求3所述的方法，其特征在于，所述第一凹槽、第二凹槽均为V形结构的凹槽。
6.如权利要求3所述的方法，其特征在于，通过设置在第一凹槽、第二凹槽中的导电材料将第一延伸结构、第二延伸结构分别与第一源极焊盘、第二源极焊盘电性连接。
7.如权利要求3所述的方法，其特征在于，将第一金属片和第二金属片分别黏接在第一源极金属层上和第二源极金属层上的过程还包括：
于第一金属片的顶面、第二金属片的顶面以外力挤压第一金属片和第二金属片的步骤。
8.如权利要求1所述的方法，其特征在于，还包括在塑封工艺之前以薄膜覆盖并粘合在第一金属片的顶面和第二金属片的顶面，并在塑封工艺之后移除薄膜以从塑封料中外露第一金属片的顶面和第二金属片的顶面。
9.一种半导体芯片的封装体，其特征在于，包括：
一第一基座及设置在第一基座周围的多个第一类焊盘，一第二基座及设置于第二基座周围的多个第二类焊盘；
一第一芯片，通过导电材料将第一芯片的底面粘贴在位于第一基座的顶面的基岛区；
一第二芯片，通过导电材料将第二芯片的底面粘贴在位于第二基座的顶面的基岛区；
设有一弯折的第一延伸结构的第一金属片，第一金属片的底面通过导电材料与在第一芯片的顶面设置的第一源极金属层黏接，且第一延伸结构位于在第二基座顶面所设置的一第一凹槽中；
设有一弯折的第二延伸结构的第二金属片，第二金属片的底面通过导电材料与在第二芯片的顶面设置的第二源极金属层黏接，且第二延伸结构位于第二类焊盘包含的源极焊盘所设置的一第二凹槽中；以及
用于塑封包覆第一芯片、第二芯片、第一基座、第二基座、第一金属片、第二金属片、第一类焊盘、第二类焊盘的塑封体，其中，第一基座的底面、第二基座的底面均外露于塑封体的底面。
10.如权利要求9所述的半导体芯片的封装体，其特征在于，第一源极金属层构成第一芯片的源极电极，第一芯片的漏极电极位于第一芯片的底面并与第一基座电性连接；第二源极金属层构成第二芯片的源极电极，第二芯片的漏极电极位于第二芯片的底面并与第二基座电性连接；
第一类焊盘还包含第一栅极焊盘和漏极焊盘，其中，漏极焊盘与第一基座连接；
第二类焊盘还包含第二栅极焊盘和源极焊盘；
所述的第一芯片的顶面还包含有构成第一芯片栅极电极的第一栅极金属层，并利用键合引线将第一栅极金属层和第一栅极焊盘电性连接；
所述的第二芯片的顶面还包含有构成第二芯片栅极电极的第二栅极金属层，并利用键合引线将第二栅极金属层和第二栅极焊盘电性连接。
11.如权利要求10所述的半导体芯片的封装体，其特征在于，漏极焊盘设有多个漏极引脚，漏极引脚的底面外露于所述塑封体的底面；源极焊盘设有多个源极引脚，源极引脚的底面外露于所述塑封体的底面，并且第一栅极焊盘的底面、第二栅极焊盘的底面均外露于所述塑封体的底面；以及
漏极引脚的一侧面、第一栅极焊盘的一侧面外露于所述塑封体的一侧面，源极引脚的一侧面、第二栅极焊盘的一侧面外露于所述塑封体的另一侧面，第一金属片的顶面、第二金属片的顶面均外露于塑封体的顶面。
12.如权利要求9所述的半导体芯片的封装体，其特征在于，所述第一凹槽、第二凹槽均为V形结构的凹槽。
13.如权利要求9所述的半导体芯片的封装体，其特征在于，通过设置在第一凹槽、第二凹槽中的导电材料将第一延伸结构、第二延伸结构分别与第二基座、源极焊盘电性连接。
14.如权利要求9所述的半导体芯片的封装体，其特征在于，所述封装体还包含位于所述塑封体顶面的一切割槽，所述切割槽用于将连接所述第一金属片和第二金属片的连接片切割断开。
15.如权利要求9所述的半导体芯片的封装体，其特征在于，所述第一芯片为一高端金属氧化物半导体场效应管，所述第二芯片为一低端金属氧化物半导体场效应管。
16.一种半导体芯片封装体的制造方法，其特征在于，包括以下步骤：
提供包含多个由第一基座、第二基座构成的芯片安装单元的引线框架，芯片安装单元还包含设置于第一基座周围的多个第一类焊盘及设置于第二基座周围的多个第二类焊盘；
利用导电材料，将第一芯片粘贴至第一基座顶面的基岛区、将第二芯片粘贴至第二基座顶面的基岛区；
利用导电材料，将通过连接片连接在一起的第一金属片和第二金属片分别黏接在设置于第一芯片的顶面的第一源极金属层上和设置于第二芯片的顶面的第二源极金属层上，并将第一金属片设置的一弯折的第一延伸结构嵌入第二基座顶面所设置的第一凹槽中，同时将第二金属片设置的一弯折的第二延伸结构嵌入第二类焊盘所包含的源极焊盘所设置的第二凹槽中；
进行引线键合，通过键合引线将第一芯片顶面设置的引线键合区与部分第一类焊盘电性连接、将第二芯片顶面设置的引线键合区与部分第二类焊盘电性连接；
进行塑封工艺，利用塑封料塑封引线框架、第一芯片、第二芯片、第一金属片、第二金属片及键合引线，形成引线框架上多个以塑封料塑封包覆芯片安装单元、第一芯片、第二芯片、第一金属片、第二金属片及键合引线的组合封装单元；
切割连接片以分离第一金属片和第二金属片；
切割塑封料及引线框架以将组合封装单元从引线框架上分离以形成塑封包覆第一芯片、第二芯片、第一基座、第二基座、第一金属片、第二金属片、第一类焊盘、第二类焊盘、连接第一芯片顶面的引线键合区与部分第一类焊盘的键合引线以及连接第二芯片顶面的引线键合区与部分第二类焊盘的键合引线的塑封体。
17.如权利要求16所述的方法，其特征在于，第一源极金属层构成第一芯片的源极电极，粘贴于第一基座顶面的基岛区的第一芯片的底面构成第一芯片的漏极电极；
第二源极金属层构成第二芯片的源极电极，粘贴于第二基座顶面的基岛区的第二芯片的底面构成第二芯片的漏极电极；
第一类焊盘包含第一栅极焊盘、漏极焊盘，其中，漏极焊盘与第一基座连接；并且
第二类焊盘还包含第二栅极焊盘；
其中，引线键合的步骤包括，将第一芯片的引线键合区所包含的构成第一芯片栅极电极的第一栅极金属层与第一栅极焊盘键合连接、将第二芯片的引线键合区所包含的构成第二芯片栅极电极的第二栅极金属层与第二栅极焊盘键合连接。
18.如权利要求16所述的方法，其特征在于，所述第一凹槽、第二凹槽均为V形结构的凹槽。
19.如权利要求16所述的方法，其特征在于，通过设置在第一凹槽、第二凹槽中的导电材料将第一延伸结构、第二延伸结构分别与第二基座、源极焊盘电性连接。
20.如权利要求16所述的方法，其特征在于，将第一金属片和第二金属片分别黏接在第一源极金属层上和第二源极金属层上的过程还包括：
于第一金属片的顶面、第二金属片的顶面以外力挤压第一金属片和第二金属片的步骤。
21.如权利要求17所述的方法，其特征在于，还包括在塑封工艺之前以薄膜覆盖并粘合在第一金属片的顶面和第二金属片的顶面，并在塑封工艺之后移除薄膜以从塑封料中外露第一金属片的顶面和第二金属片的顶面的步骤。
22.如权利要求16所述的方法，其特征在于，在切割连接片过程中，形成位于塑封体的顶面的一切割槽，所述切割槽用于将连接片切割断开。
23.如权利要求16所述的方法，其特征在于，所述第一芯片为一高端金属氧化物半导体场效应管，所述第二芯片为一低端金属氧化物半导体场效应管。
CN201110127158.1A 2010-12-14 2011-05-09 半导体芯片的封装体及组装方法 Active CN102569237B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/968,159 2010-12-14
US12/968,159 US8586414B2 (en) 2010-12-14 2010-12-14 Top exposed package and assembly method

Publications (2)

Publication Number Publication Date
CN102569237A CN102569237A (zh) 2012-07-11
CN102569237B true CN102569237B (zh) 2015-03-04

Family

ID=46198526

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110127158.1A Active CN102569237B (zh) 2010-12-14 2011-05-09 半导体芯片的封装体及组装方法

Country Status (3)

Country Link
US (2) US8586414B2 (zh)
CN (1) CN102569237B (zh)
TW (1) TWI419286B (zh)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI453831B (zh) 2010-09-09 2014-09-21 台灣捷康綜合有限公司 半導體封裝結構及其製造方法
US8637981B2 (en) * 2011-03-30 2014-01-28 International Rectifier Corporation Dual compartment semiconductor package with temperature sensor
US9224852B2 (en) 2011-08-25 2015-12-29 Alpha And Omega Semiconductor Incorporated Corner layout for high voltage semiconductor devices
US8680613B2 (en) 2012-07-30 2014-03-25 Alpha And Omega Semiconductor Incorporated Termination design for high voltage device
US8785279B2 (en) 2012-07-30 2014-07-22 Alpha And Omega Semiconductor Incorporated High voltage field balance metal oxide field effect transistor (FBM)
TWI503929B (zh) * 2012-07-09 2015-10-11 萬國半導體股份有限公司 底部源極的功率裝置及製備方法
US8847384B2 (en) * 2012-10-15 2014-09-30 Toyota Motor Engineering & Manufacturing North America, Inc. Power modules and power module arrays having a modular design
US9966330B2 (en) 2013-03-14 2018-05-08 Vishay-Siliconix Stack die package
US9589929B2 (en) * 2013-03-14 2017-03-07 Vishay-Siliconix Method for fabricating stack die package
CN104347568B (zh) * 2013-08-07 2017-03-01 万国半导体股份有限公司 多芯片混合封装的半导体器件及其制备方法
KR20150045815A (ko) * 2013-10-21 2015-04-29 페어차일드코리아반도체 주식회사 파워 모듈 패키지
US9509092B2 (en) * 2013-11-06 2016-11-29 Cisco Technology, Inc. System and apparatus for network device heat management
CN104882427B (zh) * 2014-02-27 2017-10-27 西安永电电气有限责任公司 一种塑封式ipm模块电气连接结构
US9117809B1 (en) * 2014-03-09 2015-08-25 Alpha & Omega Semiconductor (Cayman), Ltd. Ultra-thin semiconductor device and preparation method thereof
US9768087B2 (en) * 2014-10-08 2017-09-19 Infineon Technologies Americas Corp. Compact high-voltage semiconductor package
CN104465605A (zh) * 2014-11-27 2015-03-25 深圳先进技术研究院 一种半导体芯片封装结构
CN105720030B (zh) * 2014-12-04 2018-07-31 万国半导体股份有限公司 基于小型栅极金属片的封装方法及封装结构及金属片框架
CN106328545A (zh) * 2015-07-02 2017-01-11 万国半导体(开曼)股份有限公司 超薄芯片的双面暴露封装结构及其制造方法
CN105226041A (zh) * 2015-11-03 2016-01-06 常州顶芯半导体技术有限公司 一种电源管理芯片封装形式
CN107146668A (zh) * 2017-05-19 2017-09-08 华南理工大学 一种表面安装ZnO压敏电阻及其制备方法
US11076477B2 (en) * 2017-10-03 2021-07-27 Mks Instruments, Inc. Cooling and compression clamp for short lead power devices
CN109979884A (zh) * 2017-12-28 2019-07-05 黄斐琪 功率晶片覆晶封装结构及其封装方法
KR102102389B1 (ko) * 2018-09-18 2020-04-21 전자부품연구원 고전력 및 고주파수 응용을 위한 반도체 패키지 및 그 제조방법
TWI673835B (zh) * 2019-02-21 2019-10-01 陳志明 功率晶片覆晶封裝結構及其封裝方法
TWI682513B (zh) * 2019-02-27 2020-01-11 恆勁科技股份有限公司 半導體封裝結構及其製造方法
CN112534229B (zh) * 2019-03-29 2022-09-23 株式会社村田制作所 按压传感器的配置构造和电子设备
CN110400786B (zh) * 2019-07-17 2021-04-20 杰群电子科技（东莞）有限公司 一种无引脚封装半导体产品及其加工方法
CN113035787B (zh) * 2019-12-25 2024-04-19 株洲中车时代半导体有限公司 一种逆导型功率半导体模块封装结构及其封装方法
KR20210144050A (ko) * 2020-05-21 2021-11-30 삼성전자주식회사 반도체 패키지
CN112331583B (zh) * 2020-10-14 2023-04-07 安徽科技学院 一种用于mosfet器件生产的封装装置
CN112635428B (zh) * 2020-12-30 2024-01-23 杰华特微电子股份有限公司 芯片封装的框架结构及半导体器件
TWI814424B (zh) * 2022-06-07 2023-09-01 強茂股份有限公司 薄型化半導體封裝件及其封裝方法
CN114783883B (zh) * 2022-06-21 2022-08-23 威海市泓淋电力技术股份有限公司 一种功率封装结构及其制造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1956157A (zh) * 2005-10-28 2007-05-02 半导体元件工业有限责任公司 形成引脚模块阵列封装的方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5804870A (en) * 1992-06-26 1998-09-08 Staktek Corporation Hermetically sealed integrated circuit lead-on package configuration
US6459147B1 (en) * 2000-03-27 2002-10-01 Amkor Technology, Inc. Attaching semiconductor dies to substrates with conductive straps
US20020079572A1 (en) * 2000-12-22 2002-06-27 Khan Reza-Ur Rahman Enhanced die-up ball grid array and method for making the same
US6630726B1 (en) * 2001-11-07 2003-10-07 Amkor Technology, Inc. Power semiconductor package with strap
US6812552B2 (en) * 2002-04-29 2004-11-02 Advanced Interconnect Technologies Limited Partially patterned lead frames and methods of making and using the same in semiconductor packaging
US6777800B2 (en) * 2002-09-30 2004-08-17 Fairchild Semiconductor Corporation Semiconductor die package including drain clip
US7238551B2 (en) * 2004-11-23 2007-07-03 Siliconix Incorporated Method of fabricating semiconductor package including die interposed between cup-shaped lead frame having mesas and valleys
US7557432B2 (en) * 2005-03-30 2009-07-07 Stats Chippac Ltd. Thermally enhanced power semiconductor package system
DE102005049687B4 (de) * 2005-10-14 2008-09-25 Infineon Technologies Ag Leistungshalbleiterbauteil in Flachleitertechnik mit vertikalem Strompfad und Verfahren zur Herstellung
US20080036078A1 (en) * 2006-08-14 2008-02-14 Ciclon Semiconductor Device Corp. Wirebond-less semiconductor package
EP2084744A2 (en) * 2006-10-27 2009-08-05 Unisem (Mauritius) Holdings Limited Partially patterned lead frames and methods of making and using the same in semiconductor packaging
CN101859755B (zh) * 2010-05-14 2012-01-04 上海凯虹科技电子有限公司 一种功率mosfet封装体及其封装方法
US8519525B2 (en) * 2010-07-29 2013-08-27 Alpha & Omega Semiconductor, Inc. Semiconductor encapsulation and method thereof

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1956157A (zh) * 2005-10-28 2007-05-02 半导体元件工业有限责任公司 形成引脚模块阵列封装的方法

Also Published As

Publication number Publication date
US20140035116A1 (en) 2014-02-06
TW201225233A (en) 2012-06-16
TWI419286B (zh) 2013-12-11
US20120146202A1 (en) 2012-06-14
US8586414B2 (en) 2013-11-19
CN102569237A (zh) 2012-07-11
US9412684B2 (en) 2016-08-09

Similar Documents

Publication Publication Date Title
CN102569237B (zh) 半导体芯片的封装体及组装方法
KR100918745B1 (ko) 반도체 장치 및 그 제조 방법
CN103117279B (zh) 形成芯片在晶圆的总成的方法
KR100324333B1 (ko) 적층형 패키지 및 그 제조 방법
JP5271886B2 (ja) 半導体装置およびその製造方法
JP3730412B2 (ja) 半導体集積回路装置およびその製造方法
US7691726B2 (en) Reduced footprint packaged microelectronic components and methods for manufacturing such microelectronic components
JP3014344B2 (ja) カラムリードを有する半導体チップパッケージ及びその製造方法
JP4699353B2 (ja) 代替のｆｌｍｐパッケージ設計およびそのパッケージ製造方法
US7608930B2 (en) Semiconductor device and method of manufacturing semiconductor device
KR0167800B1 (ko) 반도체 장치와 그 제조방법
TWI236721B (en) Leadframe for leadless flip-chip package and method for manufacturing the same
TWI515837B (zh) 半導體裝置及其製造方法
TW200531249A (en) Resin-encapsulated semiconductor device and lead frame, and method for manufacturing the same
TWI441300B (zh) 具堆疊式中介層的引線架
TWI655729B (zh) 一種封裝結構及其製造方法
US20160293537A1 (en) Embedded component substrate and semiconductor module
US9167686B2 (en) 3D stacked package structure and method of manufacturing the same
CN101151727A (zh) 集成电路芯片封装和方法
US6166333A (en) Bumps with plural under-bump dielectric layers
JP2008016729A (ja) 両面電極構造の半導体装置の製造方法
TW201230212A (en) Manufacturing method of semiconductor device
US6847102B2 (en) Low profile semiconductor device having improved heat dissipation
JP2770820B2 (ja) 半導体装置の実装構造
WO2018202040A1 (zh) 嵌入式基板及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20200518

Address after: Ontario, Canada

Patentee after: World semiconductor International Limited Partnership

Address before: 475 oakmead Avenue, Sunnyvale, California 94085, USA

Patentee before: Alpha and Omega Semiconductor Inc.

TR01 Transfer of patent right