TWI419286B - 半導體晶片的封裝體及組裝方法 - Google Patents

半導體晶片的封裝體及組裝方法 Download PDF

Info

Publication number
TWI419286B
TWI419286B TW100116182A TW100116182A TWI419286B TW I419286 B TWI419286 B TW I419286B TW 100116182 A TW100116182 A TW 100116182A TW 100116182 A TW100116182 A TW 100116182A TW I419286 B TWI419286 B TW I419286B
Authority
TW
Taiwan
Prior art keywords
wafer
pad
top surface
source
metal piece
Prior art date
Application number
TW100116182A
Other languages
English (en)
Other versions
TW201225233A (en
Inventor
Yan Xun Xue
Yueh-Se Ho
Hamza Yilmaz
Anup Bhalla
Jun Lu
Kai Liu
Original Assignee
Alpha & Omega Semiconductor
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alpha & Omega Semiconductor filed Critical Alpha & Omega Semiconductor
Publication of TW201225233A publication Critical patent/TW201225233A/zh
Application granted granted Critical
Publication of TWI419286B publication Critical patent/TWI419286B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/40139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous strap daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/40247—Connecting the strap to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73263—Layer and strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/8434—Bonding interfaces of the connector
    • H01L2224/84345—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/8438—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/84385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/8485—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

半導體晶片的封裝體及組裝方法
本發明一般涉及一種半導體功率裝置，更確切的說，本發明涉及一種具備良好電氣性能及散熱性能的半導體晶片的封裝體及其組裝方法。
通常，功率裝置於電路系統中具有高速運作及高散熱量的工作特點，具備良好的電氣性能及散熱性能是當前功率類積體電路裝置發展的必然趨勢。例如廣泛應用於電源晶片中的金屬氧化物半導體場效應管（MOSFET），在完成對其塑封後，我們期望得到較小尺寸、較薄厚度的半導體封裝體，並在將封裝體組裝至印刷電路板（PCB）上後具高散熱性和極佳的電氣性能，而這需要持續改善晶片的封裝方式，對同樣的晶片以不同形式的封裝或採用不同的封裝工藝，也直接影響著晶片的各項參數性能。
公開號為US2007/0108564的美國專利公開了一種利用倒裝晶片制程製造的由功率晶片構成的半導體封裝裝置，參見本申請附第1圖（引用原申請附第2圖）所示，該半導體封裝裝置100包括應用於晶片102上方的金屬架110的電性連接及散熱途徑，及通過如焊球類的互連結構104等將晶片102電性連接至引腳106、108上。在該半導體封裝裝置100中，金屬架110及引腳106、108與晶片102的佈局未能達到最佳的散熱效果。在該裝置的工藝制程中，其金屬架110佈置在晶片102頂部，在完成以塑封體112包覆金屬架110之前，務必保障金屬架110不能晃動移位或是發生傾斜，否則金屬架110的底面與晶片102貼合不緊密；尤其是，於塑封模具中呈液態的具備高注塑壓力的塑封料，可能使得塑封料侵入貼合不緊密的金屬架110與晶片102之間而產生溢料（Bleeding），或是在金屬架110的頂面產生塑封料的溢料飛邊（Molding Flash）。
專利號為US6777800的美國專利公開了一種利用倒裝晶片制程製造的功率MOSFET裝置及其製造方法，參見本申請附圖2（引用原申請附圖5）所示，該半導體裝置的晶片108的頂部與金屬片101焊接，金屬片101包含的一彎曲部件117與引腳107的彎曲結構120通過焊錫膏118連接。晶片108的底部通過倒裝焊球115與引腳103連接。上述已公開的專利的技術方案在解決半導體裝置的整體性散熱問題上取得的效果並不盡理想，引腳103與晶片108的佈局未能達到最佳的散熱效果。該專利類同在公開號為US2007/0108564的專利中提出的工藝缺點，在該裝置100的工藝製造方法中，其金屬片101在完成以塑封體102包覆金屬架101之前，以及在金屬片101通過錫焊膏116、118粘貼的過程中，必須保證金屬片101不能晃動移位或是發生傾斜，否則金屬片101的底面與晶片108貼合不緊密；進而，在塑封模具中呈液態的具備高注塑壓力的塑封料，可能使得塑封料侵入貼合不緊密的金屬片101與晶片108之間產生溢料，或在金屬片101的頂面產生溢料飛邊。儘管此類缺陷不是我們所期望的，而實際情況則恰恰相反，並且上述專利的技術方案所公開的製作工藝較為冗雜、於實際應用中的代價成本過高。
正是鑒於以上情況，基於應用於塑封工藝中的薄膜輔助成型技術（Film Assisted Molding Technology），提出了本發明所提供的各種實施例。
本發明提供一種半導體晶片封裝體，包括：
一基座及設置在基座周圍的多個焊盤；
一晶片，通過導電材料將晶片的底面粘貼在位於基座的頂面的基島區；
設有一彎折的延伸結構的金屬片，所述金屬片的底面通過導電材料與在晶片的頂面設置的源極金屬層黏接，且所述延伸結構位於所述焊盤包含的源極焊盤所設置的一V形結構的凹槽中；以及
用於塑封包覆所述晶片、基座、金屬片、焊盤的塑封體，其中，所述基座的底面外露於塑封體的底面；
其中，所述源極金屬層構成所述晶片的源極電極，所述晶片的漏極電極位於所述晶片的底面；
所述焊盤還包含一個柵極焊盤和多個漏極焊盤，所述漏極焊盤與基座連接。
上述的半導體晶片封裝體，其中，所述金屬片的頂面外露於塑封體的頂面。
上述的半導體晶片封裝體，其中，所述V形結構的凹槽的兩個斜面終止在所述源極焊盤的一水準上表面。
上述的半導體晶片封裝體，其中，所述V形結構的凹槽為對稱V形槽。
上述的半導體晶片封裝體，其中，至少一個所述V形結構的凹槽所包含的斜面與所述延伸結構無縫隙緊密接觸。
上述的半導體晶片封裝體，其中，通過設置在所述V形結構的凹槽中的導電材料將所述延伸結構與所述源極焊盤電性連接。
上述的半導體晶片封裝體，其中，還包括將晶片頂面設置的引線鍵合區所包含的柵極金屬層與柵極焊盤電性連接的鍵合引線，其中柵極金屬層構成晶片的柵極電極。
本發明提供的一種半導體晶片封裝體的製造方法，包括以下步驟：
提供包含多個由互為鏡像對稱的第一基座、第二基座構成的晶片安裝單元的引線框架，晶片安裝單元還包含設置於第一基座周圍的多個第一類焊盤及設置於第二基座周圍的多個第二類焊盤，其中第一類焊盤和第二類焊盤互為鏡像對稱；
利用導電材料，將第一晶片粘貼至第一基座頂面的基島區、第二晶片粘貼至第二基座頂面的基島區，其中第一晶片與第二晶片互為鏡像對稱；
利用導電材料，將通過連接片連接在一起的第一金屬片和第二金屬片分別黏接在設置於第一晶片的頂面的第一源極金屬層上和設置於第二晶片的頂面的第二源極金屬層上，其中第一金屬片和第二金屬片互為鏡像對稱；
進行塑封工藝，利用塑封料塑封引線框架、第一晶片、第二晶片、第一金屬片、第二金屬片，形成引線框架上多個以塑封料塑封包覆晶片安裝單元、第一晶片、第二晶片、第一金屬片、第二金屬片的組合封裝單元；
切割連接片；
切割塑封料及引線框架以將組合封裝單元對稱分割開並從引線框架上分離以形成互為鏡像對稱的第一和第二封裝體。
上述的方法，其中，第一源極金屬層構成第一晶片的源極電極，粘貼於第一基座頂面的基島區的第一晶片的底面構成第一晶片的漏極電極；
第二源極金屬層構成第二晶片的源極電極，粘貼於第二基座頂面的基島區的第二晶片的底面構成第二晶片的漏極電極；
所述的第一類焊盤包含第一柵極焊盤、第一源極焊盤和多個第一漏極焊盤，其中，第一漏極焊盤均與第一基座連接；並且
所述的第二類焊盤包含第二柵極焊盤、第二源極焊盤和多個第二漏極焊盤，其中，第二漏極焊盤均與第二基座連接；
其中，所述的第一柵極焊盤與所述的第二柵極焊盤結構相同且鏡像對稱，所述的第一源極焊盤與所述的第二源極焊盤結構相同且鏡像對稱，任意一個第一漏極焊盤相對應的與一個第二漏極焊盤結構相同且鏡像對稱。
上述的方法，其中，將第一金屬片和第二金屬片分別黏接在第一源極金屬層上和第二源極金屬層上的過程還包括：
將第一金屬片設置的一彎折的第一延伸結構嵌入第一源極焊盤所設置的第一凹槽中，同時將第二金屬片設置的一彎折的第二延伸結構嵌入第二源極焊盤所設置的第二凹槽中。
上述的方法，其中，利用鍵合引線，將第一晶片頂面設置的構成第一晶片柵極電極的第一柵極金屬層與第一柵極焊盤鍵合連接、將第二晶片頂面設置的構成第二晶片柵極電極的第二柵極金屬層與第二柵極焊盤鍵合連接。
上述的方法，其中，所述第一凹槽、第二凹槽均為V形結構的凹槽。
上述的方法，其中，通過設置在第一凹槽、第二凹槽中的導電材料將第一延伸結構、第二延伸結構分別與第一源極焊盤、第二源極焊盤電性連接。
上述的方法，其中，將第一金屬片和第二金屬片分別黏接在第一源極金屬層上和第二源極金屬層上的過程還包括：
於第一金屬片的頂面、第二金屬片的頂面以外力擠壓第一金屬片和第二金屬片的步驟。
上述的方法，其中，還包括在塑封工藝之前以薄膜覆蓋並粘合在第一金屬片的頂面和第二金屬片的頂面，並在塑封工藝之後移除薄膜以從塑封料中外露第一金屬片的頂面和第二金屬片的頂面。
本發明還提供另一種實施方式的半導體晶片的封裝體，包括：
一第一基座及設置在第一基座周圍的多個第一類焊盤，一第二基座及設置於第二基座周圍的多個第二類焊盤；
一第一晶片，通過導電材料將第一晶片的底面粘貼在位於第一基座的頂面的基島區；
一第二晶片，通過導電材料將第二晶片的底面粘貼在位於第二基座的頂面的基島區；
設有一彎折的第一延伸結構的第一金屬片，第一金屬片的底面通過導電材料與在第一晶片的頂面設置的第一源極金屬層黏接，且第一延伸結構位於在第二基座頂面所設置的一第一凹槽中；
設有一彎折的第二延伸結構的第二金屬片，第二金屬片的底面通過導電材料與在第二晶片的頂面設置的第二源極金屬層黏接，且第二延伸結構位於第二類焊盤包含的源極焊盤所設置的一第二凹槽中；以及
用於塑封包覆第一晶片、第二晶片、第一基座、第二基座、第一金屬片、第二金屬片、第一類焊盤、第二類焊盤的塑封體，其中，第一基座的底面、第二基座的底面均外露於塑封體的底面。
上述的半導體晶片封裝體，其中，第一源極金屬層構成第一晶片的源極電極，第一晶片的漏極電極位於第一晶片的底面並與第一基座電性連接；第二源極金屬層構成第二晶片的源極電極，第二晶片的漏極電極位於第二晶片的底面並與第二基座電性連接；
第一類焊盤還包含第一柵極焊盤和漏極焊盤，其中，漏極焊盤與第一基座連接；
第二類焊盤還包含第二柵極焊盤和源極焊盤；
所述的第一晶片的頂面還包含有構成第一晶片柵極電極的第一柵極金屬層，並利用鍵合引線將第一柵極金屬層和第一柵極焊盤電性連接；
所述的第二晶片的頂面還包含有構成第二晶片柵極電極的第二柵極金屬層，並利用鍵合引線將第二柵極金屬層和第二柵極焊盤電性連接。
上述的半導體晶片封裝體，其中，漏極焊盤設有多個漏極引腳，漏極引腳的底面外露於所述塑封體的底面；源極焊盤設有多個源極引腳，源極引腳的底面外露於所述塑封體的底面，並且第一柵極焊盤的底面、第二柵極焊盤的底面均外露於所述塑封體的底面；以及
漏極引腳的一側面、第一柵極焊盤的一側面外露於所述塑封體的一側面，源極引腳的一側面、第二柵極焊盤的一側面外露於所述塑封體的另一側面，第一金屬片的頂面、第二金屬片的頂面均外露於塑封體的頂面。
上述的半導體晶片封裝體，其中，所述第一凹槽、第二凹槽均為V形結構的凹槽。
上述的半導體晶片封裝體，其中，通過設置在第一凹槽、第二凹槽中的導電材料將第一延伸結構、第二延伸結構分別與第二基座、源極焊盤電性連接。
上述的半導體晶片封裝體，其中，所述封裝體還包含位於所述塑封體頂面的一切割槽，所述切割槽用於將連接所述第一金屬片和第二金屬片的連接片切割斷開。
上述的半導體晶片封裝體，其中，所述第一晶片為一高端金屬氧化物半導體場效應管，所述第二晶片為一低端金屬氧化物半導體場效應管。
本發明提供另一種實施方式的半導體晶片封裝體的製造方法，包括以下步驟：
提供包含多個由第一基座、第二基座構成的晶片安裝單元的引線框架，晶片安裝單元還包含設置於第一基座周圍的多個第一類焊盤及設置於第二基座周圍的多個第二類焊盤；
利用導電材料，將第一晶片粘貼至第一基座頂面的基島區、將第二晶片粘貼至第二基座頂面的基島區；
利用導電材料，將通過連接片連接在一起的第一金屬片和第二金屬片分別黏接在設置於第一晶片的頂面的第一源極金屬層上和設置於第二晶片的頂面的第二源極金屬層上，並將第一金屬片設置的一彎折的第一延伸結構嵌入第二基座頂面所設置的第一凹槽中，同時將第二金屬片設置的一彎折的第二延伸結構嵌入第二類焊盤所包含的源極焊盤所設置的第二凹槽中；
進行引線鍵合，通過鍵合引線將第一晶片頂面設置的引線鍵合區與部分第一類焊盤電性連接、將第二晶片頂面設置的引線鍵合區與部分第二類焊盤電性連接；
進行塑封工藝，利用塑封料塑封引線框架、第一晶片、第二晶片、第一金屬片、第二金屬片及鍵合引線，形成引線框架上多個以塑封料塑封包覆晶片安裝單元、第一晶片、第二晶片、第一金屬片、第二金屬片及鍵合引線的組合封裝單元；
切割連接片以分離第一金屬片和第二金屬片；
切割塑封料及引線框架以將組合封裝單元從引線框架上分離以形成塑封包覆第一晶片、第二晶片、第一基座、第二基座、第一金屬片、第二金屬片、第一類焊盤、第二類焊盤、連接第一晶片頂面的引線鍵合區與部分第一類焊盤的鍵合引線以及連接第二晶片頂面的引線鍵合區與部分第二類焊盤的鍵合引線的塑封體。
上述的方法，其中，第一源極金屬層構成第一晶片的源極電極，粘貼於第一基座頂面的基島區的第一晶片的底面構成第一晶片的漏極電極；
第二源極金屬層構成第二晶片的源極電極，粘貼於第二基座頂面的基島區的第二晶片的底面構成第二晶片的漏極電極；
第一類焊盤包含第一柵極焊盤、漏極焊盤，其中，漏極焊盤與第一基座連接；並且
第二類焊盤還包含第二柵極焊盤；
其中，引線鍵合的步驟包括，將第一晶片的引線鍵合區所包含的構成第一晶片柵極電極的第一柵極金屬層與第一柵極焊盤鍵合連接、將第二晶片的引線鍵合區所包含的構成第二晶片柵極電極的第二柵極金屬層與第二柵極焊盤鍵合連接。
上述的方法，其中，所述第一凹槽、第二凹槽均為V形結構的凹槽。
上述的方法，其中，通過設置在第一凹槽、第二凹槽中的導電材料將第一延伸結構、第二延伸結構分別與第二基座、源極焊盤電性連接。
上述的方法，其中，將第一金屬片和第二金屬片分別黏接在第一源極金屬層上和第二源極金屬層上的過程還包括：
於第一金屬片的頂面、第二金屬片的頂面以外力擠壓第一金屬片和第二金屬片的步驟。
上述的方法，其中，還包括在塑封工藝之前以薄膜覆蓋並粘合在第一金屬片的頂面和第二金屬片的頂面，並在塑封工藝之後移除薄膜以從塑封料中外露第一金屬片的頂面和第二金屬片的頂面的步驟。
上述的方法，其中，在切割連接片過程中，形成位於塑封體的頂面的一切割槽，所述切割槽用於將連接片切割斷開。
上述的方法，其中，所述第一晶片為一高端金屬氧化物半導體場效應管，所述第二晶片為一低端金屬氧化物半導體場效應管。
根據本發明的權利要求和發明內容所公開的內容，本發明的技術方案具體如下所述：
實施例一：
參見第3-6圖所示，在封裝體200中，金屬片230的頂面230a外露於塑封體240的頂面201，基座220的底面220b外露於塑封體240的底面202。參見第6圖所示，在基座220周圍設置有多個焊盤，基座220周圍的焊盤包括源極焊盤223、柵極焊盤222和多個漏極焊盤221，漏極焊盤221與基座220連接；在源極焊盤223的頂面223a上設置有一V形結構的凹槽223b，通過導電材料（未示出）將晶片210的底面粘貼在位於基座220的頂面220a的基島區，導電材料一般為焊錫膏（Solder Paste）或導電銀漿（Epoxy），其中，基島區（Paddle）通常作為晶片粘貼區域並依據晶片的尺寸大小（Die Size）而面積產生變化，因此並未於基座220的頂面220a中具體標示。
第6圖示出的晶片210中，晶片210為垂直裝置結構的金屬氧化物半導體場效應管（MOSFET），晶片210的頂面設置有用於鍵合引線的引線鍵合區（Bonding Pad），引線鍵合區包含構成晶片210的柵極電極的柵極金屬層211，晶片210的頂面還設置有源極金屬層212，源極金屬層212構成晶片210的源極電極，柵極金屬層211和源極金屬層212通過鈍化層彼此相互絕緣，晶片210的漏極電極位於晶片210的底面。
在第5圖中，金屬片230設有一彎折的延伸結構231，金屬片230的底面230b通過焊錫膏或導電銀漿類的導電材料（未示出）與在晶片210的頂面設置的源極金屬層212黏接，且延伸結構231位於上述基座220周圍的多個焊盤包含的源極焊盤223所設置的凹槽223b中，凹槽223b可以是對稱V形槽或非對稱V形槽，V形結構的凹槽223b的兩個斜面終止在源極焊盤223的水準上表面（即頂面230a），可以使V形結構的凹槽223b的至少一個斜面與延伸結構231無縫隙地緊密接觸，以減低延伸結構231與源極焊盤223的接觸阻抗；也可以通過在凹槽223b中設置的焊錫膏或導電銀漿類的導電材料（未示出）用以黏接延伸結構231與源極焊盤223，以增強延伸結構231與源極焊盤223的電性接觸性能；同時利用鍵合引線211a將柵極金屬層211和柵極焊盤222電性連接。可選的，將構成柵極電極的柵極金屬層211和柵極焊盤222進行電性連接，也可利用金屬片或金屬帶代替鍵合引線211a。
在第3-6圖中，塑封體240用於塑封包覆晶片210、基座220、金屬片230、鍵合引線211a，塑封體240還塑封包覆包含源極焊盤223、柵極焊盤222和漏極焊盤221的多個焊盤，塑封體240源於固化的環氧塑封料（Epoxy Molding Compound）。源極焊盤223設有多個源極引腳224，其中，相鄰的兩個源極引腳224的底面224b相互斷開，源極引腳224的底面224b外露於塑封體240的底面202，並且柵極焊盤222的底面222b、漏極焊盤221的底面221b均外露於塑封體240的底面202；以及源極引腳224的一側面224a、柵極焊盤222的一側面222a外露於塑封體240的一側面203，漏極焊盤221的一側面221a外露於塑封體240的與側面203相對的另一側面204。封裝體200無任何引腳延伸出塑封體240，能夠較好的保持其較小的尺寸、較薄的厚度，基座220的底面220b利用SMT技術焊接在PCB的焊盤上作為晶片210的散熱通道，金屬片230的頂面230a外露，亦可以作為釋放封裝內熱量的途徑。在一些應用中，金屬片230的頂面230a可以選擇被任意一種絕緣體覆蓋住並與外部絕緣，因此也可選擇金屬片230的頂面230a不外露。封裝體200內部晶片210與基座220周圍的多個焊盤之間的導電路徑短，自感係數以及封裝體內佈線電阻很低，所以，它能提供卓越的電性能。
封裝體200源於對一組合封裝單元的對稱分割，組合封裝單元還包含與封裝體200結構相同且鏡像對稱的鏡像封裝體，鏡像封裝體與封裝體200結構一致，並且功能一樣，在第4-5圖中，塑封體240的側面204即是組合封裝單元對稱分割的切割面。在組合封裝單元中，黏接在封裝體200包含的晶片210上的金屬片230與黏接在鏡像封裝體包含的晶片上的金屬片結構相同且鏡像對稱並通過連接片連接，並在對組合封裝單元的對稱分割過程中，先將連接片切割斷，在第4-5圖中，連接片232已經被切割斷，連接片232外露於塑封體240的側面204的切割面232a即是被切割處。
為了更詳盡的闡明上述半導體晶片的封裝體的製造方法，並對封裝體200源於對一組合封裝單元的對稱分割作出進一步解釋，提供下述工藝步驟進行說明，需注意的是，在下述步驟中，為了便於敍述說明，存在與上述實施例對相同部件所描述的名詞略有差別的現象，然則，這並不影響對本申請的技術方案的理解：
提供包含多個由第一基座、第二基座構成的晶片安裝單元的引線框架，晶片安裝單元還包含設置於第一基座周圍的多個第一類焊盤及設置於第二基座周圍的多個第二類焊盤；
利用導電材料，將第一晶片粘貼至第一基座頂面的基島區、將第二晶片粘貼至第二基座頂面的基島區；
利用導電材料，將通過連接片連接在一起的第一金屬片和第二金屬片分別黏接在設置於第一晶片的頂面的第一源極金屬層上和設置於第二晶片的頂面的第二源極金屬層上；
通過鍵合引線，將第一晶片頂面設置的引線鍵合區與部分第一類焊盤電性連接、將第二晶片頂面設置的引線鍵合區與部分第二類焊盤電性連接；
以薄膜覆蓋並粘合在第一金屬片的頂面和第二金屬片的頂面；
進行塑封工藝，利用塑封料塑封引線框架、第一晶片、第二晶片、第一金屬片、第二金屬片及鍵合引線，形成引線框架上多個以塑封料塑封包覆晶片安裝單元、第一晶片、第二晶片、第一金屬片、第二金屬片及鍵合引線的組合封裝單元；
移除薄膜以從塑封料中外露第一金屬片的頂面和第二金屬片的頂面；
切割連接片；
切割塑封料及引線框架以將組合封裝單元對稱分割開並從引線框架上分離。
具體而言，第7-19圖展示了上述步驟的流程，如下文所述：
參見第7-10圖所示，在引線框架510中，第一基座320、第二基座420以及設置於第一基座320周圍的多個第一類焊盤和設置於第二基座420周圍的多個第二類焊盤構成的晶片安裝單元520，其中，第一類焊盤包含第一柵極焊盤322、第一源極焊盤323及多個第一漏極焊盤321，第一漏極焊盤321均與第一基座320連接；第二類焊盤包含第二柵極焊盤422、第二源極焊盤423和多個第二漏極焊盤421，第二漏極焊盤421均與第二基座420連接。在晶片安裝單元520中，第一柵極焊盤322與第二柵極焊盤422結構相同且鏡像對稱，第一源極焊盤323與第二源極焊盤423結構相同且鏡像對稱，任意一個第一漏極焊盤321相對應的與一個第二漏極焊盤421結構相同且鏡像對稱；以及第一基座320與第二基座420結構相同且鏡像對稱。第一漏極焊盤321、第二漏極焊盤421均與引線框架510包含的連筋515連接，並鏡像對稱的分佈在連筋515的兩側，第一柵極焊盤322、第一源極焊盤323通過其他的連筋516連接在引線框架510上，第二柵極焊盤422、第二源極焊盤423均通過其他的連筋517連接在引線框架510上，引線框架510包含多個這樣的晶片安裝單元520。
第8圖示出了第二基座420以及設置於其周圍的多個第二類焊盤的結構，第9圖是晶片安裝單元520的截面示意圖，第10圖是晶片安裝單元520的俯視示意圖。為了詳細的描述晶片安裝單元520的結構，以第二基座420、第二漏極焊盤421、第二柵極焊盤422、第二源極焊盤423的結構為例進行說明，在第8圖中，第二源極焊盤423設有多個第二源極引腳424，在第二源極焊盤423的頂面423a上設置有一第二凹槽423b，其中，相鄰的兩個第二源極引腳424的底面424b相互斷開互不連接。類似的，由於晶片安裝單元520中位於連筋515兩側的各部分是鏡像對稱的相同結構，如第9-10圖中，第一源極焊盤323設有多個第一源極引腳324，在第一源極焊盤323的頂面323a上設置有一第一凹槽323b，其中，相鄰的兩個第一源極引腳324的底面324b相互斷開互不連接。第一凹槽323b和第二凹槽423b均可取不同截面的形狀，包括對稱V形槽和非對稱V形槽或是底部未完全切除的V形槽，或梯形槽。在一優選實例中，取V形結構的第一凹槽323b的兩個斜面終止在第一源極焊盤323的水準上表面上（即頂面323a）；取V形結構的第二凹槽423b的兩個斜面終止在第二源極焊盤423的水準上表面上（即頂面423a）。
在第7、8圖中，第一基座320的頂面320a、第二基座420的頂面420a位於引線框架510的正面510a的一側，第一基座320的底面320b、第二基座420的底面420b位於引線框架510的反面510b的一側。引線框架510常附帶有粘貼於引線框架510的反面510b的一層貼膜（未示出），第一基座320的底面320b、第二基座420的底面420b亦粘貼於該貼膜上，以保護它們不被污染或損傷。第9-10圖中，第二源極引腳424的底面424b、第一源極引腳324的底面324b、第一柵極焊盤322的底面（未示出）、第一漏極焊盤321的底面321b、第二漏極焊盤421的底面421b、第二柵極焊盤422的底面（未示出）與第一基座320的底面320b、第二基座420的底面420b位於同一平面，也即同樣粘貼在引線框架510的反面510b的一層貼膜上。
參見第11圖所示，進行貼片工藝（Die Attach），利用導電材料310a將第一晶片310粘貼至第一基座320的頂面320a的基島區、利用導電材料410a將第二晶片410粘貼至第二基座420的頂面420a的基島區，基島區（Paddle）通常作為晶片粘貼區域並未於圖中具體標示，第12圖是晶片安裝單元520完成貼片後的俯視示意圖。在第11、12圖中，第一晶片310、第二晶片410均是底漏頂源式的垂直裝置，第一源極金屬層312構成第一晶片310的源極電極，粘貼於第一基座320的頂面320a的基島區的第一晶片310的底面構成第一晶片310的漏極電極；第二源極金屬層412構成第二晶片410的源極電極，粘貼於第二基座420的頂面420a的基島區的第二晶片410的底面構成第二晶片410的漏極電極。在第一晶片310的頂面設置有引線鍵合區（Bonding Pad），第一晶片310的引線鍵合區包含構成第一晶片310的柵極電極的第一柵極金屬層311；在第二晶片410的頂面設置有引線鍵合區（Bonding Pad），第二晶片410的引線鍵合區包含構成第二晶片410的柵極電極的第二柵極金屬層411。
第一晶片310、第二晶片410是內部構造完全一致、功能相同的晶片，如均為金屬氧化物半導體場效應管（MOSFET），在貼片工藝過程中，第一晶片310粘貼至第一基座320頂面320a的基島區後，與粘貼至第二基座420頂面420a的基島區的第二晶片410鏡像對稱。
參見第13、14圖所示，利用導電材料310b將第一金屬片330黏接在設置於第一晶片310的頂面的第一源極金屬層312上，利用導電材料410b將第二金屬片430黏接在設置於第二晶片410的頂面的第二源極金屬層412上，由於第一金屬片330和第二金屬片430通過連接片525相連接，所以將第一金屬片330和第二金屬片430分別黏接在第一源極金屬層312上和第二源極金屬層412上的過程是同時進行的，第14圖是完成第一金屬片330、第二金屬片430黏接後的俯視示意圖。在此過程中，同時將第一金屬片330設置的一彎折的第一延伸結構331嵌入第一源極焊盤323所設置的第一凹槽323b中，並將第二金屬片430設置的一彎折的第二延伸結構431嵌入第二源極焊盤423所設置的第二凹槽423b中。為使得第一延伸結構331與第一凹槽323b緊密結合並保持良好電性連接，及第二延伸結構431與第二凹槽423b緊密結合並保持良好電性連接，一個有效方式是：將第一金屬片330和第二金屬片430分別黏接在第一源極金屬層312上和第二源極金屬層413上的過程還採取，於第一金屬片330的頂面330a、第二金屬片430的頂面430a以外力擠壓第一金屬片330和第二金屬片430的步驟，結果是第一延伸結構331嵌入第一凹槽323b中更牢固，第二延伸結構431嵌入第二凹槽423b中更牢固，為避免造成第一晶片310、第二晶片410的碎裂（Die Crack），這個外力值並不需要很大；另一個有效方式是：通過設置在第一凹槽323b、第二凹槽423b中的導電材料（未示出），將第一延伸結構331、第二延伸結構431分別與第一源極焊盤323、第二源極焊盤423黏接並電性連接。上述措施相當於在之後的工藝步驟中固定了第一金屬片330和第二金屬片430的位置並防止它們滑動移位。
在第13、14圖中，在完成第一金屬片330、第二金屬片430的黏接過程中，第一金屬片330的底部設置為一凸起面的底面330b並粘貼在第一源極金屬層312上，第二金屬片430的底部設置為一凸起面的底面430b粘貼在第二源極金屬層412上，黏接在第一晶片310上的第一金屬片330與黏接在第二晶片410上的第二金屬片430結構相同且鏡像對稱。
參見第15圖所示，進行引線鍵合工藝（Wire Bonding），利用鍵合引線311a將第一柵極金屬層311與第一柵極焊盤322鍵合連接、利用鍵合引線411a將第二柵極金屬層411與第二柵極焊盤422鍵合連接。可選的，將構成柵極電極的第一柵極金屬層311、第二柵極金屬層411分別和第一柵極焊盤322、第二柵極焊盤422進行電性連接，也可利用金屬片或金屬帶代替鍵合引線311a、411a。
參見第16圖所示，進行塑封工藝（Molding）之前，先以薄膜530覆蓋粘合第一金屬片330的頂面330a和第二金屬片430的頂面430a。利用薄膜530進行塑封工藝是基於薄膜輔助成型技術（Film Assisted Molding Technology），通常，引線框架510包含的每個晶片安裝單元520完成貼片、第一金屬片330及第二金屬片430的黏接、引線鍵合等必要工藝後，引線框架510被送入塑封模具（Mold Chase）中進行塑封。塑封模具包括上模具（Top Chase）和下模具（Bottom Chase），於上模具（Top Chase）的模腔（Cavity）的頂面預先設置有一層薄膜530，並利用模腔頂部設置的真空系統（Vacuum System）吸附薄膜530使其平鋪，當引線框架510送入模具後，每個晶片安裝單元520上黏接的第一金屬片330的頂面330a及第二金屬片430的頂面430a均與薄膜530接觸並被其覆蓋，薄膜530可採用膠帶（Tape），使第一金屬片330的頂面330a及第二金屬片430的頂面430a與薄膜530粘合。
在第16-17圖中，完成以薄膜530覆蓋粘合第一金屬片330的頂面330a和第二金屬片430的頂面430a後，進行塑封工藝，利用塑封料540塑封引線框架510和第一晶片310、第二晶片410、第一金屬片330、第二金屬片430及鍵合引線311a、411a，用於形成引線框架510上多個以塑封料540塑封包覆晶片安裝單元520、第一晶片310、第二晶片410、第一金屬片330、第二金屬片430及鍵合引線311a、411a的組合封裝單元550，塑封料540填充於第一晶片310、第二晶片410周圍的空隙處，引線框架510上包含多個這樣的相互鑄造連接在一起的組合封裝單元550。第17圖是完成塑封工藝後移除薄膜530所得到的組合封裝單元550的俯視示意圖。在組合封裝單元550中，移除薄膜530，則第一金屬片330的頂面330a和第二金屬片430的頂面430a從塑封料540中予以外露。若不要求第一金屬片330、第二金屬片430從塑封料540中外露，則在塑封工藝之前以薄膜530覆蓋並粘合在第一金屬片330的頂面330a和第二金屬片430的頂面430a，並在塑封工藝之後省略移除薄膜530的步驟。
參見第18圖，先將將第17圖中連接片525切割斷，分離第一金屬片330和第二金屬片430。連接片525切割斷後形成連接於第一金屬片330上的第一連接片332和連接於第二金屬片430上的第二連接片432，引線框架510上所有組合封裝單元550的連接片525均被切割斷後，進行切割工藝（Package Saw），切割塑封料540及引線框架510以將組合封裝單元550對稱分割開並從引線框架510上分離。切割區560即是用於將組合封裝單元550對稱分割開而形成的切割線區域，並形成封裝體550A、及與封裝體550A結構相同且鏡像對稱的鏡像封裝體550B，封裝體550A、鏡像封裝體550B最終從引線框架510上分離。其中，封裝體550A與鏡像封裝體550B結構完全一致，內部構造及其功能也相同，只是在未切割前相互依靠部分塑封料540及連筋515、連接片525鑄造連接在一起並呈現出鏡像對稱的結構模式。第19圖是完成對稱分割後封裝體550A與鏡像封裝體550B的俯視示意圖。
參見第7-19圖及其工藝步驟，第18、19圖中的第一源極引腳324、第一柵極焊盤322原本與第7圖中連筋516連接，第二源極引腳424、第二柵極焊盤422原本與第7圖中連筋517連接，切割塑封料540及引線框架510後，在切割區550連筋515被切割掉，第一源極引腳324、第一柵極焊盤322被從第7圖中的連筋516上切割斷開，第二源極引腳424、第二柵極焊盤422從第7圖中的連筋517上切割斷開。第18、19圖中第一塑封體541、第二塑封體542是源於對塑封料540的切割。從而，形成第18圖中塑封包覆第一基座320、第一晶片310、第一金屬片330、第一類焊盤及連接第一柵極焊盤322與第一柵極金屬層311的鍵合引線311a的第一塑封體541、塑封包覆第二基座420、第二晶片410、第二金屬片430、第二類焊盤及連接第二柵極焊盤422與第二柵極金屬層411的鍵合引線411a的第二塑封體542。並形成第一塑封體541的一側面541c、第二塑封體542的一側面542c，同時在切割區550處形成第19圖中第一塑封體541的另一側面541d、第二塑封體542的另一側面542d，其中，第19圖中的第一塑封體541的側面541c、側面541d、側面541e、側面541f以及第二塑封體542的側面542c、542d、側面542e、542f均是切割塑封料540及引線框架510留下的切割面。
參照第18、19圖，在形成封裝體550A的過程中，第一金屬片330的頂面330a外露於第一塑封體541的頂面541a，並形成：外露於側面541c的第一源極引腳324的一側面324a，外露於側面541c的第一柵極焊盤322的一側面322a，外露於側面541d的第一源極焊盤321的一側面321a。在形成鏡像封裝體550B的過程中，第二金屬片430的頂面430a外露於第二塑封體542的頂面542a，並形成：外露於側面542c的第二源極引腳424的一側面424a，外露於側面542c的第二柵極焊盤422的一側面422a，外露於側面542d的第二源極焊盤421的一側面421a。同時，第一連接片332的切割面332a外露於側面541d、第二接片432的切割面432a外露於側面542d。
在上述工藝步驟中，完成塑封工藝（Molding）後於引線框架510的反面510b剝離未示出的貼膜後，則，在第18、19圖中，底面321b、底面421b、底面424b、底面324b、第一柵極焊盤322的底面（未示出）、第二柵極焊盤422的底面（未示出）與底面320b、底面420b均在引線框架510的反面510b處外露出第16、17圖中的塑封料540，也即，粘貼在這些底面上的一層貼膜（未示出）被剝離移除後，底面324b、第一柵極焊盤322的底面（未示出）、底面321b和底面320b外露於第一塑封體541的底面541b；底面424b、第二柵極焊盤422的底面（未示出）、底面421b和底面420b外露於第二塑封體542的底面542b。在封裝體550A中，底面324b、第一柵極焊盤322的底面、底面321b和底面320b用於通過焊錫膏組裝至PCB電路板的焊盤上，作為與外部連接的信號連接端子，第一柵極焊盤322體現為柵極（Gate），第一源極引腳324體現為源極（Source），第一漏極焊盤321體現為漏極（Drain）。同樣，在鏡像封裝體550B中，底面424b、第二柵極焊盤422的底面、底面421b和底面420b用於通過焊錫膏組裝至PCB電路板的焊盤上，作為與外部連接的信號連接端子，第二柵極焊盤422體現為柵極（Gate），第二源極引腳424體現為源極（Source），第二漏極焊盤421體現為漏極（Drain）。封裝體550A與鏡像封裝體550B並無差異，結構功能均相同。
實施例二：
參見第20-22圖所示，在封裝體800中，第一金屬片630的頂面630a外露於塑封體840的頂面801，第一基座620的底面620b外露於塑封體840的底面802；第二金屬片730的頂面730a外露於塑封體840的頂面801，第二基座720的底面720b外露於塑封體840的底面802。第一金屬片630與第二金屬片730原本通過連接片825連接，但連接片825被位於塑封體840的頂面801的一切割槽845切割斷。
參見第23圖所示，在第一基座620周圍設置有多個第一類焊盤，第一類焊盤包含漏極焊盤623、第一柵極焊盤622，漏極焊盤623與第一基座620連接；在第二基座720周圍設置有多個第二類焊盤，第二類焊盤包含源極焊盤723、第二柵極焊盤722。在第二基座720的頂面720a上設置有一第一凹槽721，在源極焊盤723的頂面723a上設置有一第二凹槽723b。第一凹槽721和第二凹槽723b均可取不同截面的形狀，包括對稱V形槽和非對稱V形槽或是底部未完全切除的V形槽，或梯形槽。在一優選實例中，取V形結構的第一凹槽721的兩個斜面終止在第二基座720的水準上表面（即頂面720a）；取V形結構的第二凹槽723b的兩個斜面終止在源極焊盤723的水準上表面（即頂面723a）。通過導電材料（未示出）將第一晶片610的底面粘貼在位於第一基座620的頂面620a的基島區，通過導電材料（未示出）將第二晶片710的底面粘貼在位於第二基座720的頂面720a的基島區，導電材料一般為焊錫膏或導電銀漿，其中，未於頂面620a、頂面720a中具體標示的基島區通常作為晶片粘貼區域。
在第22-23圖中，第一晶片610、第二晶片710為垂直裝置結構的金屬氧化物半導體場效應管（MOSFET），第一晶片610的頂面設置有通過鈍化層彼此相互絕緣的第一柵極金屬層611和第一源極金屬層612，第一源極金屬層612構成第一晶片610的源極電極，在第一晶片610的頂面設置有引線鍵合區（Bonding Pad），第一晶片610的引線鍵合區所包含的第一柵極金屬層611構成第一晶片610的柵極電極，第一晶片610的漏極電極位於第一晶片610的底面；第二晶片710的頂面設置有通過鈍化層彼此相互絕緣的第二柵極金屬層711和第二源極金屬層712，第二源極金屬層712構成第二晶片710的源極電極，在第二晶片710的頂面設置有引線鍵合區（Bonding Pad），第二晶片710的引線鍵合區所包含的第二柵極金屬層711構成第二晶片710的柵極電極，第二晶片710的漏極電極位於第二晶片710的底面。其中，第一晶片610為一高端的金屬氧化物半導體場效應管（High Side MOSFET），第二晶片710為一低端的金屬氧化物半導體場效應管（Low Side MOSFET）。
在第22-23圖中，第一金屬片630設有一彎折的第一延伸結構631，第一金屬片630的底面630b通過焊錫膏或導電銀漿類的導電材料（未示出）與在晶片610的頂面設置的第一源極金屬層612黏接，且第一延伸結構631位於在第二基座720的頂面720a上設置的一V形結構的第一凹槽721中，可以通過設置在第一凹槽721中的焊錫膏或導電銀漿類的導電材料（未示出）用以黏接第一延伸結構631與第二基座720，以增強第一延伸結構631與第二基座720的電性接觸性能；同時利用鍵合引線611a將第一柵極金屬層611和第一柵極焊盤622電性連接。第二金屬片730設有一彎折的第二延伸結構731，第二金屬片730的底面730b通過焊錫膏或導電銀漿類的導電材料（未示出）與在第二晶片710的頂面設置的第二源極金屬層712黏接，且第二延伸結構731位於在源極焊盤723的頂面723a上設置有一V形結構的第二凹槽723b中，可以通過設置在第二凹槽723b中的焊錫膏或導電銀漿類的導電材料（未示出）用以黏接第二延伸結構731與源極焊盤723，以增強第二延伸結構731與源極焊盤723的電性接觸性能；同時利用鍵合引線711a將第二柵極金屬層711和第二柵極焊盤722電性連接。其中，通過具導電性的第一金屬片630、第一延伸結構631以及第二基座720，第一晶片610的源極電極電性連接到第二晶片710的漏極電極。可選的，將構成柵極電極的第一柵極金屬層611、第二柵極金屬層711分別和第一柵極焊盤622、第二柵極焊盤722進行電性連接，也可利用金屬片或金屬帶代替鍵合引線611a、711a。
在第20-23圖中，塑封體840用於塑封包覆第一晶片610、第二晶片710、第一基座620、第二基座720、第一金屬片630、第二金屬片730、鍵合引線611a和711a，塑封體840還用於塑封包覆包含漏極焊盤623、第一柵極焊盤622的第一類焊盤和包含源極焊盤723、第二柵極焊盤722的第二類焊盤。塑封體840一般為固化的環氧塑封料（Epoxy Molding Compound）。源極焊盤723設有多個源極引腳724，漏極焊盤623設有多個漏極引腳624，如第21、22圖所示，相鄰的兩個源極引腳724的底面724b相互斷開，相鄰的兩個漏極引腳624的底面624b相互斷開，源極引腳724的底面724b外露於塑封體840的底面802，並且第一柵極焊盤622的底面622b、第二柵極焊盤722的底面722b、漏極引腳624的底面624b均外露於塑封體840的底面802；以及源極引腳724的一側面724a、第二柵極焊盤722的一側面722a外露於塑封體840的一側面804，漏極引腳624的一側面624a、第一柵極焊盤622的一側面622a外露於塑封體840的與側面804相對的另一側面803。封裝體800無任何引腳延伸出塑封體840，能夠較好的保持其較小的尺寸、較薄的厚度，第一基座620的底面620b、第二基座720的底面720b利用SMT技術焊接在PCB的焊盤上作為第一晶片610、第二晶片710的散熱通道，第一金屬片630的頂面630a、第二金屬片730的頂面730a外露，亦可作為釋放封裝內第一晶片610、第二晶片710熱量的途徑。在一些應用中，第一金屬片630的頂面630a和第二金屬片730的頂面730a可以選擇被任意一種絕緣體覆蓋住並與外部絕緣，因此也可選擇第一金屬片630的頂面630a、第二金屬片730的頂面730a不外露。封裝體800內部第一晶片610、第二晶片710與第一類焊盤、第二類焊盤之間的導電路徑短，自感係數以及封裝體內佈線電阻很低，所以，它能提供卓越的電性能。
為了更詳盡的闡明上述半導體晶片的封裝體的製造方法，提供下述工藝步驟進行說明：
提供包含多個由第一基座、第二基座構成的晶片安裝單元的引線框架，晶片安裝單元還包含設置於第一基座周圍的多個第一類焊盤及設置於第二基座周圍的多個第二類焊盤；
利用導電材料，將第一晶片粘貼至第一基座頂面的基島區、將第二晶片粘貼至第二基座頂面的基島區；
利用導電材料，將通過連接片連接在一起的第一金屬片和第二金屬片分別黏接在設置於第一晶片的頂面的第一源極金屬層上和設置於第二晶片的頂面的第二源極金屬層上；
通過鍵合引線，將第一晶片頂面設置的引線鍵合區與部分第一類焊盤電性連接、將第二晶片頂面設置的引線鍵合區與部分第二類焊盤電性連接；
以薄膜覆蓋並粘合在第一金屬片的頂面和第二金屬片的頂面；
進行塑封工藝，利用塑封料塑封引線框架、第一晶片、第二晶片、第一金屬片、第二金屬片及鍵合引線，形成引線框架上多個以塑封料塑封包覆晶片安裝單元、第一晶片、第二晶片、第一金屬片、第二金屬片及鍵合引線的組合封裝單元；
移除薄膜以從塑封料中外露第一金屬片的頂面和第二金屬片的頂面；
切割連接片；
切割塑封料及引線框架以將組合封裝單元從引線框架上分離。
具體而言，第24-36圖展示了上述步驟的流程，如下文所述：
參見第24-25圖所示，在引線框架910中，第一基座1020、第二基座1120以及設置於第一基座1020周圍的多個第一類焊盤和設置於第二基座1120周圍的多個第二類焊盤構成的晶片安裝單元920，其中，第一類焊盤包含第一柵極焊盤1022、漏極焊盤1023，漏極焊盤1023與第一基座1020連接；第二類焊盤包含第二柵極焊盤1122、源極焊盤1123。第一柵極焊盤1022、漏極焊盤1023均與引線框架910包含的連筋916連接，第二柵極焊盤1122、源極焊盤1123均與引線框架910包含的連筋917連接，第二基座1120通過其他的未示出的連筋連接到引線框架910上，引線框架910包含多個這樣的晶片安裝單元920。
第25圖示出了晶片安裝單元920的結構，第26圖是晶片安裝單元920的截面示意圖，第27圖是晶片安裝單元920的俯視示意圖。在第25-27圖中，源極焊盤1123設有多個源極引腳1124，在源極焊盤1123的頂面1123a上設置有一第二凹槽1123b，其中，相鄰的兩個源極引腳1124的底面1124b相互斷開互不連接，在第二基座1120的頂面1120a上設置有一第一凹槽1121；漏極焊盤1023設有多個漏極引腳1024，其中，相鄰的兩個漏極引腳1024的底面1024b相互斷開互不連接。第二凹槽1123b和第一凹槽1121可取不同截面的形狀，包括對稱V形槽和非對稱V形槽或是底部未完全切除的V形槽，或梯形槽。在一優選實例中，取V形結構的第一凹槽1121的兩個斜面終止在第二基座1120的水準上表面（即頂面1120a）；取V形結構的第二凹槽1123b的兩個斜面終止在源極焊盤1123的水準上表面（即頂面1123a）。
在第24-25圖中，第一基座1020的頂面1020a、第二基座1120的頂面1120a位於引線框架910的正面910a的一側，第一基座1020的底面1020b、第二基座1120的底面1120b位於引線框架910的反面910b的一側。引線框架910常附帶有粘貼於引線框架910的反面910b的一層貼膜（未示出），第一基座1020的底面1020b、第二基座1120的底面1120b亦粘貼於該貼膜上，以保護它們不被污染或損傷。第26-27圖中，漏極引腳1024的底面1024b、第一柵極焊盤1022的底面（未示出）、源極引腳1124的底面1124b、第二柵極焊盤1122的底面（未示出）與第一基座1020的底面1020b、第二基座1120的底面1120b位於同一平面，同樣也粘貼在上述提及的引線框架910的反面910b上設置的一層貼膜上。
參見第28圖所示，進行貼片工藝（Die Attach），利用導電材料1010a將第一晶片1010粘貼至第一基座1020的頂面1020a的基島區、利用導電材料1110a將第二晶片1110粘貼至第二基座1120的頂面1120a的基島區，頂面1020a、1120a的基島區均是作為晶片粘貼區域，第29圖是晶片安裝單元920完成貼片後的俯視示意圖。在第28、29圖中，第一晶片1010、第二晶片1110均是垂直裝置，第一源極金屬層1012構成第一晶片1010的源極電極，粘貼於第一基座1020的頂面1020a的基島區的第一晶片1010的底面構成第一晶片1010的漏極電極；第二源極金屬層1112構成第二晶片1110的源極電極，粘貼於第二基座1120的頂面1120a的基島區的第二晶片1110的底面構成第二晶片1110的漏極電極。在第一晶片1010的頂面設置有引線鍵合區（Bonding Pad），第一晶片1010的引線鍵合區所包含的第一柵極金屬層1011構成第一晶片1010的柵極電極；在第二晶片1110的頂面設置有引線鍵合區（Bonding Pad），第二晶片1110的引線鍵合區所包含的第二柵極金屬層1111構成第二晶片1110的柵極電極。第一晶片1010為一高端的金屬氧化物半導體場效應管（High Side MOSFET），第二晶片1110為一低端的金屬氧化物半導體場效應管（Low Side MOSFET）。
參見第30、31圖所示，利用導電材料1010b將第一金屬片1030黏接在設置於第一晶片1010的頂面的第一源極金屬層1012上，利用導電材料1110b將第二金屬片1130黏接在設置於第二晶片1110的頂面的第二源極金屬層1112上，由於第一金屬片1030和第二金屬片1130通過連接片925相連接，所以將第一金屬片1030和第二金屬片1130分別黏接在第一源極金屬層1012上和第二源極金屬層1112上的過程是同時進行的，第31圖是完成第一金屬片1030、第二金屬片1130黏接後的俯視示意圖。在此過程中，同時將第一金屬片1030設置的一彎折的第一延伸結構1031嵌入第二基座1120所設置的第一凹槽1121中，並將第二金屬片1130設置的一彎折的第二延伸結構1131嵌入源極焊盤1123所設置的第二凹槽1123b中。為使得第一延伸結構1031與第一凹槽1121緊密結合並保持良好電性連接，及第二延伸結構1131與第二凹槽1123b緊密結合並保持良好電性連接，一個有效方式是：將第一金屬片1030和第二金屬片1130分別黏接在第一源極金屬層1012上和第二源極金屬層1113上的過程還採取，於第一金屬片1030的頂面1030a、第二金屬片1130的頂面1130a以外力擠壓第一金屬片1030和第二金屬片1130的步驟，結果是第一延伸結構1031嵌入第一凹槽1121中更牢固，第二延伸結構1131嵌入第二凹槽1123b中更牢固，為避免造成第一晶片1010、第二晶片1110的碎裂（Die Crack），這個外力值並不需要很大；另一個有效方式是：通過設置在第一凹槽1121、第二凹槽1123b中的導電材料（未示出）將第一延伸結構1031、第二延伸結構1131分別與第二基座1120、源極焊盤1123黏接並電性連接。上述措施相當於在之後的工藝步驟中固定了第一金屬片1030和第二金屬片1130的位置並防止它們滑動移位。
在第30、31圖中，在完成第一金屬片1030、第二金屬片1130的黏接過程中，第一金屬片1030的底部設置為一凸起面的底面1030b粘貼在第一源極金屬層1012上，第二金屬片1130的底部設置為一凸起面的底面1130b粘貼在第二源極金屬層1112上。
參見第32圖所示，進行引線鍵合工藝（Wire Bonding），利用鍵合引線1011a將第一柵極金屬層1011與第一柵極焊盤1022鍵合連接、利用鍵合引線1111a將第二柵極金屬層1111與第二柵極焊盤1122鍵合連接。可選的，將構成柵極電極的第一柵極金屬層1011、第二柵極金屬層1111分別和第一柵極焊盤1022、第二柵極焊盤1122進行電性連接，也可利用金屬片或金屬帶代替鍵合引線1011a、1111a。
參見第33圖所示，進行塑封工藝（Molding）之前，先以薄膜930覆蓋粘合第一金屬片1030的頂面1030a和第二金屬片1130的頂面1130a。利用薄膜930進行塑封工藝是基於薄膜輔助成形技術（Film Assisted Molding Technology），通常，引線框架910包含的每個晶片安裝單元920完成貼片、第一金屬片1030及第二金屬片1130的黏接、引線鍵合等必要工藝後，引線框架910被送入塑封模具中進行塑封。塑封模具包括上模具和下模具，於上模具的模腔的頂面預先設置有一層薄膜930，並利用模腔頂部配置的真空系統吸附薄膜930使其平鋪，當引線框架910送入模具後，每個晶片安裝單元920上黏接的第一金屬片1030的頂面1030a及第二金屬片1130的頂面1130a均與薄膜930接觸並被其覆蓋，薄膜930可採用膠帶（Tape），使第一金屬片1030的頂面1030a及第二金屬片1130的頂面1130a與薄膜930粘合。
在第33-34圖中，完成以薄膜930覆蓋粘合第一金屬片1030的頂面1030a和第二金屬片1130的頂面1130a後，進行塑封工藝，利用塑封料940塑封引線框架910和第一晶片1010、第二晶片1110、第一金屬片1030、第二金屬片1130及鍵合引線1011a、1111a，用於形成引線框架910上多個以塑封料940塑封包覆晶片安裝單元920、第一晶片1010、第二晶片1110、第一金屬片1030、第二金屬片1130及鍵合引線1011a、1111a的組合封裝單元1050，塑封料940填充於第一晶片1010、第二晶片1110周圍的空隙處，引線框架910上包含多個這樣的相互鑄造連接在一起的組合封裝單元1050。第34圖是完成塑封工藝後移除薄膜930所得到的組合封裝單元1050的俯視示意圖。在組合封裝單元1050中，移除薄膜930，則第一金屬片1030的頂面1030a和第二金屬片1130的頂面1130a從塑封料940中予以外露。若不要求第一金屬片1030、第二金屬片1130從塑封料940中外露，則在塑封工藝之前以薄膜930覆蓋並粘合在第一金屬片1030的頂面1030a和第二金屬片1130的頂面1130a，並在塑封工藝之後省略移除薄膜930的步驟。
參見第35圖，先將將第34圖中連接片925切割斷，連接片925切割斷的同時形成塑封料940上將連接片925切割斷開的切割槽950，引線框架910上所有組合封裝單元1050的連接片925均被切割斷後，進行切割工藝（Package Saw），切割塑封料940及引線框架910以將組合封裝單元1050從引線框架910上分離。第35、36圖中塑封體941即是源於對塑封料940的切割。第36圖是完成將組合封裝單元1050從引線框架910上分離的俯視示意圖。
參見第24-36圖及其工藝步驟，第24、25圖中的漏極引腳1024原本與第24圖中連筋916連接、源極引腳1124原本與第24圖中連筋917連接，切割塑封料940及引線框架910後，漏極引腳1024、第一柵極焊盤1022被從第24圖中的連筋916上切割斷開，源極引腳1124、第二柵極焊盤1122從第24圖中的連筋917上切割斷開。從而，形成第35、36圖中塑封包覆第一晶片1010、第二晶片1110、第一基座1020、第二基座1120、第一金屬片1030、第二金屬片1130、第一類焊盤、第二類焊盤和鍵合引線1011a、1111a的塑封體941。同時形成塑封體941的一側面941c、另一側面941d，其中，第36圖中的塑封體941的側面941c、側面941d、側面941e、側面941f均是切割塑封料940及引線框架910所形成的切割面。
參照第35、36圖，在形成組合封裝單元1050的過程中，第一金屬片1030的頂面1030a外露於塑封體941的頂面941a，第二金屬片1130的頂面1130a外露於塑封體941的頂面941a。並形成：外露於側面941c的漏極引腳1024的一側面1024a，外露於側面941c的第一柵極焊盤1022的一側面1022a，外露於側面941d的源極引腳1124的一側面1124a，外露於側面941d的第二柵極焊盤1122的一側面1122a。
在上述工藝步驟中，完成塑封工藝（Molding）後於引線框架910的反面910b剝離未示出的貼膜，在第35、36圖中，底面1124b、底面1024b、第一柵極焊盤1022的底面（未示出）、第二柵極焊盤1122的底面（未示出）與底面1020b、底面1120b均在引線框架910的反面910b處外露出第33、34圖中的塑封料940，也即，粘貼在這些底面上的一層貼膜（未示出）被剝離移除後，底面1124b、底面1024b、第一柵極焊盤1022的底面（未示出）、第二柵極焊盤1122的底面（未示出）與底面1020b、底面1120b外露於塑封體941的底面941b。組合封裝單元1050集成有高端MOSFET（HS）的第一晶片1010和低端MOSFET（LS）的第二晶片1110，MOSFET（HS）及MOSFET（LS）組成DC/DC同步整流電路並由驅動器驅動，在正常工作時：高端MOSFET導通時，低端MOSFET截止；高端MOSFET截止時，低端MOSFET導通；這是通過經由第一柵極焊盤1022輸入給第一晶片1010、經由第二柵極焊盤1122輸入給第二晶片1110的信號控制。組合封裝單元1050中外露的頂面1030a、頂面1130a、底面1120b、底面1124b保障了其具有良好的散熱性。
通過說明和附圖，給出了具體實施方式的特定結構的典型實施例。其中，某些術語在不同語境中可做適應性的調整，例如對塑封料和引線框架的切割（Package Saw），亦可稱之為分割（Singulation），這只是針對不同材質的晶片粘合基板而做出的相應稱呼變化，這些變化並不影響本發明的實質內容。本領域的技術人員應掌握，本發明具有多種其他特殊封裝形式，無需過多實驗，就能將本發明應用於這些實施例，例如本發明的封裝方式均沒有延伸出塑封體的引腳，如果在塑封體的四周或兩側設置有延伸出塑封體的引腳，其無疑只是本發明的變形形式而已。再如，本發明是以MOS電晶體為例說明，根據同樣的發明理念，本發明也可應用於雙極性電晶體電路。
儘管上述發明提出了現有的較佳實施例，然，這些內容並不作為侷限。對於本領域的技術人員而言，閱讀上述說明後，各種變化和修正無疑將顯而易見。因此，所附的申請專利範圍應看作是涵蓋本發明的真實意圖和範圍的全部變化和修正。在申請專利範圍範圍內任何和所有等價的範圍與內容，都應認為仍屬本發明的意圖和範圍內。
100‧‧‧裝置
101、230‧‧‧金屬片
102‧‧‧晶片、塑封體
103、106、107‧‧‧引腳
104‧‧‧互連結構
1050‧‧‧組合封裝單元
108‧‧‧晶片、引腳
110‧‧‧金屬架
112、240、840、941‧‧‧塑封體
115‧‧‧倒裝焊球
116、118‧‧‧焊錫膏
117‧‧‧彎曲部件
120‧‧‧彎曲結構
200、550A、800‧‧‧封裝體
201、220a、223a、230a、320a、323a、330a、420a、423a、430a、541a、542a、620a、630a、720a、723a、730a、801、941a、1020a、1030a、1120a、1123a、1130a‧‧‧頂面
202、220b、221b、224b、230b、320b、321b、324b、330b、420b、421b、424b、430b、541b、542b、620b、622b、624b、630b、720b、722b、724b、730b、802、941b、1020b、1024b、1030b、1120b、1124b、1130b‧‧‧底面
203、204、221a、222a、224a、321a、322a、324a、421a、422a、424a、541c、541d、541e、541f、542c、542d、542e、542f、622a、624a、722a、724a、803、804、941c、941d、941e、941f、1022a、1024a、1122a、1124a‧‧‧側面
210、610‧‧‧晶片
211‧‧‧柵極金屬層
211a、311a、411a、611a、711a、1011a、1111a‧‧‧鍵合引線
212‧‧‧源極金屬層
220‧‧‧基座
221、623、1023‧‧‧漏極焊盤
222‧‧‧柵極焊盤
223、723、1123‧‧‧源極焊盤
223b‧‧‧凹槽
224、724、1124‧‧‧源極引腳
231‧‧‧延伸結構
232、525、825、925‧‧‧連接片
232a、332a、432a‧‧‧切割面
310、610、1010‧‧‧第一晶片
310a、310b、410a、410b、1010a、1010b、1110a、1110b‧‧‧導電材料
311、611、1011‧‧‧第一柵極金屬層
312、612、1012‧‧‧第一源極金屬層
320、620、1020‧‧‧第一基座
321‧‧‧第一漏極焊盤
322、622、1022‧‧‧第一柵極焊盤
323‧‧‧第一源極焊盤
323b、721、1121‧‧‧第一凹槽
324‧‧‧第一源極引腳
330、630、1030‧‧‧第一金屬片
331、631、1031‧‧‧第一延伸結構
332‧‧‧第一連接片
410、710、1110‧‧‧第二晶片
411、711、1111‧‧‧第二柵極金屬層
412、413、712、1112、1113‧‧‧第二源極金屬層
420、720、1120‧‧‧第二基座
421‧‧‧第二漏極焊盤
422、722、1122‧‧‧第二柵極焊盤
423‧‧‧第二源極焊盤
423b、723b、1123b‧‧‧第二凹槽
424‧‧‧第二源極引腳
430、730、1130‧‧‧第二金屬片
431、731、1131‧‧‧第二延伸結構
432‧‧‧第二連接片
510、910‧‧‧引線框架
510a、910a‧‧‧正面
510b、910b‧‧‧反面
515、516、517、916、917‧‧‧連筋
520、920‧‧‧晶片安裝單元
530、930‧‧‧薄膜
540、940‧‧‧塑封料
541‧‧‧第一塑封體
542‧‧‧第二塑封體
550‧‧‧組合封裝單元、切割區
550B‧‧‧鏡像封裝體
560‧‧‧切割區
624、1024‧‧‧漏極引腳
845、950‧‧‧切割槽
參考所附附圖，以更加充分的描述本發明的實施例。然而，所附附圖僅用於說明和闡述，並不構成對本發明範圍的限制。
第1圖是公開號為US2007/0108564的美國專利所公開的一種技術方案。
第2圖是專利號為US6777800的美國專利所公開的一種技術方案。
第3圖是本發明實施例一中封裝體的頂面俯視結構示意圖。
第4圖是本發明實施例一中封裝體的底面俯視結構示意圖。
第5圖是本發明實施例一中封裝體的透視結構示意圖。
第6圖是本發明實施例一中基座與粘貼在基座上的晶片的結構示意圖。
第7圖是製造實施例一中封裝體的引線框架的局部結構示意圖。
第8圖是製造實施例一中封裝體的引線框架的包含的晶片安裝單元結構示意圖。
第9-19圖是本發明實施例一的封裝體的製造工藝流程示意圖。
第20圖是本發明實施例二中封裝體的頂面俯視結構示意圖。
第21圖是本發明實施例二中封裝體的底面俯視結構示意圖。
第22圖是本發明實施例二中封裝體的透視結構示意圖。
第23圖是本發明實施例二中第一基座與粘貼在第一基座上的第一晶片、第二基座與粘貼在第二基座上的第二晶片的結構示意圖。
第24圖是製造實施例二中封裝體的引線框架的局部結構示意圖。
第25圖是製造實施例二中封裝體的引線框架的包含的晶片安裝單元結構示意圖。
第26-36圖是本發明實施例二的封裝體的製造工藝流程示意圖。
200‧‧‧封裝體
201、220a、223a、230a‧‧‧頂面
202、230b‧‧‧底面
203、204、222a、224a‧‧‧側面
210‧‧‧晶片
211‧‧‧柵極金屬層
211a‧‧‧鍵合引線
212‧‧‧源極金屬層
220‧‧‧基座
221‧‧‧漏極焊盤
222‧‧‧柵極焊盤
223‧‧‧源極焊盤
223b‧‧‧凹槽
224‧‧‧源極引腳
230‧‧‧金屬片
231‧‧‧延伸結構
232‧‧‧連接片
240‧‧‧塑封體

Claims (30)

  1. 一種半導體晶片封裝體，包括：
    一基座及設置在基座周圍的多個焊盤；
    一晶片，通過導電材料將晶片的底面粘貼在位於基座的頂面的基島區；
    設有一彎折的延伸結構的金屬片，所述金屬片的底面通過導電材料與在晶片的頂面設置的源極金屬層黏接，且所述延伸結構位於所述焊盤包含的源極焊盤所設置的一V形結構的凹槽中；以及
    用於塑封包覆所述晶片、基座、金屬片、焊盤的塑封體，其中，所述基座的底面外露於塑封體的底面；
    其中，所述源極金屬層構成所述晶片的源極電極，所述晶片的漏極電極位於所述晶片的底面；
    所述焊盤還包含一個柵極焊盤和多個漏極焊盤，所述漏極焊盤與基座連接。
  2. 如申請專利範圍第1項所述的半導體晶片封裝體，其中，所述金屬片的頂面外露於塑封體的頂面。
  3. 如申請專利範圍第1項所述的半導體晶片封裝體，其中，所述V形結構的凹槽的兩個斜面終止在所述源極焊盤的一水準上表面。
  4. 如申請專利範圍第3項所述的半導體晶片封裝體，其中，所述V形結構的凹槽為對稱V形槽。
  5. 如申請專利範圍第1項所述的半導體晶片封裝體，其中，至少一個所述V形結構的凹槽所包含的斜面與所述延伸結構無縫隙緊密接觸。
  6. 如申請專利範圍第1項所述的半導體晶片封裝體，其中，通過設置在所述V形結構的凹槽中的導電材料將所述延伸結構與所述源極焊盤電性連接。
  7. 如申請專利範圍第1項所述的半導體晶片封裝體，其中，還包括將晶片頂面設置的引線鍵合區所包含的柵極金屬層與柵極焊盤電性連接的鍵合引線，其中柵極金屬層構成晶片的柵極電極。
  8. 一種半導體晶片封裝體的製造方法，包括以下步驟：
    提供包含多個由互為鏡像對稱的第一基座、第二基座構成的晶片安裝單元的引線框架，晶片安裝單元還包含設置於第一基座周圍的多個第一類焊盤及設置於第二基座周圍的多個第二類焊盤，其中第一類焊盤和第二類焊盤互為鏡像對稱；
    利用導電材料，將第一晶片粘貼至第一基座頂面的基島區、第二晶片粘貼至第二基座頂面的基島區，其中第一晶片與第二晶片互為鏡像對稱；
    利用導電材料，將通過連接片連接在一起的第一金屬片和第二金屬片分別黏接在設置於第一晶片的頂面的第一源極金屬層上和設置於第二晶片的頂面的第二源極金屬層上，其中第一金屬片和第二金屬片互為鏡像對稱；
    進行塑封工藝，利用塑封料塑封引線框架、第一晶片、第二晶片、第一金屬片、第二金屬片，形成引線框架上多個以塑封料塑封包覆晶片安裝單元、第一晶片、第二晶片、第一金屬片、第二金屬片的組合封裝單元；
    切割連接片；
    切割塑封料及引線框架以將組合封裝單元對稱分割開並從引線框架上分離以形成互為鏡像對稱的第一和第二封裝體。
  9. 如申請專利範圍第8項所述的方法，其中，第一源極金屬層構成第一晶片的源極電極，粘貼於第一基座頂面的基島區的第一晶片的底面構成第一晶片的漏極電極；
    第二源極金屬層構成第二晶片的源極電極，粘貼於第二基座頂面的基島區的第二晶片的底面構成第二晶片的漏極電極；
    所述的第一類焊盤包含第一柵極焊盤、第一源極焊盤和多個第一漏極焊盤，其中，第一漏極焊盤均與第一基座連接；並且
    所述的第二類焊盤包含第二柵極焊盤、第二源極焊盤和多個第二漏極焊盤，其中，第二漏極焊盤均與第二基座連接；
    其中，所述的第一柵極焊盤與所述的第二柵極焊盤結構相同且鏡像對稱，所述的第一源極焊盤與所述的第二源極焊盤結構相同且鏡像對稱，任意一個第一漏極焊盤相對應的與一個第二漏極焊盤結構相同且鏡像對稱。
  10. 如申請專利範圍第9項所述的方法，其中，將第一金屬片和第二金屬片分別黏接在第一源極金屬層上和第二源極金屬層上的過程還包括：
    將第一金屬片設置的一彎折的第一延伸結構嵌入第一源極焊盤所設置的第一凹槽中，同時將第二金屬片設置的一彎折的第二延伸結構嵌入第二源極焊盤所設置的第二凹槽中。
  11. 如申請專利範圍第10項所述的方法，其中，利用鍵合引線，將第一晶片頂面設置的構成第一晶片柵極電極的第一柵極金屬層與第一柵極焊盤鍵合連接、將第二晶片頂面設置的構成第二晶片柵極電極的第二柵極金屬層與第二柵極焊盤鍵合連接。
  12. 如申請專利範圍第10項所述的方法，其中，所述第一凹槽、第二凹槽均為V形結構的凹槽。
  13. 如申請專利範圍第10項所述的方法，其中，通過設置在第一凹槽、第二凹槽中的導電材料將第一延伸結構、第二延伸結構分別與第一源極焊盤、第二源極焊盤電性連接。
  14. 如申請專利範圍第10項所述的方法，其中，將第一金屬片和第二金屬片分別黏接在第一源極金屬層上和第二源極金屬層上的過程還包括：
    於第一金屬片的頂面、第二金屬片的頂面以外力擠壓第一金屬片和第二金屬片的步驟。
  15. 如申請專利範圍第8項所述的方法，其中，還包括在塑封工藝之前以薄膜覆蓋並粘合在第一金屬片的頂面和第二金屬片的頂面，並在塑封工藝之後移除薄膜以從塑封料中外露第一金屬片的頂面和第二金屬片的頂面。
  16. 一種半導體晶片的封裝體，包括：
    一第一基座及設置在第一基座周圍的多個第一類焊盤，一第二基座及設置於第二基座周圍的多個第二類焊盤；
    一第一晶片，通過導電材料將第一晶片的底面粘貼在位於第一基座的頂面的基島區；
    一第二晶片，通過導電材料將第二晶片的底面粘貼在位於第二基座的頂面的基島區；
    設有一彎折的第一延伸結構的第一金屬片，第一金屬片的底面通過導電材料與在第一晶片的頂面設置的第一源極金屬層黏接，且第一延伸結構位於在第二基座頂面所設置的一第一凹槽中；
    設有一彎折的第二延伸結構的第二金屬片，第二金屬片的底面通過導電材料與在第二晶片的頂面設置的第二源極金屬層黏接，且第二延伸結構位於第二類焊盤包含的源極焊盤所設置的一第二凹槽中；以及
    用於塑封包覆第一晶片、第二晶片、第一基座、第二基座、第一金屬片、第二金屬片、第一類焊盤、第二類焊盤的塑封體，其中，第一基座的底面、第二基座的底面均外露於塑封體的底面。
  17. 如申請專利範圍第16項所述的半導體晶片封裝體，其中，第一源極金屬層構成第一晶片的源極電極，第一晶片的漏極電極位於第一晶片的底面並與第一基座電性連接；第二源極金屬層構成第二晶片的源極電極，第二晶片的漏極電極位於第二晶片的底面並與第二基座電性連接；
    第一類焊盤還包含第一柵極焊盤和漏極焊盤，其中，漏極焊盤與第一基座連接；
    第二類焊盤還包含第二柵極焊盤和源極焊盤；
    所述的第一晶片的頂面還包含有構成第一晶片柵極電極的第一柵極金屬層，並利用鍵合引線將第一柵極金屬層和第一柵極焊盤電性連接；
    所述的第二晶片的頂面還包含有構成第二晶片柵極電極的第二柵極金屬層，並利用鍵合引線將第二柵極金屬層和第二柵極焊盤電性連接。
  18. 如申請專利範圍第17項所述的半導體晶片封裝體，其中，漏極焊盤設有多個漏極引腳，漏極引腳的底面外露於所述塑封體的底面；源極焊盤設有多個源極引腳，源極引腳的底面外露於所述塑封體的底面，並且第一柵極焊盤的底面、第二柵極焊盤的底面均外露於所述塑封體的底面；以及
    漏極引腳的一側面、第一柵極焊盤的一側面外露於所述塑封體的一側面，源極引腳的一側面、第二柵極焊盤的一側面外露於所述塑封體的另一側面，第一金屬片的頂面、第二金屬片的頂面均外露於塑封體的頂面。
  19. 如申請專利範圍第16項所述的半導體晶片封裝體，其中，所述第一凹槽、第二凹槽均為V形結構的凹槽。
  20. 如申請專利範圍第16項所述的半導體晶片封裝體，其中，通過設置在第一凹槽、第二凹槽中的導電材料將第一延伸結構、第二延伸結構分別與第二基座、源極焊盤電性連接。
  21. 如申請專利範圍第16項所述的半導體晶片封裝體，其中，所述封裝體還包含位於所述塑封體頂面的一切割槽，所述切割槽用於將連接所述第一金屬片和第二金屬片的連接片切割斷開。
  22. 如申請專利範圍第16項所述的半導體晶片封裝體，其中，所述第一晶片為一高端金屬氧化物半導體場效應管，所述第二晶片為一低端金屬氧化物半導體場效應管。
  23. 一種半導體晶片封裝體的製造方法，包括以下步驟：
    提供包含多個由第一基座、第二基座構成的晶片安裝單元的引線框架，晶片安裝單元還包含設置於第一基座周圍的多個第一類焊盤及設置於第二基座周圍的多個第二類焊盤；
    利用導電材料，將第一晶片粘貼至第一基座頂面的基島區、將第二晶片粘貼至第二基座頂面的基島區；
    利用導電材料，將通過連接片連接在一起的第一金屬片和第二金屬片分別黏接在設置於第一晶片的頂面的第一源極金屬層上和設置於第二晶片的頂面的第二源極金屬層上，並將第一金屬片設置的一彎折的第一延伸結構嵌入第二基座頂面所設置的第一凹槽中，同時將第二金屬片設置的一彎折的第二延伸結構嵌入第二類焊盤所包含的源極焊盤所設置的第二凹槽中；
    進行引線鍵合，通過鍵合引線將第一晶片頂面設置的引線鍵合區與部分第一類焊盤電性連接、將第二晶片頂面設置的引線鍵合區與部分第二類焊盤電性連接；
    進行塑封工藝，利用塑封料塑封引線框架、第一晶片、第二晶片、第一金屬片、第二金屬片及鍵合引線，形成引線框架上多個以塑封料塑封包覆晶片安裝單元、第一晶片、第二晶片、第一金屬片、第二金屬片及鍵合引線的組合封裝單元；
    切割連接片以分離第一金屬片和第二金屬片；
    切割塑封料及引線框架以將組合封裝單元從引線框架上分離以形成塑封包覆第一晶片、第二晶片、第一基座、第二基座、第一金屬片、第二金屬片、第一類焊盤、第二類焊盤、連接第一晶片頂面的引線鍵合區與部分第一類焊盤的鍵合引線以及連接第二晶片頂面的引線鍵合區與部分第二類焊盤的鍵合引線的塑封體。
  24. 如申請專利範圍第23項所述的方法，其中，第一源極金屬層構成第一晶片的源極電極，粘貼於第一基座頂面的基島區的第一晶片的底面構成第一晶片的漏極電極；
    第二源極金屬層構成第二晶片的源極電極，粘貼於第二基座頂面的基島區的第二晶片的底面構成第二晶片的漏極電極；
    第一類焊盤包含第一柵極焊盤、漏極焊盤，其中，漏極焊盤與第一基座連接；並且
    第二類焊盤還包含第二柵極焊盤；
    其中，引線鍵合的步驟包括，將第一晶片的引線鍵合區所包含的構成第一晶片柵極電極的第一柵極金屬層與第一柵極焊盤鍵合連接、將第二晶片的引線鍵合區所包含的構成第二晶片柵極電極的第二柵極金屬層與第二柵極焊盤鍵合連接。
  25. 如申請專利範圍第23項所述的方法，其中，所述第一凹槽、第二凹槽均為V形結構的凹槽。
  26. 如申請專利範圍第23項所述的方法，其中，通過設置在第一凹槽、第二凹槽中的導電材料將第一延伸結構、第二延伸結構分別與第二基座、源極焊盤電性連接。
  27. 如申請專利範圍第23項所述的方法，其中，將第一金屬片和第二金屬片分別黏接在第一源極金屬層上和第二源極金屬層上的過程還包括：
    於第一金屬片的頂面、第二金屬片的頂面以外力擠壓第一金屬片和第二金屬片的步驟。
  28. 如申請專利範圍第24項所述的方法，其中，還包括在塑封工藝之前以薄膜覆蓋並粘合在第一金屬片的頂面和第二金屬片的頂面，並在塑封工藝之後移除薄膜以從塑封料中外露第一金屬片的頂面和第二金屬片的頂面的步驟。
  29. 如申請專利範圍第23項所述的方法，其中，在切割連接片過程中，形成位於塑封體的頂面的一切割槽，所述切割槽用於將連接片切割斷開。
  30. 如申請專利範圍第23項所述的方法，其中，所述第一晶片為一高端金屬氧化物半導體場效應管，所述第二晶片為一低端金屬氧化物半導體場效應管。
TW100116182A 2010-12-14 2011-05-09 半導體晶片的封裝體及組裝方法 TWI419286B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/968,159 US8586414B2 (en) 2010-12-14 2010-12-14 Top exposed package and assembly method

Publications (2)

Publication Number Publication Date
TW201225233A TW201225233A (en) 2012-06-16
TWI419286B true TWI419286B (zh) 2013-12-11

Family

ID=46198526

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100116182A TWI419286B (zh) 2010-12-14 2011-05-09 半導體晶片的封裝體及組裝方法

Country Status (3)

Country Link
US (2) US8586414B2 (zh)
CN (1) CN102569237B (zh)
TW (1) TWI419286B (zh)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI453831B (zh) 2010-09-09 2014-09-21 台灣捷康綜合有限公司 半導體封裝結構及其製造方法
US8637981B2 (en) * 2011-03-30 2014-01-28 International Rectifier Corporation Dual compartment semiconductor package with temperature sensor
US9224852B2 (en) 2011-08-25 2015-12-29 Alpha And Omega Semiconductor Incorporated Corner layout for high voltage semiconductor devices
US8785279B2 (en) 2012-07-30 2014-07-22 Alpha And Omega Semiconductor Incorporated High voltage field balance metal oxide field effect transistor (FBM)
US8680613B2 (en) 2012-07-30 2014-03-25 Alpha And Omega Semiconductor Incorporated Termination design for high voltage device
TWI503929B (zh) * 2012-07-09 2015-10-11 萬國半導體股份有限公司 底部源極的功率裝置及製備方法
US8847384B2 (en) * 2012-10-15 2014-09-30 Toyota Motor Engineering & Manufacturing North America, Inc. Power modules and power module arrays having a modular design
US9589929B2 (en) 2013-03-14 2017-03-07 Vishay-Siliconix Method for fabricating stack die package
US9966330B2 (en) 2013-03-14 2018-05-08 Vishay-Siliconix Stack die package
CN104347568B (zh) * 2013-08-07 2017-03-01 万国半导体股份有限公司 多芯片混合封装的半导体器件及其制备方法
KR20150045815A (ko) * 2013-10-21 2015-04-29 페어차일드코리아반도체 주식회사 파워 모듈 패키지
US9509092B2 (en) * 2013-11-06 2016-11-29 Cisco Technology, Inc. System and apparatus for network device heat management
CN104882427B (zh) * 2014-02-27 2017-10-27 西安永电电气有限责任公司 一种塑封式ipm模块电气连接结构
US9117809B1 (en) * 2014-03-09 2015-08-25 Alpha & Omega Semiconductor (Cayman), Ltd. Ultra-thin semiconductor device and preparation method thereof
US9768087B2 (en) * 2014-10-08 2017-09-19 Infineon Technologies Americas Corp. Compact high-voltage semiconductor package
CN104465605A (zh) * 2014-11-27 2015-03-25 深圳先进技术研究院 一种半导体芯片封装结构
CN105720030B (zh) * 2014-12-04 2018-07-31 万国半导体股份有限公司 基于小型栅极金属片的封装方法及封装结构及金属片框架
CN106328545A (zh) * 2015-07-02 2017-01-11 万国半导体(开曼)股份有限公司 超薄芯片的双面暴露封装结构及其制造方法
CN105226041A (zh) * 2015-11-03 2016-01-06 常州顶芯半导体技术有限公司 一种电源管理芯片封装形式
CN107146668A (zh) * 2017-05-19 2017-09-08 华南理工大学 一种表面安装ZnO压敏电阻及其制备方法
US11076477B2 (en) * 2017-10-03 2021-07-27 Mks Instruments, Inc. Cooling and compression clamp for short lead power devices
CN109979884A (zh) * 2017-12-28 2019-07-05 黄斐琪 功率晶片覆晶封装结构及其封装方法
KR102102389B1 (ko) * 2018-09-18 2020-04-21 전자부품연구원 고전력 및 고주파수 응용을 위한 반도체 패키지 및 그 제조방법
TWI673835B (zh) * 2019-02-21 2019-10-01 陳志明 功率晶片覆晶封裝結構及其封裝方法
TWI682513B (zh) * 2019-02-27 2020-01-11 恆勁科技股份有限公司 半導體封裝結構及其製造方法
WO2020202631A1 (ja) * 2019-03-29 2020-10-08 株式会社村田製作所 押圧センサの配置構造及び電子機器
CN110400786B (zh) * 2019-07-17 2021-04-20 杰群电子科技（东莞）有限公司 一种无引脚封装半导体产品及其加工方法
CN113035787B (zh) * 2019-12-25 2024-04-19 株洲中车时代半导体有限公司 一种逆导型功率半导体模块封装结构及其封装方法
KR102712221B1 (ko) * 2020-05-21 2024-09-30 삼성전자주식회사 반도체 패키지
CN112331583B (zh) * 2020-10-14 2023-04-07 安徽科技学院 一种用于mosfet器件生产的封装装置
CN112635428B (zh) * 2020-12-30 2024-01-23 杰华特微电子股份有限公司 芯片封装的框架结构及半导体器件
TWI814424B (zh) * 2022-06-07 2023-09-01 強茂股份有限公司 薄型化半導體封裝件及其封裝方法
CN114783883B (zh) * 2022-06-21 2022-08-23 威海市泓淋电力技术股份有限公司 一种功率封装结构及其制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5783464A (en) * 1992-06-26 1998-07-21 Staktek Corporation Method of forming a hermetically sealed circuit lead-on package
US6777800B2 (en) * 2002-09-30 2004-08-17 Fairchild Semiconductor Corporation Semiconductor die package including drain clip
US6989593B2 (en) * 2000-12-22 2006-01-24 Broadcom Corporation Die-up ball grid array package with patterned stiffener opening
US20070108564A1 (en) * 2005-03-30 2007-05-17 Wai Kwong Tang Thermally enhanced power semiconductor package system
US20080258278A1 (en) * 2002-04-29 2008-10-23 Mary Jean Ramos Partially patterned lead frames and methods of making and using the same in semiconductor packaging

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6459147B1 (en) * 2000-03-27 2002-10-01 Amkor Technology, Inc. Attaching semiconductor dies to substrates with conductive straps
US6630726B1 (en) * 2001-11-07 2003-10-07 Amkor Technology, Inc. Power semiconductor package with strap
US6812552B2 (en) * 2002-04-29 2004-11-02 Advanced Interconnect Technologies Limited Partially patterned lead frames and methods of making and using the same in semiconductor packaging
US7238551B2 (en) * 2004-11-23 2007-07-03 Siliconix Incorporated Method of fabricating semiconductor package including die interposed between cup-shaped lead frame having mesas and valleys
DE102005049687B4 (de) * 2005-10-14 2008-09-25 Infineon Technologies Ag Leistungshalbleiterbauteil in Flachleitertechnik mit vertikalem Strompfad und Verfahren zur Herstellung
US7588999B2 (en) * 2005-10-28 2009-09-15 Semiconductor Components Industries, Llc Method of forming a leaded molded array package
US20080036078A1 (en) * 2006-08-14 2008-02-14 Ciclon Semiconductor Device Corp. Wirebond-less semiconductor package
CN101859755B (zh) * 2010-05-14 2012-01-04 上海凯虹科技电子有限公司 一种功率mosfet封装体及其封装方法
US8519525B2 (en) * 2010-07-29 2013-08-27 Alpha & Omega Semiconductor, Inc. Semiconductor encapsulation and method thereof

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5783464A (en) * 1992-06-26 1998-07-21 Staktek Corporation Method of forming a hermetically sealed circuit lead-on package
US6989593B2 (en) * 2000-12-22 2006-01-24 Broadcom Corporation Die-up ball grid array package with patterned stiffener opening
US20080258278A1 (en) * 2002-04-29 2008-10-23 Mary Jean Ramos Partially patterned lead frames and methods of making and using the same in semiconductor packaging
US6777800B2 (en) * 2002-09-30 2004-08-17 Fairchild Semiconductor Corporation Semiconductor die package including drain clip
US20070108564A1 (en) * 2005-03-30 2007-05-17 Wai Kwong Tang Thermally enhanced power semiconductor package system

Also Published As

Publication number Publication date
US20120146202A1 (en) 2012-06-14
US20140035116A1 (en) 2014-02-06
US9412684B2 (en) 2016-08-09
CN102569237A (zh) 2012-07-11
TW201225233A (en) 2012-06-16
CN102569237B (zh) 2015-03-04
US8586414B2 (en) 2013-11-19

Similar Documents

Publication Publication Date Title
TWI419286B (zh) 半導體晶片的封裝體及組裝方法
JP5271886B2 (ja) 半導体装置およびその製造方法
JP4963148B2 (ja) 半導体装置の製造方法
US8558362B2 (en) Semiconductor device and manufacturing method of the same
JP2009200338A (ja) 半導体装置の製造方法
KR101160694B1 (ko) 반도체장치의 제조 방법
TWI774164B (zh) 形成具有導電的互連框的半導體封裝之方法及結構
TWI552287B (zh) 半導體裝置及其製造方法
US10522446B2 (en) Semiconductor device and manufacturing method of the same
US8319323B2 (en) Electronic package having down-set leads and method
JP2004158753A (ja) リードフレーム材及びその製造方法、並びに半導体装置及びその製造方法
TWI345278B (en) A semiconductor device
US5382546A (en) Semiconductor device and method of fabricating same, as well as lead frame used therein and method of fabricating same
US20050263482A1 (en) Method of manufacturing circuit device
JP4190250B2 (ja) 半導体装置
JP5119092B2 (ja) 半導体装置の製造方法
KR20210062131A (ko) 반도체 패키지 및 그 제조 방법
TWI833340B (zh) 引線框架整合基板、半導體裝置、引線框架整合基板之製造方法及半導體裝置之製造方法
KR100391124B1 (ko) 반도체 패키지의 베이스, 이를 이용한 반도체 패키지 및그 제조방법
JP2003051511A (ja) 半導体装置及びその製造方法
JP4840305B2 (ja) 半導体装置の製造方法
WO2006114825A1 (ja) 半導体装置の製造方法
TWI478252B (zh) 一種倒裝晶片的半導體裝置及製造方法
JP2005522028A (ja) 半導体デバイスのパッケージング・システム
TWI399840B (zh) 具有獨立內引腳之導線架及其製造方法