CN102446705A - 半导体器件的制造方法 - Google Patents

半导体器件的制造方法 Download PDF

Info

Publication number
CN102446705A
CN102446705A CN2011100340813A CN201110034081A CN102446705A CN 102446705 A CN102446705 A CN 102446705A CN 2011100340813 A CN2011100340813 A CN 2011100340813A CN 201110034081 A CN201110034081 A CN 201110034081A CN 102446705 A CN102446705 A CN 102446705A
Authority
CN
China
Prior art keywords
pattern
groove
insulating barrier
separator bar
packed layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011100340813A
Other languages
English (en)
Inventor
李基领
金辰寿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN102446705A publication Critical patent/CN102446705A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2022—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)
  • Element Separation (AREA)

Abstract

本发明公开一种半导体器件的制造方法，包括：在半导体器件上形成分隔线图案以及与分隔线图案的端部连接的分隔垫图案。在分隔线图案和分隔垫图案的侧壁上形成间隔物绝缘层。在间隔物绝缘层之间形成间隙填充层。形成第一切割掩摸图案以使分隔线图案与分隔垫图案之间的连接部分露出。使用第一切割掩摸图案作为掩摸移除与间隔物绝缘层相邻的分隔线图案和间隙填充层。形成包括第一图案和第二图案的第二切割掩摸图案。使用第二切割掩摸图案作为掩摸移除间隔物绝缘层以在半导体基板中形成栅极沟槽。

Description

半导体器件的制造方法
技术领域
本发明涉及半导体器件的制造方法，更具体地说，涉及利用负型间隔物图案化方法制造半导体器件的方法。
背景技术
目前，大多数电子装置都包括半导体器件。半导体器件包括例如晶体管、电阻器和电容器等电子元件。这些电子元件被集成到半导体基板上并被设计为执行电子装置的部分功能。例如，诸如计算机和数码相机等电子装置包括用于存储信息的存储芯片以及用于控制信息的处理芯片。存储芯片和处理芯片包括集成到半导体基板上的电子元件。
为了满足消费者对优性能和低成本的要求，需要增大半导体器件的集成度。集成度的这种增大使得设计规则减小，从而造成半导体器件的图案持续缩小。虽然芯片总面积与存储容量的增大成比例地增大，但是随着半导体器件变为超小型化和高集成化，实际形成有半导体器件图案的单位单元(cell，又称为晶胞)面积减小。相应地，因为需要在有限的单位单元面积内形成数量更多的图案来获得期望的存储容量，因此需要形成临界尺寸尺度缩小的微观(精细)图案。
然而，使半导体器件的集成度提高所需的用于实现精细图案的曝光装置不能满足相关技术的快速发展。具体地说，用于对光阻剂(photoresist，又称为光刻胶或光致抗蚀剂)膜执行曝光和显影工序的常规曝光装置在曝光装置的分辨率能力方面具有极限。
用于形成这种精细图案的代表方法是双图案化技术(DPT)。DPT可以分为双曝光蚀刻技术(DE2T)和利用间隔物的间隔物图案化技术(SPT)。DE2T形成以与预定临界尺寸对应的第一距离间隔开的第一图案，并且将第一图案之间的第二图案曝光以使第一图案和第二图案间隔开预定临界尺寸的一半。
间隔物图案化技术(SPT)可以分为正型间隔物图案化技术和负型图案化技术。通常使用正型间隔物图案化技术将30nm级半导体器件图案化。
例如，已经使用常规单图案化方法形成40nm级器件隔离膜，并且已经使用间隔物图案化技术形成30nm等级6F2器件隔离膜。然而，当将常规正型间隔物图案化技术应用于20nm级6F2器件隔离膜来形成有源区时，会产生多种问题，例如器件隔离膜的崩塌、有源区的不足和图案化裕量的减小。
因此，20nm级6F2器件隔离膜必须形成为线型而不是岛型，并且使用埋入式栅极来实现单元隔离。更具体地说，除了用作有效单元栅极的两个埋入式栅极之外，还需要另两个埋入式栅极来进行单元隔离。
当形成线型器件隔离膜时，需要将埋入式隔离栅极彼此互连，并且需要在用于操作的栅极线的端部形成相连的垫部。然而，在常规正型间隔物图案化技术中难以达到上述要求。
发明内容
本发明的各个实施例旨在提供基本上消除由现有技术的限制和缺点造成的一个或多个问题的半导体器件的制造方法。
本发明的目的在于提供能解决现有技术问题的半导体器件的制造方法。根据现有技术，当使用用于实现高集成度半导体器件的线型器件隔离膜时，难以利用正型间隔物图案化方法来实现6F2结构需要的图案。
根据本发明的一个方面，一种半导体器件的制造方法包括：在半导体基板上形成分隔线图案，并且形成与所述分隔线图案的端部连接的分隔垫图案；在所述分隔线图案和所述分隔垫图案的侧壁上形成间隔物绝缘层；在所述间隔物绝缘层之间形成间隙填充层；形成第一切割掩摸图案以使所述分隔线图案与所述分隔垫图案之间的连接部分露出；使用所述第一切割掩摸图案作为掩摸移除与所述间隔物绝缘层相邻的所述分隔线图案和所述间隙填充层；形成包括第一图案和第二图案的第二切割掩摸图案，其中，所述第一图案与被所述第一切割掩摸图案露出的区域相邻并覆盖所述间隙填充层、与所述间隙填充层相邻的所述间隔物绝缘层、和与所述间隔物绝缘层相邻的所述分隔线图案的一部分，并且所述第二图案覆盖所述分隔线图案、与所述分隔线图案相邻的所述间隔物绝缘层、和与所述间隔物绝缘层相邻的所述间隙填充层的一部分；以及使用所述第二切割掩摸图案作为掩摸移除所述间隔物绝缘层以在所述半导体基板中形成栅极沟槽。
所述方法还可以包括：在形成所述分隔线图案和所述分隔垫图案之前，在所述半导体基板上形成绝缘膜。
在形成所述分隔线图案和所述分隔垫图案的过程中，可以对所述绝缘膜的上部进行部分蚀刻来形成绝缘图案。
使用所述第一切割掩摸图案作为掩摸来移除所述间隔物绝缘层以及与所述间隔物绝缘层相邻的所述分隔线图案和所述间隙填充层的步骤利用所述分隔线图案或所述间隙填充层与所述间隔物绝缘层之间的蚀刻选择率差异而不移除所述间隔物绝缘层。
所述方法还可以包括：在形成所述第二切割掩摸图案之后，形成SOC膜和硬掩摸层。
所述第一图案和所述第二图案中的每一者均可以形成为岛形图案。
所述方法还可以包括：在使用所述第二切割掩摸图案作为掩摸移除所述间隔物绝缘层之后，通过使用残留的所述分隔线图案、所述分隔垫图案和所述间隙填充层作为掩摸蚀刻所述半导体基板来形成沟槽。
所述沟槽可以包括：线型的第一沟槽；第二沟槽，其布置成与所述第一沟槽平行并与所述第一沟槽间隔开；第三沟槽，其布置成与所述第一沟槽和所述第二沟槽平行并与所述第一沟槽和所述第二沟槽间隔开；以及第四沟槽，其连接至所述第三沟槽并布置成与所述第三沟槽垂直。
根据本发明的另一方面，一种半导体器件的制造方法包括：在半导体基板上形成分隔线图案，并且形成与所述分隔线图案的端部连接的分隔垫图案；在所述分隔线图案和所述分隔垫图案的侧壁上形成一个或多个间隔物绝缘层；形成埋入在所述间隔物绝缘层之间的间隙填充层；形成包括第一凹部和第二凹部的第一切割掩摸图案，其中，所述第一凹部使所述分隔线图案与所述分隔垫图案之间的连接部分露出且还使所述间隔物绝缘层以及与所述间隔物绝缘层相邻的所述间隙填充层和所述分隔线图案露出，并且所述第二凹部借助与所述间隙填充层相邻的所述间隔物绝缘层与所述第一凹部间隔开；使用所述第一切割掩摸图案作为掩摸移除与所述间隔物绝缘层相邻的所述分隔线图案和所述间隙填充层；形成包括第一图案和第二图案的第二切割掩摸图案，所述第一图案和所述第二图案覆盖被所述第一凹部和所述第二凹部露出的区域的一部分，所述第一图案和所述第二图案与所述第一凹部和所述第二凹部的不平坦部分间隔开；以及使用所述第二切割掩摸图案作为掩摸移除所述间隔物绝缘层。
所述方法还可以包括：在形成所述分隔线图案和所述分隔垫图案之前，在所述半导体基板上形成绝缘膜。
在形成所述分隔线图案和所述分隔垫图案的过程中，可以对所述绝缘膜的上部进行部分蚀刻来形成绝缘图案。
使用所述第一切割掩摸图案作为掩摸来移除所述间隔物绝缘层以及与所述间隔物绝缘层相邻的所述分隔线图案和所述间隙填充层的步骤利用所述分隔线图案或所述间隙填充层与所述间隔物绝缘层之间的蚀刻选择率差异而不移除所述间隔物绝缘层。
所述方法还可以包括：通过使用残留的所述分隔线图案、所述分隔垫图案和所述间隙填充层作为掩摸蚀刻所述半导体基板来形成沟槽。
所述沟槽可以包括：线型的第一沟槽；第二沟槽，其布置成与所述第一沟槽平行，与所述第一沟槽间隔开且比所述第一沟槽短；第三沟槽，其布置成与所述第一沟槽和所述第二沟槽平行并与所述第一沟槽和所述第二沟槽间隔开；第四沟槽，其连接至所述第三沟槽的端部并布置成与所述第三沟槽垂直；以及垫部，其沿与所述第四沟槽平行的方向延伸，连接至所述第二沟槽的端部并且与所述第一沟槽和所述第三沟槽间隔开。
根据本发明的另一方面，一种半导体器件的制造方法包括：在半导体基板上形成分隔线图案，并且形成与所述分隔线图案的端部连接的分隔垫图案；在所述分隔线图案和所述分隔垫图案的侧壁上形成间隔物绝缘层；形成埋入在所述间隔物绝缘层之间的间隙填充层；形成包括第一凹部和第二凹部的第一切割掩摸图案，其中，所述第一凹部使所述分隔线图案与所述分隔垫图案之间的连接部分露出且还基于所述间隙填充层使所述间隔物绝缘层露出，并且所述第二凹部借助与所述间隔物绝缘层相邻的所述分隔线图案和所述间隙填充层与所述第一凹部间隔开并使与所述分隔线图案相邻的所述间隔物绝缘层露出；使用所述第一切割掩摸图案作为掩摸移除与所述间隔物绝缘层相邻的所述分隔线图案和间隙填充层；形成包括第一图案、第二图案、第三图案和第四图案的第二切割掩摸图案，所述第一图案和所述第二图案覆盖被所述第一切割掩摸图案的第一凹部和第二凹部露出的区域的一部分，所述第三图案和所述第四图案连接至被所述第一切割掩摸图案的第一凹部和第二凹部露出的区域的一部分并覆盖形成在所述间隔物绝缘层的两侧处的分隔线图案和间隙填充层；以及使用所述第二切割掩摸图案作为掩摸移除所述间隔物绝缘层。
所述方法还可以包括：在形成所述分隔线图案和所述分隔垫图案之前，在所述半导体基板上形成绝缘膜。
在形成所述分隔线图案和所述分隔垫图案的过程中，可以对所述绝缘膜的上部进行部分蚀刻来形成绝缘图案。
所述第一图案、所述第二图案、所述第三图案和所述第四图案中的每一者均可以形成为岛图案。
使用所述第一切割掩摸图案作为掩摸来移除所述间隔物绝缘层以及与所述间隔物绝缘层相邻的所述分隔线图案和所述间隙填充层的步骤利用所述分隔线图案或所述间隙填充层与所述间隔物绝缘层之间的蚀刻选择率差异而不移除所述间隔物绝缘层。
所述方法还可以包括：在使用所述第二切割掩摸图案作为掩摸移除所述间隔物绝缘层之后，通过使用残留的所述分隔线图案、所述分隔垫图案和所述间隙填充层作为掩摸蚀刻所述半导体基板来形成沟槽。
所述沟槽可以包括：线型的第一沟槽；第二沟槽，其布置成与所述第一沟槽平行，与所述第一沟槽间隔开且比所述第一沟槽长；第三沟槽，其布置成与所述第一沟槽和所述第二沟槽平行并与所述第一沟槽和所述第二沟槽间隔开；第四沟槽，其连接至所述第三沟槽的端部并布置成与所述第三沟槽垂直；以及垫部，其沿与所述第四沟槽平行的方向延伸，连接至所述第二沟槽的端部并且与所述第一沟槽和所述第三沟槽间隔开。
根据本发明的另一方面，一种半导体器件的制造方法包括：在半导体基板上形成分隔线图案，并且形成与所述分隔线图案的端部连接的分隔垫图案；在所述分隔线图案和所述分隔垫图案的侧壁上形成一个或多个间隔物绝缘层；形成埋入在所述间隔物绝缘层之间的间隙填充层；形成包括第一孔图案和第二孔图案的第一切割掩摸图案，其中，所述第一孔图案使所述分隔线图案与所述分隔垫图案之间的连接部分露出且还基于所述间隙填充层使所述间隔物绝缘层露出，并且所述第二孔图案借助与所述间隔物绝缘层相邻的所述分隔线图案和所述间隙填充层与所述第一孔图案间隔开并使与所述分隔线图案相邻的所述间隔物绝缘层露出；使用所述第一切割掩摸图案作为掩摸移除与所述间隔物绝缘层相邻的所述分隔线图案和所述间隙填充层；形成包括第一图案、第二图案、第三图案和第四图案的第二切割掩摸图案，其中，所述第一图案布置在通过利用所述第一切割掩模图案移除所述分隔线图案与所述分隔垫图案之间的连接部分而露出的区域与被所述第一孔图案露出的区域之间，并且所述第一图案覆盖间隙填充层和与所述间隙填充层相邻的间隔物绝缘层；所述第二图案布置在通过利用所述第一切割掩模图案移除所述分隔线图案与所述分隔垫图案之间的连接部分而露出的区域与被所述第二孔图案露出的区域之间，所述第二图案覆盖分隔线图案和与所述分隔线图案相邻的间隔物绝缘层；并且所述第三图案和所述第四图案与被所述第一孔图案和所述第二孔图案露出的区域相邻，并覆盖所述间隔物绝缘层以及与所述间隔物绝缘层相邻的分隔线图案和间隙填充层；以及使用所述第二切割掩摸图案作为掩摸移除所述间隔物绝缘层。
根据本发明的另一方面，一种半导体器件的制造方法包括：提供包括有源区和器件隔离区的基板；在所述基板上在所述有源区和所述器件隔离区的分界部形成线型的第一掩模图案；在所述第一掩模图案的第一侧和第二侧处形成第一间隔物图案和第二间隔物图案，所述第一间隔物图案位于所述器件隔离区，所述第二间隔物图案位于所述有源区，所述第一间隔物图案和所述第二间隔物图案在所述第一掩模图案的第一端部朝向彼此延伸；在所述第一掩模图案的第一端部形成第一垫图案；以及移除所述第一间隔物图案和所述第二间隔物图案以在所述器件隔离区中形成第一栅极沟槽并在所述有源区中形成第二栅极沟槽，所述第一栅极沟槽延伸至所述第一垫图案并且所述第二栅极沟槽与所述第一垫图案隔离开。
形成所述第一垫图案的步骤是使用将所述第一掩模图案的第一端部露出的第二掩模图案执行的。
所述第一图案、所述第二图案、所述第三图案和所述第四图案中的每一者可以形成为岛图案。
移除所述第一间隔物图案和所述第二间隔物图案的步骤是使用将所述第一间隔物图案露出并遮挡所述第二间隔物图案的第三掩模图案执行的。
所述方法还可以包括：在所述第二栅极沟槽的端部形成第二垫沟槽，所述第二垫沟槽从所述第二栅极沟槽延伸。
应该理解到，本发明的上述概括描述和以下详细描述都是示例性和说明性的，其意图在于对要求保护的本发明提供进一步说明。
附图说明
图1是示出根据本发明实施例的半导体器件的平面图。
图2a至图2j示出根据本发明第一实施例的半导体器件的制造方法。图2a至图2j各个附图中的(i)是示出根据本发明第一实施例的半导体器件的制造方法的平面图，并且图2a至图2j中的(ii)是示出沿着如图2a至图2j中的(i)中所示线X-X’截取的半导体器件的剖视图。
图3a至图3d示出根据本发明第二实施例的半导体器件的制造方法。图3a至图3d各个附图中的(i)是示出根据本发明第二实施例的半导体器件的制造方法的平面图，并且图3a至图3d中的(ii)是示出沿着图3a至图3d中的(i)所示的线X-X’截取的半导体器件的剖视图。
图4a至图4d示出根据本发明第三实施例的半导体器件的制造方法。图4a至图4d各个附图中的(i)是示出根据本发明第三实施例的半导体器件的制造方法的平面图，并且图4a至图4d中的(ii)是示出沿着图4a至图4d中的(i)所示的线X-X’截取的半导体器件的剖视图。
图5a至图5d示出根据本发明第四实施例的半导体器件的制造方法。图5a至图5d各个附图中的(i)是示出根据本发明第四实施例的半导体器件的制造方法的平面图，并且图5a至图5d中的(ii)是示出沿着图5a至图5d中的(i)所示的线X-X’截取的半导体器件的剖视图。
具体实施方式
下面，具体参考本发明实施例，其实例在附图中示出。在所有附图中将尽可能地采用相同的附图标记来指代相同或相似的部件。
图1是示出根据本发明实施例的半导体器件的平面图。
参考图1，根据本发明的半导体器件包括：第一沟槽T1，其形成在半导体基板中；第二沟槽T2，其与第一沟槽T1相邻，并包括垫部(pad part)P，垫部P具有向第一沟槽T1的方向延伸的端部；第三沟槽T3，其与第一沟槽T1和第二沟槽T2相邻；以及第四沟槽T4，其连接至第三沟槽T3的端部，并且布置成与第三沟槽T3垂直。优选的是，第一沟槽T1或第二沟槽T2是用于有效单元栅极的沟槽，并且第三沟槽T3和第四沟槽T4是用于隔离栅极的沟槽。
具有上述元件的半导体器件的制造方法如下所述。
图2a至图2j示出根据本发明第一实施例的半导体器件的制造方法。图2a至图2j各个附图中的(i)是示出根据本发明第一实施例的半导体器件的制造方法的平面图，并且图2a至图2j中的(ii)是沿着图2a至图2j中的(i)所示的线X-X’截取的半导体器件的剖视图。
参考图2a，在包括由器件隔离膜102限定的有源区104的半导体基板100上依次形成垫氧化物膜106、垫氮化物膜108、绝缘膜110、分隔层112、硬掩摸层114和氮氧化硅(silicon oxide nitride)膜116。绝缘膜110可以包括等离子增强正硅酸四乙酯(PETEOS)，并且分隔层112可以包括多晶硅。此外，硬掩摸层114包括非晶碳层。在该情况下，难以利用普通光阻剂图案将分隔层112图案化。因此，形成硬掩摸层114和氮氧化硅膜116从而使用所得结构作为硬掩摸来将分隔层112图案化。
随后，依次形成防反射膜118和光阻剂图案120。光阻剂图案120的节距可以是最终形成的埋入式栅极节距的两倍。如图2a中的(i)所示，光阻剂图案120的一侧可以形成为线图案，并且光阻剂图案120的另一侧可以形成为用于将各个线图案互连起来的垫图案。
参考图2b，使用光阻剂图案120作为掩摸蚀刻防反射膜118和氮氧化硅膜116以使分隔层112露出，从而形成氮氧化硅图案116a。随后，使用氮氧化硅图案116a作为掩摸蚀刻硬掩摸层114从而形成硬掩摸图案114a。
参考图2c，使用氮氧化硅图案116a和硬掩摸图案114a作为掩摸蚀刻分隔层112以使绝缘膜110露出。该蚀刻步骤形成分隔图案112a。在该情况下，分隔图案112a包括线部和垫部。为了便于描述以及更好地理解本发明，下面，将线部称为分隔线图案112a’，并且将垫部称为分隔垫图案112a”。
随后，可以使用分隔图案112a作为掩摸蚀刻绝缘膜110的一部分以形成绝缘图案110a。在该情况下，将在下面参考图2j描述形成绝缘图案110a的原因。
参考图2d，可以在绝缘膜110、绝缘图案110a和分隔图案112a上形成间隔物绝缘层122。间隔物绝缘层122可以包括氧化物膜。间隔物绝缘层122的厚度可能会影响将要在后续工序中形成的埋入式栅极的临界尺寸，因而该间隔物绝缘层122用具有极佳阶梯覆盖特性的材料来形成。此外，间隔物绝缘层122可以借助原子层沉积(ALD)方法来形成。
参考图2e，在间隔物绝缘层122之间形成间隙填充层124。间隙填充层124可以由与分隔层112的材料相同的材料形成。
参考图2f，对间隙填充层124执行回蚀工序从而获得间隙填充层的平坦化。回蚀工序可以是干式回蚀工序。除了可以使用回蚀工序之外，还可以使用平坦化蚀刻工序或湿式剥离工序。随后，对间隔物绝缘层122进行回蚀以使分隔图案112a露出。
参考图2g，在分隔图案112a、间隔物绝缘层122和间隙填充层124上形成第一切割掩摸图案126。第一切割掩摸图案126可以是与隔离栅极的沟槽TI(参见图2j)的一侧连接的掩摸，并且可以形成为使分隔线图案112a’和分隔垫图案112a”之间的连接部分露出。从第一切割掩摸图案126露出的区域可以形成为线图案。更具体地说，第一切割掩摸图案126可以使以字母“U”形形状包围间隙填充层124端部的间隔物绝缘层122露出。
参考图2h，使用第一切割掩摸图案126作为掩摸以将绝缘膜110露出的方式移除分隔图案112a和间隙填充层124。在该情况下，分隔图案112a或间隙填充层124的蚀刻选择率与间隔物绝缘层122的蚀刻选择率不同，从而在使用第一切割掩摸图案126作为掩摸移除分隔图案112a和间隙填充层124时不会移除间隔物绝缘层122。可以对分隔图案112a和间隙填充层124进行干式蚀刻。然后，借助剥离法移除第一切割掩摸图案126。
参考图2i，在绝缘膜110、分隔图案112a、间隔物绝缘层122和间隙填充层124上形成SOC膜128和硬掩模层130。在该情况下，将SOC膜128平坦化以克服当借助于采用第一切割掩模图案126的图案化工序使绝缘膜110露出时造成的高度差异(例如，阶梯高度)。此外，硬掩模层130可以包括抗反射涂层(Si-ARC)或底部抗反射涂层(BARC)。
随后，形成第二切割掩模图案132。第二切割掩模图案132包括第一岛形图案M1和第二岛形图案M2。第一岛形图案M1与被第一切割掩模图案126露出的区域相邻，并覆盖间隙填充层124、形成在间隙填充层124的两侧处的间隔物绝缘层122、和与间隔物绝缘层122相邻的分隔线图案112a’的一部分。第二岛形图案M2覆盖分隔线图案112a’、形成在分隔线图案112a’的两侧处的间隔物绝缘层122、和与间隔物绝缘层122相邻的间隙填充层124的一部分。
在该情况下，第二切割掩模图案132形成为将实际单元栅极的沟槽(TA，参见图2j)隔离。相应地，可以在使用第二切割掩模图案132作为蚀刻掩模来蚀刻硬掩膜层130和SOC膜128时使间隙填充层124和间隔物绝缘层122不被蚀刻。
参考图2j，可以使用第二切割掩模图案132作为掩模蚀刻硬掩膜层130和SOC膜128。随后，利用分隔图案112a与间隔物绝缘层122之间的蚀刻选择率来移除间隔物绝缘层122(该方法被称为负型间隔物图案化方法)。在上述工序期间，间隔物绝缘层122在间隙填充层124的下方保留下来。间隔物绝缘层122可以与图2c所示的绝缘图案110a一起在后续工序中用作用于蚀刻绝缘膜110的掩模。也就是说，可以通过形成绝缘图案110a，将使用分隔图案112a作为掩模蚀刻绝缘膜110的蚀刻条件调整为与使用间隙填充层124作为掩模蚀刻绝缘膜110的另一蚀刻条件相同。这种用于获得相同蚀刻条件的调整可以解决在通过蚀刻绝缘膜110来形成最终埋入式栅极沟槽时遇到的问题。下面将描述上述问题。在通过蚀刻绝缘膜110来形成最终埋入式栅极沟槽的情况下，如果蚀刻条件根据用于蚀刻绝缘膜110的蚀刻掩模的种类而改变，则蚀刻选择率改变，因而蚀刻轮廓也改变，从而难以形成具有相同宽度的所得埋入式栅极沟槽。然而，用于获得相同蚀刻条件的上述调整可以解决上述问题。换句话说，因为利用了使用间隔物作为蚀刻对象层的间隔物图案化技术(SPT)，所以可以在宽度和轮廓两方面对例如绝缘膜110等蚀刻对象进行一致地蚀刻。因此，在后续工序中形成的沟槽也可以具有一致的轮廓。
随后，使用分隔图案112a、绝缘图案110a、间隙填充层124和间隔物绝缘层122作为掩模蚀刻绝缘膜110、垫氮化物膜108和垫氧化物膜106，并且蚀刻器件隔离膜102和有源区104，从而在有源区104和器件隔离膜102中分别形成沟槽TA和TI。
沟槽TA可以包括第一沟槽T11以及与第一沟槽T11平行且与第一沟槽T11间隔开的第二沟槽T12。第一沟槽TI可以包括第三沟槽T13和第四沟槽T14。第三沟槽T13与第一沟槽T11和第二沟槽T12平行，并且与第一沟槽T11和第二沟槽T12间隔开。第四沟槽T14连接至第三沟槽T13的端部，并且布置成与第三沟槽T13垂直。
在该情况下，如图2j中的(i)所示，沟槽TA表示用于单元操作的栅极的沟槽，沟槽TI表示用于埋入式隔离栅极的沟槽。然后，移除分隔图案112a、绝缘图案110a、间隙填充层124和间隔物绝缘层122。
本发明的第二至第四实施例将披露与位于用于单元操作的栅极的端部处的位线连接的连接部分的形成方法。在描述第二至第四实施例之前，要注意第二至第四实施例在将间隙填充层124平坦化以使分隔图案112a露出的步骤之前具有相同的工序，因此为了便于描述将在第二至第四实施例中省略对图2a至图2f的详细描述。
图3a至图3d示出根据本发明第二实施例的半导体器件的制造方法。图3a至图3d各个附图中的(i)是示出根据本发明第二实施例的半导体器件的制造方法的平面图，并且图3a至图3d中的(ii)是示出沿着图3a至图3d中的(i)所示的线X-X’截取的半导体器件的剖视图。
参考图3a，在分隔图案112a、间隔物绝缘层122和间隙填充层124上形成第一切割掩模图案126a。第一切割掩模图案126a形成为使分隔线图案112a’与分隔垫图案112a”之间的连接部分露出。第一切割掩模图案126a包括不平坦部分。该不平坦部分包括第一凹部S1和第二凹部S2。第一凹部S1使与间隔物绝缘层122相邻的间隙填充层124和分隔线图案112a’露出。第二凹部S2基于与间隙填充层124相邻的间隔物绝缘层122与第一凹部S1间隔开。
第一切割掩模图案126a用作与隔离栅极沟槽(TI1，参见图3d)的一侧连接的掩模。第一凹部S1和第二凹部S2可以不仅限定将要在后续工序中形成的第二切割掩模图案132a(参见图3c)，而且限定用于有效单元栅极的沟槽的垫部P1(参见图3d)。
参考图3b，使用第一切割掩摸图案126a作为掩摸来移除分隔图案112a和间隙填充层124。在该情况下，分隔图案112a或间隙填充层124的蚀刻选择率可以不同于间隔物绝缘层122的蚀刻选择率，从而在使用第一切割掩摸图案126a作为掩摸来移除分隔图案112a和间隙填充层124时不会移除间隔物绝缘层122。可以对分隔图案112a和间隙填充层124进行干式蚀刻。然后，借助剥离法来移除第一切割掩摸图案126a。
参考图3c，在绝缘膜110、分隔图案112a、间隔物绝缘层122和间隙填充层124上形成SOC膜128a和硬掩摸层130a。随后，形成第二切割掩摸图案132a，第二切割掩摸图案132a包括第一岛形图案M1和第二岛形图案M2，第一岛形图案M1和第二岛形图案M2覆盖由第一切割掩摸图案126a的第一凹部S1和第二凹部S2露出的区域的一部分。第一岛形图案M1和第二岛形图案M2可以与第一凹部S1和第二凹部S2的不平坦部分分离开。
在该情况下，可以采用第二切割掩摸图案132a来限定用于实际单元栅极的沟槽(TA1，参见图3d)的端部。当使用第二切割掩摸图案132a作为蚀刻掩摸来蚀刻硬掩摸层130a和SOC膜128a时，间隔物绝缘层122也被移除从而限定了垫部P1(参见图3d)。
参考图3d，可以使用第二切割掩摸图案132a作为掩摸来蚀刻硬掩摸层130a和SOC膜128a。随后，利用分隔图案112a与间隔物绝缘层122之间的蚀刻选择率来移除间隔物绝缘层122。然后，使用分隔图案112a、绝缘图案110a、间隙填充层124和间隔物绝缘层122来蚀刻绝缘膜110、垫氮化物膜108和垫氧化物层106，然后蚀刻器件隔离膜102和有源区从而形成沟槽TA1和TI1以及垫部P1。
沟槽TA1可以包括线型的第一沟槽T21以及布置成与第一沟槽T21平行的第二沟槽T22。第二沟槽T22与第一沟槽T21同时地进行布置并与第一沟槽T21间隔开。第二沟槽T22可以比第一沟槽T21短。沟槽TI1可以包括第三沟槽T23和第四沟槽T24。第三沟槽T23形成为与第一沟槽T21和第二沟槽T22平行，并且与第一沟槽T21和第二沟槽T22间隔开。第四沟槽T24连接至第三沟槽T23的端部并形成为与第三沟槽T23垂直。
垫部P1可以连接至第二沟槽T22的端部并且可以与第四沟槽T24平行地延伸。垫部P1也可以与第一沟槽T21和第三沟槽T23间隔开。然后，移除分隔图案112a、绝缘图案110a、间隙填充层124和间隔物绝缘层122。
如上所述，本发明第二实施例披露了一种包含于栅极的一侧并能够操作单元区域的垫部的形成方法。下面，将参考本发明第三实施例和第四实施例描述第二实施例所示的改进型垫部的形成方法。
图4a至图4d示出根据本发明第三实施例的半导体器件的制造方法。图4a至图4d各个附图中的(i)是示出根据本发明第三实施例的半导体器件的制造方法的平面图，并且图4a至图4d中的(ii)是示出沿着图4a至图4d中的(i)所示的线X-X’截取的半导体器件的剖视图。
参考图4a，在分隔图案112a、间隔物绝缘层122和间隙填充层124上形成第一切割掩模图案126b。第一切割掩模图案126b可以形成为使分隔线图案112a’与分隔垫图案112a”之间的连接部分露出。第一切割掩模图案126b也可以包括不平坦部分。不平坦部分包括第一凹部S3和第二凹部S4。第一凹部S3基于间隙填充层124使间隔物绝缘层122露出。第二凹部S4通过与间隔物绝缘层122相邻的间隙填充层124与分隔线图案112a间隔开，并且基于分隔线图案112a’使间隔物绝缘层122露出。
第一切割掩模图案126b用作与隔离栅极沟槽(TI2，参见图4d)的一侧连接的掩模。第一凹部S3和第二凹部S4可以限定将要在后续工序中形成的第二切割掩模图案132b(参见图4c)以及用于单元操作的栅极的沟槽的垫部P2(参见图4d)。
参考图4b，使用第一切割掩模图案126b作为掩模移除分隔图案112a和间隙填充层124。在该情况下，分隔图案112a或间隙填充层124的蚀刻选择率不同于间隔物绝缘层122的蚀刻选择率。这使得在使用第一切割掩模图案126b作为掩模移除分隔图案112a和间隙填充层124时间隔物绝缘层122保留下来。可以对分隔图案112a和间隙填充层124进行干式蚀刻。然后，可以借助剥离法来移除第一切割掩模图案126b。
参考图4c，在绝缘膜110、分隔图案112a、间隔物绝缘层122和间隙填充层124上形成SOC膜128b和硬掩模层130b。随后，第二切割掩模图案132b不仅包括第一图案M3和第二图案M4而且还包括第三图案M5和第四图案M6，第一图案M3和第二图案M4覆盖由第二切割掩模图案132b的第一凹部S3和第二凹部S4露出的区域的一部分。第三图案M5和第四图案M6连接至由第二切割掩模图案132b的第一凹部S3和第二凹部S4露出的区域，并且覆盖布置在间隔物绝缘层122的两侧处的间隙填充层124和分隔图案112a。在该情况下，第一图案M3、第二图案M4、第三图案M5和第四图案M6可以形成为岛图案。
在该情况下，第三图案M5和第四图案M6可以限定用于实际单元栅极的沟槽(TA2，参见图4d)的一个端部，第一图案M3和第三图案M5可以限定垫部P2(参见图4d)，并且第二图案M4和第四图案M6也可以限定垫部P2(参见图4d)。
参考图4d，使用第二切割掩模图案132b作为掩模来蚀刻硬掩模层130b和SOC膜128b。随后，利用分隔图案112a和间隔物绝缘层122之间的蚀刻选择率来移除间隔物绝缘层122。随后，在使用分隔图案112a、绝缘图案110a、间隙填充层124和间隔物绝缘层122作为掩模蚀刻绝缘膜110、垫氮化物膜108和垫氧化物膜106之后，蚀刻器件隔离膜102和有源区104，从而形成沟槽TA2和TI2以及垫部P2。
沟槽TA2可以包括线型的第一沟槽T31以及布置成与第一沟槽T31平行并与第一沟槽T31间隔开的第二沟槽T32。第二沟槽T32可以比第一沟槽T31长。此外，沟槽TI2可以包括第三沟槽T33和第四沟槽T34。第三沟槽T33布置成与第一沟槽T31和第二沟槽T32平行，并且与第一沟槽T31和第二沟槽T32间隔开。第四沟槽T34连接至第三沟槽T33的端部，并且布置成与第三沟槽T33垂直。
垫部P2可以连接至第二沟槽T32的一侧并且可以向第一沟槽T31的方向与第四沟槽T34平行地延伸。垫部P2也可以与第三沟槽T33间隔开。然后，移除分隔图案112a、绝缘图案110a、间隙填充层124和间隔物绝缘层122。
还可以用另一方法形成上述垫部P2，下面，将参考图5a至图5d进行详细描述。
图5a至图5d示出根据本发明第四实施例的半导体器件的制造方法。图5a至图5d各个附图中的(i)是示出根据本发明第四实施例的半导体器件的制造方法的平面图，并且图5a至图5d中的(ii)是示出沿着图5a至图5d中的(i)所示的线X-X’截取的半导体器件的剖视图。
参考图5a，在分隔图案112a、间隔物绝缘层122和间隙填充层124上形成第一切割掩摸图案126c。第一切割掩摸图案126c可以形成为使分隔线图案112a’和分隔垫图案112a”之间的连接部分露出。第一切割掩摸图案126c还可以包括孔图案。孔图案包括第一孔图案H1和第二孔图案H2。第一孔图案H1相对于间隙填充层124使间隔物绝缘层122露出。第二孔图案H2利用与间隔物绝缘层122相邻的间隙填充层124与分隔线图案112a间隔开，并且基于分隔线图案112a’使间隔物绝缘层122露出。
使用第一切割掩摸图案126c作为与隔离栅极沟槽(TI3，参见图5d)的一侧连接的掩摸。第一孔图案H1和第二孔图案H2可以限定将要在后续工序中形成的第二切割掩摸图案132c(参见图5c)以及用于单元操作的栅极的沟槽的垫部P3(参见图5d)。
参考图5b，使用第一切割掩摸图案126c作为掩摸移除分隔图案112a和间隙填充层124。在该情况下，分隔图案112a或间隙填充层124的蚀刻选择率不同于间隔物绝缘层122的蚀刻选择率。这允许在使用第一切割掩摸图案126c作为掩摸来移除分隔图案112a和间隙填充层124时间隔物绝缘层122保留下来。可以对分隔图案112a和间隙填充层124进行干式蚀刻。然后，可以借助剥离法来移除第一切割掩摸图案126c。
参考图5c，在绝缘膜110、分隔图案112a、间隔物绝缘层122和间隙填充层124上形成SOC膜128c和硬掩摸层130c。随后，形成包括第一图案M7、第二图案M8、第三图案M9和第四图案M10的第二切割掩摸图案132c。第一图案M7布置在第一区域(第一区域通过利用第一切割掩摸图案126c移除分隔线图案112a’与分隔垫图案112a”之间的连接部分而露出)与第二区域(第二区域从第一切割掩摸图案126c的第一孔图案H1露出)之间，并且覆盖间隙填充层124和与间隙填充层124相邻的间隔物绝缘层122。第二图案M8布置在第一区域与从第一切割掩摸图案126c的第二孔图案H2露出的区域之间，并且覆盖分隔线图案112a’和与分隔线图案112a’相邻的间隔物绝缘层122。第三图案M9和第四图案M10可以与从第一切割掩摸图案126c的第一孔图案H1和第二孔图案H2露出的区域相邻，并且可以覆盖间隔物绝缘层122以及与间隔物绝缘层122相邻的分隔线图案112a’和间隙填充层124。
在该情况下，第三图案M9和第四图案M10可以限定用于实际单元栅极的沟槽(TA3，参见图5d)的一端，第一图案M7和第三图案M9可以限定垫部P3(参见图5d)，并且第二图案M8和第四图案M10也可以限定垫部P3(参见图5d)。
参考图5d，使用第二切割掩摸图案132c作为掩摸蚀刻硬掩摸层130b和SOC膜128b。随后，利用分隔图案112a与间隔物绝缘层122之间的蚀刻选择率移除间隔物绝缘层122。然后，在(使用分隔图案112a、绝缘图案110a、间隙填充层124和间隔物绝缘层122作为掩模)蚀刻绝缘膜110、垫氮化物膜108和垫氧化物膜106之后，蚀刻器件隔离膜102和有源区104，从而形成沟槽TA3和TI3以及垫部P3。
沟槽TA3可以包括线型的第一沟槽T41和布置成与第一沟槽T41平行并与第一沟槽T41间隔开的第二沟槽T42。第二沟槽T42可以比第一沟槽T41长。此外，沟槽TI3可以包括第三沟槽T43和第四沟槽T44。第三沟槽T43布置成与第一沟槽T41和第二沟槽T42平行并与第一沟槽T41和第二沟槽T42间隔开。第四沟槽T44连接至第三沟槽T43的端部，并布置成与第三沟槽T43垂直。
垫部P3可以连接至第二沟槽T42的一侧并且可以向第一沟槽T41的方向与第四沟槽T44平行地延伸。垫部P3也可以与第三沟槽T43间隔开。然后，移除分隔图案112a、绝缘图案110a、间隙填充层124和间隔物绝缘层122。
从以上描述可知，本发明的实施例提供利用负型间隔物图案化方法以如下方式制造半导体器件的方法：半导体器件包括用于埋入式有效单元栅极的沟槽以及形成在能够操作单元的埋入式有效单元栅极的沟槽的端部处的垫部，从而可以容易形成高集成度半导体器件。
本发明的上述实施例是示例性的而非限制性的。各种替代及等同的方式都是可行的。本发明并不限于本文所述沉积、蚀刻、抛光和图案化步骤的类型。本发明也不限于任何特定类型的半导体器件。举例来说，本发明可以用于动态随机存取存储器件(DRAM)或非易失性存储器件。对本发明内容所作的其它增加、删减或修改是显而易见的并且落入所附权利要求书的范围内。
本申请要求2010年10月5日提交的韩国专利申请No.10-2010-0096891的优先权，该韩国专利申请的全部内容通过引用并入本文。

Claims (25)

1.一种半导体器件的制造方法，包括：
在半导体基板上形成分隔线图案以及与所述分隔线图案的端部连接的分隔垫图案；
在所述分隔线图案和所述分隔垫图案的侧壁上形成间隔物绝缘层；
在所述间隔物绝缘层之间形成间隙填充层；
形成第一切割掩摸图案以使所述分隔线图案与所述分隔垫图案之间的连接部分露出；
使用所述第一切割掩摸图案作为掩摸移除与所述间隔物绝缘层相邻的所述分隔线图案和所述间隙填充层；
形成包括第一图案和第二图案的第二切割掩摸图案，其中，所述第一图案与被所述第一切割掩摸图案露出的区域相邻并覆盖所述间隙填充层、与所述间隙填充层相邻的所述间隔物绝缘层、和与所述间隔物绝缘层相邻的所述分隔线图案的一部分，并且所述第二图案覆盖所述分隔线图案、与所述分隔线图案相邻的所述间隔物绝缘层、和与所述间隔物绝缘层相邻的所述间隙填充层的一部分；以及
使用所述第二切割掩摸图案作为掩摸移除所述间隔物绝缘层以在所述半导体基板中形成栅极沟槽。
2.根据权利要求1所述的方法，还包括：
在所述半导体基板上形成绝缘膜。
3.根据权利要求2所述的方法，其中，
在形成所述分隔线图案和所述分隔垫图案的过程中，对所述绝缘膜的上部进行部分蚀刻来形成绝缘图案。
4.根据权利要求1所述的方法，其中，
使用所述第一切割掩摸图案作为掩摸来移除与所述间隔物绝缘层相邻的所述分隔线图案和所述间隙填充层的步骤利用所述分隔线图案或所述间隙填充层与所述间隔物绝缘层之间的蚀刻选择率差异而不移除所述间隔物绝缘层。
5.根据权利要求1所述的方法，其中，
所述第一图案和所述第二图案中的每一者均形成为岛形图案。
6.根据权利要求1所述的方法，还包括：
通过使用残留的所述分隔线图案、所述分隔垫图案和所述间隙填充层作为掩摸蚀刻所述半导体基板来形成沟槽。
7.根据权利要求6所述的方法，其中，所述沟槽包括：
线型的第一沟槽；
第二沟槽，其布置成与所述第一沟槽平行并与所述第一沟槽间隔开；
第三沟槽，其布置成与所述第一沟槽和所述第二沟槽平行并与所述第一沟槽和所述第二沟槽间隔开；以及
第四沟槽，其连接至所述第三沟槽并布置成与所述第三沟槽垂直。
8.一种半导体器件的制造方法，包括：
在半导体基板上形成分隔线图案，并且形成与所述分隔线图案的端部连接的分隔垫图案；
在所述分隔线图案和所述分隔垫图案的侧壁上形成间隔物绝缘层；
形成埋入在所述间隔物绝缘层之间的间隙填充层；
形成包括第一凹部和第二凹部的第一切割掩摸图案，其中，所述第一凹部使所述分隔线图案与所述分隔垫图案之间的连接部分露出且还使所述间隔物绝缘层以及与所述间隔物绝缘层相邻的所述间隙填充层和所述分隔线图案露出，并且所述第二凹部借助与所述间隙填充层相邻的所述间隔物绝缘层与所述第一凹部间隔开；
使用所述第一切割掩摸图案作为掩摸移除与所述间隔物绝缘层相邻的所述分隔线图案和所述间隙填充层；
形成包括第一图案和第二图案的第二切割掩摸图案，所述第一图案和所述第二图案覆盖被所述第一凹部和所述第二凹部露出的区域的一部分，所述第一图案和所述第二图案与所述第一凹部和所述第二凹部的不平坦部分间隔开；以及
使用所述第二切割掩摸图案作为掩摸移除所述间隔物绝缘层。
9.根据权利要求8所述的方法，还包括：
在所述半导体基板上形成绝缘膜。
10.根据权利要求9所述的方法，其中，
在形成所述分隔线图案和所述分隔垫图案的过程中，对所述绝缘膜的上部进行部分蚀刻来形成绝缘图案。
11.根据权利要求8所述的方法，其中，
使用所述第一切割掩摸图案作为掩摸来移除与所述间隔物绝缘层相邻的所述分隔线图案和所述间隙填充层的步骤利用所述分隔线图案或所述间隙填充层与所述间隔物绝缘层之间的蚀刻选择率差异而不移除所述间隔物绝缘层。
12.根据权利要求8所述的方法，还包括：
通过使用残留的所述分隔线图案、所述分隔垫图案和所述间隙填充层作为掩摸蚀刻所述半导体基板来形成沟槽。
13.根据权利要求12所述的方法，其中，所述沟槽包括：
线型的第一沟槽；
第二沟槽，其布置成与所述第一沟槽平行，与所述第一沟槽间隔开且比所述第一沟槽短；
第三沟槽，其布置成与所述第一沟槽和所述第二沟槽平行并与所述第一沟槽和所述第二沟槽间隔开；
第四沟槽，其连接至所述第三沟槽的端部并布置成与所述第三沟槽垂直；以及
垫部，其沿与所述第四沟槽平行的方向延伸，连接至所述第二沟槽的端部并且与所述第一沟槽和所述第三沟槽间隔开。
14.一种半导体器件的制造方法，包括：
在半导体基板上形成分隔线图案，并且形成与所述分隔线图案的端部连接的分隔垫图案；
在所述分隔线图案和所述分隔垫图案的侧壁上形成间隔物绝缘层；
形成埋入在所述间隔物绝缘层之间的间隙填充层；
形成包括第一凹部和第二凹部的第一切割掩摸图案，其中，所述第一凹部使所述分隔线图案与所述分隔垫图案之间的连接部分露出且还基于所述间隙填充层使所述间隔物绝缘层露出，并且所述第二凹部借助与所述间隔物绝缘层相邻的所述分隔线图案和所述间隙填充层与所述第一凹部间隔开并使与所述分隔线图案相邻的所述间隔物绝缘层露出；
使用所述第一切割掩摸图案作为掩摸移除与所述间隔物绝缘层相邻的所述分隔线图案和所述间隙填充层；
形成包括第一图案、第二图案、第三图案和第四图案的第二切割掩摸图案，所述第一图案和所述第二图案覆盖被所述第一切割掩摸图案的第一凹部和第二凹部露出的区域的一部分，所述第三图案和所述第四图案连接至被所述第一切割掩摸图案的第一凹部和第二凹部露出的区域的一部分并覆盖形成在所述间隔物绝缘层的两侧处的分隔线图案和间隙填充层；以及
使用所述第二切割掩摸图案作为掩摸移除所述间隔物绝缘层。
15.根据权利要求14所述的方法，还包括：
在所述半导体基板上形成绝缘膜。
16.根据权利要求15所述的方法，其中，
在形成所述分隔线图案和所述分隔垫图案的过程中，对所述绝缘膜的上部进行部分蚀刻来形成绝缘图案。
17.根据权利要求14所述的方法，其中，
所述第一图案、所述第二图案、所述第三图案和所述第四图案中的每一者均形成为岛图案。
18.根据权利要求14所述的方法，其中，
使用所述第一切割掩摸图案作为掩摸来移除与所述间隔物绝缘层相邻的所述分隔线图案和所述间隙填充层的步骤利用所述分隔线图案或所述间隙填充层与所述间隔物绝缘层之间的蚀刻选择率差异而不移除所述间隔物绝缘层。
19.根据权利要求14所述的方法，还包括：
在移除所述间隔物绝缘层之后，通过使用残留的所述分隔线图案、所述分隔垫图案和所述间隙填充层作为掩摸蚀刻所述半导体基板来形成沟槽。
20.根据权利要求19所述的方法，其中，所述沟槽包括：
线型的第一沟槽；
第二沟槽，其布置成与所述第一沟槽平行，与所述第一沟槽间隔开且比所述第一沟槽长；
第三沟槽，其布置成与所述第一沟槽和所述第二沟槽平行并与所述第一沟槽和所述第二沟槽间隔开；
第四沟槽，其连接至所述第三沟槽的端部并布置成与所述第三沟槽垂直；以及
垫部，其沿与所述第四沟槽平行的方向延伸，连接至所述第二沟槽的端部并且与所述第一沟槽和所述第三沟槽间隔开。
21.一种半导体器件的制造方法，包括：
在半导体基板上形成分隔线图案，并且形成与所述分隔线图案的端部连接的分隔垫图案；
在所述分隔线图案和所述分隔垫图案的侧壁上形成间隔物绝缘层；
形成埋入在所述间隔物绝缘层之间的间隙填充层；
形成包括第一孔图案和第二孔图案的第一切割掩摸图案，其中，所述第一孔图案使所述分隔线图案与所述分隔垫图案之间的连接部分露出且还基于所述间隙填充层使所述间隔物绝缘层露出，并且所述第二孔图案借助与所述间隔物绝缘层相邻的所述分隔线图案和所述间隙填充层与所述第一孔图案间隔开并使与所述分隔线图案相邻的所述间隔物绝缘层露出；
使用所述第一切割掩摸图案作为掩摸移除与所述间隔物绝缘层相邻的所述分隔线图案和所述间隙填充层；
形成包括第一图案、第二图案、第三图案和第四图案的第二切割掩摸图案，所述第一图案布置在通过利用所述第一切割掩模图案移除所述分隔线图案与所述分隔垫图案之间的连接部分而露出的区域与被所述第一孔图案露出的区域之间，并且所述第一图案覆盖间隙填充层和与所述间隙填充层相邻的间隔物绝缘层；所述第二图案布置在通过利用所述第一切割掩模图案移除所述分隔线图案与所述分隔垫图案之间的连接部分而露出的区域与被所述第二孔图案露出的区域之间，所述第二图案覆盖分隔线图案和与所述分隔线图案相邻的间隔物绝缘层；并且所述第三图案和所述第四图案与被所述第一孔图案和所述第二孔图案露出的区域相邻，并覆盖所述间隔物绝缘层以及与所述间隔物绝缘层相邻的分隔线图案和间隙填充层；以及
使用所述第二切割掩摸图案作为掩摸移除所述间隔物绝缘层。
22.一种半导体器件的制造方法，包括：
提供包括有源区和器件隔离区的基板；
在所述基板上在所述有源区和所述器件隔离区的分界部形成线型的第一掩模图案；
在所述第一掩模图案的第一侧和第二侧处形成第一间隔物图案和第二间隔物图案，所述第一间隔物图案位于所述器件隔离区，所述第二间隔物图案位于所述有源区，所述第一间隔物图案和所述第二间隔物图案在所述第一掩模图案的第一端部朝向彼此延伸；
在所述第一掩模图案的第一端部形成第一垫图案；以及
移除所述第一间隔物图案和所述第二间隔物图案以在所述器件隔离区中形成第一栅极沟槽并在所述有源区中形成第二栅极沟槽，所述第一栅极沟槽延伸至所述第一垫图案并且所述第二栅极沟槽与所述第一垫图案隔离开。
23.根据权利要求22所述的方法，其中，
形成所述第一垫图案的步骤是利用使所述第一掩模图案的第一端部露出的第二掩模图案执行的。
24.根据权利要求22所述的方法，其中，
移除所述第一间隔物图案和所述第二间隔物图案的步骤使用将所述第一间隔物图案露出并遮挡所述第二间隔物图案的第三掩模图案执行的。
25.根据权利要求22所述的方法，还包括：
在所述第二栅极沟槽的端部形成第二垫沟槽，所述第二垫沟槽从所述第二栅极沟槽延伸。
CN2011100340813A 2010-10-05 2011-01-28 半导体器件的制造方法 Pending CN102446705A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020100096891A KR101150586B1 (ko) 2010-10-05 2010-10-05 반도체 소자의 형성 방법
KR10-2010-0096891 2010-10-05

Publications (1)

Publication Number Publication Date
CN102446705A true CN102446705A (zh) 2012-05-09

Family

ID=45890177

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011100340813A Pending CN102446705A (zh) 2010-10-05 2011-01-28 半导体器件的制造方法

Country Status (3)

Country Link
US (1) US8216938B2 (zh)
KR (1) KR101150586B1 (zh)
CN (1) CN102446705A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107464744A (zh) * 2016-06-02 2017-12-12 中芯国际集成电路制造(上海)有限公司 半导体结构及其制造方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130078210A (ko) * 2011-12-30 2013-07-10 에스케이하이닉스 주식회사 반도체 소자 및 그 제조 방법
KR20140008863A (ko) 2012-07-12 2014-01-22 에스케이하이닉스 주식회사 더블 ｓｐｔ를 이용한 반도체 소자의 미세패턴 형성방법
KR102059183B1 (ko) 2013-03-07 2019-12-24 삼성전자주식회사 반도체 장치의 제조 방법 및 이에 의해 제조된 반도체 장치
TWI704647B (zh) 2015-10-22 2020-09-11 聯華電子股份有限公司 積體電路及其製程
KR102403736B1 (ko) 2015-11-02 2022-05-30 삼성전자주식회사 반도체 소자 및 그 반도체 소자의 제조 방법
KR102471620B1 (ko) 2016-02-22 2022-11-29 에스케이하이닉스 주식회사 패턴 형성 방법 및 그를 이용한 반도체장치 제조 방법
TWI766060B (zh) * 2018-07-03 2022-06-01 聯華電子股份有限公司 圖案化方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080081461A1 (en) * 2006-10-02 2008-04-03 Ji-Young Lee Method of forming pad patterns using self-align double patterning method, pad pattern layout formed using the same, and method of forming contact holes using self-align double patterning method
CN101465282A (zh) * 2007-12-20 2009-06-24 海力士半导体有限公司 制造半导体器件的方法
US20090263749A1 (en) * 2008-04-17 2009-10-22 Samsung Electronics Co., Ltd. Method of forming fine patterns of semiconductor device
CN101728324A (zh) * 2008-11-03 2010-06-09 海力士半导体有限公司 形成半导体器件的图案的方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100481183B1 (ko) * 2003-03-17 2005-04-07 삼성전자주식회사 이중 캐핑막 패턴들을 갖는 반도체 장치 및 그 제조방법
US8018070B2 (en) * 2007-04-20 2011-09-13 Qimonda Ag Semiconductor device, method for manufacturing semiconductor devices and mask systems used in the manufacturing of semiconductor devices
US8685627B2 (en) * 2007-12-20 2014-04-01 Hynix Semiconductor Inc. Method for manufacturing a semiconductor device
WO2009082751A2 (en) * 2007-12-24 2009-07-02 Torrent, Inc. Magnetic and locking cable connectors
KR20090070535A (ko) 2007-12-27 2009-07-01 주식회사 하이닉스반도체 반도체 소자의 패터닝 방법
KR101159954B1 (ko) * 2010-04-15 2012-06-25 에스케이하이닉스 주식회사 반도체 소자의 형성 방법
KR101139980B1 (ko) * 2010-05-27 2012-05-02 에스케이하이닉스 주식회사 반도체 소자 및 그 형성 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080081461A1 (en) * 2006-10-02 2008-04-03 Ji-Young Lee Method of forming pad patterns using self-align double patterning method, pad pattern layout formed using the same, and method of forming contact holes using self-align double patterning method
CN101465282A (zh) * 2007-12-20 2009-06-24 海力士半导体有限公司 制造半导体器件的方法
US20090263749A1 (en) * 2008-04-17 2009-10-22 Samsung Electronics Co., Ltd. Method of forming fine patterns of semiconductor device
CN101728324A (zh) * 2008-11-03 2010-06-09 海力士半导体有限公司 形成半导体器件的图案的方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107464744A (zh) * 2016-06-02 2017-12-12 中芯国际集成电路制造(上海)有限公司 半导体结构及其制造方法
CN107464744B (zh) * 2016-06-02 2019-11-26 中芯国际集成电路制造(上海)有限公司 半导体结构及其制造方法

Also Published As

Publication number Publication date
KR101150586B1 (ko) 2012-06-08
US8216938B2 (en) 2012-07-10
KR20120035398A (ko) 2012-04-16
US20120083126A1 (en) 2012-04-05

Similar Documents

Publication Publication Date Title
CN102446705A (zh) 半导体器件的制造方法
US8319264B2 (en) Semiconductor device and method for manufacturing the same
US8350321B2 (en) Semiconductor device having saddle fin transistor and manufacturing method of the same
JP2009506578A (ja) リセス型浮遊ゲートを有するフラッシュメモリ
US8735956B2 (en) Semiconductor device and method for manufacturing the same
JP2004088100A (ja) 垂直デバイス・アレイおよび境界付きビット線コンタクトを有する組込みｄｒａｍの構造およびｄｒａｍを作成する方法
JP2005072578A (ja) 半導体装置及び半導体装置の製造方法
KR20020022920A (ko) 자기 정렬된 컨택 형성 방법 및 이를 이용한 반도체소자의 제조 방법
US20120252186A1 (en) Semiconductor device and method for forming the same
JPH11168199A (ja) 半導体記憶装置及びその製造方法
KR100594279B1 (ko) 반도체메모리소자의 자기정렬컨택 형성방법 및 이를이용한 반도체메모리소자의 제조방법
US9123576B2 (en) Semiconductor device and method for manufacturing the same
KR101917605B1 (ko) 반도체 장치 및 그 제조 방법
JP2008210940A (ja) 半導体装置及びその製造方法
CN103681283A (zh) 制作凹入式信道存储晶体管装置的方法
CN112750783A (zh) 半导体结构及其形成方法
KR100598092B1 (ko) 플래시 메모리 및 그 형성 방법
KR20130004680A (ko) 디램 소자의 제조 방법
KR100885787B1 (ko) 비휘발성 메모리 소자의 제조 방법
CN110246841B (zh) 半导体元件及其制作方法
KR20140141347A (ko) 반도체 장치 및 그의 제조 방법
US20080233727A1 (en) Method of manufacturing semiconductor device
KR101128905B1 (ko) 반도체 소자의 제조 방법
KR101067875B1 (ko) 반도체 소자의 제조방법
KR101213941B1 (ko) 반도체 소자 및 그의 형성 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
AD01 Patent right deemed abandoned

Effective date of abandoning: 20160706

C20 Patent right or utility model deemed to be abandoned or is abandoned