CN102365823B - 校正信号生成装置以及a/d转换装置 - Google Patents

Abstract

校正信号生成装置生成用于对根据模拟输入电压获得的数字信号进行校正的校正信号。校正信号生成装置具有校正信号输出电路，该校正信号输出电路在与第1级数检测电路检测出的延迟单元的通过级数与第2级数检测电路检测出的延迟单元的通过级数的级数差对应的定时保持上述第1级数检测电路和第3级数检测电路检测出的延迟单元的通过级数，将所保持的上述第1级数检测电路的级数与上述第3级数检测电路的级数之差作为校正信号输出。

Description

校正信号生成装置以及A/D转换装置

技术领域

本发明涉及输出用于对A/D转换装置的直线性进行校正的校正信号的校正信号生成装置以及使用该校正信号校正直线性的A/D转换装置。

本申请基于2009年3月30日在日本提交申请的日本特愿2009-083483号并主张优先权，在此援引其内容。

背景技术

以往作为以简单构成获得高分辨率的数字值的A/D转换装置，已知有图9所示的构成的A/D转换装置(参见专利文献1)。

在图9所示的A/D转换装置300中，脉冲延迟电路81具有将分别由各种栅极电路构成的多个延迟单元(NAND1、BUF1、...、BUF15)呈环状连接起来的构成，而作为该各延迟单元的电源电压，提供的是作为A/D转换对象的模拟输入信号(电压)Vin。

当对该脉冲延迟电路81输入了环绕脉冲SP时，环绕脉冲SP以与上述电源电压对应的延迟时间依次通过各延迟单元，在脉冲延迟电路81内环绕。

环绕脉冲SP所通过的延迟单元的级数由延迟单元的延迟时间、即被作为电源电压而提供的模拟输入信号Vin确定。脉冲通过级数检测电路82检测该级数(和环绕数)。

锁存器&编码器83在从开始输入环绕脉冲SP起经过了A/D转换的取样时间之后在输入锁存脉冲LP的定时，取入脉冲通过级数检测电路82的检测结果，将对此时的环绕脉冲SP的通过级数进行了编码得到的值作为A/D转换后的数字值Cout而输出。

其中，在上述A/D转换装置300中，由于无法利用一次函数来表现延迟单元的延迟时间与电源电压的关系，因此表示模拟输入信号Vin与作为A/D转换结果的数字值Cout的关系的输入输出特性成为曲线。于是，提出了如下方法作为使输入输出特性接近理想直线的方法，即预先将作为A/D转换对象的模拟输入信号的电压范围分割为多个区域，获得A/D转换的结果。然后求出通过直线将所获得的A/D转换结果的值彼此连接起来的近似式，根据通过该近似式获得的坐标点对实际进行了A/D转换的数字值进行校正(参见专利文献2)。

先行技术文献

专利文献

专利文献1：日本特开平5-259907号公报

专利文献2：日本特开2004-274157号公报

发明内容

发明所要解决的课题

然而，为了求出用于对A/D转换后的数据进行近似校正的转换式，需要实际对许多的基准电压进行A/D转换，求出与各基准电压对应的坐标点处的A/D转换数据，使用求出的多个A/D转换数据来设定转换式，因此存在设定转换式较为复杂的问题。

本发明就是基于对上述课题的认识而完成的，其目的在于提供一种通过生成对于A/D转换装置的输入输出特性进行校正的校正信号，从而能够在不必实际对许多的基准电压进行A/D转换的情况下容易地校正A/D转换装置的输入输出特性的校正信号生成装置。

另外，其目的还在于提供一种使用该校正信号校正A/D转换后的数字值，从而能获得接近理想直线的输入输出特性的A/D转换装置。

解决课题的手段

本发明涉及的校正信号生成装置生成用于对根据模拟输入电压获得的数字信号进行校正的校正信号，其中，该校正信号生成装置具有：第1级数检测电路，其具有将使第1脉冲信号延迟与上述模拟输入电压的大小对应的延迟时间的延迟单元进行多级连接而成的第1脉冲延迟电路、和检测上述第1脉冲信号通过上述第1脉冲延迟电路内的延迟单元的级数的第1脉冲通过级数检测电路；电平移位电路，其输出使上述模拟输入电压的电压电平移位后的模拟电压；第2级数检测电路，其具有将使第2脉冲信号延迟与通过上述电平移位电路对电压电平进行了移位后的模拟电压的大小对应的延迟时间的延迟单元进行多级连接而成的第2脉冲延迟电路、和检测上述第2脉冲信号通过上述第2脉冲延迟电路内的延迟单元的级数的第2脉冲通过级数检测电路；第3级数检测电路，其具有将使第3脉冲信号延迟与作为预先设定的电压值的模拟基准电压的大小对应的延迟时间的延迟单元进行多级连接而成的第3脉冲延迟电路、和检测上述第3脉冲信号通过上述第3脉冲延迟电路内的延迟单元的级数的第3脉冲通过级数检测电路；以及校正信号输出电路，其在与上述第1级数检测电路检测出的延迟单元的通过级数与上述第2级数检测电路检测出的延迟单元的通过级数的级数差对应的定时，保持由上述第1级数检测电路和上述第3级数检测电路检测出的延迟单元的通过级数，将所保持的上述第1级数检测电路的级数与上述第3级数检测电路的级数之差作为校正信号输出。

另外，还可以构成为本发明的上述校正信号输出电路在上述第1级数检测电路检测出的延迟单元的通过级数与上述第2级数检测电路检测出的延迟单元的通过级数的级数差成为预先确定的级数差的定时，保持由上述第1级数检测电路检测出的延迟单元的通过级数。

另外，本发明的A/D转换装置将模拟输入电压转换为数字信号，其具有：第4级数检测电路，其具有将使第4脉冲信号延迟与上述模拟输入电压的大小对应的延迟时间的延迟单元进行多级连接而成的第4脉冲延迟电路、和检测上述第4脉冲信号在预定时间内通过上述第4脉冲延迟电路内的延迟单元的级数的第4脉冲通过级数检测电路；第5级数检测电路，其具有将使第5脉冲信号延迟与作为预先确定的第2电压值的第2模拟基准电压的大小对应的延迟时间的延迟单元进行多级连接而成的第5脉冲延迟电路、和检测上述第5脉冲信号在上述预定时间内通过上述第5脉冲延迟电路内的延迟单元的级数的第5脉冲通过级数检测电路；输出电路，其从由上述第4级数检测电路检测出的延迟单元的通过级数中减去由上述第5级数检测电路检测出的延迟单元的通过级数，将该相减后得到的延迟单元的通过级数作为数字信号输出；上述校正信号生成装置；以及校正电路，其根据从上述校正信号生成装置输出的校正信号，校正从上述输出电路输出的数字信号，输出该校正后的数字信号。

还可以构成为，上述校正电路将从上述校正信号生成装置输出的校正信号与从上述输出电路输出的数字信号进行相加平均，输出该相加平均后的数字信号。

本发明的A/D转换装置还可以构成为上述第2模拟基准电压与上述模拟基准电压相同。

本发明的A/D转换装置还可以构成为还具有定时器电路，其在上述第2模拟基准电压与权利要求1所述的模拟基准电压与上述模拟输入电压相同的情况下，设定上述预定时间以使得上述第5级数检测电路检测出的延迟单元的通过级数与在上述校正信号输出电路中保持的上述第3级数检测电路的级数大致相同。

发明的效果

根据本发明，能提供生成用于对A/D转换装置的输入输出特性的弯曲(非直线性)进行校正的校正信号的校正信号生成装置，根据该校正信号对A/D转换后的数字信号输出值进行校正，能容易地将现有的A/D转换装置的输入输出特性转换为接近理想直线的特性。

附图说明

图1是表示本发明实施方式的校正信号生成装置的构成的框图。

图2是表示本发明实施方式的校正信号生成装置的处理步骤的流程图。

图3是表示本发明实施方式的校正信号生成装置的输入输出特性的一例的图表。

图4是表示本发明实施方式的校正信号生成装置的输入输出特性的详细例的图表。

图5是表示本发明实施方式的A/D转换装置的构成的框图。

图6是表示本发明实施方式的校正信号生成装置的处理步骤的流程图。

图7是表示本发明的实施方式的A/D转换装置的输入输出特性的一例的图表。

图8是表示本发明的实施方式的A/D转换装置的输入输出特性的详细例的图表。

图9是表示现有的A/D转换装置的构成的框图。

具体实施方式

下面参照附图说明本发明的优选实施方式。其中，本发明不限于以下各实施方式，例如可以将这些实施方式的构成要素分别适当组合起来。

<第1实施方式>

图1是表示本实施方式的校正信号生成装置的构成的框图。在图1中，校正信号生成装置100由级数检测电路1、电平移位电路2、级数检测电路3、校正信号输出电路4、级数检测电路5构成。另外，级数检测电路1由脉冲延迟电路11、脉冲通过级数检测电路12构成。级数检测电路3由脉冲延迟电路31、脉冲通过级数检测电路32构成。校正信号输出电路4由输出级数比较电路41、锁存器&编码器42、基准信号输出电路43、输出电路44构成。级数检测电路5由脉冲延迟电路51、脉冲通过级数检测电路52构成。

级数检测电路1输出表示与模拟输入电压Vin的电压电平(电压值)对应的环绕脉冲SP的延迟时间的信号。

脉冲延迟电路11是具有将具备与电源电压对应的延迟量的16级栅极电路(以下称之为“延迟单元”)呈环状连接起来的构成，通过这种构成使得环绕脉冲SP环绕的环形延时链(RDL)。

第一级的延迟单元NAND1由一个输入端子被输入环绕脉冲SP，另一个输入端子被输入第16级延迟单元BUF15的输出，当脉冲延迟电路11工作时始终对第16级延迟单元BUF15的输出进行逻辑反转的栅极电路(例如“与非”电路：NAND栅极)构成。

另外，从第2级的延迟单元BUF1到第16级的延迟单元BUF15由将被输入到输入端子的值输出到输出端子的栅极电路(例如将“非”电路：NOT栅极2级连接的缓冲电路)构成。

向延迟单元(NAND1、BUF1、...、BUF15)施加模拟输入电压Vin作为电源电压。各延迟单元分别以与电源电压(模拟输入电压Vin)的电压电平对应的延迟时间将从各自前一级的延迟单元输入的环绕脉冲SP输出给下一级延迟单元。呈环状连接的各延迟电路同样地进行工作，由前一级向后一级延迟单元依次传递环绕脉冲SP，从而使得环绕脉冲SP在脉冲延迟电路11内环绕。

如下具体说明环绕脉冲SP在脉冲延迟电路11内环绕的过程。

在没有向第一级的延迟单元NAND1的一个输入端子输入环绕脉冲SP时(环绕脉冲SP为“L”电平时)，延迟单元NAND1的输出端子不依赖于另一个输入端子的输入，都为“H”电平，从第2级延迟单元BUF1起的各延迟单元的输出端子也为“H”电平。

当向延迟单元NAND1的一个输入端子输入环绕脉冲SP时(环绕脉冲SP为“H”电平时)，由于其另一个输入端子被输入从最后级的延迟单元BUF15输出的“H”电平，因此延迟单元NAND1的输出端子通过环绕脉冲SP的输入，以与电源电压(模拟输入电压Vin)的电压电平对应的延迟时间切换为“L”电平。此后，从第2级延迟单元BUF1起的各延迟单元的输出端子也以与电源电压(模拟输入电压Vin)的电压电平对应的延迟时间依次切换为“L”电平。

当最后级的延迟单元BUF15的输出端子被切换为“L”电平时，由于第一级的延迟单元NAND1的输入端子被输入最后级的延迟单元BUF15的输出，因此第一级的延迟单元NAND1的输出端子以与电源电压(模拟输入电压Vin)的电压电平对应的延迟时间切换为“H”电平。此后，从第2级延迟单元BUF1起的各延迟单元的输出端子也以与电源电压(模拟输入电压Vin)的电压电平对应的延迟时间依次切换为“H”电平。

当最后级的延迟单元BUF15的输出端子被切换为“H”电平时，在下一个环绕中第一级的延迟单元NAND1的输出端子切换为“L”电平。此后，从第2级延迟单元BUF1起的各延迟单元的输出端子也依次切换为“L”电平。

此后，在输入有环绕脉冲SP的期间，通过最后级的延迟单元BUF15的输出端子的切换，重复进行从第一级延迟单元NAND1起，延迟单元(BUF1、...、BUF15)的输出端子依次切换为相反的输出电平的动作，其结果，环绕脉冲SP持续在脉冲延迟电路11内环绕。

从各延迟单元的输入端子电平被切换到输出端子电平被切换的延迟时间是与作为各延迟单元的电源电压的模拟输入电压Vin对应的时间，因此在脉冲延迟电路11内环绕的环绕脉冲SP在某预定时间内所通过的延迟单元的级数依赖于模拟输入电压Vin。

脉冲通过级数检测电路12是检测环绕脉冲SP通过脉冲延迟电路11内的延迟单元的级数的电路。

脉冲通过级数检测电路12被输入脉冲延迟电路11的各延迟单元的输出信号。

脉冲通过级数检测电路12将由计数器对脉冲延迟电路11内的第16级延迟单元BUF15的输出端子从“H”电平切换为“L”电平或从“L”电平切换为“H”电平的次数进行计数的结果以8位计数值的形式输出，并且输出表示从脉冲延迟电路11的16级的各延迟单元输入的“H”电平或“L”电平各自的状态的16位数据。

其中，从脉冲通过级数检测电路12输出的上述8位计数值和16位数据表示环绕脉冲SP在脉冲延迟电路11内环绕了多少圈，到达了第几级延迟单元。

例如，当上述计数值为4次，第5级延迟单元BUF4的输出为“L”电平，第6级延迟单元BUF5的输出为“H”电平的情况下，通过了延迟单元的级数为16级×4次+5级＝69级。

如上，级数检测电路1将环绕脉冲SP通过了以模拟输入电压Vin为电源电压的脉冲延迟电路11内的延迟单元的级数以8位+16位的数字数据(以下称之为“第1通过级数数据”)的形式输出。

电平移位电路2输出使模拟输入电压Vin电平移位了预先确定的一定的少量电压值(ΔVin)后的电平移位电压(Vin-ΔVin)。该电平移位电压成为级数检测电路3的延迟单元的电源电压。

并且在本实施方式中，将电平移位电压设为比模拟输入电压Vin减小预先确定的一定的少量电压值ΔVin的电压，也可以将电平移位电压设为比模拟输入电压Vin增大预先确定的一定的少量电压值ΔVin的电压(Vin+ΔVin)。

级数检测电路3按照来自电平移位电路2的电平移位电压Vin-ΔVin的电压电平，将环绕脉冲SP所环绕的延迟单元的通过级数以8位+16位的数字数据(以下称之为“第2通过级数数据”)的形式输出。

并且，级数检测电路3除了脉冲延迟电路31的电源电压为电平移位电压Vin-ΔVin之外，其他都与级数检测电路1的构成相同，进行相同的工作。

因此，级数检测电路1输出的第1通过级数数据与级数检测电路3输出的第2通过级数数据的差值为与预先确定的一定的少量电压值(ΔVin)的延迟单元的通过级数相当的值。

级数检测电路6按照作为预先确定的一定的电压电平的模拟基准电压Vref的电压电平，将环绕脉冲SP所环绕的延迟单元的通过级数以8位+16位的数字数据(以下称之为“第3通过级数数据”)形式输出。并且，级数检测电路5除了脉冲延迟电路51的电源电压为模拟基准电压Vref之外，其他都与级数检测电路1和级数检测电路3构成相同，进行相同的工作。

校正信号输出电路4在第1通过级数数据与第2通过级数数据之差为预先设定的值的定时，将第1通过级数数据与第3通过级数数据之差作为校正信号输出。

具体而言，输出级数比较电路41比较从级数检测电路1输出的第1通过级数数据与从级数检测电路3输出的第2通过级数数据之差，当该差为预先确定的差(延迟单元的通过级数之差)时，输出锁存脉冲LP。该锁存脉冲LP表示锁存器&编码器42保持(锁存)第1通过级数数据、基准信号输出电路43保持(锁存)第3通过级数数据的定时。

锁存器&编码器42在从输出级数比较电路41输入的锁存脉冲LP的定时对第1通过级数数据锦绣锁存，将该锁存的第1通过级数数据编码为12位数字信号，然后作为检测信号输出。

基准信号输出电路43在从输出级数比较电路41输入的锁存脉冲LP的定时对第3通过级数数据锦绣锁存，将该锁存的第3通过级数数据编码为12位数字信号，然后作为基准信号输出。并且基准信号输出电路43除了进行锁存的数字信号为第3通过级数数据之外，其他都与锁存器&编码器42构成相同，进行相同的工作。

输出电路44从锁存器&编码器42输出的检测信号中减去基准信号输出电路43输出的基准信号，将该相减后的信号作为校正信号输出。

并且，在本实施方式的校正信号生成装置100中，不对模拟基准电压Vref的电压电平(一定的电压值)做特别限定，然而优选将模拟基准电压Vref设定为与模拟输入电压Vin的输入电压范围的最小电压值相同或接近的电压电平。其原因在于，该模拟基准电压Vref的电压电平是作为由本实施方式的校正信号生成装置100按照模拟输入电压Vin而输出的校正信号的基准的电压，能够通过该模拟基准电压Vref的电压电平来确定校正信号的原点(模拟输入电压Vin为与模拟基准电压Vref相同的电压电平时的输出数据为“0”的点：后述图3和图7中的图表的原点)，该模拟基准电压Vref的电压电平越接近模拟输入电压Vin的输入电压范围的最小电压值，则越能够确保模拟输入电压Vin的输入电压范围大。并且在以下说明中，都以模拟基准电压Vref的电压电平是模拟输入电压Vin的输入电压范围的最小电压值的情况来进行说明。而且在以下的说明中，将“以模拟基准电压Vref的电压电平为基准”称为“作为原点基准”。

下面说明校正信号生成装置的处理步骤。图2是表示本实施方式的校正信号生成装置100的处理步骤的流程图。

首先在步骤S1中，向脉冲延迟电路11和电平移位电路2输入模拟输入电压Vin。由此对脉冲延迟电路31输入电平移位电压Vin-ΔVin。另外，向脉冲延迟电路51输入模拟基准电压Vref。

接着在步骤S2中，向脉冲延迟电路11、脉冲延迟电路31和脉冲延迟电路51输入环绕脉冲SP。由此使得环绕脉冲SP在脉冲延迟电路11、脉冲延迟电路31和脉冲延迟电路51以各不相同的延迟时间(在脉冲延迟电路11为与模拟输入电压Vin的电压电平对应的延迟时间，在脉冲延迟电路31为与电平移位电压Vin-ΔVin的电压电平对应的延迟时间，在脉冲延迟电路51为与模拟基准电压Vref的电压电平对应的延迟时间)在各个延迟单元内环绕。然后，脉冲通过级数检测电路12、脉冲通过级数检测电路32和脉冲通过级数检测电路52检测环绕脉冲SP通过各延迟单元的级数，将它们分别作为第1通过级数数据、第2通过级数数据和第3通过级数数据输出。

接着在步骤S3中，输出级数比较电路41比较从脉冲通过级数检测电路12和脉冲通过级数检测电路32输出的第1通过级数数据与第2通过级数数据之差(延迟单元的通过级数之差)，判断该差是否为预先设定的值(设定值)。当通过级数数据之差为设定值的情况下，在步骤S4中由输出级数比较电路41输出用于由锁存器&编码器42锁存第1通过级数数据且由基准信号输出电路43锁存第3通过级数数据的锁存脉冲LP。另外，当通过级数数据之差不为设定值的情况下，重复步骤S3。

接着在步骤S5中，锁存器&编码器42按照从输出级数比较电路41输入的锁存脉冲LP，对第1通过级数数据进行锁存，将其编码为12位的数字信号，作为检测信号输出。另外，在步骤S5中，基准信号输出电路43按照从输出级数比较电路41输入的锁存脉冲LP，对第3通过级数数据进行锁存，将其编码为12位的基准信号并输出。

接着在步骤S6中，输出电路44输出从锁存器&编码器42输出的检测信号减去从基准信号输出电路43输出的基准信号而得到的校正信号，结束处理。

接着说明上述构成的校正信号生成装置的输入输出特性。图3是一并示出了本实施方式的校正信号生成装置100的输入输出特性的一例与图9所示的现有的校正前的A/D转换装置300的输入输出特性的一例的图表。在图3中，X轴表示模拟输入电压Vin，Y轴表示从校正信号生成装置100和现有的A/D转换装置300输出的数字信号。另外，在图3中，A1曲线表示校正信号生成装置100的输入输出特性(校正信号)，B1曲线表示现有的A/D转换装置300的输入输出特性(图9中的数字值Cout)。另外，图3所示的C1直线表示对A1曲线的校正信号与B1曲线的数字值Cout进行相加平均后的数据。

如图3所示，现有的A/D转换装置300的输入输出特性并非与模拟输入电压Vin对应的直线，而是如曲线B1所示的曲线。其原因在于，在一定时间在脉冲延迟电路81内环绕的环绕脉冲SP所通过的延迟单元的级数的变化相对于模拟输入电压Vin的电压电平的变化较小，因此所输出的数字值Cout的变化较小。

另外，本实施方式的校正信号生成装置100的输入输出特性如A1曲线所示相对于现有的A/D转换装置300的输入输出特性，其弯曲方向相反。其原因在于，在校正信号生成装置100中，通过使得相对于作为模拟输入电压Vin与电平移位电压Vin-ΔVin之差的一定的电压电平(ΔVin)的、在脉冲延迟电路11内环绕的环绕脉冲SP所通过的延迟单元的级数之差(ΔCout)保持一定，从而使得相对于输入电压的微小电压范围的斜率(从电平移位电压Vin-ΔVin到模拟输入电压Vin的斜率)一定，现有的A/D转换装置300的输入输出特性B1的斜率越小，则越延迟输出锁存脉冲LP的定时(延长取样时间)。

下面使用图4进一步详细说明校正信号生成装置100的输入输出特性。在图4中，D直线表现出一定的斜率a_D(ΔCout/ΔVin)。另外，B1_Vin4曲线是以现有的A/D转换装置300中的输入输出特性为原点基准的曲线，此时在该A/D转换装置300中使取样时间为在模拟输入电压Vin＝Vin4时斜率成为a_D的时间。同样地，B1_Vin3曲线是以现有的A/D转换装置300中的输入输出特性为原点基准的曲线，此时在该A/D转换装置300中使取样时间为模拟输入电压Vin＝Vin3时斜率成为a_D的时间；B1_Vin2曲线是以现有的A/D转换装置300中的输入输出特性为原点基准的曲线，此时在该A/D转换装置300中使取样时间为在模拟输入电压Vin＝Vin2时斜率成为a_D的时间；B1_Vin1曲线是以现有的A/D转换装置300中的输入输出特性为原点基准的曲线，此时在现有的A/D转换装置300中使取样时间为在模拟输入电压Vin＝Vin1时斜率成为a_D的时间。

即，校正信号生成装置100的输入输出特性是如A1曲线所示的曲线，该曲线通过原点、在B1_Vin1曲线中模拟输入电压Vin＝Vin1的点a1、在B1_Vin2曲线中模拟输入电压Vin＝Vin2的点a2、在B1_Vin3曲线中模拟输入电压Vin＝Vin3的点a3、在B1_Vin4曲线中模拟输入电压Vin＝Vin1的点a4。

如上，校正信号生成装置100的输入输出特性以现有的A/D转换装置300的输入输出特性作为原点基准，进而使其取样时间根据输入电压的大小而成为不同的时间，从而成为相对于现有的A/D转换装置300的输入输出特性其弯曲方向相反的特性。

其结果，使用A1曲线所示的校正信号生成装置100所输出的输入输出特性(校正信号)对B1曲线所示的现有的A/D转换装置300的输入输出特性进行校正(图3中为相加平均)，从而能获得图3的C1直线所示的A/D转换装置所要求的接近理想直线的输入输出特性的结果。

如上所述，根据本实施方式的校正信号生成装置，使用使环绕脉冲延迟与模拟输入电压的大小对应的延迟时间的脉冲延迟电路，能够生成弯曲方向与将模拟输入电压转换为数字数据的现有A/D转换装置的输入输出特性相反的输入输出特性的校正信号。通过使用该生成的校正信号，能容易地校正A/D转换装置输出的数字数据，能实现具备直线性良好的输入输出特性的A/D转换装置。

另外，在现有的A/D转换装置中，需要高精度确定从输入环绕脉冲SP起到输入由外部输入的锁存脉冲LP为止的时间(取样时间)，而根据本实施方式的校正信号生成装置，自动生成锁存脉冲LP，因此无需从外部输入高精度的脉冲信号，能容易实现高精度的A/D转换装置。

<第2实施方式>

下面参照附图说明本发明的第2实施方式。图5是表示本实施方式的A/D转换装置的构成的框图。在图5中，A/D转换装置200由级数检测电路8、级数检测电路9、输出电路10、校正信号生成装置100、校正电路11、定时器电路12构成。并且，校正信号生成装置100是上述第1实施方式所示的校正信号生成装置100。另外，级数检测电路8由脉冲延迟电路81、脉冲通过级数检测电路82、锁存器&编码器83构成。级数检测电路9由脉冲延迟电路91、脉冲通过级数检测电路92、锁存器&编码器93构成。

并且，在说明中，本实施方式的A/D转换装置200的模拟基准电压Vref在输入有该模拟基准电压Vref的所有电路中都为相同的电压电平，以其电压值为模拟输入电压Vin的输入电压范围的最小电压值的情况来进行说明。另外，模拟输入电压Vin也同样在输入有该模拟输入电压Vin的所有电路中都相同。

级数检测电路8按照模拟输入电压Vin的电压电平，将表示环绕脉冲SP所环绕的延迟单元的通过级数的数字数据(以下称之为“第4通过级数数据”)编码为12位的数字信号，作为第1输出信号Cout1输出。并且，级数检测电路8的脉冲延迟电路81和脉冲通过级数检测电路82和锁存器&编码器83的结构分别与图1所示的脉冲延迟电路11和脉冲通过级数检测电路12和锁存器&编码器42相同，脉冲通过级数检测电路82除了在锁存脉冲LP2的定时对脉冲延迟电路81内的延迟单元的通过级数进行锁存之外，其他方面都进行与脉冲通过级数检测电路12相同的工作。其中，锁存脉冲LP2不依赖于模拟输入电压Vin，是在输入了环绕脉冲SP起经过了一定时间后输出的脉冲信号。

并且，级数检测电路8具有与图9所示的现有的A/D转换装置300相同的功能，第1输出信号Cout1是与在现有的A/D转换装置300中经过了数字转换的数字值Cout相同的值。

级数检测电路9按照模拟基准电压Vref的电压电平，将表示环绕脉冲SP所环绕的延迟单元的通过级数的数字数据(以下称之为“第5通过级数数据”)编码为12位的数字信号，作为第2输出信号输出。并且，级数检测电路9除了脉冲延迟电路81的电源电压为模拟基准电压Vref之外，其他都与级数检测电路8的构成相同，进行同样的工作。

定时器电路12在环绕脉冲SP被输入起一定时间后输出锁存脉冲LP2。

例如图5所示，定时器电路12由电平移位电路121、脉冲延迟电路122、脉冲通过级数检测电路123、脉冲延迟电路124、脉冲通过级数检测电路125、输出级数比较电路126构成。以下将表示由脉冲通过级数检测电路123检测到的延迟单元的通过级数的数字数据称作“第6通过级数数据”。另外，将表示由脉冲通过级数检测电路125检测到的延迟单元的通过级数的数字数据称作“第7通过级数数据”。这种情况下，电平移位电路121、脉冲延迟电路122、脉冲通过级数检测电路123、脉冲延迟电路124、脉冲通过级数检测电路125、输出级数比较电路126分别与图1所示的电平移位电路2、脉冲延迟电路31、脉冲通过级数检测电路32、脉冲延迟电路11、脉冲通过级数检测电路12、输出级数比较电路41为相同构成，除了输入到电平移位电路121和脉冲延迟电路124的电压为模拟基准电压Vref之外，其他方面进行相同工作。

电平移位电路121输出使模拟基准电压Vref进行了预先确定的一定的少量电压值(ΔVref：其中ΔVref＝ΔVin)的电平移位后的电平移位基准电压(Vref-ΔVref)。即，由于模拟基准电压Vref是一定的电压电平，因此电平移位基准电压Vref-ΔVref也成为一定的电压电平。

因此，脉冲通过级数检测电路123输出的第6通过级数数据与脉冲通过级数检测电路125输出的第7通过级数数据的差值为与基于预先确定的一定的少量电压值(ΔVref)的延迟单元的通过级数相当的一定值。

由此，从输出级数比较电路126输出的锁存脉冲LP2成为在输入了环绕脉冲SP起经过了一定时间(例如与在输出级数比较电路41中设定的延迟单元的通过级数之差为相同值的时间)之后输出的脉冲信号。

输出电路10从由级数检测电路8输出的第1输出信号Cout1中减去由级数检测电路9输出的第2基准信号，将该相减后的输出信号作为由本实施方式的A/D转换装置200按照模拟输入电压Vin转换后的第2输出信号而输出。并且，与第1实施方式的输出电路44的说明相同，输出电路10输出的第2输出信号是以由级数检测电路8输出的第1输出信号Cout1作为原点基准的12位的输出信号。

还可以将输出电路10输出的第2输出信号视作以在图9所示的现有的A/D转换装置300中进行了数字转换后的数字值Cout作为原点基准的数字值。

校正电路11将从校正信号生成装置100输出的校正信号与从输出电路10输出的第2输出信号进行相加平均，将该相加平均后的输出信号作为在本实施方式的A/D转换装置200中进行了数字转换后的最终的12位数字值(A/D转换输出信号)而输出。

接着说明A/D转换装置的处理步骤。图6是表示本实施方式的A/D转换装置200的处理步骤的流程图。并且，在本实施方式的A/D转换装置200的处理步骤之中，从校正信号生成装置100输出校正信号，而该校正信号生成装置100的处理步骤与第1实施方式中使用图2说明的处理步骤相同，因此省略本实施方式中的说明。

首先在步骤S10中，对脉冲延迟电路81输入模拟输入电压Vin。另外，对脉冲延迟电路91和定时器电路12输入模拟基准电压Vref。由此对脉冲延迟电路124和电平移位电路121输入模拟基准电压Vref。另外，对脉冲延迟电路122输入使模拟基准电压Vref按照预先确定的一定的少量电压值(ΔVref：其中ΔVref＝ΔVin)进行了电平移位后的电平移位基准电压(Vref-ΔVref)。

接着在步骤S20中，对脉冲延迟电路81、脉冲延迟电路91、脉冲延迟电路122和脉冲延迟电路124输入环绕脉冲SP。由此，环绕脉冲SP在脉冲延迟电路81、脉冲延迟电路91、脉冲延迟电路122和脉冲延迟电路124中分别以不同的延迟时间(在脉冲延迟电路81中为与模拟输入电压Vin的电压电平对应的延迟时间，在脉冲延迟电路91和脉冲延迟电路124中为与模拟基准电压Vref的电压电平对应的延迟时间，在脉冲延迟电路122中为与电平移位基准电压Vref-ΔVref对应的延迟时间)在各延迟单元内环绕。而且脉冲通过级数检测电路82、脉冲通过级数检测电路92、脉冲通过级数检测电路123和脉冲通过级数检测电路125检测环绕脉冲SP通过各个延迟单元的级数，分别作为第4通过级数数据、第5通过级数数据、第6通过级数数据和第7通过级数数据而输出。

接着，输出级数比较电路126在步骤S30中，比较从脉冲通过级数检测电路123和脉冲通过级数检测电路125输出的第6通过级数数据与第7通过级数数据之差(延迟单元的通过级数之差)，判断该差是否为预先设定的值(设定值)。当通过级数数据之差为设定值(例如为与在输出级数比较电路41中设定的延迟单元的通过级数之差相同的值)的情况下，在步骤S40中由输出级数比较电路126输出用于由锁存器&编码器83锁存第4通过级数数据且由锁存器&编码器93锁存第5通过级数数据的锁存脉冲LP2。另外，当通过级数数据之差不为设定值的情况下，重复步骤S30。

接着在步骤S50中，锁存器&编码器83按照从输出级数比较电路126输入的锁存脉冲LP2，对第4通过级数数据进行锁存，将其编码为12位的第1输出信号Cout1并输出。另外，在步骤S50中，锁存器&编码器93按照从输出级数比较电路126输入的锁存脉冲LP2，对第5通过级数数据进行锁存，将其编码为12位的第2基准信号并输出。

接着在步骤S60中，输出电路10输出从锁存器&编码器83输出的第1输出信号Cout1中减去了锁存器&编码器93输出的第2基准信号后的12位的第2输出信号。

接着在步骤S70中，校正电路11将从输出电路10输出的第2输出信号与从校正信号生成装置100输出的校正信号进行相加平均，输出由A/D转换装置200进行了数字转换的最终的12位A/D转换输出信号，结束处理。

接着说明上述构成的A/D转换装置的输入输出特性。图7是一并示出了本实施方式的A/D转换装置200的输入输出特性的一例与图9所示的现有的校正前的A/D转换装置300的输入输出特性的一例的图表。在图7中，X轴表示模拟输入电压Vin，Y轴表示从A/D转换装置200输出的数字值。另外，在图7中，A2曲线表示校正信号生成装置100的输入输出特性(校正信号)，B2曲线表示输出电路10对于模拟输入电压Vin的输出特性(第2输出信号)。另外，图7所示的C2直线表示校正电路11对于模拟输入电压Vin的输出特性、即本实施方式的A/D转换装置200的输入输出特性。

并且，B2曲线与图9所示的以经过现有的A/D转换装置300的数字转换的数字值Cout为原点基准的数字值相同，其原因如下。

由于模拟基准电压Vref一定且模拟基准电压Vref与电平移位基准电压Vref-ΔVref的电压电平之差(ΔVref)也一定，因此在脉冲延迟电路124和脉冲延迟电路122内环绕的环绕脉冲SP所通过的延迟单元的级数之差成为预先设定的值的定时是一定的。由此，锁存脉冲LP2与在现有的A/D转换装置300中以一定的定时输入的锁存脉冲LP同样，也是以一定定时输出的。因此，表示级数检测电路8对于模拟输入电压Vin的输出特性的曲线的斜率变化与表示现有的A/D转换装置300的输入输出特性的曲线的斜率变化相同。因而输出电路10对于模拟输入电压Vin的输出特性成为以现有的A/D转换装置300的输入输出特性为原点基准的特性。

接着，使用图8进一步详细说明A2曲线所示的校正信号。在图8中，D直线表示一定的斜率a_D(ΔCout/ΔVin)。另外，B2_Vin4曲线是使第2输出信号的取样时间为在模拟输入电压Vin＝Vin4时斜率为a_D的时间时的输入输出特性。同样地，B2_Vin3曲线是使第2输出信号的取样时间为在模拟输入电压Vin＝Vin3时斜率为a_D的时间时的输入输出特性，B2_Vin2曲线是使第2输出信号的取样时间为在模拟输入电压Vin＝Vin2时斜率为a_D的时间时的输入输出特性，B2_Vin1曲线是使第2输出信号的取样时间为在模拟输入电压Vin＝Vin1时斜率为a_D的时间时的输入输出特性。

即，校正信号的输入输出特性是如A2曲线所示的曲线，该曲线通过原点、在B2_Vin1曲线中模拟输入电压Vin＝V1的点a1、在B2_Vin2曲线中模拟输入电压Vin＝V2的点a2、在B2_Vin3曲线中模拟输入电压Vin＝V3的点a3、在B2_Vin4曲线中模拟输入电压Vin＝V4的点a4。

由此，A/D转换装置200将以现有的A/D转换装置300的输入输出特性为原点基准的第2输出信号与具备弯曲方向与该第2输出信号相反的输入输出特性的校正信号进行相加平均，从而能获得直线性良好的输入输出特性。

在本实施方式的A/D转换装置200中，模拟基准电压Vref在所有电路中都为相同的电压电平。由此，输入到级数检测电路9内的脉冲延迟电路91的模拟基准电压Vref与输入到校正信号生成装置100内的脉冲延迟电路51的模拟基准电压Vref为相同的电压电平。其结果如图7所示，表示从输出电路10输出的第2输出信号的B2曲线与表示从校正信号生成装置100输出的校正信号的A2曲线在模拟输入电压Vin成为与模拟基准电压Vref相同的电压电平时的输出数据为“0”的原点处相交。

由此，通过在校正电路11中对图7所示的A2曲线和B2曲线进行相加平均，从而能够获得C2直线所示的A/D转换装置所要求的接近理想直线的输入输出特性的结果。

并且，通过对图7所示的A2曲线和B2曲线进行相加平均而获得的C2直线也具备通过原点的输入输出特性。该C2直线可认为是以绝对值表示出对于模拟输入电压Vin的A/D转换后的数字信号输出值。

例如以使用从校正信号生成装置100输出的校正信号，对从现有的A/D转换装置300输出的数字值Cout进行校正的情况为例，则不通过原点的输入输出特性是图3所示的C1直线那样的输入输出特性。即，由于在C1直线中不存在对输入信号作为基准的值，因而关于特定的1个数字信号输出值与另1个数字信号输出值的关系，仅能够利用这2个数字信号输出值之差这样的相对结果来表示数字信号输出值。

而在本实施方式的A/D转换装置200中，以模拟基准电压Vref的电压电平作为基准，能利用绝对值来确定数字信号输出值。

另外，当模拟输入电压Vin的电压电平与模拟基准电压Vref的电压电平为相同的电压电平的情况下(图7的原点)，由校正信号生成装置100内的输出级数比较电路41输出的锁存脉冲LP被输出的定时与由定时器电路12内的输出级数比较电路126输出的锁存脉冲LP2被输出的定时为相同定时。其原因在于，通过校正信号生成装置100内的电平移位电路2而进行电平移位后的电压(ΔVin)与通过定时器电路12内的电平移位电路121而进行电平移位后的电压(ΔVref)都是预先确定的相同的电压值，而且输出各锁存脉冲的电路也都是相同电路。其结果，从校正信号生成装置100输出的检测信号成为与第1输出信号Cout1为相同值的数字信号。

进而，将在校正信号生成装置100内输出基准信号的级数检测电路5与基准信号输出电路43合并起来的电路是与级数检测电路9相同的电路，被输入的模拟基准电压Vref也相同，因此校正信号生成装置100内的基准信号与第2基准信号为相同值的数字信号。

其结果，当模拟输入电压Vin的电压电平与模拟基准电压Vref的电压电平为相同的电压电平的情况下，从校正信号生成装置100输出的校正信号(图7所示的A2曲线)与从输出电路10输出的第2输出信号(图7所示的B2曲线)成为相同值的数字信号。

由此，根据图7可知，在模拟输入电压Vin与模拟基准电压Vref大致一致的区域、即模拟输入电压Vin为图7所示的原点附近的电压电平的区域，B2曲线与A2曲线的斜率大致一致，越远离原点则B2曲线与A2曲线的斜率越以C2直线为中心而背离。

由此，对B2曲线与A2曲线进行相加平均后的校正后的A/D转换装置的输入输出特性更接近C2，直线性进一步得以改善。

如上所述，根据本实施方式的A/D转换装置，在使用使环绕脉冲延迟与模拟输入电压的大小对应的延迟时间的脉冲延迟电路将模拟输入电压转换为数字数据时，能通过校正信号校正所输出的A/D转换后的数字信号输出值，能够实现具备直线性良好的输入输出特性的A/D转换装置。

如上所述，根据用于实施本发明的方式，能够提供一种生成用于校正现有的输入输出特性的弯曲(非直线性)的校正信号，不用为了实现对输入输出特性进行直线近似而对许多的基准电压实际进行A/D转换这样复杂的设定，易于进行校正的校正信号生成装置。

另外，还可以提供一种将该校正信号生成装置组装入A/D转换装置，根据生成的校正信号校正A/D转换后的数字信号输出值，从而能获得接近理想直线的输入输出特性的A/D转换装置。

并且，在第2实施方式的A/D转换装置的电路构成中，关于与第1实施方式的校正信号生成装置重复的电路、例如将校正信号生成装置100内的级数检测电路1与A/D转换装置200内的脉冲延迟电路81与脉冲通过级数检测电路82合并起来的电路以及例如将校正信号生成装置100内的级数检测电路5与A/D转换装置200内的脉冲延迟电路91与脉冲通过级数检测电路92合并起来的电路，以不共用的电路构成进行了说明，然而通过共用重复的电路，能削减A/D转换装置200的电路规模。

另外，关于在第2实施方式的A/D转换装置内的电路构成中重复的电路、例如将脉冲延迟电路91与脉冲通过级数检测电路92合并起来的电路以及将脉冲延迟电路124与第7脉冲通过级数检测电路合并起来的电路，以不共用的电路构成进行了说明，然而通过共用重复的电路，能进一步削减A/D转换装置200的电路规模。

以上参照附图说明了本发明的实施方式，而具体构成不限于该实施方式，还包括在不脱离本发明主旨的范围内的各种变更。

产业上的可利用性

本发明能够提供一种生成用于校正A/D转换装置的输入输出特性的弯曲(非直线性)的校正信号的校正信号生成装置。

标号说明

100校正信号生成装置；200A/D转换装置；1级数检测电路(第1级数检测电路)；11脉冲延迟电路(第1脉冲延迟电路)；12脉冲通过级数检测电路(第1脉冲通过级数检测电路)；2电平移位电路；3级数检测电路(第2级数检测电路)；31脉冲延迟电路(第2脉冲延迟电路)；32脉冲通过级数检测电路(第2脉冲通过级数检测电路)；4校正信号输出电路；41输出级数比较电路(校正信号输出电路)；42锁存器&编码器(校正信号输出电路)；43基准信号输出电路(校正信号输出电路)；44输出电路(校正信号输出电路)；5级数检测电路(第3级数检测电路)；51脉冲延迟电路(第3脉冲延迟电路)；52脉冲通过级数检测电路(第3脉冲通过级数检测电路)；8级数检测电路(第4级数检测电路)；81脉冲延迟电路(第4脉冲延迟电路)；82脉冲通过级数检测电路(第4脉冲通过级数检测电路)；83锁存器&编码器(第4级数检测电路)；9级数检测电路(第5级数检测电路)；91脉冲延迟电路(第5脉冲延迟电路)；92脉冲通过级数检测电路(第5脉冲通过级数检测电路)；93锁存器&编码器(第5级数检测电路)；10输出电路；11校正电路；12定时器电路；121电平移位电路(定时器电路)；122脉冲延迟电路(定时器电路)；123脉冲通过级数检测电路(定时器电路)；124脉冲延迟电路(定时器电路)；125脉冲通过级数检测电路(定时器电路)；126输出级数比较电路(定时器电路)。

Claims (6)

1.一种校正信号生成装置，其生成用于对根据模拟输入电压获得的数字信号进行校正的校正信号，其中，该校正信号生成装置具有：

第1级数检测电路，其具有将延迟单元进行多级连接而成的第1脉冲延迟电路、和检测上述第1脉冲信号通过上述第1脉冲延迟电路内的延迟单元的级数的第1脉冲通过级数检测电路，其中上述延迟单元使第1脉冲信号延迟与上述模拟输入电压的大小对应的延迟时间；

电平移位电路，其输出使上述模拟输入电压的电压电平移位后的模拟电压；

第2级数检测电路，其具有将延迟单元进行多级连接而成的第2脉冲延迟电路、和检测上述第2脉冲信号通过上述第2脉冲延迟电路内的延迟单元的级数的第2脉冲通过级数检测电路，其中上述延迟单元使第2脉冲信号延迟与通过上述电平移位电路对电压电平进行了移位后的模拟电压的大小对应的延迟时间；

第3级数检测电路，其具有将延迟单元进行多级连接而成的第3脉冲延迟电路、和检测上述第3脉冲信号通过上述第3脉冲延迟电路内的延迟单元的级数的第3脉冲通过级数检测电路，其中上述延迟单元使第3脉冲信号延迟与作为预先设定的模拟基准电压的大小对应的延迟时间；以及

校正信号输出电路，其在与上述第1级数检测电路检测出的延迟单元的通过级数与上述第2级数检测电路检测出的延迟单元的通过级数的级数差为预先设定的值的定时，保持由上述第1级数检测电路和上述第3级数检测电路检测出的延迟单元的通过级数，将所保持的上述第1级数检测电路的级数与上述第3级数检测电路的级数之差作为校正信号输出。

2.根据权利要求1所述的校正信号生成装置，其中，上述校正信号输出电路在上述第1级数检测电路检测出的延迟单元的通过级数与上述第2级数检测电路检测出的延迟单元的通过级数之间的级数差为预先设定的值的定时，保持由上述第1级数检测电路检测出的延迟单元的通过级数。

3.一种A/D转换装置，其将模拟输入电压转换为数字信号，其中，该A/D转换装置具有：

第4级数检测电路，其具有将延迟单元进行多级连接而成的第4脉冲延迟电路、和检测上述第4脉冲信号在预定时间内通过上述第4脉冲延迟电路内的延迟单元的级数的第4脉冲通过级数检测电路，其中上述延迟单元使第4脉冲信号延迟与上述模拟输入电压的大小对应的延迟时间；

第5级数检测电路，其具有将延迟单元进行多级连接而成的第5脉冲延迟电路、和检测上述第5脉冲信号在上述预定时间内通过上述第5脉冲延迟电路内的延迟单元的级数的第5脉冲通过级数检测电路，其中上述延迟单元使第5脉冲信号延迟与作为预先确定的第2模拟基准电压的大小对应的延迟时间；

输出电路，其从由上述第4级数检测电路检测出的延迟单元的通过级数中减去由上述第5级数检测电路检测出的延迟单元的通过级数，将相减后得到的延迟单元的通过级数作为数字信号输出；

权利要求1所述的校正信号生成装置；以及

校正电路，其根据从上述校正信号生成装置输出的校正信号，校正从上述输出电路输出的数字信号，输出该校正后的数字信号。

4.根据权利要求3所述的A/D转换装置，其特征在于，上述校正电路将从上述校正信号生成装置输出的校正信号与从上述输出电路输出的数字信号进行相加平均，输出该相加平均后的数字信号。

5.根据权利要求3所述的A/D转换装置，其特征在于，上述第2模拟基准电压与权利要求1所述的模拟基准电压相同。

6.根据权利要求3所述的A/D转换装置，其特征在于，所述A/D转换装置还具有定时器电路，其在上述第2模拟基准电压、权利要求1所述的模拟基准电压与上述模拟输入电压相同的情况下，设定上述预定时间以使得上述第5级数检测电路检测出的延迟单元的通过级数与在上述校正信号输出电路中保持的上述第3级数检测电路的级数大致相同。