具体实施方式
现在参照附图描述本发明的实施例,在所述附图中,贯穿几幅视图,相同的附图标记指示一致的或对应的部分。图1是根据本发明第一实施例的半导体装置1的框图。半导体装置1包括电源电路2、确定电路3和各种端子。端子包括电源输入端子IN、电压设定信号(时钟)输入端子SETi、输出端子OUT和参考地端子GND。电源输入端子IN接收输入电压Vin。电压设定信号输入端子SETi接收作为时钟信号的电压设定信号Vset。参考地GND连接至参考地电位。
电源电路2根据电压设定信号Vset的占空比产生输出电压Vout,并且经由输出端子OUT将输出电压Vout输出。确定电路3确定低电平或高电平的电压设定信号Vset的时段是否超过第一预定时间。如果确定电路3确定该时段低于第一预定时间,则其输出高电平使能信号EN,从而启动电源电路2。如果其确定低电平或高电平的电压设定信号Vset的时段等于或多于第一预定时间,则确定电路3输出用作禁止信号的低电平使能信号EN,从而终止电源电路2的工作。
图2是电源电路2的示例的电路图。在此示例中,电源电路2将电源供给LED 1和2,其中图1的半导体装置1包括反馈端子FB。电源电路2形成异步整流型的升压开关稳压器,其配置为将施加至电源输入端子IN的输入电压Vin升高到作为输出电压Vout在输出端子OUT获得的预定电压。电源电路2包括占空/电压转换电路11;误差放大电路12;PWM比较器13;三角波振荡电路14,其用于生成预定的三角波电压Vt;缓冲器电路15;开关晶体管M1;电感器L1;作为整流器元件的二极管D1;输出电容器C1和电阻器R1。误差放大电路12、PWM比较器13、三角波振荡电路14、缓冲器电路15和电阻器R1形成控制电路单元。
占空/电压转换电路11的输入端连接至电压设定信号输入端子SETi。占空/电压转换电路11的输出端连接至误差放大电路12的同相输入端。误差放大电路12的反相输入端连接至反馈端子FB以使得将反馈电压Vfb施加至误差放大电路12的反相输入端。电阻器R1连接在反馈端子FB和参考地GND之间。误差放大电路12的输出端连接至PWM比较器13的同相输入端。PWM比较器13的反相输入端从三角波振荡电路14接收三角波电压Vt。PWM比较器13的输出端经由缓冲器电路15连接至开关晶体管M1的栅极。
开关晶体管M1的源极连接至参考地GND。电感器L1连接在开关晶体管M1的漏极和输入电压Vin之间。二极管D1的阳极连接至开关晶体管M1的漏极。二极管D1的阴极连接至输出端子OUT。在输出端子OUT和参考地GND之间连接输出电容器C1。在输出端子OUT和反馈端子FB之间串联连接LED 1和2。
占空/电压转换电路11将输入电压设定信号Vset的占空比转换为电压,并且将其输出作为基准电压Vr。图3图示了占空/电压转换电路11的内部电路结构的示例。该示例包括反相器电路16、电阻器R2和R3以及电容器C2和C3。反相器电路16的输入端接收电压设定信号Vset。反相器电路16的输出端连接至电阻器R2的一端。电阻器R2的另一端连接至电容器C2的一端和电阻器R3的一端。电容器C2的另一端连接至参考地GND。电容器C3连接在电阻器R3的另一端和参考地GND之间。电阻器R3和电容器C3的连接部位继续着获得基准电压Vr的占空/电压转换电路11的输出端。
电阻器R2和电容器C2的组合以及电阻器R3和电容器C3的组合均形成低通滤波器。由此,反相器电路16的输出信号馈送至串联连接的两级的低通滤波器以在输出部分生成基准电压Vr。
图4是图示图3中描绘的占空/电压转换电路11的工作的时序图。图4中的“VA”指示图3的电阻器R2、电容器C2和电阻器R3的连接部位A的电压波形。连接部位A是第一级低通滤波器的输出端。如从图4中看到的,随着电压设定信号Vset处于高电平的时间持续期增加,基准电压Vr增加,如Vset的时段P1~P8所示。在时段P8中,高电平的占空比变为100%,并且基准电压Vr具有最大值。在时段P10,处于高电平的电压设定信号Vset的占空比变得低于100%,并且基准电压Vr减小。图3描绘的电路仅是示例;可以由能够将作为时钟信号的电压设定信号Vset的占空比转换为电压的任何电路提供占空/电压转换电路11。
转回参考图2,来自占空/电压转换电路11的基准电压Vr施加至误差放大电路12的同相输入端,反馈电压Vfb施加至该误差放大电路12的反相输入端。反馈电压Vfb通过使用电阻器R1将供给连接在半导体装置1的外部端子两端的LED 1和2的电流转换为电压而获得。误差放大电路12将基准电压Vr和反馈电压Vfb之间的差异电压进行放大,以产生施加至PWM比较器13的同相输入端的误差电压Ve。
PWM比较器13的反相输入端从三角波振荡电路14接收三角波电压Vt。PWM比较器13在三角波电压Vt低于误差电压Ve的时段中输出高电平。高电平信号经由缓冲器电路15施加至开关晶体管M1的栅极,从而导通开关晶体管M1。作为响应,电流经由电感器L1和开关晶体管M1从电源输入端子IN流向参考地GND,由此能量存储在电感器L1中。
当三角波电压Vt等于或高于误差电压Ve时,PWM比较器13输出低电平信号,从而开关晶体管M1截止。结果,阻止了对于电感器L1的电流供给,并且在电感器L1中产生反电动势(back electromotive force)。从而,电感器L1和开关晶体管M1的漏极之间的连接部位的电压变得高于输入电压Vin。输出电容器C1由连接部位的更高电压经由二极管D1充电,并且输出电压Vout升高至比输入电压Vin更高的电压。
由此,由于电源电路2控制输出电压Vout以使得反馈电压Vfb基本上等于基准电压Vr,因此供给LED 1和2的电流可以通过改变基准电压Vr而变化。由此,LED 1和2的亮度可以通过基准电压Vr进行调节。尽管未在图2中示出,但将使能信号EN施加至误差放大电路12、三角波振荡电路14和PWM比较器13。由此,当使能信号EN采用低电平时,误差放大电路12、三角波振荡电路14和PWM比较器13停止工作,藉此禁止电源电路2,并且终止到输出端子OUT的其电流输出。
图5图示了确定电路3的示例。在此示例中,确定电路3包括PMOS晶体管M21和M23~M25;耗尽型NMOS晶体管M22;反相器电路21~24;电阻器R21和R22以及电容器C21和C22。电容器C21可以称为第一电容器。PMOS晶体管M21、耗尽型NMOS晶体管M22和电阻器R21形成第一充电/放电电路。电容器C22可以称为第二电容器。PMOS晶体管M23、电阻器R22和反相器电路21形成第二充电/放电电路。反相器22~24形成二进制化电路。PMOS晶体管M24和M25形成保持电路。
PMOS晶体管M21的源极连接至输入电压Vin。耗尽型NMOS晶体管M22连接在PMOS晶体管M21的漏极和参考地GND之间。PMOS晶体管M21的栅极连接至耗尽型NMOS晶体管M22的栅极,并且各栅极的连接部位连接至参考地GND。电阻器R21连接在PMOS晶体管M21的漏极和PMOS晶体挂M23的栅极之间。电容器C21连接在PMOS晶体管M23的栅极和参考地GND之间。
PMOS晶体管M23和电阻器R22并联连接在反相器电路21的正电源输入端与输入电压Vin之间。反相器电路21的输入端接收电压设定信号Vset。电容器C22连接在反相器电路21的输出端和参考地GND之间。反相器电路21的输出端连接至反相器电路22的输入端。PMOS晶体管M24和M25串联连接在反相器电路22的输入端和输入电压Vin之间。PMOS晶体管M24的栅极接收电压设定信号Vset。PMOS晶体管M25的栅极连接至反相器电路22的输出端。反相器电路22的输出端连接至反相器电路23的输入端。反相器电路23的输出端连接至反相器电路24的输入端。反相器电路24的输出端构成获得使能信号EN的确定电路3的输出端。
图6是确定电路3的工作的时序图。图6中的“VB”指示PMOS晶体管M23的栅极、电阻器R21和电容器C21相连接的连接部位B处的电压,如图5所描绘。“VC”指示反相器电路21的输出端、反相器电路22的输入端、PMOS晶体管M25和电容器C22相连接的连接部位C处的电压,如图5所描绘。
参照图6的时序图,输入电压Vin在时间t0施加至电源输入端子IN,由此栅极接地的PMOS晶体管M21立即导通。然后,电流经由PMOS晶体管M2流向零偏置的耗尽型NMOS晶体管M22以及电阻器R21。供给电阻器R21的电流对电容器C21充电,使得连接部位B处的电压VB逐渐增大。由于PMOS晶体管M23导通直至电压VB达到PMOS晶体管M23的阈值电压V1为止,因此输入电压Vin经由PMOS晶体管M23输入至反相器电路21作为电源电压。
如图6所描绘的,电压设定信号Vset在输入电压Vin输入之后的一段时间内保持在低电平。由此,反相器电路21输出高电平信号,并且电容器C22由高电平输出电压充电。此时,向反相器电路21提供电源的PMOS晶体管M23导通,使得电容器C22快速充电,并且连接部位C的电压VC增大,基本上等于输入电压Vin。
由于对于反相器电路22的输入电压是连接部位C处的电压VC,因此,高电平信号施加至反相器电路22的输入端。由此,反相器电路22输出低电平信号,其施加至PMOS晶体管M25的栅极。结果,PMOS晶体管M25导通。由于PMOS晶体管M24的栅极供有电压设定信号Vset,PMOS晶体管M24也导通。因此,连接部位C经由PMOS晶体管M24和M25连接至输入电压Vin。结果,连接部位C由于反相器电路21的输出信号与PMOS晶体管M24和M25而与输入电压Vin的输入同步地具有高电平。
反相器电路22如上所述那样输出低电平信号,使得反相器电路23输出高电平信号并且反相器电路24输出低电平信号。由此,作为确定电路3的输出信号的使能信号EN处于低电平。低电平使能信号EN用作禁止信号并且如此这样禁止电源电路2。换言之,在输入电压Vin的输入之后,确定电路3立即输出禁止信号并且电源电路2不工作。然后,在时间t1,连接部位B的电压VB超过PMOS晶体管M23的阈值电压V1而使得PMOS晶体管M23截止。从而,仅电阻器R22连接在反相器电路21的电源输入端和电源输入端子IN之间。
在时间t2,电压设定信号Vset采用高电平并且PMOS晶体管M24截止,从而终止连接部分C和输入电压Vin之间的连接。进一步,反相器电路21经由反相器电路21的输出端输出低电平信号,使得电容器C22快速放电,这导致具有低电平的连接部位C。低电平信号经由反相器电路22~24输出,因此作为确定电路3的输出信号的使能信号EN采用高电平。结果,电源电路2开始工作。在此情况下,PMOS晶体管M25由于反相器电路22输出高电平信号而截止。
在时间t3,电压设定信号Vset返回到低电平,并且反相器电路21的输出信号趋向于达到高电平。然而,由于PMOS晶体管M23截止并且电容器C22通过电阻器R22充电,因此电压VC的增加率非常低。此时,尽管PMOS晶体管M24导通,然而反相器电路22的输出信号保持在高电平。由此,PMOS晶体管M25截止而使其不提供输入电压Vin和连接部位C之间的连接。结果,电压VC在电压设定信号下次采用高电平之前未达到反相器电路22的输入阈值电压V2,因此使能信号EN保持在高电平。然后,高电平使能信号EN持续输出,只要电压设定信号Vset在高低电平之间重复,或者保持在高电平。
接下来,在时间t4,随着电压设定电压Vset采取低电平并且保持在低电平,电压VC开始增大。在时间t5,电压VC超过反相器电路22的输入阈值电压V2,并且反相器电路V22的输出信号反转为低电平。然后,使能信号EN返回到低电平并且变为禁止信号,使得终止电源电路2的工作。进一步,PMOS晶体管M25导通。PMOS晶体管M24在电压设定信号Vset采用低电平时已经导通。由此,PMOS晶体管M4和M25两者均导通而将连接部位C连接至输入电压Vin,并且电压Vc立即上升至输入电压Vin。
时间t5后的状况与时间t1和时间t2之间的状况相同。即,当电压设定信号Vset再次采用高电平时,进行与上面参照时间t2所描述的相同的工作,由此输出使能信号EN并且启动电源电路2。耗尽型NMOS晶体管M22用于在输入电压Vin的施加一旦终止时通过电阻器R21对电容器C21快速放电。
在上面的描述中,输出电压Vout依据电压设定信号Vset的高电平的占空比而改变。可替代地,输出电压Vout可以依据电压设定信号Vset的低电平的占空比而改变。在此情况下,可以通过当电压设定信号Vset在预定时间内具有高电平时输出的使能信号EN来终止电源电路2的工作。
此外,已经参照图5描述了当经由PMOS晶体管M21和电阻器R21连接至输入电压Vin时电容器C21被充电。可替代地,电容器C21可以仅通过PMOS晶体管M21被充电,如图7中所描绘的。在图7中,用类似的参考数字或符号表示与图5中类似的组成部分,并且省略其描述。图7的电路结构与图5的电路结构不同之处在于:PMOS晶体管M21连接在输入电压Vin和连接部位B之间,并且PMOS晶体管M21的栅极供有反相器电路23的输出信号(即,作为具有反转信号电平的使能信号EN的信号ENB)。
参照图7,当输入电压Vin未施加至电源输入端子IN时,电容器C21放电并且连接部位B处于低电平。一旦施加了输入电压Vin,PMOS晶体管M23立即导通,并且如图5的情况下那样,反相器电路21的输出信号由于电压设定信号Vset在一旦施加输入电压Vin时处于低电平而立即上升至高电平。然后信号ENB具有高电平并且使能信号EN具有低电平,由此电源电路2的工作终止。
当电压设定信号Vset具有高电平时,电容器C22快速放电,从而连接部位C的电压VC快速减小到低电平。结果,信号ENB具有低电平并且PMOS晶体管M21导通。电容器C21快速充电并且连接部位B具有高电平,从而PMOS晶体管M23截止。由于使能信号EN具有高电平,因此电源电路2开始工作。
当电压设定信号Vset具有低电平时,由于PMOS晶体管M23截止,因此反相器电路21经由电阻器R22供有电源,并且电容器C22的充电时间延长。除非连接部位C在电压设定信号具有低电平的时段内具有高电平,否则信号ENB维持低电平并且使能信号EN维持高电平,从而电源电路7保持工作。
在图7的电路中,当使能信号EN处于低电平并且电源电路2的工作停止时,信号ENB具有高电平并且PMOS晶体管M21截止。由此,在图5的情况下一直流经PMOS晶体管M21和耗尽型NMOS晶体管M22的电流在图7的电路中可以终止。由此,待机时段期间的电流消耗可以得到降低。
由此,根据本发明的第一实施例,半导体装置的确定电路3确定是否施加了电压设定信号Vset。如果其确定存在电压设定信号Vset,则确定电路3输出高电平使能信号EN而启动电源电路2。另一方面,如果其确定不存在电压设定信号Vset,则确定电路输出低电平使能信号EN而禁止电源电路2的工作。这样,可以消除对于为了使能信号的输入将单独的外部端子提供给半导体装置的需要,由此减少了半导体装置的端子数目。
在输入Vin刚输入之后的时间t0和时间t1之间的第二预定时间中,确定电路3将禁止信号输出至电源电路2。因此,可以防止电压设定信号Vset输出之前的电源电路2的启动,从而防止错误输出电压Vout的输出。进而,可以利用电压设定信号Vset的上至100%的占空比。
在第一实施例的以上描述中,已经将电源电路2描述为异步整流型的升压开关稳压器。然而,这仅是示例;可替代地,电源电路2可以是同步整流型的升压开关稳压器。在此情况下,可以以PMOS晶体管取代二极管D1用于同步整流,并且同步整流晶体管的栅极可以供有具有反转信号电平的开关晶体管M1的栅极信号,使得同步整流晶体管进行与开关晶体管M1相反的切换操作。
在实施例中,电源电路2可以是降压开关稳压器或逆变开关稳压器,而非第一实施例中那样的升压开关稳压器。在另一实施例中,电源电路2可以包括线性稳压器(如,串列稳压器(series regulator))。在此情况下,电源电路2可以包括用于通过根据施加至控制电极的控制信号进行工作来控制输出电压Vout的输出晶体管,其中误差放大电路12配置为放大来自占空/电压转换电路11的基准电压Vr和与输出电压Vout成比例的反馈电压Vfb之间的电压差。基于误差放大电路12产生的误差电压Ve,可以控制输出晶体管的电流输出以使得输出电压Vout保持在预定电压。
尽管已经参照某些实施例详细描述了本发明,然而在所附权利要求书中描述和限定的本发明的精神和范围内存在变型和修正。
本申请基于2009年3月17日提交的日本优选权申请No.2009-064448,在此通过引用的方式并入其全部内容。