CN102222699A - 显示设备 - Google Patents

显示设备 Download PDF

Info

Publication number
CN102222699A
CN102222699A CN2011100695666A CN201110069566A CN102222699A CN 102222699 A CN102222699 A CN 102222699A CN 2011100695666 A CN2011100695666 A CN 2011100695666A CN 201110069566 A CN201110069566 A CN 201110069566A CN 102222699 A CN102222699 A CN 102222699A
Authority
CN
China
Prior art keywords
layer
electrode
display device
insulating barrier
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011100695666A
Other languages
English (en)
Other versions
CN102222699B (zh
Inventor
金炫荣
尹柱善
金振烨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Mobile Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Mobile Display Co Ltd filed Critical Samsung Mobile Display Co Ltd
Publication of CN102222699A publication Critical patent/CN102222699A/zh
Application granted granted Critical
Publication of CN102222699B publication Critical patent/CN102222699B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor

Abstract

实施例涉及一种具有改进的开口率和电容的显示设备，其中所述显示设备可以包括薄膜晶体管，所述薄膜晶体管包括：有源层；栅电极；电连接到所述有源层的源电极；电连接到所述有源层的漏电极；以及形成在所述有源层与所述栅电极之间的栅极绝缘材料，其中所述栅极绝缘材料包括第一层、第二层和第三层；其中所述第二层具有所述第一层的厚度的大约0.1倍到大约1.5倍之间的厚度；并且其中所述第三层具有所述第二层的厚度的大约2倍到大约12倍之间的厚度。

Description

显示设备
相关申请的交叉引用
本申请要求2010年4月16日在韩国知识产权局递交的韩国专利申请No.10-2010-0035248的优先权和权益，该申请的全部内容通过引用合并于此。
技术领域
本公开涉及诸如液晶显示设备和有机发光显示设备之类的显示设备及该显示设备的制造方法。
背景技术
本发明的实施例涉及显示设备及其制造方法。更详细地说，本发明的实施例涉及诸如液晶显示设备和有机发光显示设备之类的可以实现平面图像的显示设备及该显示设备的制造方法。
发明内容
本发明的实施例提供一种改进开口率和电容的显示设备，及该显示设备的制造方法。
一方面是一种显示设备，包括薄膜晶体管，所述薄膜晶体管包括：有源层；栅电极；电连接到所述有源层的源电极；电连接到所述有源层的漏电极；以及形成在所述有源层与所述栅电极之间的栅极绝缘材料，其中所述栅极绝缘材料包括第一层、第二层和第三层；其中所述第二层具有所述第一层的厚度的大约0.1倍到大约1.5倍之间的厚度；并且其中所述第三层具有所述第二层的厚度的大约2倍到大约12倍之间的厚度。
所述第三层与所述第二层之间的刻蚀选择比可以为大约1∶20到大约1∶8，并且所述第二层与所述第一层之间的刻蚀选择比可以为大约1∶20到大约1∶8。
所述第一层和所述第二层可以由彼此不同的材料形成，使得所述第二层比所述第一层对刻蚀剂的响应快。
所述第二层和所述第三层可以由彼此不同的材料形成，使得所述第三层比所述第二层对刻蚀剂的响应快。
所述第三层和所述第一层可以各自包括氮化硅，并且所述第二层可以包括氧化硅。
所述源电极和所述漏电极中至少任意之一可以接触所述第二层。
所述源电极和所述漏电极中至少任意之一可以接触所述第一层。
所述有源层和所述第三层可以具有相同的刻蚀的侧面。
所述有源层、所述第三层和所述第二层可以具有相同的刻蚀的侧面。
所述显示设备可以进一步包括电容器，所述电容器可以包括：第一电极；第二电极；以及位于所述第一电极与所述第二电极之间的介电材料。
所述第一电极和所述栅电极可以由相同的材料并且由相同的工艺形成。
所述第二电极、所述源电极和所述漏电极可以由相同的材料并且由相同的工艺形成。
所述栅极绝缘材料的所述第一层和所述第二层可以延伸到所述电容器以提供所述介电材料。
所述介电材料可以仅包括一层，并且所述栅极绝缘材料的所述第一层可以延伸到所述电容器以提供所述介电材料。
所述栅极绝缘材料的所述第一层、所述第二层和所述第三层以及所述有源层可以延伸到所述电容器以提供所述介电材料。
所述电容器可以进一步包括：与所述第一电极连接的第一透明导电层；以及与所述第二电极连接的第二透明导电层。
另一方面是一种显示设备，包括：位于基板之上的薄膜晶体管；以及位于所述基板之上的电容器；其中所述薄膜晶体管包括：有源层、栅电极、电连接到所述有源层的源电极、电连接到所述有源层的漏电极，以及形成在所述有源层与所述栅电极之间的栅极绝缘材料，其中所述栅极绝缘材料包括第一层、第二层和第三层；其中所述电容器包括：第一电极、第二电极以及位于所述第一电极与所述第二电极之间的介电材料，其中所述介电材料比所述栅极绝缘材料包括少的层。
所述介电材料可以包括所述有源层和所述第三层。
所述介电材料可以包括所述有源层、所述第三层和所述第二层。
所述第二层可以具有所述第一层的厚度的大约0.1倍到大约1.5倍之间的厚度；并且所述第三层可以具有所述第二层的厚度的大约2倍到大约12倍之间的厚度。
附图说明
附图与说明书一起示出若干示例性实施例。
图1是示出显示设备的一个实施例的框图。
图2是图1所示的像素的等效电路图的实施例。
图3是图1所示的存储信号发生器的实施例的电路图。
图4是显示设备的一实施例的截面图。
图5是显示设备的另一实施例的截面图。
图6是显示设备的另一实施例的截面图。
图7是显示设备的另一实施例的截面图。
图8是显示设备的另一实施例的截面图。
图9A至图9D是示出图4所示的显示设备的实施例的制造方法的实施例的截面图。
图10A至图10D是示出图5所示的显示设备的实施例的制造方法的实施例的截面图。
图11A至图11F是示出图6所示的显示设备的实施例的制造方法的实施例的截面图。
图12A至图12F是示出图7所示的显示设备的实施例的制造方法的实施例的截面图。
具体实施方式
在以下的详细描述中，仅以图示说明的方式描述若干示例性实施例。本领域普通技术人员会认识到，可以在不背离本发明的精神或范围的情况下以各种方式对所描述的实施例进行修改。相应地，附图和描述应被认为本质上是示例性的，而不是限制性的。另外，当一元件被提到在另一元件“上”时，该元件可以直接在该另一元件上或者以两者之间插入有一个或多个中间元件的方式而间接在该另一元件上。当一元件被提到“连接到”另一元件时，该元件可以直接连接到该另一元件或者以两者之间插入有一个或多个中间元件的方式而间接连接到该另一元件。下文中，相同的附图标记通常指代相同的元件。
显示设备的实施例
图1是示出显示设备的一个实施例的框图。图2是图1所示的像素的等效电路图的实施例。
参见图1，显示设备的实施例包括：多条信号线、像素单元100、栅极驱动器200、数据驱动器300、存储信号发生器400和时序控制器500。
信号线可以包括数据线D1-Dm、栅极线G1-Gn和存储线S1-Sn。像素单元100可以包括多个像素110(PX)。栅极驱动器200将栅极信号施加于各条栅极线G1-Gn。存储信号发生器400将存储信号施加于各条存储线S1-Sn。时序控制单元500控制栅极驱动器200、数据驱动器300和存储信号发生器400。
时序控制器500分别施加控制信号CS1、CS2和CS3以控制栅极驱动器200、数据驱动器300和存储信号发生器400。而且时序控制器500还将数据信号DATA施加于数据驱动器300。
参见图2，像素单元100包括彼此面对的第一基板120和第二基板150，以及位于第一基板120与第二基板150之间的液晶层160。数据线D1-Dm、栅极线G1-Gn和存储线S1-Sn可以布置在第一基板120上。
栅极线G1-Gn传送栅极信号。存储线S1-Sn与栅极线G1-Gn交替布置并且传送存储信号。数据线传送数据电压。
参见图1，栅极线G1-Gn和存储线S1-Sn可以沿第一方向排列。数据线D1-Dm可以沿与第一方向相交的第二方向排列。
像素110中的每个像素可以与数据线D1-Dm、栅极线G1-Gn和存储线S1-Sn连接。像素110可以以矩阵方式排列。
参见图1，例如，与第i条栅极线Gi和第j条数据线Dj连接的像素Px可以包括连接到栅极线Gi和数据线Dj的薄膜晶体管TFT、连接到薄膜晶体管TFT的液晶电容器Clc以及连接到薄膜晶体管TFT和第i条存储线Si的存储电容器Cst。
参见图2，薄膜晶体管TFT的栅电极可以连接到栅极线Gi，源电极可以连接到数据线Dj，并且漏电极可以连接到液晶电容器Clc和存储电容器Cst。
液晶电容器Clc可以包括第一基板120的像素电极1221、第二基板150的公共电极152和液晶层160。像素电极1221和公共电极152可以分别用作液晶电容器Clc的下电极和上电极。布置在像素电极1221与公共电极152之间的液晶层160可以用作液晶电容器Clc的介电材料。
像素电极1221可以与薄膜晶体管TFT连接。公共电极152可以布置在第二基板150的前表面上。公共电压Vcom(未示出)可以施加于公共电极152。在一些实施例中，公共电压Vcom可以是具有预定大小的DC电压。
在一些实施例中，公共电极152可以布置在第一基板120上。在这种实施例中，像素电极1221和公共电极152中至少之一可以具有线状或杆状。
存储电容器Cst可以包括第一电极、面对第一电极的第二电极以及布置在第一电极与第二电极之间的介电材料。在一些实施例中，第一电极或第二电极可以是存储线S1-Sn。在其它实施例中，第一电极或第二电极可以与存储线S1-Sn电连接。
栅极驱动器200将由栅极导通电压Von(未示出)和栅极截止电压Voff(未示出)的组合形成的栅极信号顺序施加于连接到栅极驱动器200的栅极线G1-Gn。
存储信号发生器400可以被布置为靠近栅极驱动器200。存储信号发生器400响应于来自栅极驱动器200的栅极信号产生高电平或低电平的存储信号，并且将这些信号施加于排列在像素单元100中的存储线。
图3是图1所示的存储信号发生器的实施例的电路图。
参见图3，输入端子IP与第i+1条栅极线Gi+1连接，并且接收栅极信号以产生第i个存储信号。进一步，输出端子OP与第i条存储线Si连接并且输出第i个存储信号。
存储信号发生器400接收第一时钟信号CK1和第二时钟信号CK1B以及升压信号CK2，这些信号是与来自时序控制器500的控制信号相关联的信号。进一步，存储信号发生器400从时序控制器500或者从显示设备的外部接收来自高电平电源VDD的电力以及来自低电平电源VSS的电力。存储信号发生器400的一个实施例可以包括五个薄膜晶体管Tr1、Tr2、Tr3、Tr4和Tr5以及两个电容器C1和C2。
第一薄膜晶体管Tr1的栅电极、源电极和漏电极与输入端子和升压信号CK2连接，并且可以与输出端子OP连接。第二和第三薄膜晶体管Tr2和Tr3的栅电极可以与输入端子IP以及第一和第二时钟信号CK1和CK1B连接。第二和第三薄膜晶体管Tr2和Tr3的源电极可以分别与第一和第二时钟信号CK1和CK1B连接。第四和第五薄膜晶体管Tr4和Tr5的栅电极可以与第二和第三薄膜晶体管Tr2和Tr3的漏电极连接。第四和第五薄膜晶体管Tr4和Tr5的源电极可以与VSS和VDD连接。第四和第五薄膜晶体管Tr4和Tr5的漏电极可以与输出端子OP连接。第一和第二电容器C1和C2可以连接在第四和第五薄膜晶体管Tr4和Tr5的栅电极与VSS和VDD之间。
如图1至图3的实施例所示，显示设备在每个像素以及在存储信号发生器中包括薄膜晶体管和电容器。
如上所述，提供在像素中的电容器可以如存储电容器Cst一样地操作。存储电容器一般具有小的电容以保持数据信号稳定并实现高分辨率。
可以增加存储电容器Cst的面积来增大存储电容器的电容。然而，当增加存储电容器的面积时，开口率可能会减小。可替代地，可以通过减小存储电容器Cst的电极之间的介电材料的厚度来增大存储电容器Cst的电容。然而，薄膜晶体管TFT的栅极绝缘材料的厚度可能会减小，会使得栅电极、源和漏电极之间的寄生电容增加，并且驱动特性可能会降低。
显示设备的实施例可以通过使形成薄膜晶体管TFT的区域中的栅极介电材料的厚度与形成存储电容器Cst的介电材料的厚度彼此不同，来增大存储电容器Cst的电容，同时增强薄膜晶体管TFT的绝缘效果。
薄膜晶体管TFT和存储电容器Cst可以位于像素单元100和存储信号发生器400中，并且可以通过相同的工艺形成在第一基板120上。因此，薄膜晶体管TFT和存储电容器Cst不仅可以提供在像素单元100中，而且可以提供在包括存储信号发生器400的外围电路区域中。
在下面所述的实施例中，为了方便起见，仅描述第一基板120的形成薄膜晶体管TFT和存储电容器Cst的区域。外围电路区域会展示出相同的特征。
图4是显示设备的实施例的截面图。参见图4，显示设备的一个实施例包括第一基板120、位于第一基板120上的第一区域中的薄膜晶体管TFT，以及位于第一基板120上的第二区域中的电容器C。
薄膜晶体管TFT包括形成在第一基板120上的栅电极121、形成在栅电极121上的栅极绝缘材料1222a、形成在栅极绝缘材料1222a上的有源层124a以及形成在有源层124a上的源电极126和漏电极128。在一些实施例中，在源和漏电极126和128与有源层124a之间可以布置有电阻接触层124b。
栅电极121与栅极线(未示出)电连接。栅电极121通过栅极线接收栅极信号。
栅极绝缘材料1222a通过在栅电极121上顺序堆叠第一至第三绝缘层122a、122b和122c而形成。
第三绝缘层122c和第二绝缘层122b可以包括具有不同刻蚀选择比(etching selectivity)的绝缘材料。在一个实施例中，第二绝缘层122b可以在第三绝缘层122c的刻蚀工艺中用作抗刻蚀层。因此，在第三绝缘层122c的刻蚀工艺中，可以保护第二绝缘层122b下方的组件，并充分地刻蚀第三绝缘层122c。
在一个实施例中，第一和第三绝缘层122a和122c可以包括氮化硅SiNx，并且第二绝缘层122b可以包括氧化硅。在该配置中，第二绝缘层122b与第三绝缘层122c的刻蚀选择比分别是相对较高的大约1∶20和大约1∶8。因此，第二绝缘层122b足可以充当第三绝缘层122c的刻蚀工艺中的抗刻蚀层。
一般而言，氧化硅的BV(击穿电压，单位：MV/cm)比氮化硅高，其中BV是表示绝缘特性的值。进一步，氧化硅与氮化硅相比具有较好的表面粗糙度或表面均匀性。然而，厚的氧化硅难以获得，并且氧化硅的介电常数低于氮化硅。进一步，由于氮化硅膜通过利用包含氢的硅烷(SiH4)气体形成，因此表面粗糙度或表面均匀性低于氧化硅膜。
栅极绝缘材料1222a形成在栅电极121上，并且将栅电极121与源和漏电极126和128电连接。在一个实施例中，由于栅极绝缘材料1222a具有包括氧化硅的第二绝缘层122b，因此可以确保足够的绝缘特性。
在第二绝缘层122b的厚度T2与第一绝缘层122a的厚度T1之比T2/T1小于大约0.1的情况下，第二绝缘层122b的厚度相对较小，使得由化学气相沉积形成的第二绝缘层122b的厚度均匀性以及该层的击穿电压特性被降低。另一方面，在第二绝缘层122b的厚度T2与包含氮化硅的第一绝缘层122a的厚度T1之比T2/T1大于大约1.5的情况下，第一绝缘层122a的厚度T1相对较小，使得难以充分地增大可以通过利用氮化物增大的电容。
在第三绝缘层122c的厚度T3与第二绝缘层122b的厚度T2之比T3/T2小于大约2的情况下，包括氧化硅的第二绝缘层122b的厚度T2相对较小，使得无法确保期望的击穿电压特性。另一方面，在第三绝缘层122c的厚度T3与第二绝缘层122b的厚度T2之比T3/T2大于大约12的情况下，第三绝缘层的厚度T3相对较高，对施加于薄膜晶体管TFT的栅电极121的电压的灵敏性降低，并且在形成源电极126和漏电极128时，很难有效地覆盖在第二绝缘层122b与第三绝缘层122c之间的台阶。
在一些实施例中，第二绝缘层122b的厚度T2与第一绝缘层122a的厚度T1之比T2/T1可以是大约0.1到大约1.5，并且第三绝缘层122c的厚度T3与第二绝缘层122b的厚度T2之比T3/T2可以是大约2到大约12。
在一个实施例中，第一绝缘层122a、第二绝缘层122b和第三绝缘层122c的厚度T1、T2和T3分别可以是大约大约
Figure BSA00000456714100092
和大约
Figure BSA00000456714100093
在另一实施例中，第一绝缘层122a的厚度T1可以在大约
Figure BSA00000456714100094
到大约
Figure BSA00000456714100095
之间，并且第二绝缘层122b的厚度T2和第三绝缘层122c的厚度T3分别可以是大约
Figure BSA00000456714100096
和大约
Figure BSA00000456714100097
仍然参见图4，有源层124a可以具有在源电极126与漏电极128之间的沟道区。电阻接触层124b可以位于有源层124a与源电极126之间以及有源层124a与漏电极128之间。电阻接触层减少可能由可以包括非晶硅的有源层124a以及由可以包括金属的源电极126和漏电极128产生的接触电阻。在一些实施例中，有源层124a可以包括未利用掺质剂掺杂的非晶硅a-Si。在一些实施例中，电阻接触层124b可以包括掺杂有N型或P型掺质剂的非晶硅。有源层124a向漏电极128供应预定的电压，该预定的电压在栅极信号被供给栅电极121时被供给源电极126。
栅电极121以预定距离与有源层124a的沟道区对应。如图4所示，在源电极126和漏电极128中至少之一在有源层124a的外部直接接触第二绝缘层122b的情况下，源和漏电极126和128与栅电极121之间的距离减小与有源层124a和电阻接触层124b的厚度一样多。因此，与距离成反比的源和漏电极126和128与栅电极121之间的寄生电容增大。在一些实施例中，由于利用了具有相对较高介电常数的第一绝缘层122a和第二绝缘层122c，因此寄生电容的增大可能相对较高。
在源电极126和漏电极128中至少之一接触第二绝缘层122b的情况下，源电极126和漏电极128应当覆盖与有源层124a和电阻接触层124b的厚度至少一样的台阶，使得短路可能由源电极126与漏电极128的分离或者源电极126和漏电极128的副产品而导致。
在一些实施例中，通过使源和漏电极126和128仅位于有源层124a之上，即源和漏电极126和128与有源层124a和电阻接触层124b重叠的区域，可以防止源和漏电极126和128与栅电极121之间的寄生电容增大。在这种实施例中，第一至第三绝缘层122a、122b和122c、有源层124a和电阻接触层124b位于栅电极121与源和漏电极126和128之间。这种实施例减小了栅电极121以及源和漏电极126和128对寄生电容的影响。在其它实施例中，可以消除由用源电极126和漏电极128覆盖台阶导致的问题。
在一些实施例中，可以通过基本上相同的工艺在诸如存储信号发生器之类的外围电路区域中形成相同的薄膜晶体管和电容器。
在形成于第二区域中的电容器C中，第一电极123和第二电极129彼此重叠，且介电材料1222b位于二者之间。
第一电极123可以包括与薄膜晶体管TFT的栅电极121基本上相同的材料。第一电极123可以位于与薄膜晶体管TFT的栅电极121相同的层上。在一些实施例中，第一电极123和栅电极121可以通过相同的沉积工艺被沉积并图案化在包括至少一层或多层的基底结构上。
第二电极129可以包括与薄膜晶体管TFT的源电极126和漏电极128相同的材料。第二电极129可以位于与薄膜晶体管TFT的源电极126和漏电极128相同的层上。第二电极129可以与薄膜晶体管TFT的漏电极128电连接。
在电容器C由提供在像素中的存储电容器Cst实现的情况下，第一电极123可以与沿第一方向与栅极线(未示出)平行排列的存储线(未示出)整体形成。在其它实施例中，电容器C可以与存储线电连接。因此，供给存储线的存储信号被施加于第一电极123。对于液晶设备的实施例，公共电压可以通过存储线施加于第一电极123。对于有机发光显示设备的实施例，可以不使用公共电压。
在一个实施例中，电容器C的介电材料1222b可以具有堆叠的第一绝缘层122a和第二绝缘层122b。薄膜晶体管TFT的栅极绝缘材料1222a的第三绝缘层122c被去除以形成电容器C。
由于第一绝缘层122a和第二绝缘层122b分别包括氮化硅和氧化硅，因此介电材料1222b具有氮化硅和氧化硅堆叠的结构。
在这种实施例中，当第二绝缘层122b的厚度T2与第一绝缘层122a的厚度T1之比T2/T1小于大约0.1时，第二绝缘层122b的厚度相对较小，使得由化学气相沉积形成的第二绝缘层122b的厚度均匀性降低，并且氧化硅的厚度较小，使得无法有效地防止可能在第一电极123与第二电极129之间产生的静电。另一方面，当第二绝缘层122b的厚度T2与包含氮化硅的第一绝缘层122a的厚度T1之比T2/T1大于大约1.5时，第一绝缘层122a的厚度T1相对较小，使得难以充分地增大可以通过利用氮化物增大的电容。
在一些实施例中，第二绝缘层122b的厚度T2与第一绝缘层122a的厚度T1之比T2/T1可以是大约0.1到大约1.5。在一个实施例中，第一绝缘层122a的厚度T1和第二绝缘层122b的厚度T2可以分别是大约
Figure BSA00000456714100111
和大约
Figure BSA00000456714100112
在另一实施例中，第一绝缘层122a的厚度T1可以是大约到大约
Figure BSA00000456714100114
并且第二绝缘层122b的厚度T2可以是大约
一些实施例通过去除占据形成于第二区域中的栅极绝缘材料1222a的预定厚度的第三绝缘层122c而实现电容器C的介电材料1222b，减小了第一电极123与第二电极129之间的距离且增大了电容器的电容。
相应地，当电容器C由提供在像素中的存储电容器Cst实现时，可以在增大电容的情况下减小第一电极123和第二电极129的面积，从而可以确保存储电容器的电容，同时获得高的开口率。
在图4所示的实施例中，由于在第二区域中第三绝缘层122c被去除，因此形成薄膜晶体管TFT的第一区域和形成电容器C的第二区域相差有第三绝缘层122c的厚度的梯级，如图4所示，使得可以增大电容器的电容，同时增强薄膜晶体管的绝缘效果。
图5是显示设备的另一实施例的截面图。除了在形成电容器C的第二区域中介电材料包括具有氮化硅的第一绝缘层122a′之外，图5所示的实施例与图4所示的实施例基本上相同。因此，由相同的附图标记表示相同的组件，并且不再重复其详细的描述。
参见图5，显示设备包括第一基板120以及形成在第一基板120上的第一区域中的薄膜晶体管TFT以及形成在第一基板120上的第二区域中的电容器C。
在该实施例中，薄膜晶体管TFT的结构与图4所示的实施例的结构基本上相同。在电容器C中，第一电极123和第二电极129彼此面对，且介电材料122a′位于二者之间。
介电材料122a′包括单层，即第一绝缘层122a′。与薄膜晶体管TFT的栅极绝缘材料1222a′相比，电容器C通过去除第二绝缘层122b′和第三绝缘层122c′而实现。在一个实施例中，介电材料122a′的厚度可以是大约
Figure BSA00000456714100121
到
Figure BSA00000456714100122
在另一实施例中，介电材料的厚度可以是大约
Figure BSA00000456714100123
在一些实施例中，第一电极123与第二电极129之间的距离通过利用具有高的介电常数的氮化硅来实现电容器的介电材料122a′而减小。相应地，可以增大电容器的电容。
当电容器由提供在像素中的存储电容器Cst实现时，可以在增大电容的情况下减小第一电极123和第二电极129的面积，使得可以确保存储电容器的电容，同时获得高的开口率。
根据图5所示的实施例，第一区域是形成薄膜晶体管TFT的区域，而第二区域是形成电容器C的区域。通过去除第二区域中的第二绝缘层122b′和第三绝缘层122c′来形成电容器。因此，如图5所示，具有第二绝缘层122b′和第三绝缘层122c′的厚度的梯级的结构被实现。结果，可以提高电容器的电容，同时增强薄膜晶体管TFT的绝缘效果。
图6是显示设备的另一实施例的截面图。除了在形成电容器的第二区域中形成有分别与第一电极123′和第二电极129′电连接的透明导电电极之外，图6所示的实施例与图4所示的实施例基本上相同。因此，由相同的附图标记表示相同的组件，并且不再重复其详细的描述。
如图6所示，形成分别与电容器的第一电极123′和第二电极129′电连接的第一透明导电层130和第二透明导电层132。
第一电极123′和第二电极129′包括不透明金属。因此，显示设备的透射区域减小，因此开口率可能减小。为了防止开口率减小，在图6所示的实施例中，通过最小化第一电极123′和第二电极129′的面积，并且增加分别与第一电极123′和第二电极129′电连接的第一透明导电层130和第二透明导电层132的面积来增大电容。
第一透明导电层130和第二透明导电层132可以包括透明导电材料，例如ITO(氧化铟锡)、TO(氧化锡)、IZO(氧化铟锌)、ITZO(氧化铟锡锌)。
如图6所示，第一透明导电层130和第二透明导电层132可以被实现为与第一电极123′和第二电极129′的末端的上部部分重叠。在其它实施例中，第一透明导电层130和第二透明导电层132可以被实现为完全覆盖第一电极123′和第二电极129′。在其它实施例中，第一透明导电层130和第二透明导电层132可以形成在每个像素的透射区域中，并且第一电极123′和第二电极129′可以位于第一透明导电层130和第二透明导电层132之上。
图7是显示设备的另一实施例的截面图。
除了在形成电容器的第二区域中形成有分别与第一电极123′和第二电极129′电连接的透明导电层130和132之外，图7所示的实施例与图5所示的实施例基本上相同。因此，由相同的附图标记表示相同的组件，并且不再重复其详细的描述。
如图7所示，形成与电容器的第一电极123′和第二电极129′电连接的第一透明导电层130和第二透明导电层132。
与图6的实施例相比，图7的实施例具有第一绝缘层122a′的单结构，其中形成在第一电极123′与第二电极129′之间的介电材料由氮化硅实现，并且额外形成第一透明导电层130和第二透明导电层132的目的与图6的实施例中的相同。
图8是显示设备的另一实施例的截面图。
除了介电材料1222b′由五层，即由第一至第三绝缘层122a、122b和122c实现的栅极绝缘材料1222a、有源层124a和电阻接触层124b实现之外，图8所示的实施例与图4所示的实施例基本上相同。因此，由相同的附图标记表示相同的组件，并且不再重复其详细的描述。
在图8的实施例中，在形成于第二区域的电容器C中，第一电极123和第二电极129彼此重叠，且介电材料1222b′在二者之间。
与薄膜晶体管TFT的栅极绝缘材料1222a相比，如上所述的介电材料1222b′进一步包括在栅极绝缘材料1222a之上的有源层124a和电阻接触层124b。
显示设备的实施例的制造方法的实施例
图9至图12是示出显示设备的实施例的制造方法的实施例的截面图。
图9A至图9D是示出图4所示的显示设备的实施例的制造方法的实施例的截面图。
参见图9A，栅电极121形成在第一基板120上形成有薄膜晶体管TFT的第一区域中。进一步，第一电极123形成在与第一区域相邻并且形成电容器C的第二区域中。
栅电极121和第一电极123可以包括导电材料。导电材料例如可以是诸如铬、铝、钽、钼、钛、钨、铜和银等的金属以及金属合金。栅电极121和第一电极123可以以单层形成。在其它实施例中，栅电极121和第一电极123可以包括具有不同物理性质的两层或多层。
包括导电材料的导电层通过溅射和诸如物理化学气相沉积之类的沉积被形成在第一基板120上。之后，栅电极121和第一电极123通过诸如光刻术之类的图案化被形成在导电层上。
参见图9B，栅极绝缘材料1222a、非晶硅层124a′以及掺杂有掺杂剂的非晶硅层124b′可以顺序形成在形成有栅电极121和第一电极123的第一基板120上。
在一些实施例中，栅电极1222a可以包括第一至第三绝缘层122a、122b和122c。第一和第三绝缘层122a和122c可以包括氮化硅。形成在第一和第三绝缘层122a和122c之间的第二绝缘层122b可以包括氧化硅。
在一些实施例中，第二绝缘层122b的厚度T2与第一绝缘层122a的厚度T1之比T2/T1可以是大约0.1到大约1.5，并且第三绝缘层122c的厚度T3与第二绝缘层122b的厚度T2之比T3/T2可以是大约2到大约12。如上所述的这些厚度比可以考虑BV特性、静电特性、厚度均匀特性和电容来确定。
参见图9C，形成在第一区域中的非晶硅层124a′和掺杂的非晶硅层124b′通过诸如光刻术之类的图案化被改变成有源层124a和电阻接触层124b。
可以在图案化非晶硅层124a′和掺杂的非晶硅层124b′时去除形成在第二区域中的第三绝缘层122c。在一些实施例中，包括在栅极绝缘材料1222a中的第三绝缘层122c可以具有刻蚀的侧面，这与有源层124a基本上相同。在其它实施例中，可以通过专门的刻蚀去除第三绝缘层122c。
在一些实施例中，第三绝缘层122c和第二绝缘层122b可以包括具有不同刻蚀选择比的绝缘层。在一个实施例中，第三绝缘层122c和第二绝缘层122b可以分别包括氮化硅和氧化硅。
在第二绝缘层122b和第三绝缘层122c具有不同刻蚀选择比的情况下，当将形成在第二区域中的第三绝缘层122c去除时，第二绝缘层122b可以用作抗刻蚀层。
在一个实施例中，包括氧化硅的第二绝缘层122b与包括氮化硅的第三绝缘层122c的刻蚀选择比分别是相对较高的大约1∶20和大约1∶8。因此，第三绝缘层122c可以在第二绝缘层122b的刻蚀工艺中充分地用作抗刻蚀层。
参见图9D，与电阻接触层124b接触的源电极126和漏电极128被形成在第一区域的有源层124a和电阻接触层124b之上。第二电极129在第二区域中形成在第二绝缘层122b上，与第一电极123重叠。源电极126、漏电极128和第二电极129可以通过溅射和诸如化学气相沉积之类的沉积来形成。
当源电极126、漏电极128和第二电极129包括诸如钼(Mo)和钨化钼(MoW)之类的金属时，导电层通过溅射形成。之后，源电极126、漏电极128和第二电极129可以通过将导电层图案化来形成。在该工艺中，可以去除暴露在源电极126与漏电极128之间的电阻接触层124b，从而使有源层124a暴露。
在一些实施例中，源电极126和漏电极128中之一或二者均可以接触第二绝缘层122b。在其它实施例中，源电极126和漏电极128可以仅形成在有源层124a之上。在这种实施例中，第一至第三绝缘层122a、122b和122c、有源层124a以及电阻接触层124b位于栅电极121与源和漏电极126和128之间。因此，可以最小化由于栅电极121与源和漏电极126和128导致的寄生电容效应。
在一些实施例中，介电材料1222b通过在第二区域中仅包括第二绝缘层122b和第一绝缘层122a来实现电容器，使得可以减小第一电极123与第二电极129之间的距离，并且相应地，可以增大电容器的电容。因此，可以增大包括介电电容器C的电容器C的电容。结果，在可以减小第一电极121和第二电极129的面积并增大电容时，可以确保存储电容器的电容，同时获得高的开口率。
根据图9所述的实施例，第三绝缘层122c从第二区域中被去除。因此，如图9D所示，第一区域和第二区域相差与第三绝缘层122c的厚度d一样的梯级。相应地，可以提高电容器的电容，同时增强薄膜晶体管的绝缘效果。
图10A至图10D是示出图5所示的显示设备的实施例的制造方法的实施例的截面图。
除了不仅第三绝缘层而且第二绝缘层也被从形成电容器的第二区域中去除使得形成在第一电极与第二电极之间的介电材料仅包括第一绝缘层之外，图10所示的实施例与图9所示的实施例基本上相同。因此，由相同的附图标记表示相同的组件，并且不再重复其详细的描述。
图10A示出与图9A相同的工艺。栅电极121形成在第一基板120上形成薄膜晶体管TFT的第一区域中。进一步，第一电极123形成在与第一区域相邻并且形成电容器C的第二区域中。
参见图10B，第一绝缘层122a′、第二绝缘层122b′、第三绝缘层122c′、非晶硅层124a′和掺杂的非晶硅层124b′被顺序形成在包括栅电极121和第一电极123的第一基板120上。第一绝缘层122a′、第二绝缘层122b′和第三绝缘层122c′之间的厚度比与参照图9描述的相同。
参见图10C，形成在第一区域中的非晶硅层124a′和掺杂的非晶硅层124b′通过诸如光刻术之类的图案化被改变成有源层124a和电阻接触层124b。形成在第二区域中的第二绝缘层122b′和第三绝缘层122c′可以在图案化过程中被去除。在一些实施例中，包括在栅极绝缘材料1222a′中的第二绝缘层122b′和第三绝缘层122c′可以具有刻蚀的侧面，这可以与有源层124a基本上相同。在其它实施例中，形成在第二区域中的第二绝缘层122b′和第三绝缘层122c′也可以通过专门的刻蚀被去除。
第二绝缘层122b′和第一绝缘层122a′可以包括具有不同刻蚀选择比的绝缘材料。在一个实施例中，第二绝缘层122b′和第一绝缘层122a′可以分别包括氧化硅和氮化硅。
包括氧化硅的第二绝缘层122b′与包括氮化硅的第一绝缘层122a′的刻蚀选择比分别是相对较高的大约1∶20和大约1∶8。因此，第一绝缘层122a′可以在去除位于第二区域中的第二绝缘层122b′时用作抗刻蚀层。因此，可以充分地去除第二绝缘层122b′并且有效地保护第一绝缘层122a′下方的组件。
参见图10D，与电阻接触层124b接触的源电极126和漏电极128形成在形成有源层124a的第一区域中。第二电极129在第二区域中形成在第一绝缘层122a′上，与第一电极123重叠。
如图10D的实施例所示，源电极126和漏电极128中至少之一可以接触第一绝缘层122a′。在其它实施例中，源电极126和漏电极128可以仅位于有源层124a之上。在这种实施例中，可以减小寄生电容。
图11A至图11F是示出图6所示的显示设备的实施例的制造方法的实施例的截面图。
除了在形成电容器的第二区域中形成分别与第一电极和第二电极电连接的透明导电电极被之外，图11所示的实施例与图9所示的实施例基本上相同。因此，由相同的附图标记表示相同的组件，并且不再重复其详细的描述。
图11A、图11B和图11C所示的工艺与图9A、图9B、图9C和图9D所示的工艺基本上相同。然而，与第一电极123′电连接的第一透明导电层130和与第二电极129′电连接的第二透明导电层132进一步形成在图11的实施例中。
图6所示的显示设备的实施例可有助于防止显示设备的透明区域的减少导致的开口率减小，而当第一电极121′和第二电极129′由不透明金属实现时会引起开口率减小这样的缺点。
添加图11B和图11F的工艺来最小化第一电极121′和第二电极129′的面积。通过增加分别与第一电极121′和第二电极129′电连接的第一透明导电层130和第二透明导电层132的面积，还可以防止开口率减小，同时确保电容。
在一些实施例中，包括在第一透明导电层130和第二透明导电层132中的透明导电材料可以包括ITO(氧化铟锡)、TO(氧化锡)、IZO(氧化铟锌)、ITZO(氧化铟锡锌)。
在一些实施例中，第一透明导电层130和第二透明导电层132分别与第一电极123′和第二电极129′的末端的上部重叠。
在其它实施例中，第一透明导电层130和第二透明导电层132可以被实现为完全覆盖第一电极123′和第二电极129′，或者第一透明导电层130和第二透明导电层132可以形成在每个像素的透射区域上，并且第一电极123′和第二电极129′可以形成在透明导电层之上的一个区域中。
图12A至图12F是示出图7所示的显示设备的实施例的制造方法的实施例的截面图。
图12所示的实施例与图10所示的实施例的不同在于：在形成电容器的第二区域中，包括进一步形成分别与第一电极和第二电极电连接的透明导电电极；因此，由相同的附图标记表示相同的组件，并且不再重复其详细的描述。
图12A、图12C、图12D和图12E所示的工艺分别与图10A、图10B、图10C和图10D所示的工艺基本上相同。
图12的实施例进一步包括形成与形成在第二区域(如参照图11B所述)中的第一电极123′电连接的第一透明导电层130以及形成与第二电极129′(如参照图11F所述)电连接的第二透明导电层132。
通过添加图12B和图12F的工艺，可以最小化第一电极123′和第二电极129′的面积，并且通过增加分别与第一电极123′和第二电极129′连接的第一透明导电层130和第二透明导电层132的面积，可以防止开口率减小，同时确保电容。
尽管已结合若干示例性实施例描述了本发明，但应当理解，本发明不限于所公开的实施例，而是相反地，本发明意在涵盖包括在所附权利要求的精神和范围及其等同物内的各种改进和等同布置。

Claims (20)

1.一种显示设备，包括薄膜晶体管，所述薄膜晶体管包括：
有源层；
栅电极；
电连接到所述有源层的源电极；
电连接到所述有源层的漏电极；以及
形成在所述有源层与所述栅电极之间的栅极绝缘材料，其中所述栅极绝缘材料包括第一层、第二层和第三层；
其中所述第二层具有所述第一层的厚度的0.1倍到1.5倍之间的厚度；并且
其中所述第三层具有所述第二层的厚度的2倍到12倍之间的厚度。
2.根据权利要求1所述的显示设备，其中所述第三层与所述第二层之间的刻蚀选择比为1∶20到1∶8，并且所述第二层与所述第一层之间的刻蚀选择比为1∶20到1∶8。
3.根据权利要求1所述的显示设备，其中所述第一层和所述第二层由彼此不同的材料形成，使得所述第二层比所述第一层对刻蚀剂的响应快。
4.根据权利要求1所述的显示设备，其中所述第二层和所述第三层由彼此不同的材料形成，使得所述第三层比所述第二层对刻蚀剂的响应快。
5.根据权利要求2所述的显示设备，其中所述第三层和所述第一层各自包括氮化硅，并且所述第二层包括氧化硅。
6.根据权利要求1所述的显示设备，其中所述源电极和所述漏电极中至少任意之一接触所述第二层。
7.根据权利要求1所述的显示设备，其中所述源电极和所述漏电极中至少任意之一接触所述第一层。
8.根据权利要求1所述的显示设备，其中所述有源层和所述第三层具有相同的刻蚀的侧面。
9.根据权利要求1所述的显示设备，其中所述有源层、所述第三层和所述第二层具有相同的刻蚀的侧面。
10.根据权利要求1所述的显示设备，进一步包括电容器，所述电容器包括：
第一电极；
第二电极；以及
位于所述第一电极与所述第二电极之间的介电材料。
11.根据权利要求10所述的显示设备，其中所述第一电极和所述栅电极由相同的材料并且由相同的工艺形成。
12.根据权利要求10所述的显示设备，其中所述第二电极、所述源电极和所述漏电极由相同的材料并且由相同的工艺形成。
13.根据权利要求10所述的显示设备，其中所述栅极绝缘材料的所述第一层和所述第二层延伸到所述电容器以提供所述介电材料。
14.根据权利要求10所述的显示设备，其中所述介电材料仅包括一层，并且其中所述栅极绝缘材料的所述第一层延伸到所述电容器以提供所述介电材料。
15.根据权利要求10所述的显示设备，其中所述栅极绝缘材料的所述第一层、所述第二层和所述第三层以及所述有源层延伸到所述电容器以提供所述介电材料。
16.根据权利要求10所述的显示设备，其中所述电容器进一步包括：
与所述第一电极连接的第一透明导电层；以及
与所述第二电极连接的第二透明导电层。
17.一种显示设备，包括：
位于基板之上的薄膜晶体管；以及
位于所述基板之上的电容器；
其中所述薄膜晶体管包括：
有源层，
栅电极，
电连接到所述有源层的源电极，
电连接到所述有源层的漏电极，以及
形成在所述有源层与所述栅电极之间的栅极绝缘材料，其中所述栅极绝缘材料包括第一层、第二层和第三层；
其中所述电容器包括：
第一电极，
第二电极，以及
位于所述第一电极与所述第二电极之间的介电材料，其中所述介电材料比所述栅极绝缘材料包括少的层。
18.根据权利要求17所述的显示设备，其中所述介电材料包括所述有源层和所述第三层。
19.根据权利要求17所述的显示设备，其中所述介电材料包括所述有源层、所述第三层和所述第二层。
20.根据权利要求17所述的显示设备，其中所述第二层具有所述第一层的厚度的0.1倍到1.5倍之间的厚度；并且其中所述第三层具有所述第二层的厚度的2倍到12倍之间的厚度。
CN 201110069566 2010-04-16 2011-03-17 显示设备 Active CN102222699B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20100035248A KR101113354B1 (ko) 2010-04-16 2010-04-16 표시 장치 및 그 제조방법
KR10-2010-0035248 2010-04-16

Publications (2)

Publication Number Publication Date
CN102222699A true CN102222699A (zh) 2011-10-19
CN102222699B CN102222699B (zh) 2013-12-25

Family

ID=44779202

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 201110069566 Active CN102222699B (zh) 2010-04-16 2011-03-17 显示设备

Country Status (5)

Country Link
US (1) US8988640B2 (zh)
JP (1) JP5266285B2 (zh)
KR (1) KR101113354B1 (zh)
CN (1) CN102222699B (zh)
TW (1) TWI478352B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103913914A (zh) * 2013-01-08 2014-07-09 三星显示有限公司 显示装置
CN104733491A (zh) * 2013-12-20 2015-06-24 昆山国显光电有限公司 一种有机发光显示装置及其制备方法
CN106062858A (zh) * 2014-03-05 2016-10-26 Lg 电子株式会社 使用半导体发光器件的显示设备
CN104218094B (zh) * 2014-08-28 2016-11-23 京东方科技集团股份有限公司 一种薄膜晶体管、显示基板及显示装置
CN107863297A (zh) * 2016-09-22 2018-03-30 中华映管股份有限公司 薄膜晶体管及其制造方法
CN108493216A (zh) * 2018-03-21 2018-09-04 福建华佳彩有限公司 一种tft阵列基板、显示装置及tft阵列基板的制备方法
CN109713019A (zh) * 2019-01-17 2019-05-03 深圳市华星光电技术有限公司 Oled显示面板及其制作方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014032983A (ja) * 2012-08-01 2014-02-20 Sony Corp 半導体装置、表示装置および電子機器
TWI498220B (zh) * 2012-10-31 2015-09-01 Au Optronics Corp 顯示面板及其製造方法
KR102000738B1 (ko) 2013-01-28 2019-07-23 삼성디스플레이 주식회사 정전기 방지 회로 및 이를 포함하는 표시 장치
CN104576651A (zh) * 2013-10-16 2015-04-29 昆山国显光电有限公司 一种阵列基板及其制备方法
KR102181003B1 (ko) * 2020-02-07 2020-11-20 삼성디스플레이 주식회사 정전기 방지 회로 및 이를 포함하는 표시 장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0456168A (ja) * 1990-06-21 1992-02-24 Stanley Electric Co Ltd 薄膜トランジスタおよびその製造方法
JP2005064032A (ja) * 2003-08-12 2005-03-10 Semiconductor Leading Edge Technologies Inc 半導体装置及びその製造方法
US20060273316A1 (en) * 2005-06-01 2006-12-07 Samsung Electronics Co., Ltd. Array substrate having enhanced aperture ratio, method of manufacturing the same and display apparatus having the same
KR20070102776A (ko) * 2006-04-17 2007-10-22 삼성전자주식회사 표시 기판 및 이의 제조 방법
KR20080067852A (ko) * 2007-01-17 2008-07-22 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 그의 제조방법

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3537854B2 (ja) * 1992-12-29 2004-06-14 エルジー フィリップス エルシーディー カンパニー リミテッド 薄膜トランジスタの製造方法
KR0124976B1 (ko) 1994-06-22 1997-12-01 김광호 개구율 향상을 위한 액정표시장치 및 그 제조방법
KR20060114757A (ko) * 2005-05-02 2006-11-08 삼성전자주식회사 박막 트랜지스터 기판
JP2007294709A (ja) * 2006-04-26 2007-11-08 Epson Imaging Devices Corp 電気光学装置、電子機器、および電気光学装置の製造方法
KR20070109192A (ko) * 2006-05-10 2007-11-15 삼성전자주식회사 표시 기판과, 이의 제조 방법 및 이를 구비한 표시 장치
KR101257811B1 (ko) 2006-06-30 2013-04-29 엘지디스플레이 주식회사 액정표시장치용 어레이 기판과 그 제조방법
KR101264789B1 (ko) 2006-06-30 2013-05-15 엘지디스플레이 주식회사 횡전계 방식 액정표시장치용 어레이 기판과 그 제조방법
KR20080008562A (ko) * 2006-07-20 2008-01-24 삼성전자주식회사 어레이 기판의 제조방법, 어레이 기판 및 이를 갖는표시장치
KR20080095956A (ko) 2007-04-26 2008-10-30 서대식 투명 channel 층을 이용한 고개구율 LCD 화소 구조
US8786793B2 (en) * 2007-07-27 2014-07-22 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
KR101529575B1 (ko) * 2008-09-10 2015-06-29 삼성전자주식회사 트랜지스터, 이를 포함하는 인버터 및 이들의 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0456168A (ja) * 1990-06-21 1992-02-24 Stanley Electric Co Ltd 薄膜トランジスタおよびその製造方法
JP2005064032A (ja) * 2003-08-12 2005-03-10 Semiconductor Leading Edge Technologies Inc 半導体装置及びその製造方法
US20060273316A1 (en) * 2005-06-01 2006-12-07 Samsung Electronics Co., Ltd. Array substrate having enhanced aperture ratio, method of manufacturing the same and display apparatus having the same
KR20070102776A (ko) * 2006-04-17 2007-10-22 삼성전자주식회사 표시 기판 및 이의 제조 방법
KR20080067852A (ko) * 2007-01-17 2008-07-22 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 그의 제조방법

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103913914A (zh) * 2013-01-08 2014-07-09 三星显示有限公司 显示装置
CN104733491A (zh) * 2013-12-20 2015-06-24 昆山国显光电有限公司 一种有机发光显示装置及其制备方法
CN104733491B (zh) * 2013-12-20 2017-12-15 昆山国显光电有限公司 一种有机发光显示装置及其制备方法
CN106062858A (zh) * 2014-03-05 2016-10-26 Lg 电子株式会社 使用半导体发光器件的显示设备
CN106062858B (zh) * 2014-03-05 2019-05-03 Lg 电子株式会社 使用半导体发光器件的显示设备
CN104218094B (zh) * 2014-08-28 2016-11-23 京东方科技集团股份有限公司 一种薄膜晶体管、显示基板及显示装置
CN107863297A (zh) * 2016-09-22 2018-03-30 中华映管股份有限公司 薄膜晶体管及其制造方法
CN108493216A (zh) * 2018-03-21 2018-09-04 福建华佳彩有限公司 一种tft阵列基板、显示装置及tft阵列基板的制备方法
CN109713019A (zh) * 2019-01-17 2019-05-03 深圳市华星光电技术有限公司 Oled显示面板及其制作方法

Also Published As

Publication number Publication date
CN102222699B (zh) 2013-12-25
JP2011228610A (ja) 2011-11-10
TWI478352B (zh) 2015-03-21
KR20110115746A (ko) 2011-10-24
JP5266285B2 (ja) 2013-08-21
US20110255044A1 (en) 2011-10-20
TW201138120A (en) 2011-11-01
KR101113354B1 (ko) 2012-02-29
US8988640B2 (en) 2015-03-24

Similar Documents

Publication Publication Date Title
CN102222699B (zh) 显示设备
KR101414043B1 (ko) 박막 트랜지스터 기판
TWI488161B (zh) 半導體裝置的驅動方法
US8253144B2 (en) Semiconductor device and method for manufacturing the same
US7477445B2 (en) Electrophoretic indication display
US7212255B2 (en) Liquid crystal display device and fabricating method thereof
JP2011170172A (ja) 電気泳動表示装置及び電子機器
JP2010021170A (ja) 半導体装置およびその製造方法
TWI575732B (zh) 畫素結構及其顯示面板
KR20080053541A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
US20120086683A1 (en) Transmissive liquid-crystal display in cmos technology with auxiliary storage capacitor
WO2018180617A1 (ja) アクティブマトリクス基板、液晶表示装置および有機ｅｌ表示装置
CN106483728A (zh) 像素结构、阵列基板和显示装置
US20190265531A1 (en) Touch-panel-equipped display device and method for producing touch-panel-equipped display device
US10971523B2 (en) Pixel array and fabrication method thereof
JP4514786B2 (ja) 表示装置及びその製造方法
KR20170080047A (ko) 산화물 박막 트랜지스터와 그를 포함하는 표시 장치 및 그 제조방법
CN101021659A (zh) 液晶像素及其制造方法与液晶显示器
US20080073686A1 (en) Thin-Film Transistor Array and Method for Manufacturing the Same
US7646021B2 (en) Thin film transistor array substrate
JP2019040026A (ja) 表示装置
US20170323910A1 (en) Display device and manufacturing method thereof
KR20130001513A (ko) 표시장치 및 그 제조방법
US11830454B2 (en) Active matrix substrate and display device
KR20180078430A (ko) 표시장치 및 표시장치용 어레이 기판 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SAMSUNG DISPLAY CO., LTD.

Free format text: FORMER OWNER: SAMSUNG MOBILE DISPLAY CO., LTD.

Effective date: 20120928

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20120928

Address after: Gyeonggi Do, South Korea

Applicant after: Samsung Display Co., Ltd.

Address before: Gyeonggi Do, South Korea

Applicant before: Samsung Mobile Display Co., Ltd.

C14 Grant of patent or utility model
GR01 Patent grant