JP2011228610A - 表示装置及びその製造方法 - Google Patents
表示装置及びその製造方法 Download PDFInfo
- Publication number
- JP2011228610A JP2011228610A JP2010180327A JP2010180327A JP2011228610A JP 2011228610 A JP2011228610 A JP 2011228610A JP 2010180327 A JP2010180327 A JP 2010180327A JP 2010180327 A JP2010180327 A JP 2010180327A JP 2011228610 A JP2011228610 A JP 2011228610A
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- electrode
- display device
- layer
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title abstract description 33
- 238000000034 method Methods 0.000 title abstract description 25
- 239000010408 film Substances 0.000 claims abstract description 122
- 239000003990 capacitor Substances 0.000 claims abstract description 98
- 239000010409 thin film Substances 0.000 claims abstract description 61
- 239000000758 substrate Substances 0.000 claims abstract description 34
- 238000005530 etching Methods 0.000 claims description 35
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 21
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 21
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 20
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 20
- 239000011810 insulating material Substances 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 278
- 238000003860 storage Methods 0.000 description 49
- 229910021417 amorphous silicon Inorganic materials 0.000 description 13
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 12
- 239000004973 liquid crystal related substance Substances 0.000 description 10
- 230000003071 parasitic effect Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 8
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 8
- 229910001887 tin oxide Inorganic materials 0.000 description 8
- 239000004020 conductor Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 230000007423 decrease Effects 0.000 description 5
- 238000000059 patterning Methods 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 4
- 230000003247 decreasing effect Effects 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- TYHJXGDMRRJCRY-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) tin(4+) Chemical compound [O-2].[Zn+2].[Sn+4].[In+3] TYHJXGDMRRJCRY-UHFFFAOYSA-N 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 230000003746 surface roughness Effects 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000006227 byproduct Substances 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- MGRWKWACZDFZJT-UHFFFAOYSA-N molybdenum tungsten Chemical compound [Mo].[W] MGRWKWACZDFZJT-UHFFFAOYSA-N 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- BNEMLSQAJOPTGK-UHFFFAOYSA-N zinc;dioxido(oxo)tin Chemical compound [Zn+2].[O-][Sn]([O-])=O BNEMLSQAJOPTGK-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Nonlinear Science (AREA)
- Chemical & Material Sciences (AREA)
- Optics & Photonics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Mathematical Physics (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
【課題】開口率及び静電容量を向上させる表示装置及びその製造方法を提供する。
【解決手段】基板の第１領域に位置する薄膜トランジスタと、第１領域に隣接する第２領域に位置するキャパシタとを備え、薄膜トランジスタは、活性層と、活性層のチャネル領域に対応する位置に、前記活性層と離隔されて位置するゲート電極と、活性層に電気的に接続されるソース及びドレイン電極と、活性層とゲート電極との間に順次形成された第１絶縁層〜第３絶縁層を有するゲート絶縁膜とを備え、第１絶縁層の厚さに対する第２絶縁層の厚さの比は、約０．１〜約１．５であり、第２絶縁層の厚さに対する第３絶縁層の厚さの比は、約２〜約１２である表示装置。
【選択図】図１
【解決手段】基板の第１領域に位置する薄膜トランジスタと、第１領域に隣接する第２領域に位置するキャパシタとを備え、薄膜トランジスタは、活性層と、活性層のチャネル領域に対応する位置に、前記活性層と離隔されて位置するゲート電極と、活性層に電気的に接続されるソース及びドレイン電極と、活性層とゲート電極との間に順次形成された第１絶縁層〜第３絶縁層を有するゲート絶縁膜とを備え、第１絶縁層の厚さに対する第２絶縁層の厚さの比は、約０．１〜約１．５であり、第２絶縁層の厚さに対する第３絶縁層の厚さの比は、約２〜約１２である表示装置。
【選択図】図１
Description
本発明は、表示装置及びその製造方法に関する。
画素に備えられるキャパシタは、ストレージキャパシタＣｓｔとして動作することができる。ストレージキャパシタＣｓｔは、データ信号を安定して保持するとともに、高解像度に適用できるような大きな容量が要求される。
ストレージキャパシタＣｓｔの容量を高めるために、ストレージキャパシタの面積を拡大することが考え得る。
しかし、ストレージキャパシタの面積を拡大すると、開口率が低下するという問題があった。一方、ストレージキャパシタＣｓｔを構成する電極間の誘電膜の厚さを減少させてストレージキャパシタＣｓｔの容量を増加させることも考え得る。しかし、この場合は薄膜トランジスタＴＦＴのゲート絶縁膜も薄くなり、ゲート電極とソース及びドレイン電極との間の寄生キャパシタンスが増加し、駆動特性が低下するという問題があった。
そこで、本発明は、上記問題に鑑みてなされたものであり、本発明の目的とするところは、開口率及び静電容量を向上させることが可能な、新規かつ改良された表示装置及びその製造方法を提供することにある。
上記課題を解決するために、本発明のある観点によれば、基板の第１領域に位置する薄膜トランジスタと、第１領域に隣接する第２領域に位置するキャパシタとを備え、薄膜トランジスタは、活性層と、前記活性層のチャネル領域に対応する位置に、前記活性層と離隔されて位置するゲート電極と、活性層に電気的に接続されるソース及びドレイン電極と、前記活性層と前記ゲート電極との間に順次形成された第１絶縁層〜第３絶縁層を有するゲート絶縁膜とを備え、第１絶縁層の厚さに対する第２絶縁層の厚さの比は、約０．１〜約１．５であり、第２絶縁層の厚さに対する第３絶縁層の厚さの比は、約２〜約１２である表示装置が提供される。
また、前記第３絶縁層と前記第２絶縁層との間のエッチング選択比は、１：２０〜１：８であり、前記第２絶縁層と前記第１絶縁層との間のエッチング選択比は、１：２０〜１：８であってもよい。
また、前記第３絶縁層及び前記第１絶縁層は、シリコン窒化物を含み、前記第２絶縁層は、シリコン酸化物を含んでもよい。
また、前記ソース及びドレイン電極は、前記活性層の上側に位置してもよい。
また、前記ソース及びドレイン電極の少なくとも１つは、前記第２絶縁層と接してもよい。
また、前記ソース及びドレイン電極の少なくとも１つは、前記第１絶縁層と接してもよい。
また、前記活性層及び前記ゲート絶縁膜に含まれた前記第３絶縁層は、同一の側部エッチング面を有してもよい。
また、前記活性層、前記ゲート絶縁膜に含まれた前記第３絶縁層、及び前記ゲート絶縁膜に含まれた前記第２絶縁層は、同一の側部エッチング面を有してもよい。
また、前記キャパシタは、第１電極と、前記第１電極に対向する第２電極と、前記第１電極と前記第２電極との間に位置する誘電膜と、を備えてもよい。
また、前記第１電極は、前記ゲート電極と同一層に位置してもよい。
また、前記第２電極は、前記ソース電極及び前記ドレイン電極と同一層に位置してもよい。
また、前記誘電膜は、前記第１絶縁層及び前記第２絶縁層を含んでもよい。
また、前記誘電膜は、前記第１絶縁層を含んでもよい。
また、前記誘電膜は、前記第１絶縁層、前記第２絶縁層、前記第３絶縁層、及び前記活性層を含んでもよい。
また、前記キャパシタは、前記第１電極に接続される透明導電膜と、前記第２電極に接続される透明導電膜と、をさらに備えてもよい。
また、上記課題を解決するために、本発明の別の観点によれば、基板の第１領域に位置する薄膜トランジスタと、第１領域に隣接する第２領域に位置するキャパシタとを備え、前記薄膜トランジスタは、活性層と、前記活性層のチャネル領域に対応する位置に、前記活性層と離隔されて位置するゲート電極と、活性層に電気的に接続されるソース及びドレイン電極と、前記活性層と前記ゲート電極との間に順次形成された第１絶縁層〜第３絶縁層を有するゲート絶縁膜とを備え、前記キャパシタは、第１電極と、第１電極に対向する第２電極と、前記第１電極と前記第２電極との間に位置する誘電膜とを備え、ゲート絶縁膜と誘電膜との間には、段差がある表示装置が提供される。
また、前記段差は、前記活性層の厚さ及び前記第３絶縁層の厚さを含んでもよい。
また、前記段差は、前記活性層の厚さ、前記第３絶縁層の厚さ、及び前記第２絶縁層の厚さを含んでもよい。
また、前記第１絶縁層の厚さに対する前記第２絶縁層の厚さの比は、０．１〜１．５であり、前記第２絶縁層の厚さに対する前記第３絶縁層の厚さの比は、２〜１２であってもよい。
また、前記第３絶縁層と前記第２絶縁層との間のエッチング選択比は、１：２０〜１：８であり、前記第２絶縁層と前記第１絶縁層との間のエッチング選択比は、１：２０〜１：８であってもよい。
また、前記第３絶縁層及び前記第１絶縁層は、シリコン窒化物を含み、前記第２絶縁層は、シリコン酸化物を含んでもよい。
また、前記ソース及びドレイン電極は、前記活性層の上側に位置してもよい。
また、前記ソース及びドレイン電極の少なくとも１つは、前記第２絶縁層と接してもよい。
また、前記ソース及びドレイン電極の少なくとも１つは、前記第１絶縁層と接してもよい。
また、前記活性層及び前記ゲート絶縁膜に含まれた前記第３絶縁層は、同一の側部エッチング面を有してもよい。
また、前記活性層、前記ゲート絶縁膜に含まれた前記第３絶縁層、及び前記ゲート絶縁膜に含まれた前記第２絶縁層は、同一の側部エッチング面を有してもよい。
また、前記第１電極は、前記ゲート電極と同一層に位置してもよい。
また、前記第２電極は、前記ソース電極及び前記ドレイン電極と同一層に位置してもよい。
また、前記誘電膜は、前記第１絶縁層及び前記第２絶縁層を含んでもよい。
また、前記誘電膜は、前記第１絶縁層を含んでもよい。
また、前記キャパシタは、前記第１電極に接続される透明導電膜と、前記第２電極に接続される透明導電膜と、をさらに備えてもよい。
以上説明したように本発明によれば、薄膜トランジスタに備えられたゲート絶縁膜の絶縁効果を上昇させるとともに、キャパシタの静電容量を向上させることができる。
また、薄膜トランジスタ及びキャパシタが各画素に備えられた場合、キャパシタの電極面積を縮小し、高い開口率を実現することができる。
さらに、薄膜トランジスタのゲート絶縁膜を、互いに異なるエッチング選択比を有する絶縁層の積層構造で実現することにより、製造工程の信頼性を向上させ、製造工程を単純化することができる。
以下、添付図面を参照して本発明の実施例による表示装置及びその製造方法を説明する。ここで、ｉ）添付図面に示す形状、大きさ、比率、角度、個数などは概略的なものであって、変更可能である。ｉｉ）図面は、観察者の視線によって示されているため、図面を説明する方向や位置は、観察者の位置に応じて多様な変更が可能である。ｉｉｉ）図面番号が異なっても、同一の部分については同一の図面符号を使うことができる。ｉｖ）「含む」、「有する」、「なる」などが使われている場合、「〜のみ」を付け加えていない限り、他の部分が加わり得る。ｖ）単数で説明されている場合、それは多数でも解釈できる。ｖｉ）形状、大きさの比較、位置関係などが、「約」、「実質的」などによって説明されていなくても、通常の誤差範囲を含むように解釈される。ｖｉｉ）「〜後」、「〜前」、「次に」、「また」、「ここで」、「後続して」、「このとき」などの用語が使われても、時間的位置を限定する意味としては使わない。ｖｉｉｉ）「第１」、「第２」、「第３」などの用語は、単に区分の便宜を図るために選択的、交換的または繰り返し使われるものであって、限定的な意味では解釈されない。ｉｘ）「〜上に」、「〜上部に」、「〜下部に」、「〜側に」などによって２つの部分の位置関係が説明されている場合、「直」を付け加えていない限り、２つの部分の間に１つ以上の他の部分が位置することもある。ｘ）部分同士が「〜または」でつながっている場合、個々の部分だけでなく、それらの組合せも含むように解釈されるが、「〜または〜のうちの１つ」でつながっている場合は、個々の部分でのみ解釈される。
［表示装置］
図１は、本発明の実施例による表示装置の構成ブロック図である。図２は、図１に示す画素の等価回路図である。図３は、図１に示す保持信号生成部の一実施例に関する回路図である。
図１は、本発明の実施例による表示装置の構成ブロック図である。図２は、図１に示す画素の等価回路図である。図３は、図１に示す保持信号生成部の一実施例に関する回路図である。
図１に示すように、表示装置は、複数の信号線と、画素部１００と、ゲート駆動部（ｇａｔｅ ｄｒｉｖｅｒ）２００と、データ駆動部（ｄａｔａ ｄｒｉｖｅｒ）３００と、保持信号生成部（ｓｔｏｒａｇｅ ｓｉｇｎａｌ ｇｅｎｅｒａｔｏｒ）４００と、タイミング制御部５００とを備える。
複数の信号線は、データラインＤ１−Ｄｍと、ゲートラインＧ１−Ｇｎと、ストレージラインＳ１−Ｓｎとを含むことができる。画素部１００は、複数の画素（ＰＸ）１１０を備えることができる。ゲート駆動部２００は、ゲートラインＧ１−Ｇｎの各々にゲート信号を印加することができる。保持信号生成部４００は、ストレージラインＳ１−Ｓｎの各々に保持信号を印加することができる。タイミング制御部５００は、ゲート駆動部２００、データ駆動部３００、及び保持信号生成部４００を制御することができる。
タイミング制御部５００は、ゲート駆動部２００、データ駆動部３００、及び保持信号生成部４００を制御するために、各々の制御信号ＣＳ１、ＣＳ２、ＣＳ３を印加することができる。データ駆動部３００は、データ信号ＤＡＴＡを印加することができる。
図２に示すように、画素部１００は、対向する第１基板１２０及び第２基板１５０と、第１基板１２０及び第２基板１５０の間に位置する液晶層１６０とを備える。データラインＤ１−Ｄｍ、ゲートラインＧ１−Ｇｎ、及びストレージラインＳ１−Ｓｎは、第１基板１２０に位置することができる。
ゲートラインＧ１−Ｇｎは、ゲート信号を伝達することができる。ストレージラインＳ１−Ｓｎは、ゲートラインＧ１−Ｇ２ｎと交互に配置され、保持信号を伝達することができる。データラインＤ１−Ｄｍは、データ電圧を伝達することができる。
図１に示すように、ゲートラインＧ１−Ｇｎ及びストレージラインＳ１−Ｓｎは、第１方向に配列され得る。データラインＤ１−Ｄｍは、前記第１方向と交差する第２方向に配列され得る。
複数の画素１１０各々は、データラインＤ１−Ｄｍ、ゲートラインＧ１−Ｇｎ、及びストレージラインＳ１−Ｓｎに接続され得る。複数の画素１１０は、マトリクス状に配列され得る。
図２に示すように、例えば、ｉ番目のゲートラインＧｉ及びｊ番目のデータラインＤｊに接続された画素ＰＸは、ゲートラインＧｉ及びデータラインＤｊに接続される薄膜トランジスタＴＦＴと、薄膜トランジスタＴＦＴに接続された液晶キャパシタ（ｌｉｑｕｉｄ ｃｒｙｓｔａｌ ｃａｐａｃｉｔｏｒ）Ｃｌｃと、薄膜トランジスタＴＦＴ及びｉ番目のストレージラインＳｉに接続されたストレージキャパシタ（ｓｔｏｒａｇｅ ｃａｐａｃｉｔｏｒ）Ｃｓｔとを備えることができる。
薄膜トランジスタＴＦＴのゲート電極はゲートラインＧｉに接続され、ソース電極はデータラインＤｊに接続され、ドレイン電極は液晶キャパシタＣｌｃ及びストレージキャパシタＣｓｔに接続され得る。
液晶キャパシタＣｌｃは、第１基板１２０の画素電極１２２１と、第２基板１５０の共通電極１５２と、液晶層１６０とを備えることができる。画素電極１２２１及び共通電極１５２は、それぞれ液晶キャパシタＣｌｃの下部電極及び上部電極として使用可能である。画素電極１２２１と共通電極１５２との間に位置する液晶層１６０は、液晶キャパシタＣｌｃの誘電膜として使用可能である。
画素電極１２２１は、薄膜トランジスタＴＦＴに接続され得る。共通電極１５２は、第２基板１５０の全面に位置することができる。共通電極１５２には共通電圧Ｖｃｏｍが印加され得る。共通電圧Ｖｃｏｍは、一定の大きさを有する直流（ＤＣ）電圧であってもよい。
図２で説明された実施例とは異なり、共通電極１５２が第１基板１２０に位置することもできる。この場合、画素電極１２２１及び共通電極１５２の少なくとも１つが線状または棒状の形状を有することができる。
ストレージキャパシタＣｓｔは、第１電極と、第１電極に対向する第２電極と、第１電極と第２電極との間に位置する誘電膜とを備えることができる。この場合、第１電極または第２電極は、ストレージラインＳ１−Ｓｎであってもよい。これとは異なり、第１電極または第２電極は、ストレージラインＳ１−Ｓｎに電気的に接続され得る。
ゲート駆動部２００は、ゲートオン電圧Ｖｏｎとゲートオフ電圧Ｖｏｆｆとの組合せからなるゲート信号を、ゲート駆動部２００に接続されたゲートラインＧ１−Ｇ２ｎに順次印加することができる。
保持信号生成部４００は、ゲート駆動部２００の近くに配置される。保持信号生成部４００は、ゲート駆動部２００からゲート信号を受信してハイレバルまたはローレベルの保持信号を生成した後、画素部１００に配列された各々のストレージラインに印加することができる。
図３は、本発明の実施例による保持信号生成部４００の回路図である。図３に示す回路図は一例であって、本発明の実施例による保持信号生成部は図３に限定されるものではない。
図３に示すように、ｉ番目の保持信号を生成する場合、入力端ＩＰは、ｉ＋１番目のゲートラインＧｉ＋１に接続され、ｉ＋１番目のゲート信号を受信することができる。また、出力端ＯＰは、ｉ番目のストレージラインＳｉに接続され、ｉ番目の保持信号を出力することができる。
保持信号生成部４００は、タイミング制御部５００から保持制御信号ＣＳ３の一種である第１クロック信号ＣＫ１及び第２クロック信号ＣＫ１Ｂと、ブースト信号（ｂｏｏｓｔ ｓｉｇｎａｌ）ＣＫ２とを受信することができる。また、保持信号生成部４００は、タイミング制御部５００または外部からハイレベル電源ＶＤＤとローレベル電源ＶＳＳとを受けることができる。保持信号生成部４００は、図３に示すように、５つの薄膜トランジスタＴｒ１、Ｔｒ２、Ｔｒ３、Ｔｒ４、Ｔｒ５と、２つのキャパシタＣ１、Ｃ２とを備えることができる。
第１薄膜トランジスタＴｒ１のゲート電極、ソース電極、及びドレイン電極は、それぞれ入力端ＩＰ、ブースト信号ＣＫ２、及び出力端ＯＰに接続され得る。第２及び第３薄膜トランジスタＴｒ２、Ｔｒ３のゲート電極は、入力端ＩＰ及び第１及び第２クロック信号ＣＫ１、ＣＫ１Ｂに接続され得る。第２及び第３薄膜トランジスタＴｒ２、Ｔｒ３のソース電極は、それぞれ第１及び第２クロック信号ＣＫ１、ＣＫ１Ｂに接続され得る。第４及び第５薄膜トランジスタＴｒ４、Ｔｒ５のゲート電極は、第２及び第３薄膜トランジスタＴｒ２、Ｔｒ３のドレイン電極に接続され得る。第４及び第５薄膜トランジスタＴｒ４、Ｔｒ５のソース電極は、それぞれローレベル電源ＶＳＳ及びハイレバル電源ＶＤＤに接続され得る。第４及び第５薄膜トランジスタＴｒ４、Ｔｒ５のドレイン電極は、出力端ＯＰに接続され得る。第１及び第２キャパシタＣ１、Ｃ２は、それぞれ第４及び第５薄膜トランジスタＴｒ４、Ｔｒ５のゲート電極とローレベル電源ＶＳＳ及びハイレバル電源ＶＤＤとの間に接続され得る。
図１〜図３に示すように、本発明の実施例による表示装置は、各画素及び保持信号生成部などにおいて、薄膜トランジスタと、キャパシタとを備えている。
特に、画素に備えられるキャパシタは、前述したように、ストレージキャパシタＣｓｔとして動作することができる。ストレージキャパシタＣｓｔは、データ信号を安定して保持するとともに、高解像度に適用できるような大きな容量が要求される。
ストレージキャパシタＣｓｔの容量を高めるために、ストレージキャパシタの面積を拡大することができる。しかし、この場合、開口率が低下し得る。これとは異なり、ストレージキャパシタＣｓｔを構成する電極間の誘電膜の厚さを減少させ、ストレージキャパシタＣｓｔの容量を増加させることができる。しかし、この場合、薄膜トランジスタＴＦＴのゲート絶縁膜も薄くなり、ゲート電極とソース及びドレイン電極との間の寄生キャパシタンスが増加し、駆動特性が低下し得る。
このため、本発明の実施例は、薄膜トランジスタＴＦＴが形成された領域のゲート絶縁膜の厚さと、ストレージキャパシタＣｓｔが形成された誘電膜の厚さとを異なるようにし、薄膜トランジスタＴＦＴの絶縁効果を上昇させるとともに、ストレージキャパシタＣｓｔによる静電容量を向上させることができる。
薄膜トランジスタＴＦＴ及びストレージキャパシタＣｓｔは、前述したように、画素部１００及び保持信号生成部４００に位置する。画素部１００及び保持信号生成部４００に位置する薄膜トランジスタＴＦＴ及びストレージキャパシタＣｓｔは、第１基板１２０上に同一の工程により形成され得る。このため、図面より説明される薄膜トランジスタＴＦＴ及びストレージキャパシタＣｓｔは、画素部１００だけでなく、保持信号生成部４００などの周辺回路領域にも備えることができる。
また、以下に説明される実施例は、説明の便宜上、薄膜トランジスタＴＦＴとストレージキャパシタＣｓｔとが形成された第１基板１２０の一領域について説明する。
図４は、本発明の実施例による表示装置の断面図である。
図４に示すように、表示装置は、第１基板１２０と、第１基板１２０の第１領域に位置する薄膜トランジスタＴＦＴと、第２領域に位置するキャパシタＣとを備える。
薄膜トランジスタＴＦＴは、第１基板１２０上に形成されるゲート電極１２１と、ゲート電極１２１上に形成されるゲート絶縁膜１２２２ａと、ゲート絶縁膜１２２２ａ上に形成される活性層１２４ａと、活性層１２４ａ上に形成されるソース電極１２６及びドレイン電極１２８とを備える。また、活性層１２４ａとソース及びドレイン電極１２６、１２８との間には、抵抗性接触層１２４ｂが位置することができる。
ゲート電極１２１は、ゲートライン（図示せず）に電気的に接続される。また、ゲート電極１２１は、前記ゲートラインからゲート信号を受信する。
ゲート絶縁膜１２２２ａは、第１絶縁層〜３絶縁層１２２ａ、１２２ｂ、１２２ｃがゲート電極１２１上に順次積層されて形成される。
第３絶縁層１２２ｃ及び第２絶縁層１２２ｂは、異なるエッチング選択比を有する絶縁物質を含むことができる。この場合、工程上、第２絶縁層１２２ｂは、第３絶縁層１２２ｃのエッチング工程でエッチング阻止膜として使用可能である。したがって、第３絶縁層１２２ｃに対するエッチング工程において、第２絶縁層１２２ｂの下部構造物を保護することができ、第３絶縁層１２２ｃを十分にエッチングすることができる。
例えば、第１及び第３絶縁層１２２ａ、１２２ｃは、シリコン窒化物（ＳｉＮｘ）を含み、第１及び第３絶縁層１２２ａ、１２２ｃ間に位置する第２絶縁層１２２ｂは、シリコン酸化物を含むことができる。ここで、シリコン酸化物を含む第２絶縁層１２２ｂと、シリコン窒化物を含む第３絶縁層１２２ｃとのエッチング選択比は、約１：２０〜約１：８程度と相対的に高い。したがって、第３絶縁層１２２ｃに対するエッチング工程時、第２絶縁層１２２ｂがエッチング阻止膜の役割を十分に果たすことができる。
一般的に、シリコン酸化物は、絶縁特性を示す数値であるＢＶ（Ｂｒｅａｋ Ｖｏｌｔａｇｅ）（単位：ＭＶ／ｃｍ）がシリコン窒化物より優れている。また、表面粗さ（ｒｏｕｇｈｎｅｓｓ）または表面均一度（ｕｎｉｆｏｒｍｉｔｙ）がシリコン窒化物より優れている。しかし、シリコン酸化物は厚く形成することが難しく、誘電率の面でシリコン窒化物より低い。また、水素を含むシラン（ＳｉＨ４）ガスを使用してシリコン窒化膜が形成されるため、表面粗さまたは表面均一度がシリコン酸化膜より低い。
ゲート絶縁膜１２２２ａは、ゲート電極１２１上に形成され、ゲート電極１２１とソース及びドレイン電極１２６、１２８とを電気的に絶縁する。本発明の実施例の場合、ゲート絶縁膜１２２２ａがシリコン酸化物を含む第２絶縁層１２２ｂを有するため、十分な絶縁特性を確保することができる。
より具体的には、第１絶縁層１２２ａの厚さＴ１に対する第２絶縁層１２２ｂの厚さＴ２の比（Ｔ２／Ｔ１）が約０．１未満の場合、第２絶縁層１２２ｂの厚さは相対的に薄くなり、化学気相蒸着方法で蒸着される第２絶縁層１２２ｂの厚さ均一度（ｔｈｉｃｋｎｅｓｓ ｕｎｉｆｏｒｍｉｔｙ）が低くなり、リーク電流特性が低下する。反面、シリコン酸化物を含む第１絶縁層１２２ａの厚さＴ１に対する第２絶縁層１２２ｂの厚さＴ２の比（Ｔ２／Ｔ１）が約１．５を超えた場合、第１絶縁層１２２ａの厚さＴ１は相対的に大きくなり、窒化物の採用時に高められるキャパシタンスを十分に高めることができない。
また、第２絶縁層１２２ｂの厚さＴ２に対する第３絶縁層１２２ｃの厚さＴ３の比（Ｔ３／Ｔ２）が約２未満の場合、シリコン酸化物を含む第２絶縁層１２２ｂの厚さＴ２は相対的に薄く、所望のリーク電流特性を確保することができない。反面、第１絶縁層１２２ａの厚さＴ１に対する第３絶縁層１２２ｃの厚さＴ３の比（Ｔ３／Ｔ１）が約１２を超えた場合、第３絶縁層１２２ｃの厚さＴ３は過度に高く、薄膜トランジスタＴＦＴのゲート電極１２１にかかる電圧に対する敏感度（ｓｅｎｓｉｔｉｖｉｔｙ）が低くなり、ソース電極１２６及びドレイン電極１２８が第２絶縁層１２２ｂ及び第３絶縁層１２２ｃ間に形成できる段差を効果的に塗布することができない。
したがって、第１絶縁層１２２ａの厚さＴ１に対する第２絶縁層１２２ｂの厚さＴ２の比（Ｔ２／Ｔ１）は、約０．１〜約１．５であり、第２絶縁層１２２ｂの厚さＴ２に対する第３絶縁層１２２ｃの厚さＴ３の比（Ｔ３／Ｔ２）は、約２〜約１２であってもよい。
例えば、第１絶縁層１２２ａ、第２絶縁層１２２ｂ、及び第３絶縁層１２２ｃの厚さＴ１、Ｔ２、Ｔ３は、それぞれ約４００Å、約４００Å、及び約２０００Åであってもよい。他の例として、第１絶縁層１２２ａの厚さＴ１は、約８００Å〜約１０００Åであり、第２絶縁層１２２ｂの厚さＴ２及び第３絶縁層１２２ｃの厚さＴ３は、それぞれ約２００Å及び約２０００Åであってもよい。
活性層１２４ａは、ソース電極１２６及びドレイン電極１２８間にチャネル領域を有することができる。活性層１２４ａとソース電極１２６との間、活性層１２４ａとドレイン電極１２８との間には、抵抗性接触層１２４ｂが位置することができる。抵抗性接触層１２４ｂは、活性層１２４ａが非晶質シリコンを含み、ソース電極１２６及びドレイン電極１２８が金属を含む際に発生し得る接触抵抗を低減することができる。活性層１２４ａは、不純物がドープされていない非晶質シリコン（ａ−Ｓｉ）を含むことができる。抵抗性接触層１２４ｂは、Ｎ型またはＰ型の不純物がドープされた非晶質シリコンを含むことができる。このような活性層１２４ａは、ゲート電極１２１にゲート信号が供給されたとき、ソース電極１２６に供給された所定の電圧をドレイン電極１２８に供給する。
ゲート電極１２１は、活性層１２４ａのチャネル領域に対応するものの、離れて位置する。図４に示すように、ソース及びドレイン電極１２６、１２８の少なくとも１つの電極が活性層１２４ａの外の部分で第２絶縁層１２２ｂと直接接触した場合、ソース及びドレイン電極１２６、１２８とゲート電極１２１との間において、活性層１２４ａ及び抵抗性接触層１２４ｂの厚さだけ距離が減少する。したがって、距離に反比例するソース及びドレイン電極１２６、１２８とゲート電極１２１との間の寄生キャパシタンスは増加する。また、本発明の実施例によれば、誘電率が相対的に高い第１絶縁層１２２ａ及び第２絶縁層１２２ｃを採用するため、寄生キャパシタンスの増加は相対的に大きくなり得る。
また、ソース及びドレイン電極１２６、１２８の少なくとも１つの電極が第２絶縁層１２２ｂと接した場合、ソース及びドレイン電極１２６、１２８が、少なくとも活性層１２４ａ及び抵抗性接触層１２４ｂの厚さだけの段差を塗布しなければならないため、ソース及びドレイン電極１２６、１２８の剥離や、ソース及びドレイン電極１２６、１２８の副生成物によるショート問題が発生し得る。
したがって、具体的には図示しないが、ソース及びドレイン電極１２６、１２８が、活性層１２４ａの上側、すなわち、活性層１２４ａ及び抵抗性接触層１２４ｂと重なる領域にのみ位置することにより、ソース及びドレイン電極１２６、１２８とゲート電極１２１との間の寄生キャパシタンスの増加を抑制することができる。この場合、ゲート電極１２１とソース及びドレイン電極１２６、１２８との間には、第１絶縁層〜第３絶縁層１２２ａ、１２２ｂ、１２２ｃ、活性層１２４ａ、抵抗性接触層１２４ｂの合わせて５つの層が位置するため、ゲート電極１２１とソース及びドレイン電極１２６、１２８による寄生キャパシタンスの影響を低減することができる。また、ソース及びドレイン電極１２６、１２８の段差の塗布による問題をなくすことができる。
また、本実施例では、画素領域の薄膜トランジスタのみを挙げて説明しているが、保持信号生成部のような周辺回路部にも実質的に同一の工程により同じ形態の薄膜トランジスタ及びキャパシタを形成することができる。特に、周辺回路部の場合、画素領域に比べて比較的小さい寄生キャパシタンスでも信頼性に影響を及ぼすため、上述したような寄生キャパシタンスを低減することが要求され得る。
第１基板１２０の第１領域に隣接して位置する第２領域に形成されるキャパシタＣは、誘電膜１２２２ｂを介して第１電極１２３と第２電極１２９とが重なって形成される。
ここで、第１電極１２３は、薄膜トランジスタＴＦＴのゲート電極１２１と実質的に同じ物質を含むことができる。また、第１電極１２３は、薄膜トランジスタＴＦＴのゲート電極１２１と同一層に位置することができる。ここで、同一層に位置するという表現は、少なくとも１つ以上の膜を含む基底構造物上に同一の蒸着工程により蒸着され、パターニングされて形成された場合を意味する。
第２電極１２９は、薄膜トランジスタＴＦＴのソース及びドレイン電極１２６、１２８と同じ物質を含むことができる。また、第２電極１２９は、薄膜トランジスタＴＦＴのソース及びドレイン電極１２６、１２８と同一層に位置することができる。第２電極１２９は、薄膜トランジスタＴＦＴのドレイン電極１２８に電気的に接続され得る。
キャパシタＣが画素に備えられるストレージキャパシタＣｓｔで実現された場合、第１電極１２３は、ゲートライン（図示せず）と平行するように第１方向に配列されるストレージライン（図示せず）と一体に形成され得る。これとは異なり、キャパシタＣは、ストレージラインに電気的に接続され得る。したがって、第１電極１２３には、ストレージラインから提供される保持信号が印加される。液晶表示装置の場合、ストレージラインを介して第１電極１２３に共通電圧を印加することができる。しかし、有機発光表示装置の場合は、共通電圧が必ず必要なわけではない。
本発明の実施例の場合、キャパシタＣの誘電膜１２２２ｂは、第１絶縁層１２２ａと第２絶縁層１２２ｂとの積層構造を有する。すなわち、薄膜トランジスタＴＦＴのゲート絶縁膜１２２２ａに比べると、第３絶縁層１２２ｃが除去された状態で実現される。
すなわち、第１絶縁層１２２ａ及び第２絶縁層１２２ｂは、それぞれシリコン窒化物及びシリコン酸化物を含むため、誘電膜１２２２ｂは、シリコン窒化物とシリコン酸化物との積層構造を有する。
ここで、第１絶縁層１２２ａの厚さＴ１に対する第２絶縁層１２２ｂの厚さＴ２の比（Ｔ２／Ｔ１）が約０．１未満の場合、第２絶縁層１２２ｂの厚さは相対的に薄くなり、化学気相蒸着方法で蒸着される第２絶縁層１２２ｂの厚さ均一度が低くなり、シリコン酸化物の厚さが薄くなるため、第１電極１２３と第２電極１２９との間で発生し得る静電気を効果的に防止することができない。反面、シリコン酸化物を含む第１絶縁層１２２ａの厚さＴ１に対する第２絶縁層１２２ｂの厚さＴ２の比（Ｔ２／Ｔ１）が約１．５を超えた場合、第１絶縁層１２２ａの厚さＴ１は相対的に大きくなり、窒化物の採用時に高められるキャパシタンスを十分に高めることができない。
したがって、第１絶縁層１２２ａの厚さＴ１に対する第２絶縁層１２２ｂの厚さＴ２の比（Ｔ２／Ｔ１）は、約０．１〜約１．５であってもよい。例えば、第１絶縁層１２２ａ及び第２絶縁層１２２ｂの厚さＴ１、Ｔ２は、それぞれ約４００Å及び４００Åであってもよい。他の例として、第１絶縁層１２２ａの厚さＴ１は、約８００Å〜約１０００Åであり、第２絶縁層１２２ｂの厚さＴ２は、約２００Åであってもよい。
このように、本発明の実施例では、第２領域に形成されたゲート絶縁膜１２２２ａの所定の厚さを占める第３絶縁層１２２ｃを除去し、キャパシタＣの誘電膜１２２２ｂを実現することにより、第１電極１２３と第２電極１２９との間の距離を減少させ、キャパシタの静電容量を増加させることができる。
これは、キャパシタＣが画素に備えられるストレージキャパシタＣｓｔで実現された場合、静電容量が増大するに伴い、第１及び第２電極１２３、１２９の面積を減少させることができるため、高い開口率を実現するとともに、ストレージキャパシタの静電容量を確保することができる。
すなわち、図４に示す実施例によれば、薄膜トランジスタＴＦＴが形成された第１領域及びキャパシタＣが形成された第２領域は、第２領域から第３絶縁層１２２ｃが除去されるため、図４に示すように、前記第３絶縁層１２２ｃの厚さｄだけ段差が生じた構造で実現され、これにより、前記薄膜トランジスタの絶縁効果を上昇させるとともに、前記キャパシタによる静電容量を向上させることができる。
図５は、本発明の他の実施例による表示装置の断面図である。
ただし、図５に示す実施例は、キャパシタＣが形成された第２領域において、誘電膜がシリコン窒化物を含む第１絶縁層１２２ａ’で実現されるという点を除けば、図４に示す実施例と実質的に同一である。したがって、同一の構成要素については同一の図面符号を付し、詳細な説明は省略する。
図５に示すように、表示装置は、第１基板１２０と、第１基板１２０の第１領域に形成される薄膜トランジスタＴＦＴと、第２領域に形成されるキャパシタＣとを備える。
このとき、薄膜トランジスタＴＦＴの構造は、先の図４に示す実施例と実質的に同一である。したがって、それ以上の説明は省略する。第１基板１２０の第１領域に隣接して位置する第２領域に形成されるキャパシタＣは、誘電膜１２２ａ’を介して第１電極１２３と第２電極１２９とが重なる。
誘電膜１２２ａ’は、第１絶縁層１２２ａ’の単一層構造で実現される。薄膜トランジスタＴＦＴのゲート絶縁膜１２２２ａ’に比べると、第２及び第３絶縁層１２２ｂ’、１２２ｃ’が除去された状態で実現される。例えば、誘電膜１２２ａ’の厚さは、約８００Å〜１０００Åであってもよい。他の例として、誘電膜１２２ａ’の厚さは、約２００Åであってもよい。
本発明の実施例では、誘電率が高いシリコン窒化物によりキャパシタの誘電膜１２２ａ’を実現することにより、第１電極１２３と第２電極１２９との間の距離を減少させる。このため、キャパシタの静電容量を増大させることができる。
キャパシタが画素に備えられるストレージキャパシタＣｓｔで実現された場合、静電容量が増大するに伴い、第１及び第２電極１２３、１２９の面積を減少させることができるため、高い開口率を実現するとともに、ストレージキャパシタの静電容量を確保することができる。
すなわち、図５に示す実施例によれば、薄膜トランジスタＴＦＴが形成された第１領域及びキャパシタＣが形成された第２領域は、第２領域から第２及び第３絶縁層１２２ｂ’、１２２ｃ’が除去される。したがって、図５に示すように、第２及び第３絶縁層１２２ｂ’、１２２ｃ’の厚さｄ’だけ段差が生じた構造で実現される。結果として、薄膜トランジスタＴＦＴの絶縁効果を上昇させるとともに、キャパシタによる静電容量を向上させることができる。
図６は、本発明の他の実施例による表示装置の断面図である。
図６に示す実施例は、キャパシタが形成された第２領域において、第１電極及び第２電極にそれぞれ電気的に接続される透明導電電極がさらに形成されるという点を除けば、図４で説明された実施例と実質的に同一である。したがって、同一の構成要素については同一の図面符号を付し、詳細な説明は省略する。
図６に示す実施例は、キャパシタＣが画素に備えられるストレージキャパシタＣｓｔで実現された場合に適用されるものである。図６に示すように、キャパシタの第１及び第２電極１２３’、１２９’にそれぞれ電気的に接続される第１及び第２透明導電膜１３０、１３２が形成される。
第１及び第２電極１２３’、１２９’は、不透明金属を含む。したがって、表示装置の透過領域が減少し、開口率が低下し得る。開口率の低下を防止するために、図６に示す実施例では、第１及び第２電極１２３’、１２９’の面積を最小化するとともに、第１及び第２電極１２３’、１２９’にそれぞれ接続される第１及び第２透明導電膜１３０、１３２の面積を拡大して静電容量を確保する。したがって、開口率低下の問題を解決することができる。
ここで、第１及び第２透明導電膜１３０、１３２は、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）、ＴＯ（Ｔｉｎ Ｏｘｉｄｅ）、ＩＺＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）、ＩＴＺＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｚｉｎｃ Ｏｘｉｄｅ）などのような透明導電性物質を含むことができる。
図６に示すように、第１及び第２透明導電膜１３０、１３２は、それぞれ第１及び第２電極１２３’、１２９’の端上部に一部重なる形態で実現され得る。これとは異なり、第１及び第２透明導電膜１３０、１３２は、それぞれ第１及び第２電極１２３’、１２９’を完全に覆う形態で実現されてもよい。また、これとは異なり、第１及び第２透明導電膜１３０、１３２が各画素の透過領域上に形成され、第１及び第２透明導電膜１３０、１３２の上部にそれぞれ第１及び第２電極１２３’、１２９’が位置してもよい。
図７は、本発明の他の実施例による表示装置の断面図である。
図７に示す実施例は、キャパシタが形成された第２領域において、第１電極１２３’及び第２電極１２９’にそれぞれ電気的に接続される透明導電膜１３０、１３２がさらに形成されるという点を除けば、図５の実施例と実質的に同一である。したがって、同一の構成要素については同一の図面符号を付し、詳細な説明は省略する。
図７に示す実施例は、キャパシタＣが画素に備えられるストレージキャパシタＣｓｔで実現された場合に適用されるものであり、図示のように、キャパシタの第１及び第２電極１２３’、１２９’にそれぞれ電気的に接続される第１及び第２透明導電膜１３０、１３２が形成されることを特徴とする。
図６の実施例と比較して、第１及び第２電極１２３’、１２９’間に形成される誘電膜がシリコン窒化物で実現される第１絶縁層１２２ａ’の単一層構造で実現されるという点でその違いがあり、第１及び第２透明導電膜１３０、１３２が追加でさらに形成されることの目的は、図６の実施例と同一である。
すなわち、第１及び第２電極１２３’、１２９’の面積を最小化し、第１及び第２電極１２３’、１２９’にそれぞれ接続される第１及び第２透明導電膜１３０、１３２の面積を拡大して静電容量を確保する一方で、開口率低下の問題を克服するためである。このとき、第１及び第２透明導電膜１３０、１３２に含まれた透明導電性物質は、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）、ＴＯ（Ｔｉｎ Ｏｘｉｄｅ）、ＩＺＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）、ＩＴＺＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｚｉｎｃ Ｏｘｉｄｅ）などを含むことができる。
図８は、本発明の他の実施例による表示装置の断面図である。
ただし、図８に示す実施例は、キャパシタＣが形成された第２領域において、誘電膜１２２２ｂ’が第１領域に形成された第１絶縁層〜第３絶縁層１２２ａ、１２２ｂ、１２２ｃで実現されるゲート絶縁膜１２２２ａ、活性層１２４ａ、及び抵抗性接触層１２４ｂの合わせて５つの層で実現されるという点を除けば、図４に示す実施例と実質的に同一である。したがって、同一の構成要素については同一の図面符号を付し、詳細な説明は省略する。
図８に示すように、表示装置は、第１基板１２０と、第１基板１２０の第１領域に形成される薄膜トランジスタＴＦＴと、第２領域に形成されるキャパシタＣとを備える。
このとき、薄膜トランジスタＴＦＴの構造は、先の図４に示す実施例と実質的に同一である。したがって、それ以上の説明は省略する。第１基板１２０の第１領域に隣接して位置する第２領域に形成されるキャパシタＣは、誘電膜１２２２ｂ’を介して第１電極１２３と第２電極１２９とが重なる。
前記誘電膜１２２２ｂ’は、前述したように、薄膜トランジスタＴＦＴのゲート絶縁膜１２２２ａに比べると、前記ゲート絶縁膜１２２２ａの上部に活性層１２４ａ及び抵抗性接触層１２４ｂをさらに含んで構成される。
［表示装置の製造方法］
図９〜図１２は、本発明の実施例による表示装置の製造方法を説明するための断面図である。
図９〜図１２は、本発明の実施例による表示装置の製造方法を説明するための断面図である。
図９ａ〜図９ｄは、図４に示す実施例による表示装置の製造工程を示す断面図である。
図９ａに示すように、薄膜トランジスタＴＦＴが形成される第１基板１２０の第１領域にゲート電極１２１を形成する。また、第１領域に隣接して位置し、キャパシタＣが形成される第２領域に第１電極１２３を形成する。
ゲート電極１２１及び第１電極１２３は、導電性物質を含むことができる。導電性物質の例としては、クロム、アルミニウム、タンタル、モリブデン、チタン、タングステン、銅、銀などの金属、またはこれらの合金などを含むことができる。ゲート電極１２１及び第１電極１２３は、単一層で形成され得る。これとは異なり、ゲート電極１２１及び第１電極１２３は、物理的性質が異なる２つ以上の層を含むことができる。
より具体的には、導電性物質を含む導電膜を、スパッタリング工程、物理化学気相蒸着工程などの蒸着工程により第１基板１２０上に形成する。その後、導電膜にフォトリソグラフィ工程のようなパターニング工程を行い、ゲート電極１２１及び第１電極１２３を形成する。
図９ｂに示すように、ゲート電極１２１及び第１電極１２３が形成された第１基板１２０上に、ゲート絶縁膜１２２２ａと、非晶質シリコン層１２４ａ’と、不純物がドープされた非晶質シリコン層１２４ｂ’とを順次形成することができる。
本発明の実施例によれば、ゲート絶縁膜１２２２ａは、第１絶縁層〜第３絶縁層１２２ａ、１２２ｂ、１２２ｃを含むことができる。第１及び第３絶縁層１２２ａ、１２２ｃは、シリコン窒化物を含む。第１及び第３絶縁層１２２ａ、１２２ｃ間に形成される第２絶縁層１２２ｂは、シリコン酸化物を含むことができる。
ここで、第１絶縁層１２２ａの厚さＴ１に対する第２絶縁層１２２ｂの厚さＴ２の比（Ｔ２／Ｔ１）は、約０．１〜約１．５であり、第２絶縁層１２２ｂの厚さＴ２に対する第３絶縁層１２２ｃの厚さＴ３の比（Ｔ３／Ｔ２）は、約２〜約１２であり得る。このような厚さの比は、前述したように、ＢＶ特性、静電気特性、厚さ均一特性、静電容量などを考慮して決定され、これについては既に詳細に記述したので省略する。
図９ｃに示すように、第１領域上に形成された非晶質シリコン層１２４ａ’及びドープされた非晶質シリコン層１２４ｂ’は、フォトリソグラフィ工程のようなパターニング工程により、それぞれ活性層１２４ａ及び抵抗性接触層１２４ｂに変化する。
第２領域に形成された第３絶縁層１２２ｃは、非晶質シリコン層１２４ａ’及びドーフプされた非晶質シリコン層１２４ｂ’をパターニングする際に除去できる。この場合、ゲート絶縁膜１２２２ａに含まれた第３絶縁層１２２ｃは、活性層１２４ａと実質的に同一の側部エッチング面を有することができる。これとは異なり、別途のエッチング工程によっても除去可能である。
ここで、第３絶縁層１２２ｃ及び第２絶縁層１２２ｂは、異なるエッチング選択比を有する絶縁物質を含むことができる。例えば、第３絶縁層１２２ｃ及び第２絶縁層１２２ｂは、それぞれシリコン窒化物及びシリコン酸化物を含むことができる。
第２絶縁層１２２ｂが第３絶縁層１２２ｃとは異なるエッチング選択比を有するため、第２領域に形成された第３絶縁層１２２ｃが除去されるとき、第２絶縁層１２２ｂはエッチング阻止膜として使用可能である。
より具体的には、シリコン窒化物を含む第２絶縁層１２２ｂとシリコン酸化物を含む第３絶縁層１２２ｃとのエッチング選択比は、１：２０〜１：８程度と相対的に高い。したがって、第３絶縁層１２２ｃのエッチング時、第２絶縁層１２２ｂはエッチング阻止膜として十分に使用可能である。
図９ｄに示すように、第１領域の活性層１２４ａ及び抵抗性接触層１２４ｂ上には、抵抗性接触層１２４ｂとそれぞれ接触するソース／ドレイン電極１２６、１２８が形成され、第２領域には、第１電極１２３と重なる第２絶縁層１２２ｂ上に第２電極１２９が形成される。ソース電極１２６、ドレイン電極１２８、及び第２電極１２９は、スパッタリング、化学気相蒸着などの蒸着方法により形成され得る。
具体的には、ソース電極１２６、ドレイン電極１２８、及び第２電極１２９がモリブデン（Ｍｏ）、モリブデンタングステン（ＭｏＷ）などの金属を含む場合、スパッタリング工程により導電膜を形成する。その後、導電膜をパターニングして、ソース電極１２６、ドレイン電極１２８、及び第２電極１２９を形成する。このとき、ソース電極１２６とドレイン電極１２８との間に露出する抵抗性接触層１２４ｂは、活性層１２４ａが露出するように除去可能である。
ソース及びドレイン電極１２６、１２８の少なくとも１つの電極は、第２絶縁層１２２ｂと接触することができる。しかし、これとは異なり、ソース及びドレイン電極１２６、１２８が活性層１２４ａの上側にのみ形成されてもよい。この場合、ゲート電極１２１とソース及びドレイン電極１２６、１２８との間には、第１絶縁層〜第３絶縁層１２２ａ、１２２ｂ、１２２ｃ、活性層１２４ａ、及び抵抗性接触層１２４ｂの合わせて５つの層が位置する。したがって、ゲート電極１２１とソース及びドレイン電極１２６、１２８による寄生キャパシタンスの影響を最小化することができる。
本発明の実施例では、第２領域において、誘電膜１２２２ｂが第３絶縁層１２２ｃを除く第２絶縁層１２２ｂ及び第１絶縁層１２２ａのみを含んでキャパシタを実現することにより、第１電極１２３と第２電極１２９との間の距離を減少させ、これにより、キャパシタの静電容量を増大させることができる。したがって、誘電膜１２２２ｂを採用するキャパシタＣの静電容量を増加させることができる。結果として、静電容量が増大するに伴い、第１及び第２電極１２３、１２９の面積を減少させることができるため、高い開口率を実現するとともに、ストレージキャパシタの静電容量を確保することができる。
図９に示す実施例によれば、第２領域から第３絶縁層１２２ｃが除去される。したがって、図９ｄに示すように、第１領域及び第２領域が第３絶縁層１２２ｃの厚さｄだけ段差が生じる。これにより、薄膜トランジスタの絶縁効果を上昇させるとともに、キャパシタによる静電容量を向上させることができる。
図１０ａ〜図１０ｄは、図５に示す表示装置の製造工程を示す断面図である。
図１０に示す実施例は、キャパシタが形成された第２領域において、第３絶縁層だけでなく、第２絶縁層も除去され、第１電極及び第２電極の間に形成される誘電膜が第１絶縁層のみを含むという点を除けば、図９の実施例と実質的に同一である。したがって、同一の構成要素については同一の図面符号を付し、詳細な説明は省略する。
図１０ａは、図９ａの工程と同一である。すなわち、薄膜トランジスタＴＦＴが形成される第１基板１２０の第１領域にゲート電極１２１が形成される。また、第１領域に隣接して位置し、キャパシタＣが形成される第２領域に第１電極１２３が形成される。
図１０ｂに示すように、ゲート電極１２１及び第１電極１２３を含む第１基板１２０上に、第１絶縁層１２２ａ’と、第２絶縁層１２２ｂ’と、第３絶縁層１２２ｃ’と、非晶質シリコン層１２４ａ’と、ドープされた非晶質シリコン層１２４ｂ’とを順次形成する。第１絶縁層１２２ａ’、第２絶縁層１２２ｂ’、及び第３絶縁層１２２ｃ’の厚さ比については、図９で説明したので省略する。
図１０ｃに示すように、第１領域上に形成された非晶質シリコン層１２４ａ’及びドープされた非晶質シリコン層１２４ｂ’にフォトリソグラフィ工程のようなパターニング工程を行い、活性層１２４ａ及び抵抗性接触層１２４ｂに変化させる。前記パターニング工程において、第２領域に形成された第２絶縁層１２２ｂ’及び第３絶縁層１２２ｃ’は除去可能である。この場合、ゲート絶縁膜１２２２ａ’に含まれた第２絶縁層１２２ｂ’及び第３絶縁層１２２ｃ’は、活性層１２４ａと実質的に同一の側部エッチング面を有することができる。これとは異なり、第２領域に形成された第２絶縁層１２２ｂ’及び第３絶縁層１２２ｃ’は、別途のエッチング工程によって除去されもよい。
第２絶縁層１２２ｂ’及び第１絶縁層１２２ａ’は、異なるエッチング選択比を有する絶縁物質を含むことができる。例えば、第２絶縁層１２２ｂ’及び第１絶縁層１２２ａ’は、それぞれシリコン酸化物及びシリコン窒化物を含むことができる。
シリコン酸化物を含む第２絶縁層１２２ｂ’とシリコン窒化物を含む第１絶縁層１２２ａ’とのエッチング選択比は、約１：２０〜約１：８程度と相対的に高い。したがって、第２領域に位置する第２絶縁層１２２ｂ’を除去するとき、第１絶縁層１２２ａ’はエッチング阻止膜として使用可能である。したがって、第２絶縁層１２２ｂ’を十分に除去することができ、第１絶縁層１２２ａ’の下部構造物を効果的に保護することができる。
図１０ｄに示すように、活性層１２４ａが形成された第１領域には、抵抗性接触層１２４ｂとそれぞれ接触するソース／ドレイン電極１２６、１２８を形成する。第２領域には、第１電極１２３と重なる第１絶縁層１２２ａ’上に第２電極１２９を形成する。
図１０ｄに示すように、ソース及びドレイン電極１２６、１２８の少なくとも１つの電極が第１絶縁層１２２ａ’と接触することができる。これとは異なり、ソース及びドレイン電極１２６、１２８が活性層１２４ａの上側にのみ位置することができる。この場合、寄生キャパシタンスを低減できるという効果がある。
図１１ａ〜図１１ｆは、図６に示す表示装置の製造工程を示す断面図である。
本実施例は、キャパシタが形成された第２領域において、第１電極及び第２電極にそれぞれ電気的に接続される透明導電電極がさらに形成されるという点を除けば、図９で説明された実施例と実質的に同一である。したがって、同一の構成要素については同一の図面符号を付し、詳細な説明は省略する。
図１１ａ、図１１ｃ、図１１ｄ、図１１ｅに示す工程は、それぞれ図９ａ、図９ｂ、図９ｃ、図９ｄに示す工程と実質的に同一である。しかし、本発明の実施例の場合、第２領域に形成された第１電極１２３’に電気的に接続される第１透明導電膜１３０と、第２電極１２９’に電気的に接続される第２透明導電膜１３２とをさらに形成する。
この実施例は、キャパシタが画素に備えられるストレージキャパシタＣｓｔで実現された場合に適用されるものであり、第１及び第２電極１２３’、１２９’が不透明金属材質で実現されることによって発生する欠点、すなわち、表示装置の透過領域が減少し、開口率が低下するという問題を克服することができる。
具体的には、図１１ｂ及び図１１ｆのステップが追加されることにより、第１及び第２電極１２３’、１２９’の面積を最小化することができる。また、第１及び第２電極１２３’、１２９’にそれぞれ接続される第１及び第２透明導電膜１３０、１３２の面積を拡大して静電容量を確保する一方で、開口率低下の問題を克服することができる。
ここで、第１及び第２透明導電膜１３０、１３２に含まれた透明導電性物質の例としては、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）、ＴＯ（Ｔｉｎ Ｏｘｉｄｅ）、ＩＺＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）、ＩＴＺＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｚｉｎｃ Ｏｘｉｄｅ）などを含むことができる。
図１１ｂ及び図１１ｆの工程では、第１及び第２透明導電膜１３０、１３２がそれぞれ第１及び第２電極１２３’、１２９’の端上部に一部重なる形態で実現されるが、これは１つの実施例にすぎず、本発明の実施例はこれに限定されるものではない。
例えば、第１及び第２透明導電膜１３０、１３２は、それぞれ第１及び第２電極１２３’、１２９’を完全に覆う形態で実現されてもよく、第１及び第２透明導電膜１３０、１３２が各画素の透過領域上に形成され、その上部の一領域にそれぞれ第１及び第２電極１２３’、１２９’が形成されてもよい。
図１２ａ〜図１２ｆは、図７に示す実施例による表示装置の製造工程を示す断面図である。
図１２に示す実施例は、図１０の実施例に比べると、キャパシタが形成された第２領域において、第１電極及び第２電極にそれぞれ電気的に接続される透明導電電極をさらに形成するステップが含まれるという点でその違いがあるため、同一の構成要素については同一の図面符号を付し、詳細な説明は省略する。
すなわち、図１２ａ、図１２ｃ、図１２ｄ、図１２ｅに示す工程は、それぞれ図１０ａ、図１０ｂ、図１０ｃ、図１０ｄに示す工程と実質的に同一である。
ただし、本発明の実施例の場合、第２領域に形成された第１電極１２３’に電気的に接続される第１透明導電膜１３０が形成されるステップ（図１２ｂ）と、第２電極１２９’に電気的に接続される第２透明導電膜１３２が形成されるステップ（図１２ｆ）とがさらに追加される。
この実施例は、キャパシタが画素に備えられるストレージキャパシタＣｓｔで実現された場合に適用されるものであり、第１及び第２電極１２３’、１２９’が不透明金属材質で実現される場合に発生し得る、表示装置の透過領域が減少し、開口率が低下するという問題を克服することができる。
すなわち、図１２ｂ及び図１２ｆのステップが追加されることにより、第１及び第２電極１２３’、１２９’の面積を最小化し、これらにそれぞれ接続される第１及び第２透明導電膜１３０、１３２の面積を拡大して静電容量を確保する一方で、開口率低下の問題を克服することができる。
このとき、透明導電性物質は、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）、ＴＯ（Ｔｉｎ Ｏｘｉｄｅ）、ＩＺＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）、ＩＴＺＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｚｉｎｃ Ｏｘｉｄｅ）などで実現され得る。
また、図１２ｂ及び図１２ｆの工程では、第１及び第２透明導電膜１３０、１３２がそれぞれ第１及び第２電極１２３’、１２９’の端上部に一部重なる形態で実現されるが、これは１つの実施例にすぎず、本発明の実施例はこれに限定されるものではない。
すなわち、第１及び第２透明導電膜１３０、１３２は、それぞれ第１及び第２電極１２３’、１２９’を完全に覆う形態で実現されてもよく、第１及び第２透明導電膜１３０、１３２が各画素の透過領域上に形成され、その上部の一領域にそれぞれ第１及び第２電極１２３’、１２９’が形成されてもよい。
以上、添付図面を参照しながら本発明の好適な実施形態について詳細に説明したが、本発明はかかる例に限定されない。本発明の属する技術の分野における通常の知識を有する者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本発明の技術的範囲に属するものと了解される。
１００ 画素部
１１０ 画素
１２０ 第１基板
１２１ ゲート電極
１２３、１２３’ 第１電極
１２６ ソース電極
１２８ ドレイン電極
１２９、１２９’ 第２電極
１５０ 第２基板
１５２ 共通電極
１６０ 液晶層
２００ ゲート駆動部
３００ データ駆動部
４００ 保持信号生成部
５００ タイミング制御部
１２２１ 画素電極
１２２ａ、１２２ｂ、１２２ｃ、１２２ａ’、１２２ｂ’、１２２ｃ’ 絶縁層
１２４ａ 活性層
１２４ｂ 抵抗性接触層
１２２２ａ、１２２２ａ’ ゲート絶縁膜
１２２２ｂ、１２２２ｂ’ 誘電膜
ＴＦＴ 薄膜トランジスタ
Ｃ キャパシタ
１１０ 画素
１２０ 第１基板
１２１ ゲート電極
１２３、１２３’ 第１電極
１２６ ソース電極
１２８ ドレイン電極
１２９、１２９’ 第２電極
１５０ 第２基板
１５２ 共通電極
１６０ 液晶層
２００ ゲート駆動部
３００ データ駆動部
４００ 保持信号生成部
５００ タイミング制御部
１２２１ 画素電極
１２２ａ、１２２ｂ、１２２ｃ、１２２ａ’、１２２ｂ’、１２２ｃ’ 絶縁層
１２４ａ 活性層
１２４ｂ 抵抗性接触層
１２２２ａ、１２２２ａ’ ゲート絶縁膜
１２２２ｂ、１２２２ｂ’ 誘電膜
ＴＦＴ 薄膜トランジスタ
Ｃ キャパシタ
Claims (31)
- 基板の第１領域に位置する薄膜トランジスタと、
前記第１領域に隣接する第２領域に位置するキャパシタと、を備え、
前記薄膜トランジスタは、
活性層と、
前記活性層のチャネル領域に対応する位置に、前記活性層と離隔されて位置するゲート電極と、
前記活性層に電気的に接続されるソース及びドレイン電極と、
前記活性層と前記ゲート電極との間に順次形成された第１絶縁層〜第３絶縁層を有するゲート絶縁膜と、を備え、
前記第１絶縁層の厚さに対する前記第２絶縁層の厚さの比は、０．１〜１．５であり、
前記第２絶縁層の厚さに対する前記第３絶縁層の厚さの比は、２〜１２であることを特徴とする表示装置。 - 前記第３絶縁層と前記第２絶縁層との間のエッチング選択比は、１：２０〜１：８であり、
前記第２絶縁層と前記第１絶縁層との間のエッチング選択比は、１：２０〜１：８であることを特徴とする請求項１に記載の表示装置。 - 前記第３絶縁層及び前記第１絶縁層は、シリコン窒化物を含み、
前記第２絶縁層は、シリコン酸化物を含むことを特徴とする請求項２に記載の表示装置。 - 前記ソース及びドレイン電極は、前記活性層の上側に位置することを特徴とする請求項１に記載の表示装置。
- 前記ソース及びドレイン電極の少なくとも１つは、前記第２絶縁層と接することを特徴とする請求項１に記載の表示装置。
- 前記ソース及びドレイン電極の少なくとも１つは、前記第１絶縁層と接することを特徴とする請求項１に記載の表示装置。
- 前記活性層及び前記ゲート絶縁膜に含まれた前記第３絶縁層は、同一の側部エッチング面を有することを特徴とする請求項１に記載の表示装置。
- 前記活性層、前記ゲート絶縁膜に含まれた前記第３絶縁層、及び前記ゲート絶縁膜に含まれた前記第２絶縁層は、同一の側部エッチング面を有することを特徴とする請求項１に記載の表示装置。
- 前記キャパシタは、
第１電極と、
前記第１電極に対向する第２電極と、
前記第１電極と前記第２電極との間に位置する誘電膜と、を備えることを特徴とする請求項１に記載の表示装置。 - 前記第１電極は、前記ゲート電極と同一層に位置することを特徴とする請求項９に記載の表示装置。
- 前記第２電極は、前記ソース電極及び前記ドレイン電極と同一層に位置することを特徴とする請求項９に記載の表示装置。
- 前記誘電膜は、前記第１絶縁層及び前記第２絶縁層を含むことを特徴とする請求項９に記載の表示装置。
- 前記誘電膜は、前記第１絶縁層を含むことを特徴とする請求項９に記載の表示装置。
- 前記誘電膜は、前記第１絶縁層、前記第２絶縁層、前記第３絶縁層、及び前記活性層を含むことを特徴とする請求項９に記載の表示装置。
- 前記キャパシタは、
前記第１電極に接続される透明導電膜と、
前記第２電極に接続される透明導電膜と、をさらに備えることを特徴とする請求項９に記載の表示装置。 - 基板の第１領域に位置する薄膜トランジスタと、
前記第１領域に隣接する第２領域に位置するキャパシタと、を備え、
前記薄膜トランジスタは、
活性層と、
前記活性層のチャネル領域に対応する位置に、前記活性層と離隔されて位置するゲート電極と、
前記活性層に電気的に接続されるソース及びドレイン電極と、
前記活性層と前記ゲート電極との間に順次形成された第１絶縁層〜第３絶縁層を有するゲート絶縁膜と、を備え、
前記キャパシタは、
第１電極と、
前記第１電極に対向する第２電極と、
前記第１電極と前記第２電極との間に位置する誘電膜と、を備え、
前記ゲート絶縁膜と前記誘電膜との間には、段差があることを特徴とする表示装置。 - 前記段差は、前記活性層の厚さ及び前記第３絶縁層の厚さを含むことを特徴とする請求項１６に記載の表示装置。
- 前記段差は、前記活性層の厚さ、前記第３絶縁層の厚さ、及び前記第２絶縁層の厚さを含むことを特徴とする請求項１６に記載の表示装置。
- 前記第１絶縁層の厚さに対する前記第２絶縁層の厚さの比は、０．１〜１．５であり、
前記第２絶縁層の厚さに対する前記第３絶縁層の厚さの比は、２〜１２であることを特徴とする請求項１６に記載の表示装置。 - 前記第３絶縁層と前記第２絶縁層との間のエッチング選択比は、１：２０〜１：８であり、
前記第２絶縁層と前記第１絶縁層との間のエッチング選択比は、１：２０〜１：８であることを特徴とする請求項１６に記載の表示装置。 - 前記第３絶縁層及び前記第１絶縁層は、シリコン窒化物を含み、
前記第２絶縁層は、シリコン酸化物を含むことを特徴とする請求項１６に記載の表示装置。 - 前記ソース及びドレイン電極は、前記活性層の上側に位置することを特徴とする請求項１６に記載の表示装置。
- 前記ソース及びドレイン電極の少なくとも１つは、前記第２絶縁層と接することを特徴とする請求項１６に記載の表示装置。
- 前記ソース及びドレイン電極の少なくとも１つは、前記第１絶縁層と接することを特徴とする請求項１６に記載の表示装置。
- 前記活性層及び前記ゲート絶縁膜に含まれた前記第３絶縁層は、同一の側部エッチング面を有することを特徴とする請求項１６に記載の表示装置。
- 前記活性層、前記ゲート絶縁膜に含まれた前記第３絶縁層、及び前記ゲート絶縁膜に含まれた前記第２絶縁層は、同一の側部エッチング面を有することを特徴とする請求項１６に記載の表示装置。
- 前記第１電極は、前記ゲート電極と同一層に位置することを特徴とする請求項１６に記載の表示装置。
- 前記第２電極は、前記ソース電極及び前記ドレイン電極と同一層に位置することを特徴とする請求項１６に記載の表示装置。
- 前記誘電膜は、前記第１絶縁層及び前記第２絶縁層を含むことを特徴とする請求項１６に記載の表示装置。
- 前記誘電膜は、前記第１絶縁層を含むことを特徴とする請求項１６に記載の表示装置。
- 前記キャパシタは、
前記第１電極に接続される透明導電膜と、
前記第２電極に接続される透明導電膜と、をさらに備えることを特徴とする請求項１６に記載の表示装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR20100035248A KR101113354B1 (ko) | 2010-04-16 | 2010-04-16 | 표시 장치 및 그 제조방법 |
| KR10-2010-0035248 | 2010-04-16 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2011228610A true JP2011228610A (ja) | 2011-11-10 |
| JP5266285B2 JP5266285B2 (ja) | 2013-08-21 |
Family
ID=44779202
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010180327A Active JP5266285B2 (ja) | 2010-04-16 | 2010-08-11 | 表示装置及びその製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US8988640B2 (ja) |
| JP (1) | JP5266285B2 (ja) |
| KR (1) | KR101113354B1 (ja) |
| CN (1) | CN102222699B (ja) |
| TW (1) | TWI478352B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI498220B (zh) * | 2012-10-31 | 2015-09-01 | Au Optronics Corp | 顯示面板及其製造方法 |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014032983A (ja) * | 2012-08-01 | 2014-02-20 | Sony Corp | 半導体装置、表示装置および電子機器 |
| KR20140090019A (ko) * | 2013-01-08 | 2014-07-16 | 삼성디스플레이 주식회사 | 표시 장치 |
| KR102000738B1 (ko) | 2013-01-28 | 2019-07-23 | 삼성디스플레이 주식회사 | 정전기 방지 회로 및 이를 포함하는 표시 장치 |
| CN104576651A (zh) * | 2013-10-16 | 2015-04-29 | 昆山国显光电有限公司 | 一种阵列基板及其制备方法 |
| CN104733491B (zh) * | 2013-12-20 | 2017-12-15 | 昆山国显光电有限公司 | 一种有机发光显示装置及其制备方法 |
| KR102227085B1 (ko) | 2014-03-05 | 2021-03-12 | 엘지전자 주식회사 | 반도체 발광 소자를 이용한 디스플레이 장치 |
| CN104218094B (zh) * | 2014-08-28 | 2016-11-23 | 京东方科技集团股份有限公司 | 一种薄膜晶体管、显示基板及显示装置 |
| CN107863297A (zh) * | 2016-09-22 | 2018-03-30 | 中华映管股份有限公司 | 薄膜晶体管及其制造方法 |
| CN108493216B (zh) * | 2018-03-21 | 2021-04-27 | 福建华佳彩有限公司 | 一种tft阵列基板、显示装置及tft阵列基板的制备方法 |
| KR102711213B1 (ko) * | 2018-10-15 | 2024-09-27 | 엘지디스플레이 주식회사 | 디스플레이 패널 및 디스플레이 장치 |
| CN109713019A (zh) * | 2019-01-17 | 2019-05-03 | 深圳市华星光电技术有限公司 | Oled显示面板及其制作方法 |
| KR102181003B1 (ko) * | 2020-02-07 | 2020-11-20 | 삼성디스플레이 주식회사 | 정전기 방지 회로 및 이를 포함하는 표시 장치 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0456168A (ja) * | 1990-06-21 | 1992-02-24 | Stanley Electric Co Ltd | 薄膜トランジスタおよびその製造方法 |
| JP2005064032A (ja) * | 2003-08-12 | 2005-03-10 | Semiconductor Leading Edge Technologies Inc | 半導体装置及びその製造方法 |
| JP2006338008A (ja) * | 2005-06-01 | 2006-12-14 | Samsung Electronics Co Ltd | 開口率が向上したアレイ基板、その製造方法及びそれを含む表示装置。 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3537854B2 (ja) * | 1992-12-29 | 2004-06-14 | エルジー フィリップス エルシーディー カンパニー リミテッド | 薄膜トランジスタの製造方法 |
| KR0124976B1 (ko) | 1994-06-22 | 1997-12-01 | 김광호 | 개구율 향상을 위한 액정표시장치 및 그 제조방법 |
| KR20060114757A (ko) * | 2005-05-02 | 2006-11-08 | 삼성전자주식회사 | 박막 트랜지스터 기판 |
| KR20070102776A (ko) | 2006-04-17 | 2007-10-22 | 삼성전자주식회사 | 표시 기판 및 이의 제조 방법 |
| JP2007294709A (ja) * | 2006-04-26 | 2007-11-08 | Epson Imaging Devices Corp | 電気光学装置、電子機器、および電気光学装置の製造方法 |
| KR20070109192A (ko) * | 2006-05-10 | 2007-11-15 | 삼성전자주식회사 | 표시 기판과, 이의 제조 방법 및 이를 구비한 표시 장치 |
| KR101264789B1 (ko) | 2006-06-30 | 2013-05-15 | 엘지디스플레이 주식회사 | 횡전계 방식 액정표시장치용 어레이 기판과 그 제조방법 |
| KR101257811B1 (ko) | 2006-06-30 | 2013-04-29 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이 기판과 그 제조방법 |
| KR20080008562A (ko) * | 2006-07-20 | 2008-01-24 | 삼성전자주식회사 | 어레이 기판의 제조방법, 어레이 기판 및 이를 갖는표시장치 |
| KR101319326B1 (ko) | 2007-01-17 | 2013-10-16 | 엘지디스플레이 주식회사 | 박막 트랜지스터 어레이 기판 및 그의 제조방법 |
| KR20080095956A (ko) | 2007-04-26 | 2008-10-30 | 서대식 | 투명 channel 층을 이용한 고개구율 LCD 화소 구조 |
| US8786793B2 (en) * | 2007-07-27 | 2014-07-22 | Semiconductor Energy Laboratory Co., Ltd. | Display device and manufacturing method thereof |
| KR101529575B1 (ko) * | 2008-09-10 | 2015-06-29 | 삼성전자주식회사 | 트랜지스터, 이를 포함하는 인버터 및 이들의 제조방법 |
-
2010
- 2010-04-16 KR KR20100035248A patent/KR101113354B1/ko active IP Right Grant
- 2010-08-11 JP JP2010180327A patent/JP5266285B2/ja active Active
-
2011
- 2011-02-02 US US13/019,876 patent/US8988640B2/en active Active
- 2011-03-07 TW TW100107582A patent/TWI478352B/zh active
- 2011-03-17 CN CN 201110069566 patent/CN102222699B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0456168A (ja) * | 1990-06-21 | 1992-02-24 | Stanley Electric Co Ltd | 薄膜トランジスタおよびその製造方法 |
| JP2005064032A (ja) * | 2003-08-12 | 2005-03-10 | Semiconductor Leading Edge Technologies Inc | 半導体装置及びその製造方法 |
| JP2006338008A (ja) * | 2005-06-01 | 2006-12-14 | Samsung Electronics Co Ltd | 開口率が向上したアレイ基板、その製造方法及びそれを含む表示装置。 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI498220B (zh) * | 2012-10-31 | 2015-09-01 | Au Optronics Corp | 顯示面板及其製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US8988640B2 (en) | 2015-03-24 |
| TWI478352B (zh) | 2015-03-21 |
| CN102222699A (zh) | 2011-10-19 |
| CN102222699B (zh) | 2013-12-25 |
| KR101113354B1 (ko) | 2012-02-29 |
| KR20110115746A (ko) | 2011-10-24 |
| TW201138120A (en) | 2011-11-01 |
| US20110255044A1 (en) | 2011-10-20 |
| JP5266285B2 (ja) | 2013-08-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5266285B2 (ja) | 表示装置及びその製造方法 | |
| US10775912B2 (en) | Display device having touch sensors and method of manufacturing the same | |
| US7821040B2 (en) | Thin film transistor substrate and fabricating method thereof | |
| US9230951B2 (en) | Antistatic device of display device and method of manufacturing the same | |
| JP5824534B2 (ja) | 半導体装置およびその製造方法 | |
| WO2018180617A1 (ja) | アクティブマトリクス基板、液晶表示装置および有機ｅｌ表示装置 | |
| US8187929B2 (en) | Mask level reduction for MOSFET | |
| TWI575732B (zh) | 畫素結構及其顯示面板 | |
| US20190252639A1 (en) | Display device and manufacturing method thereof | |
| KR20090058099A (ko) | 박막 트랜지스터 기판 | |
| US7535520B2 (en) | Thin film transistor array panel for liquid crystal display | |
| US7843522B2 (en) | Thin film transistor array panel and method for manufacturing the same | |
| US20210183899A1 (en) | Active matrix substrate and method for manufacturing same | |
| EP2261733B1 (en) | Pixel designs for improving the aperture ratio of a liquid crystal display | |
| JP2020149041A (ja) | 表示装置 | |
| US9240423B2 (en) | Display device and method of manufacturing the same | |
| US5191322A (en) | Active-matrix display device | |
| KR20150015608A (ko) | 정전기 방전 회로 및 이를 구비한 디스플레이 장치 | |
| JP4514786B2 (ja) | 表示装置及びその製造方法 | |
| US20080073686A1 (en) | Thin-Film Transistor Array and Method for Manufacturing the Same | |
| KR102044199B1 (ko) | 액정 디스플레이 장치와 이의 제조 방법 | |
| KR20070038193A (ko) | 폴리 실리콘형 박막트랜지스터 기판 및 그 제조 방법 | |
| US20070128551A1 (en) | Manufacturing method of thin film transistor array panel | |
| WO2007111044A1 (ja) | 液晶表示装置 | |
| KR102191975B1 (ko) | 박막트랜지스터 기판 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20120921 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121002 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121226 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130402 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130502 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5266285 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |