CN102222623A - 半导体装置的制造方法 - Google Patents

半导体装置的制造方法 Download PDF

Info

Publication number
CN102222623A
CN102222623A CN2011101000611A CN201110100061A CN102222623A CN 102222623 A CN102222623 A CN 102222623A CN 2011101000611 A CN2011101000611 A CN 2011101000611A CN 201110100061 A CN201110100061 A CN 201110100061A CN 102222623 A CN102222623 A CN 102222623A
Authority
CN
China
Prior art keywords
semiconductor wafer
film
back side
backplate
band
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011101000611A
Other languages
English (en)
Other versions
CN102222623B (zh
Inventor
浦野裕一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN102222623A publication Critical patent/CN102222623A/zh
Application granted granted Critical
Publication of CN102222623B publication Critical patent/CN102222623B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68372—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support a device or wafer when forming electrical connections thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H01L2221/68386—Separation by peeling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H01L2224/03464—Electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/0381—Cleaning, e.g. oxide removal step, desmearing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48644—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01043—Technetium [Tc]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0133—Ternary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Abstract

根据本发明的半导体装置的制造方法包括以下步骤：在半导体晶片(20)的背面上形成背面电极(4)，半导体晶片(20)由于在半导体晶片(20)的背面上形成的背面电极(4)弯曲成朝正面侧凸出；对半导体晶片(20)的背面进行等离子体处理，用于去除附着在半导体晶片(20)的背面上的沉积物；沿着半导体晶片(20)的翘曲向半导体晶片(20)的背面粘贴可去除胶带(23)，用于在粘贴步骤后，维持半导体晶片(20)的弯曲成朝正面侧凸出的弯曲状态；进行无电极镀覆以在半导体晶片(20)的正面上形成镀膜(26)；从半导体晶片(20)剥离可去除胶带(23)；从半导体晶片(20)切出半导体芯片；通过用焊料进行焊接来安装该半导体芯片，以制造半导体装置。根据本发明的半导体装置的制造方法便于防止背面电极上产生外观异常，提高半导体装置的可靠性，并且制造无缺陷产品成品率较高的半导体装置。

Description

半导体装置的制造方法
技术领域
本发明涉及半导体装置的制造方法。
背景技术
作为功率半导体器件之一的IGBT(绝缘栅型双极晶体管)，具有MOSFET(金属氧化物半导体场效应晶体管)的高速开关特性及电压驱动性能、双极晶体管的低接通电压特性。IGBT的应用范围从通用逆变器、AC伺服器、不间断电源(UPS)及开关电源等，扩大至混合动力车的升压DC-DC转换器。
作为制造上述的半导体器件的方法，专利文献1提出了如下所述的方法。
在硅(Si)衬底的第一主面侧上形成表面构造。对第二主面进行抛光以使Si衬底减薄后，在第二主面侧上形成缓冲层及集电极层。然后，在集电极层上形成铝硅(AlSi)膜。铝硅膜的厚度为0.3μm以上1.0μm以下。铝硅膜中的Si浓度为0.5wt％以上2wt％以下，优选的是1wt％以下。
在形成AlSi膜之后，通过真空蒸镀或者溅射来形成钛膜(Ti膜)、镍膜(Ni膜)及金膜(Au膜)等多个金属膜，以形成集电极电极。Ti膜、Ni膜及Au膜分别是缓冲金属膜、焊接金属膜及保护金属膜。
在正面及背面具有电极的半导体器件的安装中，集电极电极等背面电极使用焊料被接合至用作散热器的金属板。发射极电极等正面电极主要通过使用铝线的引线键合技术来接合。但是，最近，正面电极有时通过焊接接合。通过采用焊接技术来接合正面电极，可以大幅改善安装密度、电流密度、为实现更高开关速度而对布线电容的降低、以及半导体装置的冷却效率等。
作为通过焊接在其上安装半导体器件的半导体装置，专利文献2提出了如下半导体装置。
在形成有半导体器件的各半导体芯片的表面，利用焊料焊接用作散热器的金属板，在半导体芯片的背面利用焊料焊接第二导体，以及在散热器的正面利用焊料焊接第三导体。在散热器上形成有台阶部以形成减薄部，以使散热器与第三导体的接合面积小于散热器与各半导体芯片的接合面积。在第二导体的背面与第三导体的表面露出的状态下，将半导体芯片、散热器和第三导体用树脂密封。
专利文献3提出了一种半导体装置，包括：半导体器件；接合至该半导体器件的背面，兼作电极和散热器的第一金属体；接合在半导体器件的正面侧上，兼作电极和散热器的第二金属体；以及接合在半导体器件的正面与第二金属体之间的第三金属体。几乎整个装置都用树脂铸模。减薄半导体器件的厚度以减小半导体器件表面中的剪切应力、或者减小半导体器件与金属体接合的接合层中的形变成分，并且通过铸模树脂约束保持整个装置。接合层由以锡为主要成分的焊料构成(下文中称为Sn焊料)。
专利文献4提出了一种半导体装置，包括一对金属板之间的半导体器件。几乎整个半导体装置用树脂铸模而成。专利文献4提出的半导体装置便于防止在最终的接合至半导体芯片的阶段中金属板运动而引起的产生半导体器件的失效、半导体装置的寿命缩短。
实际上，在用焊料焊接半导体器件的表面电极的情况下，需要在表面电极上实施Ni等金属的镀覆。作为镀覆处理法，一般使用电镀法或无电极镀覆等。电镀法馈送外部电流来还原溶液中的金属离子并析出金属原子。无电极镀覆法在不使用电的情况下使溶液中的金属离子化学地还原以析出金属原子(参照以下非专利文献1)。通过无电极镀覆法的金属沉积，与需要包括对电极或直流电源等电路的电镀法相比，便于简化制造装置和制造工艺。
专利文献5提出了一种如下所述的半导体芯片。
专利文献5提出的半导体芯片包括具有正面电极的半导体器件，对正面电极的表面施加无电极镀覆。半导体器件还包括接合至绝缘基板上所构成的电路图案的背面电极。表面电极接合至连接导体。在形成表面电极的Al层上，通过利用锌酸盐法的无电极镀覆法形成Ni层和层叠在Ni层上的Au层，以使电极膜的热导率均匀。形成在电极膜上以构成散热路径的连接导体和电极膜经由无铅焊料层彼此接合。
图24是描述用于制造半导体芯片的常规制造方法的流程图。
首先，在半导体晶片的正面侧上的表面部形成包括基极区或发射极区的IGBT的正面构造(步骤S101)。
然后，作为正面电极，形成与基极区及发射极区相接触的发射电极(步骤S102)。
然后，在半导体晶片的正面上形成聚酰亚胺保护膜，并且穿过该保护膜形成开口以使发射电极露出(步骤S103)。保护膜覆盖在正面侧露出的半导体晶片表面。
然后，从半导体晶片的背面侧进行背面磨削和蚀刻，以使半导体晶片减薄(步骤S104)。
然后，在半导体晶片的背面侧上的表面部，形成包括集电极区的背面半导体区域(步骤S105)。
然后，在半导体晶片的背面上，形成与集电极区相接触并且通过层叠多个金属电极层而形成的背面电极(步骤S106)。
然后，在半导体晶片的背面粘贴支承基板(步骤S107)。
然后，通过无电极镀覆处理，在半导体晶片的正面上，形成由无电极Ni-磷(P)镀层及无电极Au镀层构成的无电极Ni-P/Au镀膜(步骤S108)。
然后，将半导体晶片切割成半导体芯片。因而，完成其上正面电极的表面被进行无电极镀覆处理的半导体芯片。
专利文献6提出了一种用于制造如上所述的半导体芯片的制造方法。在形成于硅晶片的第一表面侧上的电极端子的表面施加无电极镀覆处理时，专利文献6中提出的制造方法在该晶片的整个第二表面贴附作为电绝缘材料的切割带。在将该晶片的整个第二表面绝缘后，专利文献6中提出的制造方法对电极端子的表面施加无电极镀覆处理。
专利文献7提出了一种在将半导体晶片固定在支承基板的状态下，在半导体晶片上形成正面电极的方法。半导体芯片通过切割半导体晶片得到。半导体芯片包括主正面及主背面上的电极。在半导体芯片的主正面侧与主背面侧上，配置分别兼作电极与散热器的金属体。半导体芯片被安装在几乎整个装置用树脂铸模而成的半导体装置上。
专利文献8提出了一种用于在半导体晶片的正面侧上形成镀膜以形成正面电极，将半导体晶片从与正面相反侧的背面侧减薄，以及在减薄后的半导体晶片的背面上形成包括Ni膜的背面电极的方法。专利文献8提出的制造方法首先减薄半导体晶片，然后形成背面电极。在形成背面电极后，专利文献8提出的制造方法形成镀膜以仅形成正面电极。
专利文献9提出了如下方法。
将覆盖胶带粘贴到形成有背面电极膜的晶片的背面。然后，在镀覆槽内的无电极镀覆镍液中浸渍粘贴有覆盖胶带的晶片，以在形成于晶片的主面的布线膜上形成镀镍膜。然后，用与该镀镍膜相似的方法，在镀镍膜上形成Au镀膜，以形成由镀镍膜及Au镀膜构成的底层阻挡金属(under barrier metal)镀膜。当晶片主面弯曲成成形为凹形的情况下，对粘贴有覆盖胶带的晶片进行热处理。
专利文献10提出了一种用于对通过带有框架的切割带所支承的半导体晶片施加镀覆处理和用于切割半导体晶片的方法。
专利文献11提出了一种向半导体晶片粘贴保护带的方法。
将确定了其位置的半导体晶片馈送到载放台上，吸附并固定至载放台上。保护带通过保护带切割器切割为其大小和形状与半导体晶片的一致。切割保护带的非粘着面由可上下移动和能够摇动及可从保护带切割器移动至载放台的吸附台进行吸附保持。在倾斜状态下的该吸附台被移到载放台上，以使保护带处于半导体晶片的正上方。使该吸附台下降，从而将倾斜保护带的下侧部分叠加在半导体晶片上。在真空气氛内使吸附台围绕倾斜吸附台的下侧部分进行水平摇动，用于按压从而使保护带的整个粘着面粘贴到半导体晶片上。
专利文献12提出了一种预处理方法，用于在半导体芯片例如粘接有另一组成件的情形中处理粘接面。对一个或更多个粘接表面进行预处理后，进行粘接来连接两个或更多个基板。作为预处理，在大气压下使等离子体作用于一个或更多个粘接表面。
专利文献13提出了如下所述的方法。
粘贴到半导体晶片的表面保护带包括基底材料层和粘合剂材料层。基底材料层在与粘合剂材料层相接触的表面相反的表面上具有狭缝。可对基底材料层实施物理或者化学处理，以便于提高与然后涂布在基底材料层上的粘合剂层的贴附性。化学处理包括离子体处理。
专利文献14提出了一种在等离子体清洗机中清洗半导体晶片的正面及背面，来去除半导体晶片上的有机沉积物的方法。经由膜粘合剂将经清洗的半导体晶片粘贴至切割片材，以通过切割将半导体晶片连同其上的膜粘合剂分割为各个半导体器件。
专利文献1：日本专利特开2007-036211号公报
专利文献2：日本专利特开2002-110893号公报
专利文献3：日本专利特开2003-110064号公报
专利文献4：日本专利3823974号公报
专利文献5：日本专利4344560号公报
专利文献6：日本专利特开2005-353960号公报
专利文献7：日本专利3829860号公报
专利文献8：日本专利4049035号公报
专利文献9：日本专利特开2009-054965号公报
专利文献10：日本专利4333650号公报
专利文献11：日本专利3607143号公报
专利文献12：日本专利特表2006-520088号公报
专利文献13：日本专利特开2006-156567号公报
专利文献14：日本专利特开2004-241443号公报
非专利文献1：Denki Mekki Kenkyuukai(电镀研究协会)的“Mudenkai Mekki Kiso to Ohyo(无电镀基础和应用)”(日文版)，由工商每日新闻(Nikkan Kogyo Shimbun Ltd.)在1994年5月出版，第1至238页.
然而，作为本发明人专心研究的结果，已经发现，在通过例如专利文献7或专利文献9所揭示的任一种技术制造半导体芯片的情况下，会造成如下所述的问题。
图19～图22是描述半导体芯片的常规制造方法的半导体晶片的剖视图。图19～图22描述图24中的步骤S106以后的多个步骤。在图19～图22中，未示出半导体晶片的正面构造、也未示出半导体晶片上的发射电极及背面电极。
如图19所示，在形成背面电极后(参照图24的步骤S106)，半导体晶片120由于背面电极引起的拉伸应力处于向正面侧凸出弯曲的状态。
由于由金属层构成的且用作为背面电极的层叠膜产生比作为正面电极形成的发射电极(参照图24的步骤S102)大的拉伸应力，因此半导体晶片120向正面侧凸出弯曲。若为了降低背面电极的接触电阻而进行例如350℃的热处理，则在半导体晶片120的背面侧产生更大的拉伸应力。在半导体晶片120的厚度例如减薄至80～140μm左右的情况(参照图24的步骤S104)下，半导体晶片120的翘曲tw例如将为1～8mm左右(例如参照专利文献8的图6)。
在专利文献7和专利文献9所揭示的技术中，解决了如上所述的半导体晶片120的翘曲tw。如图20所示粘贴在半导体晶片120的背面的支承基板121解决半导体晶片120的翘曲tw(参照图24的步骤S107和专利文献7)，这是因为大到足以使半导体晶片120保持平坦的应力从支承基板121施加至半导体晶片120。。
即使如图21所示在半导体晶片120的正面上形成有镀膜122(参照图24的步骤S108)，并且在半导体晶片120的正面侧产生镀膜122引起的拉伸应力，由于半导体晶片120被支承基板121支承，因此也将保持平坦的状态。
即使由于在半导体晶片的正面上形成的镀膜，使半导体晶片向正面侧凹下弯曲，通过专利文献9所揭示的技术，通过对粘贴至半导体晶片的背面的带进行加热以向带施加应力，将解决在半导体晶片中产生的翘曲。此情形未予示出。
专利文献7和专利文献9中所揭示的技术解决了半导体晶片的翘曲。然而，已经发现，在去除粘贴在半导体晶片的背面的支承基板或带的情况下，半导体晶片会再次弯曲。
例如，如果如图22所示去除粘贴至半导体晶片120的背面的支承基板，则半导体晶片将以与粘贴支承基板之前(参见图19)相反的状态向正面侧凹下弯曲。其原因如下所述可作出估计。
由从支承基板121施加的应力迫使半导体晶片120处于平坦状态。在去除支承基板121之后，该平坦状态在半导体晶片120的背面侧保持。在半导体晶片120的正面侧，由在半导体晶片120的正面侧上形成的镀膜122产生拉伸应力。因此，与专利文献7中所述技术的描述相反，半导体晶片120从平坦状态向正面侧凹下弯曲。因此，估计当在半导体晶片保持平坦的状态中向半导体晶片施加进一步的应力时、或者当去除用于将半导体晶片保持处于平坦状态的应力时，半导体晶片再次弯曲。
图23是其中产生了翘曲的半导体芯片的剖视图。在图23中，未示出正面构造。在图23中，也未示出半导体晶片上的发射电极和背面电极。
图23中的半导体芯片101通过将向正面侧凹下弯曲的半导体晶片(参见图22)切分(切割)成芯片来制造。已经发现，当通过切分向正面侧凹下弯曲的半导体晶片获得半导体芯片101时，半导体芯片101将向正面侧凹下弯曲。换言之，在半导体芯片101中引起与在向正面侧凹下弯曲的半导体晶片中引起的翘曲相同方向上的翘曲tC。
当半导体芯片101弯曲了30μm长时，将引起以下所述的问题。
在运送检查或筛选缺陷芯片中测量半导体芯片101的特性时，半导体芯片101将不被吸附至托架手柄，也不被吸附至测量平台，或者半导体芯片101将不被吸附至测量平台上的合适位置。然后，将不能准确地测量在半导体芯片101中形成的半导体器件的电特性。
在用焊料将金属板焊接至半导体芯片101时，半导体芯片101与金属板之间的焊料层厚度被设计成在70至130μm之间。如果半导体芯片101弯曲了30μm长，则当通过用焊料焊接安装半导体芯片101时，因半导体芯片的翘曲tC在焊料层中产生空隙。由于所产生的空隙，半导体芯片101将偏离合适位置，或者不可能安装半导体芯片101。因此，将削弱无缺陷半导体装置产品的成品率。由于所产生的空隙，半导体装置的可靠性将被降低。
或者，整个焊料层或焊料层的一部分由于半导体芯片101的翘曲tC被减薄，从而导致半导体装置的寿命缩短，或者半导体装置的可靠性降低。此外，由于半导体芯片101的翘曲tC，半导体芯片101或金属板将偏离正确的接合位置或者可引起短路故障，从而导致无缺陷半导体装置产品的低成品率。
关于专利文献9中所揭示的技术，当背面电极和带之间的粘性低时，带可从半导体晶片剥落，并且镀覆液可进入半导体晶片和带之间。如果背面电极暴露于镀覆液，则电镀材料将在背面电极上异常析出，背面电极的边缘部分表面将变色(以下称作外观异常)，并且将产生这种新问题。如果背面电极上产生外观异常，则背面电极向焊料的湿润性变差。若背面电极向焊料的湿润性不好，则在通过用焊料焊接安装半导体器件时，在背面电极与焊料层直接的边界中会产生空隙。所产生的空隙将降低半导体装置的可靠性。
鉴于上述观点，本发明的第一目的是消除上述的问题。本发明的第二目的是提供一种便于提高半导体装置的可靠性的半导体装置的制造方法。本发明的第三目的是提供一种便于提高无缺陷半导体装置成品的成品率的半导体装置的制造方法。本发明的第四目的是提供一种便于防止表面电极的外观异常产生的半导体装置的制造方法。
发明内容
根据所附权利要求1的主题，提供了一种用于制造半导体装置的方法，该方法包括以下步骤：
在半导体晶片的背面上形成背面电极；
将膜或者带粘贴至因形成有背面电极而处于弯曲状态的半导体晶片的背面，以维持半导体晶片的弯曲状态；以及
在处于弯曲状态下的半导体晶片的正面镀覆镀膜，镀膜用作正面电极，镀覆步骤在粘贴步骤之后进行。
根据所附权利要求2的主题，提供了一种用于制造半导体装置的方法，该方法包括以下步骤：
在半导体晶片的背面上形成背面电极；
将膜或者带粘贴至半导体晶片的背面以使半导体晶片形成弯曲状态，其中半导体晶片被弯曲成朝半导体晶片的正面侧凸出，粘贴步骤在形成步骤之后进行；以及
在处于弯曲状态下的半导体晶片的正面镀覆镀膜，镀膜用作正面电极。
根据所附权利要求3的主题，提供了一种用于制造半导体装置的方法，该方法包括以下步骤：
将膜或者带粘贴至处于弯曲状态的半导体晶片的背面，其中由于在半导体晶片的背面上形成有背面电极，半导体晶片被弯曲成朝半导体晶片的正面侧凸出，以维持半导体晶片的弯曲状态；以及
在处于弯曲状态的半导体晶片的正面镀覆镀膜，镀膜用作正面电极，镀覆步骤在粘贴步骤之后进行。
根据所附权利要求4的主题，该方法还包括以下步骤：将半导体晶片切割成多个半导体芯片，切割步骤在镀覆步骤之后进行。
根据所附权利要求5的主题，该方法还包括以下步骤：从半导体晶片剥离带或者膜，剥离步骤在镀覆步骤之后、切割步骤之前进行。
根据所附权利要求6的主题，该方法还包括以下步骤：
将金属体接合在通过切割步骤切割出的半导体芯片的正面侧和背面侧，金属体用作散热器，金属体分别与正面电极和背面电极电连接；以及
至少将整个半导体芯片密封。
根据所附权利要求7的主题，在粘贴步骤半导体晶片的正面被吸附到工作台，以使半导体晶片平坦化，并且膜或者带被粘贴到平坦化后的半导体晶片的背面。
根据所附权利要求8的主题，贴附膜或者带，以使膜或者带至少覆盖半导体晶片上的背面电极。
根据所附权利要求9的主题，贴附膜或者带，以使膜或者带覆盖半导体晶片上的整个背面电极。
根据所附权利要求10的主题，贴附膜或者带，以使膜或者带从半导体晶片的背面边缘向外延伸。
根据所附权利要求11的主题，膜或者带从半导体晶片的背面边缘向外延伸1mm以下。
根据所附权利要求12的主题，膜或者带在粘贴步骤粘贴成在膜或者带被向外拉时有应力作用在膜或者带上的状态。
根据所附权利要求13的主题，膜或者带在粘贴步骤被加热至40℃以上且60℃以下。
根据所附权利要求14的主题，膜或者带的刚性低于半导体晶片的刚性。
根据所附权利要求15的主题，膜或者带的厚度为40μm以上且80μm以下。
根据所附权利要求16的主题，膜或者带包含选自以下组的一种聚合物作为主要成分之一：聚酰亚胺、聚苯硫醚、聚对苯二甲酸乙二酯和芳香族聚酰胺。
根据所附权利要求17的主题，在粘贴步骤使用展现出会因热量或者紫外线而降低的粘附力的膜或者带。
根据所附权利要求18的主题，膜或者带包括粘附层，粘附层被贴附成使粘附层与半导体晶片的背面接触，以及粘附层被热量或者紫外线硬化，以使得其粘附力降低。
根据所附权利要求19的主题，膜或者带包括粘附层，粘附层被贴附成使粘附层与半导体晶片的背面接触，以及粘附层包括主要由丙烯酸酯制成的聚合物作为主要成分。
根据所附权利要求20的主题，膜或者带包括粘附层，粘附层被贴附成使粘附层与半导体晶片的背面接触，以及粘附层通过热量或者紫外线而其产生蒸汽，使得粘附力降低。
根据所附权利要求21的主题，背面电极包括层叠膜，层叠膜包括层叠为层叠膜的最外层的金电极层。
根据所附权利要求22的主题，镀膜由无电极镀覆方法形成。
根据所附权利要求23的主题，镀膜包括层叠膜，层叠膜包括由镍制成的第一镀层和在第一镀层上的第二镀层，第二镀层由金制成。
根据所附权利要求24的主题，第一镀层在保持在75℃以上且85℃以下的无电极镀浴中镀覆。
根据所附权利要求25的主题，第二镀层在保持在70℃以上且80℃以下的无电极镀浴中镀覆。
根据所附权利要求26的主题，第一镀层包括由镍和磷制成的合金，且第一镀层的磷浓度为2wt％以上且8wt％以下。
根据所附权利要求27的主题，镀膜的厚度为3μm以上且6μm以下。
根据所附权利要求28的主题，该方法还包括：、在半导体晶片的背面上形成背面电极之前，在半导体晶片的正面上形成包含铝作为主要成分的电极的步骤；以及
在镀覆步骤中包含铝作为其主要成分的镀膜在电极上形成。
根据所附权利要求29的主题，该方法还包括：
在半导体晶片的背面上形成背面电极之前，从背面侧使半导体晶片减薄的步骤；以及
背面电极在减薄后的半导体晶片的背面上形成。
根据所附权利要求30的主题，半导体晶片在减薄步骤中厚度减薄至80μm以上且140μm以下。
根据所附权利要求31的主题，该方法还包括以下步骤：等离子体处理，用等离子体对半导体晶片的背面进行处理，以去除粘贴在半导体晶片的背面的沉积物，等离子体处理步骤在形成背面电极的步骤之后、粘贴步骤之前进行。
根据所附权利要求32的主题，半导体晶片的正面和背面在等离子体处理步骤中同时用等离子体处理，以同时去除粘贴至半导体晶片的正面和背面的沉积物。
根据所附权利要求33的主题，在等离子体处理步骤中氧被用作原材料。
根据所附权利要求34的主题，在等离子体处理步骤中使用电容耦合的等离子体产生机构。
根据所附权利要求35的主题，在等离子体处理步骤中使用将多个半导体晶片一起处理的批量式等离子体处理装置。
根据所附权利要求36的主题，在等离子体处理步骤中使用对半导体晶片的正面和背面同时进行处理的等离子体处理装置。
根据本发明，在粘贴步骤中，带被粘贴至半导体晶片的背面，以使维持半导体晶片的弯曲状态，即其中半导体晶片被弯曲成朝正面侧凸出的状态。由于在弯曲状态中进行镀覆步骤，其中半导体晶片被弯曲成朝正面侧凸出，因此半导体晶片的正面侧和背面侧上的拉伸应力彼此平衡。因此，在将带去除后，使半导体晶片进入大致平坦的状态。因此，可减少从半导体晶片切割出来的半导体芯片的翘曲。由于减少了半导体芯片的翘曲，因此在测量半导体芯片的电特性时有可能使半导体芯片吸附在工作台的合适位置，并且可靠地测量半导体芯片的电特性。
由于减少了半导体芯片的翘曲，因此在安装半导体芯片的步骤中，可防止因半导体芯片的翘曲而导致在焊料层中产生空隙。因此，可以防止焊料层中的空隙导致半导体芯片的安装位置偏离，或产生短路故障。还可防止半导体装置的寿命缩短。
由于减少了半导体芯片的翘曲，因此在安装半导体芯片时，可防止焊料层的全部或者一部分变得比预定厚度薄。因此，可以防止不均匀的焊料层厚度导致半导体芯片的安装位置偏离，或产生短路故障。还可防止半导体装置的寿命缩短。
在粘贴步骤中，整个背面电极用膜或者带(以下简称为“带”)覆盖。在粘贴步骤之前，通过进行等离子体处理步骤，可使背面电极与带之间的粘附力提高。因此，可用带可靠地保护背面电极。由于用带可靠地保护背面电极，所以在镀覆步骤中，镀覆液从不会进入背面电极与带之间。由于背面电极表面没有暴露在镀覆液中，所以可以防止背面电极向焊料的湿润性变差。因此，在用焊料焊接通过将半导体晶片切割为芯片来制造的半导体芯片时，可防止在背面电极与焊料层之间的边界中产生空隙。
通过根据本发明的制造方法，可提高半导体装置的可靠性。通过根据本发明的制造方法，可在无缺陷产品成品率较高的情况下制造半导体装置。通过根据本发明的制造方法，可防止背面电极上产生外观异常。
附图说明
图1是根据本发明的第一实施例的半导体装置的剖视图。
图2是根据本发明的第一实施例的半导体晶片的俯视图。
图3是示出了正面电极的根据本发明的第一实施例的半导体芯片的俯视图。
图4是描述根据本发明的第一实施例的半导体芯片的制造方法的流程图。
图5是描述根据本发明的第一实施例的半导体芯片的制造方法的第一剖视图。
图6是描述根据本发明的第一实施例的半导体芯片的制造方法的第二剖视图。
图7是描述根据本发明的第一实施例的半导体芯片的制造方法的第三剖视图。
图8是描述根据本发明的第一实施例的半导体芯片的制造方法的第四剖视图。
图9是描述根据本发明的第一实施例的半导体芯片的制造方法的第五剖视图。
图10是描述根据本发明的第一实施例的半导体芯片的制造方法的第六剖视图。
图11是描述根据本发明的第一实施例的半导体芯片的制造方法的第七剖视图。
图12是描述根据本发明的第一实施例的半导体芯片的制造方法的第八剖视图。
图13是描述根据本发明的第一实施例的半导体芯片的制造方法的第九剖视图。
图14是描述根据本发明的第一实施例的半导体芯片的制造方法的第十剖视图。
图15是示出在背面电极产生外观异常的半导体晶片的俯视图。
图16是描述根据本发明的第三实施例的等离子体处理装置的示意图。
图17是描述半导体芯片的翘曲长度的曲线图，其大小为12毫米见方。
图18是描述背面电极表面上的碳量的曲线图。
图19是描述半导体芯片的常规制造方法的第一剖视图。
图20是描述半导体芯片的常规制造方法的第二剖视图。
图21是描述半导体芯片的常规制造方法的第三剖视图。
图22是描述半导体芯片的常规制造方法的第四剖视图。
图23是其中产生了翘曲的半导体芯片的剖视图。
图24是描述半导体芯片的常规制造方法的流程图。
具体实施方式
现参考示出本发明的优选实施例的所附附图，在下文中具体描述本发明。在示出优选实施例的以下描述和附图中，相同的附图标记用来指示相同构成元件，且为简化目的不再对其进行重复的描述。
(第一实施例)
图1是根据本发明的第一实施例的半导体装置的剖视图。在图1中，未示出正面构造。
现在参照图1，在半导体芯片1的正面上，形成用作发射电极的第一正面电极2和用作栅电极的第二正面电极3。在半导体芯片1中形成诸如IGBT的半导体器件(未示出)。第一正面电极2由发射电极和覆盖发射电极的镀膜构成。在半导体芯片1的背面上形成有背面电极4。背面电极4是例如集电电极。
第一正面电极2经由焊料层11与金属板5接合。金属板6经由焊料层12接合至金属板5的与接合有第一正面电极2的表面相反的表面。第二正面电极3经由接合线13电连接至金属板7，用于将半导体芯片1连接至例如外部装置(未示出)。背面电极4经由焊料层14与金属板8连接。金属板6与金属板8之间的各构成元件用树脂9密封。由于用树脂9密封，至少整个半导体芯片1用树脂9包封。
金属板5、6和8具有将半导体芯片1产生的热量进行散热的散热器的功能。优选地，金属板5、6和8由展现优良热传导性的材料制成。优选地，金属板5、6和8可以是Cu板，其上以该顺序沉积和层叠有无电极镀Ni-P层和无电极镀Au层。通过对金属板5、6和8的表面施加如上所述的镀覆处理，Cu板表面的焊接性和键合性提高。因此便于进行稳定的焊接。毫无问题，焊料层11、12和14也可以由诸如锡(Sn)-银(Ag)-铜(Cu)焊料或Sn-Ni-Cu焊料等无铅(Pb)焊料制成。毫无问题，接合线13可以是由Al或Au等制成的线。
图2是根据本发明的第一实施例的半导体晶片的俯视图。
如图2所示，半导体晶片20包括切割后用作半导体芯片1的区域。在切割后用作半导体芯片1的区域，形成有诸如IGBT的半导体器件(未示出)。在半导体晶片20中，切割后用作半导体芯片1的区域例如形成为晶格图案。在半导体晶片20中，在相邻的半导体器件之间形成有切割线。
图3是示出了正面电极的根据本发明的第一实施例的半导体芯片的俯视图。
如图3所示，在半导体芯片1的正面上，分别形成有多个第一正面电极2和第二正面电极3。第一正面电极2和第二正面电极3可成形为分别具有矩形的平面形状。第一正面电极2可比第二正面电极3宽。第二正面电极3可彼此并列地设置在半导体芯片1的边缘区域。图3的正面电极的排列是示例性的。正面电极的排列可根据在半导体芯片1中形成的半导体器件不同地变化。
图4是描述根据本发明的第一实施例的半导体芯片的制造方法的流程图。图5～图10是描述根据本发明的第一实施例的半导体芯片的制造方法的剖视图。在图5至10中，未示出正面构造。
首先参照图4，通过离子注入和散热，在半导体晶片20的正面的表面部中，形成包括基极区或发射极区的正面构造(未示出)(步骤S1)。半导体晶片20的半径和厚度分别是150mm和600μm。
作为正面电极，形成以Al为主要成分的发射电极21(步骤S2、图5)。发射电极21形成为使发射电极21与基极区和发射极区相接触。发射极电极21例如构成第一正面电极(参照图1和3)。换言之，发射电极21为第一正面电极的最下层。
然后，在半导体晶片20的正面上形成聚酰亚胺保护膜22，且穿过聚酰亚胺保护膜22形成开口以使发射电极露出(步骤S3、图6)。保护膜22覆盖在正面侧露出的半导体晶片20表面。
然后，从半导体晶片20的背面侧进行背面磨削和蚀刻，以使半导体晶片20减薄(步骤S4、图7：减薄步骤)。减薄后的半导体晶片20的厚度优选为60μm以上250μm以下。更优选的是，减薄后的半导体晶片20的厚度为80μm以上140μm以下。如果半导体晶片20的厚度为80μm以上140μm以下，则可期待减小跨IGBT的漂移区的电阻、改善饱和电压Vce(sat)与截止损耗Eoff之间的折衷关系、以及通过改进半导体器件的散热性来提高半导体器件的耐热性。
然后，利用离子注入和散热，在半导体晶片20的背面上的表面部形成诸如集电极区的背面半导体区(未示出)(步骤S5)。然后，在半导体晶片20的背面上形成层叠有多个金属电极层而形成的背面电极4(步骤S6、图8：形成背面电极步骤)。形成背面电极4以使背面电极4与集电极区相接触。然后，例如进行350℃的热处理，以在背面电极4与半导体晶片20所构成的硅衬底之间的边界中形成欧姆接触，从而降低背面电极4的接触电阻。
在步骤S6中，背面电极4可形成为由通过例如溅射法层叠的多个电极层构成的层叠膜。例如，背面电极4可以是AlSi电极层、Ti电极层、Ni电极层及Au电极层以该顺序层叠而形成的层叠膜。AlSi电极层、Ti电极层、Ni电极层及Au电极层的膜厚分别是0.5μm、0.2μm、0.7μm和0.1μm。通过将Au电极层设置为背面电极4的最外面层，可防止Ni电极层的氧化，并且可使背面电极4表面向焊料的湿润性良好。因此，在安装半导体芯片时，可以防止在半导体芯片与焊料层(参照图1)之间的边界中产生空隙。结果，可以用焊料良好地焊接半导体芯片。
然后，用等离子体对半导体晶片20的背面进行处理，以去除附着在半导体晶片20的背面的沉积物(步骤S7：等离子体处理步骤)。同时，也可以用等离子体对半导体晶片20的正面进行处理，以去除附着在半导体晶片20的正面的沉积物。后面将详细描述等离子体处理的步骤。
然后，向半导体晶片20的背面粘贴例如粘附力因热或者紫外线下降的膜或者带(以下称作可去除胶带23)(步骤S8、图9：粘贴步骤)。后面将详细描述粘贴步骤。
然后，通过无电极镀覆，在半导体晶片20的正面上形成作为正面电极的镀膜26(步骤S9、图10：镀覆步骤)。镀膜26可以是例如由Ni制成的第一镀层24和由Au制成的第二镀层25以该顺序层叠而成的层叠膜(无电极Ni/Au镀膜)。后面将详细描述镀覆步骤。
然后，通过向可去除胶带23照射X射线，使可去除胶带23的粘附力下降。从半导体晶片20剥离可去除胶带23(未示出：剥离步骤)。然后，将半导体晶片20切割为芯片，以切出半导体芯片1(未示出：切割步骤)。
然后，如图1所示，用焊料将与第一正面电极2(镀膜26)和背面电极4电连接的金属板5、6和8分别焊接至半导体芯片1的正面和背面(接合步骤)。经由接合线13将金属板7连接至第二正面电极3。
然后，将整个半导体芯片1例如用树脂9密封(密封步骤)。取决于在半导体芯片1形成的半导体器件，可使用各种密封剂。例如，可以将陶瓷或低熔点玻璃用于密封。通过密封，完成图1所示的半导体装置。
图11～图14是描述根据本发明的第一实施例的半导体芯片的制造方法的剖视图。在图11至14中，未示出正面构造。在图11至14中，也未示出半导体晶片上的发射电极和背面电极。在图11～图14中，详细示出图4的步骤S6以后的多个步骤。
在形成背面电极的步骤(参照图4的步骤S6)之后，如图11所示，半导体晶片20由于背面电极(未示出)引起的拉伸应力而处于弯曲状态，其中半导体晶片20被弯曲成朝正面侧凸出。
在进行等离子体处理步骤(参照图4的步骤S7)后，如图12所示进行粘贴步骤，以将可去除胶带23粘贴至半导体晶片20的背面(参照图4的步骤S8)，以使维持半导体晶片20的弯曲状态，其中半导体晶片20被弯曲成朝正面侧凸出。
在粘贴步骤中，使半导体晶片20的正面吸附至工作台(未示出)，且以使半导体晶片20为平坦化的状态，将可去除胶带23粘贴至半导体晶片20的背面。由于可去除胶带23的刚性低于半导体晶片20的刚性，因此在将半导体晶片20从工作台解除吸附后，半导体晶片20维持弯曲状态，其中半导体晶片20朝正面侧凸出弯曲。
然后，如图13所示进行镀覆步骤，以在朝正面侧凸出弯曲的半导体晶片20的正面上形成镀膜26(参照图4的步骤S9)。镀膜26通过无电极镀覆在朝正面侧凸出弯曲的半导体晶片20上形成。
然后，如图14所示进行剥离步骤，以从半导体晶片20剥离可去除胶带23。通过剥离步骤，可使半导体晶片20解除因可去除胶带23引起的应力。因为使半导体晶片20解除因可去除胶带23引起的应力，所以镀膜26向半导体晶片20的正面施加使半导体晶片20朝正面侧凹下变形的拉伸应力。
在半导体晶片20的背面侧上，背面电极(未示出)施加使半导体晶片20朝正面侧凸出变形的拉伸应力。即，在镀覆步骤一结束(参照图13)，在半导体晶片20内，施加至正面侧和背面侧的拉伸应力彼此平衡。由于拉伸应力的平衡，在剥离可去除胶带23时，可以使半导体晶片20处于大致平坦化的状态。
下面将详细描述等离子体处理的步骤。
本发明的发明人已经发现，若在背面电极表面附着有机沉积物，则可去除胶带23的粘附性下降，镀覆液将进入背面电极与可去除胶带23之间，且背面电极将容易产生外观异常。外来物质在半导体晶片20的背面的沉积，推测例如是通过空气中的碳化氢(CxHy)自然吸附在电极表面上，或者在搬运半导体晶片20时夹钳或自动运送机构的机器手接触晶片背面，或者在自动运送机构的工作台上放置晶片等此类一般制造步骤中产生的。外来物质在半导体晶片20的背面的沉积，可以由从与其他步骤共用的晶片盒的沉积引起。进一步地，因为油在用于形成背面电极的溅射装置或真空沉积装置的油密封旋转泵向真空槽侧逆扩散而污染晶片。
所以，进行等离子体处理步骤，以去除附着在半导体晶片20的背面的有机材料等沉积物。通过等离子体处理，在后续的粘贴步骤中，可以使半导体晶片20的背面与可去除胶带23之间的粘附性提高。由于半导体晶片20的背面与可去除胶带23之间的粘附性提高，因此在半导体晶片20的正面上形成镀膜26时，可以防止镀覆液进入半导体晶片20的背面与可去除胶带23之间。据此，可以解决如下所述的问题。
图15是示出在背面电极上产生的外观异常的半导体晶片的俯视图。
在半导体晶片20与可去除胶带23的粘附性不那么好的情况下，镀覆液将从半导体晶片20的边缘区域进入半导体晶片20与可去除胶带23之间。如图15所示，会产生外观异常41，诸如背面电极40的边缘区域表面上的沉积物的异常析出，以及背面电极40的边缘区域表面的变色等。可以通过用等离子体对半导体晶片20的背面进行处理来防止发生这样的问题。
在等离子体处理步骤中，对半导体晶片20的正面及背面同时进行等离子体处理，以去除半导体晶片20的正面上的例如聚酰亚胺保护膜的残渣。通过用等离子体对半导体晶片20的正面和背面同时进行处理，可毫无问题地去除半导体晶片20的正面上的沉积物和半导体晶片20的背面上的沉积物。
可以在对半导体晶片20的正面进行镀覆处理之前，毫无问题地去除半导体晶片20的正面上的沉积物。通过以上所述的等离子体处理，如下所述的在正面电极中产生的问题得以避免，可以提高半导体晶片20与可去除胶带23之间的粘附性，并且可以防止在镀覆步骤中在背面电极40上产生外观异常41。与对半导体晶片20的正面与背面分别进行等离子体处理的情况相比，可以减少等离子体处理的步骤数量。
当在半导体晶片20的正面上形成保护膜22时(图4的步骤S3)，在保护膜22的开口部露出的发射电极21上会留下聚酰亚胺残渣。如果发射电极21的表面上有聚酰亚胺残渣，则无法在发射电极21上生长正常的镀镍层(第一镀层24)。由于聚酰亚胺残渣耐化学试剂性较高，因此通过镀覆步骤之前进行的对发射极电极21表面脱脂的步骤、用强碱性的蚀刻液去除发射极电极21表面的钝化膜的步骤无法去除聚酰亚胺残渣。所以，需要通过对半导体晶片20的正面进行等离子体处理，来去除聚酰亚胺残渣。
下面将详细描述粘贴步骤。
在粘贴步骤中，将可去除胶带23粘贴至半导体晶片20的背面，以至少覆盖背面电极4。优选地，可去除胶带23被粘贴至半导体晶片20的背面，以覆盖半导体晶片20的整个背面。通过该处理，在镀覆步骤中，可以保护背面电极4不受镀覆液的影响。由于半导体晶片20通过可去除胶带23增强，因此可以使半导体晶片20的强度提高。
需要将可去除胶带23粘贴至半导体晶片20的背面，以使可去除胶带23从半导体晶片20的背面边缘向外延伸。通过使可去除胶带23从半导体晶片20的背面边缘向外延伸，在将半导体晶片20收纳在晶片盒内，或者半导体晶片20接触夹具时，可以防止半导体晶片20损坏。
但是，若可去除胶带23从半导体晶片20的背面边缘向外延伸的宽度(以下称作“可去除胶带23的延伸宽度”)过宽，则难以将半导体晶片20收纳至晶片盒内。因此，可去除胶带23的延伸宽度优选为1mm以下。
在其中将可去除胶带23的边缘向外侧拉伸以对可去除胶带23施加拉伸应力的状态下，将可去除胶带23粘贴至半导体晶片20的背面也是有效的。可通过在长度方向上将卷绕为卷的可去除胶带23拉出来施加拉伸应力，或者通过拉伸可去除胶带23的切出矩形片的四个角落来均匀地施加拉伸应力。通过对可去除胶带23施加拉伸应力，在可去除胶带23收缩的方向上向半导体晶片20的背面侧施加应力。当在可去除胶带23的收缩方向上向半导体晶片20的背面侧施加应力时，粘贴有可去除胶带23的半导体晶片20维持其弯曲状态，即半导体晶片20弯曲成朝正面侧凸出。
在粘贴步骤中，在将可去除胶带23粘贴至半导体晶片20时，将半导体晶片20加热至40℃以上60℃以下也是有效的。由于加热，在可去除胶带23被加热至40℃以上60℃以下的温度的状态下，可去除胶带23被粘贴至半导体晶片20的背面。通过将经加热的可去除胶带23粘贴至半导体晶片20的背面，在可去除胶带23热收缩的方向上向半导体晶片20的背面侧施加应力。当在可去除胶带23的热收缩方向上向半导体晶片20的背面侧施加应力时，其背面上粘贴有可去除胶带23的半导体晶片20维持其弯曲状态，即半导体晶片20弯曲成朝正面侧凸出。
在粘贴步骤中，如专利文献11中所述地，在真空腔室内将可去除胶带23粘贴至半导体晶片20是有效的。通过在真空腔室内将可去除胶带23粘贴至半导体晶片20，可去除胶带23在不产生任何空隙的情况下粘贴至半导体晶片20的背面。由于在可去除胶带23与半导体晶片20之间的边界中没有产生任何空隙，因此可防止镀覆液进入半导体晶片20和可去除胶带23之间的界面。
优选可去除胶带23的刚性低于半导体晶片20的刚性。优选地，可去除胶带23的厚度为5μm以上500μm以下。更优选地，可去除胶带23的厚度为40μm以上80μm以下。如果可去除胶带23的厚度为40μm以上80μm以下，则将半导体晶片20维持于弯曲成朝正面侧凸出的状态将更为容易。
优选可去除胶带23耐受无电极镀覆液。可去除胶带23包含聚酰亚胺膜(PI)、聚苯硫醚(PPS)、聚对苯二甲酸乙二醇酯(PET)及芳族聚酰胺(aramid：PA)中的任一个作为主成分是有效的。
可去除胶带23在与半导体晶片20的背面相接触的表面上包括粘合层是有效的。粘合层由于热或者紫外线固化且粘附力下降是有效的。粘合层包含以丙烯酸酸酯(CH2＝CHCOOR)为主要原料的聚合物作为主要成分是有效的。粘合层由于热或者紫外线而从粘合层产生蒸汽且粘附力下降是有效的。
下面将详细描述镀覆步骤。
在镀覆步骤中，半导体晶片20在背面粘贴有可去除胶带23的情况下浸浴在无电极镀浴中。如上所述，通过在半导体晶片20上将例如由Ni构成的第一镀层24和由Au构成的第二镀层25按该顺序层叠(参照图10)，形成镀膜26。第一镀层24及第二镀层25的膜厚分别为5μm和0.03μm是有效的。
优选地，第一镀层24通过在保持在75℃以上85℃以下的无电极镀浴中进行镀覆处理而形成。优选地，第二镀层25通过在保持在70℃以上80℃以下的无电极镀浴中进行镀覆处理而形成。通过在如上所述的各个温度范围内形成第一镀层24及第二镀层25，可提高镀层的析出速度。可以防止无电极镀覆液自然分解。
第一镀层24是由Ni和P构成的合金层(无电极Ni-P镀层)是有效的。优选第一镀层24中P的浓度为2wt％以上8wt％以下。其中的P浓度在上述范围内的第一镀层24在一般室温下向半导体晶片20施加拉伸应力。换言之，第一镀层24施加使半导体晶片20朝正面侧凹下变形的拉伸应力。换言之，第一镀层24施加拉伸应力，该拉伸应力使弯曲成朝正面侧凸出的半导体晶片20变为平坦。因此，在将可去除胶带23从半导体晶片20剥离后，减少半导体晶片20的翘曲(例如参照非专利文献1的第36页)。
通过使第一镀层24的膜厚适当增减，可以间接地控制半导体晶片20的翘曲长度。将包括第一镀层24的镀膜26的厚度设置为3μm以上6μm以下是有效的。具体而言，包括无电极Ni-P第一镀层24的镀膜26、即无电极Ni-P/Au镀膜，对于将弯曲成朝正面侧凸出的半导体晶片20平坦化是最为有效的。
如上所述，根据本发明的第一实施例，在粘贴步骤中，整个背面电极4用可去除胶带23覆盖。在进行粘贴步骤之前，通过进行等离子体处理步骤，可使背面电极4与可去除胶带23之间的粘附力提高。所以，可由可去除胶带23可靠地保护背面电极4。通过用可去除胶带23保护背面电极4，镀覆液决不会进入背面电极4与可去除胶带23之间。因此，可以防止在背面电极4表面产生外观异常41。由于可以防止在背面电极4表面产生外观异常41，所以可以防止背面电极4向焊料的湿润性变差。由于背面电极4向焊料的湿润性没有变差，因此在安装通过切割半导体晶片20而制造的半导体芯片1时，可以防止在背面电极4与焊料层14之间的边界中产生空隙。由于用焊料将半导体芯片1与金属板8不产生任何空隙地彼此焊接，因此可以提高半导体装置的可靠性。
如上所述，依次进行粘贴步骤及镀覆步骤，并且通过切割大致平坦的半导体晶片20来制造半导体芯片1。因此，可以减少半导体芯片1的翘曲。因为减少了半导体芯片1的翘曲，所以半导体芯片1可准确地吸附在工作台的适当位置以测量半导体芯片1的电特性。因此，可靠地测量半导体芯片1的电特性。
由于减少了半导体芯片1的翘曲，因此在安装半导体芯片1时，可以防止在焊料层11、12、14中产生因半导体芯片1的翘曲导致的空隙。因此，可防止出现焊料层11、12和14中的空隙所导致的半导体芯片1与正确位置的安装位置偏离，并且防止产生短路故障。因此，可制造无缺陷产品成品率较高的半导体装置。
由于可防止在焊料层11、12和14中产生空隙，因此可防止半导体装置的寿命缩短。所以，可以提高半导体装置的可靠性。
由于减少了半导体芯片1的翘曲，因此在安装半导体芯片1时，可防止焊料层11、12和14的全部或者一部分变得比预定厚度薄。因此，可以防止半导体芯片1偏离正确安装位置，并且防止产生短路故障。因此，可制造无缺陷产品成品率较高的半导体装置。
由于可以防止焊料层11、12和14的全部或者一部分薄于预定的厚度，因此可以防止半导体装置的寿命缩短。所以，可以提高半导体装置的可靠性。
(第二实施例)
将可去除胶带23粘贴至半导体晶片20的背面以有意使半导体晶片20弯曲成朝正面侧凸出也是有效的。
根据第二实施例，在粘贴步骤中粘贴可去除胶带23，以使得与半导体晶片20在形成背面电极的步骤中的弯曲状态相比，半导体晶片20弯曲成更朝正面侧凸出。例如，以与根据第一实施例相同的方式加热可去除胶带23，或者向可去除胶带23施加拉伸应力是有效的。
根据第二实施例，如上所述在使半导体晶片20弯曲成朝正面侧进一步凸出后进行镀覆步骤。如果以与根据第一实施例相同的方式保持仅由背面电极4造成的弯曲状态，则有时半导体晶片20的正面侧上产生的拉伸应力将大于在半导体晶片20的背面侧上产生的拉伸应力。但是，通过根据第二实施例的技术，有可能使在半导体晶片20的正面侧及背面侧上产生的拉伸应力彼此平衡。所以，以与根据第一实施例相同的方式，使半导体晶片20处于根据第二实施例的大致平坦状态。根据第二实施例的其它步骤及条件与根据第一实施例的相同。
如果在形成背面电极的步骤后半导体晶片20不弯曲成朝正面侧凸出，则在粘贴步骤中，毫无问题地可有意使半导体晶片20弯曲成朝正面侧凸出。换言之，如果在形成背面电极的步骤后半导体晶片20平坦、或者向正面侧凹下弯曲，则在粘贴步骤中，通过有意使半导体晶片20弯曲成朝正面侧凸出，可以得到同样的效果。
如上所述，通过根据第二实施例的技术，可得到与通过根据第一实施例的技术所获得的效果相似的效果。
(第三实施例)
图16是描述根据本发明的第三实施例的等离子体处理装置的示意图。
如图16所示，等离子体处理装置30包括电容耦合型(CCP)等离子体产生机构，该等离子体产生机构由其间放置半导体晶片20的一对扁平电极31和32构成。电极31与接地连接。电极32与高频电源33连接。该对电极31和电极32像电容器一样发挥作用。在电极31与电极32之间是支承多个半导体晶片20的石英舟34。
石英舟34包括支承电极31侧上的半导体晶片20边缘的4个杆状支承部、以及连接至支承部的端部的例如板状连接部(未示出)。各支承部放置成与电极31和32的表面平行。各支承部包括宽至能保持半导体晶片20的边缘部分的凹槽。半导体晶片20与石英舟34垂直地得到支承，且电极31侧上的其四个边缘部分置于各支承部的凹槽中。换言之，半导体晶片20被放置在石英舟34上，以使得半导体晶片20的正面与电极31垂直。
石英舟34被成形为其除支承半导体晶片20的部分(支承部和连接部)外的部分打开作为原料气体的通气口。由于以上所述的构造，原料气体平行于各半导体晶片20之间的半导体晶片20表面流动。由于半导体晶片20的正面和背面同时暴露于原料气体，因此有可能用等离子体对半导体晶片20的正面和背面同时进行处理。等离子体处理装置30可以是能同时汇集处理多个半导体晶片20的批量处理(batch)式处理装置。如上所述的等离子体处理装置30在结合第一至第三实施例所述的等离子体处理步骤中使用。
在等离子体处理步骤中，也可使用采用氧气(O2)作为原料气体的等离子体。或者，也可使用采用四氟化甲烷(CF4)和氧气(O2)作为原料气体的等离子体。使用如上所述的那些等离子体使得提高去除附着在半导体晶片的正面和背面的有机物的能力成为可能。在等离子体处理步骤中，将高频电源33的高频功率设置为900W(13.56MHz)是有效的。将导入至等离子体处理装置30内的氧的流量设置为80sccm是有效的。将等离子体处理装置30内部的压强设置为18Pa是有效的。
通过使用如上所述的等离子体处理装置30，可以避免如下所述的问题。
在镀覆步骤之前的预处理中，在含有pH1以下的强酸性的预处理液和pH12以上的强碱性的预处理液中浸渍半导体晶片20。在镀覆步骤中，在例如70℃以上85℃以下的比较高温的镀覆液中浸渍半导体晶片20。可去除胶带23(参照图9、12等)用来保护半导体晶片20不受预处理液或镀覆液的影响。
但是，可去除胶带23粘贴至作为背面电极4的最外层的Au电极层的粘附力，与其粘贴至硅(Si)或Al、不锈钢(SUS)等的粘附力相比较低。因此，难以确保背面电极4与可去除胶带23的粘性。
如果背面电极4表面上存在有机沉积物，则背面电极4与可去除胶带23之间的粘性将进一步下降。通过如上所述进行等离子体处理步骤，有可能去除附着在背面电极4表面的有机沉积物。因此，以与根据第一实施例同样的方式，可提高背面电极4和可去除胶带23之间的粘性。
如果采用筒式的感应耦合型等离子体处理装置，将获得类似的效果。其它步骤及条件与根据第一实施例的相同。
如上所述，通过根据第三实施例的技术，可得到与通过根据第一实施例的技术所获得的效果相似的效果。
(实例1)
图17是描述其大小为12毫米见方的半导体芯片的翘曲长度的曲线图。
首先，制备晶片尺寸为6英寸的半导体晶片。该半导体晶片包括在其上形成的背面电极。该半导体晶片的翘曲为2至5mm。
然后，根据第一实施例，依次进行粘贴步骤和镀覆步骤(参照图12、13)。换言之，通过粘贴步骤，将可去除胶带粘贴至半导体晶片的背面。
然后，通过切割半导体晶片20来制造半导体芯片1(以下称为“实例1”)。
为了进行比较，将支承基板粘贴至半导体晶片的背面并进行镀覆处理(参照图20和21)。然后，通过切割半导体晶片来制造半导体芯片1(以下称为“常规示例”)。制造半导体芯片的其它条件与制造实例1的半导体芯片的条件一样。
然后，测量实例1和常规示例中的翘曲tC(参照图23)。
如图17所示，根据实例1的半导体芯片的翘曲长度为4μm左右。虽然未示出，但在切割前，根据实例1的半导体晶片20为大致平坦。估计实例1的翘曲减小，因为通过进行根据第一实施例的粘贴步骤和镀覆步骤可避免半导体晶片20的翘曲。因此，发现通过采用根据本发明第一实施例的制造方法，可减少半导体芯片的翘曲。
另一方面，根据常规示例的半导体芯片的翘曲长度为29μm左右。因此，显而易见，通过常规制造方法制造的半导体芯片的翘曲长度大于半导体晶片的翘曲长度。
通过本发明人进行的研究，已经发现在诸如运送检查、或者筛选缺陷芯片中的评估(测量)半导体芯片的电特性时引起的问题可通过将半导体芯片的翘曲长度抑制在5至10μm来防止发生。因此，通过采用根据本发明的制造方法，可避免评估半导体芯片的电特性时产生的问题。
还发现，安装半导体芯片时产生的问题可通过也在安装半导体芯片的在背后中将半导体芯片的翘曲长度抑制在5至10μm来避免。因此，通过采用根据本发明的制造方法，可避免安装半导体芯片时产生的问题。
(实例2)
图18是描述背面电极表面上的碳量的曲线图。
在图18中，通过X射线光电子能谱分析(下文中称为ESCA)，测量背面电极上的碳(C)含量。首先，根据第一实施例制备其上形成有背面电极的半导体晶片(下文中称为“实例2的半导体晶片”)。在实例2的半导体晶片上，测量等离子体处理步骤前的碳量和等离子体处理步骤后的碳量。
如图18中所述，等离子体处理前的碳量是65at％。等离子体处理后的碳量是36at％。因此，可发现通过进行等离子体处理步骤，可减少附着在背面电极表面的沉积物。在此，at％意味着“原子百分比”，表示100个原子中所包含的碳原子的数量。
尽管结合IGBT描述了本发明，但本发明也适用于包括正面电极和背面电极的半导体器件，诸如MOSFET(金属氧化物半导体场效应晶体管)、FWD(续流二极管)等。
等离子体处理步骤不仅可施加至产生了上述翘曲的半导体晶片，而且可施加至包括要进行镀覆处理的表面和要粘贴带的表面的半导体晶片。在这种情况下，以与根据上述实施例一样的方式，在进行镀覆步骤和粘贴步骤之前，用等离子体对要进行镀覆步骤的表面和要粘贴带的表面进行处理。可同时用等离子体对要进行镀覆步骤的表面和要粘贴带的表面进行处理。
工业实用性
如上所述，根据本发明的制造方法对于制造器件厚度较薄的半导体芯片是有用的。具体而言，根据本发明的制造方法适于制造诸如通用逆变器、AC伺服器、不间断电源(UPS)、开关电源和混合动力车的升压DC-DC转换器中使用的IGBT等半导体装置。

Claims (36)

1.一种用于制造半导体装置的方法，所述方法包括以下步骤：
在半导体晶片的背面形成背面电极；
将膜或者带粘贴至因形成有背面电极而处于弯曲状态的所述半导体晶片的背面，以维持所述半导体晶片的弯曲状态；以及
在处于弯曲状态下的所述半导体晶片的正面镀覆镀膜，所述镀膜用作正面电极，镀覆步骤在粘贴步骤之后进行。
2.一种用于制造半导体装置的方法，所述方法包括以下步骤：
在半导体晶片的背面形成背面电极；
将膜或者带粘贴至所述半导体晶片的背面以使所述半导体晶片形成弯曲状态，其中所述半导体晶片被弯曲成朝所述半导体晶片的正面侧凸出，粘贴步骤在形成步骤之后进行；以及
在处于弯曲状态下的所述半导体晶片的正面镀覆镀膜，所述镀膜用作正面电极。
3.一种用于制造半导体装置的方法，所述方法包括以下步骤：
将膜或者带粘贴至处于弯曲状态的半导体晶片的背面，其中由于在所述半导体晶片的背面上形成有背面电极，所述半导体晶片被弯曲成朝所述半导体晶片的正面侧凸出，以维持所述半导体晶片的弯曲状态；以及
在处于弯曲状态的所述半导体晶片的正面镀覆镀膜，所述镀膜用作正面电极，镀覆步骤在粘贴步骤之后进行。
4.根据权利要求1至3中的任一项所述的方法，所述方法还包括以下步骤：
将所述半导体晶片切割成多个半导体芯片，切割步骤在镀覆步骤之后进行。
5.根据权利要求1至4中的任一项所述的方法，所述方法还包括以下步骤：
从所述半导体晶片剥离所述带或者所述膜，剥离步骤在镀覆步骤之后、切割步骤之前进行。
6.根据权利要求1至5中的任一项所述的方法，所述方法还包括以下步骤：
将金属体接合在通过切割步骤切割出的所述半导体芯片的正面侧和背面侧，所述金属体用作散热器，所述金属体分别与所述正面电极和所述背面电极电连接；以及
至少将整个半导体芯片密封。
7.根据权利要求1至6中的任一项所述的方法，其特征在于，在粘贴步骤所述半导体晶片的正面被吸附到工作台，以使所述半导体晶片平坦化，并且所述膜或者所述带被粘贴到所述平坦化后的半导体晶片的所述背面。
8.根据权利要求1至7中的任一项所述的方法，其特征在于，贴附所述膜或者所述带，以使所述膜或者所述带至少覆盖所述半导体晶片上的所述背面电极。
9.根据权利要求1至8中的任一项所述的方法，其特征在于，贴附所述膜或者所述带，以使所述膜或者所述带覆盖所述半导体晶片上的整个所述背面电极。
10.根据权利要求1至9中的任一项所述的方法，其特征在于，贴附所述膜或者所述带，以使所述膜或者所述带从所述半导体晶片的背面边缘向外延伸。
11.根据权利要求10所述的方法，其特征在于，所述膜或者所述带从所述半导体晶片的背面边缘向外延伸1mm以下。
12.根据权利要求1至11中的任一项所述的方法，其特征在于，所述膜或者所述带在粘贴步骤粘贴成在所述膜或者所述带被向外拉时有应力作用在所述膜或者所述带上的状态。
13.根据权利要求1至12中的任一项所述的方法，其特征在于，所述膜或者所述带在粘贴步骤被加热至40℃以上且60℃以下。
14.根据权利要求1至13中的任一项所述的方法，其特征在于，所述膜或者所述带的刚性低于所述半导体晶片的刚性。
15.根据权利要求1至14中的任一项所述的方法，其特征在于，所述膜或者所述带的厚度为40μm以上且80μm以下。
16.根据权利要求1至15中的任一项所述的方法，其特征在于，所述膜或者所述带包含选自以下组的一种聚合物作为主要成分之一：聚酰亚胺、聚苯硫醚、聚对苯二甲酸乙二酯和芳香族聚酰胺。
17.根据权利要求1至15中的任一项所述的方法，其特征在于，在粘贴步骤使用展现出会因热量或者紫外线而降低的粘附力的所述膜或者所述带。
18.根据权利要求17所述的方法，其特征在于，所述膜或者所述带包括粘附层，所述粘附层被贴附成使所述粘附层与所述半导体晶片的背面接触，以及所述粘附层被热量或者紫外线硬化，以使得其粘附力降低。
19.根据权利要求17所述的方法，其特征在于，所述膜或者所述带包括粘附层，所述粘附层被贴附成使所述粘附层与所述半导体晶片的背面接触，以及所述粘附层包括主要由丙烯酸酯制成的聚合物作为主要成分。
20.根据权利要求17所述的方法，其特征在于，所述膜或者所述带包括粘附层，所述粘附层被贴附成使所述粘附层与所述半导体晶片的背面接触，以及所述粘附层通过热量或者紫外线而其产生蒸汽，使得所述粘附力降低。
21.根据权利要求1至20中的任一项所述的方法，其特征在于，所述背面电极包括层叠膜，所述层叠膜包括层叠为所述层叠膜的最外层的金电极层。
22.根据权利要求1至21中的任一项所述的方法，其特征在于，所述镀膜由无电极镀覆方法形成。
23.根据权利要求1至22中的任一项所述的方法，其特征在于，所述镀膜包括层叠膜，所述层叠膜包括由镍制成的第一镀层和在第一镀层上的第二镀层，第二镀层由金制成。
24.根据权利要求23所述的方法，其特征在于，所述第一镀层在保持在75℃以上且85℃以下的无电极镀浴中镀覆。
25.根据权利要求23或24所述的方法，其特征在于，所述第二镀层在保持在70℃以上且80℃以下的无电极镀浴中镀覆。
26.根据权利要求23至25中的任一项所述的方法，其特征在于，所述第一镀层包括由镍和磷制成的合金，且所述第一镀层的磷浓度为2wt％以上且8wt％以下。
27.根据权利要求23至26中的任一项所述的方法，其特征在于，所述镀膜的厚度为3μm以上且6μm以下。
28.根据权利要求1至27中的任一项所述的方法，其特征在于，所述方法还包括在所述半导体晶片的背面上形成所述背面电极之前，在所述半导体晶片的正面上形成包含铝作为主要成分的电极的步骤；以及在镀覆步骤中包含铝作为其主要成分的所述镀膜在所述电极上形成。
29.根据权利要求1至28中的任一项所述的方法，其特征在于，所述方法还包括在所述半导体晶片的背面上形成所述背面电极之前，从所述背面侧使所述半导体晶片减薄的步骤；以及所述背面电极在所述减薄后的半导体晶片的背面上形成。
30.根据权利要求29所述的方法，其特征在于，所述半导体晶片在减薄步骤中厚度减薄至80μm以上且140μm以下。
31.根据权利要求1至30中的任一项所述的方法，所述方法还包括以下步骤：等离子体处理，用等离子体对所述半导体晶片的背面进行处理，以去除粘贴在所述半导体晶片的背面的沉积物，等离子体处理步骤在形成所述背面电极的步骤之后、粘贴步骤之前进行。
32.根据权利要求31所述的方法，其特征在于，所述半导体晶片的所述正面和所述背面在等离子体处理步骤中同时用等离子体处理，以同时去除粘贴至所述半导体晶片的所述正面和所述背面的沉积物。
33.根据权利要求31或32所述的方法，其特征在于，在等离子体处理步骤中氧被用作原材料。
34.根据权利要求31至33中的任一项所述的方法，其特征在于，在等离子体处理步骤中使用电容耦合的等离子体产生机构。
35.根据权利要求31至34中的任一项所述的方法，其特征在于，在等离子体处理步骤中使用将多个所述半导体晶片一起处理的批量式等离子体处理装置。
36.根据权利要求35所述的方法，其特征在于，在等离子体处理步骤中使用对所述半导体晶片的所述正面和所述背面同时进行处理的等离子体处理装置。
CN201110100061.1A 2010-04-14 2011-04-13 半导体装置的制造方法 Active CN102222623B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010093260A JP5545000B2 (ja) 2010-04-14 2010-04-14 半導体装置の製造方法
JP2010-093260 2010-04-14

Publications (2)

Publication Number Publication Date
CN102222623A true CN102222623A (zh) 2011-10-19
CN102222623B CN102222623B (zh) 2015-12-02

Family

ID=44779138

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110100061.1A Active CN102222623B (zh) 2010-04-14 2011-04-13 半导体装置的制造方法

Country Status (3)

Country Link
US (1) US8492256B2 (zh)
JP (1) JP5545000B2 (zh)
CN (1) CN102222623B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103871838A (zh) * 2012-12-18 2014-06-18 上海华虹宏力半导体制造有限公司 功率器件的制造方法
CN104425580A (zh) * 2013-09-09 2015-03-18 株式会社东芝 功率用半导体装置及其制造方法
CN107017334A (zh) * 2015-09-29 2017-08-04 精工爱普生株式会社 压电驱动装置及其制造方法、马达、机器人以及泵
CN108475647A (zh) * 2016-01-19 2018-08-31 三菱电机株式会社 电力用半导体装置以及制造电力用半导体装置的方法
CN110024213A (zh) * 2016-11-25 2019-07-16 古河电气工业株式会社 传输线路
CN112802734A (zh) * 2020-12-30 2021-05-14 长春长光圆辰微电子技术有限公司 硅片单侧膜淀积的方法

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5733150B2 (ja) * 2011-10-13 2015-06-10 株式会社デンソー 半導体装置の製造方法
DE112012007149B4 (de) * 2012-11-20 2020-07-09 Denso Corporation Halbleitervorrichtung
WO2014181688A1 (ja) * 2013-05-10 2014-11-13 富士電機株式会社 半導体装置
JP6094392B2 (ja) * 2013-06-11 2017-03-15 株式会社デンソー 半導体装置
WO2015034118A1 (ko) * 2013-09-09 2015-03-12 Yoo Bong Young 실리콘 기판의 표면 박리 방법
CN105103272B (zh) * 2013-09-27 2018-10-09 富士电机株式会社 半导体装置的制造方法
JP2015156479A (ja) * 2014-01-20 2015-08-27 住友電気工業株式会社 Ｉｉｉ族窒化物半導体デバイス
JP2016031953A (ja) 2014-07-25 2016-03-07 株式会社タムラ製作所 半導体素子及びその製造方法、半導体基板、並びに結晶積層構造体
CN104576347B (zh) * 2014-08-18 2017-08-08 上海华虹宏力半导体制造有限公司 Igbt背面金属化的改善方法
DE102015204698B4 (de) * 2015-03-16 2023-07-20 Disco Corporation Verfahren zum Teilen eines Wafers
DE102015104570B4 (de) * 2015-03-26 2019-07-11 Infineon Technologies Ag Leistungs-chip und chipanordnung
JP2017059636A (ja) 2015-09-15 2017-03-23 三菱電機株式会社 半導体装置の製造方法
DE102016109349A1 (de) * 2016-05-20 2017-11-23 Infineon Technologies Ag Chipgehäuse, verfahren zum bilden eines chipgehäuses und verfahren zum bilden eines elektrischen kontakts
JP2016197737A (ja) * 2016-06-29 2016-11-24 株式会社タムラ製作所 半導体素子及びその製造方法、並びに結晶積層構造体
CN107785257A (zh) * 2016-08-24 2018-03-09 比亚迪股份有限公司 Igbt器件背面工艺方法及igbt器件
JP6624298B2 (ja) 2016-09-09 2019-12-25 富士電機株式会社 半導体装置製造方法
US10937657B2 (en) * 2016-10-28 2021-03-02 Mitsubishi Electric Corporation Semiconductor device including a reactant metal layer disposed between an aluminum alloy film and a catalyst metal film and method for manufacturing thereof
JP6897141B2 (ja) * 2017-02-15 2021-06-30 株式会社デンソー 半導体装置とその製造方法
JP6834815B2 (ja) * 2017-07-06 2021-02-24 株式会社デンソー 半導体モジュール
US10804217B2 (en) 2018-08-10 2020-10-13 STATS ChipPAC Pte. Ltd. EMI shielding for flip chip package with exposed die backside
US11355452B2 (en) * 2018-08-10 2022-06-07 STATS ChipPAC Pte. Ltd. EMI shielding for flip chip package with exposed die backside
WO2020103147A1 (zh) * 2018-11-23 2020-05-28 北京比特大陆科技有限公司 芯片散热结构、芯片结构、电路板和超算设备
FR3092698B1 (fr) * 2019-02-11 2021-05-07 St Microelectronics Tours Sas Assemblage comportant un composant vertical de puissance monté sur une plaque métallique de connexion
WO2021225124A1 (ja) * 2020-05-08 2021-11-11 ローム株式会社 半導体装置、半導体パッケージ、および、それらの製造方法
JP7414130B2 (ja) * 2020-05-13 2024-01-16 三菱電機株式会社 半導体素子

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4830984A (en) * 1987-08-19 1989-05-16 Texas Instruments Incorporated Method for heteroepitaxial growth using tensioning layer on rear substrate surface
US20040104491A1 (en) * 2002-02-25 2004-06-03 Connell Michael E. Wafer back side coating to balance stress from passivation layer on front of wafer and be used as a die attach adhesive
US20040241946A1 (en) * 2003-03-24 2004-12-02 Won-Jin Kim Methods of fabricating a semiconductor substrate for reducing wafer warpage
JP2005353960A (ja) * 2004-06-14 2005-12-22 Shinko Electric Ind Co Ltd 無電解めっき方法
CN101009221A (zh) * 2006-01-23 2007-08-01 三菱电机株式会社 半导体装置的制造方法
JP2009054965A (ja) * 2007-08-29 2009-03-12 Renesas Technology Corp 半導体装置の製造方法
US20100013008A1 (en) * 2008-03-12 2010-01-21 Sanyo Electric Co., Ltd. Semiconductor device and method of manufacturing the same

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3607143B2 (ja) 1999-11-19 2005-01-05 株式会社タカトリ 半導体ウエハへの保護テープ貼り付け方法及び装置
JP3601432B2 (ja) 2000-10-04 2004-12-15 株式会社デンソー 半導体装置
US6703707B1 (en) 1999-11-24 2004-03-09 Denso Corporation Semiconductor device having radiation structure
US7145254B2 (en) 2001-07-26 2006-12-05 Denso Corporation Transfer-molded power device and method for manufacturing transfer-molded power device
JP2003110064A (ja) 2001-07-26 2003-04-11 Denso Corp 半導体装置
AU2003289959A1 (en) 2002-12-04 2004-06-23 Suss Mircro Tec Lithography Gmbh Method and device for pre-treating surfaces of substrates to be bonded
JP2004241443A (ja) 2003-02-03 2004-08-26 Sanyo Electric Co Ltd 半導体装置の製造方法
JP4049035B2 (ja) 2003-06-27 2008-02-20 株式会社デンソー 半導体装置の製造方法
JP4344560B2 (ja) 2003-07-30 2009-10-14 富士電機ホールディングス株式会社 半導体チップおよびこれを用いた半導体装置
JP3829860B2 (ja) * 2004-01-30 2006-10-04 株式会社デンソー 半導体チップの製造方法
JP3823974B2 (ja) 2004-02-13 2006-09-20 株式会社デンソー 半導体装置の製造方法
JP2006156567A (ja) 2004-11-26 2006-06-15 Sharp Corp 表面保護テープおよび半導体装置の製造方法
US7897452B2 (en) 2005-06-20 2011-03-01 Fuji Electric Systems Co., Ltd. Method of producing a semiconductor device with an aluminum or aluminum alloy rear electrode
JP2007036211A (ja) 2005-06-20 2007-02-08 Fuji Electric Device Technology Co Ltd 半導体素子の製造方法
JP4333650B2 (ja) 2005-07-19 2009-09-16 トヨタ自動車株式会社 半導体装置の製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4830984A (en) * 1987-08-19 1989-05-16 Texas Instruments Incorporated Method for heteroepitaxial growth using tensioning layer on rear substrate surface
US20040104491A1 (en) * 2002-02-25 2004-06-03 Connell Michael E. Wafer back side coating to balance stress from passivation layer on front of wafer and be used as a die attach adhesive
US20040241946A1 (en) * 2003-03-24 2004-12-02 Won-Jin Kim Methods of fabricating a semiconductor substrate for reducing wafer warpage
JP2005353960A (ja) * 2004-06-14 2005-12-22 Shinko Electric Ind Co Ltd 無電解めっき方法
CN101009221A (zh) * 2006-01-23 2007-08-01 三菱电机株式会社 半导体装置的制造方法
JP2009054965A (ja) * 2007-08-29 2009-03-12 Renesas Technology Corp 半導体装置の製造方法
US20100013008A1 (en) * 2008-03-12 2010-01-21 Sanyo Electric Co., Ltd. Semiconductor device and method of manufacturing the same

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103871838A (zh) * 2012-12-18 2014-06-18 上海华虹宏力半导体制造有限公司 功率器件的制造方法
CN103871838B (zh) * 2012-12-18 2016-12-28 上海华虹宏力半导体制造有限公司 功率器件的制造方法
CN104425580A (zh) * 2013-09-09 2015-03-18 株式会社东芝 功率用半导体装置及其制造方法
CN107017334A (zh) * 2015-09-29 2017-08-04 精工爱普生株式会社 压电驱动装置及其制造方法、马达、机器人以及泵
CN108475647A (zh) * 2016-01-19 2018-08-31 三菱电机株式会社 电力用半导体装置以及制造电力用半导体装置的方法
CN110024213A (zh) * 2016-11-25 2019-07-16 古河电气工业株式会社 传输线路
US11575190B2 (en) 2016-11-25 2023-02-07 Furukawa Electric Co., Ltd. Transmission path for transmitting high-frequency signals greater than 14ghz, where the transmission path includes a nickel-phosphorous layer with phosphorous concentrations between 0 mass% to 8 mass%
CN112802734A (zh) * 2020-12-30 2021-05-14 长春长光圆辰微电子技术有限公司 硅片单侧膜淀积的方法

Also Published As

Publication number Publication date
CN102222623B (zh) 2015-12-02
US8492256B2 (en) 2013-07-23
JP2011222898A (ja) 2011-11-04
JP5545000B2 (ja) 2014-07-09
US20110256668A1 (en) 2011-10-20

Similar Documents

Publication Publication Date Title
CN102222623B (zh) 半导体装置的制造方法
US9666437B2 (en) Method for manufacturing semiconductor device
CN110010582B (zh) 半导体装置及其制造方法
CN103794487B (zh) 半导体器件制造方法
US20100197127A1 (en) Method of manufacturing a semiconductor device
CN103493608A (zh) 具有多层的导电箔及形成该导电箔的方法
US8368205B2 (en) Metallic thermal joint for high power density chips
CN1019250B (zh) 制造电子器件的方法
US20140027418A1 (en) Method and device for electrically contacting terminal faces of two substrates by laser soldering using a gaseous flux medium
US20060103005A1 (en) Metal-ceramic substrate for electric circuits or modules, method for producing one such substrate and module comprising one such substrate
US10892253B2 (en) Semiconductor device manufacturing method and semiconductor device
US20130134589A1 (en) Chip-package and a method for forming a chip-package
US9589926B2 (en) Method of manufacturing semiconductor device
US7368380B2 (en) Method of manufacturing semiconductor device
CN105895523A (zh) 半导体装置的制造方法
CN103258747B (zh) 一种在金导体薄膜电路上进行铝丝键合的方法
US8455303B2 (en) Semiconductor package with adhesive material pre-printed on the lead frame and chip, and its manufacturing method
CN102110727A (zh) 太阳电池模块,以及太阳电池模块用布线电路板
TW200816407A (en) Window manufacture method of semiconductor package type printed circuit board
US9653424B2 (en) Semiconductor package with adhesive material pre-printed on the lead frame and chip, and its manufacturing method
WO2009142077A1 (ja) 半導体装置の製造方法
US20110068457A1 (en) Semiconductor package with adhesive material pre-printed on the lead frame and chip, and its manufacturing method
JPH08264819A (ja) 半導体装置及び該製造方法
JP6440248B2 (ja) ウェハ及びウェハの製造方法
JP2022017930A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant