CN102198924B - 电子装置 - Google Patents

电子装置 Download PDF

Info

Publication number
CN102198924B
CN102198924B CN2011100907886A CN201110090788A CN102198924B CN 102198924 B CN102198924 B CN 102198924B CN 2011100907886 A CN2011100907886 A CN 2011100907886A CN 201110090788 A CN201110090788 A CN 201110090788A CN 102198924 B CN102198924 B CN 102198924B
Authority
CN
China
Prior art keywords
electronic installation
substrate
cover layer
layer
function element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2011100907886A
Other languages
English (en)
Other versions
CN102198924A (zh
Inventor
佐藤彰
渡边徹
稻叶正吾
森岳志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN102198924A publication Critical patent/CN102198924A/zh
Application granted granted Critical
Publication of CN102198924B publication Critical patent/CN102198924B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00222—Integrating an electronic processing unit with a micromechanical structure
    • B81C1/00246—Monolithic integration, i.e. micromechanical structure and electronic processing unit are integrated on the same substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/01—Microstructural systems or auxiliary parts thereof comprising a micromechanical device connected to control or processing electronics, i.e. Smart-MEMS
    • B81B2207/015—Microstructural systems or auxiliary parts thereof comprising a micromechanical device connected to control or processing electronics, i.e. Smart-MEMS the micromechanical device and the control or processing electronics being integrated on the same substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/07—Interconnects
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0136—Growing or depositing of a covering layer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/07—Integrating an electronic processing unit with a micromechanical structure
    • B81C2203/0707—Monolithic integration, i.e. the electronic processing unit is formed on or in the same substrate as the micromechanical structure
    • B81C2203/0714—Forming the micromechanical structure with a CMOS process
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/07—Integrating an electronic processing unit with a micromechanical structure
    • B81C2203/0707—Monolithic integration, i.e. the electronic processing unit is formed on or in the same substrate as the micromechanical structure
    • B81C2203/0735—Post-CMOS, i.e. forming the micromechanical structure after the CMOS circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Abstract

本发明提供电子装置。通过使配置在基板上的空洞内的功能结构体与电子电路高度一体化，来实现小型化的电子装置，并且可以与电子电路并行地制造配置在基板上的空洞内的功能结构体，由此降低制造成本。本发明的电子装置具有：基板；形成于所述基板上的功能元件；包围壁，其包围所述功能元件，且与所述功能元件相离；第1覆盖层，其形成于所述包围壁和所述功能元件的上方，与所述功能元件相离，且包括多个孔；保护膜，其形成于所述第1覆盖层的上方，且具有位于所述多个孔的上方的第1开口部；以及第2覆盖层，其形成于所述保护膜的所述第1开口部中且所述保护膜的上方。

Description

电子装置
本申请是申请日为2007年11月7日，申请号为200710169247.6，发明名称为“电子装置及其制造方法”的发明专利申请的分案申请。
技术领域
本发明涉及一种电子装置及其制造方法，特别涉及将MEMS（微电气机械系统）等的功能元件配置在形成于基板上的空洞部中的电子装置的结构及其制造方法。
背景技术
一般，已知有将MEMS等的功能元件配置在形成于基板上的空洞部中的电子装置。例如，微型振子、微型传感器、微型致动器等MEMS，需要以能够使微小结构体振动、变形及进行其他动作的状态来配置，所以以可以动作的状态收纳在空洞内（例如，参照下述专利文献1和2）。
但是，关于形成上述空洞的方法，已经知道专利文献1公开的以下方法，在一方基板的表面上形成微小机械元件后，在真空室内通过O型环将一方基板与另一方基板接合，然后向O型环的外侧填充密封剂。
此外，关于其他方法，已经知道专利文献2公开的以下方法，在基板上形成MEMS结构体，在其上形成牺牲层后，形成具有贯通孔的第1密封部件，通过该第1密封部件的贯通孔去除牺牲层，使MEMS结构体的可动部释放（release），最后利用CVD膜等第2密封部件覆盖第1密封部件的贯通孔来封闭。
专利文献1日本特开2005-297180号公报
专利文献2日本特开2005-123561号公报
但是，在前述的将两个基板贴合的方法中，需要密封用的专用基板，所以材料成本增加，并且即使使用普通的半导体制造技术来形成微小机械元件，也需要将基板彼此贴合的特殊工艺，所以使用半导体制造技术的优点被抹杀，存在制造成本增大的问题。
此外，专利文献2提出了使用具有前述贯通孔的第1密封部件和封闭贯通孔的第2封闭部件的方法，但专利文献2基本上只公开了单独制造MEMS结构体的情况的说明，对于将MEMS结构体与电子电路一体化来制造时的结构和制造方法，未做任何提示。通常，提高MEMS结构体与电子电路的结构一体化和在共同步骤中制造MEMS结构体与电子电路是很困难的，需要利用与电子电路的制造工艺不同的其他工艺来制造MEMS结构体，所以既不能降低制造成本，两个工艺也在技术上互相影响，推测只能给MEMS结构体和电子元件的性能带来不良影响。
发明内容
本发明就是为了解决上述问题而提出的，其目的在于，通过使配置在基板上的空洞内的功能结构体与电子电路高度一体化，来实现小型化的电子装置，并且可以与电子电路并行地制造配置在基板上的空洞内的功能结构体，由此降低制造成本。
鉴于上述情况，本发明提供一种电子装置，其具有：基板；构成形成于该基板上的功能元件的功能结构体；和对配置了该功能结构体的空洞部进行划分的覆盖结构，所述电子装置的特征在于，所述覆盖结构包括层间绝缘膜和布线层的层叠结构，所述层叠结构在所述基板上形成为包围所述空洞部的周围，所述覆盖结构中的从上方覆盖所述空洞部的上方覆盖部由配置在所述功能结构体的上方的所述布线层的一部分构成。
根据本发明，对收纳功能结构体的空洞部进行划分的覆盖结构包括层间绝缘膜和布线层的层叠结构，而且从上方覆盖空洞部的上方覆盖部由布线层的一部分构成，由此可以使对收纳功能结构体的空洞部进行划分的覆盖结构与电子电路在结构上高度一体化，并且能够容易使功能结构体的制造工艺与电子电路的制造工艺共同化，所以能够实现电子装置的小型化，并且能够降低制造成本。另外，上方覆盖部由布线层的一部分即导电性材料构成，由此可以降低功能结构体与外部之间的电磁相互作用。
在本发明中，优选所述上方覆盖部包括：具有面对所述空洞部的贯通孔的第1覆盖层；和封闭该第1覆盖层的所述贯通孔的第2覆盖层，所述第1覆盖层由所述布线层的一部分构成。这样，可以通过第1覆盖层的贯通孔去除功能结构体的周围，并释放（release）可动部，然后通过形成封闭贯通孔的第2覆盖层，可以封闭空洞部。
并且，本发明的另一电子装置具有：基板；构成形成于该基板上的功能元件的功能结构体；和对配置了该功能结构体的空洞部进行划分的覆盖结构，所述电子装置的特征在于，所述覆盖结构包括层间绝缘膜和布线层的层叠结构，所述层叠结构在所述基板上形成为包围所述空洞部的周围，在所述覆盖结构中的从周围覆盖所述空洞部的周围覆盖部上设有包围壁，该包围壁由具有包围所述空洞部的平面形状的所述布线层的一部分形成。
根据本发明，对收纳功能结构体的空洞部进行划分的覆盖结构包括层间绝缘膜和布线层的层叠结构，而且在从周围覆盖空洞部的周围覆盖部设有由布线层的一部分形成的包围壁，由此可以使对收纳功能结构体的空洞部进行划分的覆盖结构与电子电路在结构上高度一体化，并且能够容易使功能结构体的制造工艺与电子电路的制造工艺共同化，所以能够实现电子装置的小型化，并且能够降低制造成本。利用布线层的一部分即导电性材料，形成具有包围空洞部的平面形状的包围壁，由此可以降低功能结构体与外部之间的电磁相互作用，并且能够利用包围壁来限定功能结构体在释放工序中的蚀刻范围，所以能够容易实现空洞部的小型化。
在本发明中，优选所述周围覆盖部具有与所述功能结构体为相同层相同材质的、构成为包围所述空洞部的形状的下部包围壁，所述包围壁配置在该下部包围壁的上方。这样，在周围覆盖部中上下地配置下部包围壁和包围壁，由此能够进一步降低上述的电磁相互作用，也更容易实现空洞部的小型化。
在本发明中，优选所述包围壁沿着所述下部包围壁的整周与所述下部包围壁连接。这样，下部包围壁和包围壁在上下方向上一体化，所以能够进一步降低上述的电磁相互作用，也更容易实现空洞部的小型化。
另外，本发明提供一种电子装置的制造方法，该电子装置具有：基板；构成形成于该基板上的功能元件的功能结构体；和对配置了该功能结构体的空洞部进行划分的覆盖结构，所述电子装置的制造方法的特征在于，该制造方法包括：与牺牲层一起形成所述功能结构体的结构体形成工序；在所述功能结构体上形成层间绝缘膜的绝缘膜形成工序；在所述层间绝缘膜上形成布线层，将该布线层的一部分作为覆盖所述功能结构体的上方并具有贯通孔的第1覆盖层的布线形成工序；通过所述第1覆盖层的所述贯通孔，去除所述功能结构体上的所述层间绝缘膜（位于层间绝缘的功能结构体的上方的部分）和所述牺牲层的释放（release）工序；以及形成封闭所述第1覆盖层的所述贯通孔的第2覆盖层的覆盖工序。
并且，本发明提供另一种电子装置的制造方法，该电子装置具有：基板；构成形成于该基板上的功能元件的功能结构体；和对配置了该功能结构体的空洞部进行划分的覆盖结构，所述电子装置的制造方法的特征在于，该制造方法包括：与牺牲层一起形成所述功能结构体的结构体形成工序；在所述功能结构体上形成层间绝缘膜的绝缘膜形成工序；在所述层间绝缘膜上形成布线层，将该布线层的一部分作为具有包围所述功能结构体的平面形状的包围壁的布线形成工序；在所述功能结构体的上方形成具有贯通孔的第1覆盖层的第1覆盖工序；通过所述第1覆盖层的所述贯通孔，去除所述功能结构体上的所述层间绝缘膜（位于层间绝缘的功能结构体的上方的部分）和所述牺牲层，保留所述包围壁的释放工序；以及形成封闭所述第1覆盖层的所述贯通孔的第2覆盖层的第2覆盖工序。
在本发明中，在所述结构体形成工序中，优选同时形成所述功能结构体、和以包围所述功能结构体的形状支撑所述包围壁的下部包围壁。
附图说明
图1是表示实施方式的制造工序的概要工序剖面图。
图2是表示实施方式的制造工序的概要工序剖面图。
图3是表示实施方式的制造工序的概要工序剖面图。
图4是表示实施方式的制造工序的概要工序剖面图。
图5是表示实施方式的制造工序的概要工序剖面图。
图6是表示实施方式的制造工序的概要工序剖面图。
图7是表示实施方式的制造工序的概要工序剖面图。
图8是实施方式的完成状态的概要纵剖面图。
图9是表示实施方式的平面形状的局部俯视图。
图10是表示实施方式中向第1覆盖层的贯通孔堆积第2覆盖层的层叠状况的局部放大剖面图。
图11是表示另一电子装置的结构的纵剖面图。
图12是表示不同电子装置的结构的纵剖面图。
标号说明
1基板；2牺牲层；3功能层；3X MEMS结构体（功能结构体）；3Y下部包围壁；4层间绝缘膜；4a、6a开口部；5布线层；5Y包围壁；6层间绝缘膜；7（布线层）；7Y第1覆盖层；7a贯通孔；8保护膜；9第2覆盖层。
具体实施方式
以下，参照附图具体说明本发明的实施方式。首先，说明本发明涉及的电子装置的制造方法。图1～图8是表示本发明涉及的电子装置的制造方法的概要工序图。
首先，准备由图1所示的半导体基板等构成的基板1。关于基板1，最优选硅基板等半导体基板，但是也可以使用陶瓷基板、玻璃基板、蓝宝石基板、金刚石基板、合成树脂基板等各种基板。在使用半导体基板时，可以在基板1上预先形成预定的半导体集成电路，或者在合适的工序中途形成预定的半导体集成电路（未图示，例如MOS晶体管等）。在本实施方式的制造方法中，使用在基板1的表层部具有合适的杂质区域（未图示）的半导体基板。并且，设定以下制造方法，在该半导体基板上形成合适的布线结构，总体上通过CMOS工艺形成电子装置（半导体集成电路）。
在本实施方式中，在基板1的表面上形成牺牲层2。该牺牲层2例如可以利用氧化硅膜、PSG（掺磷的玻璃）膜等构成，利用CVD法、溅射法等形成。在图示例中，在牺牲层2的合适部位，通过使用利用光刻法等形成的图形掩模进行蚀刻的方法等合适的图形形成处理，形成用于形成后述的MEMS结构体的支撑部的开口2a。
然后，如图2所示，在上述牺牲层2上形成由导电性硅膜（进行了掺杂的多晶硅）等构成的功能层3。该功能层3通过按照上面所述形成的开口2a连接至基板1（例如形成于基板1的未图示的下部电极等）。功能层3通过溅射法或CVD法等形成。并且，通过利用合适的图形形成方法将该功能层3图形化，如图3所示形成功能结构体即MEMS结构体3X。在此，说明MEMS结构体3X构成为单层的情况，但实际上也可以利用两层以上的层叠结构形成。
另外，在图示例中，设有在中央下部具有与牺牲层2的开口2a对应的支撑部的振动板形状的MEMS结构体3X，但省略对置电极等的图示。并且，图示例不是准确地表现实际结构，仅是示意地表示MEMS结构体。作为MEMS结构体，可以形成具有疏齿状、梁状、圆盘状等各种平面图形的可动部。并且，可以形成被用作振子的MEMS结构体、被用作致动器的MEMS结构体、被用作传感器MEMS结构体等构成为具有任意功能的元件的MEMS结构体。
并且，除MEMS结构体3X外，也可以是除MEMS以外的用于构成石英振子、SAW（表面声波）元件、加速度传感器、陀螺仪等各种功能元件的功能结构体。即，本发明的功能元件只要具有可以配置在空洞部中的功能结构体，则可以是任意功能结构体。在此，功能结构体也可以只构成功能元件的一部分。
在本实施方式中，与上述MEMS结构体3X同时形成构成为平面地包围该MEMS结构体3X的下部包围壁（引导环）3Y。下部包围壁3Y形成为与MEMS结构体3X为同层且相同材质，通过将功能层3图形化，可以与MEMS结构体3X同时形成。下部包围壁3Y的平面形状在图示例中为四边形（正方形）状，但只要是包围MEMS结构体3X的闭合形状，则可以是圆形、多边形等任意形状。下部包围壁3Y优选是在去除上述牺牲层2和后述层间绝缘膜的释放工序中实质上不被去除的材料（换言之，释放工序的去除方法是在应该被去除的材料和下部包围壁3Y之间可以进行选择的方法），另外更优选是导电性材料。关于该导电性材料，例如可以列举导电性半导体（被高浓度掺杂的半导体），例如聚硅或金属材料等。
然后，按照图4所示，在MEMS结构体3X和下部包围壁3Y上依次形成由氧化硅（例如TEOS：以正硅酯乙酯（tetraethylorthosilicate）等为原料气体的CVD膜）等绝缘体构成的层间绝缘膜4、由铝等导电体构成的布线层5、由氧化硅等绝缘体构成的层间绝缘膜6。该层叠结构通过与普通的CMOS工艺相同地工艺形成。该层叠结构最终构成用于对收纳MEMS结构体3X的空洞部进行划分的覆盖结构。并且，布线层5的一部分形成为通过用于与上层结构导电连接的通孔6a而露出的状态。另外，层间绝缘膜4、布线层5和层间绝缘膜6这种层叠结构的层叠数量根据需要适当设定。例如，在实际的CMOS工艺中，有时分别通过层间绝缘膜层叠更多的布线层。
在本实施方式的情况下，在层间绝缘膜4上形成露出上述下部包围壁3Y的开口部4a，在该开口部4a内形成布线层5的一部分，由此形成具有包围MEMS结构体3X的平面形状的包围壁（引导环）5Y。虽然图4中没有示出包围壁5Y之外的其他布线层5，但实际上以形成预定的布线图形的方式形成有布线层5，其一部分成为图示的包围壁5Y。但是，优选该包围壁5Y不与其他的布线图形导电连接。在此，包围壁5Y与上述下部包围壁3Y相同，具有圆形、多边形等包围MEMS结构体3X的闭合平面形状。该情况时，上述开口部4a和通过其内部的包围壁5Y的连接部分为包围MEMS结构体3X的闭合形状，由此下部包围壁3Y与包围壁5Y形成为一体的侧壁。
另外，在图示例中，布线层5是单层，但也可以通过未图示的层间绝缘膜来层叠多个布线层5，该情况时，包围壁5Y也是多层。在此，优选多个包围壁5Y通过层间绝缘膜的开口部相连接。尤其是该开口部自身和通过其内部的包围壁的连接部分形成为包围MEMS结构体3X的闭合形状，由此多个包围壁5Y形成为一体的侧壁。
然后，按照图5所示，在层间绝缘膜6上形成由铝等构成的导体层7，通过将该导体层7图形化，可以形成未图示的布线层7，关于该布线层7的一部分，如图6所示形成第1覆盖层7Y。在此，第1覆盖层7Y被配置成为覆盖MEMS结构体3X的上方。并且，在本实施方式中，在第1覆盖层7Y中形成有多个贯通孔7a。在图示例中，贯通孔7a纵横排列，整体上第1覆盖层7Y的一部分形成为网眼状。在将导体层7图形化时同时形成贯通孔7a。因此，制造工艺与不形成第1覆盖层7Y时（即只形成未图示的布线层7的布线图形时）没有任何变化。
在此，第1覆盖层7Y通过上述开口部6a与上述包围壁5Y连接。特别优选上述开口部6a形成为包围MEMS结构体3X的闭合形状，通过上述开口部6a中的第1覆盖层7Y相对包围壁5Y的连接部分也形成为包围MEMS结构体3X的闭合形状。
如上所述，在利用下部包围壁3Y、包围壁5Y和第1覆盖层7Y形成一体的侧壁10Y时，MEMS结构体3X被基板1、侧壁10Y和第1覆盖层7Y从下方、上方和侧方完全包围。
另外，优选向下部包围壁3Y、包围壁5Y和第1覆盖层7Y，或者向使它们成为一体的上述侧壁10Y，分别提供预定的电位，或一体地提供预定的电位（例如接地单位）。由此，可以使MEMS结构体3X与外部电磁屏蔽或一定程度上屏蔽，随着对MEMS结构体3X的屏蔽度的提高，可以降低MEMS结构体3X与外部之间的电磁相互作用。
然后，按照图7所示，通过贯通孔7a去除位于MEMS结构体3X的周围的层间绝缘膜6、层间绝缘膜4和牺牲层2，形成收纳MEMS结构体3X的空洞部S（释放工序）。在此，通过贯通孔7a的层间绝缘膜6、层间绝缘膜4和牺牲层2的去除，可以通过采用氢氟酸（HF）或缓冲氢氟酸（BHF）等的湿式蚀刻、或采用氢氟酸类气体（蒸气）等的干式蚀刻等进行该去除。这种蚀刻方法是各向同性蚀刻，所以即使通过较小的贯通孔7a，也能够容易实现MEMS结构体3X的释放。
上述蚀刻方法对于MEMS结构体3X、下部包围壁3Y、包围壁5Y和第1覆盖层7Y实质上不发挥去除性能，所以即使完全去除位于MEMS结构体3X周围的层间绝缘膜6、层间绝缘膜4和牺牲层2，也可以防止空洞部S向下部包围壁3Y和包围壁5Y的外侧扩散。在此，在释放工序结束时，充分清洗空洞部S。例如，在水洗空洞部S后，使用置换法等彻底去除水分。另外，下部包围壁3Y、包围壁5Y和第1覆盖层7Y的下部构成上述周围覆盖部。
然后，按照图8所示，在层间绝缘膜6、第1覆盖层7Y及与其同时形成的布线层7的其他部分（未图示）上，形成由氧化硅、氮化硅、树脂材料等构成的保护膜8。关于该保护膜8，可以使用氮化硅、绝缘抗蚀剂等表面保护膜（钝化膜）。并且，通过干式蚀刻等在保护膜8上形成开口部8a，使上述第1覆盖层7Y和上述布线层的一部分露出，形成导电连接用的焊盘部。并且，在保护膜8上与开口部8a同时形成开口部8b，通过该开口部8b，使第1覆盖层7Y中的位于MEMS结构体3X上方的部分（形成有贯通孔7a的区域）露出。另外，关于保护膜8的形成及图形化，只要保护膜8是能够承受释放工序的蚀刻的材料，或者只要在保护膜8的表面上形成有抗蚀剂等掩模，则也可以在上述释放工序之前进行保护膜8的形成及图形化。
最后，在第1覆盖层7Y上形成第2覆盖层9，由此封闭贯通孔7a并密封上述空洞部S。该第2覆盖层9优选利用CVD法、溅射法等气相生长法形成。因为这样可以直接在减压状态下将空洞部S密封。关于利用气相生长法形成的第2覆盖层9，例如可以列举氧化硅或氮化硅等绝缘体（CVD法）、或者Al、W、Ti等金属及其他导电性材料（溅射法）等。
另外，在该工序中，在利用金属及其他导电性材料形成第2覆盖层9时，也可以保留在开口部8a上成膜的部分，由此形成连接焊盘。并且，上述的上方覆盖部由第1覆盖层7Y和第2覆盖层9构成。
图9是上述电子装置的局部俯视图。如该图所示，优选设于第1覆盖层7Y的贯通孔7a的大小形成为既可在释放工序中进行蚀刻，又容易被上述第2覆盖层9封闭。例如，圆换算直径为1～10μm，特别是3～5μm左右。并且，基于和上述相同的理由，优选贯通孔7a是近似于圆形或正多边形的形状（在图示例中为正方形）。
另外，优选贯通孔7a形成于从MEMS结构体3X的正上方位置偏移的位置上。在图示例中，构成为贯通孔7a位于相对MEMS结构体3X在平面方向上仅偏移间隔G的位置上。这样，在形成第2覆盖层9时等，可以避免第2覆盖层9等的材料附着在MEMS结构体3X上等不良情况。间隔G因第2覆盖层9等的形成方法而不同，但只要是利用上述的气相生长法形成的，则优选最小为0.5μm左右，现实中为0.5～5.0μm左右。
图10是放大表示第1覆盖层7Y的贯通孔7a的形成部分的局部放大剖面图。贯通孔7a的孔形状是任意的，通过按照图示例那样使贯通孔7a的内表面7b形成为向外侧（图示上侧）倾斜的面，则在第2覆盖层9的成膜时容易封闭贯通孔7a。另外，在图示例中，上述倾斜的内表面7b在第1覆盖层7Y的整个厚度方向上形成，但也可以只形成于该厚度方向的局部范围内。
在本实施方式的电子装置中，具有使层间绝缘膜4、6和布线层5、7的层叠结构包围收纳MEMS结构体3X的空洞部S的覆盖结构，利用该覆盖结构对上述空洞部S进行划分，由上述布线层的一部分构成覆盖在该空洞部S上的第1覆盖层7Y，由此可以提高与需要上述层叠结构的电子电路的一体化程度，可以实现电子装置的小型化，并且抑制制造成本。尤其是覆盖MEMS结构体3X的第1覆盖层7Y利用由布线层的一部分构成的导电性材料构成，从而可以降低与外部的电磁相互作用。该情况时，如果第2覆盖层9也利用导电性材料构成，当然更加适合。
并且，在上述覆盖结构中，利用布线层的一部分来设置构成为具有包围MEMS结构体3X的闭合平面形状的包围壁5Y，由此与上述相同，可以提高与需要上述层叠结构的电子电路的一体化程度，可以实现电子装置的小型化，并且抑制制造成本。尤其通过具有包围壁5Y，可以抑制释放工序时的侧蚀刻的范围，所以容易实现收纳MEMS结构体3X的空洞部S的小型化，并且由于利用由布线层的一部分构成的导电性材料构成的包围壁5Y的存在，可以降低MEMS结构体3X与外部的电磁相互作用。
在上述结构中，一体的侧壁10Y形成为包围MEMS结构体3X，由此可以完全地平面地限定释放工序中的去除范围，所以能够进一步实现空洞部S的小型化。并且，如果该侧壁10Y全部利用导电性材料构成，则基于MEMS结构体3X的导电体的屏蔽度进一步提高，能够进一步降低MEMS结构体3X与外部的电磁相互作用。尤其通过将侧壁10Y和第1覆盖层7Y连接，可以进一步提高MEMS结构体3X的电磁屏蔽效果。
图11表示将上述保护膜8用作第2覆盖层的示例。该情况时，优选第2覆盖层8利用绝缘体构成。这样，通过兼作为保护膜和第2覆盖层，可以削减工艺数（不需要上述第2覆盖层9的成膜及图形化），所以能够进一步降低制造成本。
图12表示利用上述布线层5的一部分构成覆盖MEMS结构体3X的上方并具有贯通孔5a的第3覆盖层5Z的示例。在此，第3覆盖层5Z构成为与第1覆盖层7Y的贯通孔7a平面地重合，而且贯通孔5a与第1覆盖层7Y平面地重合。即，通过贯通孔7a露出的平面区域被第3覆盖层5Z覆盖，通过贯通孔5a露出的平面区域被第1覆盖层7Y覆盖，例如在利用气相生长法成膜第2覆盖层9时，也能够防止第2覆盖层9的材料附着在MEMS结构体3X上。因此，如在图9中说明的那样，不需要进行使MEMS结构体3X的平面范围与贯通孔7a的开口范围平面地偏移的设置。该情况时，上述上方覆盖部由第1覆盖层7Y、第2覆盖层9和第3覆盖层5Z构成。
另外，本发明的电子装置及其制造方法不限于上述图示例，当然可以在不脱离本发明宗旨的范围内进行各种变更。
例如，在上述实施方式中，在半导体基板上实施与CMOS工艺相同的半导体制造工序，形成构成致动器、振子、高频滤波器等作为功能元件的MEMS元件的MEMS结构体3X，但是，本发明不限于具备MEMS元件的装置，也可以适用于具有石英振子、SAW元件、加速度传感器、陀螺仪传感器等MEMS元件之外的各种功能元件的装置。
并且，在上述实施方式中，构成使功能元件与半导体集成电路为一体的半导体装置，但也可以使用半导体基板之外的基板，或者将半导体电路之外的其他电子电路与功能元件连接。

Claims (11)

1.一种电子装置，其具有：
基板；
形成于所述基板上的功能元件；
包围壁，其包围所述功能元件，且与所述功能元件相离；
第1覆盖层，其形成于所述包围壁和所述功能元件的上方，与所述功能元件相离，且包括多个孔；
保护膜，其形成于所述第1覆盖层的上方，且具有位于所述多个孔的上方的第1开口部；以及
第2覆盖层，其形成于所述保护膜的所述第1开口部中且所述保护膜的上方。
2.根据权利要求1所述的电子装置，其中，所述包围壁包括第1导体层和形成于所述第1导体层的上方的第2导体层，
所述第1覆盖层包括第3导体层，
所述第2覆盖层包括第4导体层。
3.根据权利要求2所述的电子装置，其中，所述功能元件的材质与所述第1导体层的材质相同。
4.根据权利要求1所述的电子装置，其中，所述保护膜具有第2开口部，该第2开口部露出所述第1覆盖层的被用作焊盘的部分。
5.根据权利要求1所述的电子装置，其中，所述功能元件包括致动器、振子、高频滤波器、SAW元件、加速度传感器或陀螺仪传感器。
6.根据权利要求1所述的电子装置，其中，所述功能元件包括石英振子。
7.根据权利要求1所述的电子装置，其中，所述基板包括电子电路。
8.根据权利要求1所述的电子装置，其中，该电子装置还包括包围所述包围壁的绝缘层，该绝缘层包括第1绝缘层和形成于所述第1绝缘层的上方的第2绝缘层。
9.根据权利要求1所述的电子装置，其中，所述功能元件是微电气机械系统。
10.根据权利要求1所述的电子装置，其特征在于，所述包围壁的平面形状为多边形或圆形。
11.根据权利要求1所述的电子装置，其中，形成为布线层的一部分的所述包围壁不与其他的布线图形电连接。
CN2011100907886A 2006-11-08 2007-11-07 电子装置 Expired - Fee Related CN102198924B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006302478A JP2008114354A (ja) 2006-11-08 2006-11-08 電子装置及びその製造方法
JP2006-302478 2006-11-08

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN2007101692476A Division CN101177234B (zh) 2006-11-08 2007-11-07 电子装置及其制造方法

Publications (2)

Publication Number Publication Date
CN102198924A CN102198924A (zh) 2011-09-28
CN102198924B true CN102198924B (zh) 2013-10-16

Family

ID=39359021

Family Applications (3)

Application Number Title Priority Date Filing Date
CN201110090840.8A Expired - Fee Related CN102173375B (zh) 2006-11-08 2007-11-07 电子装置
CN2007101692476A Expired - Fee Related CN101177234B (zh) 2006-11-08 2007-11-07 电子装置及其制造方法
CN2011100907886A Expired - Fee Related CN102198924B (zh) 2006-11-08 2007-11-07 电子装置

Family Applications Before (2)

Application Number Title Priority Date Filing Date
CN201110090840.8A Expired - Fee Related CN102173375B (zh) 2006-11-08 2007-11-07 电子装置
CN2007101692476A Expired - Fee Related CN101177234B (zh) 2006-11-08 2007-11-07 电子装置及其制造方法

Country Status (3)

Country Link
US (3) US7709912B2 (zh)
JP (1) JP2008114354A (zh)
CN (3) CN102173375B (zh)

Families Citing this family (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008114354A (ja) * 2006-11-08 2008-05-22 Seiko Epson Corp 電子装置及びその製造方法
US7639104B1 (en) * 2007-03-09 2009-12-29 Silicon Clocks, Inc. Method for temperature compensation in MEMS resonators with isolated regions of distinct material
US7591201B1 (en) * 2007-03-09 2009-09-22 Silicon Clocks, Inc. MEMS structure having a compensated resonating member
US7956517B1 (en) 2007-05-10 2011-06-07 Silicon Laboratories MEMS structure having a stress inverter temperature-compensated resonator member
US8872287B2 (en) 2008-03-27 2014-10-28 United Microelectronics Corp. Integrated structure for MEMS device and semiconductor device and method of fabricating the same
JP2010030020A (ja) * 2008-07-31 2010-02-12 Seiko Epson Corp 電子装置
JP2010030021A (ja) * 2008-07-31 2010-02-12 Seiko Epson Corp 電子装置及びその製造方法
US7944124B1 (en) 2008-08-29 2011-05-17 Silicon Laboratories Inc. MEMS structure having a stress-inducer temperature-compensated resonator member
US8525389B2 (en) 2008-09-02 2013-09-03 United Microelectronics Corp. MEMS device with protection rings
CN101767765B (zh) * 2009-01-06 2013-08-21 原相科技股份有限公司 具有防护环的微机电元件与制作方法
JP5417851B2 (ja) * 2009-01-07 2014-02-19 セイコーエプソン株式会社 Ｍｅｍｓデバイス及びその製造方法
JP2010162629A (ja) * 2009-01-14 2010-07-29 Seiko Epson Corp Ｍｅｍｓデバイスの製造方法
US9018718B2 (en) * 2009-02-24 2015-04-28 Pixart Imaging Incorporation Micro-electro-mechanical-system device with guard ring and method for making same
CN101870443A (zh) * 2009-04-22 2010-10-27 昆山西钛微电子科技有限公司 多层线路导通型晶圆级微机电系统芯片
ES2342872B1 (es) * 2009-05-20 2011-05-30 Baolab Microsystems S.L. Chip que comprende un mems dispuesto en un circuito integrado y procedimiento de fabricacion correspondiente.
CN101993031B (zh) * 2009-08-13 2014-04-09 联华电子股份有限公司 接触垫的保护结构与半导体结构
EP2327658B1 (en) * 2009-11-30 2018-07-04 IMEC vzw Method for manufacturing microelectronic devices and devices according to such method
JP2011189423A (ja) 2010-03-12 2011-09-29 Seiko Epson Corp Ｍｅｍｓ素子および発振器
JP2011210808A (ja) * 2010-03-29 2011-10-20 Casio Computer Co Ltd 半導体構成体及び半導体装置
JP2011218462A (ja) 2010-04-06 2011-11-04 Seiko Epson Corp Ｍｅｍｓ装置
TWI409919B (zh) * 2010-06-04 2013-09-21 Ind Tech Res Inst 真空氣密之有機構裝載體與感測器元件構裝
US9343651B2 (en) 2010-06-04 2016-05-17 Industrial Technology Research Institute Organic packaging carrier
US8685778B2 (en) 2010-06-25 2014-04-01 International Business Machines Corporation Planar cavity MEMS and related structures, methods of manufacture and design structures
JP2012096316A (ja) 2010-11-02 2012-05-24 Seiko Epson Corp 電子装置および電子装置の製造方法
US8616056B2 (en) * 2010-11-05 2013-12-31 Analog Devices, Inc. BAW gyroscope with bottom electrode
JP2012119822A (ja) 2010-11-30 2012-06-21 Seiko Epson Corp 電子装置、電子機器及び電子装置の製造方法
JP5630243B2 (ja) * 2010-11-30 2014-11-26 セイコーエプソン株式会社 電子装置、電子機器及び電子装置の製造方法
EP2492239B1 (en) 2011-02-22 2020-08-26 Sciosense B.V. Integrated circuit with sensor and method of manufacturing such an integrated circuit
US9048809B2 (en) 2012-01-03 2015-06-02 International Business Machines Corporation Method of manufacturing switchable filters
FR2982074A1 (fr) * 2012-04-12 2013-05-03 Commissariat Energie Atomique Dispositif microelectronique comprenant un ou plusieurs conduits metalliques formes par des lignes d'interconnexion de composants
JP2014033335A (ja) * 2012-08-03 2014-02-20 Seiko Epson Corp Ｍｅｍｓ素子、電子機器、およびｍｅｍｓ素子の製造方法
JP2014057125A (ja) * 2012-09-11 2014-03-27 Seiko Epson Corp 電子装置およびその製造方法、並びに発振器
JP2014086447A (ja) * 2012-10-19 2014-05-12 Seiko Epson Corp 電子装置及びその製造方法
US20140138790A1 (en) * 2012-11-21 2014-05-22 Spansion Llc Inter-Layer Insulator for Electronic Devices and Apparatus for Forming Same
US20140157892A1 (en) * 2012-12-11 2014-06-12 Seiko Epson Corporation Mems element, electronic device, altimeter, electronic apparatus, and moving object
US8951893B2 (en) 2013-01-03 2015-02-10 International Business Machines Corporation Fabricating polysilicon MOS devices and passive ESD devices
FR3000841A1 (fr) * 2013-01-09 2014-07-11 St Microelectronics Rousset Procede de realisation d'un dispositif metallique loge dans un logement ferme au sein d'un circuit integre, et circuit integre correspondant
US9487386B2 (en) 2013-01-16 2016-11-08 Infineon Technologies Ag Comb MEMS device and method of making a comb MEMS device
US9573806B2 (en) * 2013-03-11 2017-02-21 Taiwan Semiconductor Manufacturing Company, Ltd. MEMS device structure with a capping structure
JP2014192435A (ja) * 2013-03-28 2014-10-06 Seiko Epson Corp 電子装置及びその製造方法、並びに発振器
US10273147B2 (en) 2013-07-08 2019-04-30 Motion Engine Inc. MEMS components and method of wafer-level manufacturing thereof
WO2015013828A1 (en) 2013-08-02 2015-02-05 Motion Engine Inc. Mems motion sensor and method of manufacturing
WO2015042701A1 (en) * 2013-09-24 2015-04-02 Motion Engine Inc. Mems device including an electrode guard ring and method of manufacturing the same
CN104760925B (zh) * 2014-01-07 2016-05-25 无锡华润上华半导体有限公司 一种薄膜支撑梁的制作方法
WO2015103688A1 (en) 2014-01-09 2015-07-16 Motion Engine Inc. Integrated mems system
JP2015145801A (ja) * 2014-01-31 2015-08-13 セイコーエプソン株式会社 Ｍｅｍｓデバイス、圧力センサー、高度計、電子機器および移動体
WO2015154173A1 (en) 2014-04-10 2015-10-15 Motion Engine Inc. Mems pressure sensor
CN103972232B (zh) * 2014-04-18 2017-01-18 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
JP2015228624A (ja) * 2014-06-02 2015-12-17 セイコーエプソン株式会社 電子部品、電子機器および移動体
US11674803B2 (en) 2014-06-02 2023-06-13 Motion Engine, Inc. Multi-mass MEMS motion sensor
JP6340985B2 (ja) * 2014-08-12 2018-06-13 セイコーエプソン株式会社 物理量センサー、圧力センサー、高度計、電子機器および移動体
JP2016099114A (ja) 2014-11-18 2016-05-30 セイコーエプソン株式会社 電子デバイス、物理量センサー、圧力センサー、高度計、電子機器および移動体
JP2016102737A (ja) * 2014-11-28 2016-06-02 セイコーエプソン株式会社 電子デバイス、物理量センサー、圧力センサー、振動子、高度計、電子機器および移動体
CA3004760A1 (en) 2014-12-09 2016-06-16 Motion Engine Inc. 3d mems magnetometer and associated methods
WO2016112463A1 (en) 2015-01-15 2016-07-21 Motion Engine Inc. 3d mems device with hermetic cavity
JP2016138778A (ja) 2015-01-27 2016-08-04 セイコーエプソン株式会社 電子デバイス、圧力センサー、高度計、電子機器および移動体
JP6461030B2 (ja) * 2016-03-15 2019-01-30 株式会社東芝 電子装置及び電子装置の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000124470A (ja) * 1998-10-13 2000-04-28 Toyota Central Res & Dev Lab Inc 微小真空容器及びその製造方法
EP1433742A2 (en) * 2002-12-27 2004-06-30 Shinko Electric Industries Co. Ltd. Electronic devices and production methods
JP2005123561A (ja) * 2003-09-25 2005-05-12 Kyocera Corp 微小電気機械式装置の封止構造および封止方法ならびに微小電気機械式装置
EP1695937A2 (en) * 2005-02-25 2006-08-30 Hitachi, Ltd. Integrated micro electro-mechanical system and manufacturing method thereof

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6692108B1 (en) * 2002-11-23 2004-02-17 Silverbrook Research Pty Ltd. High efficiency thermal ink jet printhead
JP4126459B2 (ja) * 2003-08-27 2008-07-30 京セラ株式会社 電子部品封止用基板およびそれを用いた電子装置、並びに電子装置の製造方法
GB0330010D0 (en) 2003-12-24 2004-01-28 Cavendish Kinetics Ltd Method for containing a device and a corresponding device
JP2005262686A (ja) * 2004-03-18 2005-09-29 Ricoh Co Ltd アクチュエータ、液滴吐出ヘッド、インクカートリッジ、インクジェット記録装置、マイクロポンプ、光変調デバイス、基板
KR100575363B1 (ko) 2004-04-13 2006-05-03 재단법인서울대학교산학협력재단 미소기계소자의 진공 실장방법 및 이 방법에 의해 진공실장된 미소기계소자
JP4504086B2 (ja) 2004-05-06 2010-07-14 日本電信電話株式会社 半導体装置の製造方法
JP4534622B2 (ja) * 2004-06-23 2010-09-01 ソニー株式会社 機能素子およびその製造方法、流体吐出ヘッド、並びに印刷装置
JP4617743B2 (ja) 2004-07-06 2011-01-26 ソニー株式会社 機能素子およびその製造方法、ならびに流体吐出ヘッド
JP4426413B2 (ja) * 2004-09-24 2010-03-03 日本電信電話株式会社 半導体装置の製造方法
US7089798B2 (en) * 2004-10-18 2006-08-15 Silverbrook Research Pty Ltd Pressure sensor with thin membrane
JP4410085B2 (ja) * 2004-11-24 2010-02-03 日本電信電話株式会社 可変容量素子及びその製造方法
JP4501715B2 (ja) * 2005-02-16 2010-07-14 セイコーエプソン株式会社 Ｍｅｍｓ素子およびｍｅｍｓ素子の製造方法
JP5054936B2 (ja) 2005-06-22 2012-10-24 パナソニック株式会社 電気機械メモリ、それを用いた電気回路及び電気機械メモリの駆動方法
JP4799059B2 (ja) 2005-06-27 2011-10-19 株式会社東芝 半導体装置
JP4489651B2 (ja) 2005-07-22 2010-06-23 株式会社日立製作所 半導体装置およびその製造方法
JP2008114354A (ja) * 2006-11-08 2008-05-22 Seiko Epson Corp 電子装置及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000124470A (ja) * 1998-10-13 2000-04-28 Toyota Central Res & Dev Lab Inc 微小真空容器及びその製造方法
EP1433742A2 (en) * 2002-12-27 2004-06-30 Shinko Electric Industries Co. Ltd. Electronic devices and production methods
JP2005123561A (ja) * 2003-09-25 2005-05-12 Kyocera Corp 微小電気機械式装置の封止構造および封止方法ならびに微小電気機械式装置
EP1695937A2 (en) * 2005-02-25 2006-08-30 Hitachi, Ltd. Integrated micro electro-mechanical system and manufacturing method thereof

Also Published As

Publication number Publication date
CN102198924A (zh) 2011-09-28
US20100140734A1 (en) 2010-06-10
CN101177234B (zh) 2011-06-15
US7709912B2 (en) 2010-05-04
CN102173375B (zh) 2014-02-12
CN101177234A (zh) 2008-05-14
US8410561B2 (en) 2013-04-02
US7880245B2 (en) 2011-02-01
JP2008114354A (ja) 2008-05-22
CN102173375A (zh) 2011-09-07
US20110089521A1 (en) 2011-04-21
US20080105951A1 (en) 2008-05-08

Similar Documents

Publication Publication Date Title
CN102198924B (zh) 电子装置
JP5956644B2 (ja) 単結晶シリコン電極を備えた容量性微小電気機械式センサー
JP4793496B2 (ja) 半導体装置およびその製造方法
JP5233302B2 (ja) 電子装置、共振子、及び電子装置の製造方法
US8796845B2 (en) Electronic device covered by multiple layers and method for manufacturing electronic device
US9194882B2 (en) Inertial and pressure sensors on single chip
US9908771B2 (en) Inertial and pressure sensors on single chip
TWI621242B (zh) 具有紅外線吸收結構層的氮化鋁（ａｉｎ）裝置
JP4386086B2 (ja) 電子装置及びその製造方法
JP2006247833A (ja) Ｍｅｍｓ素子パッケージ及びその製造方法
JP2009105411A (ja) 電子装置及びその製造方法
JP6282227B2 (ja) 犠牲スラブを用いて幅広のトレンチを形成する方法
JP5408447B2 (ja) 電子装置
JP5598420B2 (ja) 電子デバイスの製造方法
JP4886147B2 (ja) 微細加工構成素子及びその製造方法
JP5601463B2 (ja) Ｍｅｍｓ振動子、発振器、およびｍｅｍｓ振動子の製造方法
CN103663343A (zh) 电子装置及其制造方法、以及振荡器
US20040081809A1 (en) Microstructured component and method for its manufacture
JP2009078315A (ja) 封止構造及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20131016

Termination date: 20211107