CN102193578B - 电流模式可编程基准电路及其方法 - Google Patents

电流模式可编程基准电路及其方法 Download PDF

Info

Publication number
CN102193578B
CN102193578B CN201110024674.1A CN201110024674A CN102193578B CN 102193578 B CN102193578 B CN 102193578B CN 201110024674 A CN201110024674 A CN 201110024674A CN 102193578 B CN102193578 B CN 102193578B
Authority
CN
China
Prior art keywords
transistor
current
terminal
floating boom
coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201110024674.1A
Other languages
English (en)
Other versions
CN102193578A (zh
Inventor
R·H·雅各布
A·佩特罗伊努
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Components Industries LLC
Original Assignee
Semiconductor Components Industries LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Components Industries LLC filed Critical Semiconductor Components Industries LLC
Publication of CN102193578A publication Critical patent/CN102193578A/zh
Application granted granted Critical
Publication of CN102193578B publication Critical patent/CN102193578B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/262—Current mirrors using field-effect transistors only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G11C16/28—Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Control Of Electrical Variables (AREA)
  • Amplifiers (AREA)
  • Read Only Memory (AREA)

Abstract

本发明涉及电流模式可编程基准电路及其方法。一种电路，包括：包括具有可编程阈值电压的第一浮栅晶体管的第一电流路径、第二电流路径、和差动放大器。第二电流路径包括具有可编程阈值电压的第二浮栅晶体管和电阻器。差动放大器包括被耦合到第一电流路径的第一输入端、被耦合到第二电流路径的第二输入端、以及被配置为控制基准电流路径的输出端。

Description

电流模式可编程基准电路及其方法
技术领域
本公开一般涉及电流模式可编程基准电路及其方法。
背景技术
已经开发了可编程基准电路并在多种电子器件中使用。此类电路可以提供在很宽的操作条件范围内的相对稳定的基准电压。已经开发了放大器电路及其它电路以提高此类基准电压的准确度。
在硅能带隙周围开发了用于实现电压和电流基准的最普遍方法。在此类电路中，从在不同电流密度下操作的两个p-n结得出基准电流或电压，每个p-n结具有不同的正向偏置压降。常规电路通常利用要求显著的电压余量以进行可靠操作的电压模式架构。
然而，关于深亚微米CMOS电路实施方式的最新技术进展要求降低的工作电压电平。因此，电压余量已变得越来越受到限制，使得难以使用常规带隙基准电路。作为结果，已经基于电流模式方法开发了新的基准架构。
发明内容
根据本公开的一个方面，提供一种电路，包括：第一电流路径，其包括具有可编程阈值电压的第一浮栅晶体管；第二电流路径，其包括具有可编程阈值电压的第二浮栅晶体管以及电阻器；以及差动放大器，其包括被耦合到所述第一电流路径的第一输入端、被耦合到所述第二电流路径的第二输入端、以及被配置为控制基准电流路径的输出端。
根据本公开的另一个方面，提供一种电路，包括：电流反射镜，其包括多个晶体管，所述多个晶体管包括用于提供基准电流的输出晶体管；放大器电路，其包括被配置为控制通过所述电流反射镜的电流的输出端，并包括第一输入端和第二输入端；电阻器，其包括被耦合到所述第二输入端的第一端子，并包括第二端子；第一浮栅晶体管，其包括被耦合到所述第一输入端的第一端子且可编程以限定第一阈值电压；第二浮栅晶体管，其包括被耦合到所述电阻器的第二端子的第一端子且可编程以限定第二阈值电压。
根据本公开的又一个方面，提供一种提供基准电流的方法，该方法包括：对第一浮栅晶体管的阈值电压进行编程；选择性地对第二浮栅晶体管的阈值电压进行编程；以及在电阻器两端施加与所述第一浮栅晶体管和所述第二浮栅晶体管的阈值电压有关的电压以产生基准电流。
附图说明
图1是使用浮栅PMOS晶体管来产生基准电流的电流模式可编程基准电路的实施例的示意图。
图2是使用浮栅NMOS晶体管来产生基准电流的电流模式可编程基准电路的第二实施例的示意图。
图3是使用浮栅NMOS晶体管来产生基准电流的电流模式可编程基准电路的第三实施例的示意图。
图4以部分方框图和部分示意图形式图示包括电流模式可编程基准电路和相关编程电路的实施例的电路的实施例。
图5以部分方框图和部分示意图形式图示包括图4中所示的电路并包括可编程浮栅基准晶体管的电路的第二实施例。
图6以部分方框图和部分示意图形式图示包括电流模式可编程基准电路和相关编程电路的实施例的电路的第三实施例。
图7是产生基准电流的电流模式可编程基准电路的第四实施例的示意图。
图8示出用于使用电流模式可编程基准电路来提供基准电流的方法的流程图。
在以下说明中，不同图中的相同附图标记的使用指示类似或相同的项目。
具体实施方式
下面公开了基于可编程浮栅晶体管的电流模式基准电路的实施例，其可以被配置为提供能够以高精确度调整(调谐或修整)的输出电流。在一些实施例中，电流模式基准电路包括两个浮栅晶体管。电流模式基准电路还包括被配置为在基准电阻器两端提供浮栅晶体管的阈值电压的差、产生恒定电流的差动放大器。在输出基准电流和基准电压中反映的可编程阈值的差与在每个可编程晶体管的浮栅上出现的电荷的差成比例。修改浮栅上的此类电荷的量的能力提供调整基准电流和基准电压的方便机制。该基准电路可以包括放大级和/或电流反射镜以基于恒定电流产生基准电压。
图1是使用浮栅PMOS晶体管102和104来产生基准电流的电流模式可编程基准电路100的实施例的示意图。电路100包括浮栅PMOS晶体管102和104，其为具有可调整(可编程)阈值电压的可编程浮栅晶体管。电路100还包括PMOS晶体管108、110和114、以及电阻器112和116。另外，电路100包括差动放大器106。
PMOS晶体管108、110和114被布置成共源极、共栅极结构。PMOS晶体管108包括被连接到第一电源端子的源电极、被连接到差动放大器106的输出端的栅电极、以及被连接到差动放大器106的负输入端的漏电极。PMOS晶体管110包括被连接到第一电源端子的源电极、被连接到PMOS晶体管108的栅电极和差动放大器106的输出端的栅电极、以及被连接到差动放大器106的正输入端和电阻器112的第一端子的漏电极。PMOS晶体管114包括被连接到第一电源端子的源电极、被连接到PMOS晶体管108和110的栅电极的栅电极、以及被连接到电阻器116的第一端子的漏电极，电阻器116包括被连接到第二电源端子的第二端子。在所示的实施例中，第二电源端子是地线。在替换实施例中，第二电源端子可以是作为相对于第一电源端子上的电源电压(VDD)而言为负的另一电压的电源端子。
PMOS晶体管102包括被连接到PMOS晶体管108的漏极端子和差动放大器106的负输入端的源电极、被连接到第二电源端子的栅电极、以及被连接到第二电源端子的漏电极。PMOS晶体管104包括被连接到电阻器112的第二端子的源电极、被连接到PMOS晶体管102的栅电极和第二电源端子的栅电极、以及被连接到第二电源端子的漏电极。
在所示的实施例中，第一电源端子上的电压(VDD)是相对于第二电源端子而言正值更大的电源电压。电路100被配置为在1.7V与5.6V之间的范围内操作。在实施例中，电压(VDD)标称地是2.0V工作电压。当编程阈值电压非常低时，电路100可以在较低的电压下工作，低到1.2V至1.5V。
当向第一电源端子施加功率时，PMOS晶体管108和110的栅电极具有相对于第一电源端子上的电压而言充分地为负以使PMOS晶体管108和110导通的电压电位，允许电流(I1和I2)流过相应的源极漏极电流路径。如果晶体管108和110具有近似相等的尺寸，则第一电流(I1)近似等于第二电流(I2)。第二电流(I2)被供应于电阻器112上而在节点B处产生电压。差动放大器106将节点B处的电压与节点A处的电压相比较并产生被施加于晶体管108、110、和114的栅电极的控制信号。
浮栅晶体管102和104被二极管式连接。随着晶体管102的源电极上的电压增加至超过编程阈值电压的电平，晶体管102传导电流通过其源极漏极电流路径。类似地，随着晶体管104的源电极处的电压增加至超过其编程阈值电压的电平，晶体管104传导电流通过其源极漏极电流路径。在流过电阻器112的电流设定差动放大器106的正输入端处的电压时确定第二电流(I2)，并且第一电流(I1)基于晶体管102的源极漏极电压来设定负输入端处的电压。随着电流流过晶体管102和104，节点A和B处的电压改变，促使差动放大器106的输出改变，改变栅电极108、110、和114上的电压，从而调整第一电流和第二电流(I1和I2)。在一段时间之后，节点A和B处的电压稳定，并且第一电流和第二电流(I1和I2)也稳定。PMOS晶体管114被配置为对第二电流(I2)进行镜像以产生基准电流(IREF)，该基准电流被供应于电阻器116上而产生基准电压(VREF)。
在本实施例中，晶体管102和104的浮栅被编程为调整晶体管102和104的电压阈值并对第一电流(I1)和第二电流(I2)并因此对基准电流(IREF)进行微调(修整)，基准电流(IREF)与第二电流(I2)成比例。在电路100中，晶体管102的浮栅具有比晶体管104更大的量的正电荷(更高的阈值电压)。
电路100被配置为可靠地操作而甚至在低压下产生基准电流(IREF)。因此，可以将电路100用于低电源，诸如2.0V电源。
图2是使用浮栅NMOS晶体管202和204来产生基准电流的电流模式可编程基准电路200的第二实施例的示意图。浮栅NMOS晶体管202和204具有可编程阈值电压，其可以使用诸如在下图4～6中示出的编程电路来配置。NMOS晶体管204可以被编程为具有比NMOS晶体管202低的阈值电压，允许NMOS晶体管202在更大的栅极源极电压下吸收(sink)与NMOS晶体管204相同量的电流。在本实施例中，NMOS晶体管202包括被连接到PMOS晶体管108的漏电极的漏电极、被连接到该漏电极和差动放大器106的负输入端的栅电极、以及被连接到第二电源端子的源电极。NMOS晶体管204包括被连接到电阻器112的第二端子的漏电极、以二极管结构被连接到漏电极的栅电极、以及被连接到第二电源端子的源电极。
在所示的实施例中，第一电源端子上的电压(VDD)是相对于第二电源端子而言正值更大的电源电压，具有相对于地线而言2.0伏的标称值。当向第一电源端子施加电力时，PMOS晶体管108和110的栅电极具有相对于第一电源端子上的电压而言充分地为负以使PMOS晶体管108和110导通的电压电位，允许电流(I1和I2)流过相应的源极漏极电流路径。如果晶体管108和110具有近似相等的尺寸，则第一电流(I1)近似等于第二电流(I2)。第二电流(I2)被供应于电阻器112上以在节点B处产生电压。差动放大器106将节点B处的电压与节点A处的电压相比较并产生被施加于晶体管108、110、和114的栅电极的控制信号。
浮栅晶体管202和204被二极管式连接。随着晶体管202的源电极上的电压增加至超过编程阈值电压的电平，晶体管202传导电流通过其漏极源极电流路径。类似地，随着晶体管204的源电极处的电压增加至超过其编程阈值电压的电平，晶体管204传导电流通过其漏极源极电流路径。第二电流(I2)被确定为流过电阻器112的电流以设定差动放大器106的正输入端处的电压，并且第一电流(I1)基于晶体管202的源极漏极电压来设定负输入端处的电压。随着电流流过晶体管202和204，节点A和B处的电压改变，促使差动放大器106的输出改变，改变栅电极108、110、和114上的电压，从而调整第一电流和第二电流(I1和I2)。在一段时间之后，节点A和B处的电压稳定，并且第一电流和第二电流(I1和I2)也稳定。PMOS晶体管114被配置为在输出电流路径处对第二电流(I2)进行镜像以产生基准电流(IREF)，该基准电流被供应于电阻器116上而产生基准电压(VREF)。
在本实施例中，可以将晶体管202和204的浮栅编程为调整晶体管202和204的阈值电压并对第一电流(I1)和第二电流(I2)进行微调(修整)。此外，可以使用浮栅的此类编程来调整与第二电流(I2)成比例的基准电流(IREF)。在操作中，在电阻器112两端施加NMOS晶体管202和204之间的栅极源极电压的差以设置电流I1和I2并在差动放大器106的输出端处产生控制信号。控制信号控制通过PMOS晶体管108和110的电流并控制包括PMOS晶体管114的输出电流路径内的电流，以产生可以被供应于电阻器116上的基准电流(IREF)以提供基准电压(VREF)。
图3是使用浮栅NMOS晶体管202和204来产生基准电流的电流模式可编程基准电路300的第三实施例的示意图。在本实施例中，省略了电阻器112，使得NMOS晶体管204的漏电极被连接到PMOS晶体管110的漏电极和差动放大器106的正输入端。此外，NMOS晶体管204的栅电极被连接到NMOS晶体管202的栅电极。NMOS晶体管204的源电极被连接到电阻器302的第一端子，电阻器302具有被连接到第二电源端子的第二端子。
在本实施例中，NMOS晶体管202和204充当阈值基准器件和增益器件两者。最初，当向第一电源端子供应功率时，PMOS晶体管108和110的栅电极被相对于电源端子充分地负偏置以允许第一电流(I1)和第二电流(I2)流过其相应的源极漏极电流路径。NMOS晶体管202和204由于NMOS晶体管202的二极管结构而具有传导性。电阻器302确定晶体管202的漏电极处的电压相对于晶体管204的漏电极处的电压之间的电压差。在电阻器302的两端施加NMOS晶体管202和204之间的栅极源极电压的差以确定电流I1、I2、和IREF。差动放大器106生成控制信号以控制通过PMOS晶体管108和110的电流以调整第一电流(I1)和第二电流(I2)直至节点A和B处的电压稳定。PMOS晶体管114对第二电流(I2)进行镜像以产生基准电流(IREF)，其与第二电流(I2)成比例且可以被供应于电阻器116上以提供基准电压(VREF)。
图4以部分方框图和部分示意图形式举例说明包括诸如图1所示的电路100的电流模式可编程基准电路、和相关编程电路的电路400的实施例。电路400包括可编程浮栅PMOS晶体管102和104、PMOS晶体管108、110、和114、电阻器112和116、以及差动放大器106。电路400还包括PMOS晶体管402、404、406、和408、以及差动放大器410。另外，电路400包括编程电路，诸如高压控制器412、浮栅编程隧道414和416、以及开关418、420、422、424、和426，其可以由高压控制器412独立地控制以对与PMOS晶体管102和104相关联的阈值电压(示为电容器428和430)进行编程。浮栅编程隧道414和416表示高压电路412可访问的概念上的电路以对晶体管102和104上的浮栅电荷进行编程。在电路400中，编程隧道414和416是与MOS晶体管102和104的浮栅共享其多晶硅栅极的MOS二极管。通过MOS二极管的栅极多晶硅层来对晶体管102和104的浮栅进行编程。
PMOS晶体管402包括被连接到电源端子的源电极、被连接到电压测试电极(VTEST)的栅电极、以及被连接到栅电极和电压测试电极(VTEST)的漏电极。PMOS晶体管404包括被连接到电源端子的源电极、被连接到PMOS晶体管402的栅电极和电压测试电极(VTEST)的栅电极、以及被连接到差动放大器410的正输入端的漏电极。PMOS晶体管406包括被连接到电源端子的源电极、被连接到PMOS晶体管402和404的栅电极和电压测试电极(VTEST)的栅电极、以及漏电极。PMOS晶体管408包括被连接到电源端子的源电极、被连接到差动放大器106的输出端和PMOS晶体管108、110、和114的栅电极的栅电极、以及被连接到电流比较器410的负输入端的漏电极。
电流比较器410包括被连接到高压控制器412的控制输入端的输出端。高压控制器412的SEL输入端处的选择信号选择要编程PMOS晶体管102或104中的哪一个。在高压控制器412的ER和WR输入端处接收到的擦除信号或写入信号确定电路400正在经历哪个高电压编程循环。在高压控制器412的CLK输入端处接收到的时钟信号驱动用电荷泵电路实现的高压发生器。开关418、420、422、和424被用于将每个PMOS晶体管102或104的编程相对于其它PMOS晶体管分离。
高压控制器412通过浮栅编程隧道器件414和416耦合到PMOS晶体管102和104以对其各自的浮栅进行编程。分别用电容器428和430来表示晶体管102和104的编程浮栅电荷。
在读模式下，高压控制器412采用PMOS晶体管102和104、电阻器112、差动放大器106、以及PMOS晶体管(电流反射镜)108、110、和114。差动放大器106被从单独的电流源偏置、自偏置、或由电流基准本身偏置。在实施例中，当电路400正在宽范围的环境条件内提供恒定电流和电压时，读模式是默认操作模式。由于其在各种电平下对电流(I2)进行编程的能力，可以以强反转的方式、弱反转的方式或在弱和强反转之间的过渡区(有时称为中等反转)的方式操作该基准。通常，基准电流(IREF)近似等于第二电流(I2)，其与PMOS晶体管102和104之间的阈值电压的差有关。
在编程模式下，高压控制器412使用附加组件以便供应要进行编程的外部电流(ITEST)。PMOS晶体管102和104分别通过浮栅隧道器件416和414被擦除和写入，这由高压控制器412来控制。可以使用由电流比较器410提供的反馈来调整基准电流(IREF)的准确度，电流比较器410相对于PMOS晶体管404的漏极端子上的目标电流(ITEST)来评估PMOS晶体管408的漏电极上的输出电流(I3)。高压控制器412被配置为选择性地激活开关418、420、422、424以便由对目标电流(ITEST)进行镜像的偏置电流(IBIAS)使PMOS晶体管102或PMOS晶体管104偏置以提供用于对另一PMOS晶体管进行编程的基准。开关426是可选的，并通过在接收偏置电流(IBIAS)时将PMOS晶体管104直接连接到差动放大器106的正输入端来实现用于PMOS晶体管102的替换编程基准。
在替换实施例中，可以对被连接到差动放大器106的正输入端的PMOS晶体管104进行编程，而使用差动放大器106的负输入端上的浮栅PMOS晶体管102作为对PMOS晶体管104的阈值电压进行编程的基准。在另一实施例中，如图5所示，还可以在包括第三浮栅器件的情况下进一步扩展浮栅编程方案，第三浮栅器件可以被用作用于对PMOS晶体管102和104进行编程的基准。
在一个实施例中，编程涉及两个高压循环。第一高压循环擦除所选PMOS晶体管102或104，使所选PMOS晶体管进入允许进一步修整至高精度调整的最终状态的默认状态。被视为写循环的第二高压循环执行所选PMOS晶体管102或104的微调，直至以期望的精度实现目标偏置条件为止。考虑首先涉及PMOS晶体管102的编程的修整程序，PMOS晶体管104具有由通过电阻器112的外部测试电流(ITEST)偏置的基准器件的功能。涉及PMOS晶体管102的擦除操作使其完全导电，使其阈值电压变为负值。然后，可以使PMOS晶体管102在线性区中工作，容忍高漏极电流。在这里，写入程序的目标是以受控方式来改变浮置栅极的电位以实现通过在饱和时被偏置的PMOS晶体管102的很好地确定的电流。结果，PMOS晶体管102的源极电位将比PMOS晶体管104的源极电位高了由流过电阻器112的基准电流确定的电压差。随后，可以使用PMOS晶体管102作为使用通过开关420的测试电流(ITEST)被偏置的基准器件来对PMOS晶体管104进行编程，所述开关420在此阶段期间被高压控制器412接通，而开关418被关闭。
图5以部分方框图和部分示意图形式举例说明包括图4中示出的电路400并包括可编程浮栅基准晶体管540的电路500的第二实施例。PMOS晶体管540具有由电容器542表示的可编程阈值电压。PMOS晶体管540包括被连接到PMOS晶体管406的漏极端子和分别通过开关424和420被连接到差动放大器106的正和负输入端的源电极。PMOS晶体管540还包括被连接到第二电源端子的栅电极和被连接到第二电源端子的漏电极。
在示例中，在编程模式期间，对PMOS晶体管102和104中的一个进行编程，而其它的充当相对于PMOS晶体管540的本地阈值值的修整基准。为了调整PMOS晶体管102，例如，高压控制器412选择性地控制开关422、开关425和开关424以使用偏置电流(IBIAS)和测试电流(ITEST)使电阻器112和PMOS晶体管104偏置。具体地，高压控制器412将开关422关闭，将开关425关闭并将开关424接通。PMOS晶体管408的漏电极上所得到的电流(I3)对PMOS晶体管114的漏电极上的基准电流(IREF)进行镜像，该基准电流(IREF)被差动放大器410与测试电流(ITEST)相比较，差动放大器410向高压控制器412的比较器输入端发送反馈信号。高压控制器412控制浮栅编程隧道414和416，浮栅编程隧道414和416为用于对晶体管102和104的浮栅进行编程的概念上的编程路径。
高压控制器412的SEL输入端处的选择信号选择要被编程的PMOS晶体管102或104。在高压控制器412的ER和WR输入端处接收到的擦除信号或写入信号确定电路400正在经历哪个高电压编程循环。在高压控制器412的CLK输入端处接收到的时钟信号驱动用电荷泵电路实现的高压发生器。
开关418、420、422、和424被用于将每个PMOS晶体管102或104的编程相对于其它PMOS晶体管分离。当相对于PMOS晶体管540来计划编程时，开关426、524、424、420和425被激活，以便使互补对PMOS器件(PMOS晶体管102或104)断开连接并替代地连接PMOS晶体管540。PMOS晶体管540可以是可编程浮栅晶体管或由修整程序的实施方式所要求的另一种器件。可以使用PMOS晶体管540作为对PMOS晶体管102和104中的每个进行编程的第三基准。
图6以部分方框图和部分示意图形式举例说明包括图5中示出的电路500的电路600的第三实施例。电路600与图5中的电路500相同，不同的是省略了电流比较器410并使用差动放大器106的输出端作为比较器来向高压控制器412提供编程反馈信号。与高压控制器412处的隧道器件选择信号SEL相结合地适当地解释来自差动放大器106的输出信号。
高压控制器412通过在施加测试电流(ITEST)时选择性地关闭开关602并接通开关604和606来使电路600偏置。差动放大器106比较节点A和节点B的电压电平，并在两个节点具有相等电位时终止调整过程。一旦编程程序已结束且器件在读取模式下操作，经调整的电流产生等于测试电流(ITEST)的基准电流(IREF)。
在图6中，电流(I1)和(12)是调整(修整)程序期间的测试电流(ITEST)的镜像副本。在一个实施例中，只有当相对于PMOS晶体管540执行PMOS晶体管102和104的编程时，高压控制器412才控制开关418、420、422、和424。
针对图1和4～6的电流模式架构实现的编程技术的一个特征是直至实现目标参数的连续调整(修整)，而不要求诸如在程序检验算法中的多个写脉冲。该电路使得高压控制器412可以以所选PMOS晶体管102或104的偏置参数不受干扰的方式来操作隧道器件414和416，除与作为精密修整的对象的所选PMOS晶体管的浮栅上的电荷变化严格地相关的那些偏置参数之外。同时，电路提供使编程序列反向以首先应用增加所选PMOS晶体管的阈值电压的写周期并随后通过受控擦除程序逐渐地减小阈值电压的可能性。然而，此类序列可以在当实现期望的基准电流值时停止的迭代过程内使用继之以评估阶段的脉冲高压擦除循环。
应理解的是虽然图1和4～6中的上述示例示出了PMOS晶体管，但上述功能和修整考虑可以应用于其它可编程架构，诸如NMOS浮栅晶体管，诸如图2和3所示的那些。在这种情况下，可以适当地修改编程程序，因为NMOS浮栅晶体管的阈值电压调整与PMOS浮栅晶体管相比使用相反极性的高压信号。
图7是产生基准电流的电流模式可编程基准电路700的第四实施例的示意图。电路700表示图1所示的电路100的修改型式，以便实现混合模式基准。电路700包括电阻器702和704。电阻器702具有被连接到PMOS晶体管108的漏电极的第一端子和被连接到差动放大器106的负输入端和PMOS晶体管102的源电极的第二端子。电阻器704具有被连接到PMOS晶体管110的漏电极以基于第二电流(I2)产生第二基准电压(VREF1)的第一端子。电阻器704还包括被连接到差动放大器106的正输入端和电阻器112的第一端子的第二端子。
在本示例中，当通过PMOS晶体管104和102的电流(I1和I2)是变量(p)与1的比(p∶1)时或者当PMOS晶体管104的尺寸是PMOS晶体管102的倍数(p)时，所得到的基准电流(IREF)对第二电流(I2)进行镜像并与绝对温度(PTAT)分量和零温度系数(ZTC)分量成比例，假设使PMOS晶体管102和104在亚阈值模式下工作。在这种情况下，可以使用与带隙基准类似的原理来产生第二基准电压(VREF1)。在本示例中，向PMOS晶体管110的漏电极和电阻器702添加电阻器704以便在PMOS晶体管108的漏电极上对称，可以在电阻器704的第一端子处收集第二基准电压(VREF1)。忽略由于电容器的温度而引起的变化，第二基准电压(VREF1)的温度系数(TC)主要由电阻器和晶体管的比来确定。
图8示出使用电流模式可编程基准电路来提供基准电流的方法800的流程图。在802处，对第一浮栅晶体管的阈值电压进行编程。在一个实施例中，基于基准阈值电压对第一浮栅晶体管的阈值电压进行编程。
移动到804，选择性地对第二浮栅晶体管的阈值电压进行编程。在一个实施例中，相对于基准晶体管的基准阈值电压和第一浮栅晶体管的阈值电压中的一个对第二浮栅晶体管的阈值电压进行编程。
前进到806，在电阻器两端施加与第一浮栅晶体管和第二浮栅晶体管的阈值电压有关的电压以产生基准电流。前进到808，向另一电路提供基准电流。在一个实施例中，该方法在808后终止。在另一实施例中，周期性地、连续地、或在配置过程期间执行该方法。在方法800中，在编程(或配置)操作期间完成方框802和804以配置晶体管的浮栅。此外，在配置之后，在操作期间执行方框806和808以产生基准电流。
在一个具体实施例中，通过激活开关以将预定偏置电流耦合到基准晶体管、激活开关以使电阻器和第二浮栅晶体管从差动放大器的第二输入端解耦、并激活开关以将编程基准晶体管耦合到差动放大器的第二输入端，来对第一浮栅晶体管的阈值电压进行编程。此外，所述方法可以包括基于预定偏置电流来产生编程基准并使用高压电路来控制隧道结构以基于该编程基准来对第一浮栅晶体管的阈值电压进行编程。在另一实施例中，通过在放大器的第一输入端处接收编程基准电流、在放大器的第二输入端处接收测试电流、并使用放大器将编程基准电流与测试电流相比较以产生编程控制信号，来控制隧道结构。
在另一特定实施例中，通过激活开关以使第一浮栅晶体管从其原始偏置解耦、激活开关以将预定偏置电流耦合到第一浮栅晶体管、基于预定偏置电流来生成编程基准、以及使用高压电路来控制隧道结构以基于编程基准对第二浮栅晶体管的阈值电压进行编程，来选择性地对第二浮栅晶体管的阈值电压进行编程。
在另一实施例中，通过激活开关以使第一浮栅晶体管从差动放大器的第一输入端解耦、激活开关以将被预定电流偏置并具有基准阈值的基准晶体管耦合到差动放大器的第一输入端、以及基于预定偏置电流来生成编程基准来对第二浮栅晶体管的阈值电压进行编程。此外，使用高压电路来控制隧道结构以基于编程基准对第二浮栅晶体管的阈值电压进行编程。
结合上文相对于图1～7所述的电路和方法，公开了可以在低压下工作的电流模式基准架构(或混合模式基准架构)。该电路包括可编程浮栅晶体管，其不包括在差动放大器106的增益级内，使其可以使电路在大范围的电流值下工作，包括在深亚阈值中的工作。在电阻器两端施加可编程MOS晶体管之间的源极栅极电压之间的差以生成控制载送基准电流的输出电流路径的控制信号。此外，可以使用NMOS或PMOS晶体管来实现该电路。
虽然已参考优选实施例描述了本发明，但本领域的技术人员将认识到在不脱离本发明的范围的情况下可以进行形式和细节方面的修改。

Claims (10)

1.一种电流模式可编程基准电路，包括：
第一电流路径，其包括具有可编程阈值电压的第一浮栅晶体管；
第二电流路径，其包括：具有可编程阈值电压的第二浮栅晶体管，以及电阻器；
差动放大器，其包括被耦合到所述第一电流路径的第一输入端、被耦合到所述第二电流路径的第二输入端、以及被配置为控制基准电流路径的输出端；
电源端子；
第一晶体管，包括被耦合到所述电源端子的源极端子、被耦合到所述第一电流路径的漏极端子、以及被耦合到所述差动放大器的输出端的栅极端子；以及
第二晶体管，包括被耦合到所述电源端子的源极端子、被耦合到所述第二电流路径的漏极端子、以及被耦合到所述差动放大器的输出端的栅极端子，
其中所述第一晶体管和所述第二晶体管具有近似相等的尺寸，并且所述第一浮栅晶体管的可编程阈值电压高于所述第二浮栅晶体管的可编程阈值电压。
2.权利要求1的电流模式可编程基准电路，其中：
所述第一晶体管包括第一p沟道晶体管，所述第一p沟道晶体管包括被耦合到所述电源端子的源极端子、被耦合到所述第一电流路径的漏极端子、以及被耦合到所述差动放大器的输出端的栅极端子；以及
所述第二晶体管包括第二p沟道晶体管，所述第二p沟道晶体管包括被耦合到所述电源端子的源极端子、被耦合到所述第二电流路径的漏极端子、以及被耦合到所述差动放大器的输出端的栅极端子。
3.权利要求2的电流模式可编程基准电路，其中：
所述基准电流路径包括：
第三p沟道晶体管，其包括被耦合到所述电源端子的源极端子、载送基准电流的漏极端子、以及被耦合到所述差动放大器的输出端的栅极端子；以及
基准电阻器，其包括被耦合到所述第三p沟道晶体管的漏极的第一端子。
4.权利要求1的电流模式可编程基准电路，还包括具有基准阈值的基准晶体管。
5.权利要求4的电流模式可编程基准电路，还包括相对于所述基准晶体管的阈值来配置所述第一浮栅晶体管的编程电路。
6.一种电流模式可编程基准电路，包括：
电流反射镜，其包括多个晶体管，所述多个晶体管包括第一晶体管、第二晶体管和用于提供基准电流的输出晶体管；
放大器电路，其包括被配置为控制通过所述电流反射镜的电流的输出端，并包括分别被耦合到所述第一晶体管和所述第二晶体管的第一输入端和第二输入端；
电阻器，其包括被耦合到所述第二输入端的第一端子，并包括第二端子；
第一浮栅晶体管，其包括被耦合到所述第一输入端的第一端子且可编程以限定第一阈值电压；以及
第二浮栅晶体管，其包括被耦合到所述电阻器的第二端子的第一端子且可编程以限定第二阈值电压，
其中所述第一晶体管和所述第二晶体管具有近似相等的尺寸，并且所述第一阈值电压高于所述第二阈值电压。
7.权利要求6的电流模式可编程基准电路，其中，所述第一浮栅晶体管和所述第二浮栅晶体管包括p沟道晶体管，并且其中，所述第一浮栅晶体管和所述第二浮栅晶体管的第一端子包括源极端子。
8.权利要求6的电流模式可编程基准电路，其中，所述第一浮栅晶体管和所述第二浮栅晶体管包括n沟道晶体管，并且其中，所述第一浮栅晶体管和所述第二浮栅晶体管的第一端子包括漏极端子。
9.一种提供基准电流的方法，该方法包括：
对第一浮栅晶体管的阈值电压进行编程；
选择性地对第二浮栅晶体管的阈值电压进行编程，使得所述第一浮栅晶体管的阈值电压高于所述第二浮栅晶体管的阈值电压；以及
在电阻器两端施加与所述第一浮栅晶体管和所述第二浮栅晶体管的阈值电压有关的电压以产生基准电流。
10.权利要求9的方法，其中，选择性地对第二浮栅晶体管的阈值电压进行编程包括：相对于基准晶体管的基准阈值电压和所述第一浮栅晶体管的阈值电压中的一个选择性地对所述第二浮栅晶体管的阈值电压进行编程。
CN201110024674.1A 2010-02-04 2011-01-24 电流模式可编程基准电路及其方法 Expired - Fee Related CN102193578B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/700,290 2010-02-04
US12/700,290 US8878511B2 (en) 2010-02-04 2010-02-04 Current-mode programmable reference circuits and methods therefor

Publications (2)

Publication Number Publication Date
CN102193578A CN102193578A (zh) 2011-09-21
CN102193578B true CN102193578B (zh) 2014-07-16

Family

ID=44341040

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110024674.1A Expired - Fee Related CN102193578B (zh) 2010-02-04 2011-01-24 电流模式可编程基准电路及其方法

Country Status (5)

Country Link
US (1) US8878511B2 (zh)
KR (1) KR101800600B1 (zh)
CN (1) CN102193578B (zh)
HK (1) HK1160939A1 (zh)
TW (1) TWI499888B (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9411348B2 (en) 2010-04-13 2016-08-09 Semiconductor Components Industries, Llc Programmable low-dropout regulator and methods therefor
US8760144B2 (en) * 2010-06-28 2014-06-24 Wuxi Vimicro Corporation Multiple-input comparator and power converter
CN103019287B (zh) * 2011-09-27 2015-12-16 联发科技（新加坡）私人有限公司 控制电路与电路控制方法
US8687428B2 (en) * 2011-10-31 2014-04-01 Freescale Semiconductor, Inc. Built-in self trim for non-volatile memory reference current
FR3007857B1 (fr) * 2013-06-26 2018-11-16 Stmicroelectronics (Rousset) Sas Regulateur pour circuit integre
US9915966B2 (en) * 2013-08-22 2018-03-13 Taiwan Semiconductor Manufacturing Company, Ltd. Bandgap reference and related method
US9791879B2 (en) * 2013-10-25 2017-10-17 Taiwan Semiconductor Manufacturing Company Limited MOS-based voltage reference circuit
US9383764B1 (en) * 2015-01-29 2016-07-05 Dialog Semiconductor (Uk) Limited Apparatus and method for a high precision voltage reference
CN104868949B (zh) * 2015-04-08 2017-07-11 厦门优迅高速芯片有限公司 一种应用于跨阻放大电路的光电流监控电路
US9740232B2 (en) * 2015-04-29 2017-08-22 Macronix International Co., Ltd. Current mirror with tunable mirror ratio
GB2538258A (en) * 2015-05-12 2016-11-16 Nordic Semiconductor Asa Reference voltages
US10394259B2 (en) * 2015-08-28 2019-08-27 Stmicroelectronics S.R.L. Current limiting electronic fuse circuit
KR20170030697A (ko) * 2015-09-09 2017-03-20 에스케이하이닉스 주식회사 균일한 프로그램 문턱전압값을 갖는 불휘발성 메모리장치 및 그 프로그램 방법
TWI613542B (zh) * 2016-01-12 2018-02-01 智原科技股份有限公司 電源開啟重置電路
US10520972B2 (en) 2017-11-30 2019-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Bandgap reference circuit
KR102533348B1 (ko) 2018-01-24 2023-05-19 삼성전자주식회사 온도 감지 장치 및 온도-전압 변환기
US10168363B1 (en) * 2018-03-14 2019-01-01 STMicroelectronics Design & Application S.R.O. Current sensor with extended voltage range
JP2021110994A (ja) 2020-01-07 2021-08-02 ウィンボンド エレクトロニクス コーポレーション 定電流回路
US11675384B2 (en) 2021-10-05 2023-06-13 Macronix International Co., Ltd. Reference voltage generator with extended operating temperature range

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1228597A (zh) * 1998-01-28 1999-09-15 日本电气株式会社 具有浮动栅极的金属氧化物半导体晶体管的参考电压发生电路
JP2000172353A (ja) * 1998-12-09 2000-06-23 Nec Corp 定電圧発生回路
CN1591689A (zh) * 2003-08-19 2005-03-09 三星电子株式会社 非易失性半导体存储器件
US6930538B2 (en) * 2002-07-09 2005-08-16 Atmel Nantes Sa Reference voltage source, temperature sensor, temperature threshold detector, chip and corresponding system

Family Cites Families (74)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US1288985A (en) * 1916-03-17 1918-12-24 William E Prior Valve-manipulator for radiators.
US4096430A (en) 1977-04-04 1978-06-20 General Electric Company Metal-oxide-semiconductor voltage reference
US4127783A (en) 1977-04-25 1978-11-28 Motorola, Inc. Regulated constant current circuit
GB1602898A (en) 1977-04-26 1981-11-18 Suwa Seikosha Kk Circuit for detecting a voltage
US4158804A (en) 1977-08-10 1979-06-19 General Electric Company MOSFET Reference voltage circuit
US4559694A (en) 1978-09-13 1985-12-24 Hitachi, Ltd. Method of manufacturing a reference voltage generator device
JPS62188255A (ja) 1986-02-13 1987-08-17 Toshiba Corp 基準電圧発生回路
KR910001293B1 (ko) 1986-03-31 1991-02-28 가부시키가이샤 도시바 전원전압검출회로
US4723108A (en) 1986-07-16 1988-02-02 Cypress Semiconductor Corporation Reference circuit
US4812681A (en) 1987-05-11 1989-03-14 Hewlett-Packard Company NMOS analog voltage comparator
FR2650109B1 (fr) 1989-07-20 1993-04-02 Gemplus Card Int Circuit integre mos a tension de seuil ajustable
GB2248151A (en) * 1990-09-24 1992-03-25 Philips Electronic Associated Temperature sensing and protection circuit.
US5117177A (en) 1991-01-23 1992-05-26 Ramtron Corporation Reference generator for an integrated circuit
US5124632A (en) 1991-07-01 1992-06-23 Motorola, Inc. Low-voltage precision current generator
US5315230A (en) 1992-09-03 1994-05-24 United Memories, Inc. Temperature compensated voltage reference for low and wide voltage ranges
US5376935A (en) 1993-03-30 1994-12-27 Intel Corporation Digital-to-analog and analog-to-digital converters using electrically programmable floating gate transistors
DE69323484T2 (de) 1993-04-22 1999-08-26 St Microelectronics Srl Verfahren und Schaltung zur Tunneleffektprogrammierung eines MOSFETs mit schwebendem Gatter
US5739682A (en) 1994-01-25 1998-04-14 Texas Instruments Incorporated Circuit and method for providing a reference circuit that is substantially independent of the threshold voltage of the transistor that provides the reference circuit
JPH08509312A (ja) 1994-02-14 1996-10-01 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 温度依存性が制御される基準回路
GB9417267D0 (en) * 1994-08-26 1994-10-19 Inmos Ltd Current generator circuit
US5721702A (en) 1995-08-01 1998-02-24 Micron Quantum Devices, Inc. Reference voltage generator using flash memory cells
US5629612A (en) 1996-03-12 1997-05-13 Maxim Integrated Products, Inc. Methods and apparatus for improving temperature drift of references
US5745000A (en) 1996-08-19 1998-04-28 International Business Machines Incorporated CMOS low voltage current reference
EP0833347B1 (en) 1996-09-30 2005-12-28 STMicroelectronics S.r.l. Programmable reference voltage source, particulary for analog memories
EP0833453B1 (en) 1996-09-30 2003-05-14 STMicroelectronics S.r.l. Current digital-analog converter using insulated gate MOS transistors
EP0840452B1 (en) 1996-10-30 2001-07-18 STMicroelectronics S.r.l. Voltage comparator including at least an insulated gate MOS transistor and analogic/digital converters using the same
US5873053A (en) 1997-04-08 1999-02-16 International Business Machines Corporation On-chip thermometry for control of chip operating temperature
US5952946A (en) 1997-09-30 1999-09-14 Stmicroelectronics, S.R.L. Digital-to-analog charge converter employing floating gate MOS transisitors
US5910914A (en) 1997-11-07 1999-06-08 Silicon Storage Technology, Inc. Sensing circuit for a floating gate memory device having multiple levels of storage in a cell
US6297689B1 (en) 1999-02-03 2001-10-02 National Semiconductor Corporation Low temperature coefficient low power programmable CMOS voltage reference
US6157245A (en) 1999-03-29 2000-12-05 Texas Instruments Incorporated Exact curvature-correcting method for bandgap circuits
US6222470B1 (en) 1999-09-23 2001-04-24 Applied Micro Circuits Corporation Voltage/current reference with digitally programmable temperature coefficient
KR100368982B1 (ko) 1999-11-30 2003-01-24 주식회사 하이닉스반도체 씨모스 정전류 레퍼런스 회로
US6407946B2 (en) * 1999-12-08 2002-06-18 Matsushita Electric Industrial Co., Ltd. Nonvolatile semiconductor memory device
US6552603B2 (en) 2000-06-23 2003-04-22 Ricoh Company Ltd. Voltage reference generation circuit and power source incorporating such circuit
US6414536B1 (en) 2000-08-04 2002-07-02 Robert L. Chao Electrically adjustable CMOS integrated voltage reference circuit
JP3717388B2 (ja) 2000-09-27 2005-11-16 株式会社リコー 基準電圧発生回路及びその出力値調整方法並びに電源装置
US6697283B2 (en) 2001-01-03 2004-02-24 Micron Technology, Inc. Temperature and voltage compensated reference current generator
US6441680B1 (en) 2001-03-29 2002-08-27 The Hong Kong University Of Science And Technology CMOS voltage reference
US6744277B1 (en) 2001-05-06 2004-06-01 Altera Corporation Programmable current reference circuit
EP1271549B1 (en) 2001-06-26 2005-02-02 Freescale Semiconductor, Inc. Eeprom circuit, voltage reference circuit and method for providing a low temperature-coefficient voltage reference
US6885958B2 (en) 2001-08-27 2005-04-26 Texas Instruments Incorporated Self calibrating current reference
FR2829248B1 (fr) 2001-09-03 2004-08-27 St Microelectronics Sa Generateur de courant pour faible tension d'alimentation
EP1315063A1 (en) 2001-11-14 2003-05-28 Dialog Semiconductor GmbH A threshold voltage-independent MOS current reference
US6737909B2 (en) * 2001-11-26 2004-05-18 Intel Corporation Integrated circuit current reference
ITTO20020252A1 (it) 2002-03-21 2003-09-22 Micron Technology Inc Circuito e procedimento per la generazione di una corrente di riferimento a bassa tensione, dispositivo di memoria comprendente tale circuit
US6768371B1 (en) 2003-03-20 2004-07-27 Ami Semiconductor, Inc. Stable floating gate voltage reference using interconnected current-to-voltage and voltage-to-current converters
AU2003239887A1 (en) 2003-05-27 2005-01-21 Georgia Tech Research Corporation Floating-gate reference circuit
US7092674B2 (en) * 2003-06-12 2006-08-15 Broadcom Corporation Multi-mode band-gap current reference
DE10328605A1 (de) 2003-06-25 2005-01-20 Infineon Technologies Ag Stromquelle zur Erzeugung eines konstanten Referenzstromes
US7042205B2 (en) * 2003-06-27 2006-05-09 Macronix International Co., Ltd. Reference voltage generator with supply voltage and temperature immunity
US6919753B2 (en) 2003-08-25 2005-07-19 Texas Instruments Incorporated Temperature independent CMOS reference voltage circuit for low-voltage applications
US6888402B2 (en) 2003-08-26 2005-05-03 International Business Machines Corporation Low voltage current reference circuits
US6970037B2 (en) 2003-09-05 2005-11-29 Catalyst Semiconductor, Inc. Programmable analog bias circuits using floating gate CMOS technology
US7345611B2 (en) 2003-09-10 2008-03-18 Catalyst Semiconductor, Inc. Digital potentiometer including plural bulk impedance devices
US7149123B2 (en) 2004-04-06 2006-12-12 Catalyst Semiconductor, Inc. Non-volatile CMOS reference circuit
US7038530B2 (en) 2004-04-27 2006-05-02 Taiwan Semiconductor Manufacturing Company, Ltd. Reference voltage generator circuit having temperature and process variation compensation and method of manufacturing same
DE102004021232A1 (de) * 2004-04-30 2005-11-17 Austriamicrosystems Ag Stromspiegelanordnung
US7372316B2 (en) 2004-11-25 2008-05-13 Stmicroelectronics Pvt. Ltd. Temperature compensated reference current generator
US7313019B2 (en) * 2004-12-21 2007-12-25 Intel Corporation Step voltage generation
US7224209B2 (en) * 2005-03-03 2007-05-29 Etron Technology, Inc. Speed-up circuit for initiation of proportional to absolute temperature biasing circuits
JP2007133996A (ja) 2005-11-11 2007-05-31 Toshiba Corp 半導体記憶装置及びその制御方法
US7245536B1 (en) 2006-02-15 2007-07-17 Catalyst Semiconductor, Inc. Precision non-volatile CMOS reference circuit
US7994848B2 (en) 2006-03-07 2011-08-09 Cypress Semiconductor Corporation Low power voltage reference circuit
US7764059B2 (en) 2006-12-20 2010-07-27 Semiconductor Components Industries L.L.C. Voltage reference circuit and method therefor
US7486129B2 (en) * 2007-03-01 2009-02-03 Freescale Semiconductor, Inc. Low power voltage reference
JP4911508B2 (ja) 2007-03-30 2012-04-04 ルネサスエレクトロニクス株式会社 不揮発性半導体記憶装置及びその動作方法
JP2008305150A (ja) 2007-06-07 2008-12-18 Nec Electronics Corp バンドギャップ回路
US7839202B2 (en) * 2007-10-02 2010-11-23 Qualcomm, Incorporated Bandgap reference circuit with reduced power consumption
US7974146B2 (en) * 2008-12-19 2011-07-05 Micron Technology, Inc. Wordline temperature compensation
JP5242367B2 (ja) * 2008-12-24 2013-07-24 セイコーインスツル株式会社 基準電圧回路
US8188785B2 (en) * 2010-02-04 2012-05-29 Semiconductor Components Industries, Llc Mixed-mode circuits and methods of producing a reference current and a reference voltage
US8680840B2 (en) * 2010-02-11 2014-03-25 Semiconductor Components Industries, Llc Circuits and methods of producing a reference current or voltage
US9411348B2 (en) * 2010-04-13 2016-08-09 Semiconductor Components Industries, Llc Programmable low-dropout regulator and methods therefor

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1228597A (zh) * 1998-01-28 1999-09-15 日本电气株式会社 具有浮动栅极的金属氧化物半导体晶体管的参考电压发生电路
JP2000172353A (ja) * 1998-12-09 2000-06-23 Nec Corp 定電圧発生回路
US6930538B2 (en) * 2002-07-09 2005-08-16 Atmel Nantes Sa Reference voltage source, temperature sensor, temperature threshold detector, chip and corresponding system
CN1591689A (zh) * 2003-08-19 2005-03-09 三星电子株式会社 非易失性半导体存储器件

Also Published As

Publication number Publication date
US20110187344A1 (en) 2011-08-04
US8878511B2 (en) 2014-11-04
TW201144971A (en) 2011-12-16
HK1160939A1 (zh) 2012-08-17
CN102193578A (zh) 2011-09-21
KR101800600B1 (ko) 2017-11-23
TWI499888B (zh) 2015-09-11
KR20110090802A (ko) 2011-08-10

Similar Documents

Publication Publication Date Title
CN102193578B (zh) 电流模式可编程基准电路及其方法
US8188785B2 (en) Mixed-mode circuits and methods of producing a reference current and a reference voltage
KR101800601B1 (ko) 전류 또는 전압을 생성하는 회로들 및 방법들
US8836413B2 (en) Low-power resistor-less voltage reference circuit
CN100565695C (zh) 一种负电压产生器
TWI482164B (zh) 內部電壓調整電路、內部電壓調整方法以及半導體裝置
JP2007323799A (ja) 温度依存性を有する内部電源発生装置
US10860043B2 (en) Fast transient response voltage regulator with pre-boosting
KR20120043522A (ko) 반도체 메모리 소자의 내부 전압 발생기
US9350292B2 (en) Oscillation circuit, current generation circuit, and oscillation method
KR101358930B1 (ko) 전압 디바이더 및 이를 포함하는 내부 전원 전압 발생 회로
KR102022547B1 (ko) 문턱 전압 측정 장치
TWI675272B (zh) 差動電壓產生器
CN114415776B (zh) 带隙基准电压源电路及电子装置
CN106205718B (zh) 编程电压补偿电路及闪存
JP4969105B2 (ja) マルチパワーで動作するチップ及びそれを有するシステム
CN217404787U (zh) 一种启动电路和带隙基准电路
CN116185113A (zh) 软启动电路、低压差线性稳压器、芯片及电子设备
JP6767330B2 (ja) レギュレータアンプ回路
CN105306027A (zh) 一种复位电路及电路复位方法
JP2010152894A (ja) 不揮発性メモリ用の一定の基準セル電流発生器
KR100328452B1 (ko) 밴드-갭 레퍼런스 회로 및 그의 레퍼런스 전압 최적화 방법
CN103531242A (zh) 半导体存储器元件及包含此元件的并列调整装置
KR100525923B1 (ko) 플래쉬 메모리 장치용 전압 생성기
KR20080003048A (ko) 기준 전압 발생 회로

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1160939

Country of ref document: HK

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
REG Reference to a national code

Ref country code: HK

Ref legal event code: GR

Ref document number: 1160939

Country of ref document: HK

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140716

Termination date: 20220124