CN102163971B - Pll电路 - Google Patents

Pll电路 Download PDF

Info

Publication number
CN102163971B
CN102163971B CN2011100399130A CN201110039913A CN102163971B CN 102163971 B CN102163971 B CN 102163971B CN 2011100399130 A CN2011100399130 A CN 2011100399130A CN 201110039913 A CN201110039913 A CN 201110039913A CN 102163971 B CN102163971 B CN 102163971B
Authority
CN
China
Prior art keywords
frequency
signal
output
set point
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2011100399130A
Other languages
English (en)
Other versions
CN102163971A (zh
Inventor
木村弘树
大西直树
土屋昇一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nihon Dempa Kogyo Co Ltd
Original Assignee
Nihon Dempa Kogyo Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nihon Dempa Kogyo Co Ltd filed Critical Nihon Dempa Kogyo Co Ltd
Publication of CN102163971A publication Critical patent/CN102163971A/zh
Application granted granted Critical
Publication of CN102163971B publication Critical patent/CN102163971B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/02—Digital function generators
    • G06F1/03—Digital function generators working, at least partly, by table look-up
    • G06F1/0321—Waveform generators, i.e. devices for generating periodical functions of time, e.g. direct digital synthesizers
    • G06F1/0328—Waveform generators, i.e. devices for generating periodical functions of time, e.g. direct digital synthesizers in which the phase increment is adjustable, e.g. by using an adder-accumulator

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明提供一种无需使噪声特性劣化、就能抑制消耗电力而提高可靠性的PLL电路。在该PLL电路中，具备对来自VCO(1)的输出频率Fout进行分频而与基准信号进行相位比较，将相位差作为控制电压而反馈到VCO(1)的PLL IC(2)，控制电路(6)能够精细地设定基准频率Fref和DDS电路(5)中的输出频率Fdds这双方频率，通过两者的组合，在DDS电路(5)中生成针对Fref及其倍频频率的Fdds的重叠频率，利用第1AMP(7)进行放大，通过可变滤波器(8)选择所期望的Fdds(希望)，利用第2AMP(9)进行放大而作为基准信号供给到PLL IC(2)中，控制电路(6)将分频比N也供给到PLL IC(2)中。

Description

PLL电路
技术领域
本发明涉及PLL(Phase Locked Loop：锁相环)电路，特别是涉及无需使噪声特性劣化、就能抑制消耗电力而提高可靠性的PLL电路。
背景技术
[以往的PLL电路：图9]
参照图9对以往的PLL电路进行说明。图9是以往的PLL电路的结构图。
如图9所示，以往的PLL电路由以下部分构成：VCO(VoltageControlled Oscillator：电压控制振荡器)1、PLL IC(PLL IntegratedCircuit：相位比较单元)2、模拟滤波器3、基准振荡器4、DDS(DirectDigital Synthesizer：直接数字频率合成器)电路5、控制电路6。
VCO1根据从模拟滤波器3输出的控制电压而输出所期望的振荡频率Fout。
PLL IC2输入振荡频率Fout，利用从控制电路6供给的分频比的设定值，以来自DDS电路5的输出频率Fdds作为基准信号(时钟)而进行分频，并将分频频率输出到模拟滤波器3。
模拟滤波器3对来自PLL IC2的分频频率进行平滑化并作为VCO1的控制电压输出。
基准振荡器4由VCXO(Voltage Controlled Crystal Oscillator：压控晶体振荡器)、TCXO(Temperature Compensated CrystalOscillator温度补偿晶体振荡器)、OCXO(Oven Controlled CrystalOscillator：恒温晶体振荡器)等构成，按照来自控制电路6的基准频率选择信号将基准频率Fref输出到DDS电路5中。
DDS电路5按照来自控制电路6的Fdds选择信号，将基于来自基准振荡器4的基准频率Fref而生成的输出频率Fdds输出到PLLIC2。
控制电路6向基准振荡器4输出基准频率选择信号，向DDS电路5输出Fdds选择信号，向PLL IC2输出分频比的设定数据。
[以往的PLL电路的动作]
在以往的PLL电路中，控制电路6对PLL IC2和DDS电路5输出成为在将PLL电路作为振荡器使用的系统中的规定的信道(频率)那样的数据(分频比的设定数据、Fdds选择信号)，并进行设定。
PLL IC2根据设定数据而决定分频比、计数值，DDS电路5决定作为PLL IC2的基准信号而使用的任意的输出频率Fdds。由此，VCO输出成为规定频率Fout。
[相关技术]
另外，作为相关的现有技术，有日本特开平07-131343号公报“周波数シンセサイザ”(申请人：艾可慕株式会社)[专利文献1]、日本特开2007-208367号公报“同期信号生成装置、送信機及び制御方法”(申请人：健伍株式会社)[专利文献2]、日本特开2002-141797号公报“周波数シンセサイザ”(申请人：三菱电机株式会社)[专利文献3]。
在专利文献1中公开了如下内容：在频率合成器中，在存储器中针对每个输出频率存储基准频率切换信号和DDS输出频率切换信号的组，在PLL电路锁定了时，将不需要的波分量限定到通过频带外。
在专利文献2中公开了如下内容：在同步信号生成装置中，调整分频器(1/N)的分频比N、DDS的输出频率/输入频率、分频器(1/M a)的分频比M a、倍频器(×M b)的倍频系数M b，以使发送波成为指示频率，并将DDS中的输入频率与输出频率的组合在DDS的输出中的寄生信号设为规定电平以下。
在专利文献3中，公开有如下内容：在频率合成器中，在将DDS的输出输入相位同步环之前，使之通过窄频带的频率可变型滤波器，并使该滤波器的中心频率变化而去除寄生信号。
发明内容
在以往的PLL电路中，在被作为合成器而使用的情况下，通过改变DDS电路输出频率Fdds、PLL IC的设定而使多信道输出成为可能，但是能够作为DDS而输出的频率Fdds存在上限，为了提高振荡频率Fout，需要提高PLL IC内的分频比。
但是，通过提高PLL IC内的分频比，存在使利用Fdds而得到的噪声特性劣化的问题。
例如，在设分频比为100的情况下，会伴随20l0g100＝40dB的劣化。
此外，提高DDS电路输出频率本身也增大了作为电路的消耗电力，从而存在PLL电路的可靠性降低的问题。
另外，在专利文献1，2，3中，不是利用针对基准频率及其倍频频率的Fdds的重叠频率生成Fdds(希望)而选择所期望的频率的结构。
本发明是鉴于上述实际状况而作出的，目的在于提供一种无需使电力噪声特性劣化、就能抑制消耗电力而提高可靠性的PLL电路。
用于解决上述现有例子的问题的本发明为一种PLL电路，具有电压控制振荡器以及相位比较单元，该相位比较单元对电压控制振荡器的输出进行分频而与基准信号的相位进行比较，将基于相位差的信号作为电压控制振荡器的控制电压而输出，该PLL电路具有：基准振荡器，根据基准频率选择信号将基准频率设为可变并输出；DDS电路，根据所输入的基准频率按照来自外部的输出指示信号而输出输出信号，并且还输出针对基准频率以及该频率的倍频频率的输出信号的重叠信号；第1放大器，利用从外部输入的第1放大设定值对来自DDS电路的输出信号进行放大；可变滤波器，按照从外部输入的可变频率设定值将频率通过频带设为可变，而使来自第1放大器的输出信号通过；第2放大器，利用从外部输入的第2放大设定值对来自可变滤波器的输出信号进行放大，并作为基准信号而输出到相位比较单元；以及控制电路，如果输入了将基准信号设为所希望的频率的指示信号，则向基准振荡器输出对应于该指示信号的基准频率选择信号，向DDS电路输出对应于该指示信号的输出指示信号，向第1放大器输出对应于该指示信号的第1放大设定值，向可变滤波器输出对应于该指示信号的可变频率设定值，向第2放大器输出对应于该指示信号的第2放大设定值，向相位比较单元输出分频比，因为PLL电路具有上述结构，所以具有如下效果：能够精细且在宽的范围内生成并选择所希望的基准信号，无需使噪声特性劣化、就能抑制消耗电力而提高电路的可靠性。
本发明在上述PLL电路中，为了将基准信号设为所希望的频率，控制电路输出将基准振荡器中的基准频率和DDS电路中的输出信号这双方设为可变的基准频率选择信号和输出指示信号。
本发明在上述PLL电路中，为了将基准信号设为所希望的频率，控制电路使在DDS电路中针对基准频率以及该频率的倍频频率生成输出信号的重叠频率，并输出可变频率设定值，以利用可变滤波器选择所希望的频率。
本发明在上述PLL电路中，控制电路具有：频率表格，对应于所输入的指示信号而存储基准频率选择信号和输出指示信号；设定值对应表格，对应于指示信号而存储第1放大设定值、第2放大设定值、可变频率设定值、分频比；以及控制部，针对指示信号的输入参照频率表格而输出对应的基准频率选择信号和输出指示信号，参照设定值对应表格而输出对应的第1放大设定值、第2放大设定值、可变频率设定值、分频比。
本发明为一种PLL电路，具有电压控制振荡器以及相位比较单元，该相位比较单元对电压控制振荡器的输出进行分频而与基准信号的相位进行比较，将基于相位差的信号作为所述电压控制振荡器的控制电压而输出，该PLL电路具有：基准振荡器，根据基准频率选择信号而将基准频率设为可变并输出；DDS电路，根据所输入的基准频率按照来自外部的输出指示信号而输出输出信号，并且还输出针对基准频率以及该频率的倍频频率的输出信号的重叠信号；第1放大器，利用从外部输入的第1放大设定值对来自DDS电路的输出信号进行放大；多个滤波器，具有各自不同的频率通过频带特性；第1开关，根据从外部输入的选择信号而选择多个滤波器，并将来自第1放大器的输出信号输出到该所选择的滤波器中；第2开关，根据从外部输入的选择信号而选择所选择的滤波器，并输出来自该滤波器的输出信号；第2放大器，利用从外部输入的第2放大设定值对来自第2开关的输出信号进行放大，并作为基准信号而输出到相位比较单元；以及控制电路，如果输入了将基准信号设为所希望的频率的指示信号，则向基准振荡器输出对应于该指示信号的基准频率选择信号，向DDS电路输出对应于该指示信号的输出指示信号，向第1放大器输出对应于该指示信号的第1放大设定值，向第2放大器输出对应于该指示信号的第2放大设定值，向第1开关和第2开关输出对应于该指示信号的选择信号，向相位比较单元输出分频比，因为PLL电路具有上述结构，所以具有如下效果：能够精细且在宽的范围内生成并选择所希望的基准信号，无需使噪声特性劣化、就能抑制消耗电力而提高电路的可靠性。
本发明在上述PLL电路中，为了将基准信号设为所希望的频率，控制电路输出将基准振荡器中的基准频率和DDS电路中的输出信号的双方设为可变的基准频率选择信号和输出指示信号。
本发明在上述PLL电路中，为了将基准信号设为所希望的频率，控制电路使在DDS电路中针对基准频率及该频率的倍频频率生成输出信号的重叠频率，并输出选择信号，以利用第1开关以及第2开关选择所希望的频率。
本发明在上述PLL电路中，控制电路具有：频率表格，对应于所输入的指示信号而存储基准频率选择信号和输出指示信号；设定值对应表格，对应于指示信号而存储第1放大设定值、第2放大设定值、选择信号、分频比；以及控制部，针对指示信号的输入参照频率表格而输出对应的基准频率选择信号和输出指示信号，参照设定值对应表格而输出对应的第1放大设定值、第2放大设定值、选择信号、分频比。
附图说明
图1是第1PLL电路的结构图。
图2是示出DDS电路的结构例的图。
图3是示出可变滤波器的例1的图。
图4是示出可变滤波器的例2的图。
图5是示出所得到的Fdds(希望)的例子的图。
图6是控制电路的结构图。
图7是控制部流程图。
图8是第2实施方式中的PLL电路的结构图。
图9是以往的PLL电路的结构图。
附图标记说明
1...VCO、2...PLL IC、3...模拟滤波器、4...基准振荡器、5...DDS电路、6...控制电路、7...第1放大器(AMP)、8...可变滤波器、8a...滤波器、8b...滤波器、8c...滤波器、9...第2放大器(A M P)、10a...第1开关(SW(1))、10b...第2开关(SW(2))、51...加法器、52...双稳态多谐振荡器(flip-flop)、53...正弦波表格、54...数字/模拟转换器(DAC)、55...滤波器、61...控制部、62...频率表格、63...设定值等对应表格
具体实施方式
参照附图对本发明的实施方式进行说明。
[实施方式的概要]
本发明的实施方式中的PLL电路，如果针对基准频率Fref设定DDS电路的输出频率Fdds，则产生Fref±Fdds、Fref×2±Fdds、Fref×3±Fdds、···、这样的重叠频率分量。在本PLL电路中，利用这些重叠的频率分量，能够将Fref和Fdds设为可变而通过其组合得到所期望的Fdds(希望)。
[第1PLL电路：图1]
参照图1对本发明的第1的实施方式中的PLL电路(第1PLL电路)进行说明。图1是第1PLL电路的结构图。
如图1所示，第1PLL电路具有VCO1、PLL IC2、模拟滤波器3、基准振荡器4、DDS电路5、控制电路6、第1放大器(AMP)7、可变滤波器(Filter)8、第2放大器(AMP)9。
[各部分]
对第1PLL电路的各部分进行说明。
VCO1根据从模拟滤波器3输出的控制电压而输出所期望的振荡频率Fout。
PLL IC2是如下所述的相位比较器或相位比较单元：输入振荡频率Fout，利用从控制电路6供给的分频比的设定值，以从DDS电路5经由第2的放大器9而输出的输出频率Fdds(希望)作为基准信号(时钟)而进行分频，并将分频频率输出到模拟滤波器3。
模拟滤波器3对来自PLL IC2的分频频率进行平滑化，并作为VCO1的控制电压而输出。
基准振荡器4由VCXO、TCXO、OCXO等构成，按照来自控制电路6的基准频率选择信号将基准频率Fref输出到DDS电路5。
DDS电路5按照来自控制电路6的Fdds选择信号，基于来自基准振荡器4的基准频率Fref而生成Fdds并输出到第1的AMP7中。
在此，在DDS电路5中，不仅生成Fdds，还产生在基准频率Fref及其倍频频率Fref×N上±Fdds的重叠频率，这些频率信号也从DDS电路5输出到第1AMP7中。
控制电路6向基准振荡器4输出基准频率Fref选择信号，向DDS电路5输出Fdds选择信号，向第1AMP7以及第2AMP9输出放大设定值1，2，向可变滤波器8输出可变频率设定值，向PLL IC2输出分频比的设定数据。
关于控制电路6的内部结构、处理内容将在后说明。
第1放大器(AMP)7利用来自控制电路6的放大设定值1而对应于选择来自DDS电路5的输出信号的信号进行放大。
可变滤波器8根据来自控制电路6的可变频率设定值将通过频带设为可变，使来自第1AMP7的信号(所选择的信号)通过，并输入到第2AMP9中。
第2放大器(AMP)9利用来自控制电路6的放大设定值2而对应于选择来自可变滤波器8的输出信号的信号进行放大。
[DDS电路：图2]
接下来，参照图2对DDS电路5进行说明。图2是示出DDS电路的结构例的图。
如图2所示，DDS电路5由加法器51、双稳态多谐振荡器52、正弦波表格53、数字/模拟转换器(DAC)54、滤波器55构成。
向双稳态多谐振荡器52和DAC54输入基于来自基准振荡器4的基准频率Fref的采样时钟。
加法器51对从控制电路6输入的频率设定值和来自双稳态多谐振荡器52的输出值进行加法运算并输出到双稳态多谐振荡器52。
双稳态多谐振荡器52利用采样时钟对来自加法器51的值进行采样并将采样值输出到加法器51和正弦波表格53中。
正弦波表格53是存储针对输入值的正弦波的输出值的表格，将来自双稳态多谐振荡器52的输入值作为表格地址而读取对应的正弦波的数据，并作为表格数据而输出到DAC54中。
DAC54使用采样时钟对来自正弦波表格53的表格数据进行模拟变换并输出到滤波器55中。
滤波器55对来自DAC54的输出进行滤波，并作为模拟/正弦波而输出到第1AMP7中。
[可变滤波器：图3，4]
接下来，参照图3、4对可变滤波器8进行说明。图3是示出可变滤波器的例1的图，图4是示出可变滤波器的例2的图。
如图3所示，可变滤波器1在输入端子与输出端子之间串联连接可变电容二极管D、电容器C、线圈L，在可变电容二极管D与电容器C之间经由电阻R1而施加电源Vc，电阻R2的一端与输入段连接，另一端接地。
另外，如图4所示，可变滤波器2以可变滤波器1为基础，将线圈L2的一端与输入段连接另一端接地，另外，电容器C2的一端与输入段连接而另一端连接在二极管D2的阴极侧，二极管D2的阳极侧接地，在电容器C2与二极管D2之间，经由电阻R 2而连接电压Vc1。另外，在输出段也具有与输入段相同的结构。
[Fdds(希望)的例子：图5]
接下来，利用图5对通过Fref与Fdds的组合而得到的Fdds(希望)的例子进行说明。图5示出所得到的Fdds(希望)的例子的图。
在图5中，示出设Fref固定为40MHz、使Fdds以1MHz的步进从10MHz到20MHz变化时所发生的重叠频率的例子。
以往，在仅使Fdds变化的情况下，仅能得到10～20MHz。与此相对，在图5的例子中，在利用了针对40MHz和40MHz的倍频频率的±Fdds的重叠频率的情况下，能够以1MHz的步进得到20MHz～30MHz、50MHz～70MHz等的Fdds(希望)频率。
另外，根据用途，通过将Fdds的变化幅度改变100kHz、10kHz等并改变Fref能够精细且在宽范围内得到Fdds(希望)。
另外，为了提高Fdds(希望)的选择精度而设置可变滤波器8，为了提高PLL IC2的输入电平而设置有第1AMP7、第2AMP9。
[控制电路：图6]
接下来，参照图6对控制电路6进行说明。图6是控制电路的结构图。
如图6所示，控制电路6基本地具有控制部61、频率表格62、设定值等对应表格63。
控制部61输入来自外部的Fdds(希望)指示信号，对应于该指示信号参照频率表格62和设定值等对应表格63输出以下的信号、值。
其中，所说的Fdds(希望)指示信号是PLL电路的设定者用于得到Fdds(希望)的指示信号。
Fref选择信号是用于确定在基准振荡器4中振荡的基准频率Fref的信号。
Fdds指示信号是指定DDS电路5中的Fdds的信号。
放大设定值1表示对应于Fdds(希望)的第1AMP7中的放大设定值，放大设定值2表示第2AMP9中的放大设定值。
可变频率设定值是对应于Fdds(希望)的可变滤波器8中的可变频率设定值。
分频比N表示对应于Fdds(希望)的PLL IC2中的分频比。
频率表格62存储对应于Fdds(希望)指示信号的Fref选择信号的值、Fdds指示信号的值，具体而言，图5所示的对应关系为能够根据Fdds(希望)得到Fref和Fdds的表格。如上所述，Fref和Fdds都能够精细地设定其值。
设定值等对应表格63针对Fdds(希望)指示信号而预先存储有放大设定值1，2、可变频率设定值、分频比N。
[控制部流程：图7]
接下来，参照图7对控制部61中的处理进行说明。图7是控制部的流程图。
如果从外部(操作者或设定者)输入了Fdds(希望)指示信号(S1)，则控制部61参照频率表格62而确定Fref、Fref×N、Fdds(S2)，并将Fref选择信号输出到基准振荡器4中(S3)，将Fdds指示信号输入到DDS电路5中(S4)。
另外，控制部61参照设定值等对应表格63向AMP7、9输出对应于Fdds(希望)的对AMP7、9的放大设定值(S5)。
进而，控制部6参照设定值等对应表格63向可变滤波器8输出对应于Fdds(希望)的可变频率设定值(S6)，向PLL IC2输出对应于Fdds(希望)的分频比N(S7)。
[第2PLL电路：图8]
接下来，参照图8对第2实施方式中的PLL电路(第2PLL电路)进行说明。图8是第2实施方式中的PLL电路的结构图。
如图8所示，作为与图1所示的第1PLL电路不同的部分，在于第2的PLL电路不设置可变滤波器8而设置有多个滤波器8a，8b，8c、用于选择这些滤波器的第1开关(SW(1))10a、第2开关(SW(2))10b这一点。
另外，在图1中，控制电路6对可变滤波器8输出了可变频率设定值，但在图8中，控制电路6对SW(1)10a和SW(2)10b输出滤波器选择的指示信号。
在图8中，示出3个滤波器8a～8c，但既可以是2个，也可以是4个以上。
[不同的各部分]
对在第2PLL电路中与第1PLL电路不同的各部分进行说明。
第1AMP7向SW(1)10a输出放大输出。
SW(1)10a向按照来自控制电路6的滤波器选择信号所选择的滤波器输出来自第1AMP7的放大信号。
SW(2)10b选择来自按照来自控制电路6的滤波器选择信号所选择的滤波器的输出，并输出到第2AMP9中。
第2AMP9对来自SW(2)10b的输出进行放大并作为Fdds(希望)而输出到PLL IC2中。
然后，控制电路6对SW(1)10a和SW(2)10b输出选择所使用的滤波器的滤波器选择指示信号。
因此，在控制部内的结构中，在设定值等对应表格63中替代可变频率设定值而存储用于针对2个开关选择所使用的滤波器的滤波器选择指示信号，控制部61针对Fdds(希望)指示信号参照设定值等对应表格63，向2个SW输出滤波器选择指示信号。
[实施方式的効果]
本发明的实施方式中的PLL电路，通过做到能够精细地设定Fref和Fdds这双方的值，从而通过两者的组合生成精细且宽范围内的Fdds(希望)，通过可变滤波器8或多个滤波器8a～8c选择所期望的Fdds(希望)，并提供给PLL IC2，所以具有如下效果：无需使噪声特性劣化，就能通过抑制DDS电路5的消耗电力而抑制PLL电路的消耗电力，从而提高电路的可靠性。
本发明适用于无需使噪声特性劣化、就能抑制消耗电力而提高可靠性的PLL电路。

Claims (6)

1.一种PLL电路，具有电压控制振荡器和相位比较单元，该相位比较单元对所述电压控制振荡器的输出进行分频而与基准信号的相位进行比较，将基于相位差的信号作为所述电压控制振荡器的控制电压而输出，该PLL电路的特征在于，具有：
基准振荡器，根据基准频率选择信号将基准频率设为可变并输出；
DDS电路，根据所输入的基准频率按照来自外部的输出指示信号而输出输出信号，并且还输出针对所述基准频率以及该频率的倍频频率的输出信号的重叠信号；
第1放大器，利用从外部输入的第1放大设定值对来自所述DDS电路的输出信号进行放大；
可变滤波器，按照从外部输入的可变频率设定值将频率通过频带设为可变，而使来自所述第1放大器的输出信号通过；
第2放大器，利用从外部输入的第2放大设定值对来自所述可变滤波器的输出信号进行放大，并作为基准信号而输出到所述相位比较单元；以及
控制电路，如果输入了将所述基准信号设为所希望的频率的指示信号，则向所述基准振荡器输出对应于该指示信号的基准频率选择信号，向所述DDS电路输出对应于该指示信号的输出指示信号，向所述第1放大器输出对应于该指示信号的第1放大设定值，向所述可变滤波器输出对应于该指示信号的可变频率设定值，向所述第2放大器输出对应于该指示信号的第2放大设定值，向所述相位比较单元输出分频比，
控制电路具有：频率表格，对应于所输入的指示信号而存储所述基准频率选择信号和所述输出指示信号；设定值对应表格，对应于所述指示信号而存储所述第1放大设定值、所述第2放大设定值、所述可变频率设定值和所述分频比；以及控制部，针对所述指示信号的输入参照所述频率表格而输出对应的基准频率选择信号和输出指示信号，参照所述设定值对应表格而输出对应的第1放大设定值、第2放大设定值、可变频率设定值和分频比。
2.根据权利要求1所述的PLL电路，其特征在于，
为了将基准信号设为所希望的频率，控制电路输出将基准振荡器中的基准频率和DDS电路中的输出信号这双方设为可变的基准频率选择信号和输出指示信号。
3.根据权利要求1或2所述的PLL电路，其特征在于，
为了将基准信号设为所希望的频率，控制电路使在DDS电路中针对基准频率以及该频率的倍频频率而生成输出信号的重叠频率，并输出可变频率设定值，以利用可变滤波器选择所希望的频率。
4.一种PLL电路，具有电压控制振荡器以及相位比较单元，该相位比较单元对所述电压控制振荡器的输出进行分频而与基准信号的相位进行比较，将基于相位差的信号作为所述电压控制振荡器的控制电压而输出，该PLL电路的特征在于，具有：
基准振荡器，根据基准频率选择信号将基准频率设为可变并输出；
DDS电路，根据所输入的基准频率按照来自外部的输出指示信号而输出输出信号，并且还输出针对所述基准频率以及该频率的倍频频率的输出信号的重叠信号；
第1放大器，利用从外部输入的第1放大设定值对来自所述DDS电路的输出信号进行放大；
多个滤波器，具有各自不同的频率通过频带特性；
第1开关，根据从外部输入的选择信号而选择所述多个滤波器，并将来自所述第1放大器的输出信号输出到该所选择的滤波器；
第2开关，根据从外部输入的选择信号而选择所述所选择的滤波器，并输出来自该滤波器的输出信号；
第2放大器，利用从外部输入的第2放大设定值对来自所述第2开关的输出信号进行放大，并作为基准信号而输出到所述相位比较单元中；以及
控制电路，如果输入了将所述基准信号设为所希望的频率的指示信号，则向所述基准振荡器输出对应于该指示信号的基准频率选择信号，向所述DDS电路输出对应于该指示信号的输出指示信号，向所述第1放大器输出对应于该指示信号的第1放大设定值，向所述第2放大器输出对应于该指示信号的第2放大设定值，向所述第1开关和所述第2开关输出对应于该指示信号的选择信号，向所述相位比较单元输出分频比，
控制电路具有：频率表格，对应于所输入的指示信号而存储所述基准频率选择信号和所述输出指示信号；设定值对应表格，对应于所述指示信号而存储所述第1放大设定值、所述第2放大设定值、所述选择信号和所述分频比；以及控制部，针对所述指示信号的输入参照所述频率表格而输出对应的基准频率选择信号和输出指示信号，参照所述设定值对应表格而输出对应的第1放大设定值、第2放大设定值、选择信号和分频比。
5.根据权利要求4所述的PLL电路，其特征在于，
为了将基准信号设为所希望的频率，控制电路输出将基准振荡器中的基准频率和DDS电路中的输出信号这双方设为可变的基准频率选择信号和输出指示信号。
6.根据权利要求4或5所述的PLL电路，其特征在于，
为了将基准信号设为所希望的频率，控制电路使在DDS电路中针对基准频率及该频率的倍频频率生成输出信号的重叠频率，并输出选择信号，以利用第1开关以及第2开关选择所希望的频率。
CN2011100399130A 2010-02-19 2011-02-17 Pll电路 Active CN102163971B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010034758A JP4933635B2 (ja) 2010-02-19 2010-02-19 Ｐｌｌ回路
JP2010-034758 2010-02-19

Publications (2)

Publication Number Publication Date
CN102163971A CN102163971A (zh) 2011-08-24
CN102163971B true CN102163971B (zh) 2013-07-31

Family

ID=44464983

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011100399130A Active CN102163971B (zh) 2010-02-19 2011-02-17 Pll电路

Country Status (4)

Country Link
US (1) US8125255B2 (zh)
JP (1) JP4933635B2 (zh)
CN (1) CN102163971B (zh)
TW (1) TWI455486B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4933635B2 (ja) * 2010-02-19 2012-05-16 日本電波工業株式会社 Ｐｌｌ回路
CN103389161A (zh) * 2013-07-30 2013-11-13 东莞理工学院 一种用于检测太赫兹弱信号的方法及锁相放大器装置
US11726790B2 (en) * 2019-12-12 2023-08-15 Intel Corporation Processor and instruction set for flexible qubit control with low memory overhead
US11621645B2 (en) * 2020-06-04 2023-04-04 Stmicroelectronics International N.V. Methods and device to drive a transistor for synchronous rectification

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4789996A (en) * 1988-01-28 1988-12-06 Siemens Transmission Systems, Inc. Center frequency high resolution digital phase-lock loop circuit
CN1815892A (zh) * 2005-01-31 2006-08-09 瑞昱半导体股份有限公司 一种检测相位误差并产生控制信号的电路
EP1693967A1 (en) * 2003-12-10 2006-08-23 Matsushita Electric Industrial Co., Ltd. Delta-sigma type fraction division pll synthesizer

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03268510A (ja) * 1990-03-16 1991-11-29 Sharp Corp チューナ
JPH06112858A (ja) * 1992-09-29 1994-04-22 Hitachi Ltd 受信装置
JP3344790B2 (ja) 1993-10-28 2002-11-18 アイコム株式会社 周波数シンセサイザ
JPH07170180A (ja) * 1993-12-14 1995-07-04 Icom Inc Ｄｄｓ回路およびそれを用いた周波数シンセサイザ
JPH08107314A (ja) * 1994-10-06 1996-04-23 Hitachi Ltd 周波数変換回路
JPH08256058A (ja) * 1995-03-15 1996-10-01 Anritsu Corp 信号発生装置
JPH08307259A (ja) * 1995-05-10 1996-11-22 Nec Corp 周波数シンセサイザ
JPH0923158A (ja) * 1995-07-07 1997-01-21 Mitsubishi Electric Corp 周波数シンセサイザ
JP3317837B2 (ja) * 1996-02-29 2002-08-26 日本電気株式会社 Ｐｌｌ回路
US5742208A (en) * 1996-09-06 1998-04-21 Tektronix, Inc. Signal generator for generating a jitter/wander output
US6249155B1 (en) * 1997-01-21 2001-06-19 The Connor Winfield Corporation Frequency correction circuit for a periodic source such as a crystal oscillator
US6236267B1 (en) * 1998-12-29 2001-05-22 International Business Machines Corporation Linearization for power amplifiers using feed-forward and feedback control
US6650721B1 (en) * 1999-08-05 2003-11-18 Agere Systems Inc. Phase locked loop with numerically controlled oscillator divider in feedback loop
JP2002141797A (ja) * 2000-10-31 2002-05-17 Mitsubishi Electric Corp 周波数シンセサイザ
WO2002049203A2 (en) * 2000-12-15 2002-06-20 Frequency Electronics, Inc. Precision oven-controlled crystal oscillator
US6664827B2 (en) * 2001-03-02 2003-12-16 Adc Telecommunications, Inc. Direct digital synthesizer phase locked loop
US6765424B2 (en) * 2001-11-20 2004-07-20 Symmetricom, Inc. Stratum clock state machine multiplexer switching
US20030112043A1 (en) * 2001-12-19 2003-06-19 Ando Electric Co., Ltd. PLL circuit and control method for PLL circuit
US7245117B1 (en) * 2004-11-01 2007-07-17 Cardiomems, Inc. Communicating with implanted wireless sensor
US6954091B2 (en) * 2003-11-25 2005-10-11 Lsi Logic Corporation Programmable phase-locked loop
JP2006255506A (ja) * 2005-03-15 2006-09-28 Fujitsu Ltd 発振器
JP2007208367A (ja) 2006-01-31 2007-08-16 Kenwood Corp 同期信号生成装置、送信機及び制御方法
JP4459911B2 (ja) * 2006-02-08 2010-04-28 富士通株式会社 ホールドオーバ機能付きｄｐｌｌ回路
US7773713B2 (en) * 2006-10-19 2010-08-10 Motorola, Inc. Clock data recovery systems and methods for direct digital synthesizers
CN101178433B (zh) * 2006-11-08 2011-02-09 北京航空航天大学 一种超宽带快速捷变频源
DE102006052873B4 (de) * 2006-11-09 2013-07-11 Siemens Aktiengesellschaft Filter-Schaltungsanordnung
US7999624B2 (en) * 2007-04-24 2011-08-16 City University Of Hong Kong Radiation source
US20090108891A1 (en) * 2007-10-26 2009-04-30 Matsushita Electric Industrial Co., Ltd. Bandwidth control in a mostly-digital pll/fll
CN201188608Y (zh) * 2007-12-07 2009-01-28 熊猫电子集团有限公司 低噪声低杂散小型频率合成器
JP2009153009A (ja) * 2007-12-21 2009-07-09 Fujitsu Ltd クロック発生回路
JP4850959B2 (ja) * 2009-06-12 2012-01-11 日本電波工業株式会社 Ｐｌｌ回路
JP4843704B2 (ja) * 2009-09-30 2011-12-21 日本電波工業株式会社 周波数シンセサイザ
US8228127B2 (en) * 2009-12-23 2012-07-24 Sand 9, Inc. Oscillators having arbitrary frequencies and related systems and methods
US8280330B2 (en) * 2009-12-30 2012-10-02 Quintic Holdings Crystal-less clock generation for radio frequency receivers
JP4933635B2 (ja) * 2010-02-19 2012-05-16 日本電波工業株式会社 Ｐｌｌ回路
US8432231B2 (en) * 2010-07-19 2013-04-30 Analog Devices, Inc. Digital phase-locked loop clock system

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4789996A (en) * 1988-01-28 1988-12-06 Siemens Transmission Systems, Inc. Center frequency high resolution digital phase-lock loop circuit
EP1693967A1 (en) * 2003-12-10 2006-08-23 Matsushita Electric Industrial Co., Ltd. Delta-sigma type fraction division pll synthesizer
CN1815892A (zh) * 2005-01-31 2006-08-09 瑞昱半导体股份有限公司 一种检测相位误差并产生控制信号的电路

Also Published As

Publication number Publication date
TW201220700A (en) 2012-05-16
TWI455486B (zh) 2014-10-01
CN102163971A (zh) 2011-08-24
US20110204935A1 (en) 2011-08-25
JP2011172071A (ja) 2011-09-01
US8125255B2 (en) 2012-02-28
JP4933635B2 (ja) 2012-05-16

Similar Documents

Publication Publication Date Title
CN101227189B (zh) 频率合成器、自动频率校正电路及频率校正方法
KR101664634B1 (ko) 주파수 신호 생성 시스템 및 디스플레이 장치
CN102163971B (zh) Pll电路
US7088155B2 (en) Clock generating circuit
CN105122650A (zh) 利用可变频率梳线的合成器方法
JP2005109619A (ja) 原子発振装置
EP0583801A1 (en) A phase locked loop circuit including a frequency detection function
RU2668737C1 (ru) Делитель частоты, схема автоматической фазовой подстройки частоты, приёмопередатчик, радиостанция и способ частотного разделения
CN102118164B (zh) 一种内插混频器的dds激励pll的微波频率合成方法及合成器
CN101371439A (zh) 相位比较电路及使用该相位比较电路的pll频率合成器
CN101924552A (zh) Pll电路
CN105634443A (zh) 时钟产生装置与其小数分频器
US4459560A (en) Plural phase locked loop frequency synthesizer
US8044725B2 (en) Signal generator with directly-extractable DDS signal source
US20140062605A1 (en) Method and apparatus for a synthesizer architecture
CN101572550B (zh) 锁相环频率合成器及调整调制信号频率的方法
CN110429935B (zh) 一种切频锁相回路及其所运用的算法
CN106788421A (zh) 一种频率合成器
JP2009027685A (ja) Ｆｍステレオ送信機およびそのデジタル化された周波数変調ステレオ多重化回路
JPH0758636A (ja) 周波数シンセサイザ
CN102315848B (zh) 模拟式压控振荡电路及其控制方法
JP2007215039A (ja) 周波数シンセサイザ、通信機、及び周波数シンセサイズ方法
JP2004166079A (ja) ローカル信号発生装置
JP2018113501A (ja) 電圧制御発振回路及び電圧制御発振回路の制御方法
CN104702277A (zh) 锁相环电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant