JP4843704B2 - 周波数シンセサイザ - Google Patents
周波数シンセサイザ Download PDFInfo
- Publication number
- JP4843704B2 JP4843704B2 JP2009228328A JP2009228328A JP4843704B2 JP 4843704 B2 JP4843704 B2 JP 4843704B2 JP 2009228328 A JP2009228328 A JP 2009228328A JP 2009228328 A JP2009228328 A JP 2009228328A JP 4843704 B2 JP4843704 B2 JP 4843704B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- frequency
- output
- sine wave
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000001514 detection method Methods 0.000 claims description 14
- 238000006243 chemical reaction Methods 0.000 claims description 10
- 230000010354 integration Effects 0.000 claims description 9
- 230000010355 oscillation Effects 0.000 claims description 5
- 230000015556 catabolic process Effects 0.000 description 9
- 238000006731 degradation reaction Methods 0.000 description 9
- 238000004088 simulation Methods 0.000 description 8
- 238000004364 calculation method Methods 0.000 description 4
- 230000000052 comparative effect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 238000012937 correction Methods 0.000 description 3
- 230000001186 cumulative effect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 238000007781 pre-processing Methods 0.000 description 1
- 238000013139 quantization Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
- H03L7/185—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using a mixer in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
しかしながらPLL中に位相雑音が存在し、このため周波数シンセサイザの出力に位相雑音が発生するという課題がある。
周波数設定部により設定された周波数の正弦波信号をディジタル信号として出力する設定信号出力部と、
この設定信号出力部から出力されたディジタル信号をディジタル/アナログ変換するディジタル/アナログ変換部と、
前記電圧制御発振部の出力周波数に対応する周波数の正弦波信号と、前記ディジタル/アナログ変換部からの正弦波信号と、の差分を増幅する差動増幅器と、
この差動増幅器の出力信号をアナログ/ディジタル変換するアナログ/ディジタル変換部と、
このアナログ/ディジタル変換部により得られた周波数信号を直交検波して当該周波数信号のうち、差動増幅器に入力される両正弦波信号の位相差に対応する位相差信号を取り出すための直交検波部と、
前記位相差信号を積分してその積分値に応じた電圧を電圧制御発振部に供給するための積分部と、
差動増幅器に入力される両正弦波信号の振幅が揃うように前記ディジタル/アナログ変換部の出力信号の振幅を調整するための振幅調整部と、を備えたことを特徴とする。
20{cos(ωt+Δθ)−cos(ωt)} …(1)
20{cos(ωt’+Δθ)−cos(ωt’)} …(1)’
sin(ωt’)
×[20{cos(ωt’+Δθ)−cos(ωt’)}]
=(20/2)sin(2ωt’+Δθ)+(20/2)sin(−Δθ)
+(20/2)sin(2ωt’)…(2)
cos(ωt’)×{Acos(ωt’+Δθ)−Bcos(ωt’)}
=(A/2){cos(2ωt’+Δθ)+cos(Δθ)}
−(B/2){(cos(2ωt)+1) …(3)
(A/2){cos(Δθ)}−B/2 …(4)
ここで既述のようにΔθ≪1であり、この場合はcos(Δθ)≒1と近似できるので、(4)式は以下(4)’のように書き替えることができる。
(A/2)−(2/B)…(4)’
図1に示す周波数シンセサイザモデルを作成し、差動増幅器14にて正弦波信号の差分値を増幅した場合とこの増幅を行わなかった場合とにおける位相雑音のレベルのシミュレーションを行った。設定周波数はfs=8755.5MHz、分周器12の分周数はN=104、ミキサ13の固定周波数信号はfMIX=80MHzとした。
A.シミュレーション条件
(実施例1) 差動増幅器14にて正弦波信号の差分値を26dB分だけ(20倍に)増幅した。
(比較例1) 差動増幅器14にて正弦波信号の増幅を行わなかった。
(実施例1)のシミュレーション結果を図3に示し、(比較例1)の結果を図4に示す。各グラフの横軸は周波数シンセサイザが設定周波数fsにロックされた状態における設定周波数からのずれ量を示すオフセット周波数[Hz]であり、縦軸は周波数シンセサイザから出力される周波数信号中に含まれる位相雑音のレベル[dBc/Hz]を示す。図中の実線は、周波数シンセサイザ全体の位相雑音レベルを示しており、破線は当該全体レベル中に含まれる位相雑音のうち、A/D変換器15に起因して発生する位相雑音のレベルを示している。
図1に示す周波数シンセサイザを製作し、位相雑音レベルを実測した。
A.実験条件
(実施例2) (実施例1)と同様の条件にて周波数シンセサイザを作動させ、位相雑音レベルを計測した。
(実施例2)の結果を図5に示す。(実施例2)の結果によれば、実際の周波数シンセサイザにて観測された位相雑音のレベルは(実施例1)のシミュレーション結果と良好に一致した。このことから、実際にも差動増幅器14を設けることによる位相雑音レベルの改善効果(位相雑音劣化の低減効果)が確認された。
12 分周器
13 ミキサ
14 差動増幅器
15 A/D変換器
16 位相検出部
17 フィルタ
18 積分回路
181 乗算部
182 累積加算部
183 加算部
19 D/A変換器
20 パラメータ設定部
21 DDS
22 D/A変換器
31 位相補正部
32 振幅調整部
Claims (2)
- 制御電圧に応じた周波数信号を出力する電圧制御発振部と、
周波数設定部により設定された周波数の正弦波信号をディジタル信号として出力する設定信号出力部と、
この設定信号出力部から出力されたディジタル信号をディジタル/アナログ変換するディジタル/アナログ変換部と、
前記電圧制御発振部の出力周波数に対応する周波数の正弦波信号と、前記ディジタル/アナログ変換部からの正弦波信号と、の差分を増幅する差動増幅器と、
この差動増幅器の出力信号をアナログ/ディジタル変換するアナログ/ディジタル変換部と、
このアナログ/ディジタル変換部により得られた周波数信号を直交検波して当該周波数信号のうち、差動増幅器に入力される両正弦波信号の位相差に対応する位相差信号を取り出すための位相検出部と、
前記位相差信号を積分してその積分値に応じた電圧を電圧制御発振部に供給するための積分部と、
差動増幅器に入力される両正弦波信号の振幅が揃うように前記ディジタル/アナログ変換部の出力信号の振幅を調整するための振幅調整部と、を備えたことを特徴とする周波数シンセサイザ。 - cos(ωt)で表される前記正弦波信号が前記設定信号出力部より出力された時点から、当該正弦波信号に対応する信号がアナログ/ディジタル変換部より出力される時点までの時間遅れをΔtとすると、前記直交検波を行うための検波信号であるsin[ω(t+Δt)]で表される信号を作成する手段を備えたことを特徴とする請求項1記載の周波数シンセサイザ。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009228328A JP4843704B2 (ja) | 2009-09-30 | 2009-09-30 | 周波数シンセサイザ |
US12/807,982 US8648625B2 (en) | 2009-09-30 | 2010-09-16 | Frequency synthesizer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009228328A JP4843704B2 (ja) | 2009-09-30 | 2009-09-30 | 周波数シンセサイザ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011077910A JP2011077910A (ja) | 2011-04-14 |
JP4843704B2 true JP4843704B2 (ja) | 2011-12-21 |
Family
ID=43779628
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009228328A Expired - Fee Related JP4843704B2 (ja) | 2009-09-30 | 2009-09-30 | 周波数シンセサイザ |
Country Status (2)
Country | Link |
---|---|
US (1) | US8648625B2 (ja) |
JP (1) | JP4843704B2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2469473A (en) * | 2009-04-14 | 2010-10-20 | Cambridge Silicon Radio Ltd | Digital phase locked loop |
JP4933635B2 (ja) * | 2010-02-19 | 2012-05-16 | 日本電波工業株式会社 | Pll回路 |
JP5606400B2 (ja) * | 2011-06-16 | 2014-10-15 | 株式会社東芝 | 信号生成回路、レーダー装置 |
JP5566974B2 (ja) * | 2011-08-29 | 2014-08-06 | 株式会社東芝 | 信号生成回路、発振装置、レーダー装置 |
US9048858B1 (en) * | 2015-02-10 | 2015-06-02 | IQ-Analog Corporation | Mean frequency calibration for a voltage controlled oscillator based analog-to-digital converter |
US10200222B2 (en) * | 2017-01-31 | 2019-02-05 | Raytheon Company | Low cost and low frequency baseband two-tone test set using direct digital synthesizers as signal generators and a fully differential amplifier as the power combiner |
CN111030686B (zh) * | 2019-12-23 | 2022-05-03 | 北京无线电计量测试研究所 | 一种低相位噪声中频振荡信号产生电路及方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4387351A (en) * | 1980-12-18 | 1983-06-07 | Motorola Inc. | Wideband FM modulator and AFC control loop therefor |
JPH0763124B2 (ja) * | 1993-02-24 | 1995-07-05 | 日本電気株式会社 | 直接デジタル周波数シンセサイザ |
US6247138B1 (en) * | 1997-06-12 | 2001-06-12 | Fujitsu Limited | Timing signal generating circuit, semiconductor integrated circuit device and semiconductor integrated circuit system to which the timing signal generating circuit is applied, and signal transmission system |
US6603362B2 (en) * | 2000-03-14 | 2003-08-05 | Intersil Americas Inc. | Subsampling digitizer-based frequency synthesizer |
JP2002100981A (ja) * | 2000-09-25 | 2002-04-05 | Advantest Corp | Pll回路、位相固定方法、記録媒体 |
JP4397363B2 (ja) * | 2005-09-06 | 2010-01-13 | 日本電波工業株式会社 | 周波数シンセサイザ |
-
2009
- 2009-09-30 JP JP2009228328A patent/JP4843704B2/ja not_active Expired - Fee Related
-
2010
- 2010-09-16 US US12/807,982 patent/US8648625B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US8648625B2 (en) | 2014-02-11 |
JP2011077910A (ja) | 2011-04-14 |
US20110074475A1 (en) | 2011-03-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4843704B2 (ja) | 周波数シンセサイザ | |
US8018746B2 (en) | Parallel inverter system | |
JP2012185922A (ja) | 高周波電源装置 | |
JP6025082B2 (ja) | 信号検出回路及び走査型プローブ顕微鏡 | |
JP2011127923A (ja) | レーダシステム | |
JP5354583B2 (ja) | 高周波電源装置及び高周波電源装置の高周波電力検出装置 | |
JP2014122885A (ja) | 角度検出装置 | |
JP5560781B2 (ja) | 周波数シンセサイザ及び周波数シンセサイザの調整方法 | |
US7812651B2 (en) | PLL apparatus | |
JP6400275B2 (ja) | 高周波電源装置 | |
JP4467463B2 (ja) | 高周波発生装置 | |
JP6400276B2 (ja) | 高周波電源装置 | |
JP2005003530A (ja) | 位相検出器 | |
JP2008147788A (ja) | 位相同期回路、同期検波回路および放送受信装置 | |
JP5066466B2 (ja) | 周波数シンセサイザ | |
KR101250571B1 (ko) | 주파수 신시사이저 | |
JP6396157B2 (ja) | 周波数情報検出装置及び高周波電源装置 | |
JP2010161902A5 (ja) | ||
JP2022169296A (ja) | 周波数計測器 | |
JP6396158B2 (ja) | 周波数情報検出装置及び高周波電源装置 | |
JP2013009365A (ja) | 周波数シンセサイザ | |
JP2007295537A5 (ja) | ||
Konrad et al. | Design and Commissioning of a Multi-Frequency Digital Low Level RF Control System | |
WO2008123542A1 (ja) | Pll回路装置および制御装置 | |
JP2010118717A (ja) | ジッタ発生装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110601 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110922 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111004 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111007 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4843704 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141014 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141014 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |